[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101586522B1 - 액티브 매트릭스 기판, 표시 패널 및 이들의 검사 방법 - Google Patents

액티브 매트릭스 기판, 표시 패널 및 이들의 검사 방법 Download PDF

Info

Publication number
KR101586522B1
KR101586522B1 KR1020117013691A KR20117013691A KR101586522B1 KR 101586522 B1 KR101586522 B1 KR 101586522B1 KR 1020117013691 A KR1020117013691 A KR 1020117013691A KR 20117013691 A KR20117013691 A KR 20117013691A KR 101586522 B1 KR101586522 B1 KR 101586522B1
Authority
KR
South Korea
Prior art keywords
gate
source
wiring
thin film
wiring side
Prior art date
Application number
KR1020117013691A
Other languages
English (en)
Other versions
KR20120101277A (ko
Inventor
히로시 시로우즈
Original Assignee
가부시키가이샤 제이올레드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 제이올레드 filed Critical 가부시키가이샤 제이올레드
Publication of KR20120101277A publication Critical patent/KR20120101277A/ko
Application granted granted Critical
Publication of KR101586522B1 publication Critical patent/KR101586522B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/931—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs characterised by the dispositions of the protective arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/30—Organic light-emitting transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/69—Arrangements or methods for testing or calibrating a device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

기판 상에 배치된 복수의 게이트 배선(11)과, 복수의 게이트 배선(11)과 직교하는 방향에 배치된 복수의 소스 배선(12)과, 기판의 둘레 가장자리 영역에 배치되어 복수의 게이트 배선(11)의 단락처인 게이트측 쇼트링(13)과, 기판의 둘레 가장자리 영역에 배치되어 복수의 소스 배선(12)의 단락처인 소스측 쇼트링(14)과, 드레인이 복수의 게이트 배선(11)의 하나에 접속되고 소스가 게이트측 쇼트링(13)에 접속된 게이트 배선측 TFT(15)와, 드레인이 복수의 소스 배선(12)의 하나에 접속되고 소스가 소스측 쇼트링(14)에 접속된 소스 배선측 TFT(16)를 포함하고, 모든 게이트 배선측 TFT(15) 및 모든 소스 배선측 TFT(16)는 공핍형이며, 모든 소스 배선측 TFT(16)의 게이트 전극은, 게이트측 쇼트링(13)에 접속되어 있는 액티브 매트릭스 기판.

Description

액티브 매트릭스 기판, 표시 패널 및 이들의 검사 방법{ACTIVE MATRIX SUBSTRATE, DISPLAY PANEL AND INSPECTION METHOD THEREOF}
본 발명은, 액티브 매트릭스 기판, 당해 기판을 이용한 표시 패널 및 이들 검사 방법에 관한 것으로, 특히, 액티브 매트릭스 기판 및 당해 기판을 이용한 표시 패널의 보호 회로에 관한 것이다.
최근의 표시 장치의 고품위화에의 수요에 따라, 박형이고 저소비 전력의 표시 패널로서, 액정 표시 패널이나 유기 일렉트로루미네슨스(EL) 표시 패널이 주목받고 있다. 이들 표시 패널은, 2차원으로 배열된 복수의 화소를 구비한다.
예를 들면, 액티브 매트릭스형의 유기 EL 표시 패널에서는, 복수의 주사선과 복수의 데이터선의 교점에 박막 트랜지스터(TFT : Thin Film Transistor)가 설치되고, 이 TFT에 유지 용량 소자(콘덴서), 구동 트랜지스터의 게이트, 및 보상 회로 등이 접속되어 있다. 그리고, 선택한 주사선을 통해서 이 TFT를 온시켜, 데이터선으로부터의 데이터 신호 등을 구동 트랜지스터, 유지 용량 소자 및 보상 회로에 입력하고, 그 구동 트랜지스터 및 유지 용량 소자 및 보상 회로에 의해 유기 EL 소자의 발광 휘도 및 발광 타이밍을 제어한다. 이 화소 구동 회로의 구성에 의해, 액티브 매트릭스형의 유기 EL 표시 패널에서는, 다음의 주사(선택)까지 유기 EL 소자를 발광시키는 것이 가능하기 때문에, 듀티비가 올라가도 디스플레이의 휘도 감소를 초래하지 않는다.
그러나, 액티브 매트릭스형의 유기 EL 표시 패널은, 화소 구동 회로 구성이 복잡해지므로, 화소 구동 회로 소자의 특성 편차나 배선의 단락이나 개방과 같은 전기적인 문제가 발생한다. 이러한 특성 편차를 보상하고, 제조 수율을 향상시키기 위해서, 제조 공정의 도중 단계에 있어서의 액티브 매트릭스 기판의 어레이 검사나, 완성 시에 있어서의 실장 부품 장착전의 표시 패널의 표시 동작 검사를 충분히 행할 필요가 있다. 이러한 검사 시에 있어서, 예를 들면, 외부 측정 기기와 피측정물인 액티브 매트릭스 기판 또는 표시 패널이 접속될 때, 또는, 각 제조 공정에 있어서 외부 측정 기기 등이 접속되지 않을 때에, 액티브 매트릭스 기판에 정전기가 유입되어 화소 회로가 정전 파괴되는 케이스가 있다. 특허문헌 1에서는, 액정 표시 장치의 제조시 및 검사시에 있어서의 표시 패널을 정전 파괴로부터 보호하는 구성이 개시되어 있다.
도 7은, 특허문헌 1에 기재된, 액정 표시 장치의 신호 입력 단자부를 모식적으로 나타내는 평면도이다. TFT 등의 표시용 스위칭 소자(도시하지 않음)가 형성된 어레이 기판(501)에 대향 기판(502)이 서로 맞붙은 상태를 나타내고 있고, 대향 기판(502)은 표시 영역(503)을 포함한다. 어레이 기판(501)에는, 소스 배선(504) 및 게이트 배선(505)이 화상 표시에 필요한 분만큼 설치되어 있고, 소스 배선(504) 및 게이트 배선(505)에는, 각각, 검사용 신호 전압 입력 단자(506 및 507)가 설치되어 있다. 어레이 기판(501)의 외주에는, 금속 등의 저저항체에 의한 쇼트링(508)이 설치되어 있다. 쇼트링(508)과 소스 배선(504) 및 게이트 배선(505)은, 공핍형 TFT(509)를 통하여 전기적으로 접속되어 있다. 공핍형 TFT(509)의 게이트 전극은 배선(510)에 의해 임의의 단위로 통합되고, 게이트 전압 입력 단자(511)에 의해 일괄 제어된다.
상술한 구성에 의해, 액정 표시 장치의 제조 공정 중에는, 공핍형 TFT(509)의 게이트 전극에 전압이 인가되지 않은 상태이며, 모든 소스 배선(504)과, 모든 게이트 배선(505)과, 쇼트링(508)은, 온 상태인 공핍형 TFT(509)를 통하여 도통 상태로 되어 있고, 정전 파괴 방지 대책이 가능해진다. 한편, 액정 표시 장치를 검사할 경우, 예를 들면, 어레이 기판의 상태에서 어레이 결함을 검사하는 어레이 검사나, 실장 부품이 부착되기 전의 액정 표시 패널 상태로 검사하는 패널 점등 표시 검사의 경우에는, 검사용 신호 전압 입력 단자(506 및 507)에 프로브 등을 컨택트시켜, 개별 검사 신호나 점등 신호 전압을 인가할 필요가 있다. 이 때는, 모든 소스 배선(504) 및 게이트 배선(505)이 상호, 및 쇼트링(508)과 전기적으로 오픈 상태일 필요가 있기 때문에, 게이트 전압 입력 단자(511)로부터 공핍형 TFT(509)의 게이트 전극에 음의 오프 전압을 인가한다. 이에 따라, 각 배선간이 완전히 오픈 상태로 되어, 인접하는 배선의 신호 등의 영향을 받지 않는 고정밀도의 검사 및 점등 표시 상태를 실현하는 것이 가능해진다. 또한, 검사 후, 정전기 보호 소자로서의 공핍형 TFT(509)가 불필요한 경우는, 분단 라인(512)으로 절단하면 된다. 혹은, 실장 공정에 있어서의 정전 파괴 방지 대책으로서, 또는, 제품으로 되었을 때에도, 정전기 보호 소자로서 공핍형 TFT(509)를 남겨 둘 때는, 게이트 전압 입력 단자(511)에 항상 음의 오프 전압을 인가해 둠으로써, 각 배선간을 오픈 상태로 하는 것이 가능해진다.
특허문헌1 : 일본국 특허공개 평 11-142888호 공보
그러나, 특허문헌 1에 기재된 종래의 표시 장치 및 그 검사 방법에서는, 정전기 보호 회로가 표시 동작에 전기적으로 작용하지 않도록 하기 위해서, 표시 동작 시에는 정전기 보호 회로와의 접속을 절제하거나, 또는, 전용의 전압 입력 단자를 별도로 설치하여 당해 단자로부터 정전기 보호 회로를 오프 상태로 하기 위한 전압을 인가한다고 하는 후처리를 필요로 하는 과제가 있다.
상기 과제를 감안하여, 본 발명은, 간이적 회로에 의해 정전기 보호 기능을 가지면서, 표시 동작시에는 후처리를 필요로 하지 않는 액티브 매트릭스 기판, 표시 패널 및 이들 검사 방법을 제안하는 것을 목적으로 한다.
상기 목적을 달성하기 위해서, 본 발명의 일 양태에 관련된 액티브 매트릭스 기판은, 기판과, 상기 기판 상에 배치된 복수의 게이트 배선과, 상기 기판상이며, 상기 복수의 게이트 배선의 각각과 직교하는 방향에 배치된 복수의 소스 배선과, 상기 기판의 둘레 가장자리 영역에 배치되고, 상기 복수의 게이트 배선의 단락처인 게이트 배선측 단락선과, 상기 기판의 둘레 가장자리 영역에 배치되고, 상기 복수의 소스 배선의 단락처인 소스 배선측 단락선과, 소스 전극 및 드레인 전극의 한쪽이 상기 복수의 게이트 배선의 하나에 접속되고, 소스 전극 및 드레인 전극의 다른쪽이 상기 게이트 배선측 단락선에 접속되고, 게이트 배선마다 설치된 게이트 배선측 박막 트랜지스터와, 소스 전극 및 드레인 전극의 한쪽이 상기 복수의 소스 배선의 하나에 접속되고, 소스 전극 및 드레인 전극의 다른쪽이 상기 소스 배선측 단락선에 접속되고, 소스 배선마다 설치된 소스 배선측 박막 트랜지스터를 포함하고, 모든 상기 게이트 배선측 박막 트랜지스터 및 모든 상기 소스 배선측 박막 트랜지스터는, 공핍형이며, 모든 상기 소스 배선측 박막 트랜지스터의 게이트 전극은, 상기 게이트 배선측 단락선에 접속되어 있는 것을 특징으로 한다.
본 발명의 액티브 매트릭스 기판, 표시 패널 및 이들 검사 방법에 의하면, 간단한 회로 구성으로 소스선측의 정전기 보호 TFT가 오프 상태로 되므로, 소스선에 전기적 영향을 주지 않고, 또한, 표시 동작을 위한 후처리를 필요로 하지 않고, 정전기 보호 동작 및 표시 동작을 실현할 수 있다.
도 1은 본 발명의 일 양태에 관련된 표시 패널의 전기적인 구성을 나타내는 블록도이다.
도 2는 본 발명의 실시의 형태에 관련된 비표시 동작 시에 있어서의 표시 패널의 회로 동작의 일예를 나타내는 블록도이다.
도 3은 본 발명의 실시의 형태에 관련된 비표시 동작시의 정전기 보호 기능을 설명하는 회로도이다.
도 4는 본 발명의 실시의 형태에 관련된 표시 동작 시에 있어서의 표시 패널의 회로 동작의 일예를 나타내는 블록도이다.
도 5는 본 발명의 실시의 형태에 관련된 표시 동작 시의 행 주사에 대한 회로 천이도이다.
도 6은 본 발명의 표시 패널을 내장한 박형 플랫 TV의 외관도이다.
도 7은 특허문헌 1에 기재된, 액정 표시 장치의 신호 입력 단자부를 모식적으로 나타내는 평면도이다.
본 발명의 일 양태에 관련된 액티브 매트릭스 기판은, 기판과, 상기 기판 상에 배치된 복수의 게이트 배선과, 상기 기판상이며, 상기 복수의 게이트 배선의 각각과 직교하는 방향에 배치된 복수의 소스 배선과, 상기 기판의 둘레 가장자리 영역에 배치되고, 상기 복수의 게이트 배선의 단락처인 게이트 배선측 단락선과, 상기 기판의 둘레 가장자리 영역에 배치되고, 상기 복수의 소스 배선의 단락처인 소스 배선측 단락선과, 소스 전극 및 드레인 전극의 한쪽이 상기 복수의 게이트 배선의 하나에 접속되고, 소스 전극 및 드레인 전극의 다른쪽이 상기 게이트 배선측 단락선에 접속되고, 게이트 배선마다 설치된 게이트 배선측 박막 트랜지스터와, 소스 전극 및 드레인 전극의 한쪽이 상기 복수의 소스 배선의 하나에 접속되고, 소스 전극 및 드레인 전극의 다른쪽이 상기 소스 배선측 단락선에 접속되고, 소스 배선마다 설치된 소스 배선측 박막 트랜지스터를 포함하고, 모든 상기 게이트 배선측 박막 트랜지스터 및 모든 상기 소스 배선측 박막트랜지스터는, 공핍형이며, 모든 상기 소스 배선측 박막 트랜지스터의 게이트 전극은, 상기 게이트 배선측 단락선에 접속되어 있는 것이다.
본 양태에 의하면, 소스 전극이 소스 배선측 단락선에 접속되고, 드레인 전극이 소스 배선에 접속되며, 게이트 전극이 게이트 배선측 단락선에 접속된 공핍형의 소스 배선측 박막 트랜지스터를, 소스선측의 ESD 보호용 트랜지스터로서 이용하고 있다. 또한, 소스 전극이 게이트 배선측 단락선에 접속되고, 드레인 전극 게이트 배선에 접속된 공핍형의 게이트 배선측 박막 트랜지스터를, 게이트선측의 ESD 보호용 트랜지스터로서 이용하고 있다.
게이트 배선이나 소스 배선이 비표시 동작시일 경우, 소스 배선측 단락선 및 게이트 배선측 단락선은, 통상, 제조 공정에 있어서 0V 부근에 유지되고 있다. 이에 따라, 소스 배선측 박막 트랜지스터의 게이트-소스간 전압은 0V로 되고, 당해 트랜지스터는 온 상태로 되어 있다. 또한, 게이트 배선과 게이트 배선측 단락선의 사이에 삽입된 공핍형의 게이트 배선측 박막 트랜지스터는, 게이트-소스간에 음전압을 인가하지 않는 한 온 상태로 되어 있다. 이상에서, 소스 배선 및 게이트 배선은, 각각, 소스 배선측 단락선 및 게이트 배선측 단락선과 도통 상태로 되어 있고, 각 단락선 및 이들에 접속된 회로 소자는, 정전기로 보호된 상태를 실현하고 있다.
한편, 게이트 배선이나 소스 배선이 표시 동작시인 경우, 비액티브인 게이트 배선에는 음전압이 인가되어 있고, 액티브인 게이트 배선에는 양전압이 인가되어 있다. 또한, 게이트 배선측 박막 트랜지스터는, 게이트-소스간에 음전압을 인가하지 않는한 온 상태를 유지하고 있다. 이 때, 게이트 배선과 도통 상태를 유지하고 있는 게이트 배선측 단락선에는, 비액티브이고 음전압인 게이트 배선으로부터의 미소 리크 전류와, 액티브이고 양전압인 게이트 배선으로부터의 미소 리크 전류가 흐른다. 그러나, 액티브인 게이트 배선은 항상 1개이며, 그 외의 게이트 배선은 모두 비액티브이기 때문에, 게이트 배선측 단락선의 전압은, 항상 비액티브인 게이트 배선에 인가되는 음전압이 지배적으로 되어 있다. 이에 따라, 소스 배선측 박막 트랜지스터의 게이트 전극은, 거의 상기 음전압이 된다. 또한, 소스 배선측 박막 트랜지스터의 소스 전극은, 비표시 동작시 마찬가지로 0V로 되기 때문에, 소스 배선측 박막 트랜지스터의 게이트-소스간에는 음전압이 인가되고, 소스 배선측 박막 트랜지스터는 오프 상태로 된다. 또한, 이 때, 각 게이트 배선과 게이트 배선측 단락선의 사이에 미소 리크 전류가 흐르는데, 게이트 신호의 전압 레벨에 영향을 끼치지 않는다.
이와 같이, 간단한 회로 구성으로, 비표시 동작시에는, 소스측의 ESD 보호용 트랜지스터를 온 상태로 할 수 있고, 또한, 표시 동작 시에는, 회로의 절단이나 후처리를 부가하지 않아도, 소스측 ESD 보호용 트랜지스터를 오프 상태로 할 수 있다. 따라서, 비표시 동작시에는, 정전기로부터 액티브 매트릭스 기판 상의 화소 회로를 보호할 수 있고, 표시 동작시에는, 소스 배선으로부터 정확한 검사 전압 또는 영상 신호 전압을 화소 회로 등에 공급하는 것이 가능해진다.
또한, 청구항 2에 기재된 양태의 액티브 매트릭스 기판은, 청구항 1에 기재된 액티브 매트릭스 기판에 있어서, 또한, 모든 상기 소스 배선측 박막 트랜지스터의 게이트 전극과, 상기 게이트 배선측 단락선의 사이에는, 소스 전극과 게이트 전극이 단락되고, 상기 게이트 배선측 단락선의 전위를 모든 상기 소스 배선측 박막 트랜지스터의 게이트 전극의 전위로 설정하기 위한 부하용 박막 트랜지스터가 삽입되고, 모든 상기 게이트 배선측 박막 트랜지스터의 게이트 전극은, 모든 상기 소스 배선측 박막 트랜지스터의 게이트 전극과 접속되어 있는 것이다.
본 양태에 의하면, 부하용 박막 트랜지스터는, 소스 배선측 박막 트랜지스터의 게이트 전극으로부터 게이트 배선측 단락선에만 전류를 흐르게하는 다이오드 특성을 가진다. 따라서, 게이트 배선측 단락선의 전위를, 모든 소스 배선측 박막 트랜지스터의 게이트 전극에 정확하게 설정하는 것이 가능해진다. 또한, 상기 부하용 박막 트랜지스터의 존재에 의해, 출하전의 전기 검사로, 소스 배선측 박막 트랜지스터 및 게이트 배선측 박막 트랜지스터의 게이트 전압을 임의로 바꾸는 것이 가능해진다.
또한, 모든 상기 게이트 배선측 박막 트랜지스터의 게이트 전극이, 모든 상기 소스 배선측 박막 트랜지스터의 게이트 전극과 접속되어 있으므로, 게이트 배선측 박막 트랜지스터와 소스 배선측 박막 트랜지스터의 정전기 보호 모드의 차이는, 각각의 소스 전극에 접속된 게이트 배선측 단락선과 소스 배선측 단락선의 전위 상태의 차이에 따라 결정된다.
이에 따라, 게이트 배선이나 소스 배선이 비표시 동작시인 경우, 소스 배선측 단락선 및 게이트 배선측 단락선은, 통상, 제조 공정에 있어서 0V 부근에 유지되어 있으므로, 소스 배선측 박막 트랜지스터의 게이트-소스간 전압은 0V로 되고, 당해 트랜지스터는 온 상태로 되어 있다. 또한, 게이트 배선측 박막 트랜지스터의 게이트-소스간도 0V로 되어 당해 트랜지스터는 온 상태로 되어 있다. 이상에서, 소스 배선 및 게이트 배선은, 각각, 소스 배선측 단락선 및 게이트 배선측 단락선과 도통 상태로 되어 있고, 각 단락선 및 이들에 접속된 회로 소자는, 정전기로부터 보호된 상태를 실현하고 있다.
한편, 게이트 배선이나 소스 배선이 표시 동작시인 경우, 게이트 배선측 박막 트랜지스터의 게이트-소스간은 0V로 되어 당해 트랜지스터는 온 상태로 되어 있다. 또한, 비액티브인 게이트 배선에는 음전압이 인가되어 있고, 액티브인 게이트 배선에는 양전압이 인가되어 있다. 따라서, 게이트 배선측 단락선의 전압은, 항상 비액티브인 게이트 배선에 인가되는 음전압이 지배적으로 되어 있다. 따라서, 소스 배선측 박막 트랜지스터의 게이트 전극은, 거의 상기 음전압이 되고, 소스 배선측 박막 트랜지스터의 소스 전극은 소스 배선측 단락선의 0V로 되기 때문에, 소스 배선측 박막 트랜지스터의 게이트-소스간에 음전압이 인가되고, 소스 배선측 박막 트랜지스터는 오프 상태로 된다. 또한, 이 때, 각 게이트 배선과 게이트 배선측 단락선의 사이에 미소 리크 전류가 흐르는데, 게이트 신호의 전압 레벨에 영향을 미치지 않는다.
이와같이, 간단한 회로 구성으로, 비표시 동작 시에는, 소스측의 ESD 보호용 트랜지스터를 온 상태로 할 수 있고, 또한, 표시 동작시에는, 회로의 절단이나 후처리를 부가하지 않아도, 소스측 ESD 보호용 트랜지스터를 오프 상태로 할 수 있다.
또한, 청구항 3에 기재된 양태의 액티브 매트릭스 기판은, 청구항 2에 기재된 액티브 매트릭스 기판에 있어서, 또한, 소스 전극 및 드레인 전극의 한쪽이 상기 게이트 배선측 단락선에 접속되고, 소스 전극 및 드레인 전극의 다른쪽이 상기 소스 배선측 단락선에 접속되고, 게이트 전극이 상기 소스 배선측 박막 트랜지스터의 게이트 전극에 접속되고, 상기 게이트 배선측 단락선의 전위를 상기 소스 배선측 단락선의 전위와 독립시키는 것이 가능한 세퍼레이트용 박막 트랜지스터를 구비한다.
종래의 표시 장치에서는, 기판의 둘레 가장자리 영역에는, 게이트 배선 및 소스 배선의 양쪽을 정전기로부터 보호하기 위한 연속된 하나의 쇼트링이 설치되어 있다. 이에 대하여, 본 발명에서는, 기판의 둘레 가장자리 영역에, 서로 단락 접속되어 있지 않은 게이트 배선측 단락선과 소스 배선측 단락선을 설치하고, 표시 동작 시에는, 후처리 없이 게이트 배선측 단락선만이 음전위로 되는 구성으로 하고 있다. 한편, 비표시 동작시에는, 게이트 배선측 단락선 및 소스 배선측 단락선의 양쪽이, 정전기 보호 전극으로서 기능하는 것이 바람직하다. 비표시 동작시에는, 통상, 게이트 배선측 단락선 및 소스 배선측 단락선의 양쪽은 0V 부근에 유지되어 있으므로, 정전기 보호 전극으로서 기능한다. 그러나, 예를 들면, 게이트 배선측 단락선이 음전위로 대전되어 버린 경우, 게이트 배선측 박막 트랜지스터의 게이트-소스간 전압은 0V이므로, 게이트 배선측 박막 트랜지스터는 온 상태를 유지하지만, 소스 배선측 박막 트랜지스터의 게이트-소스간 전압은 음전압이 되어 소스 배선측 박막 트랜지스터는 오프 상태로 되어버린다. 이러한 상황에 대하여, 세퍼레이트용 박막 트랜지스터가 온 상태이므로, 게이트 배선측 단락선의 전위를 소스 배선측 단락선의 전위로 되돌릴 수 있다. 이에 따라, 소스 배선측 박막 트랜지스터가 오프 상태로 되어버리는 것을 회피할 수 있다. 또한, 표시 동작시에도, 세퍼레이트용 박막 트랜지스터는 온 상태를 유지하는데, 당해 온 상태는, 역치 전압을 조금 넘은 상태이므로, 당해 트랜지스터에는 실제로는 수 μA 정도의 약전류가 흐를뿐이다. 따라서, 표시 동작시에 있어서, 비액티브인 게이트 배선에 인가되는 음전압이 지배적으로 되어 있는 게이트 배선측 단락선의 전위와, 접지되어 있는 소스 배선측 단락선의 전위는, 당해 트랜지스터를 통하여 영향을 받지 않는다.
즉, 세퍼레이트용 박막 트랜지스터는, 표시 동작시 및 비표시 동작시의 통상 상태에서는, 게이트 배선측 단락선과 소스 배선측 단락선을 전기적으로 독립된 상태로 유지시키고, 비표시 동작시의 이상 상태에 있어서, 게이트 배선측 단락선의 전위를 소스 배선측 단락선의 전위로 조정하는 기능을 가진다.
또한, 청구항 4에 기재된 양태의 액티브 매트릭스 기판은, 청구항 3에 기재된 액티브 매트릭스 기판에 있어서, 상기 게이트 배선측 단락선의 전위는, 상기 복수의 게이트 배선에 주사 신호 전압이 공급되고 있지 않은 기간에는, 상기 소스 배선측 단락선과 동 전위로 설정되고, 상기 복수의 게이트 배선에 주사 신호 전압이 공급되고 있는 기간에는, 상기 주사 신호 전압에 의해 결정되고, 상기 소스 배선측 단락선과는 독립된 전위로 설정된다.
본 양태에 의하면, 간단한 회로 구성으로, 비표시 동작시에는, 소스측의 ESD 보호용 트랜지스터를 온 상태로 할 수 있고, 또한, 표시 동작시에는, 회로의 절단이나 후처리를 부가하지 않아도, 소스측 ESD 보호용 트랜지스터를 오프 상태로 할 수 있다.
또한, 본 발명의 일 양태에 관련된 표시 패널은, 청구항 1∼4의 어느 한 항에 기재된 액티브 매트릭스 기판과, 상기 액티브 매트릭스 기판에 있어서의, 상기 복수의 게이트 배선과 상기 복수의 소스 배선의 교차부에 배치된 발광 화소를 포함하는 것이다.
본 발명의 액티브 매트릭스 기판의 구성은, 당해 액티브 매트릭스 기판 상에 배치된 복수의 발광 화소를 포함하는 표시 패널에도 적용할 수 있다. 상기 표시 패널의 비표시 동작시, 예를 들면, 표시 패널의 제조 공정 완료시에 당해 표시 패널을 정전기로부터 보호하는 것이 가능하다. 또한, 상기 표시 패널의 표시 동작 시, 예를 들면, 각 발광 화소의 발광 특성이나 회로 소자 특성을 어레이 검사하는 경우에는, 후처리 없이 게이트 배선측 단락선이 음전위로 되어 소스 배선측 박막 트랜지스터가 오프 상태로 됨으로써, 정전기 보호 기능을 정지시켜, 소스 배선으로부터 검사 전압 또는 영상 신호 전압을 각 발광 화소에 인가하는 것이 가능해진다.
또한, 청구항 6에 기재된 양태의 표시 패널은, 청구항 5에 기재된 표시 패널에 있어서, 상기 발광 화소는, 유기 일렉트로루미네슨스 소자를 포함한다.
유기 EL 소자나, 당해 유기 EL 소자를 전류 구동하기 위한 구동 TFT의 특성 검사를 제조시 및 출하시에 행하는 것이, 고품위의 표시 특성을 실현하기 위해서 필요하다. 이 때문에, 표시 패널 레벨에서의 표시 동작과 비표시 동작을 반복 실행하는 경우가 있다. 이러한 경우에 있어서도, 본 발명의 표시 패널에 의하면, 비표시 동작과 표시 동작에서 인위적인 처리를 부가할 필요없이 정전기 보호 기능을 온 오프할 수 있다.
또한, 본 발명의 일양태에 관련된 표시 패널의 검사 방법은, 청구항 5 또는 6에 기재된 표시 패널의 검사 방법으로서, 상기 게이트 배선측 단락선으로부터 모든 상기 소스 배선측 박막 트랜지스터의 게이트 전극에 음전압이 인가됨으로써, 모든 상기 소스 배선측 박막 트랜지스터를 비도통 상태로 하여 발광 화소의 회로 동작을 시도하는 화소 회로 동작 단계와, 상기 화소 회로 동작 단계에서 시도한 회로 동작의 결과에 따라, 발광 화소의 회로 소자를 검사하는 검사 단계를 포함하는 것이다.
또한, 청구항 8에 기재된 양태의 표시 패널의 검사 방법은, 청구항 7에 기재된 표시 패널의 검사 방법에 있어서, 상기 게이트 배선측 단락선으로부터 모든 상기 소스 배선측 박막 트랜지스터의 게이트 전극 및 모든 상기 게이트 배선측 박막 트랜지스터의 게이트 전극에 0 또는 양전압이 인가됨으로써, 모든 상기 소스 배선측 박막 트랜지스터 및 모든 상기 게이트 배선측 박막 트랜지스터를 도통 상태로 하여, 상기 복수의 소스 배선 및 상기 복수의 게이트 배선에 접속된 발광 화소의 회로 소자를 정전기로부터 보호하는 것이다.
이하, 본 발명의 바람직한 실시의 형태를 도면에 의거해 설명한다. 또한, 이하에서는, 모든 도면을 통해 동일 또는 상당하는 요소에는 동일한 부호를 붙이고, 그 중복되는 설명을 생략한다.
(실시의 형태 1)
본 실시의 형태에 있어서의 액티브 매트릭스 기판은, 기판 상에 배치된 복수의 게이트 배선과, 당해 복수의 게이트 배선과 직교하는 방향에 배치된 복수의 소스 배선과, 기판의 둘레 가장자리 영역에 배치된 게이트측 쇼트링 및 소스측 쇼트링과, 게이트 배선과 게이트측 쇼트링의 사이에 배치된 공핍형의 게이트 배선측 TFT와, 소스 배선과 소스측 쇼트링의 사이에 배치된 공핍형의 소스 배선측 TFT를 포함하고, 모든 소스 배선측 TFT의 게이트 전극은, 게이트측 쇼트링에 접속되어 있다.
이에 따라, 간단한 회로 구성으로, 비표시 동작 시에는, ESD 보호용 트랜지스터인 게이트 배선측 TFT 및 소스 배선측 TFT를 온 상태로 할 수 있고, 또한, 표시 동작 시에는, 회로의 절단이나 후처리를 부가하지 않아도, 소스 배선측 TFT를 오프 상태로 할 수 있다. 따라서, 비표시 동작시에는, 정전기로부터 액티브 매트릭스 기판상의 화소 회로를 보호할 수 있고, 표시 동작시에는, 소스 배선으로부터 정확한 검사 전압 또는 영상 신호 전압을 화소 회로 등에 공급하는 것이 가능해진다.
이하, 본 발명의 실시의 형태에 대해서, 도면을 참조하면서 설명한다.
도 1은, 본 발명의 일 양태에 관련된 표시 패널의 전기적인 구성을 나타내는 블록도이다. 동 도면에 있어서의 표시 패널(1)은, 액티브 매트릭스 기판과, 복수의 발광 화소(30)를 구비한다. 또한, 당해 액티브 매트릭스 기판은, 게이트 배선(11)과, 소스 배선(12)과, 게이트측 쇼트링(13)과, 소스측 쇼트링(14)과, 게이트 배선측 TFT(15)와, 소스 배선측 TFT(16)와, 부하용 TFT(17)와, 세퍼레이트용 TFT(18)와, 검사용 단자(19)와, 접지용 단자(201 및 202)와, 소스 드라이버용 단자(121∼12n)와, 게이트 드라이버용 단자(111∼11m)를 구비한다.
발광 화소(30)는, 액티브 매트릭스 기판 상이며, 게이트 배선(11)과 소스 배선(12)의 교차부에 배치되고, 모든 발광 화소(30)는, m행 n열의 매트릭스를 구성하고 있다. 또한, 발광 화소(30)는, 예를 들면, 게이트 전극이 게이트 배선(11)에 접속되고, 드레인 전극이 소스 배선(12)에 접속된 선택 트랜지스터와, 게이트 전극이 당해 선택 트랜지스터의 소스 전극에 접속된 구동 트랜지스터와, 애노드 전극이 당해 구동 트랜지스터의 소스 전극에 접속된 유기 EL 소자를 가진다. 이 구성에 의해, 양전압의 게이트 신호가 인가된 게이트 배선(11)에 접속된 발광 화소(30)에, 검사 전압 또는 영상 신호 전압이 소스 배선(12)으로부터 공급됨으로써, 유기 EL 소자가 발광 동작을 행한다.
본 발명의 실시의 형태에 관련된 액티브 매트릭스 기판은, 종래의 표시 장치와 비교하여, ESD 보호용의 쇼트링이 연속된 일체가 아니라, 게이트측 쇼트링 및 소스측 쇼트링으로 분리되어 배치되어 있는 점이 다르다. 또한, ESD 보호용 트랜지스터인 소스 배선측 TFT(16)의 게이트 전극의 전위가, 게이트측 쇼트링의 전위로 설정되는 점이 다르다. 이하, 상기 액티브 매트릭스 기판의 각 구성 요소에 대해서 설명한다.
게이트 배선(11)은, 기판 상에 m개 평행하게 배치되고, 각각, 게이트 드라이버용 단자(111∼11m)와, 발광 화소(30)에 접속되어 있다. 이에 따라, 게이트 배선(11)은, 양의 게이트 신호 전압(예를 들면, ＋10V)을, 1화소행에 속하는 각 발광 화소(30)에 공급함으로써(액티브로 된다), 당해 각 발광 화소(30)에 검사 전압 또는 영상 신호 전압을 입력하는 타이밍을 공급하는 기능을 가진다. 또한, 게이트 배선(11)은, 음의 게이트 신호 전압(예를 들면, －6.5V)을, 1화소행에 속하는 각 발광 화소(30)에 공급함으로써(비액티브로 된다), 당해 각 발광 화소(30)에 검사 전압 또는 영상 신호 전압을 입력하지 않은 타이밍을 공급하는 기능을 가진다. 여기에서, 상기 게이트 신호 전압을 게이트 배선(11)에 공급하는 회로에는, 게이트 드라이버용 단자(111∼11m)에 접속된 게이트 드라이버나 어레이 테스터가 상당한다.
또한, 표시 패널(1)의 제조 공정에 있어서의 도중 단계인 액티브 매트릭스 기판에서는, 게이트 배선(11)이 발광 화소(30)에 접속되지 않는 경우가 있다.
소스 배선(12)은, 기판 상에 n개 평행하게 배치되고, 게이트 배선(11)과 직교하는 방향으로 배치된 데이터선이며, 각각, 소스 드라이버용 단자(121∼12n)와, 발광 화소(30)에 접속되어 있다. 이에 따라, 소스 배선(12)은, 액티브로 된 발광 화소행에 대하여, 검사 전압 또는 영상 신호 전압(예를 들면, 0V 이상)을 공급하는 기능을 가진다. 여기에서, 상기 영상 신호 전압 또는 검사 전압을 소스 배선(12)에 공급하는 회로로는, 소스 드라이버용 단자(121∼12n)에 접속된 소스 드라이버나 어레이 테스터가 상당한다.
또한, 표시 패널(1)의 제조 공정에 있어서의 도중 단계인 액티브 매트릭스 기판에서는, 소스 배선(12)이 발광 화소(30)에 접속되어 있지 않은 경우가 있다.
게이트측 쇼트링(13)은, 기판의 둘레 가장자리 영역에 배치되고, 모든 게이트 배선(11)을 단락하는 기능을 가지는 게이트 배선측 단락선이며, 게이트 배선측 TFT(15)를 통하여 게이트 배선(11)과 접속되어 있다. 예를 들면, 정전기가 게이트 드라이버용 단자(111∼11m)로부터 유입된 경우, 게이트 배선측 TFT(15)가 도통 상태이므로, 당해 정전기를 게이트측 쇼트링(13)으로 내보낼 수 있다. 이에 따라, 게이트 배선(11) 및 당해 게이트 배선(11)에 접속된 발광 화소(30)를 정전 파괴로부터 보호하는 것이 가능해진다. 게이트측 쇼트링(13)은, 예를 들면, 금속 등의 저저항체로 구성된다.
소스측 쇼트링(14)은, 기판의 둘레 가장자리 영역에 배치되고, 모든 소스 배선(12)을 단락하는 기능을 가지는 소스 배선측 단락선이며, 소스 배선측 TFT(16)를 통하여 소스 배선(12)과 접속되어 있다. 예를 들면, 정전기가 소스 드라이버용 단자(121∼12n)로부터 유입된 경우, 소스 배선측 TFT(16)가 도통 상태이므로, 당해 정전기를 소스측 쇼트링(14)으로 내보낼 수 있다. 이에 따라, 소스 배선(12) 및 당해 소스 배선(12)에 접속된 발광 화소(30)를 정전 파괴로부터 보호하는 것이 가능해진다. 소스측 쇼트링(14)은, 예를 들면, 금속 등의 저저항체로 구성된다.
또한, 소스측 쇼트링(14)과 게이트측 쇼트링(13)은, 직접 접속되지 않는다. 또한, 소스측 쇼트링(14)은, 접지용 단자(201 및 202)를 통하여 접지되어 있다.
게이트 배선측 TFT(15)는, 소스 전극 및 드레인 전극의 한쪽이 게이트 배선(11)에 접속되고, 소스 전극 및 드레인 전극의 다른쪽이 게이트측 쇼트링(13)에 접속되며, 게이트 배선(11)마다 설치된 공핍형 게이트 배선측 박막 트랜지스터이며, ESD 보호용 트랜지스터로서의 기능을 가진다. 또한, 게이트 배선측 TFT(15)의 게이트 전극은, 소스 배선측 TFT(16)의 게이트 전극과 접속되고, 부하용 TFT(17)를 통하여 게이트측 쇼트링(13)에 접속되어 있다. 따라서, 게이트 배선측 TFT(15)는, 게이트-소스간 전압이 0V 부근 또는 양전압인 경우는 온 상태로 되고, 게이트-소스간 전압이 소정의 음전압 이하인 경우는 오프 상태로 된다. 여기에서, 게이트 배선측 TFT(15)의 게이트-소스간 전압은, 상술한 접속 관계에 따라, 게이트측 쇼트링(13)의 전위에 의해 결정된다. 또한, 게이트 배선측 TFT(15)는, 예를 들면, n형 TFT이다.
소스 배선측 TFT(16)는, 소스 전극 및 드레인 전극의 한쪽이 소스 배선(12)에 접속되고, 소스 전극 및 드레인 전극의 다른쪽이 소스측 쇼트링(14)에 접속되고, 소스 배선(12)마다 설치된 공핍형의 소스 배선측 박막 트랜지스트이며, ESD 보호용 트랜지스터로서의 기능을 가진다. 또한, 소스 배선측 TFT(16)의 게이트 전극은, 부하용 TFT(17)를 통하여 게이트측 쇼트링(13)에 접속되어 있다. 따라서, 소스 배선측 TFT(16)는, 게이트-소스간 전압이 0V 부근 또는 양전압인 경우는 온 상태로 되고, 게이트-소스간 전압이 소정의 음전압 이하인 경우는 오프 상태로 된다. 여기에서, 소스 배선측 TFT(16)의 게이트-소스간 전압은, 상술한 접속 관계에 의해, 게이트측 쇼트링(13)과 소스측 쇼트링(14)의 전위차에 의해 결정된다. 또한, 소스 배선측 TFT(16)는, 예를 들면, n형 TFT이다.
부하용 TFT(17)는, 소스 전극과 게이트 전극이 단락되어 있고, 소스 전극이 모든 소스 배선측 TFT(16)의 게이트 전극에 접속되어 있고, 드레인 전극이 게이트측 쇼트링(13)에 접속되어 있는 부하용 박막 트랜지스터이다. 부하용 TFT(17)는, 소스 배선측 TFT(16)의 게이트 전극으로부터 게이트측 쇼트링(13)에만 전류를 흐르게 하는 다이오드 특성을 가지고, 게이트측 쇼트링(13)의 전위를, 모든 소스 배선측 TFT(16)의 게이트 전극에 설정하기 위한 부하용 박막 트랜지스터이다. 또한, 부하용 TFT(17)의 존재에 의해, 출하전의 전기 검사에서, 소스 배선측 TFT(16) 및 게이트 배선측 TFT(15)의 게이트 전압을 임의로 바꾸는 것이 가능해진다. 또한, 부하용 TFT(17)는, 증가형(enhancement)이어도 되고, 공핍형이어도 된다.
세퍼레이트용 TFT(18)는, 소스 전극 및 드레인 전극의 한쪽이 게이트측 쇼트링(13)에 접속되고, 소스 전극 및 드레인 전극의 다른쪽이 소스측 쇼트링(14)에 접속되고, 게이트 전극이 소스 배선측 TFT(16)의 게이트 전극에 접속된 세퍼레이트용 박막 트랜지스터이다.
비표시 동작 시에는, 통상, 게이트측 쇼트링(13) 및 소스측 쇼트링(14)의 양쪽은 0V 부근에 유지되어 있으므로, 양쪽의 쇼트링은 정전기 보호 전극으로서 기능한다. 그러나, 예를 들면, 게이트측 쇼트링(13)이 비상시에 음전위로 대전된 경우, 게이트 배선측 TFT(15)의 게이트-소스간 전압은 0V이므로, 게이트 배선측 TFT(15)는 온 상태를 유지하는데, 소스 배선측 TFT(16)의 게이트-소스간 전압은 음전압이 되고 소스 배선측 TFT(16)는 오프 상태로 되어 버린다. 이러한 상황에 대하여, 세퍼레이트용 박막 트랜지스터가 온 상태이므로, 게이트측 쇼트링(13)의 전위를 소스측 쇼트링(14)의 전위로 되돌릴 수 있다. 이에 따라, 비표시 동작시에 소스 배선측 TFT(16)가 오프 상태로 되어버리는 것을 회피할 수 있다.
또한, 표시 동작시에도, 세퍼레이트용 TFT(18)는 온 상태를 유지하는데, 당해 온 상태는, 역치 전압을 조금 넘은 상태이므로, 세퍼레이트용 TFT(18)에는 실제로는 수μA 정도의 약전류가 흐를뿐이다. 따라서, 표시 동작시에 있어서, 비액티브인 게이트 배선에 인가되는 음전압이 지배적으로 되어 있는 게이트측 쇼트링(13)의 전위와, 접지되어 있는 소스측 쇼트링(14)의 전위는, 당해 트랜지스터를 통하여 영향을 받지 않는다.
즉, 세퍼레이트용 TFT(18)는, 표시 동작시 및 비표시 동작시의 통상 상태에서는, 게이트측 쇼트링(13)과 소스측 쇼트링(14)을 전기적으로 독립된 상태로 유지시키고, 비표시 동작시의 이상 상태에 있어서, 게이트측 쇼트링(13)의 전위를 소스측 쇼트링(14)의 전위로 조정하는 기능을 가진다. 또한, 세퍼레이트용 TFT(18)는, 증가형이어도 되고, 공핍형이어도 된다.
검사용 단자(19)는, 게이트 배선측 TFT(15)의 게이트 전극 및 소스 배선측 TFT(16)의 게이트 전극에 접속되어 있다. 검사용 단자(19)에 소정의 음전압을 인가함으로써, 모든 게이트 배선측 TFT(15) 및 모든 소스 배선측 TFT(16)를 오프 상태로 할 수 있고, 발광 화소(30)를 구성하는 회로 소자의 전기 특성을 검사하는 것이 가능해진다.
다음에, 비표시 동작시에 있어서의 표시 패널(1) 및 액티브 매트릭스 기판의 회로 동작에 대해서 설명한다. 여기에서, 비표시 동작시란, 액티브 매트릭스 기판 및 발광 패널의 제조 공정 등에 있어서, 어레이 검사나 발광 검사 등을 위해 소스 배선에 검사 전압이나 영상 신호 전압을 공급하지 않는 기간을 말한다.
도 2는, 본 발명의 실시의 형태에 관련된 비표시 동작 시에 있어서의 표시 패널의 회로 동작의 일예를 나타내는 블록도이다. 비표시 동작시에는, 게이트 드라이버용 단자(111…, 11(m-2), 11(m-1), 11m) 및 소스 드라이버용 단자(121, 122, 123, 124, 125…, 12n)로부터는 검사 전압 및 영상 신호 전압 등이 공급되지 않는다. 또한, 소스측 쇼트링(14)은, 접지용 단자(201 및 202)를 통하여 접지되고, 게이트측 쇼트링(13)도 제조 공정에 있어서, 0V 부근에 유지되어 있다. 또한, 세퍼레이트용 TFT(18)의 소스 전위는, 게이트측 쇼트링(13)의 전위이며, 게이트 전위는, 부하용 TFT(17)에 의해 게이트측 쇼트링(13)의 전위로 되어 있다. 즉, 세퍼레이트용 TFT(18)의 게이트-소스간 전압은 0V이며, 세퍼레이트용 TFT(18)가 공핍형인 경우는, 약전류가 흐르는 온 상태로 되어 있다. 상술한 바와같이, 비표시 동작 시에는, 게이트측 쇼트링(13) 및 소스측 쇼트링(14)은 접지 전위(0V)로 되어 있다. 이로부터, 모든 소스 배선측 TFT(16)는, 게이트 전위가 부하용 TFT(17)를 통해서 게이트측 쇼트링(13)의 전위로 되고, 소스 전위가 소스측 쇼트링(14)의 전위로 되며, 게이트-소스간 전압이 0V로 되므로, 온 상태로 되어 있다. 또한, 모든 게이트 배선측 TFT(15)는, 게이트 전위가 부하용 TFT(17)를 통해서 게이트측 쇼트링(13)의 전위로 되고, 소스 전위도 게이트측 쇼트링(13)의 전위로 되며, 게이트-소스간 전압이 0V로 되므로, 온 상태로 되어 있다.
또한, 세퍼레이트용 TFT(18)가 증가형인 경우, 저전위에서는 OFF이지만, 전하가 유입되어 몇십 볼트로 되면, TFT의 IV 특성에 의해 전류가 흐르기 때문에, 전압이 상승하지 않고, 정전 파괴를 막을 수 있다.
이상에서, 모든 게이트 배선(11)은, 게이트 배선측 TFT(15)를 통하여 게이트측 쇼트링(13)과 도통되어 있고, 모든 소스 배선(12)은, 소스 배선측 TFT(16)를 통해서 소스측 쇼트링(14)과 도통되어 있다. 이 상태에 의해, 본 실시의 형태에 관련된 액티브 매트릭스 기판 및 표시 패널(1)이 정전기로부터 보호되는 것을, 도 3을 이용하여 설명한다.
도 3은, 본 발명의 실시의 형태에 관련된 비표시 동작시의 정전기 보호 기능을 설명하는 회로도이다. 동 도면에는, 액티브 매트릭스 기판의 일부, 즉, k행의 게이트 배선(11), I열의 소스 배선(12) 및 이들과의 접속 소자만이 기재되어 있다. 액티브 매트릭스 기판 및 표시 패널(1)의 제조 공정에 있어서는, 공간이나 외부 기기에 있어서의 정전계에 의해 발생한 전하가, 게이트 드라이버용 단자(11k) 나 소스 드라이버용 단자(12l)를 통해서 유입된다. 이 때, 게이트 드라이버용 단자(11k)로부터 유입된 전하에 의한 서지(surge) 전압의 인가에 의해, 게이트 배선측 TFT(15)의 드레인 전압이 급상승하여 보호 동작 개시 전압까지 도달한다. 그러면, 게이트 배선측 TFT(15)는 저저항 상태로 되고, 게이트 드라이버용 단자(11k)로부터 유입된 전하는, 게이트 배선(11)으로부터, 게이트 배선측 TFT(15)를 통해서 게이트측 쇼트링(13)으로 내보내진다. 또한, 소스 드라이버용 단자(12l)로부터 유입된 전하도 동일하게 하여, 소스 배선(12)으로부터, 소스 배선측 TFT(16)를 통해서 소스측 쇼트링(14)으로 내보내진다. 이에 따라, 액티브 매트릭스 기판 내 및 발광 패널 내에, 정전기에 의한 전위차가 발생하지 않으므로, 게이트 배선(11), 소스 배선(12) 및 이들에 접속된 발광 화소가, 정전 파괴로부터 보호된다.
다음에, 표시 동작 시에 있어서의 표시 패널(1) 및 액티브 매트릭스 기판의 회로 동작에 대해서 설명한다. 여기에서, 표시 동작시란, 액티브 매트릭스 기판 및 발광 패널의 제조 공정 및 제품 완성시 이후에 있어서, 어레이 검사나 발광 동작 등을 위한 소스 배선의 어느 하나에 검사 전압이나 영상 신호 전압을 공급하고 있는 기간을 말한다.
도 4는, 본 발명의 실시의 형태에 관련된 표시 동작 시에 있어서의 표시 패널의 회로 동작의 일예를 나타내는 블록도이다.
표시 동작 시에는, 1화소행만을 액티브로 하고, 그 외의 화소행을 모두 비액티브로 하여, 1화소분의 영상 신호를 표시시킨다. 그리고, 액티브로 하는 화소행을 순차 주사하고, 1프레임 기간내에 전 화소행의 주사를 완료시킴으로써 표시 동작을 실현하고 있다. 구체적으로는, 게이트 드라이버용 단자(111∼11m)에, 발광 화소(30)의 선택 트랜지스터의 도통 상태 및 비도통 상태를 제어하기 위한 게이트 신호 전압이 공급된다. 예를 들면, 도 4에서는, 게이트 배선(11)은, 양의 게이트 신호 전압(예를 들면, ＋10V)을 (m－2)행에 공급하고, 당해 화소행에 속하는 각 발광 화소(30)를 액티브로 하고 있다. 또한, 게이트 배선(11)은, 음의 게이트 신호 전압(예를 들면, －6.5V)을 (m－2)행 이외의 모든 화소행에 공급하고, (m－2)행 이외의 모든 화소행에 속하는 각 발광 화소(30)를 비액티브로 하고 있다.
여기에서, 표시 동작 시에 있어서의 게이트측 쇼트링(13)의 전위에 대해서 설명한다. 도 4에 기재된 표시 패널 회로에서는, 모든 게이트 배선측 TFT(15)는, 게이트 전위가 부하용 TFT(17)를 통해서 게이트측 쇼트링(13)의 전위로 되고, 소스 전위도 게이트측 쇼트링(13)의 전위로 되며, 게이트-소스간 전압이 0V로 되므로, 온 상태로 되어 있다. 또한, 게이트 드라이버용 단자(111∼11m)에 공급된 게이트 신호 전압은, 게이트 배선측 TFT(15)의 드레인 전극에 인가되어 있다. 따라서, 모든 게이트 배선(11)과 게이트측 쇼트링(13)의 사이에는, 각 게이트 신호 전압에 따른 미소 드레인 전류가 흐른다. 이 상태에서는, 게이트측 쇼트링(13)의 전위는, 상기 미소 드레인 전류의 총 합에 의해 규정된다. 여기에서, 양의 게이트 신호 전압(예를 들면, ＋10V)이 인가된 게이트 배선(11)은 1개이며, 그 외의 게이트 배선(11)에는 모든 음의 게이트 신호 전압(예를 들면, －6.5V)이 인가되어 있기 때문에, 게이트측 쇼트링(13)의 전위는, 음의 게이트 신호 전압(예를 들면, －6.5V)으로 된다. 덧붙여서, 하이비전 방송의 경우, 화소행 수 m은 1080이며, 상술한 바와 같이, 게이트측 쇼트링(13)의 전위는, 음의 게이트 신호 전압으로 규정되는 것을 알 수 있다. 또한, 표시 동작 시에는, 모든 게이트 배선측 TFT(15)는 온 상태로 되고, 모든 게이트 배선측 TFT(15)에 상기 미소 드레인 전류가 흐르는 경우가 있는데, 당해 전류는 최대라도 1μA 이하이므로, 당해 전류에 의한 게이트 신호 전압의 변동을 고려할 필요는 없다.
다음에, 표시 동작시에 있어서의 소스측 쇼트링(14)의 전위에 대해서 설명한다. 도 4에는 도시하지 않지만, 소스측 쇼트링(14)은, 접지용 단자(201 및 202)를 통하여 접지되어 있다. 세퍼레이트용 TFT(18)가 온 상태여도, 당해 온 상태는, 역치 전압을 조금 넘은 상태이므로, 세퍼레이트용 TFT(18)에는 실제로는 몇μA 정도의 약전류가 흐를뿐이다. 따라서, 표시 동작시에 있어서, 비액티브인 게이트 배선에 인가되는 음전압이 지배적으로 되어 있는 게이트측 쇼트링(13)의 전위와, 접지되어 있는 소스측 쇼트링(14)의 전위는, 당해 트랜지스터를 통해서 영향을 받지 않는다. 따라서, 소스측 쇼트링(14)은, 게이트측 쇼트링(13)의 전위에 영향을 받지않고, 비표시 동작시와 동일하게 접지 전위(0V)가 유지되어 있다.
상술한 게이트측 쇼트링(13) 및 소스측 쇼트링(14)의 전위로부터, 모든 소스 배선측 TFT(16)는, 게이트 전위가 부하용 TFT(17)를 통해서 게이트측 쇼트링(13)의 전위(예를 들면, －6.5V)로 되고, 소스 전위가 소스측 쇼트링(14)의 전위(0V)로 되고, 게이트-소스간 전압이 음의 전압(예를 들면, －6.5V)이 되므로, 오프 상태로 되어 있다.
이상에서, 모든 게이트 배선(11)은, 게이트 배선측 TFT(15)를 통하여 게이트측 쇼트링(13)과 도통하고 있는데 대해, 모든 소스 배선(12)은, 소스 배선측 TFT(16)를 통해서 소스측 쇼트링(14)과 비도통으로 되어 있다. 이 상태에 의해, 표시 동작시에는, 본 실시의 형태에 관련된 액티브 매트릭스 기판 및 표시 패널(1)이 정확한 표시 동작을 실행하는 것을, 도 5를 이용하여 설명한다.
도 5는, 본 발명의 실시의 형태에 관련된 표시 동작시의 행 주사에 대한 회로 천이도이다. 동 도면에는, 제1행째∼제4행째의 게이트 배선(11)이, 각각 게이트 드라이버용 단자(111∼114)를 통하여 순차 액티브로 된 경우의, 액티브 매트릭스 기판의 회로 상태를 나타내고 있다. 또한, 소스 배선(12)측은, l열만을 기재하여, 간략화되어 있다.
최초에, 제1행째의 게이트 배선(11)이 액티브인 경우, 제1행째의 게이트 배선(11)으로부터 게이트측 쇼트링(13)을 향해서 양의 게이트 신호 전압(예를 들면, ＋10V)에 따른 미소 드레인 전류가 흐른다. 한편, 제2행째 이후의 게이트 배선(11)에 접속된 게이트 배선측 TFT(15)에도, 음의 게이트 신호 전압 (예를 들면, －6.5V)에 따른 미소 드레인 전류가 흐른다. 이러한 게이트 배선(11)의 전압 상태에서는, 전술한 것처럼, 게이트측 쇼트링(13)의 전위는, 거의 음의 게이트 신호 전압(예를 들면, －6.5V)으로 된다. 이에 따라, 게이트 배선측 TFT(15)의 게이트 전극 및 소스 배선측 TFT(16)의 게이트 전극으로부터, 부하용 TFT(17)를 통하여 게이트측 쇼트링(13)에 전류가 흘러들어가고, 정상 상태로서 게이트 배선측 TFT(15)의 게이트 전극 및 소스 배선측 TFT(16)의 게이트 전극도 음의 게이트 신호 전압(예를 들면, －6.5V)으로 된다. 이 때문에, 모든 소스 배선측 TFT(16)는, 오프 상태로 된다.
다음에, 제2행째의 게이트 배선(11)이 액티브인 경우, 제2행째의 게이트 배선(11)으로부터 게이트측 쇼트링(13)을 향해서 양의 게이트 신호 전압(예를 들면, ＋10V)에 따른 미소 드레인 전류가 흐른다. 한편, 그 외의 게이트 배선(11)에 접속된 게이트 배선측 TFT(15)에도, 음의 게이트 신호 전압(예를 들면, －6.5V)에 따른 미소 드레인 전류가 흐른다. 액티브로 되는 게이트 배선(11)이 바뀌어도, 이러한 게이트 배선(11)의 전압 상태에서는, 게이트측 쇼트링(13)의 전위는 변화되지 않고, 거의 음의 게이트 신호 전압(예를 들면, －6.5V)을 유지하고 있다. 이 경우도 제1행째의 게이트 배선(11)이 액티브인 경우와 마찬가지로, 모든 소스 배선측 TFT(16)는 오프 상태로 된다.
이후, 액티브로 되는 게이트 배선(11)이 순차, 제3행째, 제4행째…, 제m행째로 바뀌지만, 상기 행 주사의 기간에서는, 게이트측 쇼트링(13)은 항상 음의 게이트 신호 전압(예를 들면, －6.5V)을 유지하고 있다. 이 때문에, 모든 소스 배선측 TFT(16)는, 당해 기간에 있어서, 항상 오프 상태를 유지하고 있다. 따라서, 당해 기간에 있어서, 소스 드라이버용 단자(121∼12n)로부터, 발광 화소(30)의 구동 트랜지스터 게이트 전극에 입력하는 검사 전압 또는 영상 신호 전압이 정확하게 공급된다.
따라서, 표시 동작 시에는, 게이트측 쇼트링(13)으로부터 모든 소스 배선측 TFT(16)의 게이트 전극에 음전압이 인가됨으로써, 모든 소스 배선측 TFT(16)를 비도통 상태로 하여 발광 화소(30)의 회로 동작을 시도하고, 당해 회로 동작의 결과에 따라, 발광 화소(30)의 회로 소자를 검사하는 것이 가능해진다.
이에 대하여, 비표시 동작시에는, 게이트측 쇼트링(13)으로부터 모든 소스 배선측 TFT(16)의 게이트 전극 및 모든 게이트 배선측 TFT(15)의 게이트 전극에 0 또는 양전압이 인가됨으로써, 모든 소스 배선측 TFT(16) 및 모든 게이트 배선측 TFT(15)를 도통 상태로 하여, 복수의 소스 배선(12) 및 복수의 게이트 배선(11)에 접속된 발광 화소(30)의 회로 소자를 정전기로부터 보호하는 것이 가능해진다.
이상, 본 실시의 형태에 의하면, 소스측 쇼트링(14)과 소스 배선(12)의 사이에 설치되고, 게이트 전극이 부하용 TFT(17)를 통해서 게이트측 쇼트링(13)에 접속된 공핍형의 소스 배선측 TFT(16)를, 소스 배선측의 ESD 보호용 트랜지스터로서 이용하고 있다. 또한, 게이트측 쇼트링(13)과 게이트 배선(11)의 사이에 설치되고, 게이트 전극이 부하용 TFT(17)를 통해서 게이트측 쇼트링(13)에 접속된 공핍형의 게이트 배선측 TFT(15)를, 게이트 배선측의 ESD 보호용 트랜지스터로서 이용하고 있다.
이 구성에 의해, 게이트 배선(11)이나 소스 배선(12)이 비표시 동작시인 경우, 소스 배선측 TFT(16)는 온 상태로 되어 있다. 또한, 게이트 배선측 TFT(15)도 온 상태로 되어 있다. 따라서, 소스 배선(12) 및 게이트 배선(11)은, 각각, 소스측 쇼트링(14) 및 게이트측 쇼트링(13)과 도통 상태로 되어 있고, 각 배선 및 이들에 접속된 회로 소자는, 정전기로부터 보호된 상태를 실현하고 있다.
한편, 게이트 배선(11)이나 소스 배선(12)이 표시 동작시일 경우, 비액티브인 게이트 배선(11)에는 음전압이 인가되어 있고, 액티브인 게이트 배선(11)에는 양전압이 인가되어 있다. 이 때, 게이트 배선(11)과 도통 상태를 유지하고 있는 게이트측 쇼트링(13)에는, 비액티브이고 음전압인 게이트 배선(11)으로부터의 미소 리크 전류와, 액티브이고 양전압인 게이트 배선(11)으로부터의 미소 리크 전류가 흐른다. 그러나, 액티브인 게이트 배선은 항상 1개이며, 그 외의 게이트 배선은 모두 비액티브이므로, 게이트측 쇼트링(13)의 전압은, 항상 비액티브인 게이트 배선에 인가되는 음전압이 지배적으로 되어 있다. 이에 따라, 소스 배선측 TFT(16)의 게이트 전극은, 거의 상기 음전압으로 된다. 또한, 소스 배선측 TFT(16)의 소스 전극은 0V로 되기 때문에, 소스 배선측 TFT(16)는 오프 상태로 된다. 또한, 이 때, 각 게이트 배선과 게이트측 쇼트링(13)의 사이에 미소 리크 전류가 흐르는데, 게이트 신호의 전압에 영향을 끼치지 않는다.
이와 같이, 간단한 회로 구성으로, 비표시 동작 시에는, 게이트 배선측 및 소스 배선측의 ESD 보호용 트랜지스터를 온 상태로 할 수 있고, 또한, 표시 동작시에는, 회로의 절단이나 후처리를 부가하지 않고도, 소스 배선측의 ESD 보호용 트랜지스터를 오프 상태로 할 수 있다. 따라서, 비표시 동작 시에는, 정전기로부터 액티브 매트릭스 기판 상의 화소 회로를 보호할 수 있고, 표시 동작 시에는, 소스 배선으로부터 정확한 검사 전압 또는 영상 신호 전압을 화소 회로 등에 공급하는 것이 가능해진다. 　
이상, 실시의 형태에 대해서 설명했는데, 본 발명에 관련된 액티브 매트릭스 기판, 표시 패널 및 이들 검사 방법은, 상술한 실시의 형태에 한정되는 것은 아니다. 실시의 형태에 있어서의 임의의 구성 요소를 조합시켜서 실현되는 별도의 실시의 형태나, 실시의 형태에 대하여 본 발명의 주지를 일탈하지 않는 범위에서 당업자가 생각해 내는 각종 변형을 실시하여 얻어지는 변형예 나, 본 발명에 관련된 액티브 매트릭스 기판 또는 표시 패널을 내장한 각종 기기도 본 발명에 포함된다.
예를 들면, 실시의 형태에서는, 매트릭스상으로 배치된 발광 화소(30)를 구비하는 표시 패널(1)로서, 본 발명의 일 양태를 설명했는데, 당해 표시 패널로서가 아니라, 제조 공정 도중에 있어서의, 발광 화소(30)가 형성되지 않은 액티브 매트릭스 기판도, 같은 효과를 나타낸다.
또한, 이상 기술한 실시의 형태에서는, 각종 TFT의 게이트 전극의 전압 레벨이 HIGH인 경우에 온 상태로 되는 n형 트랜지스터로서 기술하고 있는데, 이들을 p형 트랜지스터로 형성하고, 게이트 배선의 극성을 반전시킨 액티브 매트릭스 기판, 표시 패널 및 이들 검사 방법으로도, 상술한 실시의 형태와 같은 효과를 나타낸다.
또한, 예를 들면, 본 발명에 관련된 액티브 매트릭스 기판, 표시 패널 및 이들 검사 방법은, 도 6에 기재된 것과 같은 박형 플랫 TV에 내장된다. 본 발명에 관련된 액티브 매트릭스 기판 또는 표시 패널이 내장됨으로써, 정전기 보호 회로의 기능을 가지면서, 표시 동작시에는 후처리를 필요로 하지 않는 박형 플랫 TV가 실현된다.
<산업 상의 이용 가능성>
본 발명의 액티브 매트릭스 기판, 표시 패널 및 이들 검사 방법은, 특히, 표시 계조에 따른 화소 신호 전류에 따라, 발광 화소의 발광 강도를 제어함으로써 휘도를 변동시키는 액티브형의 유기 EL 플랫 패널 디스플레이에 유용하다.
1 : 표시 패널 11, 505 : 게이트 배선
12, 504 : 소스 배선 13 : 게이트측 쇼트링
14 : 소스측 쇼트링 15 : 게이트 배선측 TFT
16 : 소스 배선측 TFT 17 : 부하용 TFT
18 : 세퍼레이트용 TFT 19 : 검사용 단자
30 : 발광 화소 111∼11m : 게이트 드라이버용 단자
121∼12n : 소스 드라이버용 단자
201, 202 : 접지용 단자 501 : 어레이 기판
502 : 대향 기판 503 : 표시 영역
506, 507 : 검사용 신호 전압 입력 단자
508 : 쇼트링 509 : 공핍형 TFT
510 : 배선 511 : 게이트 전압 입력 단자
512 : 분단 라인

Claims (8)

  1. 기판과,
    상기 기판 상에 배치된 복수의 게이트 배선과,
    상기 기판 상이며, 상기 복수의 게이트 배선의 각각과 직교하는 방향으로 배치된 복수의 소스 배선과,
    상기 기판의 둘레 가장자리 영역에 배치되고, 상기 복수의 게이트 배선의 단락처인 게이트 배선측 단락선과,
    상기 기판의 둘레 가장자리 영역에 배치되고, 상기 복수의 소스 배선의 단락처인 소스 배선측 단락선과,
    소스 전극 및 드레인 전극의 한쪽이 상기 복수의 게이트 배선의 하나에 접속되고, 소스 전극 및 드레인 전극의 다른쪽이 상기 게이트 배선측 단락선에 접속되고, 게이트 배선마다 설치된 게이트 배선측 박막 트랜지스터와,
    소스 전극 및 드레인 전극의 한쪽이 상기 복수의 소스 배선의 하나에 접속되고, 소스 전극 및 드레인 전극의 다른쪽이 상기 소스 배선측 단락선에 접속되고, 소스 배선마다 설치된 소스 배선측 박막 트랜지스터를 포함하고,
    모든 상기 게이트 배선측 박막 트랜지스터 및 모든 상기 소스 배선측 박막 트랜지스터는, 공핍형이며,
    모든 상기 소스 배선측 박막 트랜지스터의 게이트 전극은, 상기 게이트 배선측 단락선에 접속되어 있는, 액티브 매트릭스 기판.
  2. 청구항 1에 있어서,
    또한, 모든 상기 소스 배선측 박막 트랜지스터의 게이트 전극과, 상기 게이트 배선측 단락선의 사이에는, 소스 전극과 게이트 전극이 단락되고, 상기 게이트 배선측 단락선의 전위를 모든 상기 소스 배선측 박막 트랜지스터의 게이트 전극의 전위로 설정하기 위한 부하용 박막 트랜지스터가 삽입되고,
    모든 상기 게이트 배선측 박막 트랜지스터의 게이트 전극은, 모든 상기 소스 배선측 박막 트랜지스터의 게이트 전극과 접속되어 있는, 액티브 매트릭스 기판.
  3. 청구항 1에 있어서,
    또한, 소스 전극 및 드레인 전극의 한쪽이 상기 게이트 배선측 단락선에 접속되고, 소스 전극 및 드레인 전극의 다른쪽이 상기 소스 배선측 단락선에 접속되고, 게이트 전극이 상기 소스 배선측 박막 트랜지스터의 게이트 전극에 접속되고, 상기 게이트 배선측 단락선의 전위를 상기 소스 배선측 단락선의 전위와 독립시키는 것이 가능한 세퍼레이트용 박막 트랜지스터를 구비하는, 액티브 매트릭스 기판.
  4. 청구항 3에 있어서,
    상기 게이트 배선측 단락선의 전위는,
    상기 복수의 게이트 배선에 주사 신호 전압이 공급되고 있지 않는 기간에는, 상기 소스 배선측 단락선과 동 전위로 설정되고,
    상기 복수의 게이트 배선에 주사 신호 전압이 공급되고 있는 기간에는, 상기 주사 신호 전압에 의해 결정되어, 상기 소스 배선측 단락선과는 독립된 전위로 설정되는, 액티브 매트릭스 기판.
  5. 청구항 1 내지 청구항 4중 어느 한 항에 기재된 액티브 매트릭스 기판과,
    상기 액티브 매트릭스 기판에 있어서의, 상기 복수의 게이트 배선과 상기 복수의 소스 배선의 교차부에 배치된 발광 화소를 포함하는, 표시 패널.
  6. 청구항 5에 있어서,
    상기 발광 화소는, 유기 일렉트로루미네슨스 소자를 포함하는, 표시 패널.
  7. 청구항 5에 기재된 표시 패널의 검사 방법으로서,
    상기 게이트 배선측 단락선으로부터 모든 상기 소스 배선측 박막 트랜지스터의 게이트 전극에 음전압이 인가됨으로써, 모든 상기 소스 배선측 박막 트랜지스터를 비도통 상태로 한 상태에서, 발광 화소의 회로 동작을 시도하는 화소 회로 동작 단계와,
    상기 화소 회로 동작 단계에서 시도한 회로 동작의 결과에 따라, 발광 화소의 회로 소자를 검사하는 검사 단계를 포함하는, 표시 패널의 검사 방법.
  8. 청구항 7에 있어서,
    상기 게이트 배선측 단락선으로부터 모든 상기 소스 배선측 박막 트랜지스터의 게이트 전극 및 모든 상기 게이트 배선측 박막 트랜지스터의 게이트 전극에 0 또는 양전압이 인가됨으로써, 모든 상기 소스 배선측 박막 트랜지스터 및 모든 상기 게이트 배선측 박막 트랜지스터를 도통 상태로 하여, 상기 복수의 소스 배선 및 상기 복수의 게이트 배선에 접속된 발광 화소의 회로 소자를 정전기로부터 보호하는, 표시 패널의 검사 방법.
KR1020117013691A 2010-01-06 2010-01-06 액티브 매트릭스 기판, 표시 패널 및 이들의 검사 방법 KR101586522B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/000055 WO2011083509A1 (ja) 2010-01-06 2010-01-06 アクティブマトリクス基板、表示パネル及びそれらの検査方法

Publications (2)

Publication Number Publication Date
KR20120101277A KR20120101277A (ko) 2012-09-13
KR101586522B1 true KR101586522B1 (ko) 2016-01-18

Family

ID=44305255

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117013691A KR101586522B1 (ko) 2010-01-06 2010-01-06 액티브 매트릭스 기판, 표시 패널 및 이들의 검사 방법

Country Status (5)

Country Link
US (1) US9000796B2 (ko)
JP (1) JP5351268B2 (ko)
KR (1) KR101586522B1 (ko)
CN (1) CN102257547B (ko)
WO (1) WO2011083509A1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102879964B (zh) 2012-10-11 2015-04-29 深圳市华星光电技术有限公司 一种阵列基板及psva型液晶显示面板
WO2014073486A1 (ja) * 2012-11-08 2014-05-15 シャープ株式会社 アクティブマトリクス基板、及び表示装置
WO2014073483A1 (ja) * 2012-11-08 2014-05-15 シャープ株式会社 アクティブマトリクス基板、及びこれを用いた表示装置
CN102983134B (zh) * 2012-12-13 2015-03-25 京东方科技集团股份有限公司 显示装置、阵列基板及其制备方法
CN105143968B (zh) * 2013-04-25 2018-01-30 夏普株式会社 显示装置
US9214127B2 (en) * 2013-07-09 2015-12-15 Apple Inc. Liquid crystal display using depletion-mode transistors
JP6296277B2 (ja) * 2013-10-01 2018-03-20 株式会社Ｊｏｌｅｄ 表示装置用パネル、表示装置、および、表示装置用パネルの検査方法
KR102059943B1 (ko) * 2013-10-16 2019-12-30 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6164554B2 (ja) * 2013-10-25 2017-07-19 株式会社ジャパンディスプレイ 表示装置
CN104218042B (zh) * 2014-09-02 2017-06-09 合肥鑫晟光电科技有限公司 一种阵列基板及其制备方法、显示装置
TWI540323B (zh) * 2014-09-16 2016-07-01 友達光電股份有限公司 顯示面板之測試單元結構與顯示面板
KR102296073B1 (ko) * 2015-01-06 2021-08-31 삼성디스플레이 주식회사 액정 표시 장치
CN105070239B (zh) * 2015-08-27 2018-10-16 武汉华星光电技术有限公司 一种液晶显示面板
CN105096789B (zh) * 2015-09-25 2018-01-30 武汉华星光电技术有限公司 Goa测试与清除关机残影的共用电路
CN108780621B (zh) * 2016-03-31 2020-07-31 夏普株式会社 有源矩阵基板的制造方法
CN206301112U (zh) * 2016-10-18 2017-07-04 京东方科技集团股份有限公司 一种阵列基板及显示装置
JP2018092013A (ja) * 2016-12-05 2018-06-14 三菱電機株式会社 液晶表示装置および液晶表示装置の駆動方法
US10366674B1 (en) * 2016-12-27 2019-07-30 Facebook Technologies, Llc Display calibration in electronic displays
CN106910446B (zh) * 2017-04-19 2020-12-18 惠科股份有限公司 一种显示面板
US10288913B2 (en) * 2017-04-19 2019-05-14 HKC Corporation Limited Display panel
CN108519706B (zh) * 2018-03-29 2021-05-07 武汉华星光电技术有限公司 显示面板
CN109243350B (zh) * 2018-11-09 2021-10-22 惠科股份有限公司 量测讯号电路及其量测方法
CN110111712B (zh) * 2019-05-30 2021-12-17 合肥鑫晟光电科技有限公司 阈值电压漂移检测方法和阈值电压漂移检测装置
CN110910758B (zh) * 2019-12-17 2022-06-03 厦门天马微电子有限公司 显示基板、显示模组及其控制方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5798534A (en) 1994-08-20 1998-08-25 U.S. Philips Corporation Manufacture of electronic devices comprising thin-film circuitry
JP2002189428A (ja) 2000-12-20 2002-07-05 Matsushita Electric Ind Co Ltd アレイ基板及びそれを用いた液晶表示装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2779085B2 (ja) 1991-12-27 1998-07-23 シャープ株式会社 薄膜トランジスタ基板
CN1065051C (zh) * 1992-08-13 2001-04-25 卡西欧计算机公司 薄膜晶体管阵列及使用该阵列的液晶显示器
JPH07249777A (ja) * 1994-03-14 1995-09-26 Oki Electric Ind Co Ltd 空間電荷制限電流素子及びその製造方法
JP3247799B2 (ja) * 1994-06-09 2002-01-21 シャープ株式会社 液晶表示パネルおよびその検査方法
JPH0990428A (ja) * 1995-09-28 1997-04-04 Casio Comput Co Ltd Ｔｆｔ液晶表示素子
JP3491080B2 (ja) * 1996-07-25 2004-01-26 株式会社アドバンスト・ディスプレイ 液晶表示装置のマトリクス型アレイ基板およびその製法
JPH10268794A (ja) * 1997-03-26 1998-10-09 Sharp Corp 表示パネル
JP3379896B2 (ja) 1997-11-14 2003-02-24 シャープ株式会社 液晶表示装置及びその検査方法
JP2004246202A (ja) * 2003-02-14 2004-09-02 Koninkl Philips Electronics Nv 静電放電保護回路を有する電子装置
JP3772889B2 (ja) * 2003-05-19 2006-05-10 セイコーエプソン株式会社 電気光学装置およびその駆動装置
JP4385691B2 (ja) * 2003-09-12 2009-12-16 カシオ計算機株式会社 表示パネルの静電気保護構造及び液晶表示パネル
TWI220696B (en) * 2003-09-12 2004-09-01 Toppoly Optoelectronics Corp Testing device and its operation method of the flat-panel display
CN100401349C (zh) 2004-07-26 2008-07-09 精工爱普生株式会社 发光装置和电子设备
JP2006065284A (ja) 2004-07-26 2006-03-09 Seiko Epson Corp 発光装置及び電子機器
US7796222B2 (en) * 2004-08-06 2010-09-14 Toshiba Matsushita Display Technology Co., Ltd. Display device, inspection method for display device, and inspection device for display device
KR101129438B1 (ko) * 2005-06-10 2012-03-27 삼성전자주식회사 표시 기판, 이를 구비한 표시 패널의 검사 장치 및 방법
KR101129618B1 (ko) * 2005-07-19 2012-03-27 삼성전자주식회사 액정 표시 패널 및 이의 검사 방법과 이의 제조방법
KR100822524B1 (ko) * 2005-08-02 2008-04-15 엡슨 이미징 디바이스 가부시키가이샤 전기 광학 장치 및 전자기기
JP4039446B2 (ja) * 2005-08-02 2008-01-30 エプソンイメージングデバイス株式会社 電気光学装置及び電子機器
JP2007310131A (ja) * 2006-05-18 2007-11-29 Mitsubishi Electric Corp アクティブマトリクス基板及びアクティブマトリクス表示装置
TWI390279B (zh) * 2007-08-30 2013-03-21 Japan Display West Inc 顯示裝置及電子設備

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5798534A (en) 1994-08-20 1998-08-25 U.S. Philips Corporation Manufacture of electronic devices comprising thin-film circuitry
JP2002189428A (ja) 2000-12-20 2002-07-05 Matsushita Electric Ind Co Ltd アレイ基板及びそれを用いた液晶表示装置

Also Published As

Publication number Publication date
US9000796B2 (en) 2015-04-07
US20120056186A1 (en) 2012-03-08
CN102257547B (zh) 2014-07-23
CN102257547A (zh) 2011-11-23
JPWO2011083509A1 (ja) 2013-05-13
WO2011083509A1 (ja) 2011-07-14
JP5351268B2 (ja) 2013-11-27
KR20120101277A (ko) 2012-09-13

Similar Documents

Publication Publication Date Title
KR101586522B1 (ko) 액티브 매트릭스 기판, 표시 패널 및 이들의 검사 방법
CN105513539B (zh) 像素电路及其驱动方法以及显示装置
US10545592B2 (en) Touch display module, method for driving the same, touch display panel and touch display device
US10181283B2 (en) Electronic circuit and driving method, display panel, and display apparatus
KR101362015B1 (ko) 정전기 보호회로를 구비한 평판표시장치
EP2674932B1 (en) Organic light emitting diode display with lighting test circuit
US9251737B2 (en) Pixel circuit, display panel and display apparatus
US9286830B2 (en) Display apparatus
KR101596977B1 (ko) 유기 ｅｌ 표시 장치 및 그 제어 방법
US8111221B2 (en) Display panel device and control method thereof
KR101507259B1 (ko) 화상 표시 장치
US20160365031A1 (en) Pixel circuit, method for driving pixel circuit and display apparatus
US20180357962A1 (en) Pixel circuit, driving method thereof, display panel and display apparatus
KR20150043137A (ko) 유기 발광 표시 장치
US10810939B2 (en) Display device
US10360840B2 (en) Pixel circuit, driving method thereof and display device
US10916193B2 (en) Pixel driving circuit, display device, and driving method
US20180096654A1 (en) Pixel circuit, display panel and display device
KR101515375B1 (ko) 화상 표시 장치의 구동 방법
US7652647B2 (en) Image display device
US9997109B2 (en) Display device with reduced number of transistors and its driving method
US10241369B2 (en) Display device
JP4944547B2 (ja) 画像表示装置及びその製造方法または駆動方法
US9842524B2 (en) Display device
KR20240153484A (ko) 발광 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20110615

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20140919

Comment text: Request for Examination of Application

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20150401

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20150531

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20151129

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20160112

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20160112

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20190107

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20190107

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20200103

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20200103

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20201231

Start annual number: 6

End annual number: 6

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20231023