[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101541544B1 - 고체 촬상 장치와 그 제조 방법 및 촬상 장치 - Google Patents

고체 촬상 장치와 그 제조 방법 및 촬상 장치 Download PDF

Info

Publication number
KR101541544B1
KR101541544B1 KR1020080131301A KR20080131301A KR101541544B1 KR 101541544 B1 KR101541544 B1 KR 101541544B1 KR 1020080131301 A KR1020080131301 A KR 1020080131301A KR 20080131301 A KR20080131301 A KR 20080131301A KR 101541544 B1 KR101541544 B1 KR 101541544B1
Authority
KR
South Korea
Prior art keywords
film
light
solid
light receiving
imaging device
Prior art date
Application number
KR1020080131301A
Other languages
English (en)
Other versions
KR20090071415A (ko
Inventor
하루미 이케다
스스무 히야마
다카시 안도
기요타카 다부치
데쓰지 야마구치
유코 오기시
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2007333691A external-priority patent/JP4798130B2/ja
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20090071415A publication Critical patent/KR20090071415A/ko
Application granted granted Critical
Publication of KR101541544B1 publication Critical patent/KR101541544B1/ko

Links

Images

Classifications

    • H01L27/1462—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H01L27/14636—
    • H01L27/14685—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

입사광을 광전 변환하는 수광부를 갖는 고체 촬상 장치는, 수광부의 수광면 상에 형성된 절연막, 및 절연막 상에 형성된 마이너스의 고정 전하를 갖는 막을 포함한다. 수광부의 수광면측 상에 홀 축적층(hole accumulation layer)이 형성된다. 수광부의 측부에, 주변 회로가 형성된 주변 회로부가 설치된다. 절연막은, 주변 회로부의 표면에서부터 마이너스의 고정 전하를 갖는 막까지의 거리가 수광부의 표면에서부터 마이너스의 고정 전하를 갖는 막까지의 거리보다 길게 되도록, 주변 회로부의 표면과 마이너스의 고정 전하를 갖는 막 사이에 형성된다.
이미지 센서, 홀 축적층, 암전류(dark current), 플라즈마 질화 처리, 전자빔 경화 처리

Description

고체 촬상 장치와 그 제조 방법 및 촬상 장치{SOLID-STATE IMAGING DEVICE, MANUFACTURING METHOD FOR THE SAME, AND IMAGING APPARATUS}
본 발명은 각각 2007년 5월 7일과 2007년 12월 26일자로 일본 특허청에 출원된 일본 특허 출원 번호 JP2007-122370호와 JP2007-333691호에 관련된 기술 요지를 포함하고 있으며, 상기 특허 출원은 그 전체 내용이 발명의 일부로서 본 명세서에 원용되어 있다.
본 발명은 암전류(dark current)의 발생이 억제된 고체 촬상 장치와 그 제조 방법, 및 촬상 장치에 관한 것이다.
비디오 카메라나 디지털 스틸 카메라 등에서, CCD(Charge Coupled D evice) 또는 CMOS 이미지 센서를 포함한 고체 촬상 장치가 널리 사용되고 있다. 이들 고체 촬상 장치에서는 공통적으로 감도의 향상과 함께 노이즈 저감이 중요한 과제이다.
특히, 입사광이 없는 상태, 즉 입사광의 광전 변환에 의해 생성되는 순수한 신호 전하가 없는 상태에도 관계없이, 수광면의 기판 계면에 존재하는 미소 결함에 의해 야기되는 전하(전자)가 신호로서 받아들여져 미소 전류로 되어 검지되는 암전 류나, Si층과 절연층 사이의 계면에 존재하는 상당한 레벨의 결함(계면 준위)에 의해 야기되는 암전류는, 고체 촬상 장치에 대해서는 감소되어야 하는 노이즈이다.
계면 준위에 기인하는 암전류의 발생을 억제하는 방법으로서 예를 들면 도 54의 (2)에 나타낸 바와 같이, 수광부(예를 들면, 포토다이오드)(12) 상에 P+ 층을 포함하는 홀 축적층(hole accumulation layer)(23)을 갖는 매립형 포토다이오드 구조가 사용되고 있다. 본 명세서에서는 상기 매립형 포토다이오드 구조를 HAD(Hole Accumulated Diode) 구조로 지칭한다.
도 54의 (1)에 나타낸 바와 같이, HAD 구조를 설치하지 않는 구조에서는 계면 준위에 기인하여 발생한 전자가 암전류로서 포토다이오드 내로 흐른다.
한편, 도 54의 (2)에 나타낸 바와 같이, HAD 구조에서는 계면에 형성된 홀 축적층(23)에 의해 계면으로부터의 전자의 생성이 억제된다. 또, 계면으로부터 전하(전자)가 생성되어도, 이 전하(전자)는 수광부(12)의 N+ 층에서 전위 우물을 형성하고 있는 전하 축적 부분 내로 유입되지 않고 홀이 다수 존재하는 P+ 층의 홀 축적층(23)을 흐르기 때문에 소멸시킬 수 있다.
따라서, 이 계면에 기인하는 전하가 암전류로 되어 검지되는 것을 방지할 수 있고, 계면 준위로 인한 암전류를 억제할 수 있다.
이 HAD 구조의 형성 방법으로서는, 기판 상에 형성된 열산화막 또는 CVD 산화막을 사이에 두고 P+ 층을 형성하는 불순물, 예를 들면 붕소(B) 또는 이불화붕 소(BF2) 등을 이온 주입한 후, 어닐링에 의해 주입 불순물의 활성화를 행하고, 계면 부근에 P형 영역을 형성하는 것이 일반적이다.
그러나, 도핑 불순물의 활성화를 위해 700℃ 이상의 고온에서의 열처리가 필수적이기 때문에, 400℃ 이하의 저온에서의 프로세스에서는 이온 주입에 의한 홀 축적층의 형성이 곤란하다. 또한, 불순물의 확산을 억제하기 위하여 고온에서의 장시간의 활성화를 피하고 싶은 경우에도, 이온 주입 및 어닐링을 적용함으로써 홀 축적층을 형성하는 방법은 바람직하지 않다.
또한, 수광부의 상층에 형성되는 산화 실리콘 또는 질화 실리콘을 저온 플라즈마 CVD 등의 방법으로 형성하면, 고온에서 형성한 막과 수광 표면 사이의 계면에 비해, 계면 준위가 악화된다. 이 계면 준위의 악화는 암전류의 증가를 발생시킨다.
이상과 같이, 이온 주입 및 고온에서의 어닐링 처리를 피하고 싶은 경우에는, 종래의 이온 주입에 의한 홀 축적층의 형성을 행하는 것이 곤란하며, 더욱이 암전류가 보다 악화되는 경향이 있다. 따라서, 이러한 문제점을 해소하기 위해 종래의 이온 주입에 의하지 않는 다른 방법으로 홀 축적층을 형성할 필요가 있다.
예를 들면, 반도체 영역 내에 형성된 반도체 영역의 전도형과는 반대의 전도형을 갖는 광전 변환 소자 상의 산화 실리콘으로 이루어지는 절연층에 반대의 전도형과 동일 극성의 하전 입자를 매립함으로써 광전 변환부 표면의 전위를 상승시켜 표면에 반전층을 형성함으로써, 표면의 공핍화를 막아 암전류의 발생을 감소시키는 기술이 개시되어 있다(예를 들면, 일본 특허 출원 공개번호 평1-256168호 공보를 참조).
그러나, 상기한 기술에서는, 절연층에 하전 입자를 매립하는 기술이 필요하지만, 어떠한 매립 기술을 사용하는 것인지가 불분명하다. 또한, 일반적으로 비휘발성 메모리에서와 같이 외부로부터 절연막 내로 전하를 주입하기 위해서는, 전하를 주입하기 위한 전극이 필요하게 된다. 만일 전극을 이용하지 않고 외부로부터 비접촉 방식으로 전하를 주입할 수 있다고 해도, 어쨌든 절연막 중에 트랩된 전하가 디트랩(detrap)되어서는 안되므로, 전하 유지 특성이 문제로 된다. 그러므로, 전하 유지 특성이 높은 고품질의 절연막이 요구되지만, 이러한 절연막은 실현이 곤란하다.
본 발명은, 수광부(광전 변환부)에 고농도로 이온 주입하여 충분한 홀 축적층을 형성하려고 할 때, 수광부가 이온 주입에 의해 데미지를 입기때문에, 고온에서의 어닐링 처리가 필수로 되지만, 그 때는 불순물의 확산이 발생하고, 광전 변환 특성이 열화된다는 문제점을 해소하는 것을 목적으로 한다.
한편, 이온 주입의 데미지를 감소시키기 위하여, 농도를 낮추어 이온 주입을 행하면, 홀 축적층의 농도가 낮아져, 홀 축적층으로서의 기능을 충분히 가지고 있지 않은 것으로 된다.
즉, 불순물의 확산을 억제하고 원하는 광전 변환 특성을 가지면서, 충분한 홀 축적층의 실현과 암전류의 저감을 양립시키는 것이 곤란하다.
본 발명은 충분한 홀 축적층의 실현과 암전류의 감소를 양립시키는 것을 과제로 한다.
본 발명의 고체 촬상 장치(제1 고체 촬상 장치)는, 입사광을 광전 변환하는 수광부를 갖는 고체 촬상 장치에 있어서, 상기 수광부의 수광면에 형성된 계면 준위를 감소시키기 위한 막과, 상기 계면 준위를 감소시키기 위한 막 상에 형성된 마이너스의 고정 전하를 갖는 막을 포함하며, 상기 수광부의 수광면측 상에 홀 축적층이 형성되는 것을 특징으로 한다.
상기 제1 고체 촬상 장치에서는, 계면 준위를 감소시키기 위한 막에 마이너 스의 고정 전하를 갖는 막이 형성되어 있으므로, 마이너스의 고정 전하에 기인한 전계에 의해, 수광부의 수광면측 상의 계면에 홀 축적층이 충분하게 형성된다. 따라서, 계면으로부터의 전하(전자)의 생성이 억제되는 동시에, 전하(전자)가 생성되어도, 이 전하가 수광부에서 전위 우물을 형성하고 있는 전하 축적 부분에 유입되지 않고 홀이 다수 존재하는 홀 축적층을 흐르므로, 이 전하(전자)를 소멸시킬 수 있다. 따라서, 이러한 계면에 기인한 전하가 암전류로 되어 수광부에서 검지되는 것을 방지할 수 있고, 계면 준위에 기인하는 암전류가 억제된다. 또한, 수광부의 수광면에 계면 준위를 감소시키기 위한 막이 형성되어 있으므로, 계면 준위에 기인하는 전자의 생성이 추가로 억제되므로, 계면 준위에 기인하는 전자가 암전류로서 수광부 내로 흐르는 것이 억제된다.
본 발명의 고체 촬상 장치(제2 고체 촬상 장치)는, 입사광을 광전 변환하는 수광부를 갖는 고체 촬상 장치에 있어서, 상기 수광부의 수광면에 형성되고 입사광을 투과하는 절연막과, 상기 절연막 상에 형성되어 마이너스 전압이 인가되는 막을 포함하며, 상기 수광부의 수광면측 상에 홀 축적층이 형성되는 것을 특징으로 한다.
상기 제2 고체 촬상 장치에서는, 수광부의 수광면에 형성된 절연막 상에 마이너스 전압이 인가되는 막이 형성되어 있으므로, 마이너스 전압이 인가되는 막에 마이너스 전압이 인가될 때에 생성되는 전계에 의해, 수광부의 수광면측의 계면에 홀 축적층이 충분하게 형성된다. 따라서, 계면으로부터의 전하(전자)의 생성이 억제되는 동시에, 전하(전자)가 생성되어도, 이 전하가 수광부에서 전위 우물을 형성 하고 있는 전하 축적 부분에 유입되지 않고 홀이 다수 존재하는 홀 축적층을 흐르므로, 이 전하(전자)를 소멸시킬 수 있다. 따라서, 이러한 계면에 기인한 전하가 암전류로 되어 수광부에 의해 검지되는 것을 방지할 수 있고, 계면 준위에 기인하는 암전류가 억제된다.
본 발명의 고체 촬상 장치(제3 고체 촬상 장치)는, 입사광을 광전 변환하는 수광부를 갖는 고체 촬상 장치에 있어서, 상기 수광부의 수광면측의 상층에 형성된 절연막과, 상기 절연막 상에 형성되고 입사광을 광전 변환하는 상기 수광부의 수광면측의 계면보다 일함수의 값이 큰 막을 포함하는 것을 특징으로 한다.
상기 제3 고체 촬상 장치에서는, 수광부 상에 형성된 절연막 상에, 광전 변환하는 수광부의 수광면측의 계면보다 일함수의 값이 큰 막이 형성되므로, 수광부의 수광측 계면에 홀 축적이 가능하게 된다. 그에 따라 암전류가 저감된다.
본 발명의 고체 촬상 장치의 제조 방법(제1 제조 방법)은, 반도체 기판에 입사광을 광전 변환하는 수광부가 형성되는 고체 촬상 장치의 제조 방법에 있어서, 상기 수광부가 형성된 반도체 기판 상에 계면 준위를 감소시키기 위한 막을 형성하는 공정과, 상기 계면 준위를 감소시키기 위한 막에 마이너스의 고정 전하를 갖는 막을 형성하는 공정을 포함하며, 상기 마이너스의 고정 전하를 갖는 막에 의해 상기 수광부의 수광면측에 홀 축적층이 형성되는 것을 특징으로 한다.
상기 고체 촬상 장치의 제조 방법(제1 제조 방법)에서는, 계면 준위를 감소시키기 위한 막 상에 마이너스의 고정 전하를 갖는 막이 형성되므로, 마이너스의 고정 전하에 기인한 전계에 의해, 수광부의 수광면측의 계면에 홀 축적층이 충분하 게 형성된다. 따라서, 계면으로부터 생성되는 전하(전자)가 억제되는 동시에, 전하(전자)가 생성되어도, 이 전하가 수광부에서 전위 우물을 형성하고 있는 전하 축적 부분에 유입되지 않고 홀이 다수 존재하는 홀 축적층을 흐르므로, 이 전하(소자)를 소멸시킬 수 있다. 따라서, 이러한 계면에 기인한 전하에 의한 암전류가 수광부에 의해 검지되는 것을 방지할 수 있고, 계면 준위에 기인하는 암전류가 억제된다. 또한, 수광부의 수광면에 계면 준위를 감소시키기 위한 막이 형성되어 있으므로, 계면 준위에 기인하는 전자의 생성이 추가로 억제된다. 따라서, 계면 준위에 기인하는 전자가 암전류로서 수광부 내로 흐르는 것이 억제된다. 그리고, 마이너스의 고정 전하를 갖는 막을 사용함으로써, 이온 주입 및 어닐링을 행하지 않고 HAD 구조의 형성이 가능하게 된다.
본 발명의 고체 촬상 장치의 제조 방법(제2 제조 방법)은, 반도체 기판에 입사광을 광전 변환하는 수광부가 형성되는 고체 촬상 장치의 제조 방법에 있어서, 상기 수광부의 수광면에 상기 입사광을 투과시키는 절연막을 형성하는 공정과, 상기 절연막 상에 마이너스 전압이 인가되는 막을 형성하는 공정을 포함하며, 상기 마이너스 전압이 인가되는 막에 마이너스 전압을 인가함으로써 상기 수광부의 수광면측에 홀 축적층이 형성되는 것을 특징으로 한다.
상기 고체 촬상 장치의 제조 방법(제2 제조 방법)에서는, 수광부의 수광면에 형성된 절연막 상에 마이너스 전압이 인가되는 막을 형성하므로, 마이너스 전압이 인가되는 막에 마이너스 전압이 인가됨으로써 발생한 전계에 의해, 수광부의 수광면측의 계면에 홀 축적층이 충분하게 형성된다. 따라서, 계면으로부터의 전하(전 자)의 생성이 억제되며, 전하(전자)가 생성되어도, 이 전하가 수광부에서 전위 우물을 형성하고 있는 전하 축적 부분에 유입되지 않고 홀이 다수 존재하는 홀 축적층을 흐르므로, 이 전하(전자)를 소멸시킬 수 있다. 따라서, 이러한 계면에 기인한 전하에 의해 생성된 암전류가 수광부에 의해 검지되는 것을 방지할 수 있고, 계면 준위에 기인하는 암전류가 억제된다. 그리고, 마이너스의 고정 전하를 갖는 막을 사용함으로써, 이온 주입 및 어닐링을 행하지 않고서도 HAD 구조의 형성이 가능하게 된다.
본 발명의 고체 촬상 장치의 제조 방법(제3 제조 방법)은, 반도체 기판에 입사광을 광전 변환하는 수광부가 형성되는 고체 촬상 장치의 제조 방법에 있어서, 상기 수광부의 수광면측의 상층에 절연막을 형성하는 공정과, 상기 절연막 상에 상기 광전 변환하는 수광부의 수광면측의 계면보다 일함수의 값이 큰 막을 형성하는 공정을 포함하는 것을 특징으로 한다.
상기 고체 촬상 장치의 제조 방법(제3 제조 방법)에서는, 수광부 상에 형성된 절연막 상에, 입사광을 광전 변환하는 수광부의 수광면측 계면보다 일함수의 값이 큰 막을 형성하므로, 수광부의 수광측 계면에 홀 축적층을 형성할 수 있다. 그에 따라 암전류가 저감된다.
본 발명의 촬상 장치(제1 촬상 장치)는, 입사광을 집광하는 집광 광학부와, 상기 집광 광학부에 의해 집광된 상기 입사광을 수광하여 광전 변환하는 고체 촬상 장치와, 광전 변환된 신호 전하를 처리하는 신호 처리부를 포함하며, 상기 고체 촬상 장치는, 상기 입사광을 광전 변환하는 상기 고체 촬상 장치의 수광부의 수광면 에 형성된 계면 준위를 감소시키기 위한 막과, 상기 계면 준위를 감소시키기 위한 막에 형성된 마이너스의 고정 전하를 갖는 막을 포함하며, 상기 수광부의 수광면에 홀 축적층이 형성되는 것을 특징으로 한다.
상기 제1 촬상 장치에서는, 본 발명의 상기 제1 고체 촬상 장치를 사용하므로, 암전류가 저감된 고체 촬상 장치가 사용되게 된다.
본 발명의 촬상 장치(제2 촬상 장치)는, 입사광을 집광하는 집광 광학부와, 상기 집광 광학부에 의해 집광된 상기 입사광을 수광하여 광전 변환하는 고체 촬상 장치와, 광전 변환된 신호 전하를 처리하는 신호 처리부를 포함하며, 상기 고체 촬상 장치는, 상기 입사광을 광전 변환하는 상기 고체 촬상 장치의 수광부의 수광면에 형성된 절연막과, 상기 절연막 상에 형성된 마이너스 전압이 인가되는 막을 포함하며, 상기 절연막은 상기 입사광을 투과하는 절연막을 포함하며, 상기 수광부의 수광면에 홀 축적층이 형성되는 것을 특징으로 한다.
상기 제2 촬상 장치에서는, 본원 발명의 상기 제2 고체 촬상 장치를 사용하므로, 암전류가 저감된 고체 촬상 장치가 사용된다.
본 발명의 촬상 장치(제3 촬상 장치)는, 입사광을 집광하는 집광 광학부와, 상기 집광 광학부에 의해 집광된 상기 입사광을 수광하여 광전 변환하는 고체 촬상 장치와, 광전 변환된 신호 전하를 처리하는 신호 처리부를 포함하며, 상기 고체 촬상 장치는, 상기 입사광을 신호 전하로 변환하는 수광부의 수광면측의 상층에 형성한 절연막과, 상기 절연막 상에 형성되고 광전 변환하는 수광부의 수광면측 계면보다 일함수의 값이 큰 막을 포함하는 것을 특징으로 한다.
상기 제3 촬상 장치에서는, 본 발명의 상기 제3 고체 촬상 장치를 사용하므로, 암전류가 저감된 고체 촬상 장치가 사용된다.
본 발명의 고체 촬상 장치에 의하면, 암전류를 억제할 수 있으므로, 촬상 화상에서의 노이즈를 감소시킬 수 있으므로, 고화질의 화상을 얻을 수 있다는 이점이 있다. 특히, 노광량이 적은 장시간 노광에서의 암전류에 의한 흰색점의 발생(컬러 CCD에서는 원색의 점)을 감소시킬 수 있다.
본 발명의 고체 촬상 장치의 제조 방법에 의하면, 암전류를 억제할 수 있으므로, 촬상 화상에서의 노이즈를 감소시킬 수 있다. 따라서, 고화질의 화상을 얻을 수 있는 고체 촬상 장치의 실현이 가능하게 된다는 이점이 있다. 특히, 노광량이 적은 장시간 노광에서의 암전류에 의한 흰색점의 발생(컬러 CCD에서는 원색의 점)을 감소시킬 수 있는 고체 촬상 장치의 실현이 가능하게 된다.
본 발명의 촬상 장치에 의하면, 암전류를 억제할 수 있는 고체 촬상 장치를 사용하고 있으므로, 촬상 화상에서의 노이즈를 감소시킬 수 있다. 따라서, 고품위의 영상을 기록할 수 있다는 이점이 있다. 특히, 노광량이 적은 장시간 노광에서의 암전류에 의한 흰색점의 발생(컬러 CCD에서는 원색의 점)을 감소시킬 수 있다.
본 발명의 고체 촬상 장치(제1 고체 촬상 장치)의 제1 실시예를 도 1의 주요부 구성 단면도를 참조하여 설명한다.
도 1에 나타낸 바와 같이, 고체 촬상 장치(1)는 반도체 기판(또는 반도체 층)(11)에 입사광(L)을 광전 변환하는 수광부(12)를 가지며, 이 수광부(12)의 측부에는 화소 분리 영역(13)을 사이에 두고 주변 회로(구체적으로는 도시하지 않음)가 형성된 주변 회로부(14)를 가지고 있다.
그리고, 이하의 설명에서는, 고체 촬상 장치(1)는 반도체 기판(11)에 수광부(12)를 갖는 것으로 설명한다.
수광부(후술하는 홀 축적층(23)도 포함함)(12)의 수광면(12s) 상에는 계면 준위를 감소시키기 위한 막(21)이 형성되어 있다. 이 계면 준위를 감소시키기 위한 막(21)은 예를 들면 산화 실리콘(SiO2)막으로 형성되어 있다. 계면 준위를 감소시키기 위한 막(21) 상에는 마이너스의 고정 전하를 갖는 막(22)이 형성되어 있다. 이로써, 수광부(12)의 수광면측에 홀 축적층(23)이 형성된다.
따라서, 계면 준위를 감소시키기 위한 막(21)은, 적어도 수광부(12) 상에서는, 마이너스의 고정 전하를 갖는 막(22)에 의해 수광부(12)의 수광면(12s)측에 홀 축적층(23)이 형성되도록 하는 막두께로 형성되어 있다. 그 막두께는 예를 들면 1원자층 이상 100nm 이하로 한다.
주변 회로부(14)의 주변 회로에는, 예를 들면, 고체 촬상 장치(1)가 CMOS 이미지 센서인 경우에는, 전송 트랜지스터, 리셋 트랜지스터, 증폭 트랜지스터 및 선택 트랜지스터 등의 트랜지스터를 포함하는 화소 회로가 있다.
또한, 주변 회로에는, 복수의 수광부(12)를 포함하는 화소 어레이부의 판독 행의 신호의 판독 동작을 행하는 구동 회로, 판독한 신호를 전송하는 수직 주사 회 로, 시프트 레지스터 또는 어드레스 디코더, 및 수평 주사 회로 등이 포함된다.
또한, 주변 회로부(14)의 주변 회로에는, 예를 들면, 고체 촬상 장치(1)가 CCD 이미지 센서의 경우, 수광부에 의해 광전 변환된 신호 전하를 수직 전송 게이트에 판독하는 판독 게이트, 판독한 신호 전하를 수직 방향으로 전송하는 수직 전하 전송부 등이 있다. 또한, 이 주변 회로에는 수평 전하 전송부 등이 포함된다.
마이너스의 고정 전하를 갖는 막(22)은, 예를 들면, 산화 하프늄(HfO2)막, 산화 알류미늄(Al2O3)막, 산화 지르코늄(ZrO2)막, 산화 탄탈(Ta2O5)막, 또는 산화 티탄(TiO2)막으로 형성된다. 전술한 종류의 막은 실제로 절연 게이트형 전계 효과 트랜지스터의 게이트 절연막 등에 사용되고 있다. 따라서, 성막 방법이 확립되어 있으므로, 용이하게 성막할 수 있다.
성막 방법으로서는, 예를 들면, 화학 기상 성장법(CVD), 스퍼터링법, 원자층 증착법 등을 들 수 있지만, 원자층 증착법을 이용하면, 성막 중에 계면 준위를 감소시키기 위한 SiO2층을 동시에 1nm 정도로 형성할 수 있으므로 바람직하다.
또한, 그 이외의 재료로서는, 산화 란탄(lanthanum oxide)(La2O3), 산화 프라세오디뮴(praseodymium oxide)(Pr2O3), 산화 세륨(cerium oxide)(CeO2), 산화 네오디뮴(neodymium oxide)(Nd2O3), 산화 프로메티움(Pm2O3), 산화 사마륨(samarium oxide)(Sm2O3), 산화 유러퓸(europium oxide)(Eu2O3), 산화 가도리늄(gadolinium oxide)(Gd2O3), 산화 테르븀(terbium oxide)(Tb2O3), 산화 디스프로슘(dysprosium oxide)(Dy2O3), 산화 홀뮴(holmium oxide)(Ho2O3), 산화 에르븀(erbium oxide)(Er2O3), 산화 툴륨(thulium oxide)(Tm2O3), 산화 이테르븀(ytterbium oxide)(Yb2O3), 산화 루테튬(lutetium oxide)(Lu2O3), 산화 이트륨(yttrium oxide)(Y2O3) 등이 있다.
또한, 마이너스의 고정 전하를 갖는 막(22)은 질화 하프늄막, 질화 알루미늄막, 산질화 하프늄막 또는 산질화 알루미늄막으로 형성하는 것도 가능하다.
마이너스의 고정 전하를 갖는 막(22)은, 절연성을 손상시키지 않는 범위에서, 막 내에 실리콘(Si) 또는 질소(N)가 첨가되어 있어도 된다. 그 농도는 막의 절연성이 손상되지 않는 범위에서 적당히 결정된다. 단, 흰색점 등의 화상 결함이 발생하지 않도록 하기 위하여, 실리콘 또는 질소 등의 첨가물은, 마이너스의 고정 전하를 갖는 막(22)의 표면, 즉 수광부(12)의 반대측의 면에 첨가되어 있는 것이 바람직하다.
이와 같이, 실리콘(Si) 또는 질소(N)가 첨가되는 것에 의해, 막의 내열성 또는 프로세스 중의 이온 주입의 저지 능력을 향상시키는 것이 가능하게 된다.
마이너스의 고정 전하를 갖는 막(22) 상에는 절연막(41)이 형성되고, 주변 회로부(14) 위쪽의 절연막(41) 상에는 차광막(42)이 형성되어 있다. 이 차광막(42)에 의해, 수광부(12)에 광이 진입하지 못하는 영역이 형성되며, 그 수광 부(12)의 출력에 의해 화상에서의 흑레벨이 결정된다.
또한, 주변 회로부(14)에 광이 진입하는 것이 방지되므로, 주변 회로부(14)에 진입하는 광에 의한 특성 변동이 억제된다.
또한, 상기 입사광에 대하여 투과성을 갖는 절연막(43)이 형성되어 있다. 이 절연막(43)의 표면은 평탄화되어 있는 것이 바람직하다.
또한, 절연막(43) 상에는 컬러 필터층(44) 및 집광 렌즈(45)가 형성되어 있다.
고체 촬상 장치(제1 고체 촬상 장치)(1)에서는, 계면 준위를 감소시키기 위한 막(21) 상에 마이너스의 고정 전하를 갖는 막(22)이 형성되어 있으므로, 마이너스의 고정 전하를 갖는 막(22) 내의 마이너스의 고정 전하에 의해, 계면 준위를 감소시키기 위한 막(21)을 통해 수광부(12)의 표면에 전계가 가해진다. 수광부(12)의 표면에 홀 축적층(23)이 형성된다.
도 2의 (1)에 나타낸 바와 같이, 마이너스의 고정 전하를 갖는 막(22)을 형성한 직후부터, 막 내에 존재하는 마이너스의 고정 전하에 의한 전계에 의해, 계면 부근을 홀 축적층(23)으로 하는 것이 가능하게 된다.
따라서, 수광부(12)와 계면 준위를 감소시키기 위한 막(21)과의 계면에서의 계면 준위에 의해 생성되는 암전류가 억제된다. 즉, 그 계면으로부터 생성되는 전하(전자)가 억제되며, 계면으로부터 전하(전자)가 생성되어도, 그 전하가 수광부(12)에서 전위 우물을 형성하고 있는 전하 축적 부분에 유입되지 않고, 홀이 다수 존재하는 홀 축적층(23)을 흐르므로, 그 전하(전자)를 소멸시킬 수 있다.
따라서, 이러한 계면에 기인한 전하에 의한 암전류가 수광부(12)에 의해 검지되는 것을 방지할 수 있고, 계면 준위에 기인하는 암전류가 억제된다.
한편, 도 2의 (2)에 나타낸 바와 같이, 홀 축적층을 형성하지 않는 구성에서는, 계면 준위에 의해 암전류가 발생하여, 그 암전류가 수광부(12) 내로 흐르게 된다는 문제가 발생한다.
또한, 도 2의 (3)에 나타낸 바와 같이, 이온 주입에 의해 홀 축적층(23)을 형성하는 구성에서는, 전술한 바와 같이, 이온 주입에서의 도핑 불순물의 활성화를 위해 700℃ 이상의 고온의 열처리가 필수적이기 때문에, 불순물의 확산이 발생하고, 계면의 홀 축적층이 확장되며, 광전 변환하는 영역이 좁아지게 된다. 그 결과, 원하는 광전 변화 특성을 얻는 것이 곤란하게 된다.
또한, 고체 촬상 장치(1)에서는, 수광부(12)의 수광면(12s)에 계면 준위를 감소시키기 위한 막(21)이 형성되어 있으므로, 계면 준위에 기인하는 전자의 생성이 추가로 억제된다. 이로써, 계면 준위에 기인하는 전자가 암전류로서 수광부(12) 내로 흐르는 것이 억제된다.
또한, 마이너스의 고정 전하를 갖는 막(22)으로서 산화 하프늄막을 사용한 경우, 산화 하프늄막의 굴절률이 2정도이므로, 막두께를 최적화함으로써 HAD 구조를 형성하는 것뿐만 아니라, 동시에 반사 방지 효과를 얻는 것도 가능하다. 산화 하프늄막 이외의 재료에 있어서도, 굴절률이 높은 재료를 사용하면, 그 막두께를 최적화함으로써 반사 방지 효과를 얻는 것이 가능하게 된다.
그리고, 종래의 고체 촬상 장치에서 이용된 산화 실리콘이나 질화 실리콘을 저온으로 형성한 경우에는, 막 내의 고정 전하는 양극으로 이루어지는 것으로 알려져 있어, 마이너스의 고정 전하에 의해 HAD 구조를 형성하는 것은 불가능하다.
다음에, 고체 촬상 장치(제1 고체 촬상 장치)(1)의 일변형예를 도 3의 주요부 구성 단면도를 참조하여 설명한다.
도 3에 나타낸 바와 같이, 고체 촬상 장치(2)는, 상기 고체 촬상 장치(1)에서 마이너스의 고정 전하를 갖는 막(22)만으로는 수광부(12) 상에서의 반사 방지 효과가 불충분한 경우, 마이너스의 고정 전하를 갖는 막(22) 상에 반사 방지막(46)이 형성된다. 이 반사 방지막(46)은 예를 들면 질화 실리콘막으로 형성한다.
그리고, 상기 고체 촬상 장치(1)에서 형성되었된 절연막(43)은 형성되어 있지 않다.
따라서, 반사 방지막(46) 상에 컬러 필터층(44) 및 집광 렌즈(45)가 형성된다.
이와 같이, 질화 실리콘막을 추가 성막함으로써 반사 방지 효과를 최대화하는 것이 가능하게 된다. 이 구성은 다음에 설명되는 고체 촬상 장치(3)에도 적용할 수 있다.
전술한 바와 같이, 반사 방지막(46)이 형성됨으로써, 광이 수광부(12)에 입사되기 전에 광의 반사를 감소시킬 수 있다. 따라서, 수광부(12)로의 입사광량을 증대시킬 수 있으므로, 고체 촬상 장치(2)의 감도를 향상시킬 수 있다.
다음에, 상기 고체 촬상 장치(제1 고체 촬상 장치)(1)의 일변형예를 도 4의 주요부 구성 단면도를 참조하여 설명한다.
도 4에 나타낸 바와 같이, 고체 촬상 장치(3)에서는, 상기 고체 촬상 장치(1)에서의 절연막(41)이 형성되어 있지 않고, 마이너스의 고정 전하를 갖는 막(22) 상에 차광막(42)이 직접 형성된다. 또한, 절연막(43)이 형성되어 있지 않고, 반사 방지막(46)이 형성되어 있다.
이와 같이, 차광막(42)이 마이너스의 고정 전하를 갖는 막(22) 상에 직접 형성됨으로써, 차광막(42)을 반도체 기판(11)의 표면에 근접시키는 것이 가능하다. 따라서, 차광막(42)과 반도체 기판(11)의 간격을 좁힐 수 있으므로, 인접한 수광부(포토다이오드)의 상층으로부터 경사져 입사되는 광의 성분, 즉 광학적인 색혼합 성분을 줄일 수 있다.
또한, 도 5에 나타낸 바와 같이, 마이너스의 고정 전하를 갖는 막(22)이 주변 회로부(14) 부근에 있는 경우, 마이너스의 고정 전하를 갖는 막(22)의 마이너스의 고정 전하에 의해 형성되는 홀 축적층(23)에 의해, 수광부(12)의 표면에서의 계면 준위에 기인하는 암전류가 억제될 수 있다.
그러나, 주변 회로부(14)에서는, 수광부(12)측과 표면측에 존재하는 소자(14D) 사이에 전위차가 야기되어, 수광부(12)의 표면으로부터 예기치 않은 캐리어가 표면측의 소자(14D)에 유입되고, 주변 회로부(14)의 오동작의 원인이 된다.
이와 같은 오동작을 방지하는 구성에 대하여, 이하의 본 발명의 제2 실시예 및 제3 실시예에서 설명한다.
다음에, 본 발명의 고체 촬상 장치(제1 고체 촬상 장치)의 제2 실시예를 도 6의 주요부 구성 단면도를 참조하여 설명한다.
도 6에는, 수광부의 일부 및 주변 회로부를 차광하는 차광막, 수광부에 입사하는 광을 분광하는 컬러 필터층, 수광부에 입사광을 집광하는 집광 렌즈 등은 도시되어 있지 않다.
도 6에 나타낸 바와 같이, 고체 촬상 장치(4)는, 상기 고체 촬상 장치(1)에서, 주변 회로부(14)의 표면에서부터 마이너스의 고정 전하를 갖는 막(22)까지의 거리가 수광부(12)의 표면에서부터 막(22)까지의 거리보다 커지도록, 상기 주변 회로부(14)의 표면과 마이너스의 고정 전하를 갖는 막(22) 사이에 절연막(24)이 형성되어 있다. 이 절연막(24)은, 계면 준위를 감소시키기 위한 막(21)이 산화 실리콘막으로 형성되어 있는 경우, 주변 회로부(14) 상의 계면 준위를 감소시키기 위한 막(21)을 수광부(12) 위의 것보다 두껍게 형성한 것이어도 된다.
이와 같이, 주변 회로부(14)의 표면에서부터 마이너스의 고정 전하를 갖는 막(22)까지의 거리가 수광부(12)의 표면에서부터 막(22)까지의 거리보다 커지도록, 주변 회로부(14)의 표면과 마이너스의 고정 전하를 갖는 막(22) 사이에 절연막(24)이 형성되어 있으므로, 주변 회로부(14)는 마이너스의 고정 전하를 갖는 막(22) 내의 마이너스의 고정 전하의 전계에 의해 영향을 받지 않게 된다.
따라서, 마이너스의 고정 전하에 의한 주변 회로의 오동작을 방지할 수 있다.
다음에, 본 발명의 고체 촬상 장치(제1 고체 촬상 장치)의 제3 실시예를 도 7의 주요부 구성 단면도를 참조하여 설명한다.
도 7에는, 수광부의 일부 및 주변 회로부를 차광하는 차광막, 수광부에 입사 하는 광을 분광하는 컬러 필터층, 수광부에 입사광을 집광하는 집광 렌즈 등은 도시되어 있지 않다.
도 7에 나타낸 바와 같이, 고체 촬상 장치(5)는, 고체 촬상 장치(1)에서 주변 회로부(14)와 마이너스의 고정 전하를 갖는 막(22) 사이에, 마이너스의 고정 전하를 갖는 막과 수광면을 분리시키기 위한 막(25)이 형성되어 있다. 이 막(25)은 마이너스의 고정 전하의 영향을 소거(cancel)하기 위해 플러스의 고정 전하를 갖는 것이 바람직하다. 예를 들면, 막(25)으로는 질화 실리콘을 사용하는 것이 바람직하다.
이와 같이, 주변 회로부(14)와 마이너스의 고정 전하를 갖는 막(22) 사이에 플러스의 고정 전하를 갖는 막(25)이 형성되어 있다. 따라서, 마이너스의 고정 전하를 갖는 막(22)의 마이너스의 고정 전하는, 막(25) 내의 플러스의 고정 전하에 의해 저감되므로, 마이너스의 고정 전하를 갖는 막(22) 내의 마이너스의 고정 전하의 전계에 의한 영향이 주변 회로부(14)에 미치지 않게 된다.
따라서, 마이너스의 고정 전하에 의한 주변 회로부(14)의 오동작을 방지할 수 있다.
상기한 바와 같이, 주변 회로부(14)와 마이너스의 고정 전하를 갖는 막(22) 사이에 플러스의 고정 전하를 갖는 막(25)이 형성되는 구성은, 고체 촬상 장치(1, 2, 3, 4)에도 적용할 수 있으며, 고체 촬상 장치(5)에서와 동일한 효과를 얻을 수 있다.
고체 촬상 장치(4, 5)에서의 마이너스의 고정 전하를 갖는 막(22) 상의 구성 은, 수광부(12)의 일부와 주변 회로부(14)를 차광하는 차광막, 적어도 수광부(12)에 입사되는 입사광을 분광하는 컬러 필터층, 수광부(12)에 입사광을 집광하는 집광 렌즈 등이 설치되어 있다. 그 구성은, 일례로서, 고체 촬상 장치(1, 2, 3) 중의 어느 하나의 구성을 적용하는 것도 가능하다.
다음에, 본 발명의 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제1 실시예를 도 8 내지 도 10의 주요부를 나타낸 제조 공정 단면도를 참조하여 설명한다. 도 8 내지 도 10에는 일례로서 고체 촬상 장치(1)의 제조 공정이 도시되어 있다.
도 8의 (1)에 나타낸 바와 같이, 반도체 기판(또는 반도체층)(11)에, 입사광을 광전 변환하는 수광부(12), 이 수광부(12)를 분리하는 화소 분리 영역(13), 수광부(12)에 대하여 화소 분리 영역(13)을 사이에 두고 주변 회로(구체적으로는 도시하지 않음)가 형성된 주변 회로부(14) 등을 형성한다. 이 제조 방법은, 기존의 제조 방법을 이용한다.
다음에, 도 8의 (2)에 나타낸 바와 같이, 수광부(12)의 수광면(12s) 상에, 실제로는 반도체 기판(11) 상에 계면 준위를 감소시키기 위한 막(21)을 형성한다. 이 계면 준위를 감소시키기 위한 막(21)은 예를 들면 산화 실리콘(SiO2)막으로 형성된다.
이어서, 계면 준위를 감소시키기 위한 막(21) 상에 마이너스의 고정 전하를 갖는 막(22)을 형성한다. 이로써, 수광부(12)의 수광면측에 홀 축적층(23)이 형성된다.
따라서, 계면 준위를 감소시키기 위한 막(21)은, 적어도 수광부(12) 상에서는, 마이너스의 고정 전하를 갖는 막(22)에 의해, 수광부(12)의 수광면(12s)측에 홀 축적층(23)을 형성하기에 충분한 막두께로 형성될 필요가 있다. 그 막두께는 예를 들면 1원자층 이상 100nm 이하로 한다.
마이너스의 고정 전하를 갖는 막(22)은 예를 들면 산화 하프늄(HfO2)막, 산화 알류미늄(Al2O3)막, 산화 지르코늄(ZrO2)막, 산화 탄탈(Ta2O5)막, 또는 산화 티탄(TiO2)막으로 형성된다. 전술한 종류의 막은 절연 게이트형 전계 효과 트랜지스터의 게이트 절연막 등에 실제로 사용되고 있으므로, 성막 방법이 확립되어 있기 때문에, 용이하게 성막할 수 있다. 성막 방법으로서는, 예를 들면, 화학 기상 성장법, 스퍼터링법, 원자층 증착법 등을 사용할 수 있지만, 원자층 증착법을 이용하면, 성막 중에 계면 준위를 감소시키기 위한 SiO2층을 동시에 1nm 정도로 형성할 수 있으므로 바람직하다.
또한, 그 이외의 재료로서, 산화 란탄(lanthanum oxide)(La2O3), 산화 프라세오디뮴(praseodymium oxide)(Pr2O3), 산화 세륨(cerium oxide)(CeO2), 산화 네오디뮴(neodymium oxide)(Nd2O3), 산화 프로메티움(Pm2O3), 산화 사마륨(samarium oxide)(Sm2O3), 산화 유러퓸(europium oxide)(Eu2O3), 산화 가도리늄(gadolinium oxide)(Gd2O3), 산화 테르븀(terbium oxide)(Tb2O3), 산화 디스프로슘(dysprosium oxide)(Dy2O3), 산화 홀뮴(holmium oxide)(Ho2O3), 산화 에르븀(erbium oxide)(Er2O3), 산화 툴륨(thulium oxide)(Tm2O3), 산화 이테르븀(ytterbium oxide)(Yb2O3), 산화 루테튬(lutetium oxide)(Lu2O3), 산화 이트륨(yttrium oxide)(Y2O3) 등을 사용할 수 있다. 또한, 마이너스의 고정 전하를 갖는 막(22)은, 질화 하프늄막, 질화 알루미늄막, 산질화 하프늄막, 또는 산질화 알루미늄막으로 형성하는 것도 가능하다. 이들 막도, 예를 들면, 화학 기상 성장법, 스퍼터링법, 원자층 증착법 등을 사용하여 형성할 수 있다.
또한, 마이너스의 고정 전하를 갖는 막(22)은 절연성을 손상시키지 않는 범위에서 막 내에 실리콘(Si)이나 질소(N)가 첨가되어 있어도 된다. 그 농도는 막의 절연성이 손상되지 않는 범위에서 적당히 결정된다. 이와 같이, 실리콘(Si)이나 질소(N)가 첨가되는 것에 의해, 막의 내열성 및 프로세스 중의 이온 주입의 저지 능력을 향상시키는 것이 가능하게 된다.
또한, 마이너스의 고정 전하를 갖는 막(22)을 산화 하프늄(HfO2)막으로 형성한 경우, 산화 하프늄(HfO2)막의 굴절률이 2정도이므로, 그 막두께를 조정함으로써 효율적으로 반사 방지 효과를 얻는 것이 가능하게 된다. 당연히, 다른 종류의 막에서도, 굴절률에 따라 막두께를 최적화함으로써 반사 방지 효과를 얻는 것이 가능하다.
다음에, 마이너스의 고정 전하를 갖는 막(22) 상에 절연막(41)을 형성하고, 또한 절연막(41) 상에 차광막(42)을 형성한다. 절연막(41)은 예를 들면 산화 실리콘막으로 형성된다. 또한, 차광막(42)은 예를 들면 차광성을 갖는 금속막으로 형성한다.
이와 같이, 마이너스의 고정 전하를 갖는 막(22) 상에 절연막(41)을 사이에 두고 차광막(42)을 형성함으로써, 산화 하프늄막 등으로 형성되는 마이너스의 고정 전하를 갖는 막(22)과 차광막(42)의 금속의 반응을 방지할 수 있다.
또한, 차광막을 에칭할 때, 절연막(42)이 에칭 스토퍼로 되므로, 마이너스의 고정 전하를 갖는 막(22)에 대한 에칭 데미지를 방지할 수 있다.
다음에, 도 9의 (3)에 나타낸 바와 같이, 레지스트 도포 및 리소그라피 기술에 의해, 수광부(12)의 일부 및 주변 회로부(14) 위쪽의 차광막(42) 상에 레지스트 마스크(도시하지 않음)를 형성한다. 이 레지스트 마스크를 사용한 에칭에 의해 차광막(42)을 가공하여, 수광부(12)의 일부 및 주변 회로부(14) 위쪽의 절연막(41) 상에 차광막(42)을 잔류시킨다.
이 차광막(42)에 의해, 수광부(12)에 광이 진입되지 않는 영역이 형성되어, 그 수광부(12)의 출력에 의해 화상에서의 흑레벨이 결정된다.
또한, 주변 회로부(14)에 광이 진입하는 것이 방지되므로, 주변 회로부에 광이 진입함으로써 야기되는 특성 변동이 억제된다.
다음에, 도 9의 (4)에 나타낸 바와 같이, 절연막(41) 상에 차광막(42)에 의해 형성된 단차를 감소시키는 절연막(43)을 형성한다. 이 절연막(43)은 그 표면이 평탄화되는 것이 바람직하고, 예를 들면 도포된 절연막으로 형성된다.
다음에, 도 10에 나타낸 바와 같이, 기존의 제조 기술에 의해, 수광부(12) 위쪽의 절연막(43) 상에 컬러 필터층(44)을 형성하고, 또한 컬러 필터층(44) 상에 집광 렌즈(45)를 형성한다. 그 때, 컬러 필터층(44)과 집광 렌즈(45) 사이에, 렌즈 가공시의 컬러 필터층(44)에 대한 가공 데미지를 방지하기 위하여, 광투과성의 절연막(도시하지 않음)이 형성되어도 된다.
이같이 하여, 고체 촬상 장치(1)가 형성된다.
고체 촬상 장치의 제조 방법(제1 제조 방법)의 제1 실시예에서는, 계면 준위를 감소시키기 위한 막(21) 상에 마이너스의 고정 전하를 갖는 막(22)을 형성하므로, 마이너스의 고정 전하를 갖는 막(22) 내의 마이너스의 고정 전하에 기인하는 전계에 의해, 수광부(12)의 수광면측의 계면에 홀 축적층(23)이 충분하게 형성된다.
따라서, 계면으로부터 생성되는 전하(전자)가 억제되며, 만일 전하(전자)가 생성되어도, 그 전하가 수광부(12)에서 전위 우물을 형성하고 있는 전하 축적 부분에 유입되지 않고 홀이 다수 존재하는 홀 축적층(23)을 흐르므로, 그 전하(전자)를 소멸시킬 수 있다.
따라서, 이러한 계면에 기인한 전하에 의한 암전류가 수광부에 의해 검지되는 것을 방지할 수 있고, 계면 준위에 기인하는 암전류가 억제된다.
또한, 수광부(12)의 수광면에 계면 준위를 감소시키기 위한 막(21)이 형성되어 있으므로, 계면 준위에 기인하는 전자의 발생이 추가로 억제된다. 따라서, 계면 준위에 기인하는 전자가 암전류로서 수광부(12) 내로 흐르는 것이 억제된다. 그리고, 마이너스의 고정 전하를 갖는 막(22)을 사용함으로써, 이온 주입 및 어닐링을 행하지 않고 HAD 구조를의 형성하는 것이 가능하게 된다.
다음에, 본 발명의 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제2 실시예를 도 11 내지 도 13의 주요부를 나타낸 제조 공정 단면도를 참조하여 설명한다. 도 11 내지 도 13에는 일례로서 고체 촬상 장치(2)의 제조 공정이 도시되어 있다.
도 11의 (1)에 나타낸 바와 같이, 반도체 기판(또는 반도체층)(11)에, 입사광을 광전 변환하는 수광부(12), 이 수광부(12)를 분리하는 화소 분리 영역(13), 수광부(12)에 대하여 화소 분리 영역(13)을 사이에 두고 주변 회로(구체적으로는 도시하지 않음)가 형성된 주변 회로부(14) 등을 형성한다. 이 제조 방법은 기존의 제조 방법을 이용한다.
다음에, 도 11의 (2)에 나타낸 바와 같이, 수광부(12)의 수광면(12s) 상에, 실제로는 반도체 기판(11) 상에 계면 준위를 감소시키기 위한 막(21)을 형성한다. 이 계면 준위를 감소시키기 위한 막(21)은 예를 들면 산화 실리콘(SiO2)막으로 형성된다. 이어서, 계면 준위를 감소시키기 위한 막(21) 상에 마이너스의 고정 전하를 갖는 막(22)을 형성한다. 이로써, 수광부(12)의 수광면측에 홀 축적층(23)이 형성된다.
따라서, 계면 준위를 감소시키기 위한 막(21)은, 적어도 수광부(12) 상에서는, 마이너스의 고정 전하를 갖는 막(22)에 의해 수광부(12)의 수광면(12s)측에 홀 축적층(23)을 형성하기에 충분한 막두께로 형성될 필요가 있다. 그 막두께는 예를 들면 1원자층 이상 100nm 이하로 한다.
마이너스의 고정 전하를 갖는 막(22)은, 예를 들면, 산화 하프늄(HfO2)막, 산화 알류미늄(Al2O3)막, 산화 지르코늄(ZrO2)막, 산화 탄탈(Ta2O5)막, 또는 산화 티탄(TiO2)막으로 형성된다.
전술한 종류의 막은 절연 게이트형 전계 효과 트랜지스터의 게이트 절연막 등에 실제로 사용되고 있다. 따라서, 성막 방법이 확립되어 있으므로 용이하게 성막할 수 있다. 성막 방법으로서는, 예를 들면, 화학 기상 성장법, 스퍼터링법, 원자층 증착법 등을 사용할 수 있다.
또한, 그 이외의 재료로서, 산화 란탄(lanthanum oxide)(La2O3), 산화 프라세오디뮴(praseodymium oxide)(Pr2O3), 산화 세륨(cerium oxide)(CeO2), 산화 네오디뮴(neodymium oxide)(Nd2O3), 산화 프로메티움(Pm2O3), 산화 사마륨(samarium oxide)(Sm2O3), 산화 유러퓸(europium oxide)(Eu2O3), 산화 가도리늄(gadolinium oxide)(Gd2O3), 산화 테르븀(terbium oxide)(Tb2O3), 산화 디스프로슘(dysprosium oxide)(Dy2O3), 산화 홀뮴(holmium oxide)(Ho2O3), 산화 에르븀(erbium oxide)(Er2O3), 산화 툴륨(thulium oxide)(Tm2O3), 산화 이테르븀(ytterbium oxide)(Yb2O3), 산화 루테튬(lutetium oxide)(Lu2O3), 산화 이트륨(yttrium oxide)(Y2O3) 등을 사용할 수 있다. 또한, 마이너스의 고정 전하를 갖는 막(22)은, 질화 하프늄막, 질화 알루미늄막, 산질화 하프늄막, 또는 산질화 알루미늄막으로 형성하는 것도 가능하다. 이들 막도, 예를 들면, 화학 기상 성장법, 스퍼터링법, 원자층 증착법 등을 사용하여 형성할 수 있지만, 원자층 증착법을 이용하면, 성막 중에 계면 준위를 감소시키기 위한 SiO2층을 동시에 1nm 정도로 형성할 수 있어 바람직하다.
또한, 마이너스의 고정 전하를 갖는 막(22)은 절연성을 손상시키지 않는 범위에서 막 내에 실리콘(Si)이나 질소(N)가 첨가되어 있어도 된다. 그 농도는 막의 절연성이 손상되지 않는 범위에서 적당히 결정된다. 이와 같이, 실리콘(Si)이나 질소(N)가 첨가되는 것에 의해, 막의 내열성 및 프로세스 중의 이온 주입의 저지 능력을 향상시키는는 것이 가능하게 된다.
또한, 마이너스의 고정 전하를 갖는 막(22)을 산화 하프늄(HfO2)막으로 형성한 경우, 산화 하프늄(HfO2)막의 굴절률이 2정도이므로, 그 막두께를 조정함으로써 효율적으로 반사 방지 효과를 얻는 것이 가능하게 된다. 당연히, 다른 종류의 막에서도, 굴절률에 따라 막두께를 최적화함으로써 반사 방지 효과를 얻는 것이 가능하다.
다음에, 마이너스의 고정 전하를 갖는 막(22) 상에 절연막(41)을 형성하고, 또한 절연막(41) 상에 차광막(42)을 형성한다. 절연막(41)은 예를 들면 산화 실리콘막으로 형성된다. 또한, 차광막(42)은 예를 들면 차광성을 갖는 금속막으로 형 성된다.
이와 같이, 마이너스의 고정 전하를 갖는 막(22) 상에 절연막(41)을 사이에 두고 차광막(42)을 형성함으로써, 산화 하프늄막 등으로 형성되는 마이너스의 고정 전하를 갖는 막(22)과 차광막(42)의 금속과의 반응을 방지할 수 있다.
또한, 차광막을 에칭할 때, 절연막(41)이 에칭 스토퍼로 되므로, 마이너스의 고정 전하를 갖는 막(22)에 대한 에칭 데미지를 방지할 수 있다.
다음에, 도 12의 (3)에 나타낸 바와 같이, 레지스트 도포 및 리소그라피 기술에 의해, 수광부(12)의 일부 및 주변 회로부(14) 위쪽의 차광막(42) 상에 레지스트 마스크(도시하지 않음)를 형성하고, 그 레지스트 마스크를 사용한 에칭에 의해 차광막(42)을 가공하여, 수광부(12)의 일부 및 주변 회로부(14) 위쪽의 절연막(41) 상에 차광막(42)을 잔류시킨다. 이 차광막(42)에 의해 수광부(12)에 광이 진입하지 않는 영역이 형성되어, 그 수광부(12)의 출력에 의해 화상에서의 흑레벨이 결정된다. 또한, 주변 회로부(14)에 광이 진입하는 것이 방지되므로, 주변 회로부에 광이 진입하는 것에 의한 특성 변동이 억제된다.
다음에, 도 12의 (4)에 나타낸 바와 같이, 차광막(42)을 피복하도록 절연막(41) 상에 반사 방지막(46)을 형성한다. 이 반사 방지막(46)은 예를 들면 굴절률이 2정도의 질화 실리콘막으로 형성된다.
다음에, 도 13의 (5)에 나타낸 바와 같이, 기존의 제조 기술에 의해, 수광부(12) 위쪽의 반사 방지막(46) 상에 컬러 필터층(44)을 형성하고, 또한 컬러 필터층(44) 상에 집광 렌즈(45)를 형성한다. 그 때, 컬러 필터층(44)과 집광 렌즈(45) 사이에, 렌즈 가공시의 컬러 필터층(44)에 대한 가공 데미지를 방지하기 위하여, 광투과성의 절연막(도시하지 않음)이 형성되어도 된다.
이같이 하여, 고체 촬상 장치(2)가 형성된다.
고체 촬상 장치의 제조 방법(제1 제조 방법)의 제2 실시예에서는, 제1 실시예서와와 동일한 효과가 얻어진다.
이와 함께, 반사 방지막(46)이 형성되어 있으므로, 광이 수광부(12)에 입사되기 전의 광의 반사를 감소시킬 수 있기 때문에, 수광부(12)에의 입사광량을 증대시킬 수 있다. 그러므로, 고체 촬상 장치(2)의 감도를 향상시킬 수 있다.
다음에, 본 발명의 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제3 실시예를 도 14 내지 도 16의 주요부를 나타내는 제조 공정의 단면도를 참조하여 설명한다. 도 14 내지 도 16은 일례로서 고체 촬상 장치(3)의 제조 공정을 나타낸다.
도 14의 (1)에 나타낸 바와 같이, 반도체 기판(또는 반도체층)(11)에, 입사광을 광전 변환하는 수광부(12), 이 수광부(12)를 분리하는 화소 분리 영역(13), 수광부(12)에 대하여 화소 분리 영역(13)을 사이에 두고 주변 회로(구체적으로는 도시하지 않음)가 형성된 주변 회로부(14) 등을 형성한다. 이 제조 방법은, 기존의 제조 방법을 이용한다.
다음에, 도 14의 (2)에 나타낸 바와 같이, 수광부(12)의 수광면(12s) 상에, 실제로는 반도체 기판(11) 상에 계면 준위를 감소시키기 위한 막(21)을 형성한다. 이 계면 준위를 감소시키기 위한 막(21)은 예를 들면 산화 실리콘(SiO2)막으로 형성 된다.
이어서, 계면 준위를 감소시키기 위한 막(21) 상에 마이너스의 고정 전하를 갖는 막(22)를 형성한다. 이로써, 수광부(12)의 수광면측에 홀 축적층(23)이 형성된다.
따라서, 계면 준위를 감소시키기 위한 막(21)은, 적어도 수광부(12) 상에서는, 마이너스의 고정 전하를 갖는 막(22)에 의해, 수광부(12)의 수광면(12s)측에 홀 축적층(23)을 형성하기에 충분한 막두께로 형성될 필요가 있다. 그 막두께는 예를 들면 1원자층 이상 100nm 이하로 한다.
마이너스의 고정 전하를 갖는 막(22)은, 예를 들면, 산화 하프늄(HfO2)막, 산화 알류미늄(Al2O3)막, 산화 지르코늄(ZrO2)막, 산화 탄탈(Ta2O5)막, 또는 산화 티탄(TiO2)막으로 형성된다. 전술한 종류의 막은 절연 게이트형 전계 효과 트랜지스터의 게이트 절연막 등에 실제로 사용되고 있따. 따라서, 성막 방법이 확립되어 있으므로 용이하게 성막할 수 있다. 성막 방법으로서는, 예를 들면, 화학 기상 성장법, 스퍼터링법, 원자층 증착법 등을 사용할 수 있지만, 원자층 증착법을 이용하면, 성막 중에 계면 준위를 감소시키기 위한 SiO2층을 동시에 1nm 정도로 형성할 수 있어 바람직하다.
또한, 그 이외의 재료로서, 산화 란탄(lanthanum oxide)(La2O3), 산화 프라세오디뮴(praseodymium oxide)(Pr2O3), 산화 세륨(cerium oxide)(CeO2), 산화 네오 디뮴(neodymium oxide)(Nd2O3), 산화 프로메티움(Pm2O3), 산화 사마륨(samarium oxide)(Sm2O3), 산화 유러퓸(europium oxide)(Eu2O3), 산화 가도리늄(gadolinium oxide)(Gd2O3), 산화 테르븀(terbium oxide)(Tb2O3), 산화 디스프로슘(dysprosium oxide)(Dy2O3), 산화 홀뮴(holmium oxide)(Ho2O3), 산화 에르븀(erbium oxide)(Er2O3), 산화 툴륨(thulium oxide)(Tm2O3), 산화 이테르븀(ytterbium oxide)(Yb2O3), 산화 루테튬(lutetium oxide)(Lu2O3), 산화 이트륨(yttrium oxide)(Y2O3) 등을 사용할 수 있다. 또한, 마이너스의 고정 전하를 갖는 막(22)은, 질화 하프늄막, 질화 알루미늄막, 산질화 하프늄막, 또는 산질화 알루미늄막으로 형성하는 것도 가능하다. 이들 막도, 예를 들면, 화학 기상 성장법, 스퍼터링법, 원자층 증착법 등을 사용하여 형성할 수 있다.
또한, 마이너스의 고정 전하를 갖는 막(22)은 절연성을 손상시키지 않는 범위에서 막 내에 실리콘(Si)이나 질소(N)가 첨가되어 있어도 된다. 그 농도는 막의 절연성이 손상되지 않는 범위에서 적당히 결정된다. 이와 같이, 실리콘(Si)이나 질소(N)가 첨가되는 것에 의해, 막의 내열성 및 프로세스 중의 이온 주입의 저지 능력을 향상시키는 것이 가능하게 된다.
또한, 마이너스의 고정 전하를 갖는 막(22)을 산화 하프늄(HfO2)막으로 형성한 경우, 산화 하프늄(HfO2)막의 막두께를 조정함으로써 효율적으로 반사 방지 효과 를 얻는 것이 가능하게 된다. 당연히, 다른 종류의 막에서도, 굴절률에 따라 막두께를 최적화함으로써 반사 방지 효과를 얻는 것이 가능하다.
다음에, 마이너스의 고정 전하를 갖는 막(22) 상에 차광막(42)을 형성한다. 차광막(42)은 예를 들면 차광성을 갖는 금속막으로 형성한다.
이와 같이, 차광막(42)이 마이너스의 고정 전하를 갖는 막(22) 상에 직접 형성됨으로써, 차광막(42)을 반도체 기판(11)의 표면에 접근시키는 것이 가능하므로, 차광막(42)과 반도체 기판(11)의 간격을 좁힐 수 있다. 그러므로, 인접한 포토다이오드의 상층으로부터 경사져 입사되는 광의 성분, 즉 광학적인 색혼합 성분을 감소시킬 수 있다.
다음에, 도 15의 (3)에 나타낸 바와 같이, 레지스트 도포 및 리소그라피 기술에 의해, 수광부(12)의 일부 및 주변 회로부(14) 위쪽의 차광막(42) 상에 레지스트 마스크(도시하지 않음)를 형성하고, 그 레지스트 마스크를 사용한 에칭에 의해 차광막(42)을 가공하여, 수광부(12)의 일부 및 주변 회로부(14) 위쪽의 마이너스의 고정 전하를 갖는 막(22) 상에 차광막(42)을 잔류시킨다.
이 차광막(42)에 의해, 수광부(12)에 광이 진입하 않는 영역이 형성되어, 그 수광부(12)의 출력에 의해 화상에서의 흑레벨이 결정된다.
또한, 주변 회로부(14)에 광이 진입하는 것이 방지되므로, 주변 회로부에 광이 진입함에 의한 특성 변동이 억제된다.
다음에, 도 15의 (4)에 나타낸 바와 같이, 차광막(42)을 피복하도록 마이너스의 고정 전하를 갖는 막(22) 상에 반사 방지막(46)을 형성한다. 이 반사 방지 막(46)은 예를 들면 굴절률이 2정도의 질화 실리콘막으로 형성된다.
다음에, 도 16에 나타낸 바와 같이, 기존의 제조 기술에 의해, 수광부(12) 상의 반사 방지막(46) 상에 컬러 필터층(44)을 형성한다.
또한, 컬러 필터층(44) 상에 집광 렌즈(45)를 형성한다. 그 때, 컬러 필터층(44)과 집광 렌즈(45) 사이에, 렌즈 가공시의 컬러 필터층(44)에 대한 가공 데미지를 방지하기 위하여, 광투과성의 절연막(도시하지 않음)을 형성해도 된다.
이와같이 하여, 고체 촬상 장치(3)가 형성된다.
고체 촬상 장치의 제조 방법(제1 제조 방법)의 제3 실시예에서는, 제1 실시예와 동일한 효과가 얻어지는 동시에, 차광막(42)이 마이너스의 고정 전하를 갖는 막(22) 상에 직접 형성됨으로써, 차광막(42)을 반도체 기판(11)의 표면에 접근시키는 것이 가능하므로, 차광막(42)과 반도체 기판(11)의 간격을 좁힐 수 있으며, 이로써, 인접한 포토다이오드의 상층으로부터 경사져 입사되는 광의 성분, 즉 광학적인 색혼합 성분을 감소시킬 수 있다.
또한, 반사 방지막(46)이 형성되므로, 마이너스의 고정 전하를 갖는 막(22)만으로는 반사 방지 효과가 불충분했을 때에, 반사 방지 효과를 최대화할 수 있다.
다음에, 본 발명의 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제4 실시예를 도 17 내지 도 19의 주요부를 나타낸 제조 공정 단면도를 참조하여 설명한다. 도 17 내지 도 19에는 일례로서 고체 촬상 장치(4)의 제조 공정이 도시되어 있다.
도 17의 (1)에 나타낸 바와 같이, 반도체 기판(또는 반도체층)(11)에, 입사광을 광전 변환하는 수광부(12), 이 수광부(12)를 분리하는 화소 분리 영역(13), 수광부(12)에 대하여 화소 분리 영역(13)을 사이에 두고 주변 회로(예를 들면, 회로(14C))가 형성된 주변 회로부(14) 등을 형성한다. 이 제조 방법은 기존의 제조 방법을 이용한다.
이어서, 입사광에 대하여 투과성을 갖는 절연막(26)을 형성한다. 이 절연막(26)은 예를 들면 산화 실리콘막으로 형성된다.
다음에, 도 17의 (2)에 나타낸 바와 같이, 레지스트 도포 및 리소그라피 기술에 의해, 주변 회로부(14) 위쪽의 절연막(26) 상에 레지스트 마스크(51)를 형성한다.
다음에, 도 18의 (3)에 나타낸 바와 같이, 레지스트 마스크(51)(도 17의 (2)를 참조)를 사용한 에칭에 의해 절연막(26)을 가공하여, 주변 회로부(14) 상에 절연막(26)을 잔류시킨다.
그 후, 레지스트 마스크(51)를 제거한다.
다음에, 도 18의 (4)에 나타낸 바와 같이, 수광부(12)의 수광면(12s) 상에, 실제로는 반도체 기판(11) 상에, 절연막(26)을 피복하는 계면 준위를 감소시키기 위한 막(21)을 형성한다. 이 계면 준위를 감소시키기 위한 막(21)은 예를 들면 산화 실리콘(SiO2)막으로 형성된다.
다음에, 도 19에 나타낸 바와 같이, 계면 준위를 감소시키기 위한 막(21) 상에 마이너스의 고정 전하를 갖는 막(22)을 형성한다. 이로써, 수광부(12)의 수광면측에 홀 축적층(23)이 형성된다.
따라서, 계면 준위를 감소시키기 위한 막(21)은, 적어도 수광부(12) 상에서는, 마이너스의 고정 전하를 갖는 막(22)에 의해 수광부(12)의 수광면(12s)측에 홀 축적층(23)을 형성하기에 충분한 막두께로 형성될 필요가 있다. 그 막두께는 예를 들면 1원자층 이상 100nm 이하로 한다.
마이너스의 고정 전하를 갖는 막(22)은, 예를 들면, 산화 하프늄(HfO2)막, 산화 알류미늄(Al2O3)막, 산화 지르코늄(ZrO2)막, 산화 탄탈(Ta2O5)막, 또는 산화 티탄(TiO2)막으로 형성된다. 전술한 종류의 막은 절연 게이트형 전계 효과 트랜지스터의 게이트 절연막 등에 실제로 사용되고 있다. 따라서, 성막 방법이 확립되어 있으므로 용이하게 성막할 수 있다. 성막 방법으로서는, 예를 들면, 화학 기상 성장법, 스퍼터링법, 원자층 증착법 등을 사용할 수 있지만, 원자층 증착법을 이용하면, 성막 중에 계면 준위를 감소시키기 위한 산화 실리콘(SiO2)막을 동시에 1nm 정도로 형성할 수 있어 바람직하다.
또한, 그 이외의 재료로서, 산화 란탄(lanthanum oxide)(La2O3), 산화 프라세오디뮴(praseodymium oxide)(Pr2O3), 산화 세륨(cerium oxide)(CeO2), 산화 네오디뮴(neodymium oxide)(Nd2O3), 산화 프로메티움(Pm2O3), 산화 사마륨(samarium oxide)(Sm2O3), 산화 유러퓸(europium oxide)(Eu2O3), 산화 가도리늄(gadolinium oxide)(Gd2O3), 산화 테르븀(terbium oxide)(Tb2O3), 산화 디스프로슘(dysprosium oxide)(Dy2O3), 산화 홀뮴(holmium oxide)(Ho2O3), 산화 에르븀(erbium oxide)(Er2O3), 산화 툴륨(thulium oxide)(Tm2O3), 산화 이테르븀(ytterbium oxide)(Yb2O3), 산화 루테튬(lutetium oxide)(Lu2O3), 산화 이트륨(yttrium oxide)(Y2O3) 등을 사용할 수 있다. 또한, 마이너스의 고정 전하를 갖는 막(22)은, 질화 하프늄막, 질화 알루미늄막, 산질화 하프늄막, 또는 산질화 알루미늄막으로 형성하는 것도 가능하다. 이들 막도, 예를 들면, 화학 기상 성장법, 스퍼터링법, 원자층 증착법 등을 사용하여 형성할 수 있다.
또한, 마이너스의 고정 전하를 갖는 막(22)은 절연성을 손상시키지 않는 범위에서 막 내에 실리콘(Si)이나 질소(N)가 첨가되어 있어도 된다. 그 농도는 막의 절연성이 손상되지 않는 범위에서 적당히 결정된다. 이와 같이, 실리콘(Si)이나 질소(N)가 첨가되는 것에 의해, 막의 내열성 및 프로세스 중의 이온 주입의 저지 능력을 향상시키는 것이 가능하게 된다.
또한, 마이너스의 고정 전하를 갖는 막(22)을 산화 하프늄(HfO2)막으로 형성한 경우, 산화 하프늄(HfO2)막의 굴절률이 2정도이므로, 그 막두께를 조정함으로써 효율적으로 반사 방지 효과를 얻는 것이 가능하게 된다. 당연히, 다른 종류의 막에서도, 굴절률에 따라 막두께를 최적화함으로써 반사 방지 효과를 얻는 것이 가능하다.
고체 촬상 장치(4)에서의 마이너스의 고정 전하를 갖는 막(22) 위의 구성은, 수광부(12)의 일부와 주변 회로부(14)를 차광하는 차광막, 적어도 수광부(12)에 입사되는 입사광을 분광하는 컬러 필터층, 수광부(12)에 입사광을 집광하는 집광 렌즈 등이 설치되어 있다. 그 구성은, 일례로서, 고체 촬상 장치(1, 2, 3) 중의 어느 하나의 구성을 적용하는 것도 가능하다.
고체 촬상 장치의 제조 방법(제1 제조 방법)의 제4 실시예에서는, 계면 준위를 감소시키기 위한 막(21) 상에 마이너스의 고정 전하를 갖는 막(22)을 형성하므로, 마이너스의 고정 전하를 갖는 막(22) 내의 마이너스의 고정 전하에 기인하는 전계에 의해, 수광부(12)의 수광면측의 계면에 홀 축적층(23)이 충분하게 형성된다.
따라서, 계면으로부터 생성되는 전하(전자)를 억제할 수 있는 동시에, 만일 전하(전자)가 생성되어도, 이 전하가 수광부(12)에서 전위 우물을 형성하고 있는 전하 축적 부분에 유입되지 않고, 홀이 다수 존재하는 홀 축적층(23)을 흐르므로, 이 전하(전자)를 소멸시킬 수 있다.
따라서, 이러한 계면에 기인한 전하에 의해 발생되는 암전류가 수광부에 의해 검지되는 것을 방지할 수 있고, 계면 준위에 기인하는 암전류가 억제된다. 또한, 수광부(12)의 수광면에 계면 준위를 감소시키기 위한 막(21)이 형성되어 있으므로, 계면 준위에 기인하는 전자의 생성이 추가로 억제된다. 따라서, 계면 준위에 기인하는 전자가 암전류로서 수광부(12) 내로 흐르는 것이 억제된다. 그리고, 마이너스의 고정 전하를 갖는 막(22)을 사용함으로써, 이온 주입 및 어닐링을 행하지 않고서도 HAD 구조의 형성이 가능하게 된다.
또한, 주변 회로부(14) 상에 절연막(26)을 형성하므로, 주변 회로부(14) 상의 마이너스의 고정 전하를 갖는 막(22)까지의 거리가 수광부(12) 상의 마이너스의 고정 전하를 갖는 막까지의 거리보다 길어지게 되므로, 마이너스의 고정 전하를 갖는 막(22)으로부터 주변 회로부(14)에 미치는 마이너스의 전계가 완화된다. 즉, 주변 회로부(14)에 대한 마이너스의 고정 전하를 갖는 막(22)의 영향이 감소되므로, 마이너스의 고정 전하를 갖는 막(22)에 의한 마이너스의 전계에 기인하는 주변 회로부(14)의 오동작이 방지된다.
다음에, 본 발명의 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제5 실시예를 도 20 내지 도 21의 주요부를 나타낸 제조 공정 단면도를 참조하여 설명한다. 도 20 내지 도 21에는 일례로서 고체 촬상 장치(4)의 제조 공정이 도시되어 있다.
도 20의 (1)에 나타낸 바와 같이, 반도체 기판(또는 반도체층)(11)에, 입사광을 광전 변환하는 수광부(12), 이 수광부(12)를 분리하는 화소 분리 영역(13), 수광부(12)에 대하여 화소 분리 영역(13)을 사이에 두고 주변 회로(예를 들면, 회로(14C))가 형성된 주변 회로부(14) 등을 형성한다. 이 제조 방법은 기존의 제조 방법을 이용한다.
이어서, 입사광에 대하여 투과성을 갖는 계면 준위를 감소시키기 위한 막(21)을 형성한다. 이 계면 준위를 감소시키기 위한 막(21)은 예를 들면 산화 실리콘막으로 형성된다.
또한, 계면 준위를 감소시키기 위한 막(21) 상에 마이너스의 고정 전하를 갖는 막을 수광면 표면으로부터 분리시키기 위한 막(25)을 형성한다. 이 막(25)은 마이너스의 고정 전하의 영향을 소거하기 위해 플러스의 고정 전하를 갖는 것이 바람직하고, 질화 실리콘을 사용하는 것이 바람직하다. 이하, 이 막(25)을 플러스의 고정 전하를 갖는 막으로 지칭한다.
계면 준위를 감소시키기 위한 막(21)은, 적어도 수광부(12) 상에서는, 추후에 형성되는 마이너스의 고정 전하를 갖는 막(22)에 의해, 수광부(12)의 수광면(12s)측에 추후에 설명하는 홀 축적층(23)이 형성되기에 충분한 막두께로 형성될 필요가 있다. 그 막두께는 예를 들면 1원자층 이상 100nm 이하로 한다.
다음에, 도 20의 (2)에 나타낸 바와 같이, 레지스트 도포 및 리소그라피 기술에 의해, 주변 회로부(14) 위쪽의 플러스의 고정 전하를 갖는 막(25) 상에 레지스트 마스크(52)를 형성한다.
다음에, 도 21의 (3)에 나타낸 바와 같이, 레지스트 마스크(52)(도 20의 (2)를 참조)를 사용한 에칭에 의해 플러스의 고정 전하를 갖는 막(25)을 가공하여, 주변 회로부(14) 상에 플러스의 고정 전하를 갖는 막(25)을 잔류시킨다. 그 후, 레지스트 마스크(52)를 제거한다.
다음에, 도 21의 (4)에 나타낸 바와 같이, 계면 준위를 감소시키기 위한 막(21) 상에, 플러스의 고정 전하를 갖는 막(25)을 피복하는 마이너스의 고정 전하를 갖는 막(22)을 형성한다.
마이너스의 고정 전하를 갖는 막(22)은, 예를 들면, 산화 하프늄(HfO2)막, 산화 알류미늄(Al2O3)막, 산화 지르코늄(ZrO2)막, 산화 탄탈(Ta2O5)막, 또는 산화 티 탄(TiO2)막으로 형성된다. 전술한 종류의 막은 절연 게이트형 전계 효과 트랜지스터의 게이트 절연막 등에 실제로 사용되고 있다. 따라서, 성막 방법이 확립되어 있으므로 용이하게 성막할 수 있다. 성막 방법으로서는, 예를 들면, 화학 기상 성장법, 스퍼터링법, 원자층 증착법 등을 사용할 수 있지만, 원자층 증착법을 이용하면, 성막 중에 계면 준위를 감소시키기 위한 SiO2층을 동시에 1nm 정도로 형성하는 것이 가능하여 바람직하다.
또한, 그 이외의 재료로서, 산화 란탄(lanthanum oxide)(La2O3), 산화 프라세오디뮴(praseodymium oxide)(Pr2O3), 산화 세륨(cerium oxide)(CeO2), 산화 네오디뮴(neodymium oxide)(Nd2O3), 산화 프로메티움(Pm2O3), 산화 사마륨(samarium oxide)(Sm2O3), 산화 유러퓸(europium oxide)(Eu2O3), 산화 가도리늄(gadolinium oxide)(Gd2O3), 산화 테르븀(terbium oxide)(Tb2O3), 산화 디스프로슘(dysprosium oxide)(Dy2O3), 산화 홀뮴(holmium oxide)(Ho2O3), 산화 에르븀(erbium oxide)(Er2O3), 산화 툴륨(thulium oxide)(Tm2O3), 산화 이테르븀(ytterbium oxide)(Yb2O3), 산화 루테튬(lutetium oxide)(Lu2O3), 산화 이트륨(yttrium oxide)(Y2O3) 등을 사용할 수 있다. 또한, 마이너스의 고정 전하를 갖는 막(22)은, 질화 하프늄막, 질화 알루미늄막, 산질화 하프늄막, 또는 산질화 알루미늄막으로 형성하는 것도 가능하다. 이들 막도, 예를 들면, 화학 기상 성장법, 스퍼터링법, 원자층 증착법 등을 사용하여 형성할 수 있다.
또한, 마이너스의 고정 전하를 갖는 막(22)은 절연성을 손상시키지 않는 범위에서 막 내에 실리콘(Si)이나 질소(N)가 첨가되어 있어도 된다. 그 농도는 막의 절연성이 손상되지 않는 범위에서 적당히 결정된다. 이와 같이, 실리콘(Si)이나 질소(N)가 첨가되는 것에 의해, 막의 내열성 및 프로세스 중의 이온 주입의 저지 능력을 향상시키는 것이 가능하게 된다.
또한, 마이너스의 고정 전하를 갖는 막(22)을 산화 하프늄(HfO2)막으로 형성한 경우, 산화 하프늄(HfO2)막의 막두께를 조정함으로써 효율적으로 반사 방지 효과를 얻는 것이 가능하게 된다. 당연히, 다른 종류의 막에서도, 굴절률에 따라 막두께를 최적화함으로써 반사 방지 효과를 얻는 것이 가능하다.
고체 촬상 장치(5)에서의 마이너스의 고정 전하를 갖는 막(22) 위의 구성은, 수광부(12)의 일부와 주변 회로부(14)를 차광하는 차광막, 적어도 수광부(12)에 입사되는 입사광을 분광하는 컬러 필터층, 수광부(12)에 입사광을 집광하는 집광 렌즈 등이 설치되어 있다. 그 구성은, 일례로서, 고체 촬상 장치(1, 2, 3) 중의 어느 하나의 구성을 적용하는 것도 가능하다.
고체 촬상 장치의 제조 방법(제1 제조 방법)의 제5 실시예에서는, 계면 준위를 감소시키기 위한 막(21) 상에 마이너스의 고정 전하를 갖는 막(22)을 형성하므로, 마이너스의 고정 전하를 갖는 막(22) 내의 마이너스의 고정 전하에 기인하는 전계에 의해, 수광부(12)의 수광면측의 계면에 홀 축적층(23)이 충분하게 형성된 다.
따라서, 계면으로부터 생성되는 전하(전자)를 억제할 수 있으며, 만일 계면으로부터 전하(전자)가 생성되어도, 이 전하가 수광부(12)에서 전위 우물을 형성하고 있는 전하 축적 부분에 유입되지 않고, 홀이 다수 존재하는 홀 축적층(23)을 흐르므로, 이 전하(전자)를 소멸시킬 수 있다.
따라서, 이러한 계면에 기인한 전하에 의해 생성되는 암전류가 수광부에 의해 검지되는 것을 방지할 수 있고, 계면 준위에 기인하는 암전류가 억제된다.
또한, 수광부(12)의 수광면에 계면 준위를 감소시키기 위한 막(21)이 형성되어 있으므로, 계면 준위에 기인하는 전자의 생성이 추가로 억제되므로, 계면 준위에 기인하는 전자가 암전류로서 수광부(12) 내로 흐르는 것이 억제된다.
그리고, 마이너스의 고정 전하를 갖는 막(22)을 사용함으로써, 이온 주입 및 어닐링을 행하지 않고서도 HAD 구조를 형성할 수 있다.
또한, 주변 회로부(14)와 마이너스의 고정 전하를 갖는 막(22) 사이에, 바람직하게는 플러스의 고정 전하를 가져 마이너스의 고정 전하를 갖는 막을 수광면 표면으로부터 분리시키기 위한 막(25)을 형성함으로써, 마이너스의 고정 전하를 갖는 막(22)의 마이너스의 고정 전하는, 플러스의 고정 전하를 갖는 막(25) 내의 플러스의 고정 전하에 의해 감소되므로, 마이너스의 고정 전하를 갖는 막(22) 내의 마이너스의 고정 전하의 전계에 의한 영향이 주변 회로부(14)에 미치지 않게 된다.
따라서, 마이너스의 고정 전하에 의한 주변 회로부(14)의 오동작을 방지할 수 있다.
마이너스의 고정 전하를 갖는 막의 일례로서, 산화 하프늄(HfO2)막에 대하여 마이너스의 고정 전하가 존재하는 것을 이하에 설명한다.
제1 샘플로서는, 실리콘 기판 상에 열산화 실리콘(SiO2)막을 사이에 두고 게이트 전극을 형성한 MOS 커패시터로서, 이 열산화 실리콘막의 막두께를 변경한 것을 준비하였다.
제2 샘플로서는, 실리콘 기판 상에 CVD 산화 실리콘(CVD－SiO2)막을 사이에 두고 게이트 전극을 형성한 MOS 커패시터로서, CVD 산화 실리콘막의 막두께를 변경한 것을 준비하였다.
제3 샘플로서는, 실리콘 기판 상에, 오존 산화 실리콘(O3－SiO2)막, 산화 하프늄(HfO2)막, CVD 산화 실리콘(SiO2)막을 차례로 적층한 적층막을 사이에 두고 게이트 전극을 형성한 MOS 커패시터로서, 이 CVD 산화 실리콘막의 막두께를 변경한 것을 준비하였다. 그리고, HfO2막 및 O3－SiO2막의 막두께는 고정으로 하였다.
각각의 샘플의 CVD－SiO2막은 모노실란(SiH4)과 산소(O2)의 혼합 가스를 사용한 CVD법에 의해 형성되고, HfO2막은 테트라키스에틸메틸-아미노 하프늄(tetrakisethylmethyl-amino hafnium: TEMAHf)과 오존(O3)을 재료로 하는 ALD법에 따라 형성된다. 제3 샘플에서의 O3－SiO2막은, ALD법에 따라 HfO2막을 형성할 때, HfO2와 실리콘 기판 사이에 형성되는 1nm 정도의 두께의 계면 산화막이다. 각각의 샘플에서의 게이트 전극은 모두 상층으로부터 알루미늄(Al)막, 질화 티탄(TiN)막 및 티탄(Ti)막이 적층된 구조가 사용된다.
그리고, 상기 샘플 구조에서, 제1 샘플 및 제2 샘플은 SiO2막의 바로 위에 게이트 전극이 형성됨에 비하여, 제3 샘플의 HfO2막의 적용 제품에만 HfO2막 상에 CVD－SiO2막을 적층한 구조로 하였다. 그 이유는, HfO2와 게이트 전극을 직접 접촉시킴으로써, HfO2와 전극이 계면에서 반응을 일으키는 경우를 방지하기 위해서이다.
또한, 제3 샘플의 적층 구조에서, HfO2의 막두께를 10nm로 고정하고, 상층의 CVD－SiO2막의 막두께를 변경하였다. 그 이유는, HfO2가 비유전률이 크기 때문에, 10nm 레벨의 막두께를 형성해도 산화막 환산의 막두께로 하면 수 nm가 되므로, 산화 실리콘층의 유효 막두께(산화막 환산 막두께)에 대하여 플랫 밴드 전압(Vfb)의 변화를 찾는 것이 곤란하기 때문이다.
제1 샘플, 제2 샘플, 제3 샘플에 대하여, 산화막 환산 막두께(Tox)에 대한 플랫 밴드 전압(Vfb)을 조사하였다. 그 결과가 도 22에 나타내어져 있다.
도 22에 나타낸 바와 같이, 열산화(Thermal－SiO2)막의 제1 샘플 및 CVD－SiO2막의 제2 샘플은, 막두께 증가에 대하여, 플랫 밴드 전압이 마이너스 방향으로 시프트하고 있다.
한편, 제3 샘플의 HfO2막의 적용 제품에서만, 막두께 증가에 대하여 플랫 밴 드 전압이 플러스 방향으로 시프트하고 있는 것을 확인할 수 있었다. 이 플랫 밴드 전압의 동작에 의해, HfO2막은 막 중에 마이너스의 전하가 존재하고 있다는 것을 알 수 있다.
또한, HfO2 이외의 마이너스의 고정 전하를 갖는 막을 구성하는 각 재료에 대해도, HfO2와 마찬가지로 마이너스의 고정 전하를 가지고 있는 것으로 알려져 있다.
또한, 각각의 샘플에서의 계면 준위 밀도의 데이터를 도 23에 나타낸다. 도 23에서는, 도 22에서 산화막 환산 막두께(Tox)가 40nm 정도로 대략 동일한 제1, 제2, 및 제3 샘플을 사용하여, 계면 준위 밀도(Dit)의 비교를 행하였다.
그 결과, 도 23에 나타낸 바와 같이, 열산화(Thermal－SiO2)막의 제1 샘플이 2E10(cm2·eV) 이하의 특성을 갖는 한편, CVD－SiO2막의 제2 샘플은 1자리수 정도로 계면 준위가 악화되었다.
한편, HfO2막을 사용한 제3 샘플은 3E10/cm2·eV 정도와 열산화막에 가까운 양호한 계면을 갖는 것을 확인할 수 있었다.
한편, HfO2 이외의 마이너스의 고정 전하를 갖는 막을 구성하는 각 재료에 대해도, HfO2와 마찬가지로 열산화막에 가까운 양호한 계면 준위를 갖는 것을 알 수 있다.
다음에, 플러스의 고정 전하를 갖는 막(25)을 형성한 경우의 산화막 환산 막두께(Tox)에 대한 플랫 밴드 전압(Vfb)를 조사하였다. 그 결과를 도 24에 나타내었다.
도 24에 나타낸 바와 같이, 플랫 밴드 전압(Vfb)이 열산화막의 플랫 밴드 전압보다 큰 경우, 막 내에 마이너스의 전하가 있으므로, 실리콘(Si) 표면에는 홀(정공)이 형성된다. 이와 같은 적층막으로서, 예를 들면, 실리콘(Si) 기판의 표면에, HfO2막과 CVD－SiO2막을 아래에서부터 차례로 적층한 것이 있다.
한편, 플랫 밴드 전압(Vfb)이 열산화막의 플랫 밴드 전압보다 작은 경우, 막 내에 플러스의 전하가 있으므로, 실리콘(Si)의 표면에는 전자가 형성된다. 이와 같은 적층막으로서, 예를 들면, 실리콘(Si) 기판의 표면에, CVD－SiO2막, CVD－SiN막, HfO2막, CVD－SiO2막을 아래에서부터 차례로 적층한 것이 있다. 여기서, CVD－SiN막의 막두께를 두껍게 하면, 플랫 밴드 전압이 열산화막에 비해 크게 마이너스 방향으로 시프트한다. 또한, CVD－SiN막 내의 플러스의 전하의 영향이 산화 하프늄(HfO2)의 마이너스의 전하를 소거하고 있다.
상기한 각각의 실시예의 고체 촬상 장치(1) 내지 고체 촬상 장치(5)에서, 전술한 바와 같이, 마이너스의 고정 전하를 갖는 막(22)에 질소(N)를 포함하는 경우, 마이너스의 고정 전하를 갖는 막(22)을 형성한 후에, 고주파 플라즈마 또는 마이크로파 플라즈마에 의한 질화 처리에 의해 막(22) 내에 질소(N)가 포함되도록 할 수 있다.
또한, 마이너스의 고정 전하를 갖는 막(22)에 대하여, 성막 후에 전자빔 조사에 의한 전자빔 경화 처리를 행함으로써, 막 내의 마이너스의 고정 전하를 증가시키는 것이 가능하게 된다.
다음에, 전술한 본 발명의 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제1 실시예 내지 제5 실시예에서 사용한 마이너스의 고정 전하를 갖는 막(22)에 산화 하프늄을 사용한 경우의 제6 실시에에 따른 바람직한 제조 방법을, 도 25를 참조하여 이하에 설명한다. 도 25는 일례로서 상기 제1 제조 방법의 제1 실시예에 적용한 경우를 나타낸다. 본 실시예에 따른 마이너스의 고정 전하를 갖는 막의 형성 방법은, 상기 제1 제조 방법의 제2 실시예 내지 제5 실시예의 마이너스의 고정 전하를 갖는 막의 형성 방법에도 마찬가지로 적용할 수 있다.
마이너스의 고정 전하를 갖는 막(22)은, 원자층 증착법(ALD법)에 따라 산화 하프늄으로 형성하는 경우, 막질은 우수한 것으로 되지만, 성막 시간이 길어진다는 문제가 있다.
따라서, 도 25의 (1)에 나타낸 바와 같이, 입사광을 광전 변환하는 수광부(12), 이 수광부(12)를 분리하는 화소 분리 영역(13), 수광부(12)에 대하여 화소 분리 영역(13)을 사이에 두고 주변 회로(구체적으로는 도시하지 않음)가 형성된 주변 회로부(14) 등이 형성된 반도체 기판(또는 반도체층)(11)을 준비하고, 수광부(12)의 수광면(12s) 상에, 실제로는 상기 반도체 기판(11) 상에 계면 준위를 감소시키기 위한 막(21)을 형성한다.
이어서, 원자층 증착법에 따라 상기 계면 준위를 감소시키기 위한 막(21) 상 에 제1 산화 하프늄막(22-1)을 형성한다. 이 제1 산화 하프늄막(22-1)은 마이너스의 고정 전하를 갖는 막(22)에 필요한 막두께 중 적어도 3nm 이상의 막두께로 형성된다.
제1 산화 하프늄막(22-1)을 성막하는 원자층 증착법(ALD법)의 성막 조건은, 일례로서, 전구체(precursor)로, TEMA－Hf(Tetraki sethylmethylamido hafnium), TDMA－Hf(Tetrakis dimethylamido hafnium) 또는 TDEA－Hf(Tetrakis diethylamido hafnium)을 사용하고, 성막 기판 온도를 200℃ 내지 500℃, 전구체의 하나의 유량을 10cm3/min 내지 500cm3/min, 전구체 하나의 조사 시간을 1초 내지 15초, 오존(O3)의 유량을 5cm3/min 내지 50cm3/min으로 하였다.
그리고, 제1 산화 하프늄막(22-1)은 유기 금속 화학 기상 성장법(MOCVD법)에 따라 형성하는 것도 가능하다. 이 경우의 성막 조건은, 일례로서, 전구체로, TEMA－Hf(Tetrakis ethylmethylamido hafnium), TDMA－Hf(Tetrakis dimethylamido hafnium) 또는 TDEA－Hf(Tetrakis diethylamido hafnium)를 사용하고, 성막 기판 온도를 200℃ 내지 600℃, 전구체 하나의 유량을 10cm3/min 내지 500cm3/min, 전구체 하나의 조사 시간을 1초 내지 15초, 오존(O3)의 유량을 5cm3/min 내지 50cm3/min으로 하였다.
이어서, 도 25의 (2)에 나타낸 바와 같이, 물리적 기상 성장법(PVD법)에 따라 제1 산화 하프늄막(22-1) 상에 제2 산화 하프늄막(22-2)을 형성하여, 마이너스 의 고정 전하를 갖는 막(22)을 완성시킨다. 예를 들면, 제1 산화 하프늄막(22-1)과 제2 산화 하프늄막(22-2)의 전체 막두께가 50nm 내지 60nm로 되도록 성막한다.
그 후, 상기 제1 실시예 내지 제5 실시예에서 설명한 바와 같이, 마이너스의 고정 전하를 갖는 막(22) 상에 절연막(41)을 형성하는 이후의 공정을 행한다.
제2 산화 하프늄막(22-2)의 물리적 기상 성장법(PVD법)에서의 성막 조건은, 일례로서, 타겟으로서 하프늄 금속 타겟을 사용하고, 프로세스 가스로서 아르곤과 산소를 사용하고, 성막 분위기의 압력을 0.01Pa 내지 50Pa로 설정하고, 파워를 500W 내지 2.00kW로 설정하고, 아르곤(Ar)의 유량을 5cm3/min 내지 50cm3/min로 설정하고, 산소(O2)의 유량을 5cm3/min 내지 50cm3/min으로 하였다.
다음에, 산화 하프늄으로 이루어지는 마이너스의 고정 전하를 갖는 막(22)의 막두께를 60nm으로 하고, 그 중의 제1 산화 하프늄막(22-1)의 막두께를 파라미터로 하여 고체 촬상 장치의 C－V(용량-전압) 특성을 조사하였다.
그 결과를 도 26 및 도 27에 나타내었다. 도 26 및 도 27 모두에서, 세로축은 용량(C)을 나타내고, 가로축은 전압(V)을 나타낸다.
도 26에 나타낸 바와 같이, PVD법만으로 산화 하프늄(HfO2)막을 성막한 경우, 플랫 밴드 전압(Vfb)은 마이너스 전압인 -1.32V이다. 이것으로는 마이너스의 고정 전하를 갖는 막이 되지 않는다.
마이너스의 고정 전하를 갖는 막을 얻기 위해서는, 플랫 밴드 전압(Vfb)가 플러스 전압일 필요가 있다.
또한, 상승 에지가 완만하기 때문에, 계면 준위 밀도가 크다. 후에 설명하지만, 이 경우, 계면 준위 밀도(Dit)의 평가는 계면 준위 밀도가 너무 높기 때문에 불가능하였다.
한편, ALD법에 따라 제1 산화 하프늄막(22-1)을 3nm의 두께로 형성한 후, 그 위에 PVD법에 따라 제2 산화 하프늄막(22-2)를 50nm의 두께로 성막한 경우에는, 플랫 밴드 전압(Vfb)이 플러스 전압인 +0.42V로 된다. 따라서, 이 막은 마이너스의 고정 전하를 갖는 막으로 된다.
또한, 상승 에지가 가파르기 때문에, 계면 준위 밀도(Dit)가 낮아져 5.14E10/cm2·eV으로 된다.
또한, ALD법에 따라 제1 산화 하프늄막(22-1)을 11nm의 두께로 형성한 후, 그 위에 PVD법에 따라 제2 산화 하프늄막(22-2)을 50nm의 두께로 성막한 경우에는, 플랫 밴드 전압(Vfb)은 더 높은 플러스 전압으로 된다. 따라서, 이 막은 마이너스의 고정 전하를 갖는 막이 된다.
또한, 상승 에지가 더 가파르므로, 계면 준위 밀도(Dit)가 더 낮아진다.
또한, 도 27에 나타낸 바와 같이, ALD법에 따라 제1 산화 하프늄막(22-1)을 11nm의 두께로 형성한 후, 그 위에 PVD법에 따라 제2 산화 하프늄막(22-2)를 50nm의 두께로 성막한 경우에는, 마이너스의 고정 전하를 갖는 막(22)을 전체적으로 ALD법으로 성막한 경우에 얻어지는 것에 가까운 플랫 밴드 전압(Vfb)을 얻을 수 있다. 상승 에지도 마이너스의 고정 전하를 갖는 막(22)을 전체적으로 ALD법으로 성 막한 경우에 얻어지는 것에 가까운 상태로 된다.
다음에, 제1 산화 하프늄막(22-1)을 11nm의 두께로 형성한 후, 그 위에 PVD법에 따라 제2 산화 하프늄막(22-2)를 50nm의 두께로 성막한 경우의 마이너스의 고정 전하를 갖는 막에 대하여, 직류를 사용한 일반적인 C－V 특성의 측정(Qs－CV: Quasi-static-CV) 및 고주파를 사용한 측정(Hf－CV)을 행하였다. Qs－CV 측정은, 게이트 전압을 시간의 1차 함수로서 스윕(sweep)하고, 게이트와 기판 사이에 흐르는 변위 전류를 구하는 측정법이며, 이 변위 전류로부터 저주파 영역의 커패시턴스를 구한다.
그 결과를 도 28에 나타내었다.
또한, Qs－CV의 측정값과 Hf－CV의 측정값의 차분으로부터 계면 준위 밀도(Dit)를 구하였다. 그 결과, Dit= 5.14E10/cm2·eV로 되고, 충분히 낮은 값이 얻어졌다. 전술한 바와 같이, 플랫 밴드 전압(Vfb)은 플러스 전압인 +0.42V이 되었다.
따라서, 제1 산화 하프늄막(22-1)을 3nm 이상의 막두께로 성막함으로써, 마이너스의 고정 전하를 갖는 막(22)의 플랫 밴드 전압(Vfb)의 값을 플러스 전압으로 할 수 있고, 또 계면 준위 밀도(Dit)를 낮게 할 수 있다.
따라서, 제1 산화 하프늄막(22-1)을, 마이너스의 고정 전하를 갖는 막(22)에 필요한 막두께 중 적어도 3nm 이상의 막두께로 형성하는 것이 바람직하다.
제1 산화 하프늄막(22-1)은 원자층 증착법에 따라 형성된 막이다. 원자층 증착법에 의한 산화 하프늄막의 성막에서는, 그 막두께가 3nm 미만에서는, 그 다음의 제2 산화 하프늄막(22-2)의 성막을 PVD법으로 행한 경우, 그 PVD법에 기인하는 계면 데미지가 발생하지만, 제1 산화 하프늄막(22-1)의 막두께가 3nm 이상으로 되면, 그 다음의 제2 산화 하프늄막(22-2)의 성막을 PVD법에 따라 행하여도 계면 데미지가 억제된다. 이와 같이 PVD법에 기인하는 계면 데미지가 억제되도록, 제1 산화 하프늄막(22-1)의 막두께를 3nm 이상으로 함으로써, 제1 산화 하프늄막(22-1)과 제2 산화 하프늄막(22-2)을 조합하여 얻은 막은, 그 플랫 밴드 전압(Vfb)의 값이 플러스 전압이 되므로, 마이너스의 고정 전하를 갖는 막이 된다.
따라서, 계면 준위를 감소시키기 위한 막(21)과의 계면측에 형성되는 제1 산화 하프늄막(22-1)은 3nm 이상의 막두께로 하고 있다.
그리고, PVD법은 일례로서 스퍼터법이 있다.
한편, 마이너스의 고정 전하를 갖는 막(22)을 전체적으로 원자층 증착법에 따라 성막한 경우에는, C－V 특성은 우수한 것으로 되지만, 성막에 시간이 너무 걸리기때문에, 생산성이 현저하게 저하된다. 그러므로, 상기 제1 산화 하프늄막(22-1)의 막두께를 두껍게 하는 것이 곤란하다.
원자층 증착법에서는, 예를 들면, 10nm의 두께로 산화 하프늄을 성막하는데 45분 정도 소요된다. 한편, 물리적 기상 성장법에서는, 예를 들면, 50nm의 두께로 산화 하프늄을 성막하는데 약 3분 정도만이 소요된다. 따라서, 생산성을 고려하여, 제1 산화 하프늄막(22-1)의 막두께의 상한이 결정된다. 예를 들면, 마이너스의 고정 전하를 갖는 막(22)의 성막 시간을 1시간 이내로 한다면, 제1 산화 하프늄 막(22-1)의 막두께는 11nm 내지 12nm 정도가 상한이 된다.
이와 같이, 원자층 증착법과 물리적 기상 성장법을 병용하는 성막 방법에 의하면, 마이너스의 고정 전하를 갖는 막(22)을 전체적으로 원자층 증착법 또는 CVD법으로 성막하는 것보다 성막 시간의 대폭적인 단축이 가능하게 되므로, 양산 효율의 향상이 실현될 수 있다.
또한, 원자층 증착법 및 MOCVD법에서는, 물리적 기상 성장법으로 성막하는 것보다 기판에 주는 데미지가 거의 없다.
그러므로, 수광 센서부에 대한 데미지가 감소되고, 암전류의 발생의 원인으로 되는 계면 준위 밀도가 커지는 문제를 해결할 수 있다.
상기한 설명에서는, 마이너스의 고정 전하를 갖는 막(22)을 산화 하프늄막으로 형성한 경우에 대하여 설명하였으나, 마이너스의 고정 전하를 갖는 막(22)은, 전술한 막, 예를 들면, 산화 알류미늄(Al2O3)막, 산화 지르코늄(ZrO2)막, 산화 탄탈(Ta2O5)막, 산화 티탄(TiO2)막, 산화 란탄(lanthanum oxide)(La2O3), 산화 프라세오디뮴(praseodymium oxide)(Pr2O3), 산화 세륨(cerium oxide)(CeO2), 산화 네오디뮴(neodymium oxide)(Nd2O3), 산화 프로메티움(Pm2O3), 산화 사마륨(samarium oxide)(Sm2O3), 산화 유러퓸(europium oxide)(Eu2O3), 산화 가도리늄(gadolinium oxide)(Gd2O3), 산화 테르븀(terbium oxide)(Tb2O3), 산화 디스프로슘(dysprosium oxide)(Dy2O3), 산화 홀뮴(holmium oxide)(Ho2O3), 산화 에르븀(erbium oxide)(Er2O3), 산화 툴륨(thulium oxide)(Tm2O3), 산화 이테르븀(ytterbium oxide)(Yb2O3), 산화 루테튬(lutetium oxide)(Lu2O3), 산화 이트륨(yttrium oxide)(Y2O3) 등과, 또한 질화 하프늄막, 질화 알루미늄막, 산질화 하프늄막 또는 산질화 알루미늄막에 대해서도, 마찬가지로, 처음에 원자층 증착법으로 성막하고, 그 후 물리적 기상 성장법으로 성막하는 본 발명의 제조 방법을 적용할 수 있다. 이 경우, 산화 하프늄막의 경우와 동일한 효과를 얻을 수 있다.
다음에, 전술한 본 발명의 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제1 실시예 내지 제5 실시예에서 사용한 마이너스의 고정 전하를 갖는 막(22)의 것보다 바람직한 제조 방법(제7 실시예)을 도 29 내지 도 31을 참조하여 이하에 설명한다. 도 29 내지 도 31은, 일례로서, 제1 제조 방법의 제1 실시예에 적용한 경우를 나타낸다. 본 실시예에 따른 마이너스의 고정 전하를 갖는 막의 형성 방법은, 제1 제조 방법의 제2 실시예 내지 제5 실시예의 마이너스의 고정 전하를 갖는 막의 형성 방법에도 마찬가지로 하여 적용할 수 있다. 여기서는, 마이너스의 고정 전하를 갖는 막의 일례로서 산화 하프늄막을 사용한 경우에 대하여 설명한다.
도 29의 (1)에 나타낸 바와 같이, 반도체 기판(또는 반도체층)(11)에, 입사광을 광전 변환하는 복수의 수광부(12), 각각의 수광부(12)에 의해 광전 변환되어 얻어진 신호를 처리하는 주변 회로(구체적으로는 도시하지 않음)가 형성된 주변 회로부(14), 수광부(12)와 주변 회로부(14)의 사이 및 각각의 수광부(12)의 사이 등을 분리하는 화소 분리 영역(13)(단, 수광부(12) 사이의 화소 분리 영역(13)의 도 시는 생략함) 등을 형성한다. 이 제조 방법은 기존의 제조 방법을 이용한다.
다음에, 도 29의 (2)에 나타낸 바와 같이, 수광부(12)의 수광면(12s) 상에, 실제로는 반도체 기판(11) 상에 계면 준위를 감소시키기 위한 막(21)을 형성한다. 이 계면 준위를 감소시키기 위한 막(21)은 예를 들면 산화 실리콘(SiO2)막으로 형성된다.
이어서, 계면 준위를 감소시키기 위한 막(21) 상에 마이너스의 고정 전하를 갖는 막(22)을 형성한다. 이로써, 수광부(12)의 수광면측에 홀 축적층(23)이 형성된다.
따라서, 계면 준위를 감소시키기 위한 막(21)은, 적어도 수광부(12) 상에서는, 마이너스의 고정 전하를 갖는 막(22)에 의해, 수광부(12)의 수광면(12s)측에 홀 축적층(23)이 형성되기에 충분한 막두께로 형성될 필요가 있다. 그 막두께는 예를 들면 1원자층 이상 100nm 이하로 한다.
마이너스의 고정 전하를 갖는 막(22)은, 예를 들면, 산화 하프늄(HfO2)막, 산화 알류미늄(Al2O3)막, 산화 지르코늄(ZrO2)막, 산화 탄탈(Ta2O5)막, 또는 산화 티탄(TiO2)막으로 형성된다. 전술한 종류의 막은 절연 게이트형 전계 효과 트랜지스터의 게이트 절연막 등에 실제로 사용되고 있다. 따라서, 성막 방법이 확립되어 있으므로 용이하게 성막할 수 있다. 성막 방법으로서는, 예를 들면, 화학 기상 성장법, 스퍼터링법, 원자층 증착법 등을 사용할 수 있지만, 원자층 증착법을 이용하 면, 성막 중에 계면 준위를 저감시키기 위한 SiO2층을 동시에 1nm 정도로 형성할 수 있어 바람직하다.
또한, 그 이외의 재료로서, 산화 란탄(lanthanum oxide)(La2O3), 산화 프라세오디뮴(praseodymium oxide)(Pr2O3), 산화 세륨(cerium oxide)(CeO2), 산화 네오디뮴(neodymium oxide)(Nd2O3), 산화 프로메티움(Pm2O3), 산화 사마륨(samarium oxide)(Sm2O3), 산화 유러퓸(europium oxide)(Eu2O3), 산화 가도리늄(gadolinium oxide)(Gd2O3), 산화 테르븀(terbium oxide)(Tb2O3), 산화 디스프로슘(dysprosium oxide)(Dy2O3), 산화 홀뮴(holmium oxide)(Ho2O3), 산화 에르븀(erbium oxide)(Er2O3), 산화 툴륨(thulium oxide)(Tm2O3), 산화 이테르븀(ytterbium oxide)(Yb2O3), 산화 루테튬(lutetium oxide)(Lu2O3), 산화 이트륨(yttrium oxide)(Y2O3) 등을 사용할 수 있다. 이들 막도, 예를 들면, 화학 기상 성장법, 스퍼터링법, 원자층 증착법 등을 사용하여 형성할 수 있다.
또한, 마이너스의 고정 전하를 갖는 막(22)을 산화 하프늄(HfO2)막으로 형성한 경우, 산화 하프늄(HfO2)막의 막두께를 조정함으로써 효율적으로 반사 방지 효과를 얻는 것이 가능하게 된다. 당연히, 다른 종류의 막에서도, 굴절률에 따라 막두께를 최적화함으로써 반사 방지 효과를 얻는 것이 가능하다.
다음에, 마이너스의 고정 전하를 갖는 막(22)의 표면을 플라즈마 질화 처리한다.
이 플라즈마 질화에 따라 산화 하프늄막 내에 마이너스의 고정 전하가 추가로 생성되고, 보다 큰 밴드 벤딩(Band Bending)이 형성된다. 플라즈마 질화 조건으로서는, 예를 들면, 고주파 플라즈마 처리 장치를 사용하고, 챔버 내에 공급하는 질화 처리의 가스로서 질소(N2) 또는 암모니아(NH3)를 사용하고, 예를 들면, RF 파워를 200W 내지 900W로 설정하고, 압력을 0.13Pa 내지 13.3Pa로 설정한다. 이 조건 하에서, 챔버 내에 플라즈마를 발생시켜, 질화 처리를 행한다.
상기한 플라즈마 처리 장치는 고주파 플라즈마 처리 장치로 한정되지 않고, 챔버 내에 플라즈마를 생성할 수 있는 것이면 어떠한 플라즈마 처리 장치도 가능하다. 예를 들면, 마이크로파 플라즈마 처리 장치, ICP 플라즈마 처리 장치, ECR 플라즈마 처리 장치 등을 사용할 수도 있다.
상기한 플라즈마 질화 처리에서는, 마이너스의 고정 전하를 갖는 막(22)의 표면에 질소(N)가 도입되도록 플라즈마 질화 처리를 행한다. 이 때, 질소(N)가 마이너스의 고정 전하를 갖는 막(22)의 수광부(12)측의 계면에 도달하지 않도록 플라즈마 질화 처리 조건을 설정하여, 플라즈마 질화 처리를 행하는 것이 중요하다. 예를 들면, 마이너스의 고정 전하를 갖는 막(22)의 막두께, 재질 등을 고려하여, 질소 가스 및 암모니아 가스의 챔버로의 공급량, RF파워 등을 조정하면 된다.
그리고, 질소(N)가 마이너스의 고정 전하를 갖는 막(22)의 수광부(12)측의 계면에 도달하면, 수광부(12)에서의 흰색 점결함의 발생의 원인이 된다.
다음에, 도 30의 (3)에 나타낸 바와 같이, 마이너스의 고정 전하를 갖는 막(22) 상에 절연막(41)을 형성하고, 또한 절연막(41) 상에 차광막(42)을 형성한다. 절연막(41)은 예를 들면 산화 실리콘막으로 형성된다. 또한, 차광막(42)은 예를 들면 차광성을 갖는 금속막으로 형성된다.
이와 같이, 마이너스의 고정 전하를 갖는 막(22) 상에 절연막(41)을 사이에 두고 차광막(42)을 형성함으로써, 산화 하프늄막 등으로 형성되는 마이너스의 고정 전하를 갖는 막(22)과 차광막(42)의 금속의 반응을 방지할 수 있다.
또한, 차광막을 에칭할 때, 절연막(42)이 에칭 스토퍼로 되므로, 마이너스의 고정 전하를 갖는 막(22)에 대한 에칭 데미지를 방지할 수 있다.
다음에, 도 30의 (4)에 나타낸 바와 같이, 레지스트 도포 및 리소그라피 기술에 의해, 수광부(12)의 일부 및 주변 회로부(14) 위쪽의 차광막(42) 상에 레지스트 마스크(도시하지 않음)를 형성한다. 이 레지스트 마스크를 사용한 에칭에 의해 차광막(42)을 가공하여, 수광부(12)의 일부 및 주변 회로부(14) 위쪽의 절연막(41) 상에 차광막(42)을 잔류시킨다.
이 차광막(42)에 의해, 수광부(12)에 광이 진입하지 않는 영역이 형성되어, 그 수광부(12)의 출력에 의해 화상에서의 흑레벨이 결정된다.
또한, 주변 회로부(14)에 광이 진입하는 것이 방지되므로, 주변 회로부에 광이 진입하는 것에 의한 특성 변동이 억제된다.
다음에, 도 31의 (5)에 나타낸 바와 같이, 절연막(41) 상에 차광막(42)에 의한 단차를 감소시키는 절연막(43)을 형성한다. 이 절연막(43)은 그 표면이 평탄화 되는 것이 바람직하고, 예를 들면 도포 절연막으로 형성된다.
다음에, 도 31의 (6)에 나타낸 바와 같이, 기존의 제조 기술에 의해, 수광부(12) 위쪽의 절연막(43)상에 컬러 필터층(44)을 형성하고, 또한 컬러 필터층(44) 상에 집광 렌즈(45)를 형성한다. 그 때, 컬러 필터층(44)과 집광 렌즈(45) 사이에, 렌즈 가공시의 컬러 필터층(44)에 대한 가공 데미지를 방지하기 위하여, 광투과성의 절연막(도시하지 않음)이 형성되어도 된다.
이같이 하여, 고체 촬상 장치(1)가 형성된다.
다음에, 마이너스의 고정 전하를 갖는 막(22)으로 산화 하프늄(HfO2)막을 사용한 고체 촬상 장치(1)에서의 플라즈마 질화 처리의 유무에 의한 암전류의 발생 상태에 대하여 조사하였다. 그 결과를 도 32에 나타낸다.
도 32에서, 세로축에 암전류의 발생율(％)을 나타내고, 가로축에 산화 하프늄(HfO2)만의 암전류의 메디안(median)으로 규격화한 암전류를 나타낸다.
도 32에 나타낸 바와 같이, 산화 하프늄막의 표면을 플라즈마 질화 처리한 마이너스의 고정 전하를 갖는 막을 사용한 고체 촬상 장치에서는, 플라즈마 질화 처리를 하지 않은 산화 하프늄막을 마이너스의 고정 전하를 갖는 막으로 사용한 고체 촬상 장치보다, 암전류가 대폭적으로 감소될 수 있다는 것을 알 수 있다.
또한, 산화 하프늄 이외의 각종 막을 포함하는 마이너스의 고정 전하를 갖는 막(22)에서도, 산화 하프늄막과 마찬가지로, 플라즈마 질화 처리한 마이너스의 고정 전하를 갖는 막을 사용한 고체 촬상 장치는, 플라즈마 질화 처리를 하지 않은 마이너스의 고정 전하를 갖는 막을 사용한 고체 촬상 장치보다, 암전류를 대폭적으로 감소시킬 수 있다는 효과를 얻을 수 있다.
따라서, 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제7 실시예에서는, 마이너스의 고정 전하를 갖는 막(22)의 표면을 플라즈마 질화 처리함으로써, 마이너스의 고정 전하를 갖는 막(22) 내의 마이너스의 고정 전하가 증가하고, 보다 강한 밴드 벤딩을 형성할 수 있으므로, 수광부(12)에 발생하는 암전류를 감소시킬 수 있다.
다음에, 전술한 본 발명의 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제1 실시예 내지 제5 실시예에서 사용한 마이너스의 고정 전하를 갖는 막(22)의 것보다 바람직한 제조 방법(제8 실시예)을 도 33 내지 도 35를 참조하여 이하에 설명한다. 도 33 내지 도 35는 일례로서 상기 제1 제조 방법의 제1 실시예에 적용한 경우를 나타낸다. 본 발명의 마이너스의 고정 전하를 갖는 막의 형성 방법은, 상기 제1 제조 방법의 제2 실시예 내지 제5 실시예의 마이너스의 고정 전하를 갖는 막의 형성 방법에도 마찬가지로 하여 적용할 수 있다. 여기서는, 마이너스의 고정 전하를 갖는 막의 일례로서 산화 하프늄막을 사용한 경우에 대하여 설명한다.
도 33의 (1)에 나타낸 바와 같이, 반도체 기판(또는 반도체층)(11)에, 입사광을 광전 변환하는 복수의 수광부(12), 각각의 수광부(12)에 의해 광전 변환되어 획득한 신호를 처리하는 주변 회로(구체적으로는 도시하지 않음)가 형성된 주변 회로부(14), 수광부(12)와 주변 회로부(14) 사이 및 각각의 수광부(12)의 사이를 분리하는 화소 분리 영역(13)(단, 수광부(12) 사이의 화소 분리 영역(13)의 도시는 생략한다) 등을 형성한다. 이 제조 방법은, 기존의 제조 방법을 이용한다.
다음에, 도 33의 (2)에 나타낸 바와 같이, 수광부(12)의 수광면(12s) 상에, 실제로는 상기 반도체 기판(11) 상에 계면 준위를 감소시키기 위한 막(21)을 형성한다. 이 계면 준위를 감소시키기 위한 막(21)은 예를 들면 산화 실리콘(SiO2)막으로 형성된다.
이어서, 계면 준위를 감소시키기 위한 막(21) 상에 마이너스의 고정 전하를 갖는 막(22)을 형성한다. 이로써, 수광부(12)의 수광면측에 홀 축적층(23)이 형성된다.
따라서, 계면 준위를 감소시키기 위한 막(21)은, 적어도 수광부(12) 상에서는, 마이너스의 고정 전하를 갖는 막(22)에 의해, 수광부(12)의 수광면(12s)측에 홀 축적층(23)을 형성하기에 충분한 막두께로 형성될 필요가 있다. 그 막두께는 예를 들면 1원자층 이상 100nm 이하로 한다.
마이너스의 고정 전하를 갖는 막(22)은, 예를 들면, 산화 하프늄(HfO2)막, 산화 알류미늄(Al2O3)막, 산화 지르코늄(ZrO2)막, 산화 탄탈(Ta2O5)막, 또는 산화 티탄(TiO2)막으로 형성된다. 전술한 종류의 막은 절연 게이트형 전계 효과 트랜지스터의 게이트 절연막 등에 실제로 사용되고 있다. 따라서, 성막 방법이 확립되어 있으므로 용이하게 성막할 수 있다. 성막 방법으로서는, 예를 들면, 화학 기상 성장법, 스퍼터링법, 원자층 증착법 등을 사용할 수 있지만, 원자층 증착법을 이용하 면, 성막 중에 계면 준위를 감소시키기 위한 SiO2층을 동시에 1nm 정도로 형성할 수 있어 바람직하다.
또한, 그 이외의 재료로서, 산화 란탄(lanthanum oxide)(La2O3), 산화 프라세오디뮴(praseodymium oxide)(Pr2O3), 산화 세륨(cerium oxide)(CeO2), 산화 네오디뮴(neodymium oxide)(Nd2O3), 산화 프로메티움(Pm2O3), 산화 사마륨(samarium oxide)(Sm2O3), 산화 유러퓸(europium oxide)(Eu2O3), 산화 가도리늄(gadolinium oxide)(Gd2O3), 산화 테르븀(terbium oxide)(Tb2O3), 산화 디스프로슘(dysprosium oxide)(Dy2O3), 산화 홀뮴(holmium oxide)(Ho2O3), 산화 에르븀(erbium oxide)(Er2O3), 산화 툴륨(thulium oxide)(Tm2O3), 산화 이테르븀(ytterbium oxide)(Yb2O3), 산화 루테튬(lutetium oxide)(Lu2O3), 산화 이트륨(yttrium oxide)(Y2O3) 등을 사용할 수 있다. 이들 막도, 예를 들면, 화학 기상 성장법, 스퍼터링법, 원자층 증착법 등을 사용하여 형성할 수 있다.
또한, 마이너스의 고정 전하를 갖는 막(22)을 산화 하프늄(HfO2)막으로 형성한 경우, 산화 하프늄(HfO2)막의 막두께를 조정함으로써 효율적으로 반사 방지 효과를 얻는 것이 가능하게 된다. 당연히, 다른 종류의 막에서도, 굴절률에 따라 막두께를 최적화함으로써 반사 방지 효과를 얻는 것이 가능하다.
다음에, 마이너스의 고정 전하를 갖는 막(22)의 표면을 플라즈마 질화 처리한다.
이 플라즈마 질화 처리에 따라 산화 하프늄막 내에 마이너스의 고정 전하가 추가로 생성되고, 보다 큰 밴드 벤딩(Band Bending)이 형성된다. 플라즈마 질화 조건으로서는, 예를 들면, 전자빔 조사 장치를 사용하고, 예를 들면, 가속 전압을 0.5kV 내지 50kV로 설정하고, 챔버 내의 압력을 0.13Pa 내지 13.3Pa로 설정하고, 기판 온도를 200℃ 내지 500℃로 설정한다. 막(22)의 표면에 전자빔을 조사하여, 전자빔 경화 처리를 행한다.
다음에, 도 34의 (3)에 나타낸 바와 같이, 마이너스의 고정 전하를 갖는 막(22) 상에 절연막(41)을 형성하고, 또한 절연막(41) 상에 차광막(42)을 형성한다. 절연막(41)은 예를 들면 산화 실리콘막으로 형성된다. 또한, 차광막(42)은 예를 들면 차광성을 갖는 금속막으로 형성한다.
이와 같이, 마이너스의 고정 전하를 갖는 막(22) 상에 절연막(41)을 사이에 두고 차광막(42)을 형성함으로써, 산화 하프늄막 등으로 형성되는 마이너스의 고정 전하를 갖는 막(22)과 차광막(42)의 금속의 반응을 방지할 수 있다.
또한, 차광막(42)을 에칭할 때, 절연막(42)이 에칭 스토퍼로 되므로, 마이너스의 고정 전하를 갖는 막(22)에 대한 에칭 데미지를 방지할 수 있다.
다음에, 도 34의 (4)에 나타낸 바와 같이, 레지스트 도포 및 리소그라피 기술에 의해, 수광부(12)의 일부 및 주변 회로부(14) 위쪽의 차광막(42) 상에 레지스트 마스크(도시하지 않음)를 형성한다. 그 레지스트 마스크를 사용한 에칭에 의해 차광막(42)을 가공하여, 수광부(12)의 일부 및 주변 회로부(14) 위쪽의 절연막(41) 상에 차광막(42)을 잔류시킨다.
이 차광막(42)에 의해 수광부(12)에 광이 진입하지 않는 영역이 형성되어, 그 수광부(12)의 출력에 의해 화상에서의 흑레벨이 결정된다.
또한, 주변 회로부(14)에 광이 진입하는 것이 방지되므로, 주변 회로부에 광이 진입함에 의한 특성 변동이 억제된다.
다음에, 도 35의 (5)에 나타낸 바와 같이, 절연막(41) 상에 차광막(42)에 의한 단차를 감소시키는 절연막(43)을 형성한다. 이 절연막(43)은 그 표면이 평탄화되는 것이 바람직하고, 예를 들면 도포된 절연막으로 형성된다.
다음에, 도 35의 (6)에 나타낸 바와 같이, 기존의 제조 기술에 의해, 수광부(12) 위쪽의 절연막(43) 상에 컬러 필터층(44)을 형성하고, 또한 컬러 필터층(44) 상에 집광 렌즈(45)를 형성한다. 그 때, 컬러 필터층(44)과 집광 렌즈(45) 사이에, 렌즈 가공시의 컬러 필터층(44)에 대한 가공 데미지를 방지하기 위하여, 광투과성의 절연막(도시하지 않음)이 형성되어도 된다.
이와같이 하여, 고체 촬상 장치(1)가 형성된다.
다음에, 마이너스의 고정 전하를 갖는 막(22)에 산화 하프늄(HfO2)막을 사용한 고체 촬상 장치(1)에서의 전자빔 경화 처리의 유무에 의한 암전류의 발생 상태에 대하여 조사하였다. 그 결과를 도 36에 나타내었다.
도 36은 세로축에 암전류의 발생율(％)을 나타내고, 가로축에 산화 하프 늄(HfO2)만의 암전류의 메디안으로 규격화한 암전류를 나타낸다.
도 36에 나타낸 바와 같이, 산화 하프늄막의 표면을 전자빔 경화 처리한 마이너스의 고정 전하를 갖는 막을 사용한 고체 촬상 장치에서는, 전자빔 경화 처리를 하지 않은 산화 하프늄막을 마이너스의 고정 전하를 갖는 막에 사용한 고체 촬상 장치보다, 암전류가 대폭적으로 저감될 수 있다는 것을 알 수 있다.
또한, 산화 하프늄 이외의 상기한 각종 막을 포함하는 마이너스의 고정 전하를 갖는 막(22)에서도, 산화 하프늄막과 마찬가지로, 전자빔 경화 처리한 마이너스의 고정 전하를 갖는 막을 사용한 고체 촬상 장치는, 전자빔 경화 처리를 하지 않는 마이너스의 고정 전하를 갖는 막을 사용한 고체 촬상 장치보다, 암전류를 대폭적으로 감소시킬 수 있는 효과를 얻을 수 있다.
따라서, 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제7 실시예에서는, 마이너스의 고정 전하를 갖는 막(22)의 표면을 전자빔 경화 처리함으로써, 마이너스의 고정 전하를 갖는 막(22) 내의 마이너스의 고정 전하가 증가되고, 보다 강한 밴드 벤딩을 형성할 수 있다. 따라서, 수광부(12)에 발생하는 암전류를 감소시킬 수 있다.
다음에, 전술한 본 발명의 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제1 실시예 내지 제5 실시예에서 사용한 마이너스의 고정 전하를 갖는 막(22)의 것보다 바람직한 제조 방법(제9 실시예)을 도 37을 참조하여 이하에 설명한다. 도 37은 일례로서 상기 제1 제조 방법의 제1 실시예에 적용한 경우를 나타낸다. 본 실 시예의 마이너스의 고정 전하를 갖는 막의 형성 방법은, 상기 제1 제조 방법의 제2 실시예 내지 제5 실시예의 마이너스의 고정 전하를 갖는 막의 형성 방법에도 마찬가지로 하여 적용할 수 있다. 여기서는, 마이너스의 고정 전하를 갖는 막의 일례로서 산화 하프늄막을 사용한 경우에 대하여 설명한다.
도 37의 (1)에 도시되어 있지는 않지만, 반도체 기판(또는 반도체층)(11)에는 소자 분리 영역, 수광부(12), 트랜지스터 등이 형성되어 있다. 또한, 반도체 기판(11)의 배면측에는 예를 들면 배선층(63)이 형성되어 있다. 이 배선층(63)은 배선(61)과 이 배선(61)을 피복하는 절연막(62)을 포함한다.
이와 같은 반도체 기판(11) 상에 계면 준위를 감소시키기 위한 막(21)을 형성한다. 이 계면 준위를 감소시키기 위한 막(21)은 예를 들면 산화 실리콘(SiO2)막(21Si)으로 형성된다.
또한, 반도체 기판(11)으로는 예를 들면 단결정 실리콘 기판을 사용한다. 또한, 이 반도체 기판(11)은 3㎛ 내지 5㎛ 정도의 두께로 형성되어 있다.
다음에, 도 37의 (2)에 나타낸 바와 같이, 산화 실리콘(SiO2)막(21Si) 상에 마이너스의 고정 전하를 갖는 막(22)으로서 산화 하프늄(HfO2)막(22Hf)을 형성한다. 이로써, 수광부(12)의 수광면측에 홀 축적층이 형성된다.
따라서, 계면 준위를 감소시키기 위한 막(21)은, 적어도 수광부(12) 상에서는, 산화 하프늄막(22Hf)에 의해, 수광부(12)의 수광면(12s)측에 홀 축적층을 형성하기에 충분한 막두께로 형성될 필요가 있다. 그 막두께는 예를 들면 1원자층 이 상 100nm 이하로 한다. 여기서는 일례로서 30nm의 두께로 형성하였다. 또한, 이 산화 실리콘막이 반사 방지막의 기능을 겸비하도록 할 수도 있다.
산화 하프늄막(22Hf)의 성막에서는 예를 들면 원자층 증착법이 사용된다. 이 성막에서는 반도체 기판(11), 배선층(63) 등을 400℃ 이하의 온도로 유지하는 것이 필요하다. 그 이유는, 배선층(63), 반도체 장치(11) 등에 형성된 확산 영역 및 배선의 신뢰성을 확보하기 위해서이다.
이와 같이, 성막 온도를 400℃ 이하로 유지함으로써부터, 산화 하프늄막(22Hf)은 비정질 상태로 형성된다.
다음에, 도 37의 (3)에 나타낸 바와 같이, 산화 하프늄막(22Hf)의 표면에 광(L)을 조사하는 광 조사 처리를 행하여 비정질의 산화 하프늄막(22Hf)을 결정화한다.
예를 들면, 파장 528nm의 광이 120ns, 140ns, 160ns, 200ns 동안 조사될 때에 산화 하프늄막 표면의 온도가 1400℃ 이상으로 되도록 한 조건 설정에 따라, 산화 하프늄막 표면으로부터의 깊이 방향의 온도 분포를 시뮬레이션에 의해 구하였다. 그 결과를 도 38에 나타내었다.
도 38은 세로축이 온도를 나타내고, 가로축이 산화 하프늄막 표면으로부터의 깊이를 나타낸다.
도 38에 나타낸 바와 같이, 120ns 내지 200ns의 조사 시간에서, 400℃ 이하의 온도를 갖는 영역은 3㎛ 보다 깊은 영역이라는 것을 알 수 있다.
또한, 예를 들면, 파장 528nm의 광이 800ns, 1200ns, 1600ns 동안 조사될 때 에 산화 하프늄막 표면의 온도가 1400℃ 이상으로 되도록 한 조건 설정에 따라, 산화 하프늄막 표면으로부터의 깊이 방향의 온도 분포를 시뮬레이션에 의해 구하였다. 그 결과를 도 39에 나타내었다.
도 39는 세로축이 온도를 나타내고, 가로축이 산화 하프늄막 표면으로부터의 깊이를 나타낸다.
도 39에 나타낸 바와 같이, 800ns 내지 1200ns의 조사 시간에서, 400℃ 이하의 온도를 갖는 영역은 3㎛ 보다 깊은 영역이라는 것을 알 수 있다.
상기 시뮬레이션 결과로부터, 반도체 기판(11)의 표면측에 산화 실리콘막(21Si)을 사이에 두고 형성한 산화 하프늄막(22Hf)의 표면의 온도가 1400℃ 이상이 되고, 또한 반도체 기판(11)의 배면측에 형성한 배선층(63)의 온도가 400℃ 이하로 되도록 설정한 광 조사에서는, 조사 시간을 1200ns 이하로 하는 것이 필요하다는 것을 알 수 있다.
따라서, 상기한 광 조사 처리에서는 광의 조사 시간을 1ms 이하로 하는 것이 바람직하다. 또한, 조사 시간이 짧으면, 산화 하프늄막(22Hf)의 표면과 배선층(63) 간의 온도 차가 커지게 되는 것을 알 수 있다.
상기한 시뮬레이션 결과로부터, 배선층(63)을 400℃ 이하로 유지하고 또한 산화 하프늄막(22Hf)을 고온으로 하여 결정화시키기 위해 조사하는 광을 효율적으로 산화 하프늄막(22Hf)의 결정화에 사용하기 위한 조건을 조사하였다.
단결정 실리콘의 반도체 기판(11)에 침입하는 광의 침입 길이 "d"가 3㎛ 이하로 되는 파장의 광을 사용한다. 이 침입 길이 d는 d=λ／(4πk)로 정의된다.
광을 조사한 경우, 단결정 실리콘의 반도체 기판(11) 중의 산화 실리콘막(21Si)에 가까운 부분에서 광의 흡수 및 발열이 발생하여, 산화 하프늄막(22Hf)은 반도체 기판(11)측으로부터의 열전도로 고온으로 되고, 결정화된다. 단결정 실리콘의 반도체 기판(11) 중의 배선층(63)에 가까운 부분은, 조사한 광이 도달하지 않기 때문에, 배선층(63)의 온도를 낮게, 예를 들면, 400℃ 이하, 바람직하게는 200℃ 이하로 일정하게 유지할 수 있다.
일례로서, 광이 λ= 527nm의 파장을 갖는 경우, 산화 하프늄막(22Hf)의 소광 계수(extinction coefficient) "k"는 0이고, 산화 실리콘의 소광 계수 "k"는 0이며, 실리콘의 소광 계수 "k"는 0.03이 되므로, 산화 하프늄막(22Hf) 및 산화 실리콘막(21Si)에서는 입사광의 손실이 없다.
한편, 단결정 실리콘의 반도체 기판(11)에서는 입사광의 손실이 있다. 여기서, 광의 침입 길이는 d=λ／(4πk)=1.3㎛이므로, 단결정 실리콘의 반도체 기판(11)의 두께를 5㎛로 하면, 배선층(63)에서는 조사한 광의 영향을 무시할 수 있다. 또한, 열전도를 고려한 시뮬레이션에서도, 침투 길이가 5㎛ 이하인 경우, 배선층(63)의 온도는 200℃ 이하이다.
또한, 산화 하프늄막(22Hf)을 2.5nm의 두께로 성막한 샘플에서, 파장 λ=527nm을 갖는 펄스 레이저 광을 150ns의 조사 시간 동안 조사한 경우, 산화 하프늄막(22Hf)의 결정화를 확인할 수 있었다.
또는, 배선층(63)을 400℃ 이하로 유지하고, 산화 하프늄막(22Hf)을 고온으로 하여 결정화시키기 위해 조사하는 광으로서, 산화 하프늄막(22Hf)의 침입 길이 d가 60nm 이하로 되는 파장의 광을 사용한다. 침입 길이 d는 d=λ／(4πk)로 정의된다.
조사된 광이 산화 하프늄막(22Hf)에 의해 많이 흡수되므로, 단결정 실리콘의 반도체 기판(11)에 진입하는 광을 줄일 수 있다.
또한, 산화 하프늄막(22Hf) 또는 산화 실리콘막(21Si)으로부터 단결정 실리콘의 반도체 기판(11)으로 다소의 열전도가 있는 경우에도, 배선층(63)의 온도를 낮게 유지할 수 있다.
일례로서, 조사된 광이 λ= 200nm의 파장을 갖는 경우, 산화 하프늄막(22Hf)의 굴절률 "n"은 2.3으로 설정하고(소광 계수 "k"를 0.3으로 설정), 산화 실리콘막(21Si)의 굴절률 "n"을 1.5로 설정하며, 단결정 실리콘의 굴절률 "n"을 0.9로 설정하면, 산화 하프늄막(22Hf) 및 산화 실리콘막(21Si)에서는 입사광의 손실이 있고, 광의 침입 길이는 d=λ／(4πk)= 53nm로 된다. 따라서, 산화 하프늄막(22Hf)을 60nm로 하면, 산화 하프늄막(22Hf)을 통과하는 광을 감소시킬 수 있다.
그 때, 산화 하프늄막(22Hf)에 더 많은 광이 집중되도록 간섭의 원리를 사용하여 산화 실리콘막(21Si)의 두께 t를 최적화하면 효율적이다. 상기한 굴절률에서는 바람직한 산화 실리콘막(21Si)의 두께 t의 일례는 t=λ／2n=66nm로 된다(n은 산화 실리콘의 굴절률).
다음에, 산화 하프늄막(22Hf)에 조사한 광을 집광하는 각각의 막의 굴절률의 관계를 도 40의 개략 구성 단면도를 참조하여 설명한다.
도 40에 나타낸 바와 같이, 매질 1의 굴절률을 n1으로 하고, 매질 2의 굴절률을 n2로 하며, 매질 3의 굴절률을 n3으로 한다.
매질 1에 조사된 광이 매질 1에서 서로 강하게 하려면, 간섭 조건에 따라, n1＞n2＞n3 또는 n1＜n2＜n3의 관계에서는, 매질 2의 막두께 "t"가 (λ／2n2)m(단, m은 자연수)로 된다.
또한, n1＜n2＞n3 또는 n1＞n2＜n3의 관계에서는, 매질 2의 막두께 "t"가 λ／4n2 + (λ/2n2)m(단, m은 자연수)으로 된다.
여기서, 조사된 광으로서 파장 λ=200nm의 광을 사용하는 경우, 매질 1을 산화 하프늄막(22Hf), 매질 2를 산화 실리콘막, 매질 3을 단결정 실리콘의 반도체 기판(11)으로 하면, n1＞n2＞n3이므로, 바람직한 산화 실리콘막(21Si)의 막두께 "t"는 (λ／2n2)m, (m=1), =66nm로 된다.
이와 같이, 산화 하프늄막(22Hf)에 광이 집광되도록 산화 실리콘막(21Si)의 막두께를 선택하는 것이 바람직하다.
전술한 바와 같이, 비결정 상태의 산화 하프늄막(22Hf)을 결정 상태의 산화 하프늄으로 하기 위해, 조사 시간이 1ms 이하인 매우 짧은 시간의 광 조사를 행하는 것이 바람직하다. 광의 조사 시간을 1ms 이하로 하는 이유는, 조사 시간이 길면, 단결정 실리콘의 반도체 기판(11)의 열전도에 의해 배선층(63)의 온도가 상승되어, 산화 하프늄막(22Hf)만을 고온으로 하는 것이 곤란하기 때문이다.
그 후에는, 배면 전극의 형성, 컬러 필터층의 형성, 집광 렌즈(온-칩 렌즈)의 형성 등을 행한다.
상기한 제9 실시예에서는, 광 조사에 사용하는 광의 파장예를 528nm 및 200nm으로 설명하였으나, 광 조사에 사용할 수 있는 광의 파장은 상기 파장에 한정되지 않고, 원자외선에서부터 근자외선까지를 포함하는 자외선, 가시 광선, 근적외선에서부터 적외선까지를 포함하는 적외선을 사용할 수 있다. 그리고, 적외선으로부터 원적외선까지를 포함하는 적외선의 경우, 조사 시간을 수십 ns정도의 매우 짧은 시간으로 설정하여 출력을 높일 필요가 있다.
다음에, 본 발명의 고체 촬상 장치(제2 고체 촬상 장치)의 제1 실시예를 도 41의 주요부 구성 단면도를 참조하여 설명한다. 도 41에는, 수광부의 일부 및 주변 회로부를 차광하는 차광막, 수광부에 입사하는 광을 분광하는 컬러 필터층, 수광부에 입사광을 집광하는 집광 렌즈 등은 도시되어 있지 않다.
도 41에 나타낸 바와 같이, 고체 촬상 장치(6)는, 반도체 기판(또는 반도체층)(11)에, 입사광을 광전 변환하는 수광부(12)를 가지며, 또한 이 수광부(12)의 측부에는 화소 분리 영역(13)을 사이에 두고 주변 회로(예를 들면, 회로(14C))가 형성된 주변 회로부(14)를 가지고 있다. 수광부(후에 설명하는 홀 축적층(23)도 포함함)(12)의 수광면(12s) 상에는 절연막(27)이 형성되어 있다. 이 절연막(27)은 예를 들면 산화 실리콘(SiO2)막으로 형성되어 있다. 절연막(27) 상에는 마이너스 전압이 인가되는 막(28)이 형성되어 있다.
도 41에서, 절연막(27)은, 주변 회로부(14)의 표면으로부터 막(28)까지의 거리가 수광부(12)의 표면으로부터 막(28)까지의 거리보다 길어지도록, 수광부(12) 위쪽보다 주변 회로부(14) 위쪽이 두껍도록 형성되어 있다.
또한, 이 절연막(27)은, 예를 들면, 산화 실리콘막으로 형성되어 있는 경우, 수광부(12) 상에서는, 전술한 계면 준위를 감소시키기 위한 막(21)과 동일한 작용을 갖는다. 따라서, 수광부(12) 상의 절연막(27)은 예를 들면 1원자층 이상 100nm 이하의 막두께로 형성되는 것이 바람직하다.
이로써, 마이너스 전압이 인가되는 막(28)에 마이너스 전압이 인가되면, 수광부(12)의 수광면측에 홀 축적층(23)이 형성된다.
주변 회로부(14)의 주변 회로에는, 예를 들면 고체 촬상 장치(6)가 CMOS 이미지 센서인 경우에는, 전송 트랜지스터, 리셋 트랜지스터, 증폭 트랜지스터 및 선택 트랜지스터 등의 트랜지스터를 포함하는 화소 회로가 있다.
또한, 주변 회로에는, 복수의 수광부(12)를 포함하는 화소 어레이부의 판독 행의 신호의 판독 동작을 행하는 구동 회로, 판독한 신호를 전송하는 수직 주사 회로, 시프트 레지스터 또는 어드레스 디코더, 수평 주사 회로 등이 포함된다.
또한, 주변 회로부(14)의 주변 회로에는, 예를 들면, 고체 촬상 장치(6)가 CCD 이미지 센서인 경우에는, 수광부로부터 광전 변환된 신호 전하를 수직 전송 게이트에 판독하는 판독 게이트, 및 판독한 신호 전하를 수직 방향으로 전송하는 수직 전하 전송부가 있다. 또한, 주변 회로에는 수평 전하 전송부 등이 포함된다.
마이너스 전압이 인가되는 막(28)은, 예를 들면 입사광에 대하여 투명한 도 전성을 갖는 막으로 형성되거나, 또는 예를 들면 가시광에 대하여 투명한 도전성 막으로 형성된다. 이와 같은 막으로서는, 인듐 주석 산화막, 인듐 아연 산화막, 인듐 산화막, 주석 산화막, 갈륨 아연 산화막 등을 사용할 수 있다.
고체 촬상 장치(6)에서 마이너스 전압이 인가되는 막(28) 위에는, 수광부(12)의 일부와 주변 회로부(14)를 차광하는 차광막, 적어도 수광부(12)에 입사되는 입사광을 분광하는 컬러 필터층, 수광부(12)에 입사광을 집광하는 집광 렌즈 등이 설치되어 있다. 그 구성은, 일례로서, 고체 촬상 장치(1, 2, 3) 중의 어느 하나의 구성을 적용하는 것도 가능하다.
고체 촬상 장치(제2 고체 촬상 장치)(6)에서는, 수광부(12)의 수광면(12s)에 형성한 절연막(27) 상에 마이너스 전압이 인가되는 막(28)이 형성되어 있으므로, 마이너스 전압이 인가되는 막(28)에 마이너스 전압이 인가될 때에 발생한 전계에 의해, 수광부(12)의 수광면(12s)측의 계면에 홀 축적층이 충분하게 형성된다.
따라서, 계면으로부터의 전하(전자)의 생성이 억제되며, 만일 계면으로부터 전하(전자)가 생성되어도, 이 전하가 수광부에서 전위 우물을 형성하고 있는 전하 축적 부분 내로 흐르지 않고, 홀이 다수 존재하는 홀 축적층(23)을 흐르므로, 이 전하(전자)를 소멸시킬 수 있다.
따라서, 이러한 계면에 기인한 전하가 암전류로 되어 수광부(12)에 의해 검지되는 것을 방지할 수 있어, 계면 준위에 기인하는 암전류가 억제된다.
또한, 수광부(12)의 수광면(12s)에 계면 준위를 감소시키기 위한 막으로서 기능하는 절연막(27)이 형성되어 있으므로, 계면 준위에 기인하는 전자의 생성이 추가로 억제되므로, 계면 준위에 기인하는 전자가 암전류로서 수광부(12) 내로 흐르는 것이 억제된다.
또한, 도시한 바와 같이, 절연막(27)에 의해, 주변 회로부(14)의 표면으로부터 마이너스 전압이 인가되는 막(28)까지의 거리가 수광부(12)의 표면으로부터 막(28)까지의 거리보다 길게 되도록 형성되어 있으므로, 마이너스 전압이 인가되는 막(28)에 마이너스 전압이 인가되었을 때 발생하는 전계가 주변 회로부(14)에 영향을 주는 것이 방지되므로, 주변 회로부(14)에서의 회로 오동작을 제거할 수 있다.
다음에, 본 발명의 고체 촬상 장치(제2 고체 촬상 장치)의 제2 실시예를 도 42의 주요부 구성 단면도를 참조하여 설명한다. 도 42에는, 수광부의 일부 및 주변 회로부를 차광하는 차광막, 수광부에 입사하는 광을 분광하는 컬러 필터층, 수광부에 입사광을 집광하는 집광 렌즈 등이 도시되어 있지 않다.
도 42에 나타낸 바와 같이, 고체 촬상 장치(7)는, 고체 촬상 장치(6)에서, 주변 회로부(14) 상에, 실질적으로는 절연막(27)과 마이너스 전압이 인가되는 막(28) 사이에, 마이너스 전압이 인가되는 막을 수광면 표면으로부터 분리시키기 위한 막(25)이 형성되어 있다. 막(25)은 마이너스 전압의 영향을 소거하기 위해 플러스의 고정 전하를 갖는 것이 바람직하다. 이하, 이 막(25)을 플러스의 고정 전하를 갖는 막으로 지칭한다.
플러스의 고정 전하를 갖는 막(25)은 주변 회로부(14)와 마이너스 전압이 인가되는 막(28) 사이에 형성되어 있으면 되고, 절연막(27) 상에 또는 절연막(27) 아래에 형성되어도 된다.
또한, 도면에서는, 절연막(27)이 균일한 두께의 막으로 형성되어 있는 경우를 나타내고 있으나, 고체 촬상 장치(6)에서와 같이, 주변 회로부(14) 위쪽이 수광부(12) 위쪽보다 두께가 두꺼운 절연막이어도 된다.
플러스의 고정 전하를 갖는 막(25)으로서는 일례로서 질화 실리콘막이 있다.
이와 같이, 주변 회로부(14)와 마이너스 전압이 인가되는 막(28) 사이에 플러스의 고정 전하를 갖는 막(25)이 형성되어 있으므로, 마이너스 전압이 인가되는 막(28)에 마이너스 전압이 인가되었을 때 발생하는 마이너스의 전계는, 플러스의 고정 전하를 갖는 막(25) 내의 플러스의 고정 전하에 의해 감소되므로, 이 마이너스의 전계에 의한 영향이 주변 회로부(14)에 미치지 않게 된다.
따라서, 마이너스의 전계에 의한 주변 회로부(14)의 오동작을 방지할 수 있도록 되므로, 주변 회로부(14)의 신뢰성을 높일 수 있다.
전술한 바와 같이, 주변 회로부(14)와 마이너스 전압이 인가되는 막(28) 사이에 플러스의 고정 전하를 갖는 막(25)이 형성되는 구성은, 고체 촬상 장치(6)에도 적용할 수 있고, 고체 촬상 장치(7)와 동일한 효과를 얻을 수 있다.
다음에, 본 발명의 고체 촬상 장치의 제조 방법(제2 제조 방법)의 제1 실시예를 도 43 내지 도 45의 주요부를 나타낸 제조 공정 단면도를 참조하여 설명한다. 도 43 내지 도 45에는, 일례로서, 고체 촬상 장치(4)의 제조 공정이 도시되어 있다.
도 43의 (1)에 나타낸 바와 같이, 반도체 기판(또는 반도체층)(11)에, 입사광을 광전 변환하는 수광부(12), 이 수광부(12)를 분리하는 화소 분리 영역(13), 수광부(12)에 대하여 화소 분리 영역(13)을 사이에 두고 주변 회로(예를 들면, 회로(14C))가 형성된 주변 회로부(14) 등을 형성한다. 이 제조 방법은 기존의 제조 방법을 이용한다. 이어서, 입사광에 대하여 투과성을 갖는 절연막(29)을 형성한다. 이 절연막(29)은 예를 들면 산화 실리콘막으로 형성된다.
다음에, 도 43의 (2)에 나타낸 바와 같이, 레지스트 도포 및 리소그라피 기술에 의해, 주변 회로부(14) 위쪽의 절연막(29) 상에 레지스트 마스크(53)를 형성한다.
다음에, 도 44의 (3)에 나타낸 바와 같이, 레지스트 마스크(53)(도 43의 (2)를 참조)를 사용한 에칭에 의해 절연막(29)을 가공하여, 주변 회로부(14) 상에 절연막(29)을 잔류시킨다. 그 후, 레지스트 마스크(53)를 제거한다.
다음에, 도 44의 (4)에 나타낸 바와 같이, 수광부(12)의 수광면(12s) 상에, 실제로는 반도체 기판(11) 상에, 절연막(26)을 피복하는 계면 준위를 감소시키기 위한 막(21)을 형성한다. 이 계면 준위를 감소시키기 위한 막(21)은 예를 들면 산화 실리콘(SiO2)막으로 형성된다. 이로써, 절연막(27)이 절연막(29)과 계면 준위를 감소시키기 위한 막(21)에 의해 형성된다.
다음에, 도 45에 나타낸 바와 같이, 계면 준위를 감소시키기 위한 막(21) 상에 마이너스 전압이 인가되는 막(28)을 형성한다. 이 마이너스 전압이 인가되는 막(28)에 마이너스 전압이 인가될 때해, 수광부(12)의 수광면측에 홀 축적층(23)이 형성된다.
따라서, 계면 준위를 감소시키기 위한 막(21)은, 적어도 수광부(12) 상에서는, 마이너스 전압이 인가되는 막(28)에 인가된 마이너스 전압에 의해 수광부(12)의 수광면(12s)측에 홀 축적층(23)을 형성하기에 충분한 막두께로 형성될 필요가 있다. 그 막두께는 예를 들면 1원자층 이상 100nm 이하로 한다.
마이너스 전압이 인가되는 막(28)은, 예를 들면 입사광에 대하여 투명한 도전성을 갖는 막으로 형성되거나, 또는 예를 들면 가시광에 대하여 투명한 도전성 막으로 형성된다. 이와 같은 막으로서는, 인듐 주석 산화막, 인듐 아연 산화막, 인듐 산화막, 주석 산화막, 갈륨 아연 산화막 등을 사용할 수 있다.
고체 촬상 장치(6)에서 마이너스 전압이 인가되는 막(28) 상에는, 수광부(12)의 일부와 주변 회로부(14)를 차광하는 차광막, 적어도 수광부(12)에 입사되는 입사광을 분광하는 컬러 필터층, 수광부(12)에 입사광을 집광하는 집광 렌즈 등이 형성된다.
그 제조 방법은, 일례로서, 고체 촬상 장치의 제조 방법(제1 제조 방법)의 각각의 실시예에서 설명한 어느 하나의 방법을 적용하는 것도 가능하다.
고체 촬상 장치(6)의 제조 방법(제2 제조 방법)의 제1 실시예에서는, 수광부(12)의 수광면(12s)에 형성한 절연막(27) 상에 마이너스 전압이 인가되는 막(28)을 형성하므로, 마이너스 전압이 인가되는 막(28)에 마이너스 전압이 인가될 때에 발생한 전계에 의해, 수광부(12)의 수광면(12s)측의 계면에 홀 축적층이 충분하게 형성된다.
따라서, 계면으로부터 생성되는 전하(전자)를 억제할 수 있으며, 만일 계면 으로부터 전하(전자)가 생성되어도, 이 전하가 수광부에서 전위 우물을 형성하고 있는 전하 축적 부분 내로 흐르지 않고, 홀이 다수 존재하는 홀 축적층(23)을 흐르므로, 이 전하(전자)를 소멸시킬 수 있다.
따라서, 이러한 계면에 기인한 전하가 암전류로 되어 수광부(12)에 의해 검지되는 것을 방지할 수 있고, 계면 준위에 기인하는 암전류가 억제된다.
또한, 수광부(12)의 수광면(12s)에 계면 준위를 감소시키기 위한 막(21)이 형성되어 있으므로, 계면 준위에 기인하는 전자의 발생이 추가로 억제된다. 따라서, 계면 준위에 기인하는 전자가 암전류로서 수광부(12) 내로 흐르는 것이 억제된다.
또한, 도시한 바와 같이, 절연막(27)에 의해, 주변 회로부(14)의 표면으로부터 마이너스 전압이 인가되는 막(28)까지의 거리가 수광부(12)의 표면으로부터 막(28)까지의 거리보다 길게 되도록 형성되며, 수광부(12) 상의 절연막(27)의 막두께보다 주변 회로부(14) 상의 절연막(27)의 막두께 쪽이 크도록 형성되어 있다.
이로부터, 마이너스 전압이 인가되는 막(28)에 마이너스 전압이 인가되었을 때 발생하는 전계의 영향이 주변 회로부(14)에 미치지 않게 된다. 즉, 전계 강도가 감소되어, 주변 회로부(14)의 표면에 홀이 축적되는 것이 억제되므로, 주변 회로부(14)에서의 회로 오동작을 제거할 수 있다.
다음에, 본 발명의 고체 촬상 장치의 제조 방법(제2 제조 방법)의 제2 실시예를 도 46 내지 도 47의 주요부를 나타낸 제조 공정 단면도를 참조하여 설명한다. 도 46 내지 도 47에는 일례로서 고체 촬상 장치(4)의 제조 공정이 도시되어 있다.
도 46의 (1)에 나타낸 바와 같이, 반도체 기판(또는 반도체층)(11)에, 입사광을 광전 변환하는 수광부(12), 이 수광부(12)를 분리하는 화소 분리 영역(13), 수광부(12)에 대하여 화소 분리 영역(13)을 사이에 두고 주변 회로(예를 들면, 회로(14C))가 형성된 주변 회로부(14) 등을 형성한다. 이 제조 방법은 기존의 제조 방법을 이용한다. 이어서, 입사광에 대하여 투과성을 갖는 절연막(27)을 형성한다. 이 절연막(27)은 예를 들면 산화 실리콘막으로 형성된다. 또한, 절연막(27) 상에 플러스의 고정 전하를 갖는 막(25)을 형성한다. 이 플러스의 고정 전하를 갖는 막(25)은 예를 들면 질화 실리콘막으로 형성된다.
다음에, 도 46의 (2)에 나타낸 바와 같이, 레지스트 도포 및 리소그라피 기술에 의해, 주변 회로부(14) 위쪽의 플러스의 고정 전하를 갖는 막(25) 상에 레지스트 마스크(54)를 형성한다.
다음에, 도 47의 (3)에 나타낸 바와 같이, 레지스트 마스크(54)(도 46의 (2)를 참조)를 사용한 에칭에 의해, 플러스의 고정 전하를 갖는 막(25)을 가공하여, 주변 회로부(14) 상에 플러스의 고정 전하를 갖는 막(25)을 잔류시킨다. 그 후, 레지스트 마스크(54)를 제거한다.
다음에, 도 47의 (4)에 나타낸 바와 같이, 절연막(27) 및 플러스의 고정 전하를 갖는 막(25) 상에 마이너스 전압이 인가되는 막(28)을 형성한다. 이 마이너스 전압이 인가되는 막(28)에 마이너스 전압이 인가될 때에, 수광부(12)의 수광면측에 홀 축적층(23)이 형성된다. 그 때, 절연막(27)을 계면 준위를 감소시키기 위한 막으로서 기능하게 할 수 있다.
이를 위해서는, 절연막(27)은, 적어도 수광부(12) 상에서는, 마이너스 전압이 인가되는 막(28)에 인가된 마이너스 전압에 의해 수광부(12)의 수광면(12s)측에 홀 축적층(23)을 형성하기에 충분한 막두께로 형성될 필요가 있다. 그 막두께는 예를 들 1원자층 이상 100nm 이하로 한다.
마이너스 전압이 인가되는 막(28)은, 예를 들면 입사광에 대하여 투명한 도전성을 갖는 막으로 형성되거나, 또는 예를 들면 가시광에 대하여 투명한 도전성 막으로 형성된다.
이러한 막으로서는, 인듐 주석 산화막, 인듐 아연 산화막, 인듐 산화막, 주석 산화막, 갈륨 아연 산화막 등을 사용할 수 있다.
고체 촬상 장치(7)에서 마이너스 전압이 인가되는 막(28) 상에는, 도시하지 않았지만, 수광부(12)의 일부와 주변 회로부(14)를 차광하는 차광막, 적어도 수광부(12)에 입사되는 입사광을 분광하는 컬러 필터층, 수광부(12)에 입사광을 집광하는 집광 렌즈 등이 형성된다.
그 제조 방법은, 일례로서, 상기한 고체 촬상 장치의 제조 방법(제1 제조 방법)의 각 실시예에서 설명한 어느 하나의 방법을 적용하는 것도 가능하다.
고체 촬상 장치(7)의 제조 방법(제2 제조 방법)의 제2 실시예에서는, 수광부(12)의 수광면(12s)에 형성한 절연막(27) 상에 마이너스 전압이 인가되는 막(28)을 형성하므로, 마이너스 전압이 인가되는 막(28)에 마이너스 전압이 인가될 때에 발생한 전계에 의해, 수광부(12)의 수광면(12s)측의 계면에 홀 축적층이 충분하게 형성된다.
따라서, 계면으로부터 생성되는 전하(전자)를 억제할 수 있으며, 만일 계면으로부터 전하(전자)가 생성되어도, 이 전하가 수광부에서 전위 우물을 형성하고 있는 전하 축적 부분 내로 흐르지 않고, 홀이 다수 존재하는 홀 축적층(23)을 흐르므로, 이 전하(전자)를 소멸시킬 수 있다.
따라서, 이러한 계면에 기인한 전하가 암전류로 되어 수광부(12)에 의해 검지되는 것을 방지할 수 있고, 계면 준위에 기인하는 암전류가 억제된다.
또한, 수광부(12)의 수광면(12s)에 계면 준위를 감소시키기 위한 막(21)이 형성되어 있으므로, 계면 준위에 기인하는 전자의 생성이 추가로 억제된다. 따라서, 계면 준위에 기인하는 전자가 암전류로서 수광부(12) 내로 흐르는 것이 억제된다.
또한, 주변 회로부(14)와 마이너스 전압이 인가되는 막(28) 사이에 플러스의 고정 전하를 갖는 막(25)을 형성하므로, 마이너스 전압이 인가되는 막(28)에 마이너스 전압이 인가되었을 때 발생하는 마이너스의 전계는, 플러스의 고정 전하를 갖는 막(25) 내의 플러스의 고정 전하에 의해 감소되므로, 이 마이너스의 전계에 의한 영향이 주변 회로부(14)에 미치지 않게 된다.
따라서, 마이너스의 전계에 의한 주변 회로부(14)의 오동작을 방지할 수 있다. 상기한 바와 같이, 주변 회로부(14)와 마이너스 전압이 인가되는 막(28) 사이에 플러스의 고정 전하를 갖는 막(25)이 형성되는 구성은 고체 촬상 장치(6)에도 적용할 수 있고, 고체 촬상 장치(7)와 동일한 효과를 얻을 수 있다.
다음에, 본 발명의 고체 촬상 장치(제3 고체 촬상 장치)의 실시예를 도 48의 주요부 구성 단면도를 참조하여 설명한다. 도 48에는 수광부를 주로 나타내고, 주변 회로부, 배선층, 수광부의 일부 및 주변 회로부를 차광하는 차광막, 수광부에 입사하는 광을 분광하는 컬러 필터층, 수광부에 입사광을 집광하는 집광 렌즈 등은 도시되어 있지 않다.
도 48에 나타낸 바와 같이, 고체 촬상 장치(8)는, 반도체 기판(또는 반도체층)(11)에, 입사광을 광전 변환하는 수광부(12)를 갖는다. 이 수광부(12)의 수광면(12s)측에는 절연막(31)이 형성되고, 이 절연막(31)은 예를 들면 산화 실리콘(SiO2)막으로 형성된다.
절연막(31) 상에는, 광전 변환하는 수광부(12)의 수광면(12s)측의 계면보다 일함수의 값이 큰 막(이하, 홀 축적 보조막으로 지칭함)(32)이 형성되며, 이 일함수의 차이에 의해 홀 축적층(23)이 형성된다. 이 홀 축적 보조막(32)은 전기적으로 다른 소자 및 배선과 접속될 필요가 없기 때문에, 절연막 또는 금속막과 같은 도전성을 갖는 막이이도 된다.
또한, 수광부(12)가 형성되는 반도체 기판(11)의 광입사측의 반대측에는, 예를 들면, 복수 층의 배선(61)과 절연막(62)을 포함하는 배선층(63)이 형성되어 있다. 그리고, 이 배선층(63)은 지지 기판(64)에 지지되어 있다.
예를 들면, 홀 축적층(23)은 실리콘(Si)으로 형성되어 있으므로, 그 일함수의 값은 대략 5.1eV이다. 따라서, 홀 축적 보조막(32)은 일함수의 값이 5.1보다 큰 값의 막이면 된다.
예를 들면, 금속막을 사용하는 경우, 이과 연표(chronological scientific table)에 의하면, 이리듐 [110] 막의 일함수의 값은 5.42, 이리듐 [111] 막의 일함수의 값은 5.76, 니켈막의 일함수의 값은 5.15, 팔라듐막의 일함수의 값은 5.55, 오스뮴막의 일함수의 값은 5.93, 금 [100] 막의 일함수의 값은 5.47, 금 [110] 막의 일함수의 값은 5.37, 백금막의 일함수의 값은 5.64이다. 이들 막은 홀 축적 보조막(32)에 사용할 수 있다.
또한, 상기한 막 이외의 막이라도, 수광부(12)의 수광면(12s)측의 계면보다 일함수의 값이 큰 금속막이면, 홀 축적 보조막(32)에 사용할 수 있다. 또한, 투명 전극으로서 사용되고 있는 ITO(In2O3)의 일함수 값은 4.8eV로 되어 있지만, 산화물 반도체의 일함수는 성막 방법 및 불순물 도입에 의해 제어될 수 있다.
홀 축적 보조막(32)은 광입사측에 형성되므로, 입사광을 투과시키는 막두께로 형성되는 것이 중요하며, 그 입사광의 투과율은 가능한 한 높은 것이 바람직하고, 예를 들면 95％ 이상의 투과율이 확보되는 것이 바람직하다.
또한, 홀 축적 보조막(32)은 홀 축적 보조막(32)과 수광부(12)의 표면 간의 일함수의 차를 이용할 수 있으면 되고, 낮은 저항값에 제한이 없기 때문에, 예를 들면 도전막을 사용한 경우에도 막두께를 두껍게 형성할 필요는 없다. 예를 들면, 입사광 강도를 I0로 하고, 흡광 계수를 α(단, α=(4πk)/λ, 여기서 k는 볼츠만 상수, λ는 입사광의 파장)로 하면, 깊이 "z" 위치에서의 광강도는 I(z)=I0exp(-α·z)에 의해 표현된다. 따라서, I(z)/I0=0.8로 되는 두께를 구하면, 예를 들면 이리 듐막은 1.9nm, 금막은 4.8nm, 백금막은 3.4nm로 되고, 막의 유형에 따라 상이하지만, 바람직하게는 2nm 이하이면 양호하다는 것을 알 수 있다.
또한, 홀 축적 보조막(32)은 유기막이어도 되며, 예를 들면 폴리스틸렌디옥시티오펜(polysthylenedioxytyiophene)을 사용할 수도 있다. 전술한 바와 같이, 홀 축적 보조막(32)은, 수광부(12)의 수광면(12s)측 계면의 일함수의 값보다 높은 일함수의 값을 갖는 것이면, 도전막, 절연막, 또는 반도체막이어도 된다.
고체 촬상 장치(8)에서는, 수광부(12) 상에 형성된 절연막(31) 상에, 수광부(12)의 수광면(12s)측의 계면보다 일함수의 값이 큰 막(홀 축적 보조막)(32)을 가지므로, 그에 따라 홀 축적층(23)의 홀의 축적 효율을 높일 수 있어, 수광부(12)의 수광측 계면에 형성되어 있는 홀 축적층(23)은 충분한 홀을 축적할 수 있게 된다. 그에 따라 암전류가 감소된다.
다음에, 홀 축적 보조막(32)을 채용하는 고체 촬상 장치의 구성의 일례를 도 49를 참조하여 설명한다. 도 49에는 CMOS 이미지 센서가 도시되어 있다.
도 49에 나타낸 바와 같이, 반도체 기판(11)에는, 입사광을 전기 신호로 변환하는 수광부(예를 들면, 포토다이오드)(12), 전송 트랜지스터, 증폭 트랜지스터, 및 리셋 트랜지스터를 포함하는 트랜지스터군(65)(도면에서는 그 일부를 도시) 등을 갖는 복수의 화소부(71)가 형성되어 있다. 반도체 기판(11)에는 예를 들면 실리콘 기판을 사용한다. 또한, 각각의 수광부(12)로부터 판독한 신호 전하를 처리하는 신호 처리부(도시하지 않음)가 형성되어 있다.
화소부(71)의 주위의 일부, 예를 들면, 행방향 또는 열방향의 화소부(71) 사 이에는 화소 분리 영역(13)이 형성되어 있다.
또한, 수광부(12)가 형성된 반도체 기판(11)의 표면측(도면에서는 반도체 기판(11)의 아래쪽)에는 배선층(63)이 형성되어 있다. 이 배선층(63)은 배선(61)과 이 배선(61)을 피복하는 절연막(62)을 포함한다. 배선층(63)에는 지지 기판(64)이 형성되어 있다. 이 지지 기판(64)은 예를 들면 실리콘 기판으로 이루어진다.
또한, 고체 촬상 장치(1)에는, 반도체 기판(11)의 배면측에 홀 축적층(23)이 형성되고, 더욱이 그 상면에 절연막(31)을 사이에 두고 전술한 홀 축적 보조막(32)이 형성되어 있다. 또한, 절연막(도시하지 않음)을 사이에 두고 유기 컬러 필터층(44)이 형성되어 있다. 이 유기 컬러 필터층(44)은 수광부(12)에 대응시켜 형성되고, 예를 들면 청색(Blue), 적색(Red) 및 녹색(Green)의 유기 컬러 필터를 예를 들면 체크 무늬로 배열함으로써 형성된다. 또한, 각각의 유기 컬러 필터층(44) 상에는 각각의 수광부(12)에 입사광을 집광시키는 집광 렌즈(45)가 형성되어 있다.
다음에, 본 발명의 고체 촬상 장치의 제조 방법(제3 제조 방법)의 제1 실시예를 도 50의 플로차트, 도 51의 제조 공정 단면도, 및 도 52의 주요부를 나타낸 제조 공정 단면도를 참조하여 설명한다. 도 50 내지 도 52는, 일례로서, 고체 촬상 장치(8)의 제조 공정을 도시하고 있다.
도 50의 (1) 및 도 51의 (1)에 나타낸 바와 같이, 먼저, 실리콘 기판(82) 상에 절연층(예를 들면, 산화 실리콘층)(83)을 사이에 두고 실리콘층(84)이 형성된 SOI 기판(81)을 준비하고, 실리콘층(84)에 얼라인먼트를 위한 배면 마크(85)를 형성한다.
다음에, 도 50의 (2) 및 도 51의 (2)에 나타낸 바와 같이, SOI 기판(81)의 실리콘층(84)에, 소자 분리 영역(도시하지 않음), 홀 축적층(23), 수광부(12), 트랜지스터군(65), 및 배선층(63)을 형성한다. 이 중에서 홀 축적층(23)은 추후의 기판 박막화 후의 공정에서 형성해도 된다.
다음에, 도 50의 (3) 및 도 51의 (3)에 나타낸 바와 같이, 배선층(63)과 지지 기판(64)을 접착시킨다.
다음에, 도 50의 (4) 및 도 51의 (4)에 나타낸 바와 같이, SOI 기판(81)의 박막화를 실시한다. 여기서는, 실리콘 기판(82)을 예를 들면 연삭 또는 연마에 의해 제거한다.
도시하지는 않았지만, 홀 축적층(23)은, SOI 기판(81)의 절연막(82)을 제거한 후에 캡막(도시하지 않음)을 형성함으로써 불순물 도입 및 활성화 처리에 의해 형성하여도 된다. 일례로서, 캡막으로서 플라즈마-TEOS 산화 실리콘막을 30nm의 두께로 형성하고, 불순물 도입은 붕소의 이온 주입으로 행한다. 이 이온 주입 조건으로서, 예를 들면, 주입 에너지를 20keV로 설정하고, 도스량을 1×1013/cm2로 설정한다.
또한, 활성화는 배선층(63)과 지지 기판(54)의 접합을 파괴하지 않는 400℃ 이하의 온도에서의 어닐링에 의해 행하는 것이 바람직하다. 그리고, 캡층을 예를 들면 희불산(DHF) 처리로 제거한다. 이 때, SOI 기판(81)의 절연층(83)을 제거해도 된다.
이와같이 하여, 도 52의 (1)에 나타낸 바와 같이, 수광부(12) 상에 수광부의 수광면측 계면(23)이 형성된다.
다음에, 도 52의 (2)에 나타낸 바와 같이, 홀 축적층(23) 상(광입사측)에 절연막(31)을 형성한다. 일례로서, 플라즈마-TEOS 산화 실리콘막을 30nm의 두께로 형성한다.
다음에, 도 52의 (3)에 나타낸 바와 같이, 절연막(31)(광입사측) 상에, 수광부(12)의 수광면(12s)측 계면(일함수 값이 약 5.1eV)보다 큰 일함수 값을 갖는 막, 즉 홀 축적 보조막(32)을 형성한다. 일례로서, 금속 박막인 5.6eV의 일함수를 갖는 백금(Pt)막을 스퍼터링에 의해 3nm의 두께로 성막한다. 다른 금속 박막의 후보로는, 이리듐(Ir), 레니움(Re), 니켈(Ni), 팔라듐(Pd), 코발트(Co), 루테늄(Ru), 로듐(Rh), 오스뮴(Os), 금(Au) 등이 포함된다. 당연히, 합금도 가능하다.
또한, 이 예에서는 수광부의 수광면측 계면의 일함수의 값이 약 5.1eV이므로, 홀 축적 보조막(32)의 재료로는 ITO(In2O3)도 가능하다. ITO는 그 성막 프로세스에서 4.5eV 내지 5.6eV의 일함수의 값을 갖는 것이 가능하다. 또한, RuO2, SnO2, IrO2, OsO2, ZnO, ReO2, MoO2 및 억셉터 불순물이 도입된 반도체와 같은 다른 산화물 반도체 및 유기 재료인 폴리스티렌디옥시티오펜(polysthylenedioxytyiophene: PEDOT) 등도 5.1eV보다 큰 일함수값을 가질 수 있으므로, 홀 축적 보조막(32)의 재료가 될 수 있다. 또한, 400℃ 이하의 온도에서의 성막 방법의 예로서 ALD, CVD, 기상 도핑 등을 들 수 있다.
다음에, 도 50의 (5) 및 도 51의 (5)에 나타낸 바와 같이, 장벽 금속(barrier metal)(91)을 사이에 두고 배면 전극(92)을 형성한다.
다음에, 도 50의 (6) 및 도 51의 (6)에 나타낸 바와 같이, 수광부(12) 위쪽에, 컬러 필터층(44)을 형성한 후, 집광 렌즈(45)를 형성한다. 이와같이 하여, 고체 촬상 장치(8)가 형성된다.
고체 촬상 장치의 제조 방법(제3 제조 방법)에서는, 수광부(12) 상에 형성된 절연막(31) 상에, 수광부(12)의 수광면(12s)측 계면보다 일함수의 값이 큰 막, 즉 홀 축적 보조막(32)을 형성하므로, 홀 축적층(23)의 홀의 축적 효율이 향상되어, 수광부(12)의 수광면(12s)측 계면에 형성되어 있는 홀 축적층(23)은 충분한 홀을 축적할 수 있는 것으로 된다. 그에 따라, 암전류가 감소된다.
또한, 홀 축적 보조막(32)은 홀 축적층(23)의 일함수 값보다 높은 일함수 값을 갖는 것이면 되고, 전류를 도통시킬 필요가 없기 때문에, 도전막, 절연막, 또는 반도체막이어도 된다. 그러므로, 높은 저항을 갖는 재료가 홀 축적 보조막(32)용으로 선택되어도 된다.
또한, 홀 축적 보조막(32)에는 외부 신호 입력 단자도 불필요하다는 특징을 갖는다.
상기한 각 실시예의 고체 촬상 장치(1∼8)는, 입사광을 전기 신호로 변환하는 수광부를 갖는 복수의 화소부와, 각 화소부가 형성된 반도체 기판의 일표면측 상의 배선층을 포함하며, 이 배선층이 형성되어 있는 면의 반대측으로부터 입사되는 광을 각각의 수광부에 의해 수광하는 구성의 배면 조사형 고체 촬상 장치에 적 용할 수 있다. 당연히, 수광면측에 배선층이 형성되고, 또한 수광부에 입사되는 입사광의 광로를 배선층의 미형성 영역으로 하여 수광부에 입사되는 입사광을 차단하지 않게 하는 구성의 표면 조사형 고체 촬상 장치에도 적용할 수 있다.
다음에, 본 발명의 촬상 장치에 관한 실시예를 도 53의 블록도를 참조하여 설명한다. 이 촬상 장치에는, 예를 들면, 비디오 카메라, 디지털 스틸 카메라, 휴대 전화기의 카메라 등이 있다.
도 53에 나타낸 바와 같이, 촬상 장치(500)는 촬상부(501)에 고체 촬상 장치(도시하지 않음)를 포함하고 있다. 이 촬상부(501)의 집광측에는 상을 결상시키는 결상 광학계(502)가 구비되고, 또한 촬상부(501)에는, 촬상부(501)를 구동하는 구동 회로, 및 고체 촬상 장치에 의해 광전 변환된 신호를 화상으로 처리하는 신호 처리 회로 등을 포함하는 신호 처리부(503)가 접속되어 있다. 신호 처리부(503)에 의해 처리된 화상 신호는 화상 기억부(도시하지 않음)에 의해 기억시킬 수 있다. 이와 같은 촬상 장치(500)에서, 고체 촬상 장치로는 상기한 실시예에서 설명한 고체 촬상 장치(1∼8)를 사용할 수 있다.
본 실시예에 따른 촬상 장치(500)에서는, 본 발명의 실시예에 따른 고체 촬상 장치(1 또는 2) 또는 도 4에 나타낸 구성의 반사막이 형성된 집광 렌즈를 갖는 고체 촬상 장치가 사용된다. 따라서, 전술한 바와 같이, 색재현성 및 해상도를 향상시킬 수 있는 고체 촬상 장치가 사용되므로, 촬상 장치(500)가 고품위의 영상을 기록할 수 있다는 이점이 있다.
그리고, 본 실시예에 따른 촬상 장치(500)는 전술한 구성으로 한정되지 않으 며, 고체 촬상 장치를 사용하는 어떠한 구성의 촬상 장치에도 적용할 수 있다.
고체 촬상 장치(1∼8)는 하나의 칩으로 형성된 형태이어도 되고, 촬상부, 신호 처리부 및 광학계가 모아져 패키징된 촬상 기능을 갖는 모듈형의 형태이어도 된다.
또한, 본 발명은 고체 촬상 장치뿐만 아니라 촬상 장치에도 적용할 수 있다. 본 발명을 촬상 장치에 적용한 경우, 촬상 장치는 고화질화의 효과를 얻을 수 있다. 여기서, 촬상 장치는 예를 들면 카메라 및 촬상 기능을 갖는 휴대 기기를 나타낸다. 또한, "촬상"은 통상의 카메라 촬영 시에의 상의 촬영을 포함할뿐만 아니라, 광의의 의미로서 지문 검출 등도 포함한다.
본 기술 분야에 익숙한 사람이라면, 첨부된 청구범위 또는 그 등가물의 사상 내에서 각종 변형, 조합, 부분 조합 및 변경이 가능하다는 것을 이해할 것이다.
도 1은 본 발명의 제1 실시예에 따른 고체 촬상 장치(제1 고체 촬상 장치)의 주요부 구성 단면도이다.
도 2는 제1 실시예 따른 고체 촬상 장치(제1 고체 촬상 장치)의 효과를 설명하는 에너지 밴드 도면이다.
도 3은 제1 실시예의 고체 촬상 장치(제1 고체 촬상 장치)의 일변형례를 나타낸 주요부 구성 단면도이다.
도 4는 제1 실시예의 고체 촬상 장치(제1 고체 촬상 장치)의 다른 변형례를 나타낸 주요부 구성 단면도이다.
도 5는 마이너스의 고정 전하를 갖는 막이 주변 회로부 부근에 있는 경우의 마이너스의 고정 전하의 작용을 설명하는 주요부 구성 단면도이다.
도 6은 본 발명의 제2 실시예에 따른 고체 촬상 장치(제1 고체 촬상 장치)의 주요부 구성 단면도이다.
도 7은 본 발명의 제3 실시예에 따른 고체 촬상 장치(제1 고체 촬상 장치)의 주요부 구성 단면도이다.
도 8은 제1 실시예에 따른 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제조 공정 단면도이다.
도 9는 제1 실시예에 따른 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제조 공정 단면도이다.
도 10은 제1 실시예에 따른 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제조 공정 단면도이다.
도 11은 제2 실시예에 따른 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제조 공정 단면도이다.
도 12는 제2 실시예에 따른 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제조 공정 단면도이다.
도 13은 제2 실시예에 따른 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제조 공정 단면도이다.
도 14는 제3 실시예에 따른 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제조 공정 단면도이다.
도 15는 제3 실시예에 따른 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제조 공정 단면도이다.
도 16은 제3 실시예에 따른 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제조 공정 단면도이다.
도 17은 제4 실시예에 따른 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제조 공정 단면도이다.
도 18은 제4 실시예에 따른 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제조 공정 단면도이다.
도 19는 제4 실시예에 따른 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제조 공정 단면도이다.
도 20은 제5 실시예에 따른 고체 촬상 장치의 제조 방법의 제조 공정 단면도 이다.
도 21은 제5 실시예에 따른 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제조 공정 단면도이다.
도 22는 산화 하프늄(HfO2)막에 마이너스의 고정 전하가 존재하는 것을 나타내는 플랫 밴드 전압(flat band voltage)과 산화막 환산 막두께의 관계도이다.
도 23은 산화 하프늄(HfO2)막에 마이너스의 고정 전하가 존재하는 것을 나타내는 계면 준위 밀도의 비교도이다.
도 24는 열산화막을 기준으로 하는 전자의 형성과 홀(정공)의 형성을 설명하는 플랫 밴드 전압과 산화막 환산 막두께의 관계도이다.
도 25는 본 발명의 제6 실시예에 따른 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제조 공정 단면도이다.
도 26은 제1 제조 방법의 제6 실시예에 의해 제조한 마이너스의 고정 전하를 갖는 막을 사용한 고체 촬상 장치의 C－V(용량－전압) 특성을 나타낸 도면이다.
도 27은 제1 제조 방법의 제6 실시예에 의해 제조한 마이너스의 고정 전하를 갖는 막을 사용한 고체 촬상 장치의 C－V(용량－전압) 특성을 나타낸 도면이다.
도 28은 제1 제조 방법의 제6 실시예에 의해 제조한 마이너스의 고정 전하를 갖는 막을 사용한 고체 촬상 장치의 C－V(용량－전압) 특성을 나타낸 도면이다.
도 29는 본 발명의 제7 실시예에 따른 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제조 공정 단면도이다.
도 30은 제7 실시예에 따른 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제조 공정 단면도이다.
도 31은 제7 실시예에 따른 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제조 공정 단면도이다.
도 32는 제1 제조 방법의 제7 실시예에 의해 제조한 마이너스의 고정 전하를 갖는 막을 사용한 고체 촬상 장치의 암전류 억제 효과를 나타낸 도면이다.
도 33은 본 발명의 제8 실시예에 따른 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제조 공정 단면도이다.
도 34는 제8 실시예에 따른 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제조 공정 단면도이다.
도 35는 제8 실시예에 따른 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제조 공정 단면도이다.
도 36은 제1 제조 방법의 제8 실시예에 의해 제조한 마이너스의 고정 전하를 갖는 막을 사용한 고체 촬상 장치의 암전류 억제 효과를 나타낸 도면이다.
도 37은 본 발명의 제9 실시예에 따른 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제조 공정 단면도이다.
도 38은 광 조사 시간에 대한 온도와 깊이의 관계도이다.
도 39는 광 조사 시간에 대한 온도와 깊이의 관계도이다.
도 40은 굴절률에 대한 간섭 조건을 설명하기 위한 모식 단면도이다.
도 41은 제1 실시예에 따른 고체 촬상 장치(제2 고체 촬상 장치)의 주요부 구성 단면도이다.
도 42는 제2 실시예에 따른 고체 촬상 장치(제2 고체 촬상 장치)의 주요부 구성 단면도이다.
도 43은 제1 실시예에 따른 고체 촬상 장치의 제조 방법(제2 제조 방법)의 제조 공정 단면도이다.
도 44는 제1 실시예에 따른 고체 촬상 장치의 제조 방법(제2 제조 방법)의 제조 공정 단면도이다.
도 45는 제1 실시예에 따른 고체 촬상 장치의 제조 방법(제2 제조 방법)의 제조 공정 단면도이다.
도 46은 제2 실시예에 따른 고체 촬상 장치의 제조 방법(제2 제조 방법)의 제조 공정 단면도이다.
도 47은 제2 실시예에 따른 고체 촬상 장치의 제조 방법(제2 제조 방법)의 제조 공정 단면도이다.
도 48은 본 발명의 실시예에 따른 고체 촬상 장치(제3 고체 촬상 장치)의 주요부 구성 단면도이다.
도 49는 홀 축적 보조막이 사용되는 고체 촬상 장치의 구성례의 주요부 구성 단면도이다.
도 50은 본 발명의 실시예에 따른 고체 촬상 장치의 제조 방법(제3 제조 방법)의 흐름도이다.
도 51은 본 발명의 실시예에 따른 제조 방법(제3 제조 방법)의 제조 공정 단 면도이다.
도 52는 본 발명의 실시예에 따른 제조 방법(제3 제조 방법)의 주요부 제조 공정 단면도이다.
도 53은 본 발명의 실시예에 따른 촬상 장치의 블록도이다.
도 54는 계면 준위로 인한 암전류의 생성을 억제하는 방법을 설명하기 위한 수광부의 개략 구조 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
1 : 고체 촬상 장치
12 : 수광부
21 : 계면 준위를 감소시키기 위한 막
22 : 마이너스의 고정 전하를 갖는 막
23 : 홀 축적층

Claims (15)

  1. 입사광을 광전 변환하는 수광부를 포함하는 고체 촬상 장치에 있어서,
    상기 수광부의 수광면 상에 형성된 절연막; 및
    상기 절연막 상에 형성된 마이너스의 고정 전하를 갖는 막
    을 포함하며,
    상기 수광부의 수광면측 상에 홀 축적층(hole accumulation layer)이 형성되며,
    상기 수광부의 측부에, 주변 회로가 형성된 주변 회로부가 설치되며,
    상기 주변 회로부의 표면에서부터 상기 마이너스의 고정 전하를 갖는 막까지의 거리가 상기 수광부의 표면에서부터 상기 마이너스의 고정 전하를 갖는 막까지의 거리보다 길게 되도록, 상기 주변 회로부의 표면과 상기 마이너스의 고정 전하를 갖는 막 사이에 상기 절연막이 형성되고,
    상기 고체 촬상 장치는,
    입사광량을 전기 신호로 변환하는 수광부를 갖는 복수의 화소부와, 상기 화소부가 형성된 반도체 기판의 일면측 상의 배선층을 포함하고, 상기 배선층이 형성되어 있는 면의 반대측으로부터 입사되는 광이 상기 수광부에 의해 수광되는 배면 조사형 고체 촬상 장치인, 고체 촬상 장치.
  2. 제1항에 있어서,
    상기 마이너스의 고정 전하를 갖는 막은, 산화 하프늄막, 산화 알류미늄막, 산화 지르코늄막, 산화 탄탈막, 또는 산화 티탄막인, 고체 촬상 장치.
  3. 제1항에 있어서,
    상기 절연막은 산화 실리콘막을 포함하는, 고체 촬상 장치.
  4. 삭제
  5. 삭제
  6. 입사광을 광전 변환하는 수광부를 포함하는 고체 촬상 장치에 있어서,
    상기 수광부의 수광면 상에 형성되고, 상기 입사광을 투과시키는 절연막; 및
    상기 절연막 상에 형성되고, 마이너스 전압이 인가되는 막
    을 포함하며,
    상기 수광부의 수광면측 상에 홀 축적층이 형성되며,
    상기 수광부의 측부에, 주변 회로가 형성된 주변 회로부가 설치되며,
    상기 주변 회로부의 표면에서부터 상기 마이너스 전압이 인가되는 막까지의 거리가 상기 수광부의 표면에서부터 상기 마이너스 전압이 인가되는 막까지의 거리보다 길게 되도록, 상기 주변 회로부의 표면과 상기 마이너스 전압이 인가되는 막 사이에 상기 절연막이 형성되고,
    상기 고체 촬상 장치는,
    입사광량을 전기 신호로 변환하는 수광부를 갖는 복수의 화소부와, 상기 화소부가 형성된 반도체 기판의 일면측 상의 배선층을 포함하고, 상기 배선층이 형성되어 있는 면의 반대측으로부터 입사되는 광이 상기 수광부에 의해 수광되는 배면 조사형 고체 촬상 장치인, 고체 촬상 장치.
  7. 제6항에 있어서,
    상기 마이너스 전압이 인가되는 막은 상기 입사광을 투과시키는 도전성 재료로 이루어지는, 고체 촬상 장치
  8. 삭제
  9. 삭제
  10. 반도체 기판에, 입사광을 광전 변환하는 수광부를 형성하는 고체 촬상 장치의 제조 방법에 있어서,
    상기 수광부가 형성되어 있는 반도체 기판 상에 절연막을 형성하는 공정;
    상기 절연막 상에 마이너스의 고정 전하를 갖는 막을 형성하는 공정; 및
    상기 마이너스의 고정 전하를 갖는 막을 형성하는 공정 후에, 상기 마이너스의 고정 전하를 갖는 막의 표면에 질소 플라즈마 처리를 행하거나, 또는 상기 마이너스의 고정 전하를 갖는 막의 표면에 전자빔 경화 처리를 행하는 공정
    을 포함하며,
    상기 마이너스의 고정 전하를 갖는 막에 의해, 상기 수광부의 수광면측에 홀 축적층이 형성되고,
    상기 고체 촬상 장치는,
    입사광량을 전기 신호로 변환하는 수광부를 갖는 복수의 화소부와, 상기 화소부가 형성된 반도체 기판의 일면측 상의 배선층을 포함하고, 상기 배선층이 형성되어 있는 면의 반대측으로부터 입사되는 광이 상기 수광부에 의해 수광되는 배면 조사형 고체 촬상 장치인, 고체 촬상 장치의 제조 방법.
  11. 제10항에 있어서,
    상기 마이너스의 고정 전하를 갖는 막을 형성하는 공정은,
    상기 절연막 상에 원자층 증착법(atomic layer deposition method)으로 제1 산화 하프늄막을 형성하는 공정과,
    상기 제1 산화 하프늄막 상에 물리적 기상 성장법(physical vapor deposition method)으로 제2 산화 하프늄막을 형성하는 공정
    을 포함하는, 고체 촬상 장치의 제조 방법.
  12. 제11항에 있어서,
    상기 제1 산화 하프늄막은, 상기 마이너스의 고정 전하를 갖는 막에 요구되는 막두께 중 적어도 3nm 이상의 막두께로 형성되는, 고체 촬상 장치의 제조 방법.
  13. 제10항에 있어서,
    상기 마이너스의 고정 전하를 갖는 막은 산화 하프늄막을 포함하는, 고체 촬상 장치의 제조 방법.
  14. 제10항에 있어서,
    상기 마이너스의 고정 전하를 갖는 막을 형성하는 공정은,
    상기 절연막 상에 비정질의 산화 하프늄막을 형성하는 공정과,
    상기 비정질의 산화 하프늄막의 표면에 광 조사 처리를 가하여 상기 산화 하프늄막을 결정화하는 공정
    을 포함하는, 고체 촬상 장치의 제조 방법.
  15. 촬상 장치에 있어서,
    입사광을 집광하는 집광 광학부;
    상기 집광 광학부에 의해 집광된 상기 입사광을 수광하여 광전 변환하는 고체 촬상 장치; 및
    광전 변환된 신호 전하를 처리하는 신호 처리부
    를 포함하며,
    상기 고체 촬상 장치는,
    상기 입사광을 광전 변환하는 상기 고체 촬상 장치의 수광부의 수광면 상에 형성된 절연막; 및
    상기 절연막 상에 형성된 마이너스의 고정 전하를 갖는 막
    을 포함하며,
    상기 수광부의 수광면측 상에 홀 축적층이 형성되며,
    상기 수광부의 측부에, 주변 회로가 형성된 주변 회로부가 설치되며,
    상기 주변 회로부의 표면에서부터 상기 마이너스의 고정 전하를 갖는 막까지의 거리가 상기 수광부의 표면에서부터 상기 마이너스의 고정 전하를 갖는 막까지의 거리보다 길게 되도록, 상기 주변 회로부의 표면과 상기 마이너스의 고정 전하를 갖는 막 사이에 상기 절연막이 형성되고,
    상기 고체 촬상 장치는,
    입사광량을 전기 신호로 변환하는 수광부를 갖는 복수의 화소부와, 상기 화소부가 형성된 반도체 기판의 일면측 상의 배선층을 포함하고, 상기 배선층이 형성되어 있는 면의 반대측으로부터 입사되는 광이 상기 수광부에 의해 수광되는 배면 조사형 고체 촬상 장치인,
    촬상 장치.
KR1020080131301A 2007-12-26 2008-12-22 고체 촬상 장치와 그 제조 방법 및 촬상 장치 KR101541544B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007333691A JP4798130B2 (ja) 2007-05-07 2007-12-26 固体撮像装置の製造方法
JPJP-P-2007-333691 2007-12-26

Publications (2)

Publication Number Publication Date
KR20090071415A KR20090071415A (ko) 2009-07-01
KR101541544B1 true KR101541544B1 (ko) 2015-08-03

Family

ID=41322844

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080131301A KR101541544B1 (ko) 2007-12-26 2008-12-22 고체 촬상 장치와 그 제조 방법 및 촬상 장치

Country Status (2)

Country Link
KR (1) KR101541544B1 (ko)
CN (1) CN102184932B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5718609B2 (ja) * 2010-10-07 2015-05-13 大倉工業株式会社 マスキングフィルム支持体
JP5581954B2 (ja) * 2010-10-07 2014-09-03 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び電子機器
US8697472B2 (en) * 2011-11-14 2014-04-15 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor with improved dark current performance
JP5801245B2 (ja) * 2012-04-09 2015-10-28 株式会社東芝 固体撮像装置
US9224881B2 (en) * 2013-04-04 2015-12-29 Omnivision Technologies, Inc. Layers for increasing performance in image sensors
JP6616070B2 (ja) * 2013-12-01 2019-12-04 ユージェヌス インコーポレイテッド 誘電性複合体構造の作製方法及び装置
JP2015119018A (ja) * 2013-12-18 2015-06-25 ソニー株式会社 固体撮像素子および電子機器
WO2017159362A1 (ja) * 2016-03-15 2017-09-21 ソニー株式会社 固体撮像素子およびその製造方法、並びに電子機器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030214595A1 (en) 2002-05-20 2003-11-20 Keiji Mabuchi Solid-state image pickup device
US20070034981A1 (en) 2005-08-09 2007-02-15 Fuji Photo Film Co., Ltd. Solid-state imaging device and method for producing the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100442530C (zh) * 2005-02-21 2008-12-10 索尼株式会社 固态成像器件及其驱动方法和照相装置
JP4940607B2 (ja) * 2005-09-22 2012-05-30 ソニー株式会社 固体撮像装置およびその製造方法、並びにカメラ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030214595A1 (en) 2002-05-20 2003-11-20 Keiji Mabuchi Solid-state image pickup device
US20070034981A1 (en) 2005-08-09 2007-02-15 Fuji Photo Film Co., Ltd. Solid-state imaging device and method for producing the same

Also Published As

Publication number Publication date
CN102184932B (zh) 2014-06-11
KR20090071415A (ko) 2009-07-01
CN102184932A (zh) 2011-09-14

Similar Documents

Publication Publication Date Title
US10770500B2 (en) Solid state imaging device for reducing dark current
KR101596629B1 (ko) 촬상 장치, 고체 촬상 장치, 및 그 제조방법
KR101541544B1 (ko) 고체 촬상 장치와 그 제조 방법 및 촬상 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180719

Year of fee payment: 4