[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101547207B1 - Electrical connecting structure and method of semiconductor chip - Google Patents

Electrical connecting structure and method of semiconductor chip Download PDF

Info

Publication number
KR101547207B1
KR101547207B1 KR1020130150978A KR20130150978A KR101547207B1 KR 101547207 B1 KR101547207 B1 KR 101547207B1 KR 1020130150978 A KR1020130150978 A KR 1020130150978A KR 20130150978 A KR20130150978 A KR 20130150978A KR 101547207 B1 KR101547207 B1 KR 101547207B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
wiring board
electrode pads
holes
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020130150978A
Other languages
Korean (ko)
Other versions
KR20150065544A (en
Inventor
심기준
Original Assignee
심기준
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 심기준 filed Critical 심기준
Priority to KR1020130150978A priority Critical patent/KR101547207B1/en
Publication of KR20150065544A publication Critical patent/KR20150065544A/en
Application granted granted Critical
Publication of KR101547207B1 publication Critical patent/KR101547207B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)

Abstract

본 발명은 반도체 칩과 배선기판 사이의 안정적인 접합을 구현할 수 있는 반도체 칩의 전기적 연결 구조 및 방법을 제공하는 데 있다. 본 발명에 따른 반도체 칩의 전기적 연결 구조는 반도체 칩, 배선기판 및 복수의 금속 플러그를 포함한다. 반도체 칩은 일면에 전극 패드들이 형성되어 있다. 배선기판은 상기 반도체 칩의 전극 패드들에 각각 대응되게 관통 홀들이 형성되어 있으며, 상기 관통 홀들을 통해 상기 전극 패드들이 노출되게 상기 반도체 칩 위에 적층된다. 그리고 복수의 금속 플러그는 상기 관통 홀을 통하여 충전되어 상기 전극 패드들과 상기 배선기판을 전기적으로 연결한다. 이때 금속 플러그는 도금 또는 진공 증착에 의해 형성될 수 있다.The present invention provides an electrical connection structure and a method of a semiconductor chip capable of realizing stable bonding between a semiconductor chip and a wiring board. An electrical connection structure of a semiconductor chip according to the present invention includes a semiconductor chip, a wiring board, and a plurality of metal plugs. The semiconductor chip has electrode pads formed on one surface thereof. The wiring board has through holes corresponding to the electrode pads of the semiconductor chip, and the electrode pads are stacked on the semiconductor chip through the through holes. A plurality of metal plugs are filled through the through holes to electrically connect the electrode pads and the wiring board. The metal plug may be formed by plating or vacuum deposition.

Description

반도체 칩의 전기적 연결 구조 및 방법{Electrical connecting structure and method of semiconductor chip}TECHNICAL FIELD [0001] The present invention relates to an electrical connecting structure and a semiconductor chip,

본 발명은 반도체 소자 및 그의 제조 방법에 관한 것으로, 더욱 상세하게는 반도체 칩과 배선기판 사이의 안정적인 접합을 구현하는 반도체 칩의 전기적 연결 구조 및 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly, to an electrical connection structure and a method of a semiconductor chip that realize stable bonding between a semiconductor chip and a wiring substrate.

반도체 웨이퍼 제조 공정을 통해 제조된 반도체 칩은 모기판과의 전기적 연결을 매개하는 수단으로 배선기판을 사용한다. 반도체 칩은 배선기판에 실장 후 다양한 전기적 연결 방법으로 연결된다. 예컨대 전기적 연결 방법으로는 와이어 본딩(wire bonding), 범프(bump)를 이용한 플립 칩 본딩(flip chip bonding), 이방성 전도막(anisotropic conductive film; ACF)을 이용한 본딩 등이 이용된다.A semiconductor chip manufactured through a semiconductor wafer manufacturing process uses a wiring board as a means for mediating electrical connection with a mother board. The semiconductor chips are mounted on the wiring board and then connected by various electrical connection methods. For example, wire bonding, flip chip bonding using a bump, bonding using an anisotropic conductive film (ACF), or the like may be used as an electrical connection method.

와이어 본딩은 반도체 칩과 배선기판을 연결하는 본딩 와이어의 일정 높이의 루프를 필요로 하기 때문에, 반도체 소자의 크기가 커지는 문제를 안고 있어 반도체 소자의 경박단소화에 대응성이 떨어진다.The wire bonding requires a loop of a certain height of the bonding wire connecting the semiconductor chip and the wiring substrate. Therefore, there is a problem that the size of the semiconductor device becomes large, and thus the semiconductor device becomes less responsive to the thinning and shortening of the semiconductor device.

범프를 이용한 플립 칩 본딩과 이방성 전도막을 이용한 본딩은 와이어 본딩 방법에 비해서 반도체 소자의 경박단소화에 대응할 수 있는 이점이 있다. 하지만 반도체 칩과 배선기판 사이에 범프 또는 이방성 전도막으로 접합 계면을 형성하기 때문에, 반도체 소자의 구동 중 또는 취급하는 과정에서 접합 계면으로 인가되는 열적 또는 기계적인 스트레스에 의해 접합 계면에서 문제가 발생될 우려를 안고 있다. 이로 인해 반도체 칩과 배선기판 사이의 안정적인 접합을 구현하는 데 한계가 있다. 즉 플립 칩 본딩은 반도체 칩이 배선기판에 접촉 상태를 유지하고 있을 뿐 용접 상태가 아니기 때문에, 온도의 승하강에 따른 반도체 칩과 배선기판 간의 열팽창계수의 차이에 따라 접촉 상태가 불안정하게 되고, 이것은 반도체 칩과 배선기판 사이의 안정적인 전기적 연결을 저해하는 요인으로 작용할 수 있다.Flip chip bonding using a bump and bonding using an anisotropic conductive film are advantageous in that the semiconductor device can be made thinner and thinner than a wire bonding method. However, since the bonding interface is formed between the semiconductor chip and the wiring substrate by the bump or the anisotropic conductive film, a problem occurs at the bonding interface due to thermal or mechanical stress applied to the bonding interface during driving or handling of the semiconductor device I am concerned. As a result, there is a limit in realizing a stable bonding between the semiconductor chip and the wiring board. That is, since flip chip bonding keeps the semiconductor chip in contact with the wiring substrate and is not in a welded state, the contact state becomes unstable due to the difference in thermal expansion coefficient between the semiconductor chip and the wiring substrate as the temperature rises and falls. It can act as a factor for hindering stable electrical connection between the semiconductor chip and the wiring board.

한국등록특허 10-0884295호(2009.02.11.)Korean Patent No. 10-0884295 (Feb.

따라서 본 발명의 목적은 반도체 칩과 배선기판 사이의 안정적인 접합을 구현할 수 있는 반도체 칩의 전기적 연결 구조 및 방법을 제공하는 데 있다.SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide an electrical connection structure and method of a semiconductor chip capable of realizing stable bonding between a semiconductor chip and a wiring board.

상기 목적을 달성하기 위하여, 본 발명은 반도체 칩, 배선기판 및 복수의 금속 플러그를 포함하는 반도체 칩의 전기적 연결 구조를 제공한다. 상기 반도체 칩은 일면에 전극 패드들이 형성된다. 상기 배선기판은 상기 반도체 칩의 전극 패드들에 각각 대응되게 관통 홀들이 형성되어 있으며, 상기 관통 홀들을 통해 상기 전극 패드들이 노출되게 상기 반도체 칩 위에 적층된다. 그리고 상기 복수의 금속 플러그는 상기 관통 홀을 통하여 충전되어 상기 전극 패드들과 상기 배선기판을 전기적으로 연결한다.In order to achieve the above object, the present invention provides an electrical connection structure of a semiconductor chip including a semiconductor chip, a wiring board, and a plurality of metal plugs. Electrode pads are formed on one surface of the semiconductor chip. The wiring board has through holes corresponding to the electrode pads of the semiconductor chip, and the electrode pads are stacked on the semiconductor chip through the through holes. The plurality of metal plugs are filled through the through holes to electrically connect the electrode pads and the wiring board.

본 발명에 따른 반도체 칩의 전기적 연결 구조에 있어서, 상기 금속 플러그는 상기 반도체 칩이 적층된 배선기판의 일면에 반대되는 면에 형성된 배선패턴과 전기적으로 연결될 수 있다.In the electrical connection structure of the semiconductor chip according to the present invention, the metal plug may be electrically connected to a wiring pattern formed on a surface opposite to one surface of the wiring board on which the semiconductor chip is stacked.

본 발명에 따른 반도체 칩의 전기적 연결 구조에 있어서, 상기 금속 플러그와 상기 배선패턴은 상기 배선기판에 일체로 형성될 수 있다.In the electrical connection structure of the semiconductor chip according to the present invention, the metal plug and the wiring pattern may be integrally formed on the wiring board.

본 발명에 따른 반도체 칩의 전기적 연결 구조에 있어서, 상기 금속 플러그는 도금 또는 진공 증착에 의해 형성될 수 있다.In the electrical connection structure of the semiconductor chip according to the present invention, the metal plug may be formed by plating or vacuum deposition.

본 발명에 따른 반도체 칩의 전기적 연결 구조에 있어서, 상기 배선기판에는 상기 반도체 칩이 수납될 수 있는 제1 포켓이 형성될 수 있다.In the electrical connection structure of the semiconductor chip according to the present invention, a first pocket for accommodating the semiconductor chip may be formed on the wiring board.

본 발명에 따른 반도체 칩의 전기적 연결 구조는, 상기 반도체 칩의 일면에 반대되는 면에 부착된 지지기판을 더 포함할 수 있다.The electrical connection structure of the semiconductor chip according to the present invention may further include a support substrate attached to a surface opposite to one surface of the semiconductor chip.

본 발명에 따른 반도체 칩의 전기적 연결 구조에 있어서, 상기 지지기판에는 상기 반도체 칩이 수납될 수 있는 제2 포켓이 형성될 수 있다.In the electrical connection structure of the semiconductor chip according to the present invention, the supporting substrate may be provided with a second pocket in which the semiconductor chip can be housed.

본 발명에 따른 반도체 칩의 전기적 연결 구조에 있어서, 상기 지지기판은 금속, 플라스틱 또는 세라믹 소재로 제조될 수 있다.In the electrical connection structure of the semiconductor chip according to the present invention, the support substrate may be made of metal, plastic or ceramic material.

본 발명에 따른 반도체 칩의 전기적 연결 구조는, 상기 반도체 칩과 배선기판 사이에 개재되며, 상기 반도체 칩의 전극 패드가 노출되게 노출 홀이 형성된 보호기판을 더 포함할 수 있다.The electrical connection structure of the semiconductor chip according to the present invention may further include a protective substrate interposed between the semiconductor chip and the wiring substrate and having an exposure hole exposing the electrode pad of the semiconductor chip.

본 발명에 따른 반도체 칩의 전기적 연결 구조에 있어서, 상기 보호기판에는 상기 반도체 칩이 수납될 수 있는 제3 포켓이 형성될 수 있다.In the electrical connection structure of the semiconductor chip according to the present invention, the protective substrate may be formed with a third pocket in which the semiconductor chip can be housed.

본 발명에 따른 반도체 칩의 전기적 연결 구조에 있어서, 상기 보호기판은 절연성의 플라스틱 소재로 제조될 수 있다.In the electrical connection structure of the semiconductor chip according to the present invention, the protective substrate may be made of an insulating plastic material.

본 발명에 따른 반도체 칩의 전기적 연결 구조에 있어서, 상기 배선기판은 인쇄회로기판, 리드프레임 또는 세라믹기판을 포함할 수 있다.In the electrical connection structure of the semiconductor chip according to the present invention, the wiring board may include a printed circuit board, a lead frame, or a ceramic substrate.

본 발명에 따른 반도체 칩의 전기적 연결 구조는, 상기 반도체 칩이 실장된 배선기판의 면을 봉합하는 봉합 부재를 더 포함할 수 있다.The electrical connection structure of the semiconductor chip according to the present invention may further include a sealing member for sealing the surface of the wiring board on which the semiconductor chip is mounted.

본 발명은 또한, 복수의 반도체 칩, 배선기판 및 복수의 금속 플러그를 포함하는 반도체 칩의 전기적 연결 구조를 제공한다. 상기 복수의 반도체 칩은 The present invention also provides an electrical connection structure of a semiconductor chip including a plurality of semiconductor chips, a wiring board, and a plurality of metal plugs. The plurality of semiconductor chips

일면에 전극 패드들이 형성되어 있다. 상기 배선기판은 상기 복수의 반도체 칩의 전극 패드들에 각각 대응되게 관통 홀들이 형성되어 있으며, 상기 관통 홀들을 통해 상기 전극 패드들이 노출되게 상기 복수의 반도체 칩 위에 적층된다. 그리고 상기 복수의 금속 플러그는 상기 관통 홀을 통하여 충전되어 상기 복수의 반도체 칩의 전극 패드들과 상기 배선기판을 각각 전기적으로 연결한다.Electrode pads are formed on one surface. The wiring board has through holes formed corresponding to the electrode pads of the plurality of semiconductor chips, and the electrode pads are stacked on the plurality of semiconductor chips through the through holes. The plurality of metal plugs are filled through the through holes to electrically connect the electrode pads of the plurality of semiconductor chips to the wiring board.

본 발명에 따른 반도체 칩의 전기적 연결 구조에 있어서, 상기 복수의 반도체 칩은 일괄적으로 형성된 웨이퍼일 수 있다.In the electrical connection structure of the semiconductor chip according to the present invention, the plurality of semiconductor chips may be a wafer formed in a lump.

본 발명은 또한, 일면에 전극 패드들이 형성된 반도체 칩을 준비하는 단계, 상기 반도체 칩의 전극 패드들에 각각 대응되게 관통 홀들이 형성된 배선기판을 상기 관통 홀들을 통해 전극 패드들이 노출되게 상기 반도체 칩 위에 적층하는 단계, 및 상기 관통 홀을 충전하여 상기 전극 패드들과 상기 배선기판을 각각 전기적으로 연결하는 금속 플러그를 형성하는 단계를 포함하는 반도체 칩의 전기적 연결 방법을 제공한다.According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising the steps of: preparing a semiconductor chip having electrode pads on one surface thereof; forming a wiring board having through holes corresponding to electrode pads of the semiconductor chip, And forming a metal plug filling the through holes to electrically connect the electrode pads and the wiring board to each other.

본 발명에 따른 반도체 칩의 전기적 연결 방법은, 상기 적층하는 단계 이전에 수행되는, 상기 반도체 칩의 전극 패드들이 형성된 일면에 반대되는 면에 지지기판을 부착하는 단계를 더 포함할 수 있다.The method for electrically connecting a semiconductor chip according to the present invention may further include attaching a support substrate to a surface of the semiconductor chip opposite to a surface on which the electrode pads are formed, which is performed before the step of stacking.

본 발명에 따른 반도체 칩의 전기적 연결 방법은, 상기 적층하는 단계 이전에 수행되는, 상기 반도체 칩의 전극 패드들에 각각 대응되게 노출 홀들이 형성된 보호기판을 상기 노출 홀들을 통해 전극 패드들이 노출되게 상기 반도체 칩 위에 적층하는 단계를 더 포함할 수 있다. 이때 상기 배선기판은 상기 보호기판의 노출 홀과 상기 배선기판의 관통 홀이 연통되게 상기 보호기판 적층될 수 있다.A method of electrically connecting a semiconductor chip according to the present invention is characterized in that a protective substrate, which is formed before the stacking step and in which the exposure pits are formed corresponding to the electrode pads of the semiconductor chip, And stacking the semiconductor chip on the semiconductor chip. At this time, the protective substrate may be laminated so that the exposed holes of the protective substrate and the through holes of the wiring substrate are communicated with each other.

본 발명에 따른 반도체 칩의 전기적 연결 방법에 있어서, 상기 금속 플러그를 형성하는 단계에서, 상기 금속 플러그는 상기 반도체 칩이 적층된 배선기판의 일면에 반대되는 면에 형성된 배선패턴과 전기적으로 연결된다.In the step of forming the metal plug, the metal plug is electrically connected to a wiring pattern formed on a surface opposite to one surface of the wiring board on which the semiconductor chip is stacked.

그리고 본 발명에 따른 반도체 칩의 전기적 연결 방법에 있어서, 상기 금속 플러그를 형성하는 단계에서, 상기 금속 플러그는 도금 또는 진공 증착에 의해 형성될 수 있다.In the method of electrically connecting a semiconductor chip according to the present invention, in the step of forming the metal plug, the metal plug may be formed by plating or vacuum deposition.

본 발명에 따르면, 반도체 칩의 전극 패드들에 각각 대응되게 관통 홀들이 형성된 배선기판의 일면에 반도체 칩을 배치한 이후에, 관통 홀을 도금 또는 진공 증착을 통하여 충전하면서 반도체 칩과 배선기판을 전기적으로 연결하기 때문에, 반도체 칩과 배선기판 사이의 안정적인 접합을 구현할 수 있다. 즉 배선기판의 관통 홀을 도금 또는 진공 증착을 통하여 충전함으로써, 반도체 칩의 전극 패드와 배선기판 간의 전기적 연결을 일괄적으로 수행하기 때문에, 반도체 칩과 배선기판 사이의 안정적인 접합을 구현할 수 있다.According to the present invention, after a semiconductor chip is disposed on one surface of a wiring board having through holes corresponding to electrode pads of the semiconductor chip, the semiconductor chip and the wiring substrate are electrically connected to each other while filling the through holes through plating or vacuum deposition. It is possible to realize stable bonding between the semiconductor chip and the wiring board. That is, the through holes of the wiring board are filled by plating or vacuum deposition, so that the electrical connection between the electrode pads of the semiconductor chip and the wiring board is collectively performed, so that stable bonding between the semiconductor chip and the wiring board can be realized.

그리고 배선기판에 금속 플러그를 형성하는 공정을 통하여 반도체 칩과 배선기판 사이의 연결을 일괄적으로 수행하기 때문에, 반도체 칩의 전기적 연결 구조를 포함한 반도체 소자의 제조 공정을 간소화할 수 있는 이점도 있다. 특히 금속 플러그의 형성 공정 시 배선기판의 상부면에 형성될 배선패턴의 형성 공정을 일괄적으로 수행할 수 있기 때문에, 반도체 칩의 전기적 연결 구조를 포함한 반도체 소자의 제조 공정을 간소화할 수 있는 이점도 있다.Since the connection between the semiconductor chip and the wiring board is performed collectively through the process of forming the metal plug on the wiring board, there is an advantage that the manufacturing process of the semiconductor device including the electrical connection structure of the semiconductor chip can be simplified. In particular, since the step of forming the wiring pattern to be formed on the upper surface of the wiring board can be collectively performed in the process of forming the metal plug, there is an advantage that the manufacturing process of the semiconductor device including the electrical connection structure of the semiconductor chip can be simplified .

도 1은 본 발명의 제1 실시예에 따른 반도체 칩의 전기적 연결 구조를 보여주는 단면도이다.
도 2 내지 도 5은 도 1의 반도체 칩의 전기적 연결 방법에 따른 각 단계를 보여주는 도면들이다.
도 6 및 도 7은 도 1의 반도체 칩의 전기적 연결 구조를 갖는 반도체 소자의 제조 방법에 따른 각 단계를 보여주는 도면들이다.
도 8 및 도 9는 본 발명의 제2 실시예에 따른 반도체 칩의 전기적 연결 구조를 보여주는 도면들이다.
도 10 및 도 11은 본 발명의 제3 실시예에 따른 반도체 칩의 전기적 연결 구조를 보여주는 도면들이다.
도 12 및 도 13은 본 발명의 제4 실시예에 따른 반도체 칩의 전기적 연결 구조를 보여주는 도면들이다.1 is a cross-sectional view illustrating an electrical connection structure of a semiconductor chip according to a first embodiment of the present invention.
FIGS. 2 to 5 are views showing steps of an electrical connection method of the semiconductor chip of FIG.
FIGS. 6 and 7 are views showing respective steps of a method of manufacturing a semiconductor device having an electrical connection structure of the semiconductor chip of FIG.
8 and 9 are views showing an electrical connection structure of a semiconductor chip according to a second embodiment of the present invention.
10 and 11 are views showing an electrical connection structure of a semiconductor chip according to a third embodiment of the present invention.
12 and 13 are views showing an electrical connection structure of a semiconductor chip according to a fourth embodiment of the present invention.

하기의 설명에서는 본 발명의 실시예를 이해하는데 필요한 부분만이 설명되며, 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않는 범위에서 생략될 것이라는 것을 유의하여야 한다.In the following description, only parts necessary for understanding embodiments of the present invention will be described, and descriptions of other parts will be omitted to the extent that they do not disturb the gist of the present invention.

이하에서 설명되는 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념으로 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 바람직한 실시예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.The terms and words used in the present specification and claims should not be construed as limited to ordinary or dictionary meanings and the inventor is not limited to the meaning of the terms in order to describe his invention in the best way. It should be interpreted as meaning and concept consistent with the technical idea of the present invention. Therefore, the embodiments described in the present specification and the configurations shown in the drawings are merely preferred embodiments of the present invention, and are not intended to represent all of the technical ideas of the present invention, so that various equivalents And variations are possible.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

제1 실시예First Embodiment

도 1은 본 발명의 제1 실시예에 따른 반도체 칩의 전기적 연결 구조를 보여주는 단면도이다.1 is a cross-sectional view illustrating an electrical connection structure of a semiconductor chip according to a first embodiment of the present invention.

도 1을 참조하면, 제1 실시예에 따른 반도체 칩의 전기적 연결 구조(90)는 반도체 칩(11), 배선기판(40) 및 금속 플러그(50)를 포함한다. 반도체 칩(11)은 일면에 전극 패드(13)들이 형성되어 있다. 배선기판(40)은 반도체 칩(11)의 전극 패드(13)들에 각각 대응되게 관통 홀(41)들이 형성되어 있으며, 관통 홀(41)들을 통해 전극 패드(13)들이 노출되게 반도체 칩(11) 위에 적층된다. 그리고 금속 플러그(50)는 관통 홀(41)을 통하여 충전되어 전극 패드(13)들과 배선기판(40)을 각각 전기적으로 연결한다. 그 외 제1 실시예에 따른 반도체 칩의 전기적 연결 구조(90)는 지지기판(20)과 보호기판(30)을 더 포함할 수 있다.1, an electrical connection structure 90 of a semiconductor chip according to the first embodiment includes a semiconductor chip 11, a wiring board 40, and a metal plug 50. The semiconductor chip 11 has electrode pads 13 formed on one surface thereof. The wiring board 40 is formed with through holes 41 corresponding to the electrode pads 13 of the semiconductor chip 11 and the semiconductor pads 13 are exposed through the through holes 41 11). The metal plug 50 is filled through the through hole 41 to electrically connect the electrode pads 13 and the wiring board 40 to each other. In addition, the electrical connection structure 90 of the semiconductor chip according to the first embodiment may further include a support substrate 20 and a protection substrate 30.

이때 지지기판(20)은 반도체 칩(11)의 일면에 반대되는 면에 부착되어 반도체 칩(11)을 지지한다. 또한 지지기판(20)은 반도체 소자의 제조 공정 중 반도체 칩(11)의 취급을 용이하게 하는 용도로도 사용된다. 지지기판(20)의 소재로는 플라스틱, 세라믹 또는 금속 소재가 사용될 수 있다. 지지기판(20)을 금속 소재로 제조하는 경우, 반도체 칩(11)에서 발생되는 열을 외부로 방출하는 방열판의 기능을 함께 수행할 수 있다.At this time, the supporting substrate 20 is attached to the surface opposite to the one surface of the semiconductor chip 11 to support the semiconductor chip 11. The support substrate 20 is also used for facilitating the handling of the semiconductor chip 11 during the manufacturing process of the semiconductor device. As the material of the support substrate 20, plastic, ceramics or metal materials can be used. When the support substrate 20 is made of a metal material, it can function as a heat sink for discharging the heat generated from the semiconductor chip 11 to the outside.

반도체 칩(11)은 지지기판(20)의 상부에 부착된다. 이러한 반도체 칩(11)은 웨이퍼 제조 공정을 통하여 제조될 수 있다. 이때 반도체 칩(11)은 복수의 전극 패드(13)를 구비하는 칩으로서, 집적회로 칩이거나 RFID 칩일 수 있다. 반도체 칩(11)은 일면의 양쪽에 전극 패드(13)가 형성되어 있다. 본 실시예에서는 지지기판(20) 위에 복수의 반도체 칩(11)이 부착된 예를 개시하였다.The semiconductor chip 11 is attached to the upper portion of the support substrate 20. Such a semiconductor chip 11 can be manufactured through a wafer manufacturing process. At this time, the semiconductor chip 11 is a chip having a plurality of electrode pads 13, which may be an integrated circuit chip or an RFID chip. The semiconductor chip 11 has electrode pads 13 formed on both sides of one surface thereof. In this embodiment, an example in which a plurality of semiconductor chips 11 are attached on a support substrate 20 is disclosed.

보호기판(30)은 지지기판(20)의 상부에 부착된 반도체 칩(11)을 덮도록 형성되며, 반도체 소자의 제조 공정 중 반도체 칩(11)을 보호하는 기능을 수행한다. 보호기판(30)에는 반도체 칩(11)의 전극 패드(13)가 노출되게 노출 홀(31)이 형성되어 있다. 노출 홀(31)은 전극 패드(13)의 대부분 또는 전부가 노출될 수 있는 크기로 형성될 수 있다. 보호기판(30)의 소재로는 반도체 칩(11)을 감쌀 수 있도록, 연성의 플라스틱 소재가 사용될 수 있다.The protective substrate 30 is formed to cover the semiconductor chip 11 attached to the upper portion of the supporting substrate 20 and protects the semiconductor chip 11 during the manufacturing process of the semiconductor device. An exposure hole 31 is formed in the protective substrate 30 so that the electrode pad 13 of the semiconductor chip 11 is exposed. The exposure holes 31 may be formed to a size such that most or all of the electrode pads 13 are exposed. As the material of the protection substrate 30, a flexible plastic material can be used so that the semiconductor chip 11 can be covered.

배선기판(40)은 지지기판(20) 위에 부착된 반도체 칩(11)을 덮도록 적층된다. 이러한 배선기판(40)으로는 인쇄회로기판, 리드프레임 또는 세라믹기판이 사용될 수 있다. 인쇄회로기판으로는 연성 또는 경성 인쇄회로기판이 사용될 수 있다. 배선기판(40)은 반도체 칩(11)의 전극 패드(13)와 전기적으로 연결되는 배선패턴(43)이 형성되어 있다. 배선패턴(43)은 배선기판(40)의 상부의 관통 홀(41)들의 주위에 형성되어 있으며, 관통 홀(41)에 형성되는 금속 플러그(50)와 전기적으로 연결된다.The wiring board 40 is stacked so as to cover the semiconductor chip 11 attached on the supporting substrate 20. [ As the wiring board 40, a printed circuit board, a lead frame, or a ceramic board can be used. As the printed circuit board, a flexible or rigid printed circuit board can be used. A wiring pattern 43 electrically connected to the electrode pads 13 of the semiconductor chip 11 is formed on the wiring board 40. The wiring pattern 43 is formed around the through holes 41 in the upper portion of the wiring board 40 and is electrically connected to the metal plug 50 formed in the through hole 41.

그리고 금속 플러그(50)는 반도체 칩(11)의 전극 패드(13)와 배선기판(40)의 배선패턴(43)을 전기적으로 연결한다. 이러한 금속 플러그(50)는 도금 또는 진공 증착에 의해 형성될 수 있다. 도금 방법으로는 전해 도금 또는 무전해 도금 방법이 사용될 수 있다. 금속 플러그(50)의 소재로는 전기전도성이 양호한 소재, 예컨대 금, 구리, 알루미늄, 니켈 또는 티타늄 등이 사용될 수 있으며, 이것에 한정되는 것은 아니다.The metal plug 50 electrically connects the electrode pad 13 of the semiconductor chip 11 and the wiring pattern 43 of the wiring board 40. The metal plug 50 may be formed by plating or vacuum deposition. Electroless plating or electroless plating may be used as the plating method. As the material of the metal plug 50, a material having good electrical conductivity, such as gold, copper, aluminum, nickel, or titanium, may be used, but is not limited thereto.

또한 금속 플러그(50)는 배선기판(40)의 상부면에 형성된 배선패턴(43)과 별도의 제조 공정으로 형성하거나, 금속 플러그(50)를 형성하는 공정에서 일체로 함께 형성할 수도 있다.The metal plug 50 may be formed in a separate manufacturing process from the wiring pattern 43 formed on the upper surface of the wiring board 40 or integrally formed in the process of forming the metal plug 50.

한편 제1 실시예에서는 보호기판(30)을 사용하는 예를 개시하였지만 사용하지 않을 수도 있다.On the other hand, in the first embodiment, an example of using the protective substrate 30 is disclosed, but the protective substrate 30 may not be used.

이와 같은 제1 실시예에 따른 반도체 칩의 전기적 연결 구조(90)를 구현하기 위한 전기적 연결 방법에 대해서 도 1 내지 도 5를 참조하여 설명하면 다음과 같다. 여기서 도 2 내지 도 5은 도 1의 반도체 칩(11)의 전기적 연결 방법에 따른 각 단계를 보여주는 도면들이다.An electrical connection method for implementing the electrical connection structure 90 of the semiconductor chip according to the first embodiment will now be described with reference to FIGS. 1 to 5. FIG. 2 to 5 are views showing respective steps according to an electrical connection method of the semiconductor chip 11 of FIG.

먼저 도 2에 도시된 바와 같이, 지지기판(20)을 준비한다.First, as shown in FIG. 2, a support substrate 20 is prepared.

다음으로 도 3에 도시된 바와 같이. 지지기판(20) 위에 복수의 반도체 칩(11)을 부착한다. 이때 반도체 칩(11)은 복수의 반도체 칩(11)으로 분할된 웨이퍼에서 지지기판(20) 상부로 제공될 수 있다. 즉 통상적인 반도체 칩(11)의 방식을 통하여 지지기판(20) 위에 부착될 수 있다. 반도체 칩(11)은 일면에 형성된 전극 패드(13)가 지지기판(20)의 상부로 노출되게 부착된다.Next, as shown in FIG. A plurality of semiconductor chips (11) are attached to the support substrate (20). At this time, the semiconductor chip 11 may be provided on the support substrate 20 on the wafer divided by the plurality of semiconductor chips 11. [ That is, on the support substrate 20 through a conventional method of the semiconductor chip 11. [ The semiconductor chip 11 is attached so that the electrode pads 13 formed on one surface thereof are exposed to the upper portion of the supporting substrate 20. [

다음으로 도 4에 도시된 바와 같이, 지지기판(20)의 상부에 부착된 반도체 칩(11)을 덮도록 보호기판(30)을 반도체 칩(11)에 부착한다. 보호기판(30)은 반도체 칩(11)에만 부착할 수도 있고, 지지기판(20)의 상부면과 반도체 칩(11) 전체를 덮도록 형성할 수 있다. 이때 보호기판(30)의 노출 홀(31)을 통하여 반도체 칩(11)의 전극 패드(13)는 외부로 노출된다.4, the protective substrate 30 is attached to the semiconductor chip 11 so as to cover the semiconductor chip 11 attached to the upper portion of the supporting substrate 20. As shown in FIG. The protection substrate 30 may be attached only to the semiconductor chip 11 or cover the entire upper surface of the supporting substrate 20 and the semiconductor chip 11. At this time, the electrode pads 13 of the semiconductor chip 11 are exposed to the outside through the exposure holes 31 of the protection substrate 30.

이어서 도 5에 도시된 바와 같이, 보호기판(30)으로 덮인 반도체 칩(11)의 일면에 배선기판(40)을 적층한다. 배선기판(40)은 관통 홀(41)을 통하여 반도체 칩(11)의 전극 패드(13)가 노출되게 반도체 칩(11)의 일면에 적층된다. 이때 배선기판(40)은 아래에 위치하는 복수의 반도체 칩(11) 전체를 덮도록 수 있는 스트립 형태의 배선기판(40)을 예시하였지만, 복수의 반도체 칩(11)에 개별적으로 적층되는 단위 배선기판(40)이 사용될 수 있다.Then, as shown in FIG. 5, the wiring board 40 is laminated on one surface of the semiconductor chip 11 covered with the protective substrate 30. Next, as shown in FIG. The wiring board 40 is stacked on one surface of the semiconductor chip 11 so that the electrode pads 13 of the semiconductor chip 11 are exposed through the through holes 41. [ The wiring board 40 is illustrated as a strip-shaped wiring board 40 capable of covering the entire plurality of semiconductor chips 11 located below the wiring board 40. However, Substrate 40 may be used.

보호기판(30) 위에 적층된 배선기판(40)을 안정적으로 고정할 수 있는 압착 부재나 접착 부재가 사용될 수 있다. 예컨대 접착 부재를 사용하는 경우, 보호기판(30)과 배선기판(40) 사이에 개재될 수 있다. 접착 부재로는 액상 또는 테이프 형상의 접착 부재가 사용될 수 있다.A pressing member or an adhesive member capable of stably fixing the wiring board 40 laminated on the protective substrate 30 can be used. For example, when an adhesive member is used, it may be interposed between the protective substrate 30 and the wiring substrate 40. As the adhesive member, a liquid or tape adhesive member may be used.

그리고 도 1에 도시된 바와 같이, 도금 또는 진공 증착을 통하여 금속 플러그(50)를 형성한다. 금속 플러그(50)는 관통 홀(41)을 통하여 충전되어 전극 패드(13)들과 배선기판(40)의 배선패턴(43)을 전기적으로 연결한다. 이때 금속 플러그(50)는 도금이나 진공 증착 방법으로 형성한다.Then, as shown in FIG. 1, a metal plug 50 is formed through plating or vacuum deposition. The metal plug 50 is filled through the through hole 41 to electrically connect the electrode pads 13 and the wiring pattern 43 of the wiring board 40. At this time, the metal plug 50 is formed by plating or vacuum deposition.

이와 같이 금속 플러그(50)는 도금이나 진공 증착 방법으로 반도체 칩(11)의 전극 패드(13)에서 시작하여 배선기판(40)의 관통 홀(41)을 충전하게 형성된 후, 배선기판(40)의 상부면에 형성된 배선패턴(43)에 연결된다.The metal plug 50 is formed by plating or vacuum evaporation to fill the through hole 41 of the wiring substrate 40 starting from the electrode pad 13 of the semiconductor chip 11, To the wiring pattern 43 formed on the upper surface of the semiconductor device.

이와 같이 제1 실시예에 따르면, 반도체 칩(11)의 전극 패드(13)들에 각각 대응되게 관통 홀(41)들이 형성된 배선기판(40)의 일면에 반도체 칩(11)을 배치한 이후에, 관통 홀(41)을 도금 또는 진공 증착을 통하여 충전하여 금속 플러그(50)를 형성하여 반도체 칩(11)과 배선기판(40)을 전기적으로 연결하기 때문에, 반도체 칩(11)과 배선기판(40) 사이의 안정적인 접합을 구현할 수 있다. 즉 배선기판(40)의 관통 홀(41)을 도금 또는 진공 증착을 통하여 충전함으로써, 반도체 칩(11)의 전극 패드(13)와 배선기판(40) 간의 전기적 연결을 일괄적으로 수행하기 때문에, 반도체 칩(11)과 배선기판(40) 사이의 안정적인 접합을 구현할 수 있다.As described above, according to the first embodiment, after the semiconductor chip 11 is disposed on one side of the wiring board 40 having the through holes 41 corresponding to the electrode pads 13 of the semiconductor chip 11, And the through hole 41 are filled through plating or vacuum deposition to form the metal plug 50 to electrically connect the semiconductor chip 11 and the wiring board 40. This allows the semiconductor chip 11 and the wiring board 40 can be realized. Since the electrical connection between the electrode pads 13 of the semiconductor chip 11 and the wiring board 40 is collectively performed by filling the through holes 41 of the wiring board 40 through plating or vacuum deposition, Stable bonding between the semiconductor chip 11 and the wiring board 40 can be realized.

그리고 배선기판(40)에 금속 플러그(50)를 형성하는 공정을 통하여 반도체 칩(11)과 배선기판(40) 사이의 연결을 일괄적으로 수행하기 때문에, 반도체 칩의 전기적 연결 구조(90)를 포함한 반도체 소자의 제조 공정을 간소화할 수 있다.Since the connection between the semiconductor chip 11 and the wiring board 40 is performed collectively through the process of forming the metal plug 50 on the wiring board 40, The manufacturing process of the semiconductor device including the semiconductor device can be simplified.

특히 금속 플러그(50)의 형성 공정 시 배선기판(40)의 상부면에 형성될 배선패턴(43)의 형성 공정을 일괄적으로 수행할 수 있기 때문에, 반도체 칩의 전기적 연결 구조(90)를 포함한 반도체 소자의 제조 공정을 간소화할 수 있다. 이 경우, 금속 플러그(50)을 형성하는 공정에서 배선기판(40)의 상부면 전체에 금속층이 형성될 수 있다. 금속층은 사진 공정을 통하여 배선패턴(43)으로 형성될 수 있다. 또는 배선기판(40)의 상부면에 관통 홀(41)을 포함하여 배선패턴(43)으로 형성된 영역에 대응되게 개방부가 형성된 마스크 필름을 형성한 후, 금속 플러그(50)와 배선패턴(43)을 일괄적으로 형성할 수 있다. 이후에 마스크 필름은 배선기판(40)의 상부면에서 제거함으로써, 금속 플러그(50)와 배선패턴(43)을 형성할 수 있다. 마스크 필름으로는 감광막 또는 플라스틱 소재의 필름이 사용될 수 있다.Since the step of forming the wiring pattern 43 to be formed on the upper surface of the wiring board 40 can be collectively performed in the process of forming the metal plug 50, The manufacturing process of the semiconductor device can be simplified. In this case, a metal layer may be formed on the entire upper surface of the wiring board 40 in the step of forming the metal plug 50. The metal layer may be formed of the wiring pattern 43 through a photolithography process. The metal plug 50 and the wiring pattern 43 may be formed on the upper surface of the wiring board 40 after forming the mask film including the through holes 41 and correspondingly to the regions formed by the wiring patterns 43, Can be collectively formed. Thereafter, the mask film is removed from the upper surface of the wiring board 40, whereby the metal plug 50 and the wiring pattern 43 can be formed. As the mask film, a photosensitive film or a plastic film may be used.

이와 같은 제1 실시예에 따른 반도체 칩의 전기적 연결 구조(90)를 이용하여 도 1 내지 도 7에 도시된 바와 같이 반도체 소자(100)를 제조할 수 있다. 여기서 도 6 및 도 7은 도 1의 반도체 칩의 전기적 연결 구조(90)를 갖는 반도체 소자(100)의 제조 방법에 따른 각 단계를 보여주는 도면들이다.The semiconductor device 100 can be manufactured as shown in FIGS. 1 to 7 by using the electrical connection structure 90 of the semiconductor chip according to the first embodiment. Here, FIGS. 6 and 7 are views showing respective steps of the method for manufacturing the semiconductor device 100 having the electrical connection structure 90 of the semiconductor chip of FIG.

제1 실시예에 따른 반도체 소자(100)의 제조 방법에 있어서, 도 1 내지 도 5에 따른 반도체 칩의 전기적 연결 구조(90)는 동일한 방법으로 형성할 수 있다.In the method of manufacturing the semiconductor device 100 according to the first embodiment, the electrical connection structure 90 of the semiconductor chip according to FIGS. 1 to 5 may be formed in the same manner.

다음으로 도 6에 도시된 바와 같이, 제1 실시예에 따른 반도체 칩의 전기적 연결 구조(도 1의 90)를 보호하기 위해서 봉합 부재(60)를 투입할 수 있다. 이때 봉합 부재(60)는 액상 형태로 지지기판(20)과 배선기판(40) 사이에 주입되어 지지기판(20)과 배선기판(40) 사이의 공간을 메워, 반도체 칩(11)을 외부 환경으로부터 보호하면서 제조될 반도체 소자(도 7의 100)의 강도를 높일 수 있다.Next, as shown in Fig. 6, the sealing member 60 may be inserted to protect the electrical connection structure (90 in Fig. 1) of the semiconductor chip according to the first embodiment. The seal member 60 is injected between the support substrate 20 and the wiring substrate 40 in the form of a liquid to fill the space between the support substrate 20 and the wiring substrate 40, It is possible to increase the strength of the semiconductor element to be manufactured (100 in Fig.

그리고 도 7에 도시된 바와 같이, 절단 부재(70)를 이용하여 절단함으로써, 개별 반도체 소자(100)를 얻을 수 있다. 이때 절단 부재(70)를 이용한 절단 공정은 반도체 칩(11)들 사이의 영역을 절단하여 개별 반도체 소자(100)를 얻을 수 있다. 반도체 소자(100)에 있어서, 배선기판(40)의 상부로 노출된 배선패턴(43)은 외부접속단자로 직접 활용하거나, 외부접속단자가 접속될 수 있는 패드로 사용될 수 있다.Then, as shown in Fig. 7, the individual semiconductor element 100 can be obtained by cutting with the cutting member 70. Fig. At this time, in the cutting process using the cutting member 70, the area between the semiconductor chips 11 is cut to obtain an individual semiconductor device 100. [ In the semiconductor device 100, the wiring pattern 43 exposed to the upper portion of the wiring board 40 can be directly used as an external connection terminal or used as a pad to which an external connection terminal can be connected.

제1 실시예에 따른 반도체 소자(100)는 칩 스케일 패키지(chip scale package; CSP) 형태를 가질 수 있으며, 이것에 한정되는 것은 아니다.The semiconductor device 100 according to the first embodiment may have a chip scale package (CSP) shape, but is not limited thereto.

제2 실시예Second Embodiment

한편 제1 실시예에서는 판 형태의 지지기판(20)의 상부에 반도체 칩(11)이 부착된 예를 개시하였지만 이것에 한정되는 것은 아니다. 예컨대 도 8 및 도 9에 도시된 바와 같이, 지지기판(20)에 포켓(23)을 형성하고, 그 포켓(23)에 반도체 칩(11)을 수납할 수 있다. 여기서 도 8 및 도 9는 본 발명의 제2 실시예에 따른 반도체 칩의 전기적 연결 구조(190)를 보여주는 도면들이다.On the other hand, in the first embodiment, the example in which the semiconductor chip 11 is attached to the upper part of the plate-shaped supporting substrate 20 is described, but the present invention is not limited thereto. For example, as shown in Figs. 8 and 9, pockets 23 can be formed on the support substrate 20, and the semiconductor chips 11 can be housed in the pockets 23. Fig. 8 and 9 are views showing the electrical connection structure 190 of the semiconductor chip according to the second embodiment of the present invention.

도 8 및 도 9를 참조하면, 제2 실시예에 따른 반도체 칩의 전기적 연결 구조(190)는 지지기판(20), 반도체 칩(11), 보호기판(30), 배선기판(40) 및 금속 플러그(50)를 구비한다는 점에서 제1 실시예와 동일하다. 하지만 제2 실시예에서는 지지기판(20)에 반도체 칩(11)이 수납될 수 있는 포켓(23)이 형성되어 있다는 점에서 제1 실시예와 비교하여 차이가 있다.8 and 9, the electrical connection structure 190 of the semiconductor chip according to the second embodiment includes a support substrate 20, a semiconductor chip 11, a protection substrate 30, a wiring substrate 40, Is the same as the first embodiment in that a plug 50 is provided. However, the second embodiment differs from the first embodiment in that the pockets 23 for accommodating the semiconductor chips 11 are formed on the support substrate 20.

지지기판(20)은 상부에 반도체 칩(11)이 수납될 수 있는 포켓(23)이 형성되어 있고, 그 포켓(23)에 각각 반도체 칩(11)이 수납된다.The support substrate 20 is provided with a pocket 23 on which a semiconductor chip 11 can be stored. The semiconductor chip 11 is housed in the pocket 23.

반도체 칩(11)은 일면에 형성된 전극 패드(13)들이 외부에 노출되게 지지기판(20)의 포켓(23)에 수납된다.The semiconductor chip 11 is housed in the pockets 23 of the supporting substrate 20 so that the electrode pads 13 formed on one surface thereof are exposed to the outside.

그리고 보호기판(30)은 지지기판(20)의 상부에 부착된 반도체 칩(11)을 덮도록 형성된다. 배선기판(40)은 지지기판(20) 위에 부착된 반도체 칩(11)을 덮도록 적층된다. 금속 플러그(50)는 반도체 칩(11)의 전극 패드(13)와 배선기판(40)의 배선패턴(43)을 전기적으로 연결한다.The protective substrate 30 is formed so as to cover the semiconductor chip 11 attached to the upper portion of the supporting substrate 20. The wiring board 40 is stacked so as to cover the semiconductor chip 11 attached on the supporting substrate 20. [ The metal plug 50 electrically connects the electrode pad 13 of the semiconductor chip 11 and the wiring pattern 43 of the wiring board 40.

이때 제2 실시예에서는 지지기판(20)에 형성된 포켓(23)에 반도체 칩(11)이 완전히 수납된 예를 개시하였지만 이것에 한정되는 것은 아니다. 예컨대 반도체 칩(11)의 일부가 지지기판(20)의 상부로 돌출될 수 있는 깊이로 지지기판(20)에 포켓(23)이 형성될 수도 있다.At this time, in the second embodiment, the example in which the semiconductor chip 11 is completely housed in the pocket 23 formed in the support substrate 20 is described, but the present invention is not limited thereto. The pockets 23 may be formed in the supporting substrate 20 at a depth such that a part of the semiconductor chip 11 can protrude to the upper portion of the supporting substrate 20, for example.

제2 실시예에서는 지지기판(20)에 형성된 포켓(23)에 반도체 칩(11)이 완전히 수납되되, 지지기판(20)의 상부면과 반도체 칩(11)의 일면이 거의 동일면에 위치하게 배치되기 때문에, 제2 실시예에 따른 반도체 칩의 전기적 연결 구조(190)를 이용한 반도체 소자의 제조 시 봉합 부재(60)를 이용한 봉합 공정은 생략할 수 있다.In the second embodiment, the semiconductor chip 11 is completely housed in the pocket 23 formed in the support substrate 20, and the upper surface of the support substrate 20 and one surface of the semiconductor chip 11 are arranged The sealing process using the sealing member 60 can be omitted in manufacturing the semiconductor device using the electrical connection structure 190 of the semiconductor chip according to the second embodiment.

제2 실시예에 따른 반도체 칩의 전기적 연결 구조(190)를 이용한 반도체 소자는 도 9에서 반도체 칩(11)들 사이의 영역을 절단 부재로 절단함으로써 획득할 수 있다.The semiconductor device using the electrical connection structure 190 of the semiconductor chip according to the second embodiment can be obtained by cutting the region between the semiconductor chips 11 with a cutting member in Fig.

제2 실시예에 따른 반도체 소자는 칩 스케일 패키지(CSP) 형태를 가질 수 있으며, 이것에 한정되는 것은 아니다.The semiconductor device according to the second embodiment may have a chip scale package (CSP) shape, but is not limited thereto.

제3 실시예Third Embodiment

한편 제2 실시예에서는 지지기판(20)에 포켓(23)을 형성하는 예를 개시하였지만 이것에 한정되는 것은 아니다. 예컨대 도 10 및 도 11에 도시된 바와 같이, 배선기판(40)에 포켓(45)을 형성할 수도 있다. 여기서 도 10 및 도 11은 본 발명의 제3 실시예에 따른 반도체 칩의 전기적 연결 구조(290)를 보여주는 도면들이다.On the other hand, in the second embodiment, the example in which the pockets 23 are formed in the support substrate 20 is described, but the present invention is not limited thereto. For example, as shown in Figs. 10 and 11, the pockets 45 may be formed in the wiring board 40. Fig. 10 and 11 are views showing an electrical connection structure 290 of the semiconductor chip according to the third embodiment of the present invention.

도 10 및 도 11을 참조하면, 제3 실시예에 따른 반도체 칩의 전기적 연결 구조(290)는 반도체 칩(11), 배선기판(40) 및 금속 플러그(50)를 포함한다.10 and 11, the electrical connection structure 290 of the semiconductor chip according to the third embodiment includes a semiconductor chip 11, a wiring board 40, and a metal plug 50.

배선기판(40)은 하부에 반도체 칩(11)이 수납될 수 있는 포켓(45)이 형성되어 있고, 그 포켓(45)에 각각 반도체 칩(11)이 수납된다. 포켓(45)의 바닥면에는 반도체 칩(11)의 전극 패드(13)에 대응되는 관통 홀(41)이 형성되어 있다.The wiring board 40 has a pocket 45 in which a semiconductor chip 11 can be received. The semiconductor chip 11 is accommodated in the pocket 45. A through hole 41 corresponding to the electrode pad 13 of the semiconductor chip 11 is formed on the bottom surface of the pocket 45.

그리고 금속 플러그(50)는 반도체 칩(11)의 전극 패드(13)와 배선기판(40)의 배선패턴(43)을 전기적으로 연결한다.The metal plug 50 electrically connects the electrode pad 13 of the semiconductor chip 11 and the wiring pattern 43 of the wiring board 40.

이때 제3 실시예에 따른 반도체 칩의 전기적 연결 구조(290)는 반도체 칩(11)의 일면과 측면이 배선기판(40)의 포켓(45)에 수납되어 보호되기 때문에, 지지기판(20)과 보호기판(30)을 생략할 수 있다.Since the electrical connection structure 290 of the semiconductor chip according to the third embodiment stores the semiconductor chip 11 on one side and the side surface of the semiconductor chip 11 in the pockets 45 of the wiring substrate 40, The protective substrate 30 can be omitted.

이와 같이 제3 실시예에 따른 반도체 칩의 전기적 연결 구조(290)는 지지기판(20)과 보호기판(30)을 포함하지 않는 예를 개시하였지만 이것에 한정되는 것은 아니다. 예컨대 제3 실시예에 따른 반도체 칩의 전기적 연결 구조(290)는 지지기판(20) 또는 보호기판(30)을 더 포함할 수 있다.As described above, the example of the electrical connection structure 290 of the semiconductor chip according to the third embodiment does not include the support substrate 20 and the protection substrate 30, but the present invention is not limited thereto. For example, the electrical connection structure 290 of the semiconductor chip according to the third embodiment may further include the support substrate 20 or the protection substrate 30.

제3 실시예에 따른 반도체 칩의 전기적 연결 구조(290)를 이용한 반도체 소자는 도 11에서 반도체 칩(11)들 사이의 영역을 절단 부재로 절단함으로써 획득할 수 있다.The semiconductor device using the electrical connection structure 290 of the semiconductor chip according to the third embodiment can be obtained by cutting the region between the semiconductor chips 11 with the cutting member in Fig.

제3 실시예에 따른 반도체 소자는 칩 스케일 패키지(CSP) 형태를 가질 수 있으며, 이것에 한정되는 것은 아니다.The semiconductor device according to the third embodiment may have a chip scale package (CSP) shape, but is not limited thereto.

제4 실시예Fourth Embodiment

한편 제1 내지 제3 실시예에서는 웨이퍼 상에서 분리된 개별 반도체 칩(11)을 이용하여 반도체 칩의 전기적 연결 구조(90,190,290)를 구현하는 예를 개시하였지만 이것에 한정되는 것은 아니다. 예컨대 도 12 및 도 13에 도시된 바와 같이, 복수의 반도체 칩(11)이 형성된 웨이퍼(10)를 이용하여 반도체 칩의 전기적 연결 구조(390)를 구현할 수 있다. 여기서 도 12 및 도 13은 본 발명의 제4 실시예에 따른 반도체 칩의 전기적 연결 구조(390)를 보여주는 도면들이다.On the other hand, in the first to third embodiments, the example in which the electrical connection structure (90, 190, 290) of the semiconductor chip is implemented using the discrete semiconductor chip 11 separated on the wafer is described, but the invention is not limited thereto. 12 and 13, an electrical connection structure 390 of a semiconductor chip can be implemented using a wafer 10 having a plurality of semiconductor chips 11 formed thereon. 12 and 13 are views showing the electrical connection structure 390 of the semiconductor chip according to the fourth embodiment of the present invention.

도 12 및 도 13을 참조하면, 제4 실시예에 따른 반도체 칩의 전기적 연결 구조(390)는 지지기판(20), 웨이퍼(10), 배선기판(40) 및 금속 플러그(50)를 구비한다.12 and 13, the electrical connection structure 390 of the semiconductor chip according to the fourth embodiment includes a support substrate 20, a wafer 10, a wiring board 40, and a metal plug 50 .

웨이퍼(10)는 하부면에 지지기판(20)이 부착되어 있다. 웨이퍼(10)는 복수의 반도체 칩(11)이 행과 열을 맞추어 격자 형태로 형성된 구조를 가지며, 복수의 반도체 칩(11)은 절단 영역(15)에 의해 구분된다. 이때 지지기판(20)은 웨이퍼(10)를 고정하는 부재로서, 웨이퍼(10)를 개별 반도체 칩(11)으로 분리할 때 웨이퍼(10)를 지지하는 용도로 사용되는 플라스틱 소재의 다이싱 테이프(dicing tape)가 사용될 수 있다.A support substrate 20 is attached to the lower surface of the wafer 10. The wafer 10 has a structure in which a plurality of semiconductor chips 11 are formed in a lattice pattern in a row and a row, and the plurality of semiconductor chips 11 are divided by a cut region 15. The support substrate 20 is a member for fixing the wafer 10 and is made of a plastic dicing tape used for supporting the wafer 10 when the wafer 10 is separated into individual semiconductor chips 11 dicing tape may be used.

배선기판(40)은 지지기판(20) 위에 부착된 웨이퍼(10)를 덮도록 적층된다. 배선기판(40)은 반도체 칩(11)의 전극 패드(13)들에 각각 대응되게 관통 홀(41)들이 형성되어 있다. 배선기판(40)의 상부면에 형성된 배선패턴(43)은 절단 영역(15)의 안쪽에 형성된다.The wiring board 40 is stacked so as to cover the wafer 10 attached on the supporting substrate 20. [ The wiring board 40 has through holes 41 corresponding to the electrode pads 13 of the semiconductor chip 11. The wiring pattern 43 formed on the upper surface of the wiring board 40 is formed inside the cut region 15. [

그리고 금속 플러그(50)는 반도체 칩(11)의 전극 패드(13)와 배선기판(40)의 배선패턴(43)을 전기적으로 연결한다. 금속 플러그(50)는 관통 홀(41)을 통하여 충전되어 전극 패드(13)들과 배선기판(40)을 각각 전기적으로 연결한다.The metal plug 50 electrically connects the electrode pad 13 of the semiconductor chip 11 and the wiring pattern 43 of the wiring board 40. The metal plug 50 is filled through the through hole 41 to electrically connect the electrode pads 13 and the wiring board 40 to each other.

이때 제4 실시예에 따른 반도체 칩의 전기적 연결 구조(390)는 반도체 칩(11)들이 웨이퍼(10)에 일괄적으로 형성된 구조를 갖기 때문에, 반도체 칩(11)과 배선기판(40) 사이에 개재되는 보호기판(30)을 생략할 수 있다.The electrical connection structure 390 of the semiconductor chip according to the fourth embodiment has a structure in which the semiconductor chips 11 are collectively formed on the wafer 10 so that the electrical connection structure 390 between the semiconductor chip 11 and the wiring board 40 The protective substrate 30 interposed therebetween can be omitted.

이와 같이 제4 실시예에 따른 반도체 칩의 전기적 연결 구조(390)는 보호기판(30)을 포함하지 않는 예를 개시하였지만 이것에 한정되는 것은 아니다. 즉 제4 실시예에 따른 반도체 칩의 전기적 연결 구조(390)는 보호기판(30)을 더 포함하여 구성될 수 있다.As described above, the example of the electrical connection structure 390 of the semiconductor chip according to the fourth embodiment does not include the protection substrate 30, but the invention is not limited thereto. That is, the electrical connection structure 390 of the semiconductor chip according to the fourth embodiment may further include the protection substrate 30.

그리고 제4 실시예에 따른 반도체 칩의 전기적 연결 구조(390)를 이용한 반도체 소자는 도 9에서 반도체 칩(11)들 사이의 절단 영역(15)을 절단 부재로 절단함으로써 획득할 수 있다. 웨이퍼(10)를 개별 반도체 소자로 절단한 이후에, 지지기판(20) 상에 반도체 소자 부분은 지지기판(20)에서 분리된다. 이때 지지기판(20)은 반도체 소자의 반도체 칩(11)에 부착된 형태로 남아 있을 수도 있고 제거될 수도 있다.The semiconductor device using the electrical connection structure 390 of the semiconductor chip according to the fourth embodiment can be obtained by cutting the cut region 15 between the semiconductor chips 11 in FIG. 9 with a cutting member. After the wafer 10 is cut into discrete semiconductor elements, the semiconductor element portions are separated on the supporting substrate 20 on the supporting substrate 20. At this time, the supporting substrate 20 may remain in the form attached to the semiconductor chip 11 of the semiconductor element or may be removed.

제4 실시예에 따른 반도체 소자는 웨이퍼 레벨(wafer level)의 칩 스케일 패키지(CSP) 형태를 갖는다.The semiconductor device according to the fourth embodiment has a wafer level chip scale package (CSP) shape.

한편, 본 명세서와 도면에 개시된 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게는 자명한 것이다.It should be noted that the embodiments disclosed in the present specification and drawings are only illustrative of specific examples for the purpose of understanding, and are not intended to limit the scope of the present invention. It will be apparent to those skilled in the art that other modifications based on the technical idea of the present invention are possible in addition to the embodiments disclosed herein.

10 : 웨이퍼
11 : 반도체 칩
13 : 전극 패드
15 : 절단 영역
20 : 지지기판
23 : 포켓
30 : 보호기판
31 : 노출 홀
40 : 배선기판
41 : 관통 홀
43 : 배선패턴
45 : 포켓
50 : 금속 플러그
60 : 봉합 부재
70 : 절단 부재
90,190,290,390 : 반도체 칩의 전기적 연결 구조
100 : 반도체 소자10: wafer
11: Semiconductor chip
13: Electrode pad
15: Cutting area
20: Support substrate
23: Pocket
30: Protective substrate
31: Exposure hole
40: wiring board
41: Through hole
43: wiring pattern
45: Pocket
50: metal plug
60: sealing member
70: cutting member
90,190,290,390: Electrical connection structure of semiconductor chip
100: semiconductor element

Claims (20)

일면에 전극 패드들이 형성된 반도체 칩;
상기 반도체 칩의 전극 패드들에 각각 대응되게 관통 홀들이 형성되어 있으며, 일면이 상기 관통 홀들을 통해 상기 전극 패드들이 노출되게 상기 반도체 칩 위에 적층되고, 상기 일면에 반대되는 면에 배선패턴이 형성되는 배선기판;
상기 관통 홀을 통하여 충전되어 상기 전극 패드들과 상기 배선기판의 배선패턴을 각각 전기적으로 연결하는 복수의 금속 플러그;
를 포함하는 것을 특징으로 하는 반도체 칩의 전기적 연결 구조.A semiconductor chip having electrode pads formed on one surface thereof;
Wherein the semiconductor chip has through holes corresponding to the electrode pads of the semiconductor chip, one surface of which is laminated on the semiconductor chip so as to expose the electrode pads through the through holes, and a wiring pattern is formed on the surface opposite to the one surface A wiring board;
A plurality of metal plugs which are filled through the through holes and electrically connect the wiring patterns of the wiring pads and the electrode pads, respectively;
And an electrical connection structure of the semiconductor chip. 삭제delete 제1항에 있어서,
상기 금속 플러그와 상기 배선패턴은 상기 배선기판에 일체로 형성되는 것을 특징으로 하는 반도체 칩의 전기적 연결 구조.The method according to claim 1,
Wherein the metal plug and the wiring pattern are integrally formed on the wiring board. 제1항에 있어서,
상기 금속 플러그는 도금 또는 진공 증착에 의해 형성되는 것을 특징으로 하는 반도체 칩의 전기적 연결 구조.The method according to claim 1,
Wherein the metal plug is formed by plating or vacuum deposition. 제1항에 있어서,
상기 배선기판에는 상기 반도체 칩이 수납될 수 있는 제1 포켓이 형성되어 있는 것을 특징으로 하는 반도체 칩의 전기적 연결 구조.The method according to claim 1,
Wherein the wiring board is provided with a first pocket in which the semiconductor chip can be housed. 제1항에 있어서,
상기 반도체 칩의 일면에 반대되는 면에 부착된 지지기판;
을 더 포함하는 것을 특징으로 하는 반도체 칩의 전기적 연결 구조.The method according to claim 1,
A support substrate attached to a surface opposite to one surface of the semiconductor chip;
And electrically connecting the semiconductor chip to the semiconductor chip. 제6항에 있어서,
상기 지지기판에는 상기 반도체 칩이 수납될 수 있는 제2 포켓이 형성되어 있는 것을 특징으로 하는 반도체 칩의 전기적 연결 구조.The method according to claim 6,
Wherein the supporting substrate is provided with a second pocket for accommodating the semiconductor chip. 제6항에 있어서,
상기 지지기판은 금속, 플라스틱 또는 세라믹 소재로 제조된 것을 특징으로 하는 반도체 칩의 전기적 연결 구조.The method according to claim 6,
Wherein the supporting substrate is made of metal, plastic or ceramic material. 제1항에 있어서,
상기 반도체 칩과 배선기판 사이에 개재되며, 상기 반도체 칩의 전극 패드가 노출되게 노출 홀이 형성된 보호기판;
을 더 포함하는 것을 특징으로 하는 반도체 칩의 전기적 연결 구조.The method according to claim 1,
A protective substrate interposed between the semiconductor chip and the wiring board and having an exposure hole exposing an electrode pad of the semiconductor chip;
And electrically connecting the semiconductor chip to the semiconductor chip. 제9항에 있어서,
상기 보호기판에는 상기 반도체 칩이 수납될 수 있는 제3 포켓이 형성되어 있는 것을 특징으로 하는 반도체 칩의 전기적 연결 구조.10. The method of claim 9,
Wherein the protective substrate is provided with a third pocket in which the semiconductor chip can be housed. 제9항에 있어서,
상기 보호기판은 절연성의 플라스틱 소재로 제조된 것을 특징으로 하는 반도체 칩의 전기적 연결 구조.10. The method of claim 9,
Wherein the protective substrate is made of an insulating plastic material. 제1항에 있어서,
상기 배선기판은 인쇄회로기판, 리드프레임 또는 세라믹기판을 포함하는 것을 특징으로 하는 반도체 칩의 전기적 연결 구조.The method according to claim 1,
Wherein the wiring board includes a printed circuit board, a lead frame, or a ceramic substrate. 제1항에 있어서,
상기 반도체 칩이 실장된 배선기판의 면을 봉합하는 봉합 부재;
를 더 포함하는 것을 특징으로 하는 반도체 칩의 전기적 연결 구조.The method according to claim 1,
A sealing member for sealing the surface of the wiring board on which the semiconductor chip is mounted;
And an electrical connection structure of the semiconductor chip. 일면에 전극 패드들이 형성된 복수의 반도체 칩;
상기 복수의 반도체 칩의 전극 패드들에 각각 대응되게 관통 홀들이 형성되어 있으며, 일면이 상기 관통 홀들을 통해 상기 전극 패드들이 노출되게 상기 복수의 반도체 칩 위에 적층되고, 상기 일면에 반대되는 면에 배선패턴이 형성되는 배선기판;
상기 관통 홀을 통하여 충전되어 상기 복수의 반도체 칩의 전극 패드들과 상기 배선기판의 배선패턴을 각각 전기적으로 연결하는 복수의 금속 플러그;
를 포함하는 것을 특징으로 하는 반도체 칩의 전기적 연결 구조.A plurality of semiconductor chips having electrode pads on one surface thereof;
Wherein the semiconductor chips are stacked on the plurality of semiconductor chips so as to expose the electrode pads through the through holes and one surface of the semiconductor pads is stacked on the surface opposite to the one surface, A wiring board on which a pattern is formed;
A plurality of metal plugs filled through the through holes and electrically connecting the electrode pads of the plurality of semiconductor chips to the wiring pattern of the wiring board;
And an electrical connection structure of the semiconductor chip. 제14항에 있어서,
상기 복수의 반도체 칩은 일괄적으로 형성된 웨이퍼인 것을 특징으로 하는 반도체 칩의 전기적 연결 구조.15. The method of claim 14,
Wherein the plurality of semiconductor chips are collectively formed as a wafer. 일면에 전극 패드들이 형성된 반도체 칩을 준비하는 단계;
상기 반도체 칩의 전극 패드들에 각각 대응되게 관통 홀들이 형성된 배선기판을 상기 관통 홀들을 통해 전극 패드들이 노출되게 상기 반도체 칩 위에 적층하는 단계;
상기 관통 홀을 충전하여 상기 전극 패드들과 상기 배선기판을 각각 전기적으로 연결하되, 상기 반도체 칩이 적층된 배선기판의 일면에 반대되는 면에 형성된 배선패턴과 전기적으로 연결되는 금속 플러그를 형성하는 단계;
를 포함하는 것을 특징으로 하는 반도체 칩의 전기적 연결 방법.Preparing a semiconductor chip having electrode pads on one surface thereof;
Stacking a wiring board having through holes corresponding to electrode pads of the semiconductor chip on the semiconductor chip such that electrode pads are exposed through the through holes;
Forming a metal plug electrically connected to a wiring pattern formed on a surface opposite to one surface of the wiring board on which the semiconductor chips are stacked by electrically connecting the electrode pads and the wiring board by filling the through holes, ;
And electrically connecting the semiconductor chip to the semiconductor chip. 제16항에 있어서, 상기 적층하는 단계 이전에 수행되는,
반도체 칩의 전극 패드들이 형성된 일면에 반대되는 면에 지지기판을 부착하는 단계;
를 더 포함하는 것을 특징으로 하는 반도체 칩의 전기적 연결 방법.17. The method of claim 16, further comprising:
Attaching a supporting substrate to a surface of the semiconductor chip opposite to a surface on which electrode pads are formed;
And electrically connecting the semiconductor chip to the semiconductor chip. 제16항에 있어서, 상기 적층하는 단계 이전에 수행되는,
상기 반도체 칩의 전극 패드들에 각각 대응되게 노출 홀들이 형성된 보호기판을 상기 노출 홀들을 통해 전극 패드들이 노출되게 상기 반도체 칩 위에 적층하는 단계;를 더 포함하며,
상기 배선기판은 상기 보호기판의 노출 홀과 상기 배선기판의 관통 홀이 연통되게 상기 보호기판 적층되는 것을 특징으로 하는 반도체 칩의 전기적 연결 방법.17. The method of claim 16, further comprising:
And stacking the protection substrate on the semiconductor chip with the electrode pads exposed through the exposure holes, wherein the protection substrate is formed with exposure holes corresponding to the electrode pads of the semiconductor chip,
Wherein the wiring board is laminated on the protective substrate so that the exposed holes of the protective substrate and the through holes of the wiring board are communicated with each other. 제16항에 있어서, 상기 금속 플러그를 형성하는 단계에서,
상기 금속 플러그와 상기 배선패턴은 상기 배선기판에 일체로 형성되는 것을 특징으로 하는 반도체 칩의 전기적 연결 방법.17. The method according to claim 16, wherein in the step of forming the metal plug,
Wherein the metal plug and the wiring pattern are integrally formed on the wiring board. 제16항에 있어서, 상기 금속 플러그를 형성하는 단계에서,
상기 금속 플러그는 도금 또는 진공 증착에 의해 형성되는 것을 특징으로 하는 반도체 칩의 전기적 연결 방법.17. The method according to claim 16, wherein in the step of forming the metal plug,
Wherein the metal plug is formed by plating or vacuum deposition.
KR1020130150978A 2013-12-05 2013-12-05 Electrical connecting structure and method of semiconductor chip Active KR101547207B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130150978A KR101547207B1 (en) 2013-12-05 2013-12-05 Electrical connecting structure and method of semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130150978A KR101547207B1 (en) 2013-12-05 2013-12-05 Electrical connecting structure and method of semiconductor chip

Publications (2)

Publication Number Publication Date
KR20150065544A KR20150065544A (en) 2015-06-15
KR101547207B1 true KR101547207B1 (en) 2015-08-25

Family

ID=53504435

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130150978A Active KR101547207B1 (en) 2013-12-05 2013-12-05 Electrical connecting structure and method of semiconductor chip

Country Status (1)

Country Link
KR (1) KR101547207B1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018135708A1 (en) * 2017-01-17 2018-07-26 주식회사 네패스 Method for producing semiconductor package
WO2018135707A1 (en) * 2017-01-17 2018-07-26 주식회사 네패스 Tray for producing semiconductor package
WO2018135706A1 (en) * 2017-01-17 2018-07-26 주식회사 네패스 Method for producing semiconductor package
KR101984929B1 (en) * 2017-01-17 2019-06-03 주식회사 네패스 Tray for manufacturing semiconductor package
WO2018135705A1 (en) * 2017-01-17 2018-07-26 주식회사 네패스 Method for producing semiconductor package

Also Published As

Publication number Publication date
KR20150065544A (en) 2015-06-15

Similar Documents

Publication Publication Date Title
CN109690761B (en) Stacked semiconductor die assembly with efficient thermal path and molded underfilling
TWI469309B (en) Integrated circuit package system
US6737750B1 (en) Structures for improving heat dissipation in stacked semiconductor packages
US20190295998A1 (en) Semiconductor device package and apparatus comprising the same
US7679178B2 (en) Semiconductor package on which a semiconductor device can be stacked and fabrication method thereof
JP5840479B2 (en) Semiconductor device and manufacturing method thereof
US20090127682A1 (en) Chip package structure and method of fabricating the same
US20120268899A1 (en) Reinforced fan-out wafer-level package
TW201214625A (en) Integrated circuit packaging system with stacked lead and method of manufacture thereof
JP2017038075A (en) Stackable molded ultra small electronic package including area array unit connector
CN107658274B (en) Semiconductor package structure and manufacturing method thereof
KR20200024499A (en) Stack package include bridge die
KR101547207B1 (en) Electrical connecting structure and method of semiconductor chip
KR20120062366A (en) Method for manufacturing multi-chip package
JP2010147070A (en) Semiconductor device
KR101059629B1 (en) Semiconductor Package Manufacturing Method
US8785297B2 (en) Method for encapsulating electronic components on a wafer
US8928150B2 (en) Multi-chip package and method of manufacturing the same
CN107958882A (en) Encapsulating structure of chip and preparation method thereof
US9576873B2 (en) Integrated circuit packaging system with routable trace and method of manufacture thereof
US10804190B2 (en) Multi-chip module and method for manufacturing same
US9082738B2 (en) Semiconductor package with improved thermal properties
US8907482B2 (en) Integrated circuit package including wire bond and electrically conductive adhesive electrical connections
JP3941654B2 (en) Manufacturing method of semiconductor package
KR100533761B1 (en) semi-conduSSor package

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20131205

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20150217

Patent event code: PE09021S01D

PG1501 Laying open of application
E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20150723

Patent event code: PE09021S02D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20150805

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20150819

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20150819

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20180724

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20180724

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20190620

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20190620

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20200617

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20210610

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20220614

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20230817

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20240710

Start annual number: 10

End annual number: 10