[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101521997B1 - 멀티 레벨 시그널링을 사용하는 메모리 카드 및 그것을포함하는 메모리 시스템 - Google Patents

멀티 레벨 시그널링을 사용하는 메모리 카드 및 그것을포함하는 메모리 시스템 Download PDF

Info

Publication number
KR101521997B1
KR101521997B1 KR1020080057973A KR20080057973A KR101521997B1 KR 101521997 B1 KR101521997 B1 KR 101521997B1 KR 1020080057973 A KR1020080057973 A KR 1020080057973A KR 20080057973 A KR20080057973 A KR 20080057973A KR 101521997 B1 KR101521997 B1 KR 101521997B1
Authority
KR
South Korea
Prior art keywords
data signal
voltage
signal
read
write
Prior art date
Application number
KR1020080057973A
Other languages
English (en)
Other versions
KR20090131954A (ko
Inventor
허석원
강민수
이창덕
신숭만
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080057973A priority Critical patent/KR101521997B1/ko
Priority to US12/487,381 priority patent/US8054689B2/en
Publication of KR20090131954A publication Critical patent/KR20090131954A/ko
Application granted granted Critical
Publication of KR101521997B1 publication Critical patent/KR101521997B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/16—Storage of analogue signals in digital stores using an arrangement comprising analogue/digital [A/D] converters, digital memories and digital/analogue [D/A] converters 

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명의 메모리 카드는, 플래시 메모리와, 상기 플래시 메모리에 기입될 기입 데이터 신호를 출력하는 메모리 인터페이스, 그리고 상기 기입 데이터 신호를 기입 전압 신호로 변환해서 상기 플래시 메모리로 제공하는 멀티레벨 변환기를 포함하며, 상기 기입 전압 신호는 상기 기입 데이터 신호의 복수의 비트들의 값에 따라서 서로 다른 전압 레벨을 갖는다. 메모리 컨트롤러와 플래시 메모리 간의 멀티 레벨 시그널링에 의해서 데이터 전송 속도가 향상된다.

Description

멀티 레벨 시그널링을 사용하는 메모리 카드 및 그것을 포함하는 메모리 시스템{MEMORY CARD USING MULTI-LEVEL SIGNALING AND MEMORY SYSTEM HAVING THE SAME}
본 발명은 메모리 카드에 관한 것이다.
오늘날 컴퓨터, 통신, 방송의 융합으로 진전되고 있는 IT 기술의 급속한 발달에 힘입어 고도의 첨단 전자 정보기기들이 끊임없이 출현하고 있다. 이와 같은 급속한 디지털 기술의 발전에 따라 멀티미디어 데이터를 저장할 수 있는 다양한 휴대용 저장 장치가 대중화되고 있다. 이러한 장치들은, 예를 들면, 디지털 캠코더, 디지털 카메라, MP3 플레이어, 디지털 녹음기, 휴대전화기, 개인 정보 단말기(PDA) 등에 사용되고 있으며, 이러한 장치에서 데이터를 저장하기 위한 매체로 대부분 메모리 소자를 이용하거나 소형 하드디스크를 사용하고 있다. 이중 일반적으로 널리 사용되는 이동식 메모리 카드로는 멀티미디어 카드(Multi-Media Card: MMC), SD 카드 (Secure Digital Card), CF 카드(Compact Flash Card), USB 플래시 디스크(USB Flash Disk), 메모리 스틱(Memory Stick) 등과 같은 착탈 가능하고, 경박, 단소한 이동식 메모리 카드가 있다. 메모리 카드는 우표 정도 크기의 저장 장치로, 전원 공급이 없어도 내용이 지워지지 않으며, 작은 크기와 풍부한 저장 능력 때문에 점차 정보생활의 필수품이 되고 있다.
이와 같은 메모리 카드와 퍼스널 컴퓨터, 디지털 캠코더, 디지털 카메라, MP3 플레이어, 디지털 녹음기, 휴대전화기, 개인 정보 단말기(PDA) 등의 호스트 간의 데이터 전송 속도는 메모리 카드와 호스트로 구성된 시스템의 동작 성능과 결부되는 중요한 요소이다.
일반적으로 메모리 카드는 메모리 소자, 그리고 호스트와 메모리 소자 간의 데이터 전송 인터페이스 및 메모리 카드에 대한 읽기/기입 동작 제어를 위한 컨트롤러를 포함한다. 메모리 소자와 컨트롤러 간의 데이터 전송 속도는 메모리 카드의 중요한 동작 성능 중 하나이다.
따라서 본 발명이 이루고자 하는 기술적 과제는, 동작 성능이 향상된 메모리 카드를 제공하는데 있다.
본 발명의 다른 기술적 과제는, 호스트와 메모리 카드 간의 데이터 전송 속도를 향상시킬 수 있는 방식을 제공하는데 있다.
본 발명의 또다른 기술적 과제는, 메모리 카드에 내장된 컨트롤러와 메모리 소자 간의 데이터 전송 속도를 향상시킬 수 있는 방식을 제공하는 것이다.
이와 같은 과제를 달성하기 위하여 본 발명의 메모리 카드는, 플래시 메모리 와, 상기 플래시 메모리에 기입될 기입 데이터 신호를 출력하는 메모리 인터페이스, 그리고 상기 기입 데이터 신호를 기입 전압 신호로 변환해서 상기 플래시 메모리로 제공하는 멀티레벨 변환기를 포함하며, 상기 기입 전압 신호는 상기 기입 데이터 신호의 복수의 비트들의 값에 따라서 서로 다른 전압 레벨을 갖는다.
이 실시예에 있어서, 상기 멀티레벨 변환기는, 상기 플래시 메모리로부터 읽혀진 독출 전압 신호를 복수의 비트들로 구성된 독출 데이터 신호로 복원해서 상기 메모리 인터페이스로 제공한다.
이 실시예에 있어서, 메모리 카드는, 서로 다른 전압 레벨을 갖는 복수의 전압들을 발생하는 전압 발생기와, 상기 기입 데이터 신호를 상기 복수의 데이터 비트들 단위로 인코딩하는 인코더와, 상기 복수의 전압들 중 상기 인코더로부터 출력되는 신호에 대응하는 전압을 상기 기입 전압 신호로 선택해서 상기 플래시 메모리로 제공하는 전압 선택기와, 상기 독출 전압 신호의 전압 레벨을 검출하는 검출기, 그리고 상기 검출된 전압 레벨에 따라서 상기 독출 전압 신호를 상기 복수의 데이터 비트들로 구성된 상기 독출 데이터 신호로 변환하여 상기 메모리 인터페이스로 제공하는 디코더를 포함한다.
이 실시예에 있어서, 상기 인코더는, 상기 기입 데이터 신호를 상기 2비트 단위로 인코딩하고, 그리고 상기 전압 선택기는, 상기 전압 발생기에서 발생된 4 개의 전압들 중 상기 2비트 단위로 인코딩된 신호의 값에 대응하는 전압을 상기 기입 전압 신호로 선택한다.
이 실시예에 있어서, 상기 플래시 메모리로부터 읽혀진 상기 독출 전압 신호 는 4 개의 서로 다른 전압 레벨들 중 어느 하나이고, 그리고 상기 디코더는, 상기 검출된 전압 레벨에 따라서 상기 독출 전압 신호를 2 비트 데이터 비트들로 구성된 상기 독출 데이터 신호로 변환한다.
이 실시예에 있어서, 상기 플래시 메모리는, 상기 멀티레벨 변환기로부터의 상기 기입 전압 신호를 복수의 비트들로 구성된 입력 데이터 신호로 복원하고, 상기 멀티레벨 변환기로 제공될 출력 데이터 신호를 상기 독출 전압 신호로 변환해서 출력한다.상기 독출 전압 신호는 상기 출력 데이터 신호의 복수의 비트들의 값에 따라서 서로 다른 전압 레벨을 갖는다.
이 실시예에 있어서, 상기 플래시 메모리는, 메모리 회로와, 상기 멀티레벨 변환기로부터의 상기 기입 데이터 신호를 상기 입력 데이터 신호로 변환해서 상기 메모리 회로로 제공하고, 상기 메모리 회로로부터 읽혀진 출력 데이터 신호를 상기 독출 전압 신호로 변환해서 상기 멀티레벨 변환기로 제공하는 변환기를 포함한다.
본 발명의 다른 특징에 따른 메모리 카드는, 플래시 메모리와, 상기 플래시 메모리에 기입될 제1 기입 데이터 신호를 출력하는 메모리 인터페이스와, 상기 제1 기입 데이터 신호를 제1 기입 전압 신호로 변환해서 상기 플래시 메모리로 제공하는 제1 멀티레벨 변환기와, 호스트로 전송될 제1 독출 데이터 신호를 출력하는 호스트 인터페이스, 그리고 상기 제1 독출 데이터 신호를 제1 독출 전압 신호로 변환해서 상기 호스트로 제공하는 제2 멀티레벨 변환기를 포함한다. 상기 제1 기입 전압 신호는 상기 제1 기입 데이터 신호의 복수의 비트들의 값에 따라서 서로 다른 전압 레벨을 가지며, 그리고 상기 제1 독출 전압 신호는 상기 제1 독출 데이터 신 호의 복수의 비트들의 값에 따라서 서로 다른 전압 레벨을 갖는다.
이 실시예에 있어서, 상기 제1 멀티레벨 변환기는, 상기 플래시 메모리로부터 읽혀진 제2 독출 전압 신호를 복수의 비트들로 구성된 제2 독출 데이터 신호로 복원해서 상기 메모리 인터페이스로 제공한다.
이 실시예에 있어서, 메모리 카드는 서로 다른 전압 레벨을 갖는 복수의 전압들을 발생하는 전압 발생기를 더 포함하며, 상기 제1 전압 신호 발생기는, 상기 제1 기입 데이터 신호를 상기 복수의 데이터 비트들 단위로 인코딩하는 제1 인코더와, 상기 복수의 전압들 중 상기 제1 인코더로부터 출력되는 신호에 대응하는 전압을 상기 제1 기입 전압 신호로 선택해서 상기 플래시 메모리로 제공하는 제1 전압 선택기와, 상기 제2 독출 전압 신호의 전압 레벨을 검출하는 제1 검출기, 그리고 상기 검출된 전압 레벨에 따라서 상기 제2 독출 전압 신호를 상기 복수의 데이터 비트들로 구성된 상기 제2 독출 데이터 신호로 변환하여 상기 메모리 인터페이스로 제공하는 제1 디코더를 포함한다.
이 실시예에 있어서, 상기 제2 전압 신호 발생기는, 상기 제2 기입 데이터 신호를 상기 복수의 데이터 비트들 단위로 인코딩하는 제2 인코더와, 상기 복수의 전압들 중 상기 제2 인코더로부터 출력되는 신호에 대응하는 전압을 상기 제2 기입 전압 신호로 선택해서 상기 플래시 메모리로 제공하는 제2 전압 선택기와, 상기 제1 독출 전압 신호의 전압 레벨을 검출하는 제2 검출기, 그리고 상기 검출된 전압 레벨에 따라서 상기 제1 독출 전압 신호를 상기 복수의 데이터 비트들로 구성된 상기 제1 독출 데이터 신호로 변환하여 상기 메모리 인터페이스로 제공하는 제2 디코 더를 포함한다.
이 실시예에 있어서, 상기 플래시 메모리는, 상기 제1 멀티레벨 변환기로부터의 상기 제1 기입 전압 신호를 복수의 비트들로 구성된 입력 데이터 신호로 복원하고, 상기 제1 멀티레벨 변환기로 제공될 출력 데이터 신호를 상기 제2 독출 전압 신호로 변환해서 출력하되, 상기 제2 독출 전압 신호는 상기 출력 데이터 신호의 복수의 비트들의 값에 따라서 서로 다른 전압 레벨을 갖는다.
본 발명의 또다른 특징에 의하면, 메모리 시스템은 호스트, 그리고 메모리 카드를 포함한다. 상기 메모리 카드는, 플래시 메모리와, 상기 플래시 메모리에 기입될 제1 기입 데이터 신호를 출력하는 메모리 인터페이스와, 상기 제1 기입 데이터 신호를 제1 기입 전압 신호로 변환해서 상기 플래시 메모리로 제공하는 제1 멀티레벨 변환기와, 호스트로 전송될 제1 독출 데이터 신호를 출력하는 호스트 인터페이스, 그리고 상기 제1 독출 데이터 신호를 제1 독출 전압 신호로 변환해서 상기 호스트로 제공하는 제2 멀티레벨 변환기를 포함한다. 상기 제1 기입 전압 신호는 상기 제1 기입 데이터 신호의 복수의 비트들의 값에 따라서 서로 다른 전압 레벨을 가지며, 그리고 상기 제1 독출 전압 신호는 상기 제1 독출 데이터 신호의 복수의 비트들의 값에 따라서 서로 다른 전압 레벨을 갖는다.
이 실시예에 있어서, 상기 플래시 메모리는, 상기 제1 멀티레벨 변환기로부터의 상기 제1 기입 전압 신호를 복수의 비트들로 구성된 입력 데이터 신호로 복원하고, 상기 제1 멀티레벨 변환기로 제공될 출력 데이터 신호를 상기 제2 독출 전압 신호로 변환해서 출력하되, 상기 제2 독출 전압 신호는 상기 출력 데이터 신호의 복수의 비트들의 값에 따라서 서로 다른 전압 레벨을 갖는다.
이 실시예에 있어서, 상기 호스트는, 상기 제2 멀티레벨 변환기로부터의 상기 제1 독출 전압 신호를 복수의 비트들로 구성된 호스트 입력 데이터 신호로 복원하고, 상기 제2 멀티레벨 변환기로 제공될 호스트 출력 데이터 신호를 상기 제2 기입 전압 신호로 변환해서 출력한다. 상기 제2 기입 전압 신호는 상기 호스트 출력 데이터 신호의 복수의 비트들의 값에 따라서 서로 다른 전압 레벨을 갖는다.
본 발명의 메모리 카드는 메모리 컨트롤러와 플래시 메모리 사이에 데이터 전송 속도를 향상시킨다. 또한, 호스트와 메모리 카드 사이의 데이터 전송 속도가 빨라진다.
이하 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 메모리 시스템을 개략적으로 보여주는 블록도이다.
도 1을 참조하면, 본 발명에 따른 메모리 장치는 메모리 컨트롤러(120)와 플래시 메모리(130)를 포함한다. 플래시 메모리(130)는 메모리 컨트롤러(120)의 제어에 따라 동작한다. 플래시 메모리(130)는 낸드(NAND) 플래시 메모리 장치, 노어(NOR) 플래시 메모리 장치, PRAM(phase change random access memory) 장치, MRAM(magnetic random access memory) 또는 그와 같은 불휘발성 메모리 장치로 구 현된다.
메모리 컨트롤러(120)는 호스트(110)의 요청에 따라 플래시 메모리(130)를 제어한다. 메모리 컨트롤러(120)는 호스트 인터페이스(121), 메모리 인터페이스(122), 컨트롤러(123), 멀티레벨 변환기(124) 그리고 전압 발생기(125)를 포함한다. 호스트 인터페이스(121)는 호스트(110)와의 인터페이스를 제공하고, 메모리 인터페이스(122)는 플래시 메모리(130)와의 인터페이스를 제공한다. 컨트롤러(123)는 메모리 컨트롤러(120)의 전반적인 동작을 제어하는 프로세서로 구성될 수 있다. 메모리 컨트롤러(200)와 플래시 메모리(300)를 포함하는 메모리 장치가 호스트(100)에 내장(embedded)될 때 메모리 컨트롤러(120)는 호스트(110)와 직접 연결될 수 있다. 메모리 컨트롤러(120)와 플래시 메모리(130)를 포함하는 메모리 장치는 플래시 메모리 카드, 스마트 카드, SD 카드, MMC 카드 등과 같은 메모리 카드일 수 있다.
전압 발생기(125)는 복수의 전압들(V0-Vn)을 발생한다. 멀티레벨 변환기(124)는 메모리 인터페이스(122)로부터 플래시 메모리(130)로 전달될 데이터 신호를 멀티레벨 전압신호로 변환한다. 즉, 멀티레벨 변환기(124)는 전압 발생기(125)에서 발생된 복수의 전압들(V0-Vn) 중 플래시 메모리(130)로 전달될 데이터 신호의 복수의 비트들에 대응하는 전압을 멀티레벨 전압신호로서 출력한다. 또한, 멀티레벨 변환기(124)는 플래시 메모리(130)로부터 수신된 멀티레벨 전압신호를 데이터 신호로 복원한다. 즉, 멀티레벨 변환기(124)는 플래시 메모리(130)로부터 읽혀진 멀티레벨 전압신호를 복수의 비트들로 구성된 데이터 신호로 복원해서 메모리 인터페이스(122)로 제공한다.
멀티레벨 변환기(124)는 호스트(110)와 호스트 인터페이스(121) 간의 신호 변환 기능을 더 포함할 수 있다. 즉, 멀티레벨 변환기(124)는 호스트 인터페이스(121)로부터 호스트(130)로 전달될 데이터 신호를 멀티 레벨 전압 신호로 변환하고, 호스트(110)로부터 수신된 멀티 레벨 전압 신호를 데이터 신호로 복원한다.
도 2a는 도 1에 도시된 멀티레벨 변환기(124)가 데이터 신호를 멀티레벨 전압신호로 변환한 예를 보여주고 있고, 도 2b는 멀티레벨 전압신호를 데이터 신호로 변환한 예를 보여주는 표이다.
도 2a를 참조하면, 멀티레벨 변환기(124)는 메모리 인터페이스(122)로부터 플래시 메모리(130)로 전달될 데이터 신호를 2 비트 단위로 멀티레벨 전압신호로 변환한다. 이 때 전압 발생기(125)에서 발생되는 전압들(V0-V3)은 각각 0V, 1,5V, 1.8V 및 3.3V이다. 예컨대, 데이터 신호가 '00'이면 멀티레벨 전압신호의 전압 레벨은 0V, '01'이면 1.5V, '10'이면 1.8V 그리고 '11'이면 3.3V로 변환된다. 전압들(0V, 1,5V, 1.8V, 3.3V)은 전압 발생기(125)에서 발생된 전압들이다. 이와 같은 예에 의하면, 메모리 컨트롤러(120)로부터 플래시 메모리(130)로의 데이터 전송 속도는 2배 향상된다.
도 2b를 참조하면, 멀티레벨 변환기(124)는 플래시 메모리(122)로부터 수신된 멀티레벨 전압신호의 전압 레벨을 검출하고, 검출된 전압 레벨에 따라서 2비트 데이터 신호로 변환한다. 예컨대, 멀티레벨 전압신호가 0V이상 ~0.8V이하이면 데이터 신호는 '00', 0.8V초과 1.7V이하이면 '01', 1.7V초과 2.5V이하이면 '10' 그리 고 2.5V초과 3.3V이하이면 '11'로 변환된다. 이와 같은 예에 의하면, 플래시 메모리(130)로부터 메모리 컨트롤러(120)로의 데이터 전송 속도는 2배 향상된다.
앞선 설명에서 멀티레벨 변환기(124)의 메모리 인터페이스(122)와 플래시 메모리(130) 간의 데이터 신호 및 멀티레벨 전압신호 변환 동작만이 설명되었으나 멀티레벨 변환기(124)는 이와 유사하게 호스트 인터페이스(121)와 호스트 간의 데이터 신호 및 멀티레벨 전압신호 변환 동작을 수행함으로써 호스트(110)와 메모리 컨트롤러(120) 간의 데이터 전송 속도를 향상시킬 수 있다.
내부 전압 발생기(115)로부터 출력되는 전압들(0V, 1.5V, 1.8V, 3.3V) 중 전압들(0V, 3.3V)은 호스트(110)로부터 공급되는 전압들이며, 전압들(1.5V, 1.8V)은 메모리 컨트롤러(120) 및 플래시 메모리(130)의 기본적인 동작에 필요한 전압들이다. 그러므로 본 발명의 전압 발생기(114)가 멀티레벨 변환기(124)의 동작을 위해 추가로 발생해야 하는 전압은 없다.
도 3은 도 1에 도시된 메모리 컨트롤러의 일 실시예에 따른 구성을 보여주는 블록도이다.
도 3을 참조하면, 메모리 컨트롤러(120a)는 호스트 인터페이스(310), 메모리 인터페이스(320), 멀티레벨 변환기(330), 컨트롤러(340) 그리고 전압 발생기(350)를 포함한다.
멀티레벨 변환기(330)는 메모리 인터페이스(320)와 직접 연결되며 플래시 메모리(130a)와 통신한다. 멀티레벨 변환기(330)는 디코더(331), 전압레벨 검출기(332), 인코더(333) 그리고 전압 레벨 선택기(334)를 포함한다. 멀티레벨 변환 기(330)와 플래시 메모리(130a) 간에 전달되는 신호는 멀티레벨 전압신호인 독출 전압 신호(RV2)와 기입 전압 신호(WV1)이다. 독출 전압 신호(RV2)는 플래시 메모리(130a)로부터 읽혀져서 메모리 컨트롤러(120a)로 전달될 멀티레벨 전압신호이고, 기입 전압 신호(WV1)는 메모리 컨트롤러(120a)로부터 출력되어서 플래시 메모리(130a)에 저장될 멀티레벨 전압신호이다.
전압 레벨 검출기(332)는 플래시 메모리(130a)로부터 출력되는 독출 전압 신호(RV2)의 전압 레벨을 검출한다. 디코더(331)는 전압 레벨 검출기(332)에서 검출된 전압 레벨에 따라서 독출 데이터 신호(RD2)를 메모리 인터페이스(320)로 제공한다. 인코더(333)는 메모리 인터페이스(320)로부터 출력되는 기입 데이터 신호(WD1)를 복수의 비트들로 구성된 병렬 데이터 신호로 인코딩한다. 전압 발생기(350)는 복수의 전압들(V0-Vn)을 발생한다. 전압 레벨 선택기(334)는 복수의 전압들(V0-Vn) 중 인코더(333)로부터 출력되는 병렬 신호에 대응하는 전압을 선택하여 기입 전압 신호(WV1)로서 출력한다.
도 8a는 도 3에 도시된 멀티레벨 변환기(330)에 의해서 기입 데이터 신호(WD1)가 기입 전압 신호(WV1)로 변환된 예를 보여준다.
도 8a를 참조하면, 멀티레벨 변환기(330)는 기입 데이터 신호(WD1)를 2 비트 단위로 기입 전압 신호(WV1)로 변환한다. 기입 전압 신호(WV1)의 전압 레벨은 도 3에 도시된 전압 발생기(350)에서 발생되는 전압들(V0-Vn)의 레벨에 따라서 변경될 수 있다. 또한, 멀티레벨 변환기(330)는 기입 데이터 신호(WD1)를 2 비트 단위가 아닌 4 비트 또는 8비트 단위와 같이 다양한 크기로 기입 전압 신호(WV1)로 변환하 도록 설계될 수 있다.
도 8b는 도 3에 도시된 메모리 인터페이스(320)로부터 출력되는 기입 데이터 신호(WD1)가 멀티레벨 전압 신호로 변환되지 않고 그대로 플래시 메모리(130a)로 전달되는 경우를 예시적으로 보여준다.
도 8a 및 도 8b를 비교해 볼 때 본 발명의 멀티레벨 변환기(330)에 의해서 메모리 컨트롤러(120a)로부터 플래시 메모리(130a)로의 데이터 전송 속도가 2배 빨라짐을 알 수 있다.
도 4는 도 3에 도시된 메모리 컨트롤러(120a)와 연결되는 플래시 메모리(130a)의 구성을 보여주는 도면이다.
도 4를 참조하면, 플래시 메모리(130a)는 멀티레벨 변환기(410) 및 메모리(420)를 포함한다. 멀티레벨 변환기(410)는 전압레벨 선택기(411), 인코더(412), 전압 레벨 검출기(413) 그리고 디코더(414)를 포함한다.
멀티레벨 변환기(410) 내 전압레벨 선택기(411), 인코더(412), 전압 레벨 검출기(413) 그리고 디코더(414)는 도 3에 도시된 전압레벨 선택기(334), 인코더(333), 전압 레벨 검출기(332) 그리고 디코더(331)와 동일하게 동작하므로 상세한 설명은 생략한다.
메모리(420)는 메모리 셀 어레이(미 도시됨) 그리고 주변 회로들(미 도시됨)을 포함한다. 메모리(420)로부터 읽혀진 데이터는 멀티레벨 변환기(410)에 의해서 독출 전압 신호(RV2)로 변환되어서 메모리 컨트롤러(120a)로 제공되고, 메모리 컨트롤러(120a)로부터 입력된 기입 전압 신호(WV1)는 멀티레벨 변환기(410)에 의해서 복수의 비트들을 갖는 데이터 신호로 변환되어서 메모리(420)에 기입된다.
상술한 바와 같은 구성을 갖는 메모리 컨트롤러(120a)와 플래시 메모리(130a)에 의해서 메모리 카드의 동작 특성이 향상될 수 있다.
도 5는 본 발명의 다른 실시예에 따른 메모리 컨트롤러의 구성을 보여주는 도면이다.
도 5를 참조하면, 메모리 컨트롤러(120b)는 멀티레벨 변환기(540), 호스트 인터페이스(510), 메모리 인터페이스(520), 컨트롤러(530) 그리고 전압 발생기(550)를 포함한다. 이 실시예에서 멀티레벨 변환기(540)는 호스트(110b)와 호스트 인터페이스(510) 사이에 위치하며, 호스트 인터페이스(510)와 직접 연결된다.
멀티레벨 변환기(540)는 전압 레벨 검출기(541), 디코더(542), 전압 레벨 선택기(543) 그리고 인코더(544)를 포함한다. 호스트(110b)와 멀티레벨 변환기(540) 간에 전달되는 신호는 멀티레벨 전압신호인 기입 전압 신호(WV2)와 독출 전압 신호(RV1)이다.
전압 레벨 검출기(541)는 호스트(100b)로부터 전송된 기입 전압 신호(WV2)의 전압 레벨을 검출한다. 디코더(542)는 전압 레벨 검출기(541)에서 검출된 전압 레벨에 따라서 기입 데이터 신호(WD2)를 호스트 인터페이스(510)로 제공한다. 인코더(544)는 호스트 인터페이스(510)로부터 출력되는 독출 데이터 신호(RD1)를 복수의 비트들로 구성된 병렬 데이터 신호로 인코딩한다. 전압 발생기(550)는 복수의 전압들(V0-Vn)을 발생한다. 전압 레벨 선택기(543)는 복수의 전압들(V0-Vn) 중 인코더(544)로부터 출력되는 병렬 신호에 대응하는 전압을 선택하여 독출 전압 신호(RV1)로서 출력한다.
도 6은 도 5에 도시된 메모리 컨트롤러(120b)와 연결되는 호스트(110b)의 구성을 보여주는 도면이다.
도 6을 참조하면, 호스트(110b)는 내부 로직(610), 전압 발생기(620) 그리고 멀티레벨 변환기(630)를 포함한다. 멀티레벨 변환기(630)는 인코더(631), 전압레벨 선택기(632), 디코더(633) 그리고 전압 레벨 검출기(634)를 포함한다.
멀티레벨 변환기(630) 내 인코더(631), 전압레벨 선택기(632), 디코더(633) 그리고 전압 레벨 검출기(634)는 도 5에 도시된 인코더(544), 전압 레벨 선택기(543), 디코더(542) 그리고 전압 레벨 검출기(541)와 동일하게 동작하므로 상세한 설명은 생략한다.
내부 로직(610)으로부터 출력되는 데이터는 멀티레벨 변환기(630)에 의해서 기입 전압 신호(WV2)로 변환되어서 메모리 컨트롤러(120b)로 제공되고, 메모리 컨트롤러(120b)로부터 입력된 독출 전압 신호(RV1)는 멀티레벨 변환기(630)에 의해서 복수의 비트들을 갖는 데이터 신호로 변환되어서 내부 로직(610)으로 전달된다.
상술한 바와 같은 구성을 갖는 호스트(110b)와 메모리 컨트롤러(120b)에 의해서 메모리 카드를 포함하는 메모리 시스템의 동작 특성이 향상될 수 있다.
도 7은 본 발명의 또다른 실시예에 따른 메모리 시스템을 보여주는 도면이다.
도 7을 참조하면, 메모리 시스템은 호스트(710), 메모리 컨트롤러(720) 그리고 플래시 메모리(730)를 포함한다.
메모리 컨트롤러(720)는 제1 및 제2 전압 신호 변환기들(724, 721), 호스트 인터페이스(722), 메모리 인터페이스(723), 전압 발생기(725) 그리고 컨트롤러(726)를 포함한다.
제1 멀티레벨 변환기(724)는 메모리 인터페이스(723)와 플래시 메모리(730) 사이에 연결된다. 제1 멀티레벨 변환기(724)는 메모리 인터페이스(723)로부터 출력되는 기입 데이터 신호(WD1)를 기입 전압 신호(WV1)로 변환해서 플래시 메모리(730)로 제공하고, 플래시 메모리(730)로부터의 독출 전압 신호(RV2)를 독출 데이터 신호(RD2)로 변환해서 메모리 인터페이스(723)로 제공한다.
제2 멀티레벨 변환기(721)는 호스트(710)와 호스트 인터페이스(722) 사이에 연결된다. 제2 멀티레벨 변환기(721)는 호스트(710)로부터의 기입 전압 신호(WV2)를 기입 데이터 신호(WD2)로 변환해서 호스트 인터페이스(722)로 제공하고, 호스트 인터페이스(722)로부터의 독출 데이터 신호(RD2)를 독출 전압 신호(RV2)로 변환해서 호스트(710)로 제공한다. 메모리 컨트롤러(720)와 플래시 메모리(730) 사이 그리고 호스트(710)와 메모리 컨트롤러(720) 사이에 전송되는 신호는 멀티레벨 전압 신호이다.
이와 같은 본 발명의 메모리 시스템에 의하면, 동일한 시간동안 더 많은 데이터 신호를 호스트와 메모리 컨트롤러 사이 그리고/또는 메모리 컨트롤러와 플래시 메모리 사이에 전송할 수 있다. 데이터 전송 속도의 향상으로 인해서 메모리 시스템의 성능이 향상된다.
도 1은 본 발명의 실시예에 따른 메모리 시스템을 개략적으로 보여주는 블록도이다.
도 2a는 도 1에 도시된 멀티레벨 변환기가 데이터 신호를 멀티레벨 전압신호로 변환한 예를 보여주고 있고, 도 2b는 멀티레벨 전압신호를 데이터 신호로 변환한 예를 보여주는 표이다.
도 3은 도 1에 도시된 메모리 컨트롤러의 일 실시예에 따른 구성을 보여주는 블록도이다.
도 4는 도 3에 도시된 메모리 컨트롤러와 연결되는 플래시 메모리의 구성을 보여주는 도면이다.
도 5는 본 발명의 다른 실시예에 따른 메모리 컨트롤러의 구성을 보여주는 도면이다.
도 6은 도 5에 도시된 메모리 컨트롤러와 연결되는 호스트의 구성을 보여주는 도면이다.
도 7은 본 발명의 또다른 실시예에 따른 메모리 시스템을 보여주는 도면이다.
도 8a는 도 3에 도시된 멀티레벨 변환기에 의해서 기입 데이터 신호가 기입 전압 신호로 변환된 예를 보여준다.

Claims (15)

  1. 플래시 메모리와;
    상기 플래시 메모리에 기입될 제1 기입 데이터 신호를 출력하는 메모리 인터페이스와;
    상기 제1 기입 데이터 신호를 제1 기입 전압 신호로 변환해서 상기 플래시 메모리로 제공하는 제1 멀티레벨 변환기와;
    호스트로 전송될 제1 독출 데이터 신호를 출력하는 호스트 인터페이스와;
    상기 제1 독출 데이터 신호를 제1 독출 전압 신호로 변환해서 상기 호스트로 제공하는 제2 멀티레벨 변환기; 그리고
    서로 다른 전압 레벨을 갖는 복수의 전압들을 발생하는 전압 발생기를 포함하되,
    상기 제1 멀티레벨 변환기는 상기 플래시 메모리로부터 읽혀진 제2 독출 전압 신호를 복수의 비트들로 구성된 제2 독출 데이터 신호로 복원해서 상기 메모리 인터페이스로 제공하고,
    상기 제1 멀티레벨 변환기는,
    상기 제1 기입 데이터 신호를 복수의 데이터 비트들 단위로 인코딩하는 인코더와;
    상기 복수의 전압들 중 상기 인코더로부터 출력되는 신호에 대응하는 전압을 상기 제1 기입 전압 신호로 선택해서 상기 플래시 메모리로 제공하는 전압 선택기와;
    상기 제2 독출 전압 신호의 전압 레벨을 검출하는 검출기; 그리고
    상기 검출된 전압 레벨에 따라서 상기 제2 독출 전압 신호를 상기 복수의 데이터 비트들로 구성된 상기 제2 독출 데이터 신호로 변환하여 상기 메모리 인터페이스로 제공하는 디코더를 포함하고,
    상기 제1 기입 전압 신호는 상기 제1 기입 데이터 신호의 복수의 비트들의 값에 따라서 서로 다른 전압 레벨을 가지고,
    상기 제1 독출 전압 신호는 상기 제1 독출 데이터 신호의 복수의 비트들의 값에 따라서 서로 다른 전압 레벨을 갖는 것을 특징으로 하는 메모리 카드.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 인코더는, 상기 제1 기입 데이터 신호를 2비트 단위로 인코딩하고, 그리고
    상기 전압 선택기는, 상기 전압 발생기에서 발생된 4 개의 전압들 중 상기 2비트 단위로 인코딩된 신호의 값에 대응하는 전압을 상기 제1 기입 전압 신호로 선택하는 것을 특징으로 하는 메모리 카드.
  5. 제 4 항에 있어서,
    상기 플래시 메모리로부터 읽혀진 상기 제2 독출 전압 신호는 4 개의 서로 다른 전압 레벨들 중 어느 하나이고, 그리고
    상기 디코더는, 상기 검출된 전압 레벨에 따라서 상기 제2 독출 전압 신호를 2 비트 데이터 비트들로 구성된 상기 제2 독출 데이터 신호로 변환하는 것을 특징으로 하는 메모리 카드.
  6. 제 1 항에 있어서,
    상기 플래시 메모리는,
    상기 제1 멀티레벨 변환기로부터의 상기 제1 기입 전압 신호를 복수의 비트들로 구성된 입력 데이터 신호로 복원하고, 상기 제1 멀티레벨 변환기로 제공될 출력 데이터 신호를 상기 제2 독출 전압 신호로 변환해서 출력하되;
    상기 제2 독출 전압 신호는 상기 출력 데이터 신호의 복수의 비트들의 값에 따라서 서로 다른 전압 레벨을 갖는 것을 특징으로 하는 메모리 카드.
  7. 제 6 항에 있어서,
    상기 플래시 메모리는,
    메모리 회로와;
    상기 제1 멀티레벨 변환기로부터의 상기 제1 기입 데이터 신호를 상기 입력 데이터 신호로 변환해서 상기 메모리 회로로 제공하고, 상기 메모리 회로로부터 읽혀진 출력 데이터 신호를 상기 제2 독출 전압 신호로 변환해서 상기 제1 멀티레벨 변환기로 제공하는 변환기를 포함하는 것을 특징으로 하는 메모리 카드.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 호스트; 그리고
    메모리 카드를 포함하되,
    상기 메모리 카드는,
    플래시 메모리와;
    상기 플래시 메모리에 기입될 제1 기입 데이터 신호를 출력하는 메모리 인터페이스와;
    상기 제1 기입 데이터 신호를 제1 기입 전압 신호로 변환해서 상기 플래시 메모리로 제공하는 제1 멀티레벨 변환기와;
    호스트로 전송될 제1 독출 데이터 신호를 출력하는 호스트 인터페이스와;
    상기 제1 독출 데이터 신호를 제1 독출 전압 신호로 변환해서 상기 호스트로 제공하는 제2 멀티레벨 변환기; 그리고
    서로 다른 전압 레벨을 갖는 복수의 전압들을 발생하는 전압 발생기를 포함하고,
    상기 제1 멀티레벨 변환기는 상기 플래시 메모리로부터 읽혀진 제2 독출 전압 신호를 복수의 비트들로 구성된 제2 독출 데이터 신호로 복원해서 상기 메모리 인터페이스로 제공하고,
    상기 제1 멀티레벨 변환기는,
    상기 제1 기입 데이터 신호를 복수의 데이터 비트들 단위로 인코딩하는 인코더와;
    상기 복수의 전압들 중 상기 인코더로부터 출력되는 신호에 대응하는 전압을 상기 제1 기입 전압 신호로 선택해서 상기 플래시 메모리로 제공하는 전압 선택기와;
    상기 제2 독출 전압 신호의 전압 레벨을 검출하는 검출기; 그리고
    상기 검출된 전압 레벨에 따라서 상기 제2 독출 전압 신호를 상기 복수의 데이터 비트들로 구성된 상기 제2 독출 데이터 신호로 변환하여 상기 메모리 인터페이스로 제공하는 디코더를 포함하고,
    상기 제1 기입 전압 신호는 상기 제1 기입 데이터 신호의 복수의 비트들의 값에 따라서 서로 다른 전압 레벨을 가지며, 그리고
    상기 제1 독출 전압 신호는 상기 제1 독출 데이터 신호의 복수의 비트들의 값에 따라서 서로 다른 전압 레벨을 갖는 것을 특징으로 하는 메모리 시스템.
  14. 제 13 항에 있어서,
    상기 플래시 메모리는,
    상기 제1 멀티레벨 변환기로부터의 상기 제1 기입 전압 신호를 복수의 비트들로 구성된 입력 데이터 신호로 복원하고, 상기 제1 멀티레벨 변환기로 제공될 출력 데이터 신호를 제2 독출 전압 신호로 변환해서 출력하되;
    상기 제2 독출 전압 신호는 상기 출력 데이터 신호의 복수의 비트들의 값에 따라서 서로 다른 전압 레벨을 갖는 것을 특징으로 하는 메모리 시스템.
  15. 제 14 항에 있어서,
    상기 호스트는,
    상기 제2 멀티레벨 변환기로부터의 상기 제1 독출 전압 신호를 복수의 비트들로 구성된 호스트 입력 데이터 신호로 복원하고, 상기 제2 멀티레벨 변환기로 제공될 호스트 출력 데이터 신호를 제2 기입 전압 신호로 변환해서 출력하되;
    상기 제2 기입 전압 신호는 상기 호스트 출력 데이터 신호의 복수의 비트들의 값에 따라서 서로 다른 전압 레벨을 갖는 것을 특징으로 하는 메모리 시스템.
KR1020080057973A 2008-06-19 2008-06-19 멀티 레벨 시그널링을 사용하는 메모리 카드 및 그것을포함하는 메모리 시스템 KR101521997B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080057973A KR101521997B1 (ko) 2008-06-19 2008-06-19 멀티 레벨 시그널링을 사용하는 메모리 카드 및 그것을포함하는 메모리 시스템
US12/487,381 US8054689B2 (en) 2008-06-19 2009-06-18 Memory card using multi-level signaling and memory system having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080057973A KR101521997B1 (ko) 2008-06-19 2008-06-19 멀티 레벨 시그널링을 사용하는 메모리 카드 및 그것을포함하는 메모리 시스템

Publications (2)

Publication Number Publication Date
KR20090131954A KR20090131954A (ko) 2009-12-30
KR101521997B1 true KR101521997B1 (ko) 2015-05-22

Family

ID=41431131

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080057973A KR101521997B1 (ko) 2008-06-19 2008-06-19 멀티 레벨 시그널링을 사용하는 메모리 카드 및 그것을포함하는 메모리 시스템

Country Status (2)

Country Link
US (1) US8054689B2 (ko)
KR (1) KR101521997B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110141829A1 (en) * 2009-12-14 2011-06-16 Ware Frederick A Circuits for Reducing Power Consumption of Memory Components
US10355893B2 (en) 2017-10-02 2019-07-16 Micron Technology, Inc. Multiplexing distinct signals on a single pin of a memory device
US10490245B2 (en) 2017-10-02 2019-11-26 Micron Technology, Inc. Memory system that supports dual-mode modulation
US10446198B2 (en) 2017-10-02 2019-10-15 Micron Technology, Inc. Multiple concurrent modulation schemes in a memory system
US11403241B2 (en) 2017-10-02 2022-08-02 Micron Technology, Inc. Communicating data with stacked memory dies
US10725913B2 (en) 2017-10-02 2020-07-28 Micron Technology, Inc. Variable modulation scheme for memory device access or operation
US10043557B1 (en) * 2017-10-10 2018-08-07 Micron Technology, Inc. Apparatuses and methods for parallel I/O operations in a memory
US11386940B2 (en) 2019-05-30 2022-07-12 Micron Technology, Inc. Apparatuses and methods including multilevel command and address signals
US11870616B2 (en) * 2020-01-27 2024-01-09 Micron Technology, Inc. Postamble for multi-level signal modulation
KR20220019969A (ko) * 2020-08-11 2022-02-18 삼성전자주식회사 메모리 시스템, 이의 구동 방법 및 이를 이용한 스토리지 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007134244A2 (en) * 2006-05-15 2007-11-22 Apple Inc. Use of 8-bit or higher a/d for nand cell value

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11224491A (ja) 1997-12-03 1999-08-17 Sony Corp 不揮発性半導体記憶装置およびそれを用いたｉｃメモリカード
JP3883687B2 (ja) 1998-02-16 2007-02-21 株式会社ルネサステクノロジ 半導体装置、メモリカード及びデータ処理システム
KR100487920B1 (ko) * 2002-09-06 2005-05-06 주식회사 하이닉스반도체 불휘발성 강유전체 메모리 장치
JP3878573B2 (ja) 2003-04-16 2007-02-07 株式会社東芝 不揮発性半導体記憶装置
JP2007179669A (ja) 2005-12-28 2007-07-12 Toshiba Corp メモリシステム
WO2007132452A2 (en) * 2006-05-12 2007-11-22 Anobit Technologies Reducing programming error in memory devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007134244A2 (en) * 2006-05-15 2007-11-22 Apple Inc. Use of 8-bit or higher a/d for nand cell value

Also Published As

Publication number Publication date
US8054689B2 (en) 2011-11-08
KR20090131954A (ko) 2009-12-30
US20090316485A1 (en) 2009-12-24

Similar Documents

Publication Publication Date Title
KR101521997B1 (ko) 멀티 레벨 시그널링을 사용하는 메모리 카드 및 그것을포함하는 메모리 시스템
US20210334045A1 (en) Flash memory controller, flash memory module and associated electronic device
TWI496004B (zh) 作為一網路之一主動元件之非揮發記憶體裝置、記憶體系統網路及透過一共同網路匯流排進行通信之方法
TWI390539B (zh) 在固態記憶體裝置中的記憶體單元之類比感測
JP5914613B2 (ja) Ｍビットメモリセル用のｍ＋ｎビットプログラミングおよびｍ＋ｌビット読出し
KR101120248B1 (ko) 데이터 값들의 아날로그 통신을 이용하는 고체 상태 메모리
KR101180529B1 (ko) 고체 상태 메모리에서의 개략적 및 미세한 프로그래밍
KR101847315B1 (ko) 비휘발성 메모리 디바이스의 휘발성 메모리 구조 및 관련 컨트롤러
US8904161B2 (en) Memory system and reset method thereof to prevent nonvolatile memory corruption due to premature power loss
US9236129B2 (en) Flash memory integrated circuit with compression/decompression CODEC
US11049531B2 (en) Nonvolatile memory device, operating method thereof, and data storage apparatus including the same
KR102242281B1 (ko) 이진을 삼진으로 매핑하기 위한 그리고 그 역을 위한 장치 및 방법
KR20140076127A (ko) 비휘발성 메모리 장치 및 동작 방법과, 이를 포함하는 데이터 처리 시스템
US8169829B2 (en) Memory controller, memory system, recording and reproducing method for memory system, and recording apparatus
CN112241379B (zh) 存储控制器、存储器装置和存储器系统
JP2004240795A (ja) 不揮発性記憶装置
KR20150020849A (ko) 비휘발성 메모리 장치, 이를 이용하는 반도체 시스템 및 컴퓨터 장치
CN103811054B (zh) 一种NAND Flash存储器、NAND Flash存储器实现方法及其系统
US20240194276A1 (en) Memory control
KR20110074407A (ko) 전압 안정화 장치 및 그것을 포함하는 반도체 장치 및 전압 생성 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20080619

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20130531

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20080619

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140221

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20150226

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20150514

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20150515

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20180430

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20180430

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20190429

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20200429

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20210428

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20220420

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20240424

Start annual number: 10

End annual number: 10