[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101507291B1 - 인증 장치 - Google Patents

인증 장치 Download PDF

Info

Publication number
KR101507291B1
KR101507291B1 KR1020147006228A KR20147006228A KR101507291B1 KR 101507291 B1 KR101507291 B1 KR 101507291B1 KR 1020147006228 A KR1020147006228 A KR 1020147006228A KR 20147006228 A KR20147006228 A KR 20147006228A KR 101507291 B1 KR101507291 B1 KR 101507291B1
Authority
KR
South Korea
Prior art keywords
information
key
identification information
memory device
encrypted
Prior art date
Application number
KR1020147006228A
Other languages
English (en)
Other versions
KR20140046476A (ko
Inventor
다쿠 가토
다츠유키 마츠시타
유지 나가이
신이치 마츠카와
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20140046476A publication Critical patent/KR20140046476A/ko
Application granted granted Critical
Publication of KR101507291B1 publication Critical patent/KR101507291B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0816—Key establishment, i.e. cryptographic processes or cryptographic protocols whereby a shared secret becomes available to two or more parties, for subsequent use
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/321—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials involving a third party or a trusted authority
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/00086—Circuits for prevention of unauthorised reproduction or copying, e.g. piracy
    • G11B20/00094—Circuits for prevention of unauthorised reproduction or copying, e.g. piracy involving measures which result in a restriction to authorised record carriers
    • G11B20/00115—Circuits for prevention of unauthorised reproduction or copying, e.g. piracy involving measures which result in a restriction to authorised record carriers wherein the record carrier stores a unique medium identifier
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/00086—Circuits for prevention of unauthorised reproduction or copying, e.g. piracy
    • G11B20/0021—Circuits for prevention of unauthorised reproduction or copying, e.g. piracy involving encryption or decryption of contents recorded on or reproduced from a record carrier
    • G11B20/00217—Circuits for prevention of unauthorised reproduction or copying, e.g. piracy involving encryption or decryption of contents recorded on or reproduced from a record carrier the cryptographic key used for encryption and/or decryption of contents recorded on or reproduced from the record carrier being read from a specific source
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0816—Key establishment, i.e. cryptographic processes or cryptographic protocols whereby a shared secret becomes available to two or more parties, for subsequent use
    • H04L9/0819—Key transport or distribution, i.e. key establishment techniques where one party creates or otherwise obtains a secret value, and securely transfers it to the other(s)
    • H04L9/0822—Key transport or distribution, i.e. key establishment techniques where one party creates or otherwise obtains a secret value, and securely transfers it to the other(s) using key encryption key
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0816—Key establishment, i.e. cryptographic processes or cryptographic protocols whereby a shared secret becomes available to two or more parties, for subsequent use
    • H04L9/0819—Key transport or distribution, i.e. key establishment techniques where one party creates or otherwise obtains a secret value, and securely transfers it to the other(s)
    • H04L9/083—Key transport or distribution, i.e. key establishment techniques where one party creates or otherwise obtains a secret value, and securely transfers it to the other(s) involving central third party, e.g. key distribution center [KDC] or trusted third party [TTP]
    • H04L9/0833—Key transport or distribution, i.e. key establishment techniques where one party creates or otherwise obtains a secret value, and securely transfers it to the other(s) involving central third party, e.g. key distribution center [KDC] or trusted third party [TTP] involving conference or group key
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0869—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving random numbers or seeds
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0894—Escrow, recovery or storing of secret information, e.g. secret key escrow or cryptographic key storage
    • H04L9/0897—Escrow, recovery or storing of secret information, e.g. secret key escrow or cryptographic key storage involving additional devices, e.g. trusted platform module [TPM], smartcard or USB
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/60—Solid state media
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/60—Digital content management, e.g. content distribution
    • H04L2209/601—Broadcast encryption

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Storage Device Security (AREA)

Abstract

일 실시형태에 따르면, 장치를 인증하기 위한 방법으로서, 이 장치는, 비밀 식별 정보, 암호화된 비밀 식별 정보, 및 키 관리 정보를 유지하고, 인증 장치는 식별키를 유지하고, 이 방법은, 인증 장치에 의해, 장치로부터 암호화된 비밀 식별 정보 및 키 관리 정보를 판독하는 단계와, 인증 장치에 의해, 키 관리 정보(FKB)를 이용하여, 식별키로 복호될 수 있는 패밀리키를 획득하는 단계를 포함한다. 이 방법은, 인증 장치에 의해, 패밀리키를 이용하여, 암호화된 비밀 식별 정보를 복호하여 비밀 식별 정보를 획득하는 단계를 더 포함한다.

Description

인증 장치{AUTHENTICATOR}
관련 출원의 교차 참조
본 출원은 2011년 11월 11일자로 출원된 일본 특허 출원 제2011-248056호에 기초하며, 이로부터 우선권의 이익을 주장하며, 그 전체 내용은 본원에 참고로 통합된다.
여기에 설명된 실시형태들은 일반적으로 인증 장치(authenticator), 피인증 장치, 및 그 인증 방법에 관한 것이다.
일반적으로, 정보 보안의 분야에서, 자신의 정당성을 증명하는 수단으로서, 서로 공유한 비밀 정보와 암호화기를 이용한 방법이 채용되고 있다.
예컨대, 전자 결제에 이용되는 IC 카드(Smart Card) 등에 있어서, 카드 내의 IC에는 그 IC 카드를 개별화하기 위한 ID 및 비밀 정보가 저장되어 있다. 또한, IC 카드는 ID 및 비밀 정보에 기초하는 인증을 행하기 위한 암호 처리 기능을 갖는다.
또 다른 예에서는, 컨텐츠의 저작권 보호에 있어서, SD(등록상표) 카드의 정당성을 증명하는 수단으로서, CPRM(Content Protection for Recordable Media)으로 지칭되는 인증 방법이 규정되어 있다.
도 1은 제1 실시형태에 따른 메모리 시스템의 구성예를 도시하는 블록도이다.
도 2는 제1 실시형태에 따른 메모리 시스템의 인증 플로우를 도시하는 플로우 차트이다.
도 3은 제1 실시형태에 따른 암호화된 FKey 팩(pack)(FKB)의 구성예를 도시하는 도면이다.
도 4는 제1 실시형태에 따른 메모리 시스템의 구성예를 도시하는 블록도이다.
도 5는 제1 실시형태에 따른 NAND 제조자에 의한 비밀 정보의 기록 처리를 예시하는 도면이다.
도 6은 제1 실시형태에 따른 카드 제조자에 의한 FKB의 기록 처리의 플로우를 예시한다.
도 7은 제1 변형예에 따른 피인증 장치를 도시한 도면이다.
도 8은 제1 변형예에 따른 FKB를 다운로드하는 시스템을 도시하는 블록도이다.
도 9는 제1 변형예에 따른 FKB를 다운로드하는 플로우를 도시하는 플로우 차트이다.
도 10은 제2 실시형태에 따른 메모리 시스템의 구성예를 도시하는 블록도이다.
도 11은 제3 실시형태에 따른 메모리 시스템의 구성예를 도시하는 블록도이다.
도 12는 제4 실시형태에 따른 NAND형 플래시 메모리의 구성예를 도시하는 블록도이다.
도 13은 도 12에 도시된 NAND형 플래시 메모리의 일 블록의 등가 회로도이다.
일반적으로, 일 실시형태에 따르면, 인증 장치에 의해 장치를 인증하는 방법으로서, 상기 장치는 상기 장치에 고유하며 상기 장치의 외부에 은닉되는 비밀 식별 정보(SecretID), 상기 장치에 고유한 암호화된 비밀 식별 정보(E-SecretID), 및 키 관리 정보(FKB: family key block)를 유지하며, 상기 인증 장치는 식별키(IDKey)를 유지하고, 상기 방법은,
상기 인증 장치에 의해, 상기 장치로부터 상기 암호화된 비밀 식별 정보(E-SecretID) 및 상기 키 관리 정보(FKB)를 판독하는 단계와,
상기 인증 장치에 의해, 상기 키 관리 정보(FKB)를 이용하여, 상기 식별키(IDKey)로 복호될 수 있는 패밀리키(FKey)를 획득하는 단계와,
상기 인증 장치에 의해, 상기 패밀리키(FKey)를 이용하여, 상기 암호화된 비밀 식별 정보(E-SecretID)를 복호하여 상기 비밀 식별 정보(SecretID)를 획득하는 단계를 포함한다.
이하, 실시형태에 관해서 도면을 참조하여 설명한다. 아래의 설명에 있어서는, 인증 장치, 피인증 장치, 및 인증 방법의 일례로서, 메모리 시스템을 수용하지만, 실시형태는 이러한 예로 한정되지 않는다. 여기서 설명된 피인증 장치는 인증될 장치이다. 예컨대, 피인증 장치는, 개별의 디바이스(예컨대, 메모리 디바이스), 모듈(예컨대, 메모리 디바이스에 삽입된 카드), 장치(예컨대, 내장형 모듈을 가진 장치), 및 상기 개별의 디바이스, 모듈, 및 장치 중 임의의 조합을 포함한다. 이하의 설명에서, 공통 부분은 도면 전반에 걸쳐서 동일한 참조 부호에 의해 표시된다.
[제1 실시형태]
제1 실시형태에 따른 인증 장치, 피인증 장치, 및 그 인증 방법에 관해서 설명한다.
<1. 구성예(메모리 시스템)>
도 1을 이용하여 제1 실시형태에 따른 메모리 시스템의 구성예에 관해서 설명한다.
도 1에 도시된 바와 같이, 제1 실시형태에 따른 메모리 시스템은, 피인증 장치로서의 NAND형 플래시 메모리(10), 인증 장치로서의 호스트 디바이스(20), 및 양자를 중재하는 컨트롤러(19)를 포함한다. 호스트 디바이스(20)는 컨트롤러(19)를 통해 NAND형 플래시 메모리(10)에 액세스한다.
여기서, NAND형 플래시 메모리(10) 등의 반도체 제품의 제조 공정에 관해서, 간단히 설명한다. 반도체 제품의 제조 공정은, 주로 기판 웨이퍼 상에 회로를 형성하는 전(前)공정과, 상기 웨이퍼를 개별 부재로 절단한 후, 배선이나 수지 패키지 밀봉 등을 수행하는 후공정으로 나눠질 수 있다.
컨트롤러(19)는 전공정에 있어서 NAND형 플래시 메모리(10) 내에 포함되도록 구성되는 경우, 전공정에서는 NAND형 플래시 메모리에 삽입될 수 있고, 전공정이 아닌, 후공정에서 NAND형 플래시 메모리와 함께 패키지로 삽입될 수 있거나, 또는 NAND형 플래시 메모리(10)와는 다른 칩으로서 제공될 수도 있다. 도 1을 포함한 이하의 설명은, 컨트롤러(19)가 NAND형 플래시 메모리(10)와는 상이한 칩으로서 제공되는 경우를 일례로서 채용함으로써 제공된다.
이하에 특별히 언급되지 않지만, 컨트롤러(19)는, 호스트 디바이스(20)와 NAND형 플래시 메모리(10) 사이의 데이터 및 명령의 교환에 있어서, 많은 경우에 호스트 디바이스(20)와 NAND형 플래시 메모리(10) 사이를 중재한다. 이러한 경우에도, 컨트롤러(19)는 전술한 데이터 및 명령의 본질적인 내용을 변경하지 않으므로, 세부사항이 생략된 설명으로서 이하에 제공될 수 있다. NAND형 플래시 메모리(10) 및 컨트롤러(19)의 구성예의 상세한 설명에 관해서는 후술한다.
호스트 디바이스(20)는 컨슈머(consumer) 디바이스와 같이 전용 하드웨어로 구성될 수 있으면, 전용 하드웨어와 그것을 동작시키는 펌웨어의 조합, 또는 디바이스의 기능이 PC 상에서 동작하는 소프트웨어 프로그램으로 구성되는 경우도 고려된다.
이하에서는, 도 1에 도시된 각 컴포넌트 및 데이터 처리에 관해서 설명한다. 본 실시형태는, 피인증 장치로서의 NAND형 플래시 메모리(10)에 기록되어 있는 비밀 식별 정보 SecretID를 제3자로부터 은닉한 상태로 판독하고, 데이터가 피인증 장치로부터 판독되었다는 것을 검증하는 방법, 및 그 방법을 NAND형 플래시 메모리(10)에 적용하는 경우의 구성예를 나타낸다.
1-1. NAND형 플래시 메모리
본 실시형태에서, NAND형 플래시 메모리(10)는 피인증 장치이다.
도 1에 도시된 바와 같이, NAND형 플래시 메모리(10)는, 셀 어레이(11), 셀 어레이(11)의 주변 영역에 배치되는 데이터 캐시(12A, 12B, 및 12C), 데이터 생성 회로(Generate)(13, 14), 일방향성 변환기(Oneway)(15)를 포함한다.
셀 어레이(11)는 외부부터의 판독과 외부로의 기록이 가능한 일반 영역(Read/Write area)(11-1), 외부부터의 판독과 외부로의 기록이 금지된 은닉 영역(Hidden area)(11-2), 외부부터의 기록이 금지된 ROM 영역(ROM area)(11-3)을 포함한다.
판독/기록 영역(일반 영역)(11-1)은 NAND형 플래시 메모리(10) 외부에 데이터가 기록될 수 있고, NAND형 플래시 메모리(10) 외부로부터 데이터가 판독될 수 있는 영역이다. 판독/기록 영역(11-1)에는, 암호화된 비밀 식별 정보(E-SecretID)와 키 관리 정보(FKBv)(Family Key Block)가 저장된다. E-SecretID는 ROM 영역(11-3)에 저장된 인덱스(v)에 의해 암호화된 비밀 식별 정보(SecretID)이다. FKBv는 FKeyv를 은닉하기 위하여 준비된 암호화된 FKey 팩(즉, 복수의 암호화된 FKey의 세트)이다. FKBv는, NAND형 플래시 메모리(10)에 기록되는 다른 데이터와는 달리, NAND형 플래시 메모리(10)가 제조될 때, 또는 일반 사용자에 대한 스토리지 미디어(예컨대, SD 카드)가 NAND형 플래시 메모리(10)에 컨트롤러를 접속하여 제조될 때 기록될 수 있다. 대안으로, FKBv는 판매 후에 사용자의 요구에 따라서 서버로부터 다운로드되어, NAND형 플래시 메모리(10)에 기록될 수 있다.
키 관리 정보(FKBv)는 호스트 디바이스(20)에 의해 유지되는 식별 키 정보(IDKeyk)(후술함)와 식별 키 정보(IDKeyk)의 인덱스 정보(k)에 기초하여 은닉 정보(FKeyv)를 복호하는데 이용되는 정보, 또는 호스트 디바이스(20)에 유지된 식별 키 정보(IDKeyk)(후술함)와 상기 호스트 디바이스(20)의 식별 정보에 기초하여 은닉 정보(FKeyv)를 복호하는테 이용되는 정보이다.
키 관리 정보(FKBv)는, 제조 공정에 따라서 NAND형 플래시 메모리(10) 마다 고유하게 준비될 수 있거나, 또는 예컨대 제조 로트(lot) 단위[즉, 키 관리 정보(FKBv)는 NAND형 플래시 메모리(11)의 각각에 대하여 고유하게 준비되는 정보일 뿐만 아니라, 제조 공정에 따라서 NAND형 플래시 메모리(10)의 제조 로트 단위 등의 복수의 NAND형 플래시 메모리(10)에 공통적으로 부착될 수 있음(이와 연관될 수 있음)]로 복수의 NAND형 플래시 메모리(10)에 공통적일 수 있다. 키 관리 정보(FKBv)의 인덱스 정보(v)는, FKBv의 식별 정보 또는 버전 번호 정보일 수 있다.
이와 반대로, 암호화된 비밀 식별 정보(E-SecretID)는 NAND형 플래시 메모리의 각각에 고유하게 첨부되는 비밀 식별 정보를 암호화함으로써 획득된 데이터이다. 대안으로, 동일하게 암호화된 비밀 식별 정보는 통상적으로 복수의 NAND 플래시 메모리에 기록될 수 있다. 예컨대, 프리 레코딩 컨텐츠 배포에 있어서, 동일한 컨텐츠 데이터를 미리 NAND형 플래시 메모리에 기록하여, NAND형 플래시 메모리를 판매하고, 동일한 E-SecretID를 컨텐츠를 저장하는 NAND형 플래시 메모리에 기록할 수 있다.
은닉 영역(11-2)은 NAND형 플래시 메모리(10) 외부로부터의 판독과 NAND형 플래시 메모리(10) 외부로의 기록이 금지되는 영역(Read/Program inhibit)이다. 본 실시형태의 은닉 영역(11-2)에는, 인증 공정에 대하여 NAND형 플래시 메모리(10)가 이용하는 비밀 키 정보(NKeyi) 및 NAND형 플래시 메모리(10)의 비밀 식별 정보(SecretID)가 기록된다.
ROM 영역(11-3)은 NAND형 플래시 메모리(10) 외부에의 데이터 기록이 금지되어 있지만, 이 외부로부터의 데이터의 판독이 허가되는 영역이다. 본 실시형태의 ROM 영역(11-3)에는, 판독/기록 영역(11-1)에 저장되는 키 관리 정보(FKBv)에 의해 은닉된 FKeyv를 나타내기 위한 인덱스 정보(v)(FKey의 인덱스)와, 은닉 영역(11-2)에 저장되는 비밀 정보(NKeyi)를 나타내기 위한 인덱스 정보(i)(NKey의 인덱스)가 기록된다. 본 실시형태에서는, 인덱스 정보(i) 또는 인덱스 정보(v)를 기록할 때에 데이터에 오류가 발생한 경우에도, 정확한 식별 정보가 판독될 수 있도록, 데이터는 일반적으로 에러 정정 부호가 부착된 이후에 기록된다. 그러나, 에러 정정 부호화 및 복호 처리에 관해서는 특별히 도시하지 않는다.
데이터 캐시(Data Cache)(12A, 12B, 12C)는 셀 어레이(11)로부터 판독된 데이터를 일시적으로 저장한다.
데이터 생성부(Generate)(13, 14)는 복수의 입력 데이터로부터 미리 정해진 연산에 의해 출력 데이터를 생성하는 회로이다.
데이터 생성부(13)는 호스트 디바이스(20)로부터 수신한 호스트 상수(HCj)를 전술한 비밀 정보(NKeyi)를 이용하여 변환함으로써 비밀 정보(HKeyi,j)를 생성한다. 데이터 생성부(14)는 호스트 디바이스(20)로부터 수신한 난수(RNh)를 HKeyi,j를 이용하여 변환함으로써 세션키(SKeyi,j)를 생성한다. 데이터 생성부(13, 14)는 하드웨어(회로), 소프트웨어, 또는 하드웨어와 소프트웨어의 조합으로서 구현될 수 있다. 데이터 생성부(13, 14)가 회로로서 구현되는 경우, 전체의 회로 규모를 작게 하기 위해서 전술의 일방향성 변환기(15)와 동일한 회로, 일향성 변환기를 유용한 회로, 또는 AES(Advanced Encryption Standard) 암호화기를 데이터 생성부(13, 14)로서 이용할 수 있다. 마찬가지로, 데이터 처리 순서를 이해하기 쉽게 하기 위해서 다른 구성 요소로서 도시되어 있는 2개의 데이터 생성부(13, 14)에 대하여 동일한 회로를 반복적으로 이용할 수 있다.
일방향성 변환부(Oneway)(15)는, 입력된 데이터와 별도로 입력된 키 데이터에 일방향성의 변환을 수행하여, 일방향성 변환된 입력 데이터를 출력한다. 일방향성 변환부(15)는 하드웨어, 소프트웨어, 또는 하드웨어와 소프트웨어의 조합으로 구현될 수 있다. 일방향성 변환부(15)는 회로로서 구현될 수 있다. 본 실시형태에서, 일방향성 변환부(15)는, 은닉 영역(11-2)으로부터 판독된 SecretID를 데이터 생성부(14)에 의해 생성된 SKeyi,j를 이용하여 일방향성 함수에 의해 변환하여, 일방향성 변환 식별 정보(Oneway-ID)(=Oneway(Skeyi,j, SecretID))를 생성한다. 일방향성 ID는 여기서 “인증 정보”로서 지칭될 수도 있다. 회로로서 구현될 때, 전술한 바와 같이, 전체의 하드웨어 회로 규모를 작게 하기 위하여, 일방향성 변환부(15)를 데이터 생성부(14) 등으로서 이용할 수도 있다.
도시하지는 않았지만, 컨트롤러(19)를 통해 호스트 디바이스(20)에 송부되는 데이터를 출력하는 출력부 등도 필요에 따라서, 구성 요소로서 배치될 수 있다.
1-2. 호스트 디바이스
도 1에 도시된 바와 같이, 본 실시형태에 따른 호스트 디바이스(20)는, 복호부(Decrypt)(21), FKB 프로세서(Process FKB)(22), 메모리(Memory)(23), 난수 생성부(RNG)(24), 선택부(Select 2)(25), 데이터 생성부(Generate)(26), 일방향성 변환부(Oneway)(27), 및 데이터 검증부(Verify)(28), 스위치부(29) 등을 포함한다. 또한, 예컨대, 오류 정정 처리부 등도 필요에 따라서 포함될 수 있다.
복호부(복호 회로)(21)는 E-SecretID를 NAND형 플래시 메모리(10)로부터 판독한다(컨트롤러(19)를 통해). 그 후, 복호부는 판독된 데이터를 별도로 입력된 키 데이터(FKey)를 이용하여 복호하여, 복호된 입력 데이터를 출력한다. 본 실시형태에서, 복호부(21)는 호스트 디바이스(20)에 의해 은닉된 FKey를 키 정보로서 이용하여, 선택부(Select1)(22-1)에 의해 선택된 E-SecretID를 복호하여, SecretID를 획득한다.
FKey 프로세서(Process FKB : FKey 복호 회로)(22)는, NAND형 플래시 메모리(10)로부터 판독되는 패밀리 키 블록(FKBv), 식별 키 정보(IDKeyk), 및 메모리(23)에 은닉된 IDKeyk의 인덱스 정보(k)를 이용하여 키 데이터(FKey)를 복호하여, 복호부(21)에 출력한다. 이러한 방식으로, SecretID를 저장하는 NAND형 플래시 메모리(10)에 적합한 FKey를 복호한다. 본 실시형태에서, FKey 프로세서(22)는 데이터 선택부(Select1)(21-1) 및 복호부(Decrypt)(22-2)를 포함한다.
제1 스테이지에서의 데이터 선택부(Select1)(21-1)는, NAND형 플래시 메모리로부터 판독된 암호화된 FKey 팩(FKBv)으로부터 데이터를 선택하여, 그 선택된 데이터를 복호부(22-2)에 출력한다. 그 선택된 데이터는 인덱스 정보(k)를 이용해 메모리(23)에 은닉된 식별 키 정보를 이용하여 복호될 수 있다.
복호부(Decrypt)(22-2)는 메모리(23)에 호스트(20)가 은닉하고 있는 IDKeyk를 이용하여 데이터 선택부(22-1)에 의해 선택된 데이터를 복호하여, 생성된 키 데이터(FKey)를 복호부(21)에 출력한다.
메모리(23)는 인덱스 정보(k), 식별 키 정보(IDKeyk), 비밀 키 정보의 세트[HKeyi,j (i=1, …, m; j는 HKeyi,j에 대한 고정값임), 및 호스트 상수(HCj)를 기록하여, 적어도 IDKeyk 및 HKeyi,j(i=1, …, m)의 세트를 호스트 디바이스(20)의 외부로부터 은닉한다. 호스트 상수(또는 베이스 정보)(HCj)는 인증이 요청될 때(Request authentication), NAND형 플래시 메모리(10)에 전송하기 위하여 미리 유지하고 있는 호스트 디바이스(20)의 상수이다. 이것의 세부사항에 관해서는 후술한다.
난수 생성부(RNG: Random Number Generator)(24)는, 인증 처리에 이용하는 난수(RNh)를 생성하여 출력한다.
제2 스테이지에서의 데이터 선택부(Select2)(25)는, NAND형 플래시 메모리(10)의 데이터 캐시(12C)로부터 판독된 인덱스 정보(i)를 이용하여, 호스트 디바이스(20)가 은닉하고 있는 HKeyi,j(i=1, …, m; j는 HKeyi,j에 대한 고정값임)의 세트로부터, NAND형 플래시 메모리(10)와의 인증 처리에 필요한 비밀 정보(HKeyi,j)를 선택한다.
데이터 생성부(Generate)(26)는 복수의 입력 데이터에 미리 정해진 연산을 수행함으로써 출력 데이터를 생성하는 연산부이다. 본 실시형태에서, 데이터 생성부(26)는, 호스트 디바이스(20)에 의해 생성한 RNh를 호스트 디바이스(20)가 은닉하고 있는 HKeyi,j를 이용하여 변환함으로써 세션키(SKeyi,j)를 생성한다. 예컨대, 데이터 생성부(26)는 상기 AES 암호화 연산을 이용할 수 있다.
일방향성 변환부(Oneway)(27)는 복호부(21)로부터 출력되는 SecretID를 데이터 생성부(26)로부터 출력되는 SKeyi,j를 이용하여 일방향성 함수에 의해 변환하여, 일방향성 변환 식별 정보(Oneway-ID)를 생성한다.
호스트 디바이스(20)가 컨슈머 디바이스인 경우, 비밀 정보(IDKeyk) 및 HKeyi,j는 제조자 특유의 방법에 의해 암호화되고, 그 후 암호화된 정보는 내부의 전용 메모리에 저장된다. 호스트 디바이스(20)가 소프트웨어 프로그램인 경우, IDKey 및 HKeyi,j는 TRS(tamper resistant software) 기술에 의해 부정한 해석으로부터 보호되며, 메모리에 저장된다. 대안으로, 호스트 디바이스(20)가 보안 모듈을 포함하는 경우, IDKey 및 HKeyi,j는 보안 모듈에 의해 은닉된다.
데이터 검증부(Verify)(28)는 NAND형 플래시 메모리(10)로부터 수신한 Oneway-ID와, 호스트 장치(20) 내의 일방향성 변환부(27)로부터 얻어진 Oneway-ID를 비교하여, 양쪽 Oneway-ID가 일치하는지 여부를 판정한다. 상기 일방향성 변환 식별 정보(Oneway-ID)의 양쪽 값이 일치하면(OK), 데이터 검증부(28)는 복호부(21)에 의해 얻어진 SecretID가 진본인 SecretID이라고 판정하여, 얻어진 SecretID를 이후의 처리에 인도한다. 한편, 상기 일방향성 변환 식별 정보(Oneway-ID)의 양쪽 값이 일치하지 않으면(NG), 데이터 검증부(28)는 SecretID가 부정한 SecertID라고 판정하여, 그 취지의 메시지를 이후의 처리에 출력한다.
스위치부(29)는, 데이터 검증부(Verify)(28)에 있어서 Oneway-ID의 양쪽 값이 일치한 경우(OK)의 판정 결과가 제어 신호로서 상기 스위치부(29)에 입력되면, 신호 경로를 온(on)시켜, SecretID를 출력한다.
컨트롤러(Controller)(19)는 NAND형 플래시 메모리(10)를 제어하여, 호스트 디바이스(20)와의 데이터 전송을 수행한다. 컨트롤러(19)의 세부사항에 관해서는 후술한다.
메모리 시스템의 구성예는 상기 설명한 것으로 한정되지 않는다. 예컨대, 오류 정정 처리부(도시하지 않음) 및 기타 구성 요소도 필요에 따라서 포함될 수 있다.
<2. 인증 플로우>
다음에, 도 2에 따라서, 제1의 실시형태에 따른 메모리 시스템의 인증 플로우에 관해서 설명한다.
(단계 S11)
인증이 개시되면(Start), 호스트 디바이스(20)는 NAND형 플래시 메모리(10)로부터 키 관리 정보인 암호화된 FKey 팩(FKB: Family Key Block) 및 암호화된 SecretID(E-SecretID)를 판독한다.
(단계 S12)
계속해서, 호스트 디바이스(20)는 판독된 FKB로부터 데이터 선택부(Select1)(21-1)에 의해 데이터 선택 처리를 실행하여, 호스트 디바이스(20)에 의해 복호될 수 있는 암호화된 FKey 데이터를 판독하고, 은닉하고 있는 비밀 정보(IDKeyk)를 이용하여 상기 복호부(22-2)에 의해 암호화된 FKey를 복호함으로써 키 데이터(FKey)를 얻는다. 또한, 호스트 디바이스(20)는 얻어진 FKey를 이용하여, NAND형 플래시 메모리(10)로부터 판독한 E-SecretID를 복호함으로써, 비밀 식별 정보(SecretID)를 얻는다.
(단계 S13)
계속해서, 호스트 디바이스(20)는, 인증 요청에 필요한 난수(RNh)를 생성한다. 인증 처리에 RNh를 이용함으로써, 이하의 처리로 NAND형 플래시 메모리(10)와의 사이에서 매회 다른 공유키를 이용할 수 있다.
(단계 S14)
이어서, 호스트 디바이스는 인증 요청(Request authentication)과 함께 미리 유지하고 있는 호스트 상수(HCj) 및 난수(RNh)를 NAND형 플래시 메모리(10)에 송출한다.
(단계 S15)
이어서, NAND형 플래시 메모리(10)는 NKeyi (i=1,…, m)를 은닉 영역(11-2)으로부터 로드하여, 데이터 캐시(12B)에 저장한다.
(단계 S16)
이어서, NAND형 플래시 메모리(10)는 인덱스 정보(i)를 판독하고, 인덱스 정보(i)를 데이터 캐시(12C)에 저장하고, 인덱스 정보(i)를 호스트 디바이스(20)에 송출한다. 인덱스 정보(i)는 HKeyi,j (i=1,…, m)의 세트로부터 NAND형 플래시 메모리(10)와의 인증에 필요한 HKeyi,j를 선택하기 위해서 호스트 디바이스(20)에 의해 요청된다.
(단계S17)
이어서, 호스트 디바이스(20)는 수신한 인덱스 정보(i)를 이용하여, 미리 은닉하고 있었던 HKeyi,j (i=1, …, m)의 세트부터 HKeyi,j를 선택한다. 선택된 HKeyi,j는 NAND형 플래시 메모리(10)와의 인증 처리에 요구된다.
(단계 S18)
상기 단계 S17과 병행하여, NAND형 플래시 메모리(10)는 은닉하고 있는 NKeyi와 수신한 호스트 상수(HCj)를 이용하여, 데이터 생성부(13)의 데이터 생성 처리에 의해 HKeyi,j를 생성한다. 또한, NAND형 플래시 메모리(10)는 수신한 난수(RNh)를 이용하여, 데이터 생성부(14)의 데이터 생성 처리에 의해, 세션키 데이터 SKeyi,j(= Generate(HKeyi,j, RNh))를 생성한다.
(단계 S19)
이어서, 호스트 디바이스(20)는 선택한 HKeyi,j와 생성한 RNh를 이용하여, 데이터 생성부(26)의 데이터 생성 처리에 의해, 세션키 데이터 SKeyi,j (= Generate(HKeyi,j, RNh))를 생성한다.
(단계 S20)
이어서, 호스트 디바이스(20)는 ID 요청(Request ID)을 NAND형 플래시 메모리(10)에 송출한다.
(단계 S21)
이어서, NAND형 플래시 메모리(10)는 비밀 식별 정보(SecretID)를 은닉 영역(11-2)으로부터 판독하고, SecretID를 데이터 캐시(12A)에 저장한다.
(단계 S22)
이어서, NAND형 플래시 메모리(10)는 생성한 SKeyi,j를 이용하여, SecretID를 일방향성 변환부(15)에 의해 일방향성 변환 처리하여, 인증 정보 Oneway-ID (=Oneway(SKeyi,j, SecretID))를 생성하여, 생성된 Oneway-ID를 호스트 디바이스(20)에 송출한다.
(단계 S23)
이어서, 호스트 디바이스(20)는, SecretID를, 생성한 SKeyi,j를 이용하여 일방향성 변환부(27)에 의해 일방향성 변환 처리하여, 인증 정보(Oneway-ID)를 얻는다.
(단계 S24)
이어서, 호스트 디바이스(20)는 NAND형 플래시 메모리(10)로부터 수신한 Oneway-ID와, 생성한 Oneway-ID가 일치하는지 여부를 판정한다. Oneway-ID의 양쪽 값이 일치한 경우(OK)에는, 복호부(21)에 의해 얻어진 SecretID가 진본인 ID이라고 판정하여, 이후의 처리에 SecretID를 인도한다. 한편, Oneway-ID의 양쪽 값이 일치하지 않는 경우(NG)에는, 호스트 디바이스(20)는 상기 SecretID가 부정한 ID이라고 판정하여, 그 취지의 메시지를 이후의 처리에 출력한다.
(단계 S25)
이어서, 호스트 디바이스(20)는 상기 단계 S24의 결과를 출력한다(Output).
이상의 동작에 의해, 제1 실시형태에 따른 인증 플로우를 종료한다(End).
<3. FKB(Family Key Block)>
다음에, 도 3를 이용하여, 제1 실시형태에 따른 키 관리 정보 FKB(Family Key Block)에 관해서 보다 상세히 설명한다.
비밀 식별 정보(SecretID)가 기록되어 있는 NAND형 플래시 메모리(10)에 적합한 키 관리 정보[FKB(family key block)]를 생성하기 위해서는, 미리 준비된 비밀 키 정보로서 IDKeyi (i=1, …, n)(IDKeyi의 세트)의 하나 하나의 IDKeyi를 이용하여, FKeyv를 하나 하나 암호화(Encrypt)한다. 즉, FKB는 암호화된 FKeyv (E-FKeyv,i) = Encrypt(IDKeyi, FKeyv)의 집합이며, 이 암호화된 FKeyv의 집합을 암호화된 FKey 팩으로 지칭한다.
그런데, FKB는 본 실시형태의 구성으로 한정되지 않는다. 예컨대, 특정의 IDKeyi가 누설되는 경우, 그 누설된 IDKeyi로 복호될 수 있는 암호화된 FKeyv(E-FKeyv)는 FKB로부터 삭제된다. 그 결과, 그 누설된 IDKeyi를 유지하고 있는 호스트 디바이스(20)가 새롭게 구성된 FKB를 저장하는 NAND형 플래시 메모리에 액세스할 때, 호스트 디바이스(20)는 정확한 FKeyv 및 SecretID를 얻을(복호할) 수 없다. 이러한 방식으로, 누설된 비밀 정보 IDKeyi를 유지하는 호스트 디바이스(20)를 무효화하는 기능을 제공할 수 있다.
또한, 키 관리 정보 FKB의 생성 방법은 본 실시형태의 방법으로 한정되지 않는다. 예컨대, CPRM에 이용되는 MKB(Media Key Block) 기술이나 다른 MKB 기술을 이용하여 키 관리 정보(FKB)를 생성하면, 호스트 디바이스(20)를 무효화하는 기능을 제공할 수도 있다. 예컨대, MKB 기술을 적용한 경우, 메모리 시스템의 구성예는 도 4에서와 같이 표시된다. 도시된 메모리 시스템은 FKey 프로세서(Process FKB)(22)가 상위 개념으로서 도시되어 있다는 점에서, 도 1의 메모리 시스템과는 다르다.
MKB 기술은 복수의 디바이스의 각각이 다른 비밀 정보를 서로 갖는 상황에서, 디바이스 무효화를 실현하면서, (무효화 대상이 아닌 디바이스 사이에서) 공통의 비밀 정보(Media Key)를 효율적으로 공유하며, 브로드캐스트 암호(Broadcast Encryption)로도 지칭된다.
<4. 비밀 정보 및 FKB의 기록>
다음에, NAND형 플래시 메모리(10)에의 비밀 정보나 키 관리 정보 FKB의 기록에 관해서 설명한다.
4-1. NAND형 플래시 메모리의 제조 동안에 비밀 정보 또는 키 관리 정보 FKB를 기록하는 경우
우선, 도 5를 이용하여, 예컨대, NAND형 플래시 메모리의 제조 동안에 비밀 정보나 FKB를 기록하는 경우에 관해서 설명한다.
라이센스 관리자(40)는 이하의 데이터 : FKBv (v=1, …, n), FKeyv (v=1, …, n), v (v=1, …, n), NKeyi, 및 i를 생성한다. FKBv는 전술한 바와 같이, FKeyv를 암호화함으로써 생성된다. 또한, v는 복수의 값일 수 있다. 예컨대, v로서 1, 2, 3의 3가지의 값을 라이센스 관리자(40)가 생성하는 경우, 라이센스 관리자(40)는, 생성한 v에 따라서 (FKB1, FKey1), (FKB2, FKey2), 및 (FKB3, FKey3)를 생성한다.
이어서, 라이센스 관리자(40)는, 생성한 데이터 중, FKeyv (v=1, …, n), v (v=1, …, n), NKeyi, 및 i를 메모리 제조자(30)에게 인도한다. 데이터의 인도시에, 예컨대, 라이센스 관리자(40)는 미리 얻은 메모리 제조자(30)의 공개키를 이용하여, 데이터를 암호화한 후에, 데이터를 메모리 제조자(30)에 송신하는 등의 안전한 수단을 이용한다.
메모리 제조자(Memory Vender)(30)에서는, NAND형 플래시 메모리(10)에 더하여, 선택부(32, 33), 생성부(34), 암호부(35)가 존재한다. 메모리 제조자(30)는 라이센스 관리자(40)에 의해 인도된 FKBv (v=1, ..., n) 등의 데이터(31)를 추가로 유지한다.
상기 구성에 의해, 메모리 제조자(30)는, v의 값들 중 하나를 선택하여, 그 선택된 v의 값을 ROM 영역(11-3)에 NKey의 인덱스로서 기록한다.
또한, 메모리 제조자(30)는, i(NKey의 인덱스)의 값을 ROM 영역(11-3)에, 그리고 NKeyi의 값을 NAND형 플래시 메모리(10)의 은닉 영역(11-2)에 각각 기록한다.
메모리 제조자(30)는 생성부(SecretID Generator)(34)에 의해 비밀 식별 정보(SecretID)를 생성한다. 또한, 선택부(32)는 상기 선택한 v에 대응하는 FKeyv를 선택한다. 메모리 제조자(30)는 선택한 FKeyv를 이용하여, 생성한 SecretID를 암호화하여, 암호화된 비밀 식별 정보(E-SecretID)를 생성한다.
또한, 메모리 제조자(30)는 SecretID의 값을 NAND형 플래시 메모리(10)의 은닉 영역(11-2)에, E-SecretID의 값을 판독/기록 영역(11-1)에 각각 기록한다.
이상의 동작에 의해, NAND형 플래시 메모리(10)의 제조 동안에 미리 정해진 비밀 정보 및 FKB를 기록할 수 있다. 상기 각 값을 기록하는 순서에 관하여, E-SecretID는 암호화 처리 이후에 얻어진 값이며, 암호부(35)에 의한 암호화 처리 후에 기록될 수 있다. 이와 달리, 기록 동작의 순서에 관해서 제약은 없고, 전술의 예의 순서와 다른 순서로 값을 기록할 수 있다.
또한, 메모리 제조자(30)는 기록 처리를 완료한 NAND형 플래시 메모리(10)를 카드 제조자에게 인도한다.
이와 같이, 본 실시형태에서, NADN형 플래시 메모리(10)는, 인덱스 정보 v(FKey의 인덱스) 등이 미리 기록된 상태에 있을 수 있다.
4-2. FKB를 카드 제조자에 의해 기록하는 경우
다음에, 도 6을 이용하여, 카드 제조자(50)가 FKB를 기록하는 경우에 관해서 설명한다.
카드 제조자(50)는 상기 메모리 제조자(30)로부터 미리 정해진 정보(v) 등이 기록된 NAND형 플래시 메모리(10)를 수취한다. 그 후, 카드 제조자(50)는 예컨대 SD 카드와 같이, NAND형 플래시 메모리(10)를 제어하는 컨트롤러(19)를 접속시켜, 일반 사용자를 위한 스토리지 미디어(여기서는, 카드)(55)를 제조한다.
카드 제조자(50)에 있어서, 스토리지 미디어(카드)(55)에 더하여, 라이센스 관리자(40)로부터 수취한 데이터(FKBv)(51) 및 선택부(52)가 존재한다.
카드 제조자(50)에 의해 키 관리 정보(FKBv)를 기록하는 처리에 대해서는, 다음과 같다.
우선, 카드 제조자(50)는 FKBv를 라이센스 관리자(40)로부터 데이터(51)로서 수취한다. 데이터(51)의 전달에는, 전술한 안전한 수단을 이용한다.
그 후, 카드 제조자(50)는 (컨트롤러(19)를 통해) NAND형 플래시 메모리(10)의 ROM 영역(11-3)에 기록되는 인덱스 정보(v)의 값을 데이터 캐시(12C) 등으로부터 판독한다.
이어서, 카드 제조자(50)는 판독된 인덱스 정보(v)의 값에 대응하는 FKBv를 선택부(52)에 의해 선택하여, 그 선택된 FKBv를 컨트롤러(19)를 통해 NAND형 플래시 메모리(10)의 판독/기록 영역(11-1)에 기록한다.
<작용 효과>
제1 실시형태에 따른 인증 장치, 피인증 장치, 및 인증 방법에 따르면, 적어도 이하의 작용 효과 (1) 내지 (3)을 얻을 수 있다.
(1) 호스트 디바이스(20)로부터 비밀 정보가 누설된 경우에도, 누설된 정보를 이용한 NAND형 플래시 메모리(10)의 비밀 정보의 부정 이용을 방지할 수 있다.
인증 장치로서의 호스트 디바이스(20)는, 고객 디바이스와 같은 전용 하드웨어 디바이스뿐만 아니라, 예컨대, PC 등으로 실행가능한 프로그램(소프트웨어)으로서 제공되어, 일부 경우에서, 이 소프트웨어가 실질적인 호스트 디바이스로서 기능한다. 한편, 피인증 장치로서의 NAND형 플래시 메모리(10)는 기록 미디어이다. “펌웨어”로 불리는 프로그램이 개재되는 경우에도, 중요한 처리나 정보는 셀 어레이(11)의 하드웨어 내에 은닉된 상태로 저장된다.
이에 따라, 기록 미디어와 비교해서, PC 상에서 실행되는 소프트웨어의 내탬퍼성(tamper-resistance)(공격에 대한 내성)이 낮아지게 되는 문제가 있다. 이에 따라, 내탬퍼성이 낮은 호스트 디바이스(인증장치)(20)를 공격함으로써, 내탬퍼성이 높은 NAND형 플래시 메모리(피인증 장치)(10)에 은닉된 비밀 정보도 폭로되어, 내탬퍼성이 높은 디바이스로서 위장하게 하는 문제가 존재한다.
이에 따라, 제1 실시형태에 따른 구성 및 그 인증 방법에서는, 전술한 바와 같이, 비교적 내탬퍼성이 높은 NAND형 플래시 메모리(10)는, 제1 키 정보(NKeyi)로부터 제2 키 정보(HKeyi,j)를 생성할 수 있는 제1 키 정보(NKeyi)를 셀 어레이(11)에 은닉한다. 한편, 호스트 디바이스(20)는 제2 키 정보(HKeyi,j)로부터 제1 키 정보(NKeyi)를 생성할 수 없는 제2 키 정보(HKeyi,j) 만을 메모리(23)에 은닉한다.
이에 따라, NAND형 플래시 메모리(10)는, 호스트 디바이스(20)로부터 수신한 호스트 상수(HCj)와 NAND형 플래시 메모리(10)에 의해 은닉된 제1 키 정보(NKeyi)를 이용하여, 인증 장치(20)에 의해 은닉된 제2 키 정보(HKeyi,j)를 생성한다. NAND형 플래시 메모리(10)는 제2 키 정보(HKeyi,j)와 난수(RNh)를 이용하여 세션키(SKeyi,j)를 추가로 생성한다.
호스트 디바이스(20)는, 인덱스 정보(i)에 의해 선택된 제2 키 정보(HKeyi,j)와 난수(RNh)를 이용하여 세션키(SKeyi,j)를 생성한다. 그 결과, NAND형 플래시 메모리(10)와 호스트 디바이스(20)는 동일한 세션키(SKeyi,j)를 공유한다.
이에 따라, 본 실시형태에서는, NAND형 플래시 메모리(피인증 장치)(10)에 의해 은닉된 정보의 비밀 레벨과, 호스트 디바이스(인증 장치)(20)에 의해 은닉된 정보의 비밀 레벨을 비대칭으로 할 수 있다. 예컨대, 본 실시형태에서는, 비교적 내탬퍼성이 높은 NAND형 플래시 메모리(10)에 의해 은닉된 정보의 비밀 레벨을, 비교적 내탬퍼성이 낮은 호스트 디바이스(20)에 의해 은닉된 정보의 비밀 레벨보다 높게 설정할 수 있다.
이에 따라, 호스트 디바이스(20)에 의해 은닉된 정보가 누설되는 경우에도, 비교적 내탬퍼성이 높은 NAND형 플래시 메모리(10)에 의해 은닉된 정보의 비밀 레벨이 더 높기 때문에, NAND형 플래시 메모리(10)는 누설된 정보를 이용하여 “위장(disguised)”될 수 없다. 따라서, 누설된 정보를 이용한 NAND형 플래시 메모리(10)의 비밀 정보의 부정 이용을 방지할 수 있는 점에서 유리하다. 그 결과, 예컨대, 호스트 디바이스(20)로부터 판독된 ID 정보가, 원하는 피인증 장치(10)로부터 판독된 정보인 것을 확실하게 확인하여, 원격의 상대방의 부정 이용을 무효화할 수 있다.
(2) 구현에 대한 이점
본 실시형태와 같은 구성에서는, 예컨대, 비교적 큰 회로 규모를 요구되는 공개키 암호 처리나 MKB 처리의 하드웨어 구현을 달성하는데 곤란한 환경에서, 회로 규모에 대한 제약도 부과된다. 즉, 비교적 큰 규모의 회로에는 공개 키 암호 처리 또는 MKB 처리가 요구된다. 한편, 회로 영역이 제한되어 있고, 하드웨어 구현은 어렵게 된다.
그러나, 본 실시형태에 따르면, 키 정보가 비대칭적이기 하지만, 비교적 큰 회로 규모를 필요로 하는 공개키 암호 처리를 이용할 필요가 없다. 또한, 전술한 바와 같이, 호스트 디바이스(인증 장치)(20)와 NAND형 플래시 메모리(피인증 장치)(10)에 의해 은닉된 정보의 비밀 레벨을 비대칭으로 함으로써, 한 쪽의 장치로부터 누설된 정보를 가진 것으로만 인증 수단이 구현되고, 다른 디바이스가 위장될 수 없고, 세션키(SKeyi,j)는 인증 장치(20)와 피인증 장치(10)에 의해 공유된다.
이에 따라, 상기 제약이 부과되는 엄한 환경에서도, 구현이 유리하다고 말할 수 있다.
또한, 전술한 바와 같이, 메모리 시스템에 있어서 데이터 생성부의 처리를 암호화기의 처리와 동일하게 함으로써, 회로 규모는 더 감소될 수 있다.
(3) 제조 공정은 유리하게 간략화될 수 있고, 제조 비용은 감소될 수 있다.
본 실시형태에 따른 NAND형 플래시 메모리(10)는, 판독/기록 영역(11-1)에, 그 용도에 따라서 NAND형 플래시 메모리(10) 각각에 고유한, 또는 제조 로트(lot) 단위 등에서 복수의 NAND형 플래시 메모리(10)에 공통되는 키 관리 정보(FKBv)를 저장한다. 또한, 본 실시형태에 따른 NAND형 플래시 메모리(10)는, 판독/기록 영역(11-1)에, NAND형 플래시 메모리(10) 각각에 고유하게 첨부되는 암호화된 비밀 식별 정보(E-SecretID)를 저장한다.
제조 로트 단위로 키 관리 정보(FKBv)를 공통화시킨 경우에는, NAND형 플래시 메모리(10) 각각에 기록되어야 하는 고유한 정보를, 암호화된 비밀 식별 정보(E-SecretID)와 같이 데이터 사이즈가 작은 데이터 만큼 감소시킬 수 있다. 바꾸어 말하면, 기록될 정보를, 공통으로 첨부되는 키 관리 정보(FKBv)와 고유의 암호화된 비밀 식별 정보(E-SecretID)로 분할하여, 그 정보를 2단계로 암호화함으로써, NAND형 플래시 메모리(10)에 기록될 고유의 암호화된 비밀 식별 정보(E-SecretID)의 데이터 사이즈를 감소시킬 수 있다.
예컨대, 상기 도 5에 도시된 바와 같이, NAND형 플래시 메모리의 제조 동안에, 메모리 제조자(30)는, 라이센스 관리자(40)로부터 수취한 NAND형 플래시 메모리(10) 각각에 고유한 정보(E-SecretID)를 기록한다.
NAND형 플래시 메모리(10)에 공통으로 첨부되는 암호화된 키 관리 정보(FKBv)는, 카드 제조자(50)에 의해 NAND형 플래시 메모리(10)에 공통으로 기록될 수 있다. 예컨대, 상기 도 6에 도시된 바와 같이, 카드 제조자(50)는 라이센스 관리자(40)로부터 수취한 NAND형 플래시 메모리(10) 각각에 공통의 키 관리 정보(FKBv)를 기록한다. 이에 따라, 메모리 제조자(30)에 의해 NAND형 플래시 메모리(10) 각각에 기록되어야 하는 고유한 데이터의 사이즈를 감소시킬 수 있다.
NAND형 플래시 메모리(10)의 제조 동안에, NAND형 플래시 메모리(10)에 고유하고 또한 데이터 사이즈가 큰 정보를 기록하는 경우, 제조 공정이 더욱 복잡하게 되고, 제조 시간이 장기화되어, 제조 비용이 증대하게 된다. 그러나, 본 실시형태에서의 구성 및 방법에 따르면, 기록될 정보를 공통으로 첨부되는 키 관리 정보(FKBv)와 고유의 암호화된 비밀 식별 정보(E-SecretID)로 분할하여, 그 정보를 2단계로 암호화함으로써, 이러한 복잡한 제조 공정이 불필요하게 되기 때문에, 제조 공정을 유리하게 간략화할 수 있고, 제조 비용을 감소시킬 수 있다. 또한, 제조 시간을 단축할 수 있기 때문에, 소비 전력을 감소시킬 수 있는 이점을 제공한다.
또한, 호스트 디바이스(20) 측에서도, FKey를 이용하여 NAND형 플래시 메모리에 고유한 값인 SecretID를 암호화하여 E-SecretID를 생성하고, 또한 IDKeyk를 이용하여 FKey를 암호화하여 FKB를 생성한다고 하는 구성을 채택함으로써, NAND형 플래시 메모리(10)와 유사한 이점을 얻을 수 있다.
[제1 변형예(FKB를 나중에 다운로드하여 기록하는 경우)]
제1 변형예에 따른 인증 장치, 피인증 장치, 및 인증 방법에 관해서 설명한다. 이 설명에 있어서, 제1 실시형태와 중복되는 부분은 생략한다.
<FKB의 기록>
암호화된 FKey 팩(FKB)의 기록에 관해서 설명한다.
제1 변형예에서의 처리는, 암호화된 FKey 팩(FKB)이 NAND형 플래시 메모리(10)의 제조 동안에 기록되면, 특히 필요가 없는 처리이다. 그러나, 처리는, NAND형 플래시 메모리(10)와 컨트롤러(19)가 접속되어, 예컨대, SD 카드 등의 스토리지 디바이스로서 일반 사용자에 의해 입수되어, 카드 이용시에 시장에서 FKB가 나중에 기록되는 경우, 필요하게 되는 FKB의 기록 처리에 관한 것이다.
도 7은, 전술한 바와 같이, 키 관리 정보(FKB)가 미기록된 스토리지 미디어(카드)(55)에 기록되는 상태를 나타낸다.
도 7에 도시된 바와 같이, NAND형 플래시 메모리(10)는, NKeyi와 SecretID가 은닉 영역(11-2)에 기록되고, NKeyi를 식별하기 위하여 필요한 인덱스 정보(i)와 FKB를 식별하기 위하여 필요한 인덱스 정보(v)가 ROM 영역(11-3)에 기록되고, ROM 영역(11-3)에 기록된 인덱스 정보(v)에 의해 지정된 FKeyv에 의해 암호화된 SecretID인 E-SecretID가 판독/기록 영역(11-1)에 기록되어 있는 상태에 있다. 제1 변형예는 FKB가 NAND형 플래시 메모리(10)에 기록되어 있지 않은 점에서, 제1 실시형태와는 다르다.
다음에, 전술한 바와 같이, FKB가 서버로부터 다운로드되어, 미기록된 스토리지 미디어(55)에 기록되는 경우에 관해서, 도 8을 이용하여 설명한다.
도 8에 도시된 바와 같이, 이 경우에는, NAND형 플래시 메모리(10)에, 필요에 따라 데이터 캐시(12D)가 제공된다.
본 실시형태에 따른 서버(70)는 FKB 데이터베이스(Set of FKBi’s (i=1, …, x))(71) 및 인덱스 정보(v)에 기초하여 FKBv를 선택하는 선택부(72)를 포함한다.
서버(70)와 메모리 시스템[NAND형 플래시 메모리(10), 컨트롤러(19), 및 호스트 디바이스(20)]이, 인터넷(60)을 통해 전기적으로 통신 접속된다.
호스트 디바이스(20)는, FKB의 신규 기록이 필요한지 여부를 판정하여, 필요에 따라서 서버로부터 FKB를 요청하는 기능을 포함한다.
<FKB 기록 플로우>
다음에, 도 9에 따라서, 암호화 FKey 팩(FKB)을 서버(60)로부터 다운로드하여 NAND형 플래시 메모리(10)에 FKB를 기록하는 플로우에 관해서 설명한다.
(단계 S51)
우선, 도 9에 도시된 바와 같이, 호스트 디바이스(20)가, FKB의 다운로드가 필요한지 여부를 판정할 때, FKB 기록이 개시되어, 호스트 디바이스(20)는 서버(70)에 대하여 FKB 요청을 발한다.
(단계 S52)
이어서, 서버(70)는, NAND형 플래시 메모리(10)로부터 FKeyv를 식별하는데 필요한 인덱스 정보(v)를 요청한다.
(단계 S53)
이어서, NAND형 플래시 메모리(10)는 ROM 영역(11-3)으로부터 v를 판독하고, v를 서버에 송출한다.
(단계 S54)
이어서, 서버(70)는, FKB 데이터베이스(71)로부터, 수신한 v에 대응하는 FKBv를 선택한다.
(단계 S55)
이어서, 서버(70)는 선택한 FKBv를 NAND형 플래시 메모리(10)에 송출한다.
(단계 S56)
이어서, NAND형 플래시 메모리(10)는 수신한 FKBv를 레코딩용 판독/기록 영역(11-1)에 기록한다.
이상의 동작에 의해, 제1 실시형태에 따른 암호화 FKey 팩(FKB)의 다운로드 플로우를 종료한다(End).
다른 구성 및 동작에 관해서는, 제1 실시형태와 실질적으로 동일하다.
<작용 효과>
제1 변형예에 따른 인증 장치, 피인증 장치 및 인증 방법에 따르면, 적어도 제1 실시형태와 같은 작용 효과 (1) 내지 (3)을 얻을 수 있다.
또한, 제1 변형예에 따르면, 나중에 FKB를 기록하는 경우에, 필요에 따라서 본 실시형태를 적용할 수 있다.
[제2 실시형태]
다음에, 제2 실시형태에 관해서 설명한다. 이 설명에 있어서, 제1 실시형태와 중복되는 부분에 관해서는 생략한다.
제1 실시형태에서는, 호스트 디바이스(20)에 의한 NAND형 플래시 메모리(10)의 인증이 성공적으로 완료된 후, 양자는 SecretID를 공유한다. 인증 후의 처리로서, 예컨대, 호스트 디바이스(20)는 콘텐츠를 암호화하여, 암호화된 컨텐츠를 NAND형 플래시 메모리(10)에 기록한다. 이러한 처리에 있어서, 공유한 SecretID를 이용하는 것을 고려할 수 있다.
본 실시형태는 이러한 처리에 있어서도 SecretID를 보호하는 것을 목적으로 한다. 이에 따라, 이 설명에 있어서, 상기 제1 실시형태와 중복되는 부분에 관해서는 생략한다.
<메모리 시스템>
제2 실시형태에 따른 메모리 시스템은, 도 10에서와 같이 도시된다.
도 10에 도시된 바와 같이, 본 실시형태에 따른 메모리 시스템은, 상기 시스템이 일방향성 변환부(Oneway)(27B), 스위치부(29), 및 대상이 되는 컨텐츠를 취급하는 모든 호스트 디바이스(20)에 의해 공통으로 유지하고 있는 정보(ASSV)를 더 포함한다는 점에서, 제1 실시형태와는 다르다.
스위치부(29)는 데이터 검증부(Verify)(28)에 있어서 Oneway-ID의 양쪽 값이 일치한 경우(OK)의 판정 결과가 제어 신호로서 입력되면, 신호 경로를 온시켜, SecretID를 일방향성 변환부(27B)에 출력한다.
일방향성 변환부(Oneway)(27B)는 스위치부(29)로부터 입력되는 SecretID를, 대상이 되는 컨텐츠를 취급하는 모든 호스트 디바이스에 의해 공통으로 유지하고 있는 정보(ASSV)를 이용하여 일방향성 함수에 의해 변환하여, 일방향성 변환 식별 정보 EMID(EMID= Oneway(SecretID, ASSV))를 생성한다.
이에 따라, 제2 실시형태에서는, 호스트 디바이스(20)에 의해 SecretID가 검증된 후에, 호스트 디바이스(20)는 대상이 되는 모든 호스트 디바이스에 의해 공통으로 유지하고 있는 정보(ASSV)를 이용하여 SecretID를 변환하여, EMID를 계산한다. 이에 따라, 호스트 디바이스(20)는 SecretID를 대신하여, EMID를 이용하여 콘텐츠 암호화 등의 처리를 실행할 수 있다.
다른 구성 및 동작은 상기 제1 실시형태와 실질적으로 동일하므로, 이것의 상세한 설명에 관해서는 생략한다.
<작용 효과>
제2 실시형태에 따른 인증 장치, 피인증 장치 및 인증 방법에 따르면, 적어도 제1의 실시형태와 같은 작용 효과 (1) 내지 (3)을 얻을 수 있다.
또한, 제2 실시형태는, 호스트 디바이스(20)가 일방향성 변환부(Oneway)(27B), 스위치부(29), 및 대상이 되는 컨텐츠를 취급하는 모든 호스트 디바이스에 의해 공통으로 유지하고 있는 정보(ASSV)를 더 포함한다는 점에서, 제1 실시형태와는 다르다.
상기 구성에 따르면, 호스트 디바이스(20)에 의해 비밀 식별 정보(SecretID)가 검증된 후에, 호스트 디바이스(20)는 대상이 되는 모든 호스트 디바이스가 공통으로 유지하고 있는 정보(ASSV)를 이용하여 비밀 식별 정보(SecretID)를 변환하여, 일방향성 변환 식별 정보(EMID)를 계산한다. 이에 따라, 호스트 디바이스(20)는 비밀 식별 정보(SecretID)를 대신하여, 일방향성 변환 식별 정보(EMID)를 이용하여, 컨텐츠 암호화 등의 처리를 실행할 수 있다.
그 결과, 도시되어 있지 않지만, 후공정에 있어서의 컨텐츠 암호화에 일방향성 변환 식별 정보(EMID)를 이용할 수 있어, 후공정에 있어서 비밀 식별 정보(SecretID)가 누설되는 것을 방지할 수 있으므로, 비밀 식별 정보(SecretID)의 은닉성을 강화할 수 있는 점에서, 더 유리하다.
[제3 실시형태(메모리, 컨트롤러, 호스트의 일례)]
다음으로, 도 11를 참조하여, 제3 실시형태에 관해서 설명한다. 제3 실시형태는 상기 실시형태에 적용가능한 NAND형 플래시 메모리(10), 컨트롤러(19) 및 호스트 디바이스(20)의 일례에 관한 것이다. 본 실시형태에서는, 메모리 카드의 일례로서 SD(등록상표) 카드를 들 수 있다.
도 11에 도시된 바와 같이, 본 실시형태에서는, 메모리 카드(55)와 접속되는 호스트 장치(20)의 기능 블록을 나타내고 있다. 각 기능 블록은 하드웨어 또는 컴퓨터 소프트웨어 중 어느 하나, 또는 양자의 조합에 의해 실현될 수 있다. 이에 따라, 각 블록이 이것들 중 어느 것에 의해 실현되는지를 명확하게 하도록, 대체로 이들의 기능의 관점에서 설명한다. 이러한 기능이 하드웨어로서 실행되는지, 또는 소프트웨어로서 실행되는지는, 구체적인 실시양태 또는 시스템 전체에 부여되는 설계 제약에 의존한다. 당업자는, 구체적인 실시양태마다, 여러가지의 방법에 의해 이것들의 기능을 실현할 수 있지만, 어느 쪽의 실현 방법도 본 발명의 범주 내에 포함된다.
호스트 장치(20)는 애플리케이션 또는 오퍼레이팅 시스템 등의 소프트웨어(211)를 포함한다. 소프트웨어(211)에는, 사용자로부터, 메모리 카드에의 데이터의 기록, 메모리 카드부터의 데이터의 판독이 지시된다. 소프트웨어(211)는 데이터를 기록 및 판독하도록 파일 시스템(212)에 지시한다. 파일 시스템(212)은 관리 대상인 기억 매체에 기록되어 있는 파일 데이터를 관리하기 위한 구조이다. 파일 시스템(212)은 기억 매체의 기억 영역 내에 관리 정보를 기록하여, 이 관리 정보를 이용하여 파일 데이터를 관리한다.
호스트 장치(20)는 SD 인터페이스(213)를 포함한다. SD 인터페이스(213)는 호스트 장치(20)와 메모리 카드(55) 사이의 인터페이스 처리를 실행하는 데 필요한 하드웨어 및 소프트웨어를 포함한다. 호스트 장치(20)는 SD 인터페이스(213)를 통해 메모리 카드와 통신한다. SD 인터페이스(213)는 호스트 장치(20)와 메모리 카드 사이의 통신에 필요한 여러가지 프로토콜을 규정하여, 후술의 메모리 카드의 SD 인터페이스(131)에 의해 서로 인식가능한 여러가지 커맨드의 세트를 포함한다. 또한, SD 인터페이스(213)는, 메모리 카드(55)의 SD 인터페이스(231)와 접속 가능한 하드웨어 구성(핀의 배치, 핀의 수 등)을 포함한다.
메모리 카드(55)는 NAND형 플래시 메모리(10)와 이 메모리(10)를 제어하기 위한 컨트롤러(19)를 포함한다. 메모리 카드(55)는 호스트 장치(20)에 접속되었을 때, 또는 오프 상태에 있는 호스트 장치(20)에 삽입된 상태로 호스트 장치(20)가 온으로 될 때, 전원 공급을 받아, 초기화 동작을 행하고, 호스트 장치(20)부터의 액세스에 대응하는 처리를 실행한다.
NAND형 플래시 메모리(10)는 데이터를 비휘발 상태로 기억하여, 복수의 메모리 셀을 포함하는“페이지”라고 불리는 단위로 데이터의 기록 및 판독을 실행한다. 전술한 실시형태에서는, NAND형 플래시 메모리를 예로서 기재했지만, 메모리 장치는 NAND형 플래시 메모리로 한정되지 않고, 어떤 비휘발성 메모리 장치는 전술한 메모리 장치로서 널리 사용될 수도 있다. 그 경우에, NAND 플래시 메모리(10)는 어떤 비휘발성 메모리 장치로 대체될 수 있고, 전술한 메모리 셀 어레이는 이 설명에는 어떤 비휘발성 메모리 셀로 대체될 수 있다. 각 페이지에 고유의 물리 어드레스가 할당된다. 또한, 이 메모리(10)는 복수의 페이지를 포함하는“블록”(소거 블록)으로 불리는 단위로 데이터의 소거를 실행한다. 일부 경우에서, 물리 어드레스는 물리 블록 단위로 할당된다.
컨트롤러(19)는 메모리(10)에 의한 데이터의 기억 상태를 관리한다. 기억 상태의 관리는, 페이지(또는 물리 블록)의 물리 어드레스와 이 페이지에 저장되는 데이터의 논리 어드레스 사이의 관계를 관리하는 것과, 어떤 물리 어드레스가 소거 상태(어떤 데이터도 기록되어 있지 않거나, 또는 무효 데이터가 저장되어 있는 상태)에 있는 페이지를 나타내는지를 관리하는 것을 포함한다.
컨트롤러(19)는 SD 인터페이스(131), MPU(micro processing unit)(132), ROM(read only memory)(133), RAM(random access memory)(134), 및 NAND 인터페이스(135)를 포함한다.
SD 인터페이스(131)는 호스트 장치(20)와 컨트롤러(19) 사이의 인터페이스 처리를 실행하는데 필요한 하드웨어 및 소프트웨어로 이루어져 있다. SD 인터페이스(213)와 같이, SD 인터페이스(131)는 양자 간의 통신을 가능하게 하는 프로토콜을 특정하고, 또한 하드웨어 구성(핀의 배치, 핀의 수 등)을 포함한다. 메모리 카드(컨트롤러(19))(55)는 SD 인터페이스(131)를 통해 호스트와 통신한다. SD 인터페이스는 레지스터(136)를 포함한다.
MPU(132)는 메모리 카드(55)의 전체 동작을 제어한다. 예컨대, MPU(132)는 메모리 카드(55)가 전원 공급을 받았을 때에, ROM(133) 내에 저장되어 있는 펌웨어(제어 프로그램)을 RAM(134) 상에서 판독하여, 미리 정해진 처리를 실행한다. MPU(132)는 제어프로그램에 따라서 각종의 테이블을 RAMA(134) 상에서 작성하거나, 호스트(20)로부터 받은 커맨드에 따라서 메모리에 대한 미리 정해진 처리를 실행한다.
ROM(133)은 MPU(132)에 의해 제어되는 제어 프로그램 등을 저장한다. RAM(134)은 MPU(132)의 작업 영역으로서 사용되어, 제어 프로그램이나 각종의 테이블을 일시적으로 기억한다. 이러한 테이블은 파일 시스템(212)에 의해 데이터에 할당된 논리 어드레스를, 데이터를 실제로 기억하고 있는 페이지의 물리 어드레스로 변환하는 변환 테이블(논리/물리 테이블)을 포함한다. NAND 인터페이스(135)는 컨트롤러(19)와 메모리(10) 사이의 인터페이스 처리를 실행한다.
NAND형 플래시 메모리(10) 내의 메모리 영역은, 보존되는 데이터의 종류에 따라서, 전술한 바와 같이, 예컨대, 사용자 영역(User area), 은닉 영역(Hidden area), 보호 영역(Protected area), 및 ROM 영역(ROM area) 등을 포함한다. 컨트롤러(19)는, 사용자 영역의 일부를 확보하여, 자신의 동작에 필요한 제어 데이터(예컨대, 논리/물리 테이블)을 보존한다.
[제4 실시형태(NAND형 플래시 메모리의 구성예)]
다음으로, 상기 NAND형 플래시 메모리(10)의 구체적 구성예로서, 제4 실시형태에 대하여 설명한다.
<전체 구성예>
도 12는 상기 NAND형 플래시 메모리(10)의 구체적인 전체 구성예를 나타낸다.
도 12에 도시된 바와 같이, 본 예의 NAND형 플래시 메모리(10)는 메모리 셀 어레이(11), 제어 회로(19), 인증 회로(151), 비트선 제어 회로(152), 칼럼 디코더(153), 데이터 입출력 버퍼(154), 데이터 입출력 단자(155), 워드선 구동 회로(156), 제어 신호 입력 단자(158), 및 전원 발생 회로(159)를 포함한다.
메모리 셀 어레이(11)는 복수의 블록(BLOCK1∼BLOCKn)에 의해 구성된다. 복수의 블록(BLOCK1∼BLOCKn)의 각각은, 워드선과 비트선 사이의 교차 위치에 배치되는 복수의 메모리 셀을 포함한다. 예컨대, BLOCK1은 상기 ROM 영역(11-3)이다. 예컨대, BLOCK2는 상기 은닉 영역(11-2)이다. 그 밖의 블록은, 예컨대 호스트 장치(20)로부터 이용가능한 사용자 영역(User area)(11-1)이다.
ROM 영역(11-3)은, 예컨대 OTP(One Time Program) 블록이며, 한 번의 기록만 허용된다. 데이터 기록 후에, 전기 퓨즈, 레이저 퓨즈, 또는 ROM 퓨즈 등의 수단을 이용하여 블록 디코더를 제어하여 소거동작을 금지한다. 은닉영역(11-2)은 예컨대 외부 어드레스의 디코딩에 의해, 선택될 수 없는 상태로 설정된다. 그 결과, 은닉 영역(11-2)은 NAND형 플래시 메모리(10) 내의 컨트롤러(19)에 의해서만 데이터를 판독할 수 있는 영역이다.
인증 회로(151)는 예컨대 상기 데이터 캐시(12A, 12B, 및 12C), 발생 회로(13, 14), 일방향성 변환기(15) 등을 포함하며, 컨트롤러(19)에 의해 제어된다.
비트선 제어 회로(152)는 비트선을 통해 메모리 셀 어레이(11) 내의 메모리 셀의 데이터를 판독, 비트선을 통해 메모리 셀 어레이(11) 내의 메모리 셀의 상태를 검출한다. 또한, 비트선 제어 회로(152)는 비트선을 통해 메모리 셀 어레이(11) 내의 메모리 셀에 기록 제어 전압을 인가하여, 데이터를 메모리 셀에 기록한다.
비트선 제어 회로(152) 내에는, 페이지 버퍼 등의 데이터 기억 회로(도시되지 않음)가 제공되고, 이 데이터 기억 회로는 칼럼 디코더(153)에 의해 선택된다. 데이터 기억 회로에 의해 판독된 메모리 셀의 데이터는, 데이터 입출력 버퍼(154)를 통해 데이터 입출력 단자(155)로부터 외부로 출력된다.
데이터 입출력 단자(155)는 예컨대, 외부 호스트 장치(20)에 접속된다. 데이터 입출력 단자(155)를 통해, 커맨드 CMD, 어드레스 ADD, 및 입출력 데이터 DT 등이, 호스트 장치(2)로 송신되고, 이 호스트 장치(2)로부터 수신된다. 데이터 입출력 단자(155)는 예컨대 8비트 또는 16비트의 버스폭을 갖는다. NAND형 플래시 메모리(10)는 토글 모드 인터페이스 등의 고속 인터페이스 규격을 지원할 수도 있다. 토글 모드 인터페이스에서는, 예컨대, 데이터 스트로브 신호(DQS)의 상승 에지 및 하강 에지 양쪽에 동기하여, 데이터 입출력 단자(155)를 통하여 데이터 전송이 수행된다.
호스트 장치(20)는, 예컨대, 마이크로 컴퓨터이며, 데이터 입출력 단자(155)로부터 출력된 데이터 DT를 수신한다. 호스트 장치(20)는 NAND형 플래시 메모리(10)의 동작을 제어하는 각종 커맨드 CMD(기록 커맨드, 판독 커맨드, 소거 커맨드, 상태 판독 커맨드 등), 어드레스 ADD, 및 데이터 DT를 출력한다. 호스트 장치(20)로부터 데이터 입출력 단자(155)에 입력된 기록 데이터 DT는, 데이터 입출력 버퍼(154)를 통해, 칼럼 디코더(153)에 의해 선택된 상기 데이터 기억 회로(도시하지 않음)에 공급된다. 한편, 커맨드 CMD 및 어드레스 ADD는 제어 회로(19)에 공급된다.
워드선 드라이버(156)는, 제어 회로(19)의 제어에 따라서, 메모리 셀 어레이(11) 내의 워드선을 선택하여, 선택된 워드선에 데이터 판독, 기록 또는 소거에 필요한 전압을 인가한다.
전압 발생 회로(159)는 제어 회로(19)의 제어에 따라서, 도면에 도시된, 이 회로(159)에 접속된 여러 가지 회로의 동작에 필요한 전압을 공급한다. 예컨대, 전압 발생 회로(159)는 호스트 장치로부터 공급되는 외부 전압을 승압하여, 데이터 판독, 기록 또는 소거시에 워드선에 인가되는 전압을 생성한다.
컨트롤러(19)는 이 컨트롤러(19)에 접속되는 각종 회로에 필요한 제어 신호 및 제어 전압을 부여하여, NAND형 플래시 메모리(10)의 전체의 동작을 제어한다. 컨트롤러(19)는 메모리 셀 어레이(11), 인증 회로(151), 비트선 제어 회로(152), 칼럼 디코더(153), 데이터 입출력 버퍼(154), 워드선 드라이버(156), 및 전압 발생 회로(159)에 접속된다. 컨트롤러(19)에 접속된 상기 회로들은 컨트롤러(19)에 의해 제어된다.
컨트롤러(19)는 제어 신호 입력 단자(158)에 접속되어, 호스트 장치(20)로부터 제어 신호 입력 단자(158)를 통해 입력되는 WE(라이트 인에이블) 신호, RE(리드 인에이블) 신호, ALE(어드레스 래치 인에이블) 신호, CLE(커맨드 래치 인에이블) 신호등의 제어 신호의 조합에 의해 제어된다.
기능에 관해서, 워드선 구동 회로(156), 비트선 제어 회로(152), 칼럼 디코더(153), 및 제어 회로(19)는, 데이터 기록 회로, 데이터 판독 회로, 및 데이터 소거 회로를 구성한다. 호스트 장치(20)는, NAND형 플래시 메모리(10)가 기록 동작, 판독 동작 또는 소거 동작 등의 내부 동작을 실행하고 있는지 여부를, RY/BY(ready/busy) 신호 출력 단자(도시되지 않음)를 모니터링함으로써 검출한다. 컨트롤러(19)는 RY/BY 신호 출력 단자를 통해 RY/BY 신호를 출력한다.
<블록(BLOCK)의 구성예>
다음으로, 도 13를 참조하여, 메모리 셀 어레이를 구성하는 블록(BLOCK)의 구성예에 관해서 설명한다. 도 12에서의 블록 BLOCK1을 예를 들어 설명한다. 이 예에서, 블록 BLOCK1 내의 메모리 셀은 일괄하여 소거되기 때문에, 이 블록은 데이터 소거 단위이다.
블록 BLOCK1은, 워드선 방향(WL 방향)에 배치되는 복수의 메모리 셀 유닛(MU)을 포함한다. 메모리 셀 유닛(MU)은 WL 방향과 교차하는 비트선 방향(BL 방향)에 배치되어, 전류 경로가 직렬 접속되는 8개의 메모리 셀(MC0∼MC7)을 포함하는 NAND 스트링(메모리 셀 스트링); NAND 스트링의 전류 경로의 일단에 접속되는 소스측의 선택 트랜지스터(S1); 및 NAND 스트링의 전류 경로의 타단에 접속되는 드레인측의 선택 트랜지스터(S2)를 포함한다.
본 실시형태에서, 메모리 셀 유닛(MU)은 8개의 메모리 셀(MC0 내지 MC7)을 포함한다. 그러나, 메모리 셀의 수는 8로 한정되지 않고, 2개 이상 예컨대, 56 또는 32개일 수도 있다.
소스측의 선택 트랜지스터(S1)의 전류 경로의 타단은 소스선(SL)에 접속된다. 드레인측의 선택 트랜지스터(S2)의 전류 경로의 타단은, 각 메모리 셀 유닛(MU)에 대응하여 메모리 셀 유닛(MU)의 상측에 설치되고, BL 방향으로 연장되는 비트선 (BLm-1)에 접속된다.
워드선(WL0 내지 WL7)은 WL 방향으로 연장되어, WL 방향의 복수의 메모리 셀의 제어 전극에 공통으로 접속된다. 선택 게이트선(SGS)은, WL 방향으로 연장되어, WL 방향의 복수의 선택 트랜지스터(S1)에 공통으로 접속된다. 이와 유사하게, 선택 게이트선(SGD)이, WL 방향으로 연장되어, WL 방향의 복수의 선택 트랜지스터(S2)에 공통으로 접속된다.
워드선(WL0 내지 WL7)의 각각과 관련하여 페이지(PAGE)가 존재한다. 예컨대, 도 13에서 파선에 의해 나타낸 바와 같이, 워드선(WL7)과 관련하여, 페이지 7(PAGE 7)이 존재한다. 페이지(PAGE) 단위로, 데이터 판독 동작 및 데이터 기록 동작을 실행하기 때문에, 페이지(PAGE)는 데이터 판독 단위이며, 데이터 기록 단위이다.
일부 실시형태를 설명하였지만, 이들 실시형태는 단지 예로서 제시되며, 본 발명의 범위를 한정하도록 의도되지 않는다. 실제로, 여기서 설명한 신규한 실시형태는, 여러 가지의 다른 형태로 실시될 수 있고, 또한 본 발명의 사상을 벗어나지 않고 여기서 설명한 실시형태의 다양한 생략, 치환 및 변경을 행할 수도 있다. 첨부의 청구범위 및 그 등가물은, 본 발명의 범위 및 사상 내에 포함되는 바와 같이, 이러한 형태 또는 변형을 커버하도록 의도된다.

Claims (19)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 저장 매체로서,
    컨트롤러와,
    상기 컨트롤러에 의해 제어되는 메모리 디바이스를 포함하며,
    상기 메모리 디바이스는, 제1 키 정보, 상기 메모리 디바이스에 고유한 제1 식별 정보, 인덱스 정보, 키 관리 정보, 및 암호화된 제1 식별 정보를 저장하며,
    상기 제1 키 정보와 상기 제1 식별 정보는, 상기 메모리 디바이스 외부로부터 판독되는 것이 금지되며,
    상기 암호화된 제1 식별 정보는 상기 제1 식별 정보를 암호화하여 생성되며,
    상기 인덱스 정보, 상기 키 관리 정보, 및 상기 암호화된 제1 식별 정보는 판독 가능하며,
    상기 컨트롤러는,
    외부 장치로부터 상기 키 관리 정보에 대한 판독 커맨드를 수신하는 것에 응답하여, 상기 메모리 디바이스로부터 상기 키 관리 정보를 판독하고, 상기 키 관리 정보를 상기 외부 장치로 전송하며,
    상기 외부 장치로부터 상기 암호화된 제1 식별 정보에 대한 판독 커맨드를 수신하는 것에 응답하여, 상기 메모리 디바이스로부터 상기 암호화된 제1 식별 정보를 판독하고, 상기 암호화된 제1 식별 정보를 상기 외부 장치로 전송하며,
    상기 외부 장치로부터 상기 인덱스 정보에 대한 판독 커맨드를 수신하는 것에 응답하여, 상기 메모리 디바이스로부터 상기 인덱스 정보를 판독하고, 상기 인덱스 정보를 상기 외부 장치로 전송하며,
    상기 외부 장치로부터 인증 정보를 획득하기 위한 커맨드를 수신하는 것에 응답하여, 상기 외부 장치로부터 수신되며, 상기 외부 장치에 할당된 제2 식별 정보를, 상기 메모리 디바이스에 전송하도록 구성되며,
    상기 메모리 디바이스는,
    상기 제1 키 정보 및 제2 식별 정보를 이용하여 암호화 처리를 수행하여 제2 키 정보를 생성하며,
    상기 제2 키 정보와, 상기 외부 장치로부터 수신된 난수 정보를 이용하여 암호화 처리를 수행하여 제3 키 정보를 생성하며,
    상기 제3 키 정보와 상기 제1 식별 정보를 이용하여 일방향성 변환 처리를 수행하여 인증 정보를 생성하며,
    상기 외부 장치에 의해 인증되도록 구성되는 것인 저장 매체.
  11. 메모리 디바이스를 이용하여 인증 처리를 수행할 수 있는 호스트 장치에 있어서, 상기 메모리 디바이스는 상기 메모리 디바이스에 고유한 제1 식별 정보와 암호화된 제1 식별 정보를 저장하며, 상기 제1 식별 정보는 상기 메모리 디바이스 외부로부터 판독되는 것이 금지되며, 상기 암호화된 제1 식별 정보는 상기 제1 식별 정보를 암호화하여 생성되고, 판독 가능하며, 상기 메모리 디바이스는 외부 컨트롤러에 의해 제어되며,
    상기 호스트 장치는,
    은닉된 제1 키 정보와 제2 키 정보 - 상기 제2 키 정보는 세트로서 저장되고, 상기 호스트 장치에 할당됨 - 를 제2 식별 정보로서 저장하며,
    상기 컨트롤러로 하여금, 상기 메모리 디바이스로부터 키 관리 정보 및 암호화된 제1 식별 정보를 판독하게 하고, 상기 판독된 키 관리 정보를 이용하여, 상기 제1 키 정보로부터 복호될 수 있는 정보를 획득하게 하고, 상기 획득된 정보를 이용하여 상기 암호화된 제1 식별 정보를 복호하게 하며,
    상기 컨트롤러로 하여금, 상기 메모리 디바이스로부터 인덱스 정보를 판독하게 하고, 상기 세트로부터, 상기 인덱스 정보에 대응하는 상기 제2 키 정보를 선택하게 하고,
    인증 정보, 난수 정보 및 제3 식별 정보를 획득하기 위한 커맨드를 상기 컨트롤러에 전송하고,
    상기 선택된 제2 키 정보를 이용하여 상기 난수 정보를 암호화하여 제3 키 정보를 생성하고,
    상기 제3 키 정보와, 상기 암호화된 제1 식별 정보를 복호하여 새롭게 생성된 제1 식별 정보를 입력 데이터로서 이용하여 일방향성 변환 처리를 수행하여, 검증 정보를 생성하고,
    상기 메모리 디바이스로부터 수신된 인증 정보를 검증하도록 구성되는 것인 호스트 장치.
  12. 외부 컨트롤러에 의해 제어된 메모리 디바이스에 있어서,
    상기 메모리 디바이스는,
    제1 키 정보, 상기 메모리 디바이스에 고유한 제1 식별 정보, 인덱스 정보, 키 관리 정보, 및 암호화된 제1 식별 정보 - 상기 제1 키 정보와 상기 제1 식별 정보는, 상기 메모리 디바이스 외부로부터 판독되는 것이 금지되며, 상기 암호화된 제1 식별 정보는 상기 제1 식별 정보를 암호화하여 생성되며, 상기 인덱스 정보, 상기 키 관리 정보, 및 상기 암호화된 제1 식별 정보는 판독 가능하며, 상기 인덱스 정보, 상기 키 관리 정보, 및 상기 암호화된 제1 식별 정보는, 외부 장치로부터의 커맨드에 응답하여 상기 컨트롤러를 통해 상기 메모리 디바이스로부터 판독됨 - 를 저장하며,
    상기 외부 장치에 할당된 제2 식별 정보와 난수 정보를 상기 컨트롤러를 통하여 수신하며,
    상기 제1 키 정보와 상기 제2 식별 정보를 이용하여 암호화 처리를 수행하여 제2 키 정보를 생성하며,
    상기 제2 키 정보와 상기 난수 정보를 이용하여 암호화 처리를 수행하여 제3 키 정보를 생성하며,
    상기 제3 키 정보와 상기 제1 식별 정보를 이용하여 일방향성 변환 처리를 수행하여, 상기 외부 장치를 이용해 인증 처리에 이용되는 인증 정보를 생성하며,
    상기 외부 장치에 의해 인증되도록 구성되는 것인 메모리 디바이스.
  13. 시스템에 있어서,
    외부 컨트롤러에 의해 제어되는 메모리 디바이스와,
    상기 메모리 디바이스를 이용하여 인증 처리를 수행할 수 있는 호스트 장치를 포함하며,
    상기 메모리 디바이스는,
    제1 키 정보, 상기 메모리 디바이스에 고유한 제1 식별 정보, 인덱스 정보, 키 관리 정보, 및 암호화된 제1 식별 정보 - 상기 제1 키 정보와 상기 제1 식별 정보는, 상기 메모리 디바이스 외부로부터 판독되는 것이 금지되며, 상기 암호화된 제1 식별 정보는 상기 제1 식별 정보를 암호화하여 생성되며, 상기 인덱스 정보, 상기 키 관리 정보, 및 상기 암호화된 제1 식별 정보는 판독 가능하며, 상기 인덱스 정보, 상기 키 관리 정보, 및 상기 암호화된 제1 식별 정보는, 상기 호스트 장치로부터의 커맨드에 응답하여 상기 컨트롤러를 통해 판독됨 - 를 저장하며,
    상기 호스트 장치에 할당된 제2 식별 정보와 난수 정보를, 상기 컨트롤러를 통하여 상기 호스트 장치로부터 수신하며,
    상기 제1 키 정보와 상기 제2 식별 정보를 이용하여 암호화 처리를 수행하여 제2 키 정보를 생성하며,
    상기 제2 키 정보와 상기 난수 정보를 이용하여 암호화 처리를 수행하여 제3 키 정보를 생성하며,
    상기 제3 키 정보와 상기 제1 식별 정보를 이용하여 일방향성 변환 처리를 수행하여, 상기 호스트 장치를 이용해 인증 처리에 이용되는 인증 정보를 생성하며,
    상기 호스트 장치에 의해 인증되도록 구성되며,
    상기 호스트 장치는,
    은닉되는 제1 호스트 키 정보와 상기 호스트 장치에 할당된 제2 식별 정보를 저장하며,
    상기 메모리 디바이스에 저장된 상기 암호화된 제1 식별 정보와 상기 키 관리 정보를 판독하고, 상기 판독된 키 관리 정보를 이용하여, 상기 제1 호스트 키 정보로부터 복호될 수 있는 정보를 획득하며, 상기 획득된 정보를 이용하여 상기 암호화된 제1 식별 정보를 복호하며,
    상기 난수 정보를 암호화하여 제3 키 정보를 생성하고,
    상기 제3 키 정보와, 상기 암호화된 제1 식별 정보를 복호하여 새롭게 생성된 제1 식별 정보를 입력 데이터로서 이용하여 일방향성 변환 처리를 수행하여, 검증 정보를 생성하도록 구성되는 것인 시스템.
  14. 시스템에 있어서,
    컨트롤러와, 상기 컨트롤러에 의해 제어되는 메모리 디바이스를 포함하는 저장 매체와,
    상기 저장 매체를 이용하여 인증 처리를 수행할 수 있는 호스트 장치를 포함하며,
    상기 메모리 디바이스는, 제1 키 정보, 상기 메모리 디바이스에 고유한 제1 식별 정보, 인덱스 정보, 키 관리 정보, 및 암호화된 제1 식별 정보를 저장하며,
    상기 제1 키 정보와 상기 제1 식별 정보는, 상기 메모리 디바이스 외부로부터 판독되는 것이 금지되고,
    상기 암호화된 제1 식별 정보는 상기 제1 식별 정보를 암호화하여 생성되며,
    상기 인덱스 정보, 상기 키 관리 정보, 및 상기 암호화된 제1 식별 정보는 판독 가능하며,
    상기 컨트롤러는,
    상기 메모리 장치로부터 상기 인덱스 정보, 상기 키 관리 정보, 및 상기 암호화된 제1 식별 정보를 판독하고, 상기 인덱스 정보, 상기 키 관리 정보, 및 상기 암호화된 제1 식별 정보를 상기 호스트 장치로 전송하고,
    상기 호스트 장치에 할당된 제2 식별 정보와 난수 정보를 상기 호스트 장치로부터 수신하고, 상기 제2 식별 정보와 상기 난수 정보를 상기 메모리 디바이스로 전송하도록 구성되며,
    상기 메모리 디바이스는,
    상기 제1 키 정보 및 상기 제2 식별 정보를 이용하여 암호화 처리를 수행하여 제2 키 정보를 생성하며,
    상기 제2 키 정보와 상기 난수 정보를 이용하여 암호화 처리를 수행하여 제3 키 정보를 생성하며,
    상기 제3 키 정보와 상기 제1 식별 정보를 이용하여 일방향성 변환 처리를 수행하여, 상기 호스트 장치를 이용해 인증 처리에 이용되는 인증 정보를 생성하며,
    상기 호스트 장치에 의해 인증되도록 구성되며,
    상기 호스트 장치는,
    은닉된 제1 호스트 키 정보와 상기 호스트 장치에 할당된 제2 식별 정보를 저장하며,
    상기 메모리 디바이스에 저장된 상기 암호화된 제1 식별 정보와 상기 키 관리 정보를 판독하고, 상기 판독된 키 관리 정보를 이용하여, 상기 제1 호스트 키 정보로부터 복호될 수 있는 정보를 획득하며, 상기 획득된 정보를 이용하여 상기 암호화된 제1 식별 정보를 복호하며,
    상기 난수 정보를 암호화하여 제3 키 정보를 생성하고,
    상기 제3 키 정보와, 상기 암호화된 제1 식별 정보를 복호하여 새롭게 생성된 제1 식별 정보를 입력 데이터로서 이용하여 일방향성 변환 처리를 수행하여, 검증 정보를 생성하도록 구성되는 것인 시스템.
  15. 제10항에 있어서, 상기 인덱스 정보 및 상기 키 관리 정보는, 상이하고 판독 가능한 영역에 저장되는 것인 저장 매체.
  16. 제11항에 있어서, 상기 호스트 장치는, 상기 메모리 디바이스에서 일방향성 변환 처리를 수행함으로써 생성된 검증 정보 및 인증 정보가 일치하는지 여부를 검증하도록 구성되는 것인 호스트 장치.
  17. 제12항에 있어서, 상기 인덱스 정보 및 상기 키 관리 정보는, 상이하고 판독 가능한 영역에 저장되는 것인 메모리 디바이스.
  18. 제13항에 있어서, 상기 메모리 디바이스는, 상기 인덱스 정보 및 상기 키 관리 정보를 상이하고 판독 가능한 영역에 저장하며,
    상기 호스트 장치는 상기 메모리 디바이스에서 생성된 상기 검증 정보 및 상기 인증 정보가 일치하는지 여부를 검증하는 것인 시스템.
  19. 제14항에 있어서, 상기 메모리 디바이스는, 상기 인덱스 정보 및 상기 키 관리 정보를 상이하고 판독 가능한 영역에 저장하며,
    상기 호스트 장치는 상기 메모리 디바이스에서 생성된 상기 검증 정보 및 상기 인증 정보가 일치하는지 여부를 검증하는 것인 시스템.
KR1020147006228A 2011-11-11 2012-06-15 인증 장치 KR101507291B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2011-248056 2011-11-11
JP2011248056A JP5275432B2 (ja) 2011-11-11 2011-11-11 ストレージメディア、ホスト装置、メモリ装置、及びシステム
PCT/JP2012/065937 WO2013069330A1 (en) 2011-11-11 2012-06-15 Authenticator

Publications (2)

Publication Number Publication Date
KR20140046476A KR20140046476A (ko) 2014-04-18
KR101507291B1 true KR101507291B1 (ko) 2015-03-30

Family

ID=46651567

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147006228A KR101507291B1 (ko) 2011-11-11 2012-06-15 인증 장치

Country Status (6)

Country Link
US (2) US8650393B2 (ko)
EP (1) EP2777213B1 (ko)
JP (1) JP5275432B2 (ko)
KR (1) KR101507291B1 (ko)
CN (1) CN103782538A (ko)
WO (1) WO2013069330A1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012084071A (ja) 2010-10-14 2012-04-26 Toshiba Corp デジタルコンテンツの保護方法、復号方法、再生装置、記憶媒体、暗号装置
US8661527B2 (en) 2011-08-31 2014-02-25 Kabushiki Kaisha Toshiba Authenticator, authenticatee and authentication method
JP5275432B2 (ja) 2011-11-11 2013-08-28 株式会社東芝 ストレージメディア、ホスト装置、メモリ装置、及びシステム
JP5204291B1 (ja) 2011-12-02 2013-06-05 株式会社東芝 ホスト装置、装置、システム
JP5100884B1 (ja) 2011-12-02 2012-12-19 株式会社東芝 メモリ装置
JP5204290B1 (ja) 2011-12-02 2013-06-05 株式会社東芝 ホスト装置、システム、及び装置
JP5112555B1 (ja) 2011-12-02 2013-01-09 株式会社東芝 メモリカード、ストレージメディア、及びコントローラ
JP5275482B2 (ja) 2012-01-16 2013-08-28 株式会社東芝 ストレージメディア、ホスト装置、メモリ装置、及びシステム
KR102360055B1 (ko) * 2012-05-23 2022-02-09 생-고뱅 세라믹스 앤드 플라스틱스, 인코포레이티드 형상화 연마입자들 및 이의 형성방법
JP6056856B2 (ja) * 2012-06-25 2017-01-11 富士通株式会社 ストレージ制御装置、情報処理装置、ストレージ制御プログラム、及びストレージ制御方法
JP2013118616A (ja) * 2012-09-24 2013-06-13 Toshiba Corp メモリ装置
US9201811B2 (en) 2013-02-14 2015-12-01 Kabushiki Kaisha Toshiba Device and authentication method therefor
US8984294B2 (en) 2013-02-15 2015-03-17 Kabushiki Kaisha Toshiba System of authenticating an individual memory device via reading data including prohibited data and readable data
WO2016188402A1 (zh) * 2015-05-25 2016-12-01 邵通 一种网络防钓鱼的装置、方法和系统
US10142303B2 (en) * 2015-07-07 2018-11-27 Qualcomm Incorporated Separation of software modules by controlled encryption key management
US9946903B2 (en) 2016-03-24 2018-04-17 Vladimir Kozlov Authenticity verification system and methods of use
WO2019010421A1 (en) 2017-07-07 2019-01-10 Ligatti Jay SYSTEMS AND METHODS FOR GENERATING SYMMETRIC CRYPTOGRAPHIC KEYS
WO2019026776A1 (ja) * 2017-08-02 2019-02-07 日本電信電話株式会社 暗号化通信装置、暗号化通信システム、暗号化通信方法、およびプログラム
CN107403109A (zh) * 2017-08-09 2017-11-28 苏州中科安源信息技术有限公司 加密方法及加密系统
WO2020076968A1 (en) 2018-10-12 2020-04-16 Kirkeby Cynthia Fascenelli System and methods for authenticating tangible products
US11977621B2 (en) 2018-10-12 2024-05-07 Cynthia Fascenelli Kirkeby System and methods for authenticating tangible products
JP7435263B2 (ja) 2020-05-28 2024-02-21 Ｔｏｐｐａｎホールディングス株式会社 通信システム、通信方法、及びプログラム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020087814A1 (en) 2000-12-28 2002-07-04 Ripley Michael S. Verifying the integrity of a media key block by storing validation data in the cutting area of media
US20070143838A1 (en) 2005-12-21 2007-06-21 Thomas Milligan Systems and methods for automatic secret generation and distribution for secure systems

Family Cites Families (119)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4757468A (en) * 1982-09-22 1988-07-12 Intel Corporation Authenticated read-only memory
JPS6254329A (ja) 1985-05-22 1987-03-10 Hitachi Ltd フアイル装置へのデ−タの登録方法および検索方法
JP2606827B2 (ja) 1986-07-24 1997-05-07 株式会社東芝 Ｉｃカードを用いた暗号装置
JPS6370634A (ja) 1986-09-12 1988-03-30 Toshiba Corp 暗号化鍵共有方式
FR2618002B1 (fr) 1987-07-10 1991-07-05 Schlumberger Ind Sa Procede et systeme d'authentification de cartes a memoire electronique
JPH03171231A (ja) 1989-11-30 1991-07-24 Toshiba Corp マイクロコンピュータシステム
JPH08204702A (ja) * 1995-01-30 1996-08-09 Nec Corp 暗号鍵管理装置
JPH10232918A (ja) 1997-02-19 1998-09-02 Canon Inc 画像ファイル及びそれを処理する画像処理装置及び画像処理方法、画像処理システム
US6876293B2 (en) 1998-04-03 2005-04-05 Harrow Products, Llc Multiple access electronic lock system
JP2000122931A (ja) * 1998-10-15 2000-04-28 Toshiba Corp デジタル集積回路
JP4395302B2 (ja) 1999-04-27 2010-01-06 パナソニック株式会社 半導体メモリカード及びその制御方法
US6898706B1 (en) 1999-05-20 2005-05-24 Microsoft Corporation License-based cryptographic technique, particularly suited for use in a digital rights management system, for controlling access and use of bore resistant software objects in a client computer
JP4011792B2 (ja) 1999-06-16 2007-11-21 株式会社東芝 記録方法、再生方法、記録装置、再生装置及び記録媒体
JP2003506974A (ja) 1999-08-10 2003-02-18 インテル・コーポレーション 受信者のグループにコンテンツを安全に配布するためのシステムおよび方法
BR0007239B1 (pt) 1999-10-21 2014-03-18 Panasonic Corp Aparelho de acesso á placa de memória semicondutora, placa de memória semicondutora e método de inicialização.
JP4524829B2 (ja) * 2000-01-25 2010-08-18 ソニー株式会社 データ処理システム、記録デバイス、およびデータ処理方法、並びにプログラム提供媒体
US7270193B2 (en) 2000-02-14 2007-09-18 Kabushiki Kaisha Toshiba Method and system for distributing programs using tamper resistant processor
JP2001256113A (ja) 2000-03-13 2001-09-21 Toshiba Corp コンテンツ処理システムおよびコンテンツ保護方法
US7058806B2 (en) 2000-10-17 2006-06-06 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for secure leveled access control
JP2002229859A (ja) * 2001-01-31 2002-08-16 Toshiba Corp ディスク記憶装置及び同装置に適用する認証方法
US8020199B2 (en) 2001-02-14 2011-09-13 5th Fleet, L.L.C. Single sign-on system, method, and access device
JP2002251326A (ja) 2001-02-22 2002-09-06 Hitachi Ltd 耐タンパ計算機システム
US7987510B2 (en) 2001-03-28 2011-07-26 Rovi Solutions Corporation Self-protecting digital content
US20030037237A1 (en) 2001-04-09 2003-02-20 Jean-Paul Abgrall Systems and methods for computer device authentication
US20030105961A1 (en) 2001-11-30 2003-06-05 Peter Zatloukal Avoiding attachment of an ineligible smart interchangeable cover to an electronic device
US7240157B2 (en) 2001-09-26 2007-07-03 Ati Technologies, Inc. System for handling memory requests and method thereof
US7372964B2 (en) 2001-10-10 2008-05-13 Kabushiki Kaisha Toshiba Method and apparatus for recording information including secret information and method and apparatus for reproduction thereof
JP2003143128A (ja) 2001-11-05 2003-05-16 Open Loop:Kk 通信システム及び通信方法
US20030154355A1 (en) 2002-01-24 2003-08-14 Xtec, Incorporated Methods and apparatus for providing a memory challenge and response
AU2003241297A1 (en) 2002-04-15 2003-11-03 Core Sdi, Incorporated Security framework for protecting rights in computer software
JP3754004B2 (ja) 2002-05-20 2006-03-08 システムニーズ株式会社 データ更新方法
JP4168679B2 (ja) 2002-06-26 2008-10-22 ソニー株式会社 コンテンツ利用管理システム、コンテンツを利用し又は提供する情報処理装置又は情報処理方法、並びにコンピュータ・プログラム
FR2845222B1 (fr) 2002-09-26 2004-11-19 Gemplus Card Int Identification d'un terminal aupres d'un serveur
US7412053B1 (en) 2002-10-10 2008-08-12 Silicon Image, Inc. Cryptographic device with stored key data and method for using stored key data to perform an authentication exchange or self test
JP2004362532A (ja) 2002-10-25 2004-12-24 Matsushita Electric Ind Co Ltd 透かし挿入装置および透かし取出装置
JP2004220317A (ja) 2003-01-15 2004-08-05 Sony Corp 相互認証方法、プログラム、記録媒体、信号処理システム、再生装置および情報処理装置
KR20050118156A (ko) 2003-03-24 2005-12-15 마쯔시다덴기산교 가부시키가이샤 기록장치 및 콘텐츠 보호 시스템
US6950379B2 (en) 2003-03-28 2005-09-27 Mediatek Inc. Burst cutting area extraction method and device
WO2005008385A2 (en) 2003-07-07 2005-01-27 Cryptography Research, Inc. Reprogrammable security for controlling piracy and enabling interactive content
JP2005039480A (ja) 2003-07-18 2005-02-10 Toshiba Corp コンテンツ記録方法、記録媒体、コンテンツ記録装置
KR101059257B1 (ko) 2003-08-26 2011-08-24 파나소닉 주식회사 프로그램 실행장치
US7484090B2 (en) 2003-10-10 2009-01-27 Panasonic Corporation Encryption apparatus, decryption apparatus, secret key generation apparatus, and copyright protection system
JP2005122402A (ja) 2003-10-15 2005-05-12 Systemneeds Inc Ｉｃカードシステム
JP4102290B2 (ja) 2003-11-11 2008-06-18 株式会社東芝 情報処理装置
EP1709510A1 (en) 2004-01-22 2006-10-11 Koninklijke Philips Electronics N.V. Method of authorizing access to content
TWI266190B (en) 2004-02-10 2006-11-11 Yizai Internat Corp File access controlling method and file access controlling system for digital rights management
US7406598B2 (en) 2004-02-17 2008-07-29 Vixs Systems Inc. Method and system for secure content distribution
JP4572669B2 (ja) 2004-03-31 2010-11-04 セイコーエプソン株式会社 レイアウトルール生成システム、レイアウトシステム及びレイアウトルール生成方法並びにレイアウトルール生成プログラム
US8607299B2 (en) 2004-04-27 2013-12-10 Microsoft Corporation Method and system for enforcing a security policy via a security virtual machine
JP4646050B2 (ja) 2004-05-06 2011-03-09 大日本印刷株式会社 Ｉｃカードを発行して暗号化／復号化を行う方法
JP4686138B2 (ja) 2004-05-26 2011-05-18 株式会社東芝 記憶媒体変換方法、プログラム及び機器
JP4660123B2 (ja) 2004-06-16 2011-03-30 株式会社東芝 記憶媒体処理方法、データ処理装置及び記憶媒体処理プログラム
US7624269B2 (en) * 2004-07-09 2009-11-24 Voltage Security, Inc. Secure messaging system with derived keys
JP2006033326A (ja) 2004-07-15 2006-02-02 Toshiba Corp 記憶媒体処理方法、記憶媒体処理装置及びプログラム
JP2006048464A (ja) 2004-08-06 2006-02-16 Toshiba Corp コンテンツデータ配信システム、コンテンツデータ配信方法及商品販売方法
US8260259B2 (en) 2004-09-08 2012-09-04 Qualcomm Incorporated Mutual authentication with modified message authentication code
JP2006085045A (ja) 2004-09-17 2006-03-30 Sony Corp 情報処理装置および方法、記録媒体、プログラム、並びに情報処理システム
JP3814620B2 (ja) 2004-10-15 2006-08-30 株式会社東芝 情報処理装置および情報処理方法
TWI277870B (en) 2004-11-22 2007-04-01 Toshiba Corp Copyright management method, information recording/reproducing method and device, and information recording medium and method of manufacturing the medium
CN100538718C (zh) 2004-12-14 2009-09-09 松下电器产业株式会社 管理服务器装置、内容再现装置及记录介质
JP2006172147A (ja) 2004-12-16 2006-06-29 Matsushita Electric Ind Co Ltd コンテンツ保護方法及びその方法を用いた情報記録再生装置
US7971070B2 (en) 2005-01-11 2011-06-28 International Business Machines Corporation Read/write media key block
EP1847995A4 (en) 2005-02-07 2009-11-11 Panasonic Corp RECORDING DEVICE, PLAYING DEVICE, INTEGRATED CIRCUIT AND CONTROL PROGRAM
US7712131B1 (en) 2005-02-09 2010-05-04 David Lethe Method and apparatus for storage and use of diagnostic software using removeable secure solid-state memory
US8194859B2 (en) 2005-09-01 2012-06-05 Qualcomm Incorporated Efficient key hierarchy for delivery of multimedia content
US20070074050A1 (en) 2005-09-14 2007-03-29 Noam Camiel System and method for software and data copy protection
JP5034227B2 (ja) 2005-11-29 2012-09-26 ソニー株式会社 情報処理装置、情報記録媒体製造装置、情報記録媒体、および方法、並びにコンピュータ・プログラム
JP4655951B2 (ja) 2006-02-06 2011-03-23 ソニー株式会社 情報処理装置、情報記録媒体製造装置、情報記録媒体、および方法、並びにコンピュータ・プログラム
JP4795812B2 (ja) * 2006-02-22 2011-10-19 富士通セミコンダクター株式会社 セキュアプロセッサ
CN101479984B (zh) 2006-04-25 2011-06-08 斯蒂芬·L.·博伦 用于身份管理、验证服务器、数据安全和防止中间人攻击的动态分发密钥系统和方法
EP2044723A2 (en) 2006-07-12 2009-04-08 Koninklijke Philips Electronics N.V. Verifying authenticity of an execution environment
JP2008022367A (ja) 2006-07-13 2008-01-31 Toshiba Corp 暗号鍵情報保持方法および暗号鍵情報処理装置
JP2008035397A (ja) 2006-07-31 2008-02-14 Toshiba Corp 暗号情報処理方法および暗号情報処理装置
JP2008052578A (ja) 2006-08-25 2008-03-06 Seiko Epson Corp アクセス制御装置、画像表示装置及びプログラム
CN100555939C (zh) 2006-09-20 2009-10-28 北京飞天诚信科技有限公司 一种基于网络的软件保护方法
US20090249492A1 (en) 2006-09-21 2009-10-01 Hans Martin Boesgaard Sorensen Fabrication of computer executable program files from source code
JP4882636B2 (ja) 2006-09-27 2012-02-22 ソニー株式会社 情報処理装置、情報記録媒体、および情報処理方法、並びにコンピュータ・プログラム
US8364881B2 (en) 2006-10-04 2013-01-29 Marvell World Trade Ltd. Flash memory controller and methods of programming and reading flash memory devices using the controller
US8520850B2 (en) 2006-10-20 2013-08-27 Time Warner Cable Enterprises Llc Downloadable security and protection methods and apparatus
JP4991320B2 (ja) 2007-01-12 2012-08-01 株式会社東芝 ホスト装置およびメモリシステム
WO2008087734A1 (ja) 2007-01-19 2008-07-24 Mitsubishi Electric Corporation 暗号文生成装置及び暗号通信システム及び群パラメータ生成装置
US20080229374A1 (en) 2007-02-22 2008-09-18 Mick Colin K Video network including method and apparatus for high speed distribution of digital files over a network
US8261130B2 (en) 2007-03-02 2012-09-04 Infineon Technologies Ag Program code trace signature
KR20090000624A (ko) * 2007-03-09 2009-01-08 삼성전자주식회사 호스트 디바이스와의 상호 인증 방법 및 그 시스템
US9767319B2 (en) 2007-04-17 2017-09-19 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and apparatus of secure authentication for system on chip (SoC)
JP2008269088A (ja) * 2007-04-17 2008-11-06 Toshiba Corp プログラム情報提供システム、プログラム情報提供方法、プログラム情報提供方法に用いられる記録媒体
US8381062B1 (en) 2007-05-03 2013-02-19 Emc Corporation Proof of retrievability for archived files
CN101779209B (zh) * 2007-08-24 2012-10-31 国际商业机器公司 用于保护存储在存储设备中的内容的系统和方法
US20090086966A1 (en) 2007-09-28 2009-04-02 Kabushiki Kaisha Toshiba Reproduction apparatus, reproduction method and information recording medium
JP4687703B2 (ja) 2007-10-02 2011-05-25 ソニー株式会社 記録システム、情報処理装置、記憶装置、記録方法及びプログラム
JP2009100394A (ja) * 2007-10-19 2009-05-07 Sony Corp 情報処理装置および方法、記録媒体、プログラム、並びに情報処理システム
JP2009105566A (ja) 2007-10-22 2009-05-14 Sky Kk 配布管理装置及び配布管理プログラム
JP5025009B2 (ja) * 2008-02-15 2012-09-12 株式会社東芝 認証方法、ホスト計算機及び記録媒体
US8677144B2 (en) 2008-02-25 2014-03-18 Cavium, Inc. Secure software and hardware association technique
JP5248153B2 (ja) 2008-03-14 2013-07-31 株式会社東芝 情報処理装置、方法及びプログラム
JP2010021888A (ja) 2008-07-11 2010-01-28 Toshiba Corp 通信装置、鍵サーバ及び管理サーバ
JP4620146B2 (ja) * 2008-07-18 2011-01-26 株式会社東芝 情報処理装置及び認証方法
KR101574618B1 (ko) 2008-09-24 2015-12-04 파나소닉 주식회사 기록재생시스템, 기록매체장치 및 기록재생장치
US8868925B2 (en) 2008-12-09 2014-10-21 Nvidia Corporation Method and apparatus for the secure processing of confidential content within a virtual machine of a processor
JP4799626B2 (ja) 2009-02-04 2011-10-26 ソニーオプティアーク株式会社 情報処理装置、および情報処理方法、並びにプログラム
JP2010268417A (ja) 2009-04-16 2010-11-25 Toshiba Corp 記録装置及びコンテンツデータ再生システム
JP2010267240A (ja) 2009-04-16 2010-11-25 Toshiba Corp 記録装置
JP2010267540A (ja) 2009-05-15 2010-11-25 Panasonic Corp 非水電解質二次電池
JP5369916B2 (ja) 2009-06-11 2013-12-18 ソニー株式会社 カード管理装置およびカード管理システム
WO2011064883A1 (ja) * 2009-11-27 2011-06-03 株式会社東芝 メモリチップ
WO2011112393A2 (en) 2010-03-09 2011-09-15 Visa International Service Association System and method including security parameters used for generation of verification value
EP2546775A1 (en) 2010-03-11 2013-01-16 Panasonic Corporation Recording system, reproduction system, key distribution server, recording device, recording medium device, reproduction device, recording method, and reproduction method
JP5604929B2 (ja) 2010-03-29 2014-10-15 ソニー株式会社 メモリ装置およびメモリシステム
JP5139465B2 (ja) * 2010-03-31 2013-02-06 株式会社東芝 メモリチップ、情報記憶システム、読み出し装置
JP5552870B2 (ja) 2010-04-01 2014-07-16 ソニー株式会社 メモリ装置、ホスト装置、およびメモリシステム
US20110276490A1 (en) * 2010-05-07 2011-11-10 Microsoft Corporation Security service level agreements with publicly verifiable proofs of compliance
JP2012014416A (ja) 2010-06-30 2012-01-19 Toshiba Corp 記録装置、書き込み装置、読み出し装置、及び記録装置の制御方法
US8924705B1 (en) 2010-09-24 2014-12-30 Revera Systems Method and detection system for detecting encrypted peer-to-peer (EP2P) sessions associated with a particular EP2P network
US20120137137A1 (en) 2010-11-30 2012-05-31 Brickell Ernest F Method and apparatus for key provisioning of hardware devices
US8296477B1 (en) 2011-04-22 2012-10-23 Symantec Corporation Secure data transfer using legitimate QR codes wherein a warning message is given to the user if data transfer is malicious
JP5214782B2 (ja) 2011-08-31 2013-06-19 株式会社東芝 メモリ装置、ストレージメディア、ホスト装置、及びシステム
US8661527B2 (en) 2011-08-31 2014-02-25 Kabushiki Kaisha Toshiba Authenticator, authenticatee and authentication method
JP5275432B2 (ja) 2011-11-11 2013-08-28 株式会社東芝 ストレージメディア、ホスト装置、メモリ装置、及びシステム
KR101859646B1 (ko) 2011-12-16 2018-05-18 삼성전자주식회사 보안 데이터를 보호하는 메모리 장치 및 보안 데이터를 이용한 데이터 보호 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020087814A1 (en) 2000-12-28 2002-07-04 Ripley Michael S. Verifying the integrity of a media key block by storing validation data in the cutting area of media
US20070143838A1 (en) 2005-12-21 2007-06-21 Thomas Milligan Systems and methods for automatic secret generation and distribution for secure systems

Also Published As

Publication number Publication date
US20130124854A1 (en) 2013-05-16
US8650393B2 (en) 2014-02-11
US9100187B2 (en) 2015-08-04
EP2777213B1 (en) 2016-04-06
EP2777213A1 (en) 2014-09-17
JP2013106162A (ja) 2013-05-30
KR20140046476A (ko) 2014-04-18
CN103782538A (zh) 2014-05-07
JP5275432B2 (ja) 2013-08-28
WO2013069330A1 (en) 2013-05-16
US20140122868A1 (en) 2014-05-01

Similar Documents

Publication Publication Date Title
KR101507291B1 (ko) 인증 장치
US10361851B2 (en) Authenticator, authenticatee and authentication method
KR101536086B1 (ko) 인증장치, 피인증장치, 및 인증 방법
JP5275482B2 (ja) ストレージメディア、ホスト装置、メモリ装置、及びシステム
KR101506123B1 (ko) 장치 및 그 인증 방법
KR101517337B1 (ko) 반도체 메모리 장치
KR101517336B1 (ko) 반도체 저장 장치
KR101553790B1 (ko) 메모리
JP5591964B2 (ja) 認証方法、被認証装置及び認証装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180219

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190218

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200303

Year of fee payment: 6