KR101481920B1

KR101481920B1 - 금속-절연체 전이현상을 이용한 선택 소자, 및 이를 포함하는 비휘발성 메모리 셀

Info

Publication number: KR101481920B1
Application number: KR20130138851A
Authority: KR
Inventors: 황현상; 이대석
Original assignee: 포항공과대학교 산학협력단
Priority date: 2013-11-15
Filing date: 2013-11-15
Publication date: 2015-01-14

Abstract

본 발명에 따른 금속-절연체 전이현상을 이용한 선택 소자는 제1 전극, 상기 제1 전극 상에 위치하고, 금속-절연체 전이 특성을 가지며, 산소 공공을 포함하는 제1 금속 산화물층, 및 상기 제1 금속 산화물층 상에 위치하는 제2 전극을 포함한다. 따라서, 스니크전류의 발생을 억제할 수 있는 효과가 있다. 그리고, 기존 반도체 재료의 제한적이었던 열적효과를 극대화하여 BEOL 공정 호환을 용이하게 한다. 또한, 반도체 공정에서 주로 사용하던 금속 산화물을 금속-절연체 전이 재료로 이용할 수 있는 효과가 있다.

Description

금속-절연체 전이현상을 이용한 선택 소자, 및 이를 포함하는 비휘발성 메모리 셀{Using metal-insulator transition selection device and nonvolatile memory cell including the same}

본 발명은 선택 소자에 관한 것으로, 보다 상세하게는 금속-절연체 전이현상을 이용한 선택 소자, 및 이를 포함하는 비휘발성 메모리 셀에 관한 것이다.

비휘발성 메모리 중 하나인 저항 변화 메모리(Resistance random access memory, RRAM)는 간단한 구조, 낮은 소비전력, 높은 집적도, 우수한 확장성 및 빠른 스위칭 속도 등의 이점으로 인해 근래 각광받고 있다.

최근 저항 변화 메모리의 고집적을 구현하기 위해 크로스-포인트 어레이(cross-point array) 구조가 널리 이용되고 있다. 상기 크로스-포인트 어레이 구조는 워드라인과 비트라인이 직교하도록 형성되고, 그 사이에 저항 변화 메모리 셀이 배치되는 구조이다. 그러나, 상기 크로스-포인트 어레이 구조에서는 선택되지 않은 인접 메모리 셀을 통해 누설 전류의 일종인 스니크 전류(sneak current)가 발생할 수 있다. 상기 스니크 전류는 읽기 동작 시 간섭을 일으켜 오독(misreading)을 발생시키며, 전력 소비가 높은 단점이 있다.

상기 스니크 전류의 발생을 방지하기 위한 선택 소자로, 금속-절연체 전이 소자에 대한 연구가 이루어져 왔다. 하지만 기존에 보고된 금속-절연체 전이 소자의 경우 낮은 열적 효과(Thermal effect)로 인해 공정 온도가 높아지고 이에 따라, 후공정(Back end of line, BEOL)호환이 어렵고 문턱전압이 높아 소자의 효율을 저하시키는 단점이 있다.

이에 본 발명은 상기의 문제점을 해결하기 위하여 착안된 것으로서, 스니크전류의 발생을 방지할 수 있는 금속-절연체 전이현상을 이용한 선택 소자, 및 이를 포함하는 비휘발성 메모리 셀을 제공하는 데 그 목적이 있다.

그리고, 본 발명은 기존 반도체 공정에서 주로 사용하던 금속산화물의 산소공공(oxygen vacancy) 조절을 이용한 금속-절연체 전이현상을 구현하고자 한다. 그리고, 금속-절연체 전이 소자의 열적 효과를 향상시켜 후공정 호환이 용이하며 문턱접압을 낮춰 소자의 효율을 향상시킬 수 있는 금속-절연체 전이현상을 이용한 선택 소자, 및 이를 포함하는 비휘발성 메모리 셀을 제공하는 데 또 다른 목적이 있다.

본 발명의 일 측면은 금속-절연체 전이 특성을 이용한 선택 소자를 제공한다.

상기 선택 소자는 제1 전극, 상기 제1 전극 상에 위치하고, 금속-절연체 전이 특성을 가지며, 산소 공공을 포함하는 제1 금속 산화물층, 및 상기 제1 금속 산화물층 상에 위치하는 제2 전극을 포함한다.

이 때, 상기 제1 금속 산화물층은 TiO₂ _-y(0≤y<2), Ti₂ _- _xO₃ _-y(0≤x<2, 0≤y<3), Ti_3-xO_5-y(0≤x<3, 0≤y<5), Ti₄ _- _xO₇ _-y(0≤x<4, 0≤y<7), VO₁ _-y(0≤y<1), VO₂ _-y(0≤y<2), V_2-xO_3-y(0≤x<2, 0≤y<3), V₄ _- _xO₇ _-y(0≤x<4, 0≤y<7), V₅ _- _xO₉ _-y(0≤x<5, 0≤y<9), V₆ _- _xO₁₁ _-y(0≤x<6, 0≤y<11), V₆ _- _xO₁₃ _-y(0≤x<6, 0≤y<13), V₈ _- _xO₁₅ _-y(0≤x<8, 0≤y<15), Fe₃ _- _xO₄ _-y(0≤x<3, 0≤y<4), NbO₂ _-y(0≤y<2), PrNiO₃ _-y(0≤y<3), NdNiO₃ _-y(0≤y<3), SmNiO₃ _-y(0≤y<3), 및 LaCoO₃ _-y(0≤y<3)으로 이루어진 군으로부터 선택되는 적어도 하나를 포함할 수 있다. 그리고, 상기 제1 금속 산화물층과 상기 제2 전극 사이에 반응성 금속층을 더 포함할 수 있으며, 상기 반응성 금속층은 Mo, Ta, Ti 또는 Al을 포함할 수 있다.

상기 제1 전극 및 상기 제1 금속 산화물층 사이에 위치하고, 금속-절연체 전이 특성을 가지며, 산소 공공을 포함하는 제2 금속 산화물층을 더 포함할 수 있고, 상기 제2 금속 산화물층은 상기 제1 금속 산화물층과 다른 금속 산화물을 포함하며, TiO₂ _-y(0≤y<2), Ti₂ _- _xO₃ _-y(0≤x<2, 0≤y<3), Ti₃ _- _xO₅ _-y(0≤x<3, 0≤y<5), Ti₄ _- _xO₇ _-y(0≤x<4, 0≤y<7), VO₁ _-y(0≤y<1), VO₂ _-y(0≤y<2), V₂ _- _xO₃ _-y(0≤x<2, 0≤y<3), V₄ _- _xO₇ _-y(0≤x<4, 0≤y<7), V₅ _- _xO₉ _-y(0≤x<5, 0≤y<9), V₆ _- _xO₁₁ _-y(0≤x<6, 0≤y<11), V₆ _- _xO₁₃ _-y(0≤x<6, 0≤y<13), V₈ _- _xO₁₅ _-y(0≤x<8, 0≤y<15), Fe₃ _- _xO₄ _-y(0≤x<3, 0≤y<4), NbO₂ _-y(0≤y<2), PrNiO_3-y(0≤y<3), NdNiO₃ _-y(0≤y<3), SmNiO₃ _-y(0≤y<3), 및 LaCoO₃ _-y(0≤y<3)으로 이루어진 군으로부터 선택되는 적어도 하나를 포함할 수 있다.

본 발명의 다른 측면의 선택 소자를 제공한다. 상기 선택 소자는 절연물질층 및 제1 전극이 교대로 반복적으로 적층된 적층체, 상기 적층체를 관통하여 위치하는 비아홀, 상기 비아홀 내측면 상에 위치하고, 금속-절연체 전이 특성을 가지며, 산소 공공을 포함하는 제1 금속 산화물층, 및 상기 비아홀 내부에 충진된 제2 전극을 포함한다.

상기 제1 금속 산화물층은 TiO₂ _-y(0≤y<2), Ti₂ _- _xO₃ _-y(0≤x<2, 0≤y<3), Ti₃ _- _xO₅ _-y(0≤x<3, 0≤y<5), Ti₄ _- _xO₇ _-y(0≤x<4, 0≤y<7), VO₁ _-y(0≤y<1), VO₂ _-y(0≤y<2), V₂ _- _xO₃ _-y(0≤x<2, 0≤y<3), V₄ _- _xO₇ _-y(0≤x<4, 0≤y<7), V₅ _- _xO₉ _-y(0≤x<5, 0≤y<9), V₆ _- _xO₁₁ _-y(0≤x<6, 0≤y<11), V₆ _- _xO₁₃ _-y(0≤x<6, 0≤y<13), V₈ _- _xO₁₅ _-y(0≤x<8, 0≤y<15), Fe₃ _- _xO₄ _-y(0≤x<3, 0≤y<4), NbO₂ _-y(0≤y<2), PrNiO₃ _-y(0≤y<3), NdNiO₃ _-y(0≤y<3), SmNiO₃ _-y(0≤y<3), 및 LaCoO₃ _-y(0≤y<3)으로 이루어진 군으로부터 선택되는 적어도 하나를 포함할 수 있다. 그리고, 상기 제1 금속 산화물층 및 상기 제2 전극 사이에 위치하는 반응성 금속층을 더 포함할 수 있으며, 상기 반응성 금속층은 Mo, Ta, Ti 또는 Al을 포함할 수 있다.

상기 비아홀 내측면 및 상기 제1 금속 산화물층 사이에 위치하고, 금속-절연체 전이 특성을 가지며, 산소 공공을 포함하는 제2 금속 산화물층을 더 포함할 수 있고, 상기 제2 금속 산화물층은 TiO₂ _-y(0≤y<2), Ti₂ _- _xO₃ _-y(0≤x<2, 0≤y<3), Ti₃ _- _xO₅ _-y(0≤x<3, 0≤y<5), Ti₄ _- _xO₇ _-y(0≤x<4, 0≤y<7), VO₁ _-y(0≤y<1), VO₂ _-y(0≤y<2), V₂ _- _xO₃ _-y(0≤x<2, 0≤y<3), V₄ _- _xO₇ _-y(0≤x<4, 0≤y<7), V₅ _- _xO₉ _-y(0≤x<5, 0≤y<9), V₆ _- _xO₁₁ _-y(0≤x<6, 0≤y<11), V₆ _- _xO₁₃ _-y(0≤x<6, 0≤y<13), V₈ _- _xO₁₅ _-y(0≤x<8, 0≤y<15), Fe₃ _- _xO₄ _-y(0≤x<3, 0≤y<4), NbO₂ _-y(0≤y<2), PrNiO₃ _-y(0≤y<3), NdNiO₃ _-y(0≤y<3), SmNiO₃ _-y(0≤y<3), 및 LaCoO₃ _-y(0≤y<3)으로 이루어진 군으로부터 선택되는 적어도 하나를 포함할 수 있다.

상기 제1 전극의 두께는 0.1nm 내지 100nm인 것이 바람직하며, 상기 제1 전극 또는 상기 제2 전극은 TiN인 것이 바람직하다.

본 발명의 또 다른 일 측면은 단위 메모리 셀을 제공한다.

상기 단위 메모리 셀은 저항 변화층을 포함하는 저항 변화 메모리 소자 및

상기 저항 변화 메모리 소자와 전기적으로 연결되는, 상기 선택 소자 중 어느 하나의 금속-절연체 전이 특성을 이용한 선택 소자를 포함한다.

본 발명에 따른 선택 소자, 이를 포함하는 비휘발성 메모리 셀 및 이의 제조방법은 스니크전류의 발생을 억제할 수 있는 효과가 있다.

그리고, 기존 반도체 재료의 제한적이었던 열적 효과(thermal effect)를 극대화하여 BEOL 공정 호환을 용이하게 한다. 또한, 반도체 공정에서 주로 사용하던 금속산화물을 금속-절연체 전이 재료로 이용할 수 있는 효과가 있다.

도 1은 본 발명이 일 실시예에 따른 선택 소자의 구조를 나타낸 단면도이다.
도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 선택소자의 단면도들이다.
도 3은 본 발명의 일 실시예에 따른 선택 소자의 절단면을 나타낸 입체도이다.
도 4는 금속-절연체 전이를 일으키는 재료들의 전이온도를 나타낸 그래프이다.
도 5는 티타늄 산화물들의 온도에 따른 로그스케일의 전도도를 나타낸 그래프이다.
도 6은 제조예 1 내지 3의 열 봉쇄 효과(heat confinement effect)를 나타낸 시뮬레이션 그래프이다.
도 7은 제조예 3의 필라멘트형성 크기에 따른 산소결함(oxygen vacancy)과 화학퍼텐셜(chemical potential) 분포를 나타낸 그래프이다.
도 8은 제조예 1 내지 3의 전압-전류 특성을 나타낸 그래프이다.
도 9는 제조예 3의 싸이클 횟수에 따른 전압-전류 특성을 나타낸 그래프이다.
도 10은 제조예 3의 TEM사진이다.
도 11은 제조예 3의 EDS에 의한 선 프로파일(line profile) 그래프(a) 및 매핑사진(b)이다.
도 12는 제조예 3의 2차 이온 질량 분석(Secondary Ion Mass spectroscopy, SIMS) 분석에 따른 깊이 프로파일(depth profile) 그래프(a) 및 O/Ti 비를 나타낸 그래프이다.
도 13은 제조예 3의 Ti₄ _- _xO₇ _-y층 XPS 분석 그래프이다.
도 14는 제조예 3의 펄스응답을 나타낸 그래프이다.
도 15는 제조예 3의 펄스 내구(pulse endurance)시험 결과를 나타낸 그래프이다.
도 16은 제조예 3의 펄스 내구 시험의 로그스케일 결과를 나타낸 그래프이다.
도 17은 제조예 3의 V_read, 1/2V_read에서 전류에 따른 누적분포를 나타낸 그래프이다.
도 18은 제조예 3의 열 안정성 시험 결과 그래프이다.
도 19는 제조예 3의 열 안정성 시험 결과 그래프이다.
도 20은 제조예 4의 TEM 사진(a)과 EDS 매핑 이미지(b)이다.
도 21은 2차원 선택 소자와 제조예 4의 3차원 선택 소자의 전류-전압 특성을 나타낸 그래프이다.
도 22는 전극물질의 열적 특성을 나타낸 시뮬레이션 이미지이다.
도 23은 TiN의 두께에 따른 열적 특성을 나타낸 시뮬레이션 이미지이다.
도 24는 3차원 구조의 전기적 특성을 나타낸 그래프(a) 및 소자의 크기에 따른 전기적 특성을 나타낸 그래프(b)이다.
도 25는 소자의 크기에 따른 전기적 특성을 나타낸 그래프이다.
도 26은 제조예 4의 V_read, 1/2V_read에서 전류에 따른 누적분포를 나타낸 그래프이다.
도 27은 제조예 4의 펄스 내구(pulse endurance)시험 결과를 나타낸 그래프이다.
도 28은 제조예 4의 펄스 내구 시험의 로그스케일 결과를 나타낸 그래프이다.
도 29는 1-저항소자(1R)를 포함하는 메모리셀과 1-선택소자/1-저항소자(1S1R)를 포함하는 메모리셀의 전기적 특성을 나타낸 그래프이다.
도 30은 메모리셀의 내구 시험의 결과를 나타낸 그래프이다.
도 31은 1S1R을 포함하는 메모리셀의 V_read, 1/2V_read에서 전류에 따른 누적분포를 나타낸 그래프이다.
도 32는 메모리 셀 배열 수에 따른 판독 차이(readout margin)을 나타낸 그래프이다.
도 33은 1S1R 메모리 셀의 전압에 따른 전류 특성(a) 및 전압에 따른 저항 특성(b)를 나타낸 그래프이다.
도 34는 1S 메모리 셀과 1R 메모리 셀의 전압강하 분포를 나타낸 그래프이다.
도 35는 1S 메모리 셀과 1R 메모리 셀의 주입 전압(Input V)-전압 강하 그래프이다.
도 36은 1S를 포함하는 메모리 셀 및 1S1R을 포함하는 메모리 셀의 전압강하 특성을 나타낸 그래프이다.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수 있으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

본 명세서에서 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있어나, 그들 사이에 제3의 층이 개재될 수도 있다. 또한, 본 명세서에서 위쪽, 상(부), 상면 등의 방향적인 표현은 그 기준에 따라 아래쪽, 하(부), 하면 등의 의미로 이해될 수 있다. 즉, 공간적인 방향의 표현은 상대적인 방향으로 이해되어야 하며 절대적인 방향을 의미하는 것으로 한정 해석되어서는 안된다.

도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장 또는 생략된 것일 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.

선택 소자

도 1은 본 발명이 일 실시예에 따른 선택 소자의 구조를 나타낸 단면도이다.

도 1을 참조하면, 기판 (100), 제1 전극(200), 금속-절연체 전이 특성을 가지며, 산소공공을 포함하는 제1 금속 산화물층(400a) 및 상기 제1 금속 산화물층 상에 위치하는 제2 전극(300)을 포함하는 선택 소자가 형성된다.

상기 기판(100)은 실리콘 기판 또는 SOI(Silicon On Insulator)기판일 수 있다. 상기 기판(100)과 상기 제1 전극 사이에는 층간절연막(미도시)이 위치할 수 있다. 이러한 기판(100)은 경우에 따라 생략될 수 있다.

전술된 기판 상에 제1 전극이 형성된다. 제1 전극(200)은 W, Pt, Ru, Ir, Al, Mo 또는 TiN 전극일 수 있다. 다만, 상기 제1 전극(200)으로는 TiN이 가장 바람직하다. 상기 TiN를 전극물질로 사용하면 다른 전극 물질에 비해 열적 효과가 높다. 이에, MIT 구동 전력을 감소시킬 수 있는 효과가 있다.

전술된 제1 전극(200) 상에 금속-절연체 전이 특성을 가지며, 산소 공공을 포함하는 제1 금속 산화물층(400a)이 위치한다.

전술된 제1 금속 산화물층(400a)은 산소 공공을 따라 원자가 이동하면서 전하를 띄게 되어 금속-절연체 전이(metal-insulator-transition, MIT)특성을 갖는다.

제1 금속 산화물층(400a)은 TiO₂ _-y(0≤y<2), Ti₂ _- _xO₃ _-y(0≤x<2, 0≤y<3), Ti₃ _- _xO₅ _-y(0≤x<3, 0≤y<5), Ti_4-xO_7-y(0≤x<4, 0≤y<7), VO₁ _-y(0≤y<1), VO₂ _-y(0≤y<2), V₂ _- _xO₃ _-y(0≤x<2, 0≤y<3), V₄ _- _xO₇ _-y(0≤x<4, 0≤y<7), V_5-xO_9-y(0≤x<5, 0≤y<9), V₆ _- _xO₁₁ _-y(0≤x<6, 0≤y<11), V₆ _- _xO₁₃ _-y(0≤x<6, 0≤y<13), V₈ _- _xO₁₅ _-y(0≤x<8, 0≤y<15), Fe_3-xO_4-y(0≤x<3, 0≤y<4), NbO₂ _-y(0≤y<2), PrNiO₃ _-y(0≤y<3), NdNiO₃ _-y(0≤y<3), SmNiO₃ _-y(0≤y<3), 및 LaCoO_3-y(0≤y<3)으로 이루어진 군으로부터 선택되는 적어도 하나를 포함할 수 있고, 상기 x 및 y는 각각 실수를 취할 수 있다. 즉, 상기 제1 금속 산화물층(400a) 산소의 원자비는 화학양론비를 만족하거나 화학양론비를 만족하는 값보다 작을 수 있다. 다시 말해서, 상기 제1 금속 산화물층(400a)은 산소 공공(oxygen vacancy)이 있는 비화학양론적(non-stoichiometry) 층일 수 있다.

이렇게 산소 공공이 형성됨에 따라, 상기 금속 산화물층(400a)에 국부적으로 전도성 필라멘트가 형성될 수 있다. 상기 필라멘트가 형성됨에 따라 저저항 상태에서 상기 국부적인 필라멘트를 통해 전류가 흐른다. 상기 전도성 필라멘트를 국부적으로 형성함에 따라 저항 변화 영역을 국부적으로 제한되면서 리셋전류를 감소시킬 수 있다. 상기 리셋전류를 감소시킴에 따라 소자의 열화를 줄일 수 있다. 즉, 소자의 열 봉쇄 효과(heat confinement effect)를 향상시켜 선택 소자 제조 공정 온도(약 300 까지)를 낮출 수 있다. 이에, 낮은 구동 전압에서도 효과적으로 MIT를 일으킬 수 있는 효과가 있다. 또한, 소자 제조 공정 온도를 낮출 수 있기 때문에, 후공정(back end of line, BEOL) 호환이 용이해질 수 있는 효과가 있다.

또한, 상기 제1 금속 산화물층(400a) 임계 전압보다 낮은 전압을 인가받을 때 절연체와 같은 고저항을 갖지만, 상기 임계 전압보다 큰 전압을 인가받으면 금속과 같은 저저항을 갖는다. 이러한 MIT 반도체 특성을 갖는 상기 제1 금속 산화물층(400a)은 반도체층 없이 전류가 흐를 수 있기 때문에 소자의 크기를 줄일 수 있어(10nm 이하의 크기도 가능) 고집적화된 소자 형성이 가능하다. 그리고 상기 MIT 특성을 갖는 티타늄 산화물층(400a)은 선택 소자의 전압 강하를 최소화 할 수 있는 효과가 있다. 또한, 소자의 문턱 전압값을 감소시켜 스니크전류의 발생을 억제할 수 있는 효과가 있다.

또한, 상기 제1 금속 산화물층(400a)은 단결정질, 에피택시, 다결정질 또는 비정질 막일 수 있다. 상기 제1 금속 산화물층(400a)이 단결정질 또는 에피택시일 뿐만 아니라, 다결정질 또는 비정질막인 경우에도 소자 수율이 우수할 수 있다. 그러나, 다결정질 또는 비정질막인 경우 단결정질 또는 에피택시에 비해 대면적에서도 균일한 특성을 나타낼 수 있으므로, 제1 금속 산화물층(400a)은 다결정질 또는 비정질막인 것이 바람직하다.

상기 제1 금속 산화물층(400a)은 스퍼터링(Sputtering), 펄스레이저 증착법 (PLD, Pulsed Laser Deposition), 증발법(Thermal Evaporation), 전자빔 증발법(Electron-beam Evaporation) 등과 같은 물리기상증착법(PVD, Physical Vapor Deposition), 분자선 에피탁시 증착법(MBE, Molecular Beam Epitaxy), 또는 화학기상증착법(CVD, Chemical Vapor Deposition)을 사용하여 형성할 수 있다.

상기 제1 금속 산화물층(400a) 상에 제2 전극이 형성된다. 제2 전극(200)은 W, Pt, Ru, Ir, Al, Mo 또는 TiN 전극일 수 있다.

한편, 상기 제1 금속 산화물층(400a)과 상기 제2 전극(300) 사이에 반응성 금속층(500)을 더 포함할 수 있다.

상기 반응성 금속층(500)은 제2 전극(300)에 비해 산소와의 반응성이 더 우수한 막이다. 이러한 반응성 금속층(500)은 소자에 인가되는 전압에 따라, 상기 제1 금속 산화물층(400a)으로부터 이동되는 산소이온과의 반응으로 산화되어 반응성 금속 산화물을 형성할 수 있으며, 산소이온을 배출하면서 반응성 금속으로 다시 환원될 수도 있다. 또한, 상기 반응성 금속층(500)은 상기 제1 금속 산화물층(400a)과의 계면에서 쇼트키 접합을 형성할 수 있다. 상기 반응성 금속층이 형성됨에 따라 상기 제1 금속 산화물층(400a)과 상기 제2 전극(300) 과의 접속상태를 양호하게 해 소자의 전기적 특성 및 수율을 향상시킬 수 있다.

상기 반응성 금속층(500)은 Mo, Ta, Ti 또는 Al을 포함할 수 있다.

상기 제1 전극(200) 및 상기 제1 금속 산화물층(400a) 사이에 위치하고, 금속-절연체 전이 특성을 가지며, 산소공공을 포함하는 제2 금속 산화물층(400b)을 더 포함할 수 있다.

상기 제2 금속산화물층은 TiO₂ _-y(0≤y<2), Ti₂ _- _xO₃ _-y(0≤x<2, 0≤y<3), Ti₃ _- _xO₅ _-y(0≤x<3, 0≤y<5), Ti₄ _-xO_7-y(0≤x<4, 0≤y<7), VO₁ _-y(0≤y<1), VO₂ _-y(0≤y<2), V₂ _- _xO₃ _-y(0≤x<2, 0≤y<3), V₄ _- _xO₇ _-y(0≤x<4, 0≤y<7), V₅ _-xO_9-y(0≤x<5, 0≤y<9), V₆ _- _xO₁₁ _-y(0≤x<6, 0≤y<11), V₆ _- _xO₁₃ _-y(0≤x<6, 0≤y<13), V₈ _- _xO₁₅ _-y(0≤x<8, 0≤y<15), Fe_3-xO_4-y(0≤x<3, 0≤y<4), NbO₂ _-y(0≤y<2), PrNiO₃ _-y(0≤y<3), NdNiO₃ _-y(0≤y<3), SmNiO₃ _-y(0≤y<3), 및 LaCoO_3-y(0≤y<3)으로 이루어진 군으로부터 선택되는 적어도 하나를 포함할 수 있고, 상기 x 및 y는 각각 실수를 취할 수 있다. 또한, 이 때, 상기 제2 금속 산화물층은 상기 제1 금속 산화물층과 다른 금속 산화물을 사용하는 것이 바람직하나, 이에 한정되지 않는다.

상기 제2 금속 산화물층(400b)은 전술된 제1 금속 산화물층(400a)과 마찬가지로 금속-절연체 전이(metal-insulator-transition, MIT)특성을 가진다. 이에 따라, 스니크 전류를 억제할 수 있는 효과가 있다.

상기 제2 금속 산화물층(400b)이 형성됨에 따라 상기 제1 금속 산화물층(400a)과 상호작용을 하여 금속-절연체 전이(metal-insulator-transition, MIT)특성을 나타낼 수 있도록 각 금속 산화물층의 산소 공공(oxygen vacancy)의 양이 조절 및 배치되며, 이렇게 재배치된 산소 공공에 의한 열적(thermal) 효과의 극대화에 의하여 금속-절연체 전이(metal-insulator-transition, MIT)특성을 나타낸다.

이렇게 제1 및 제2 금속 산화물층(400a, 400b)이 순서대로 배치되어, 다층 금속 산화물 구조를 형성할 수 있다. 다층 구조(400a, 400b)로 형성된 금속 산화물층(400)들 중 일부 금속 산화물층(400a 또는 400b)만 저저항 상태로의 저항 변화 특성을 보이게 할 수 있고, 나머지 금속 산화물층(400b 또는 400a)은 고저항 상태로 유지되어 단순한 저항의 역할을 할 수 있어 리셋전류(reset current)를 제어할 수 있다. 일반적으로 저항 스위칭 현상은 계면에서 일어난다고 알려져 있으므로, 계면 효과를 극대화하고 낮은 저항 상태와 높은 저항 상태의 비율도 조절할 수 있다.

3차원 구조 선택 소자

도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 3차원 선택소자의 제조과정을 나타낸 단면도들이다.

도 2a를 참조하면, 먼저, 기판(100) 상에 제1 전극(200) 및 절연물질층(600)을 교대로 반복적으로 적층하여 적층체를 형성한다.

기판(100) 및 제1 전극(200)의 경우, 전술된 내용에 포함되므로 자세한 설명을 생략하기로 한다. 다만, 상기 제1 전극(200) 또는 상기 제2 전극(300)은 TiN인 것이 바람직하다. 상기 TiN을 전극물질은 다른 전극 물질에 비해 열적 효과가 높다. 이에, MIT 구동 전력을 감소시킬 수 있는 효과가 있다.

이 때, 상기 제1 전극(200)의 두께는 0.1nm 내지 10nm일 수 있다.

상기 전극은 두께가 0.1nm 미만일 경우, 전류가 제대로 흐르지 않을 수 있고, 상기 전극의 두께가 100nm를 상회할 경우, 소자의 크기가 커져 메모리 셀 형성시 부피가 커지기 때문에 고집적화가 어려울 수 있다.

상기 절연 물질층(600)은 Si₃N₄, SiO₂, Al₂O₃, TaON, TiO₂, Ta₂O₅, ZrO₂, (Ba,Sr)TiO₃, (Pb,Zr)TiO₃ 또는 (Pb,La)(Zr,Ti)O₃이 포함될 수 있다. 다만, Si₃N₄가 포함되는 것이 가장 바람직하나 이에 한정되지 않는다.

또한, 상기 절연물질층(600)을 형성하기 위해서는 화학적 증기 증착법(Chemical Vapor Deposition, CVD) 또는 스퍼터링(sputtering) 등을 사용할 수 있다.

도 2b를 참조하면, 상기 적층체에 비아홀(10)을 형성한다.

비아홀(10)은 규칙적인 배열을 갖는 패턴 형태로 형성될 수 있다. 또한, 패턴 형성시, 통상의 포토리소그래피 공정 및 식각을 통해 형성될 수 있다.

도 2c를 참조하면, 상기 비아홀(10)의 내측면에 금속-절연체 전이 특성을 가지며, 산소공공을 포함하는 제1 금속 산화물층(400a)를 형성한다.

상기 제1 금속 산화물층은 TiO_2-y(0≤y<2), Ti_2-xO_3-y(0≤x<2, 0≤y<3), Ti_3-xO_5-y(0≤x<3, 0≤y<5), Ti_4-xO_7-y(0≤x<4, 0≤y<7), VO_1-y(0≤y<1), VO_2-y(0≤y<2), V_2-xO_3-y(0≤x<2, 0≤y<3), V_4-xO_7-y(0≤x<4, 0≤y<7), V_5-xO_9-y(0≤x<5, 0≤y<9), V_6-xO_11-y(0≤x<6, 0≤y<11), V_6-xO_13-y(0≤x<6, 0≤y<13), V_8-xO_15-y(0≤x<8, 0≤y<15), Fe_3-xO_4-y(0≤x<3, 0≤y<4), NbO₂ _-y(0≤y<2), PrNiO₃ _-y(0≤y<3), NdNiO₃ _-y(0≤y<3), SmNiO₃ _-y(0≤y<3), 및 LaCoO_3-y(0≤y<3)으로 이루어진 군으로부터 선택되는 적어도 하나를 포함할 수 있고, 상기 x 및 y는 각각 실수를 취할 수 있다.

제1 금속 산화물층(400a)은 산소 공공을 포함하는 비화학양론적 층일 수 있다. 이에 따라 국부적인 필라멘트를 형성하게 된다.

이에 따라, 낮은 구동 전압에서도 효과적으로 MIT를 일으킬 수 있는 효과가 있다. 또한, 소자 제조 공정 온도를 낮춰 후공정(back end of line, BEOL) 호환이 용이해질 수 있는 효과가 있다. 더 자세한 설명은 전술된 내용을 참조하기로 한다.

한편, 상기 제1 금속 산화물층(400a) 상부에 제1 금속 산화물층(400a) 및 후술될 제2 전극(300) 사이에 반응성 금속층(500)을 더 형성할 수 있다.

반응성 금속층(500)은 Mo, Ta, Ti 또는 Al을 함유할 수 있다. 상기 반응성 금속층(500)이 형성됨에 따라 상기 제1 금속 산화물층(400a)과 후술될 제2 전극(300)과의 접속상태를 양호하게 해 소자의 전기적 특성 및 수율을 향상시킬 수 있다. 더 자세한 설명은 전술된 내용을 참조하기로 한다.

상기 비아홀 내측면 및 상기 제1 금속 산화물층(400a) 사이에 , 금속-절연체 전이 특성을 가지며, 산소공공을 포함하는 제2 금속 산화물층(400b)을 더 형성할 수 있다.

상기 제2 금속산화물층은 TiO₂ _-y(0≤y<2), Ti₂ _- _xO₃ _-y(0≤x<2, 0≤y<3), Ti₃ _- _xO₅ _-y(0≤x<3, 0≤y<5), Ti₄ _-xO_7-y(0≤x<4, 0≤y<7), VO₁ _-y(0≤y<1), VO₂ _-y(0≤y<2), V₂ _- _xO₃ _-y(0≤x<2, 0≤y<3), V₄ _- _xO₇ _-y(0≤x<4, 0≤y<7), V₅ _-xO_9-y(0≤x<5, 0≤y<9), V₆ _- _xO₁₁ _-y(0≤x<6, 0≤y<11), V₆ _- _xO₁₃ _-y(0≤x<6, 0≤y<13), V₈ _- _xO₁₅ _-y(0≤x<8, 0≤y<15), Fe_3-xO_4-y(0≤x<3, 0≤y<4), NbO₂ _-y(0≤y<2), PrNiO₃ _-y(0≤y<3), NdNiO₃ _-y(0≤y<3), SmNiO₃ _-y(0≤y<3), 및 LaCoO_3-y(0≤y<3)으로 이루어진 군으로부터 선택되는 적어도 하나를 포함할 수 있고, 상기 x 및 y는 각각 실수를 취할 수 있다. 또한, 이 때, 상기 제2 금속 산화물층은 상기 제1 금속 산화물층과 다른 금속 산화물을 사용하는 것이 바람직하나 이에 한정되지 않는다.

상기 제2 금속 산화물층(400b)이 형성됨에 따라 상기 제1 금속 산화물층(400a)과 상호작용을 하여 금속-절연체 전이(metal-insulator-transition, MIT)특성을 나타낼 수 있도록 각 금속 산화물층의 산소 공공(oxygen vacancy)의 양이 조절 및 배치되며, 이렇게 재배치된 산소 공공(oxygen vacancy)에 의한 열적(thermal) 효과의 극대화에 의하여 금속-절연체 전이(metal-insulator-transition, MIT)특성을 나타낸다.

도 3은 본 발명의 일 실시예에 따른 선택 소자의 절단면을 나타낸 입체도이다. 도 3의 경우, 적층체를 관통하고 형성된 비아홀(미도시)을 보다 상세히 나타내기 위해 3차원 구조의 일부영역이 삭제된 절단면을 나타내고 있음을 참고하기 바란다.

도 3을 참조하면, 전술된 적층체를 관통하여 비아홀이 형성되고, 상기 비아홀의 내측면에 금속 산화물 및 제2 전극이 배치됨에 따라 비아홀을 임의의 중심축으로 생각했을 때, 모든 수평방향으로 전류가 흐를 수 있어 소자의 고집적화를 구현할 수 있음을 알 수 있다.

결과적으로 3차원 구조의 선택소자가 제조된다. 이에, 메모리 소자가 차지하는 면적을 획기적으로 줄이고, 메모리 셀 형성시 발생하는 스니크전류를 억제할 수 있는 효과가 있다. 이에 소자 및 메모리 셀 형성 시, 집적도가 높아지는 효과가 있다.

메모리 셀

본 발명의 일 실시예에 따른 메모리 셀을 설명한다.

본 발명의 일 실시예에 따른 단위메모리 셀은 상술한 선택 소자와 전기적으로 연결되고, 저항 변화층을 포함 저항 변화 메모리 소자를 포함하는 단위 메모리 셀이 형성된다.

상기 저항 변화층은 상기 제2 전극(도 3의 300) 상에 배치된다. 따라서, 상기 제2전극(도 3의 300)은 중간 전극(middle electrode)으로서의 역할을 수행할 수 있다. 이 때, 상기 저항 변화층(RCL)은 금속산화물층(transition metal oxide layer), PCMO(Pr₁ _- _XCa_XMnO₃, 0<X<1)층, 칼코게나이드(chalcogenide)층, 페로브스카이트(perovskite)층, 또는 금속도핑된 고체전해질층일 수 있다.

상기 금속산화물층은 SiO₂, Al₂O₃, 또는 전이금속 산화물층일 수 있다. 상기 전이금속 산화물층은 HfO₂, ZrO₂, Y₂O₃, TiO₂, NiO, Nb₂O₅, Ta₂O₅, CuO, Fe₂O₃, 또는 란타노이드 산화물층(lanthanoids oxide layer)일 수 있다. 상기 란타노이드는 La(Lanthanum), Ce(Cerium), Pr(Praseodymium), Nd(Neodymium), Sm(Samarium), Gd(Gadolinium), 또는 Dy(Dysprosium)일 수 있다. 상기 칼코게나이드층은 GeSbTe층일 수 있고, 상기 페로브스카이트층은 SrTiO₃, Cr 또는 Nb 도핑된 SrZrO₃층일 수 있다. 또한, 상기 금속 도핑된 고체전해질층은 GeSe 내에 Ag가 도핑된 층 즉, AgGeSe층일 수 있다. 그러나, 이에 한정되는 것은 아니며, 통상적으로 저항 변화 메모리 소자의 저항 변화층으로 이용되는 물질을 사용할 수 있다.

상기 저항 변화층(RCL)은 펄스레이저 증착법 (PLD, Pulsed Laser Deposition), 증발법(Thermal Evaporation), 전자빔 증발법(Electron-beam Evaporation) 등과 같은 물리기상증착법(PVD, Physical Vapor Deposition), 분자선 에피탁시 증착법(MBE, Molecular Beam Epitaxy), 또는 화학기상증착법(CVD, Chemical Vapor Deposition)을 사용하여 형성할 수 있다.

이하, 본 발명의 이해를 돕기 위해 바람직한 실험예(example)를 제시한다. 다만, 하기의 실험예는 본 발명의 이해를 돕기 위한 것일 뿐, 본 발명이 하기의 실험예에 의해 한정되는 것은 아니다.

<제조예 1>

Si 기판 상에 Ti를 증착하였다. 이 후, 제1 전극으로 Pt를 증착하고, 상기 Pt 상에 층간절연막으로 SiO₂를 증착한 후, 포토리소그래피를 이용하여 250nm의 패턴을 형성하였다. 이 후, 상기 제1 전극인 Pt가 노출되도록 증착된 SiO₂을 에칭하고 포토레지스트 스트립 공정을 수행하였다. 이 후, 원자층 증착법을 이용하여 상기 Pt 상에 티타늄 산화물층으로 Ti₄O₇층을 형성한 뒤, 제2 전극으로 TiN을 증착하였다. 이 후, 300℃에서 열 어닐링하여 메모리 소자를 제조했다.

<제조예 2>

Ti₄O₇층을 형성한 뒤 Ti₄O₇층 상에 원자증착법을 이용하여 반응성 금속층으로 Ta 층을 더 형성한 것을 제외하곤 상기 제조예 1의 과정과 동일하게 메모리 소자를 제조했다.

<제조예 3>

Ti₄O₇층을 형성하기 전에 Ti₄O₇층 하부에 원자증착법을 이용하여 티타늄 산화물 층으로 TiO₂층을 더 형성하고, Ti₄O₇층을 형성한 뒤, 반응성 금속층으로 Ta 층을 더 형성한 것을 제외하곤 상기 제조예 1의 과정과 동일하다.

<제조예 4 - 3차원 메모리 소자 제조>

Si 기판 상에 절연층으로 Si₃N₄를, 상기 절연층 상에 제1 전극물질인 TiN을 증착하는 단계를 2회 반복해서 적층시켰다. 이 후, 상기 Si₃N₄ 상에 포토리소그래피를 이용하여 250nm의 패턴을 형성하였다. 이 후, 상기 적층된 Si₃N₄와 TiN을 에칭하여 비아홀을 형성하고, 포토레지스트 스트립 공정을 수행하였다. 이 후, 상기 비아홀의 내측부에 원자층 증착법을 이용하여 티타늄 산화물층으로 TiO₂, Ti₄O₇층을 순서대로 증착한 뒤, 상기 비아홀 내부에 제2 전극으로 TiN을 충진하였다. 이 후, 상기 적층된 최 상부의 Si₃N₄ 상에 일부를 에칭하여 상기 적층된 TiN와 전기적으로 접속되는 제1 전극을 형성하여 3차원 메모리 소자를 제조했다.

도 4는 금속-절연체 전이를 일으키는 재료들의 전이온도를 나타낸 그래프이다.

도 4를 참조하면, 금속-절연체 전이를 일으키는 재료들이 각각 다른 온도에서 전이를 일으키는 것을 알 수 있다.

도 5는 다양한 티타늄 산화물들의 온도에 따른 로그스케일의 전도도를 나타낸 그래프이다.

도 5를 참조하면, Ti₂O₃, Ti₃O₅, 및 Ti₄O₇이 온도가 증가함에 따라 급격히 전도도가 증가하는 구간이 있는 것을 확인할 수 있다.

결과적으로, 상기 티타늄 산화물들은 온도에 따라 MIT를 일으키는 물질임, 즉 상기 티타늄 산화물의 MIT 구동력은 온도에 의존적임을 알 수 있다. 또한, 상기 티타늄 산화물들이 MIT를 일으킴에 따라 CMOS 공정이 가능함으로 해석될 수 있다.

도 6은 제조예 1 내지 3의 열 봉쇄 효과(heat confinement effect)를 나타낸 시뮬레이션 그래프이다.

도 6을 참조하면, 금속 산화물층이 2층 구조이며, 반응성 금속층을 포함하는 제조예 3 메모리 소자, 금속 산화물 층이 1층 구조이며, 반응성 금속층을 포함하는 제조예 2 메모리 소자, 및 금속 산화물층이 1층 구조로 형성된 제조예 1 메모리 소자의 순으로 열 봉쇄 효과(heat confinement effect)가 뛰어남을 알 수 있다.

결과적으로, 상기 반응성 금속층이 포함됨에 따라, 열 봉쇄 효과(heat confinement effect)가 더 뛰어남을 알 수 있다. 또한, 상기 티타늄 산화물층이 다층구조, 상세하게는 2층 구조일 시 열 봉쇄 효과(heat confinement effect)가 더 뛰어남을 알 수 있다.

도 7은 제조예 3의 필라멘트형성 크기에 따른 산소결함(oxygen vacancy)과 화학퍼텐셜(chemical potential) 분포를 나타낸 그래프이다.

도 7을 참조하면, 필라멘트 형성 크기가 작아질수록 산소 결함분포(V_O)가 낮아지고, 화학퍼텐셜(μ_O)이 향상됨을 알 수 있다. 이에, 상기 티타늄 산화물층에 국부적으로 필라멘트를 형성시켜MIT 구역을 제한할 필요가 있음을 알 수 있다. 이에 따라, 전이 온도가 일정하게 유지될 때, 스위칭 파워(switching power)를 최소화할 수 있다.

도 8은 제조예 1 내지 3의 전압-전류 특성을 나타낸 그래프이다.

도 8을 참조하면, 금속 산화물층이 2층 구조이며, 반응성 금속층을 포함하는 제조예 3 메모리 소자, 금속 산화물 층이 1층 구조이며, 반응성 금속층을 포함하는 제조예 2 메모리 소자, 및 금속 산화물층이 1층 구조로 형성된 제조예 1 메모리 소자의 순으로 MIT 특성이 뛰어 남을 알 수 있다.

결과적으로, 상기 금속 산화물층이 다층 구조로 형성되었을 때 MIT 특성이 더 뛰어난 것을 알 수 있다. 또한, 상기 티타늄 산화물층과 제2 전극 사이에 반응성 금속층이 더 포함될 때, 안정적으로 MIT 특성이 나타남을 알 수 있다.

도 9는 제조예 3의 싸이클 횟수에 따른 전압-전류 특성을 나타낸 그래프이다.

도 9를 참조하면, 제조예 3에 따른 선택 소자의 싸이클 횟수가 10⁵까지 증가될 때까지 소자의 전기적인 특성이 변화되지 않았음을 확인할 수 있다.

결론적으로, 다층 구조로 금속 산화물층이 형성되고, 티타늄 산화물층과 제2 전극 사이에 반응성 금속층이 형성됨에 따라, 소자의 안정성이 향상된다, 또한 이에 따라 소자의 수명특성이 향상될 수 있음을 알 수 있다.

도 10은 제조예 3의 TEM사진이다.

도 10을 참조하면, 도 9(a)를 참조하면, 양 측에 SiO₂가 형성된 비아홀 내부에 소자가 형성되어 있음을 확인할 수 있다. 또한, 상기 소자는 Pt/TiO_2-x/Ti_4-xO_7-y/Ta/TiN 의 순서로 적층되었음을 알 수 있다. 도 9(b)를 참조하면, 상기 TiO_2-x층이 다결정구조로 형성된 것을 알 수 있다. 또한, 상기 Ti_4-xO_7-y층 또한 다결정구조로 형성된 것을 알 수 있다.

결론적으로, 본 발명의 제조예 3에 따른 선택 소자가 대면적에서도 균일한 특성을 나타낼 수 있는 다결정 티타늄 산화물층을 형성함을 알 수 있다.

도 11은 제조예 3의 EDS에 의한 선 프로파일(line profile) 그래프(a) 및 매핑사진(b)이다.

도 11의 (a) 및 (b)를 참조하면, TiO₂ _-x/Ti₄ _- _xO₇ _-y/Ta/TiN의 순으로 층을 이룬 3층 구조가 형성되었음을 알 수 있다.

도 12는 제조예 3의 2차 이온 질량 분석(Secondary Ion Mass spectroscopy, SIMS) 분석에 따른 깊이 프로파일(depth profile) 그래프(a) 및 O/Ti 비를 나타낸 그래프이다.

도 12를 참조하면, Ti₄ _- _xO₇ _-y층보다는 TiO₂ _-x층에서 산소농도가 더 높음을 확인할 수 있다. 이에, 상기 두 층의 티타늄 산화물층이 구성 물질은 동일하나 다른 화학양론비를 가짐에 따라, 다른 산소농도를 갖고 있음을 알 수 있다.

도 13은 제조예 3의 Ti₄ _- _xO₇ _-y층의 XPS 분석 그래프이다.

도 13을 참고하면, Ti₄ _- _xO₇ _-y층에 다양한 서브 산화물(sub oxide)상이 나타남을 알 수 있다. 이에 따라, 상기 티타늄 산화물층 산소의 원자비가 화학양론비를 만족하거나 화학양론비를 만족하는 값보다 작을 수 있음을 알 수 있다.

도 14는 제조예 3의 펄스응답을 나타낸 그래프이다.

도 14를 참조하면, 1μsec 펄스 폭 하에서 선택 소자가 지체없이 신속한 응답을 보임을 확인할 수 있다. 이에, 본 발명의 일 실시예에 따른 선택 소자가 빠르게 MIT를 일으키고 있음을 알 수 있다.

도 15는 제조예 3의 펄스 내구(pulse endurance)시험 결과를 나타낸 그래프이다.

이 때, 펄스 읽기 전압(V_read, 1/2V_read)은 각각 1.5 V, 0.7 V이다.

도 15를 참조하면, 100 사이클 동안에도 전류 및 전압값에 거의 변화가 없음을 확인할 수 있다. 이를 통해 우수한 펄스 내구성을 가져, 신뢰성 있는 소자 특성을 나타냄을 알 수 있다.

도 16은 제조예 3의 펄스 내구 시험의 로그스케일 결과를 나타낸 그래프이다.

도 16을 참조하면, 약 10⁵회 사이클 동안 전류값에 거의 변화가 없음을 확인할 수 있다. 이를 통해 우수한 펄스 내구성을 가져, 신뢰성 있는 소자 특성을 나타냄을 알 수 있다.

도 17은 제조예 3의 V_read, 1/2V_read에서 전류에 따른 누적분포를 나타낸 그래프이다.

도 17을 참조하면, 읽기 전압(V_read)과 1/2 읽기 전압(1/2V_read)에서의 전류의 누적 확률 라인이 거의 일정한 것을 확인할 수 있다. 즉, 특정한 전압을 반복적으로 인가하는 경우에도 측정되는 전류값에 거의 변화가 없음을 확인할 수 있다. 이를 통해 우수한 전류-전압 균일성을 가져, 신뢰성 있는 소자 특성을 나타냄을 알 수 있다.

도 18은 제조예 3의 열 안정성 시험 결과 그래프이다.

이 때, 선택 소자를 85℃에서 3시간 동안 열처리 전과 후의 전압-전류 그래프를 나타냈다.

도 18을 참조하면, 열처리 후에도 소자의 전압-전류 특성 그래프의 변화가 거의 없음을 알 수 있다. 따라서, 선택 소자의 우수한 열적 안정성을 확인할 수 있다.

도 19는 제조예 3의 열 안정성 시험 결과 그래프이다.

이 때, 선택 소자를 열처리 전과 60℃ 및 85℃에서 열처리 후의 전압-전류 그래프를 나타냈다.

도 19를 참조하면, 열처리 후에도 소자의 전압-전류 특성 그래프의 변화가 거의 없음을 알 수 있다. 따라서, 선택 소자의 우수한 열적 안정성을 확인할 수 있다.

도 20은 제조예 4의 TEM 사진(a)과 EDS 매핑 이미지(b)이다.

도 20을 참조하면, 절연물질층 및 제1 전극이 순차적으로 복수 개 적층된 적층체를 관통하고 형성된 비아홀의 내측면에 티타늄 산화물층 및 Ta으로 형성된 반응성 금속층이 적층되어 형성되었음을 알 수 있다. 또한, 제1 전극인 TiN층이 약 10nm의 얇은 두께로 형성되었음을 확인할 수 있다.

도 21은 2차원 선택 소자와 제조예 4의 3차원 선택 소자의 전류-전압 특성을 나타낸 그래프이다.

도 21을 참조하면, 3차원 선택 소자의 경우, 2차원 선택 소자보다 낮은 오프 전류, 자체 순응 행태, 및 낮은 임계 전력을 보였다. 이에, 3차원 선택 소자의 경우, 얇은 제1 전극 및 소자의 고집적화에 따라 MIT에 필요한 전력을 효과적으로 절감할 수 있음을 알 수 있다.

도 22는 전극물질의 열적 특성을 나타낸 시뮬레이션 이미지이다.

도 22를 참조하면, Pt보다 TiN의 열 봉쇄 효과(heat confinement effect)가 더 높은 것을 확인할 수 있다. 이에, 전극물질로 TiN을 사용할 경우, 소자의 열 봉쇄 효과(heat confinement effect)를 향상시켜 MIT를 일으키는 구동전력을 감소시킬 수 있는 효과가 있음을 알 수 있다.

도 23은 TiN의 두께에 따른 열적 특성을 나타낸 시뮬레이션 이미지이다.

도 23을 참조하면, TiN의 두께가 얇을수록 열 봉쇄 효과(heat confinement effect)가 더 높은 것을 확인할 수 있다. 이에, 전극물질의 두께를 얇게 할 경우, 열 봉쇄 효과(heat confinement effect)가 더 향상되는 것을 알 수 있다.

도 24는 3차원 구조의 전기적 특성을 나타낸 그래프(a) 및 소자의 크기에 따른 전기적 특성을 나타낸 그래프(b)이다.

먼저, 도 24의 (a)를 참조하면, 3차원 구조의 선택 소자의 경우 2차원 구조의 선택 소자와 비교했을 시, 전압에 따른 전류값이 전체적으로 감소되었음을 알 수 잇다. 또한, 낮은 오프 전류를 가짐을 알 수 있다. 이에, 선택 소자가 3차원 구조로 형성됨에 따라, 열적 효과가 향상되고 소자가 고집적화 되어 누설 전류 및 임계 전력값을 가질 수 있음을 알 수 있다.

도 24의 (b)를 참조하면, 소자의 크기가 작아질수록 낮은 오프전류값을 가짐을 알 수 있다. 이에, 소자의 크기가 작아질수록 열적 효과가 향상되고 소자가 고집적화 되어 누설 전류 및 임계 전력값을 가질 수 있음을 알 수 있다. 또한, 소자의 전기적 특성이 소자의 크기에 의존함을 알 수 있다.

도 25는 소자의 크기에 따른 전기적 특성을 나타낸 그래프이다.

도 25를 참조하면, 2차원 구조를 갖는 선택 소자의 경우, 소자의 크기와 상관없이 같은 전류값을 갖지만, 3차원 구조를 갖는 선택 소자의 경우, 2차원 소자와 비교하여, 낮은 오프 전류값을 갖는다. 이와 더불어, 3차원 구조를 갖는 선택 소자는 소자의 크기가 작아짐에 따라, 오프 전류값 또한 감소함을 알 수 있다. 이에, 소자의 크기가 작아질수록 열적 효과가 향상되고 소자가 고집적화 되어 누설 전류 및 임계 전력값을 가질 수 있음을 알 수 있다. 또한, 소자의 전기적 특성이 소자의 크기에 의존함을 알 수 있다.

도 26은 제조예 4의 V_read, 1/2V_read에서 전류에 따른 누적분포를 나타낸 그래프이다.

도 26을 참조하면, 본 발명의 일 실시예에 따른 3차원 구조의 선택 소자는 읽기 전압(V_read)과 1/2 읽기 전압(1/2V_read)에서의 전류의 누적 확률 라인이 거의 일정한 것을 확인할 수 있다. 즉, 특정한 전압을 반복적으로 인가하는 경우에도 측정되는 전류값에 거의 변화가 없음을 확인할 수 있다. 이를 통해 우수한 전류-전압 균일성을 가져, 신뢰성 있는 소자 특성을 나타냄을 알 수 있다.

도 27은 제조예 4의 펄스 내구(pulse endurance)시험 결과를 나타낸 그래프이다.

이 때, 펄스 읽기 전압(V_read, 1/2V_read)은 각각 1.5V, 0.7V이다.

도 27을 참조하면, 본 발명의 일 실시예에 따른 3차원 선택 소자가 1000 사이클 동안에도 전류 및 전압값에 거의 변화가 없음을 확인할 수 있다. 이를 통해 우수한 펄스 내구성을 가져, 신뢰성 있는 소자 특성을 나타냄을 알 수 있다.

도 28은 제조예 4의 펄스 내구 시험의 로그스케일 결과를 나타낸 그래프이다.

도 28을 참조하면, 본 발명의 일 실시예에 따른 3차원 구조의 선택 소자는 약 10⁵회 사이클 동안 전류값에 거의 변화가 없음을 확인할 수 있다. 이를 통해 우수한 펄스 내구성을 가져, 신뢰성 있는 소자 특성을 나타냄을 알 수 있다.

도 29는 1-저항소자(1R)를 포함하는 메모리셀과 1-선택소자/1-저항소자(1S1R)를 포함하는 메모리셀의 전기적 특성을 나타낸 그래프이다.

이 때, 상기 선택 소자는 제조예 4에 의해 제조된 선택 소자이다. 또한, 이 때, 읽기 전압(V_read, 1/2V_read)은 각각 1V, 0.5V이다.

도 29를 참조하면, 1S1R 메모리 셀의 경우, 1R 메모리 셀보다 전압에 따른 전류값이 감소되는 것을 확인할 수 있다. 이에, 본 발명의 일 실시예에 따른 선택 소자를 포함한 메모리 셀이 낮은 오프 전류값 및 임계 전류값을 가져 전기적 특성이 향상됨을 알 수 있다.

도 30은 메모리셀의 내구 시험의 결과를 나타낸 그래프이다.

도 30을 참조하면, 약 100 사이클까지 고저항 상태(HRS) 및 저저항 상태(LRS)에서 1S1R 메모리 셀의 저항이 일정하게 유지됨을 알 수 있다. 이를 통해 우수한 내구성을 가져, 신뢰성 있는 메모리셀 특성을 나타냄을 알 수 있다.

도 31은 1S1R을 포함하는 메모리셀의 V_read, 1/2V_read에서 전류에 따른 누적분포를 나타낸 그래프이다.

도 31을 참조하면, 읽기 전압(V_read)과 1/2 읽기 전압(1/2V_read)에서의 저항의 누적 확률 라인이 거의 일정한 것을 확인할 수 있다. 즉, 특정한 전압을 반복적으로 인가하는 경우에도 측정되는 저항값에 거의 변화가 없음을 확인할 수 있다. 이를 통해 우수한 저항-전압 균일성을 가져, 신뢰성 있는 소자 특성을 나타냄을 알 수 있다.

도 32는 메모리 셀 배열 수에 따른 판독 차이(readout margin)을 나타낸 그래프이다.

도 32를 참조하면, 워드라인의 수가 줄어듦에 따라, 판독 차이가 줄어듦을 알 수 있다. 또한, 1S1R의 메모리 셀이 1R과 비교하여 낮은 판독 차이값을 나타냈다.

결과적으로, 본 발명의 일 실시예에 따른 선택 소자를 포함하는 메모리 셀의 경우, 스니크전류가 감소되어 오독(misreading)의 확률이 줄어들 수 있고, 이에 따라, 고집적화된 메모리의 형성이 가능함을 알 수 있다.

도 33은 1S1R 메모리 셀의 전압에 따른 전류 특성(a) 및 전압에 따른 저항 특성(b)를 나타낸 그래프이다.

도 33을 참조하면, 1S1R 메모리 셀은 경사 변화를 나타낸다. 비록 1S 소자가 전이를 나타내고 있지만, 1S1R 소자는 낮은 on/off 범위를 야기할 수 있는 완만한 전이특성을 나타냄을 알 수 있다. 이에 따라, 1S1R 메모리 셀이 낮은 on/off 값을 가져 전기적 특성이 가장 우수함을 알 수 있다.

도 34는 1S 메모리 셀과 1R 메모리 셀의 전압강하 분포를 나타낸 그래프이다.

도 34를 참조하면, 주입 전압(Input V)그래프를 기준으로, 1R이 1S보다 크게 전압 강하 현상이 일어남을 알 수 있다. 이에, 1S를 메모리셀에 포함시킴에 따라 메모리셀의 전압강하 현상을 감소시킬 수 있음을 알 수 있다.

도 35는 1S 메모리 셀과 1R 메모리 셀의 주입 전압(Input V)-전압 강하 그래프이다.

도 35를 참조하면, 1R이 1S보다 크게 전압 강하 현상이 일어남을 알 수 있다. 이에, 1S를 메모리셀에 포함시킴에 따라 메모리셀의 전압강하 현상을 감소시킬 수 있음을 알 수 있다.

도 36은 1S를 포함하는 메모리 셀 및 1S1R을 포함하는 메모리 셀의 전압강하 특성을 나타낸 그래프이다.

도 36을 참조하면, 1R 및 1S1R의 I-V 곡선이 재배열되었음을 알 수 있다. 또한, 가파른 1S1R 곡선은 1R보다 의 전압강하(Vd)가 감소됨을 알 수 있다.

이에 따라, 1S1R을 포함하는 메모리셀이 전압강하 감소가 가장 우수함을 알 수 있다.

이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.

10 : 비아홀 100 : 기판
200 : 제1 전극 300 : 제2 전극
400 : 금속 산화물층 400a : 제1 금속 산화물층
400b : 제2 금속 산화물층 500 : 반응성 금속층
600 : 절연물질층

Claims

제1 전극;
상기 제1 전극 상에 위치하고, 금속-절연체 전이 특성을 가지며, 산소 공공을 포함하는 제1 티타늄 산화물층, 및 금속-절연체 전이 특성을 가지며, 산소 공공을 포함하되, 상기 제1 티타늄 산화물층과 산소의 조성이 다른 티타늄 산화물을 포함하는 제2 티타늄 산화물층이 순차적으로 적층된 티타늄 산화물층; 및
상기 티타늄 산화물층 상에 위치하는 제2 전극을 포함하는 금속-절연체 전이 특성을 이용한 선택 소자.
제1항에 있어서,
상기 제1 티타늄 산화물층 또는 상기 제2 티타늄 산화물층은, TiO_2-y(0≤y<2), Ti_2-xO_3-y(0≤x<2, 0≤y<3), Ti_3-xO_5-y(0≤x<3, 0≤y<5), 및 Ti_4-xO_7-y(0≤x<4, 0≤y<7)으로 이루어진 군으로부터 선택되는 적어도 하나를 포함하는 것을 특징으로 하는 금속-절연체 전이 특성을 이용한 선택 소자.
제1항에 있어서,
상기 제2 티타늄 산화물층과 상기 제2 전극 사이에 반응성 금속층을 더 포함하는 금속-절연체 전이 특성을 이용한 선택 소자.
제3항에 있어서,
상기 반응성 금속층은 Mo, Ta, Ti 또는 Al을 포함하는 것을 특징으로 하는 금속-절연체 전이 특성을 이용한 선택 소자.
삭제
삭제
절연물질층 및 제1 전극이 교대로 반복적으로 적층된 적층체;
상기 적층체를 관통하여 위치하는 비아홀;
상기 비아홀 내측면 상에 위치하고,금속-절연체 전이 특성을 가지며, 산소 공공을 포함하는 제1 티타늄 산화물층, 및 금속-절연체 전이 특성을 가지며, 산소 공공을 포함하되, 상기 제1 티타늄 산화물층과 산소의 조성이 다른 티타늄 산화물을 포함하는 제2 티타늄 산화물층이 순차적으로 적층된 티타늄 산화물층; 및
상기 비아홀 내부에 충진된 제2 전극을 포함하는 금속-절연체 전이 특성을 이용한 선택 소자.
제7항에 있어서,
상기 제1 티타늄 산화물층 또는 상기 제2 티타늄 산화물층은, TiO_2-y(0≤y<2), Ti_2-xO_3-y(0≤x<2, 0≤y<3), Ti_3-xO_5-y(0≤x<3, 0≤y<5), 및 Ti_4-xO_7-y(0≤x<4, 0≤y<7)으로 이루어진 군으로부터 선택되는 적어도 하나를 포함하는 것을 특징으로 하는 금속-절연체 전이 특성을 이용한 선택 소자.
제7항에 있어서,
상기 제2 티타늄 산화물층 및 상기 제2 전극 사이에 위치하는 반응성 금속층을 더 포함하는 금속-절연체 전이 특성을 이용한 선택 소자.
제9항에 있어서,
상기 반응성 금속층은 Mo, Ta, Ti 또는 Al을 포함하는 것을 특징으로 하는 금속-절연체 전이 특성을 이용한 선택 소자.
삭제
삭제
제7항에 있어서,
상기 제1 전극의 두께는 0.1nm 내지 100nm인 것을 특징으로 하는 금속-절연체 전이 특성을 이용한 선택 소자.
제7항에 있어서,
상기 제1 전극 또는 상기 제2 전극은 TiN을 포함하는 금속-절연체 전이 특성을 이용한 선택 소자.
저항 변화층을 포함하는 저항 변화 메모리 소자; 및
상기 저항 변화 메모리 소자와 전기적으로 연결되는, 제1항 내지 제4항, 제7항 내지 제10항, 제13항, 및 제14항 중 어느 하나의 금속-절연체 전이 특성을 이용한 선택 소자를 포함하는 단위 메모리 셀.