[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101472672B1 - 전자부품 내장 인쇄회로기판 및 그 제조방법 - Google Patents

전자부품 내장 인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR101472672B1
KR101472672B1 KR1020130046733A KR20130046733A KR101472672B1 KR 101472672 B1 KR101472672 B1 KR 101472672B1 KR 1020130046733 A KR1020130046733 A KR 1020130046733A KR 20130046733 A KR20130046733 A KR 20130046733A KR 101472672 B1 KR101472672 B1 KR 101472672B1
Authority
KR
South Korea
Prior art keywords
cavity
core
electronic component
inclined surface
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020130046733A
Other languages
English (en)
Other versions
KR20140128058A (ko
Inventor
이승은
정율교
신이나
이두환
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130046733A priority Critical patent/KR101472672B1/ko
Priority to US14/061,047 priority patent/US9526177B2/en
Publication of KR20140128058A publication Critical patent/KR20140128058A/ko
Application granted granted Critical
Publication of KR101472672B1 publication Critical patent/KR101472672B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 전자부품 내장 인쇄회로기판 및 그 제조방법에 관한 것이다.
본 발명의 전자부품 내장 인쇄회로기판은, 관통홀로 구성되며, 측벽이 중심부를 기준으로 상, 하 대칭의 경사면으로 형성된 캐비티가 형성된 코어; 상기 캐비티 내에 내장된 전자부품; 상기 전자부품을 포함한 상기 코어의 상, 하부에 적층된 절연층; 및 상기 절연층 상에 형성된 외부 회로층;을 포함한다.

Description

전자부품 내장 인쇄회로기판 및 그 제조방법{A PRINTED CIRCUIT BOARD COMPRISING EMBEDED ELECTRONIC COMPONENT WITHIN AND A METHOD FOR MANUFACTURING}
본 발명은 전자부품 내장 인쇄회로기판 및 그 제조방법에 관한 것이다.
휴대폰을 비롯한 IT 분야의 전자기기들이 경박단소화되면서 기판의 크기가 제한적이고, 전자기기들의 다기능이 요구되면서 기판의 제한된 면적에 더 많은 기능 구현을 위한 전자부품들의 실장이 필요하다.
그러나, 기판의 사이즈가 제한됨에 따라 전자부품의 실장 면적을 충분히 확보할 수 없기 때문에 IC, 반도체칩 등의 능동소자와 수동소자 등의 전자부품들이 기판 내에 삽입되는 기술이 요구되고 있다. 최근에는 능동소자와 수동소자를 동일층에 내장하거나 상호 적층되어 기판 내부에 내장되는 기술도 개발이 진행되고 있다.
통상적으로, 부품 내장 인쇄회로기판의 제조방법은 간략하게 기판의 코어에 캐비티를 형성하고, 캐비티 내에 각종 소자와 IC 및 반도체 칩 등의 전자부품을 삽입한다. 이 후에 캐비티 내부와 전자부품이 삽입된 코어 상에 프리프레그 등의 수지재를 도포하여 전자부품이 고정됨과 아울러 절연층을 형성하도록 하며, 절연층에 비아홀 또는 관통홀을 형성함과 아울러 도금에 의한 회로 형성에 의해서 전자부품이 기판 외부와 전기적으로 도통할 수 있도록 한다.
이때, 상기 비아홀 또는 관통홀 내부와 그 상부에는 도금에 의한 회로 패턴이 형성되어 기판에 내장된 전자부품과 전기적 연결 수단으로 이용되며, 절연층을 기판의 상, 하면에 순차적으로 적층하여 전자부품이 내장된 다층의 인쇄회로기판이 제작될 수 있다.
이와 같은 종래의 부품 내장 인쇄회로기판은, 기판의 휨을 최소화하기 위하여 열팽창계수, 즉 CTE가 작은 코어와 빌드업 자재를 사용한다. 그리고, 기판 전체의 휨 발생을 감소시키기 위해서 코어의 두께를 두껍게 해야 하는데 코어의 캐비티 내의 공간에 빌드업 자재에서 빠져나온 레진의 흐름성을 최대화하기 어려운 문제점이 있다.
또한, 종래의 전자부품 내장 인쇄회로기판은 기판의 휨을 최소화하기 위해서 코어와 빌드업 자재 모두 CTE가 낮은 재료를 사용해야 하는 데, CTE가 낮을수록 필러 함량이 높아지게 됨에 따라 접착력이 저하될 수 있다
그리고, 인쇄회로기판에 형성된 패턴의 파인 피치화에 따라 전자부품이 내장되는 캐비티의 폭이 작아지기 때문에 캐비티의 측벽과 전자부품 사이의 간격이 좁아지게 되고, 전자부품이 캐비티 내에서 일측으로 치우칠 경우에 코어 상에 형성된 전극 패턴과 전자부품의 외부전극이 접촉되어 쇼트가 발생되는 문제점이 지적되고 있다.
일본겅개특허공보 제2009-105344호
본 발명의 일 목적은 코어의 측벽이 상,하 대칭의 경사면으로 형성된 전자부품 내장 인쇄회로기판이 제공됨에 발명의 목적이 있다.
또한, 본 발명의 일 목적은 적층 부재의 들뜸을 방지하여 신뢰성과 제품 수율이 향상된 전자부품 내장 인쇄회로기판의 제조방법이 제공됨에 발명의 목적이 있다.
본 발명의 상기 목적은, 관통홀로 구성되며, 측벽이 중심부를 기준으로 상, 하 대칭의 경사면으로 형성된 캐비티가 형성된 코어; 상기 캐비티 내에 내장된 전자부품; 상기 전자부품을 포함한 상기 코어의 상, 하부에 적층된 절연층; 및 상기 절연층 상에 형성된 외부 회로층;을 포함하는 전자부품 내장 인쇄회로기판이 제공됨에 의해서 달성된다.
상기 코어는, 중심부를 기준으로 상, 하부에 각각 예각(α)을 이루는 경사면으로 구성될 수 있다.
상기 캐비티는, 상기 측벽의 중심부에 형성된 돌출부의 모서리를 기준으로 그 폭이 상기 전자부품의 폭과 동일하거나 크게 형성될 수 있다.
상기 코어는, 상, 하면에 각각 내부 회로층이 형성되고, 상기 내부 회로층 중 상기 캐비티와 인접한 위치에 형성된 내부 회로층의 일측부가 상기 캐비티의 경사면이 시작되는 지점과 일치되게 할 수 있다.
상기 캐비티의 경사면은, 표면에 미세조도가 형성되며, 상기 경사면을 따라 Ra 기준 0.05 내지 2㎛ 범위로 형성될 수 있다.
상기 절연층에는 외부 회로층 및 상기 외부전극을 전기적으로 연결하는 비아를 더 포함하며, 상기 절연층은, 상기 캐비티 및 상기 전자부품 사이의 공간을 충진할 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따른 전자부품 내장 인쇄회로기판 및 그 제조방법은 코어에 형성된 캐비티의 측벽에 형성된 경사면에 미세조도에 의해서 캐비티 내로 채워지는 레진과의 접합 성능을 향상시켜 경화된 절연층과의 들뜸(laminaion)이 방지되는 이점이 있다.
또한, 본 발명은 전자부품이 캐비티 내에 일측으로 치우치게 내장되었을 때, 전자부품 양측부의 외부전극 중 일측의 외부전극이 캐비티의 측벽에 형성된 돌출부의 모서리에 접촉됨에 따라 코어 상에 형성된 내부 회로층과 접촉이 방지되고, 쇼트가 원천적으로 방지되는 장점이 있다.
또한, 본 발명은 절연층이 코어의 상, 하부에서 열압착에 의한 경화시 프리프레그 내에 포함된 레진이 캐비티와 전자부품 사이 공간으로 유입될 때, 캐비티에 형성된 경사면을 따라 레진이 유입됨으로써, 코어 내에서 레진의 흐름성이 향상되어 보이드의 발생이 방지되는 작용효과를 발휘할 수 있다.
도 1은 본 발명에 따른 전자부품 내장 인쇄회로기판의 단면도.
도 2는 본 발명에 따른 전자부품 내장 인쇄회로기판의 제조방법이 도시된 단면도.
도 3은 도 1에 도시된 전자부품 내장 인쇄회로기판에서 전자부품이 내장 위치가 치우친 상태의 단면도.
본 발명에 따른 전자부품 내장 인쇄회로기판 및 그 제조방법의 상기 목적에 대한 기술적 구성을 비롯한 작용효과에 관한 사항은 본 발명의 바람직한 실시예가 도시된 도면을 참조한 아래의 상세한 설명에 의해서 명확하게 이해될 것이다.
먼저, 도 1은 본 발명에 따른 전자부품 내장 인쇄회로기판의 단면도이다.
도시된 바와 같이, 본 발명에 따른 전자부품 내장 인쇄회로기판(100)은 캐비티(111)가 형성된 코어(110)와, 캐비티(111) 내에 내장된 전자부품(200)과, 전자부품(200)을 포함한 코어(110)의 상, 하부에 적층된 절연층(120) 및 절연층(120) 상에 형성된 외부 회로층(130)으로 구성될 수 있다.
상기 부품 내장 인쇄회로기판(100)은 코어(110)에 내장되는 전자부품(200)이 일개소에 내장된 것으로 도시되었으나, 이에 한정되는 것은 아니고 단위 유닛의 인쇄회로기판마다 일정한 간격으로 내장되는 것이며, 내장 부품의 종류에 따라 하나 이상의 전자부품(200)이 내장될 수 있다.
부품 내장 인쇄회로기판(100)의 중앙부에 위치하는 코어(110)에 관통홀의 형태로 캐비티(111)가 형성될 수 있으며, 캐비티(111)는 레이져 가공 또는 CNC를 이용한 드릴링 가공을 통해 형성될 수 있는 데, 캐비티(111)의 측벽이 상, 하 대칭의 경사면(113)으로 구성될 수 있다. 즉, 코어(110)의 중심부를 기준으로 상, 하부에 각각 예각(α)을 이루는 경사면(113)으로 구성될 수 있다. 따라서, 캐비티(111) 내의 양측부는 중심부가 내측으로 돌출된 모래시계 형태로 구성될 수 있다.
이때, 상기 캐비티(111)는 측벽에서 돌출된 중심부의 돌출부(114)의 모서리를 기준으로 그 폭이 전자부품(200)의 폭과 동일하거나 크게 형성됨이 바람직하다.
코어(110)의 상, 하면에는 각각 내부 회로층(112)이 소정의 패턴으로 형성될 수 있다. 내부 회로층(112) 중 캐비티(111)와 인접한 위치에 형성된 내부 회로층(112)은 코어(110)의 상,하부에서 경사면(113)이 시작되는 지점과 일측부가 일치되도록 할 수 있다. 여기서, 상기 캐비티(111)와 인접한 내부 회로층(112)은 캐비티(111)의 경사진 측벽 형성시 마스크로 사용되어 내부 회로층(112)의 일측부를 기준으로 레이저 가공이 이루어짐으로써, 용이하게 코어(110)의 중심부를 기준으로 경사면(113)이 형성되도록 할 수 있다. 또한, 내부 회로층(112)은 코어(110)를 관통하는 비아홀 또는 관통홀(115)을 통해 전기적으로 연결될 수 있다.
한편, 상기 코어(110)에 형성된 캐비티(111)의 측벽에 형성된 경사면(113)에는 경사진 측벽을 따라 0.05 내지 2 ㎛ 범위로 미세조도(Ra)가 형성될 수 있다. 캐비티(111)의 경사면(113)에 형성된 미세조도에 의해서 캐비티(111) 내로 채워지는 레진(resin)과의 접합 성능을 향상시켜 캐비티(111)의 경사면(113)과 후술될 절연층에서 용출되어 경화된 레진 사이의 들뜸(laminaion)이 방지될 수 있다.
이때, 상기 코어(110)의 캐비티(111) 측벽에 형성된 조도는 샌드 블라스트 등의 물리적 방법과 불산 처리 등의 화학적 방법으로 형성될 수 있다. 캐비티(111)가 형성된 코어(110)는 내부에 글라스 패브릭(glass fabric)을 포함하고 있기 때문에 일반적인 디스미어 처리로는 글라스 표면에 조도를 형성하기가 어렵고, 샌드 블라스트 또는 불산 처리에 의해서 조도가 형성되도록 함이 바람직하다.
상기 코어(110)의 캐비티(111) 내부에는 전자부품(200)이 삽입되는 데, 전자부품(200)은 MLCC, LTCC 등의 수동소자 외에도 IC, 반도체 칩, CPU 등의 능동소자들이 이용될 수 있다. 이때, 전자부품의 높이는 코어의 높이와 동일하게 형성하는 것이 바람직하다.
여기서, 상기 전자부품(200)은 도면에 도시된 바와 같은 형태의 MLCC를 예로 들어 설명하면, 내부전극이 형성된 본체(201)와, 본체(201)의 양측부에 양극과 음극의 외부전극(202)이 형성될 수 있으며, 양측의 외부전극(202)이 각각 후술될 절연층에 형성된 외부 회로층와 물리적, 전기적으로 연결될 수 있다.
이와 같이, 코어(110)의 캐비티(111)에 내장된 전자부품(200)은 도 3에 도시된 바와 같이 캐비티(111) 내에서 일측으로 치우치게 삽입될 수 있다. 이때, 전자부품(200)은 캐비티(111)에 삽입되는 과정에서 일측으로 치우친 위치에 삽입될 수 있으며, 절연층의 형성시 절연 재료가 경화되는 과정에서 일측으로 치우치게 내장될 수 있다.
상기 전자부품(200)은 캐비티(111) 내에 일측으로 치우치게 내장되었을 때, 전자부품(200) 양측부의 외부전극(210) 중 일측의 외부전극(210)이 캐비티(111)의 측벽에 형성된 돌출부(114)의 모서리에 접촉됨에 따라 코어(110) 상에 형성된 내부 회로층(112)과 접촉이 방지되어 내부 회로층(112)과 외부전극(210) 사이의 쇼트가 원천적으로 방지될 수 있다.
상기 전자부품(200)이 내장된 코어(110)의 상, 하부에는 각각 절연층(120)이 형성될 수 있다. 절연층(120)은 절연 재질, 즉 프리프레그와 같은 절연 수지재가 적층되고 경화되어 형성될 수 있다. 상기 절연층(120)은 코어(110)의 상, 하부에서 열압착에 의한 경화시 프리프레그 내에 포함된 레진이 캐비티(111)와 전자부품(200) 사이 공간으로 유입되는 데, 코어(110)의 캐비티(111)에 형성된 경사면(113)을 따라 레진이 유입됨으로써, 코어(110) 내에서 레진의 흐름성이 향상되도록 할 수 있다.
상기 절연층(120)에는 다수의 비아(121)가 형성될 수 있다. 상기 비아(121)는 코어(110)에 구성된 캐비티(111)와 마찬가지로 레이져 가공에 의해서 형성될 수 있으며, 비아(121)를 가공한 후에 비아를 포함한 절연층(120)의 상면에 도금층을 형성하고, 도금층을 에칭하여 상기 전자부품(200)과 전기적으로 연결되는 외부 회로층(130)이 형성될 수 있다.
전자부품 내장 인쇄회로기판의 제조방법
이와 같이 구성된 본 실시예의 전자부품 내장 인쇄회로기판의 제조방법에 대하여 살펴보면 다음과 같다.
도 2는 본 발명에 따른 전자부품 내장 인쇄회로기판의 제조방법이 도시된 순서도로서, 먼저 도 2a에 도시된 바와 같이 코어(110)를 준비한다. 코어(110)는 글라스 패브릭이 함침된 절연재로서 그 두께는 내부에 삽입되는 전자부품의 두께와 동일하거나 전자부품의 두께보다 더 두껍게 형성될 수 있다. 이때, 코어(110) 내부에 삽입되는 전자부품은 MLCC가 사용될 수 있다. 그리고, 코어(110)는 판형 절연재 외에 양측면에 동박층이 형성된 동박적층판(CCL)이 사용될 수 있다.
상기 코어(110)는 도 2b와 같이 기준홀 또는 관통홀(115)을 형성하고, 코어 상, 하면에 도금층을 형성한 후 도금층의 에칭에 의한 패터닝을 수행하여 내부 회로층(112)을 형성한다. 내부 회로층(112)은 텐팅(tenting), MSAP, SAP 공법을 이용하여 형성될 수 있다.
다음으로, 도 2c와 도 2d에 도시된 바와 같이 코어(110) 상에 캐비티(111)를 형성한다. 캐비티(111)는 코어(110)의 양면에 형성된 내부 회로층(112)을 기준으로 형성될 수 있는 데, 일면에서 먼저 캐비티를 가공하고 타면에서 캐비티를 다시 한번 가공하여 캐비티(111)의 측벽이 중심부를 기준으로 상, 하 대칭의 경사면(113)으로 형성될 수 있다. 이때, 캐비티(111)는 코어(110)의 양면에 형성된 내부 회로층(112)을 마스크로 이용하여 레이져 가공에 의해서 형성될 수 있다. 즉, 내부 회로층(112)의 일측 단부를 기준으로 레이져 가공되어 캐비티(111)의 시작되는 지점이 내부 회로층(112)의 일측 단부와 일치되도록 할 수 있다.
이 후에, 레이져 가공으로 형성된 캐비티(111)의 측벽에 샌드 블라스트의 기계적 가공과 불산 처리의 화학적 가공을 통해 거친 면, 즉 조도(Ra)가 형성될 수 있다. 이에 따라 캐비티(111)의 경사진 측벽에 조도를 형성하고 스미어(smear) 공정과 디스미어 공정을 번갈아 수행할 수 있다. 그리고, 코어(110)의 양면으로 노출된 내부 회로층(112) 표면에 접착력 확보를 위한 표면 처리를 수행할 수 있다. 이는 코어(110)의 양면에 적층되는 절연층과 내부 회로층(112)의 접착력을 확보하기 위함이다.
다음, 도 2e에 도시된 바와 같이 코어(110)의 일면에 접착 필름(C)을 부착하고, 캐비티(111) 내에 전자부품(200)을 삽입한다. 전자부품()은 접착 필름(C) 상에 고정될 수 있으며, 캐비티(111) 내에 삽입시 전자부품(200)이 일측으로 치우치더라도 캐비티(111)의 측벽에 경사면(113)에 의해 형성된 돌출부(114)에 양측의 외부전극(210)이 접촉되어 내부 회로층(112)과 전자부품(200)에 구비된 외부전극(210)과의 쇼트가 방지되도록 할 수 있다.
다음으로, 도 2f에 도시된 바와 같이 접착 필름(C)이 부착된 코어(110)의 반대면에 절연재를 적층하여 상부 절연층(120a)을 형성한다. 상부 절연층(120a)을 형성하는 절연재는 프리프레그, RCC, ABF 등의 절연재가 사용될 수 있으며, 절연재의 적층 후 가열, 가압하여 캐비티(111) 내로 절연재에 포함된 레진 성분이 유입되어 전자부품(200)의 고정이 이루어지도록 할 수 있다. 이때, 기판의 휨(warpage) 방지를 위하여 절연재의 완전 경화되지 않도록 하는 것이 바람직하다.
그리고, 도 2g와 도 2h에 도시된 바와 같이 코어(110)의 일면에 부착된 접착 필름(C)을 제거하고, 접착 필름(C)이 제거된 면에 절연재를 도포하여 하부 절연층(120b)을 형성한다. 하부 절연층(120b)은 상부 절연층(120a)과 동일한 재질로 구성될 수 있으며, 하부 절연층(120b)의 가열, 가압시 코어(110) 상, 하부 절연층의 완전 경화가 이루어지도록 할 수 있다.
다음으로, 도 2i에 도시된 바와 같이 코어(110)의 양면에 형성된 상, 하부 절연층(120a, 120b)에 CNC 드릴링 또는 레이져 가공을 통해 비아(121)를 형성하고, 도 2j에 도시된 바와 같이 비아의 내부와 절연층 표면을 복개하는 도금층을 형성할 수 있다. 도금층은 tenting, MSAP, SAP 공법에 의한 패터닝에 의해서 외부 회로층(130)으로 형성될 수 있다.
이 후에, 인쇄회로기판의 제조 층수에 따라 도 2g 내지 도 2j의 공정을 반복하여 원하는 층수의 인쇄회로기판을 제작할 수 있다.
전자부품 내장 인쇄회로기판의 실험예
이와 같은 제조방법에 의해 제작되는 전자부품 내장 인쇄회로기판은 측벽에 경사면이 형성되게 캐비티를 가공하고 경사면의 측벽에 샌드 블라스트 가공과 불산 처리를 통해 조도(Ra)를 형성하고, 500 사이클과 1,000 사이클의 신뢰성 테스트 결과, 0.05㎛ 이하와 2㎛ 이상에서 캐비티 내의 측벽에서 레진 성분과 들뜸이 발생됨을 알 수 있다.
조도 (Ra) TC 500 cycle fail TC 1,000 cycle fail
< 0.05 ㎛ 6/2880 ea 21/2880 ea
0.05 - 1㎛ 0/2880 ea 0/2880 ea
1 - 1.5㎛ 0/2880 ea 0/2880 ea
1.5 - 2 ㎛ 0/2880 ea 0/2880 ea
2-2.5 ㎛ 22/2880 ea 61/2880 ea
> 2.5㎛ 0/2880 ea 75/2880 ea
또한, ultra low CTE (CTE 10 ppm/℃ 이하)를 갖는 절연재를 절연층으로 사용할 때, 캐비티의 측벽에 형성된 경사면이 레진의 흐름성에 큰 영향을 주게 되어 불량이 발생할 확률이 높아진다. CTE가 7 ppm/℃ 인 자재를 절연층으로 사용한 경우 캐비티 측벽의 경사에 따른 적층 후 아래의 표 2와 같이 보이드 불량이 발생됨을 알 수 있다.
캐비티 측벽의 경사도 Void 유무 캐비티 측벽의 경사도 Void 유무
> 90도 ◎ 40도 - 50도 X
80도 - 90도 ○ 30도 - 40도 X
70도 - 80도 △ 20도 - 30도 △
60도 - 70도 X < 20도 ○
50도 - 60도 X
이에 따라, 캐비티 측벽의 경사면의 경사도의 범위는 70도보다 작고 30도보다 크게 형성하여 흐름성 향상에 의해 보이드 발생이 방지되도록 함이 바람직하다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재되는 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
110. 코어 111. 캐비티
112. 내부 회로층 113. 경사면
114. 돌출부 115. 관통홀
120a, 120b. 절연층 121. 비아
130. 외부 회로층 C. 캐리어

Claims (16)

  1. 관통홀로 구성되며, 측벽이 중심부에 형성된 돌출부를 기준으로 상, 하 대칭의 경사면으로 형성된 캐비티를 구비하는 코어;
    상기 코어의 상면과 하면에 형성되고, 상기 캐비티 상, 하부의 경사면이 시작되는 지점에서 연장 형성된 내부 회로층;
    상기 캐비티 내에 내장된 전자부품;
    상기 전자부품을 포함한 상기 코어의 상, 하부에 적층된 절연층; 및
    상기 절연층 상에 형성된 외부 회로층;
    을 포함하는 전자부품 내장 인쇄회로기판.
  2. 제1항에 있어서,
    상기 코어는, 중심부를 기준으로 상, 하부에 각각 예각(α)을 이루는 경사면으로 구성된 전자부품 내장 인쇄회로기판.
  3. 제2항에 있어서,
    상기 캐비티는, 상기 측벽의 중심부에 형성된 돌출부의 모서리를 기준으로 그 폭이 상기 전자부품의 폭과 동일하거나 크게 형성된 전자부품 내장 인쇄회로기판.
  4. 삭제
  5. 제1항에 있어서,
    상기 캐비티의 경사면은, 표면에 미세조도(Ra)가 형성되며, 상기 경사면을 따라 0.05 내지 2 ㎛ 범위로 미세조도(Ra)가 형성된 전자부품 내장 인쇄회로기판.
  6. 제1항에 있어서,
    상기 전자부품은, 양측부에 구비된 외부전극들 및 상기 외부전극들 사이에 구비되는 본체를 포함하는 MLCC인 전자부품 내장 인쇄회로기판.
  7. 제6항에 있어서,
    상기 절연층에는 외부 회로층 및 상기 외부전극을 전기적으로 연결하는 비아를 더 포함하는 전자부품 내장 인쇄회로기판.
  8. 제1항에 있어서,
    상기 절연층은, 상기 캐비티 및 상기 전자부품 사이의 공간을 충진하는 전자부품 내장 인쇄회로기판.
  9. 제5항에 있어서,
    상기 캐비티 경사면에 대한 경사도의 범위는 70도보다 작고 30도보다 크게 형성된 전자부품 내장 인쇄회로기판.
  10. 코어를 준비하는 단계;
    상기 코어에 관통홀을 형성하고, 상, 하면에 도금층을 형성한 후 패터닝에 의한 내부 회로층을 형성하는 단계;
    상기 내부 회로층을 기준으로 상기 코어의 일면과 타면에서 번갈아 가공되어 측벽에 중앙부의 돌출부를 기준으로 상, 하부가 대칭을 이루는 경사면이 형성되게 캐비티를 형성하되, 상기 내부 회로층의 단부와 상기 경사면의 시작 지점이 일치하도록 상기 캐비티를 형성하는 단계;
    상기 코어의 일면에 접착 필름을 부착하고, 상기 캐비티 내부에 전자부품을 삽입하는 단계;
    상기 접착 필름이 부착된 상기 코어의 반대면에 절연재를 적층하여 상부 절연층을 형성하는 단계;
    상기 접착 필름을 제거하고, 그 제거된 면에 절연재를 적층하여 하부 절연층을 형성하는 단계; 및
    상기 상, 하부 절연층에 비아를 형성하고, 상기 비아의 내부와 상기 상, 하부 절연층 표면에 형성된 도금층을 패터닝하여 외부 회로층을 형성하는 단계;를 포함하는 전자부품 내장 인쇄회로기판의 제조방법.
  11. 제10항에 있어서,
    상기 코어를 준비하는 단계에서,
    상기 코어는, 양측면에 동박층이 형성된 동박적층판(CCL)이 채용되는 전자부품 내장 인쇄회로기판의 제조방법.
  12. 제10항에 있어서,
    상기 캐비티를 형성하는 단계에서,
    상기 경사면은, 상기 코어의 중심부를 기준으로 상, 하 대칭의 경사면으로 형성된 전자부품 내장 인쇄회로기판의 제조방법.
  13. 제12항에 있어서,
    상기 캐비티를 형성하는 단계에서,
    상기 캐비티는, 상기 내부 회로층을 마스크로 이용하여 레이져 가공에 의해서 형성되는 전자부품 내장 인쇄회로기판의 제조방법.
  14. 제10항에 있어서,
    상기 캐비티를 형성하는 단계 이후에는,
    상기 캐비티의 측벽에 형성된 경사면에 스미어 공정 또는 디스미어 공정을 통해 조도(Ra)를 형성하는 단계;를 더 포함하는 전자부품 내장 인쇄회로기판의 제조방법.
  15. 제14항에 있어서,
    상기 캐비티의 측벽에 형성된 조도(Ra)는 0.05 내지 2 ㎛ 범위로 형성된 전자부품 내장 인쇄회로기판의 제조방법.
  16. 제10항에 있어서,
    상기 상부 절연층과 하부 절연층을 구성하는 절연재는 프리프레그, RCC, ABF 중 어느 하나의 절연재가 사용되는 전자부품 내장 인쇄회로기판의 제조방법.
KR1020130046733A 2013-04-26 2013-04-26 전자부품 내장 인쇄회로기판 및 그 제조방법 Active KR101472672B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130046733A KR101472672B1 (ko) 2013-04-26 2013-04-26 전자부품 내장 인쇄회로기판 및 그 제조방법
US14/061,047 US9526177B2 (en) 2013-04-26 2013-10-23 Printed circuit board including electronic component embedded therein and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130046733A KR101472672B1 (ko) 2013-04-26 2013-04-26 전자부품 내장 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20140128058A KR20140128058A (ko) 2014-11-05
KR101472672B1 true KR101472672B1 (ko) 2014-12-12

Family

ID=51789111

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130046733A Active KR101472672B1 (ko) 2013-04-26 2013-04-26 전자부품 내장 인쇄회로기판 및 그 제조방법

Country Status (2)

Country Link
US (1) US9526177B2 (ko)
KR (1) KR101472672B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101605172B1 (ko) * 2015-04-07 2016-03-22 삼성전자주식회사 패키지 기판 및 그 제조방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101442423B1 (ko) * 2013-08-14 2014-09-17 삼성전기주식회사 전자부품 내장기판 제조 방법 및 전자부품 내장기판
KR102276513B1 (ko) * 2014-11-10 2021-07-14 삼성전기주식회사 열전 모듈을 갖는 기판, 반도체 패키지 및 이들의 제조방법
US9837484B2 (en) 2015-05-27 2017-12-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming substrate including embedded component with symmetrical structure
CN105142362A (zh) * 2015-08-26 2015-12-09 昆山苏杭电路板有限公司 四层埋置元件印制板加工方法
CN107295746B (zh) * 2016-03-31 2021-06-15 奥特斯(中国)有限公司 器件载体及其制造方法
KR101963293B1 (ko) 2017-11-01 2019-03-28 삼성전기주식회사 팬-아웃 반도체 패키지
KR102774103B1 (ko) * 2019-09-10 2025-03-04 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
KR102710005B1 (ko) 2019-10-21 2024-09-26 엘지이노텍 주식회사 회로기판
US11778752B2 (en) * 2020-01-21 2023-10-03 Avary Holding (Shenzhen) Co., Limited. Circuit board with embedded electronic component and method for manufacturing the same
EP4355038A4 (en) * 2021-06-10 2025-06-18 Lg Innotek Co Ltd PRINTED CIRCUIT BOARD AND SEMICONDUCTOR PACKAGE COMPRISING SAME
KR20230065804A (ko) * 2021-11-05 2023-05-12 엘지이노텍 주식회사 회로기판 및 이를 포함하는 패키지 기판

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101107067B1 (ko) * 2009-10-27 2012-01-30 삼성전기주식회사 코어기판의 캐비티 가공방법
WO2013008552A1 (ja) * 2011-07-13 2013-01-17 イビデン株式会社 電子部品内蔵配線板及びその製造方法
KR20130035981A (ko) * 2011-09-30 2013-04-09 이비덴 가부시키가이샤 프린트 배선판

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100811034B1 (ko) * 2007-04-30 2008-03-06 삼성전기주식회사 전자소자 내장 인쇄회로기판의 제조방법
JP5112005B2 (ja) 2007-10-25 2013-01-09 日本特殊陶業株式会社 板状部品内蔵配線基板及びその製造方法
KR101085733B1 (ko) * 2010-05-28 2011-11-21 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
CN103796445A (zh) * 2012-11-02 2014-05-14 宏启胜精密电子(秦皇岛)有限公司 具有内埋元件的电路板及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101107067B1 (ko) * 2009-10-27 2012-01-30 삼성전기주식회사 코어기판의 캐비티 가공방법
WO2013008552A1 (ja) * 2011-07-13 2013-01-17 イビデン株式会社 電子部品内蔵配線板及びその製造方法
KR20130035981A (ko) * 2011-09-30 2013-04-09 이비덴 가부시키가이샤 프린트 배선판

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101605172B1 (ko) * 2015-04-07 2016-03-22 삼성전자주식회사 패키지 기판 및 그 제조방법
US10332755B2 (en) 2015-04-07 2019-06-25 Samsung Electronics Co., Ltd. Package substrates and methods of fabricating the same

Also Published As

Publication number Publication date
KR20140128058A (ko) 2014-11-05
US9526177B2 (en) 2016-12-20
US20140321084A1 (en) 2014-10-30

Similar Documents

Publication Publication Date Title
KR101472672B1 (ko) 전자부품 내장 인쇄회로기판 및 그 제조방법
JP5093353B2 (ja) 部品内蔵モジュールの製造方法及び部品内蔵モジュール
JP5598212B2 (ja) ハイブリッドコア基板とその製造方法、半導体集積回路パッケージ、及びビルドアップ基板とその製造方法
US9699909B2 (en) Wiring board with built-in electronic component
US9185806B2 (en) Method for manufacturing printed wiring board and printed wiring board
US20150021074A1 (en) Printed circuit board and manufacture method thereof
US20150257261A1 (en) Printed wiring board
US11812556B2 (en) Printed circuit board and manufacturing method thereof
US20160081191A1 (en) Printed circuit board and manufacturing method thereof
KR20150009617A (ko) 전자부품 내장 인쇄회로기판 및 그 제조방법
CN110073729A (zh) 配线基板、多层配线基板以及配线基板的制造方法
KR20140108164A (ko) 배선 기판 및 그 제조 방법
JP2015035496A (ja) 電子部品内蔵配線板の製造方法
TW201618261A (zh) 電子元件封裝結構及製作方法
JP2018037652A (ja) インダクタの製造方法及びインダクタ
KR20160004157A (ko) 칩 내장형 기판 및 이의 제조 방법
US9420696B2 (en) Method of manufacturing wiring substrate
KR101038482B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
JP5192865B2 (ja) 部品内蔵配線基板の製造方法
JP2017073531A (ja) プリント回路基板及びその製造方法
KR20150083424A (ko) 배선 기판의 제조 방법
KR20160103270A (ko) 인쇄회로기판 및 그 제조방법
KR101609268B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
JP4933893B2 (ja) 熱プレス方法
KR100704922B1 (ko) 페이스트 범프를 이용한 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20130426

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140227

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20140923

PG1501 Laying open of application
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20141208

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20141208

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20171011

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20181002

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20191001

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20201005

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20220602

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20231128

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20241125

Start annual number: 11

End annual number: 11