[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101470817B1 - 복수의 비선형 증폭기에 대하여 단일 피드백 회로를 사용하는 전치보상 장치 및 방법 - Google Patents

복수의 비선형 증폭기에 대하여 단일 피드백 회로를 사용하는 전치보상 장치 및 방법 Download PDF

Info

Publication number
KR101470817B1
KR101470817B1 KR1020130033502A KR20130033502A KR101470817B1 KR 101470817 B1 KR101470817 B1 KR 101470817B1 KR 1020130033502 A KR1020130033502 A KR 1020130033502A KR 20130033502 A KR20130033502 A KR 20130033502A KR 101470817 B1 KR101470817 B1 KR 101470817B1
Authority
KR
South Korea
Prior art keywords
nonlinear
predistortion
signal
characteristic
amplifiers
Prior art date
Application number
KR1020130033502A
Other languages
English (en)
Other versions
KR20140118130A (ko
Inventor
정의림
이계동
Original Assignee
한밭대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한밭대학교 산학협력단 filed Critical 한밭대학교 산학협력단
Priority to KR1020130033502A priority Critical patent/KR101470817B1/ko
Publication of KR20140118130A publication Critical patent/KR20140118130A/ko
Application granted granted Critical
Publication of KR101470817B1 publication Critical patent/KR101470817B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3252—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using multiple parallel paths between input and output
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3258—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits based on polynomial terms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 비선형 증폭기의 전치보상 장치 및 방법에 관한 것으로서, 구체적으로는 복수의 비선형 증폭기에 대하여 단일 피드백 신호를 사용하여 각 비선형 증폭기에 대한 전치보상을 행하는 장치 및 방법에 관한 것이다.
본 발명은 입력 신호의 크기에 따른 증폭 특성이 비선형적인 복수의 비선형 증폭기, 복수의 출력 신호로부터 분기된 신호들을 병합하여 하나의 신호로 피드백하는 단일 피드백 회로, 상기 피드백된 하나의 신호로부터 상기 각 비선형 증폭기의 증폭 특성을 파악하고 그에 따르는 전치보상 특성을 산정한 후, 이를 바탕으로 각 입력 신호를 전치보상하여 출력하는 전치보상기를 포함하는 것을 특징으로 하는 복수의 비선형 증폭기에 대하여 단일 피드백 회로를 사용하는 전치보상 장치를 개시하며, 본 발명에 의하여 복수의 비선형 증폭기에 대하여 복수의 피드백 회로를 구성하여 각 증폭기의 비선형 특성을 전치보상하였던 종래 기술에 비하여, 복수의 비선형 증폭기에 대하여 단일 피드백 회로를 이용하여 증폭기의 비선형 특성을 전치보상하는 장치로 구성함에 따라 주파수하향변환기(Down converter), 아날로그-디지털 변환기(Analog-Digital Converter), 필터 등의 부품을 단수 만을 사용하여 시스템을 구현하게 됨으로써 하드웨어의 복잡도를 개선하고 그 구현 비용을 절감 할 수 있는 효과가 있다.

Description

복수의 비선형 증폭기에 대하여 단일 피드백 회로를 사용하는 전치보상 장치 및 방법 {Apparatus and method of predistortion of multiple nonlinear amplifiers with single feedback loop}
본 발명은 비선형 증폭기의 전치보상 장치 및 방법에 관한 것으로서, 구체적으로는 복수의 비선형 증폭기에 대하여 단일 피드백 신호를 사용하여 각 비선형 증폭기에 대한 전치보상을 행하는 장치 및 방법에 관한 것이다.
고주파(RF) 신호를 이용하는 이동통신 시스템에서 증폭기는 크게 저잡음 수신 증폭기(Low Noise Amplifier)와 고전력 송신 증폭기(High Power Amplifier)로 나눌 수 있다. 고전력 송신 증폭기의 경우에는 잡음 특성보다 효율이 문제되는데, 이에 따라 고전력 송신 증폭기는 고효율을 얻기 위하여 비선형 동작점에 근접하여 동작하는 경우가 많고, 이로 인하여 여러가지 문제점을 유발하게 된다. 예를 들어, 고전력 송신 증폭기의 대표적인 예라 할 수 있는 전력증폭기(Power Amplifer)를 살핀다면 혼변조왜곡(Inter-Modulation Distortion)에 의한 인접 채널 간섭, 신호의 성상도 왜곡에 따르는 EVM(Error Vector Magnitude) 등 송신 신호 품질의 저하 등의 문제가 유발될 수 있다.
이러한 문제를 해결하기 위한 가장 간단한 방법으로 전력증폭기의 출력을 낮춰 선형 영역에서 동작하게 하는 방법을 들 수 있으나, 이는 전력증폭기의 효율을 크게 떨어뜨리게 되는 문제를 유발하게 된다. 특히 OFDMA(Orthogonal Frequency Division Multiple Access) 신호나 CDMA(Code Division Multiple Access) 신호와 같이 신호의 첨두치 대비 평균 전력비가 높은 경우에는 더욱 전력증폭기의 효율이 낮아지게 된다.
전력증폭기의 효율을 떨어뜨리지 않으면서 비선형성을 보상하기 위하여 디지털 전치보상(Digital Pre-Distortion) 방식이 이용되고 있는데, 디지털 전치보상 방식은 디지털 기저대역 단에서 전력증폭기의 비선형 증폭 특성 함수의 역함수에 해당하는 전치보상을 구현함으로써 전력증폭기를 선형화하는 기술이다. 디지털 전치보상에 대한 연구도 다양한 방식 및 구조에 대하여 수행되어 왔는데 그 중에서 전력증폭기 및 디지털 전치보상기를 다항식을 이용하여 모델링하고 구현하는 방식이 많이 사용되고 있다.
그런데 이동통신 환경의 발달에 따라 무선 통신 환경의 신호 감쇄, 간섭, 한정된 주파수 자원의 효율적 이용 등을 위하여 MIMO(Multiple Input Multiple Output) 등 복수의 채널을 사용하는 다양한 어플리케이션이 구현되고 있다. 이러한 경우 통상 각 채널마다 하나의 전력증폭기가 사용되고, 이 경우 각 채널의 신호들은 독립적이므로 각 전력증폭기마다 선형성을 개선하기 위한 별개의 피드백 회로를 구성하는 것이 일반적이다.
그러나 각 전력증폭기마다 별도의 피드백 회로를 구성하고 전치보상을 통해 그 선형성을 개선하기 위해서는 전력증폭기 숫자 만큼의 주파수하향변환기(Down Converter)와 아날로그-디지털 변환기(Analog-Digital Converter), 필터 등이 요구되는 등 시스템 구현 비용이 크게 증가하고 하드웨어 구성이 복잡해 지는 문제가 발생한다. 이에 대하여 각 전력증폭기마다 별도의 피드백 회로를 구성하되, 그 피드백 회로의 구성 부품들을 하나의 모듈 또는 집적회로로 구현하여 시스템을 구성하는 선행 기술이 있으나, 이는 배선을 단순화 할 수는 있을지언정, 회로의 구성 내지 복잡도 혹은 비용의 측면에서 큰 차이가 있다고 단정하기 어렵다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위해 창안된 것으로, 복수의 비선형 증폭기에 대하여 단일 피드백 회로를 사용하여 복수의 비선형 증폭기의 증폭 특성 및 그에 따르는 각 전치보상 특성을 산출하고 이를 바탕으로 각 비선형 증폭기에 대한 전치보상을 실시하는 장치 및 방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위한 본 발명의 한 측면에 따른 복수의 비선형 증폭기에 대하여 단일 피드백 회로를 사용하는 전치보상 장치는 입력 신호의 크기에 따른 증폭 특성이 비선형적인 복수의 비선형 증폭기; 복수의 신호를 분기하고 병합하여 하나의 신호로 피드백하는 단일 피드백 회로; 상기 피드백된 하나의 신호로부터 상기 각 비선형 증폭기의 증폭 특성을 파악하고 그에 따르는 전치보상 특성을 산정한 후, 이를 바탕으로 각 입력 신호를 전치보상하여 출력하는 전치보상기를 포함하는 것을 특징으로 한다.
여기서, 상기 단일 피드백 회로는 신호로부터 그 일부를 분기해 주는 신호 분배기와, 복수의 신호를 병합하여 하나의 신호로 만들어 주는 신호 병합기를 포함하여 구성될 수 있다.
여기서, 상기 전치보상기는 상기 비선형 증폭기의 증폭 특성을 파악하고 그에 따르는 전치보상 특성을 산정하는 전치보상제어기와, 상기 전치보상제어기로부터 전치보상 특성을 전달받아 이를 바탕으로 입력 신호를 전치보상하여 신호를 출력하는 전치보상필터를 포함하여 구성될 수 있다.
본 발명의 또 다른 측면에 따른 복수의 비선형 증폭기에 대하여 단일 피드백 회로를 사용하는 전치보상 방법은 복수의 비선형 증폭기의 출력 신호 또는 그로부터 유발된 신호를 병합하여 하나의 신호로 피드백하는 (a) 단계; 상기 하나의 피드백 신호를 바탕으로 상기 각 비선형 증폭기의 증폭 특성을 파악하고 그에 따르는 전치보상 특성을 산정하는 (b) 단계; 및 상기 전치보상 특성을 바탕으로 상기 각 비선형 증폭기의 입력 신호에 대하여 전치보상을 실시하는 (c) 단계를 포함하는 것을 특징으로 한다.
여기서, 상기 (b) 단계에서 상기 각 비선형 증폭기의 증폭 특성을 파악하거나 상기 각 전치보상 특성을 산정함에 있어, 상기 비선형 증폭기의 증폭 특성 또는 상기 전치보상 특성을 일련의 차수를 가지는 다항식의 합으로 근사하여 산정하는 다항식 모델을 사용할 수 있다.
여기서, 상기 (b) 단계에서 상기 각 비선형 증폭기의 증폭 특성을 파악하거나 상기 각 전치보상 특성을 산정함에 있어, 계산이 반복됨에 따라 그 계산 결과치가 최적치에 수렴하게 되는 적응형 알고리즘을 사용할 수 있다.
본 발명에 따르면, 복수의 비선형 증폭기에 대하여 복수의 피드백 회로를 구성하여 각 증폭기의 비선형 특성을 전치보상하였던 종래 기술에 비하여, 복수의 비선형 증폭기에 대하여 단일 피드백 회로를 이용하여 증폭기의 비선형 특성을 전치보상하는 장치로 구성함에 따라 주파수하향변환기(Down converter), 아날로그-디지털 변환기(Analog-Digital Converter), 필터 등의 부품을 단수 만을 사용하여 시스템을 구현하게 됨으로써 하드웨어의 복잡도를 개선하고 그 구현 비용을 절감 할 수 있는 효과가 있다.
본 발명에 관한 이해를 돕기 위해 상세한 설명의 일부로 포함되는, 첨부도면은 본 발명에 대한 실시예를 제공하고, 상세한 설명과 함께 본 발명의 기술적 사상을 설명한다.
도 1은 본 발명의 일 실시예에 따른 복수의 비선형 증폭기에 대하여 단일 피드백 회로를 사용하는 전치보상 장치의 구조.
도 2는 본 발명의 일 실시예에 따른 복수의 비선형 증폭기에 대한 전치보상 특성의 산정 순서도.
도 3은 본 발명의 일 실시예에 따른 검증 시뮬레이션 모델 블록도.
도 4는 본 발명의 일 실시예에 따른 검증 시뮬레이션 결과 전치보상 비용 함수의 수렴 곡선 그래프.
도 5는 본 발명의 일 실시예에 따른 전력증폭기의 스펙트럼 성능 비교 그래프.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 이하에서는 특정 실시예들을 첨부된 도면을 기초로 상세히 설명하고자 한다.
본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되는 것은 아니며, 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 발명은 종래 기술이 복수의 비선형 증폭기에 대하여 복수의 피드백 회로에 기반하여 증폭기 단위의 개별적인 전치보상만을 구현하고 있다는 점에 착안하여, 복수의 비선형 증폭기의 출력 신호를 병합하여 하나의 신호로 피드백하고 이로부터 각 비선형 증폭기의 증폭 특성을 파악하여 이에 따르는 각 비선형 증폭기의 전치보상 특성을 산정하고 이를 바탕으로 전치보상을 실시함으로써 단일 피드백 회로를 사용하여 복수의 비선형 증폭기에 대한 전치보상을 구현하는 것을 특징으로 하는 것이다.
도 1은 본 발명의 일 실시예에 따른 복수의 비선형 증폭기에 대하여 단일 피드백 회로를 사용하는 전치보상 장치(100)의 구조를 도시하고 있다. 도 1을 참조하면, 본 발명의 일 실시예에 따른 복수의 비선형 증폭기에 대하여 단일 피드백 회로를 사용하는 전치보상 장치(100)는 전치보상기(110)(Predistorter), 복수의 비선형 증폭기(120)(Non-linear Amplifier), 복수의 신호 분배기(130), 하나 이상의 신호 병합기(140), 복수의 안테나(150), 복수의 주파수상향변환기(160)(Up Converter), 주파수하향변환기(170)(Down Converter), 국부발진기(180)(Local Oscillator)를 포함하여 구성될 수 있음을 알 수 있다. 또한 이는 하나의 실시예에 불과한 것으로서 상기한 모듈이외에도 필터, 신호 지연기, AD/DA 변환기(Analog/Digital) 등이 추가될 수 있고, 또한 안테나(150) 등 상기한 모듈 중 일부가 제외될 수도 있다.
전치보상기(110)는 피드백된 하나의 신호로부터 복수의 비선형 증폭기(120)의 증폭 특성을 파악하고 그에 따르는 각 전치보상 특성을 산정한 후, 이를 바탕으로 각 입력 신호를 전치보상하여 출력하게 된다. 여기서 비선형 증폭기(120)의 증폭 특성이라 함은 비선형 증폭기(120)의 입력 신호 크기에 대한 출력 신호 크기의 비선형 특성을 말하며, 또한 전치보상 특성이라 함은 상기 비선형 증폭기(120)의 증폭 특성을 개선하기 위하여 요구되는 전치보상기(110)의 입력 신호 대비 출력 신호의 왜곡(distortion) 특성을 말한다.
또한 전치보상기(110)는 비선형 증폭기(120)의 증폭 특성을 파악하고 그에 따르는 전치보상 특성을 산정하는 전치보상제어기(114)와, 상기 전치보상제어기(114)로부터 전치보상 특성을 전달받아 이를 바탕으로 입력 신호를 전치보상하여 출력하는 전치보상필터(112)를 포함하여 구성될 수도 있다. 전치보상기(110)로부터 출력된 신호는 주파수상향변환기(160)에 인가된다.
주파수상향변환기(160)는 기저대역 신호를 무선통신 용도로 할당된 고주파 대역으로 변환시킨다. 주파수상향변환기(160)로서 믹서(Mixer) 등이 사용될 수 있는데, 믹서는 주파수변환을 위해서 국부 발진기(180)로부터 생성된 국부 발진 신호를 상기 기저대역 신호와 혼합(Mixing)하여 원하는 주파수의 신호로 변환하게 된다. 국부 발진기(180)는 기준 클럭(Reference Clock)을 이용하는 위상동기루프(Phase Locked Loop) 등을 사용하여 구성하는 것이 가능하다. 고주파 변환된 신호는 비선형 증폭기(120)에 인가된다.
비선형 증폭기(120)는 입력된 신호를 증폭하여 안테나(150)를 통하여 방사한다. 비선형 증폭기(120)의 대표적인 예로서 전력증폭기(120)(Power Amplifier)를 들 수 있는데, 전력증폭기(120)는 고효율을 얻기 위하여 비선형 동작점에 근접하여 동작함이 일반적이므로, 비선형 증폭 특성에 의한 혼변조 왜곡(Inter-Modulation Distortion) 등이 문제가 될 수 있고, 이를 해결하기 위하여 전치보상(Predistortion) 등의 방법을 통하여 전력증폭기(120)의 선형성을 개선하게 된다.
신호 분배기(130)는 비선형 증폭기(120)에 의하여 증폭되어 출력된 신호 중 일부를 분기하여 주는 역할을 한다. 이렇게 분기된 신호는 피드백 회로 등을 통하여 비선형 증폭기(120)의 선형성을 개선하는 등의 용도로 사용될 수 있다. 신호 분배기(130)는 특정한 방향으로 흐르는 고주파 신호의 일부를 분기해 주는 방향성 결합기(Directional Coupler) 등을 사용하여 구성될 수 있다.
신호 결합기(140)는 신호 분배기(130)에 의하여 분기된 복수의 신호들을 병합하여 하나의 신호로 만들어 주는 역할을 한다. 이를 통하여 복수의 전력증폭기(120)의 출력 신호를 단일의 피드백 회로를 사용하여 피드백할 수 있게 된다. 상기 신호 병합기(140)는 복수개의 고주파 입력 신호를 합산하여 출력해 주는 콤바이너(N-way Combiner) 등으로 구성될 수 있다.
주파수하향변환기(170)는 고주파 대역의 신호를 기저대역 신호로 변환시켜주는 역할을 한다. 주파수상향변환기(160)의 경우와 동일하게 믹서(Mixer)를 사용하여 구성할 수 있고, 국부 발진기(180)로부터 국부 발진 신호를 받아 고주파 대역 신호와 혼합(Mixing)함으로써 원하는 주파수의 신호로 변환하게 된다. 주파수하향변환기(170)를 거친 기저대역 신호는 다시 전치보상기(110)에 인가된다.
이하에서는 본 발명의 일 실시예에 따르는 복수의 비선형 증폭기(120)에 대하여 단일 피드백 회로를 사용하는 전치보상 방법에 대하여 설명한다.
도 2는 본 발명의 일 실시예에 따른 복수의 전력증폭기(120)에 대한 전치보상 특성의 산정 순서도를 예시하고 있다. 또한 도 3은 각각 (a) 종래기술에 따라 복수의 피드백 회로를 사용하는 전치보상 장치 (b) 본 발명의 일 실시예에 따르는 단일의 피드백 회로를 사용하는 전치보상 장치 (c) 본 발명의 일 실시예에 따르는 단일의 피드백 회로를 사용하는 전치보상 장치의 단순화 모델의 각 블록도를 도시하고 있다. 도 3(c)는 본 발명의 요지를 명확하게 설명하고 검증하기 위한 단순화 모델의 블록도로서, 이동통신 시스템에서 일반적으로 구비되는 주파수상향변환기(160)과 주파수하향변환기(170)를 제외하여 모델링되었다. 그러나 상기 주파수상향변환기(160)과 주파수하향변환기(170)가 일반적인 비선형 증폭 회로에 당연히 포함되는 것이 아닐 뿐더러, 이동통신 시스템의 경우에도 상기 주파수상향변환기(160)과 주파수하향변환기(170)는 단지 신호의 주파수 대역만을 변환시키는데 불과하고, 증폭기의 선형성은 주파수에 따른 특성이 문제된다기 보다는 입력 신호의 크기에 대한 출력 신호의 선형성이 문제가 되는 것이므로, 이와 같은 단순화 모델로서 살핀다 하더라도 본 발명의 요지를 파악하고 이를 검증하며, 다시 이를 적용함에 있어서 문제가 없을 뿐만 아니라 오히려 그 요지를 쉽게 이해하는데 도움이 되므로, 이하 도 3(c)의 단순화 모델을 사용하여 본 발명의 실시예를 설명한다.
도 3(c)에서 볼 수 있듯이, 복수의 입력 신호
Figure 112013026982386-pat00001
는 각 전치보상기(110)를 거쳐 복수의 전치보상 신호
Figure 112013026982386-pat00002
로 출력되고, 이는 다시 복수의 전력증폭기(120)에 인가되어 복수의 출력 신호
Figure 112013026982386-pat00003
로 출력되며, 각 출력 신호들은 신호 분배기(130)에 의하여 분기된 후 다시 신호 병합기(140)에 의하여 병합되어 하나의 피드백 신호
Figure 112013026982386-pat00004
로 전치보상기(110)로 인가되게 된다.
전력증폭기(120)의 증폭 특성은 다항식으로 모델링될 수 있는데, 각 전력 증폭기(120)의 증폭 특성을
Figure 112013026982386-pat00005
(i=1,2,...,M)이라고 할 때 상기 각 전력증폭기(120)의 출력 신호
Figure 112013026982386-pat00006
은 아래의 <수학식 1>과 같이 표현될 수 있다.
수학식 1
Figure 112013026982386-pat00007
Figure 112013026982386-pat00008
상기 <수학식 1>에서 전력증폭기(120)의 증폭 특성 다항식의 최대 다항식 차수는 2L-1이 되고, 상기
Figure 112013026982386-pat00009
과
Figure 112013026982386-pat00010
은 크기가 L x 1인 벡터가 된다. 이때
Figure 112013026982386-pat00011
이고, 이때
Figure 112013026982386-pat00012
은 m번째 전력증폭기(120)의 증폭 특성 계수를 나타내며
Figure 112013026982386-pat00013
이 된다.
덧붙여, 상기 <수학식 1>에서는 메모리 효과를 가지지 않는 경우를 살피고 있으나, 이는 메모리 다항식을 사용하여 쉽게 대응될 수 있다.
상기 <수학식 1>에서 알 수 있듯이, 전력증폭기(120)는 비선형 증폭 특성을 가지기 때문에 전치보상 특성을 구하기 위하여 그 역함수를 구하는 것이 어렵고 이에 따라 역함수 역시 다항식으로 근사하여 구하게 된다. 이 경우 전력증폭기(120)의 역함수는 아래 <수학식 2>와 같이 나타낼 수 있다.
수학식 2
Figure 112013026982386-pat00014
Figure 112013026982386-pat00015
이때 상기 전력증폭기(120)의 역함수, 즉 전치보상 특성 다항식의 최대 차수는 2Q-1이 되고,
Figure 112013026982386-pat00016
과
Figure 112013026982386-pat00017
은 크기가 Q x 1인 벡터가 된다. 이때
Figure 112013026982386-pat00018
은 m번째 전치보상 특성 다항식의 계수를 나타내는데
Figure 112013026982386-pat00019
을 만족해야 한다. 상기 <수학식 2>에서
Figure 112013026982386-pat00020
이며
Figure 112013026982386-pat00021
가 된다.
아래에서는 앞서 살핀 비선형 증폭기(120) 및 전치보상기(110)의 다항식 모델을 기반으로 본 발명의 일 실시예에 따르는 복수의 비선형 증폭기(120)에 대한 단일 피드백 회로를 사용하는 전치보상 방법을 그 단계별로 살핀다. 먼저 전치보상 방법이 시작(S210)되면, 각 비선형 증폭기(120)의 출력 신호의 일부를 분기하는 단계(S220)를 거친다. 여기서는 출력 신호의 1/ K 0 크기의 신호가 분기되는 것으로 본다. 이어서 다시 분기된 출력 신호를 병합하여 하나의 피드백 신호로 만들게 되는데(S230), 이러한 과정을 거쳐 상기 하나의 피드백 신호(a(n))는 아래의 <수학식 3>과 같은 값을 가지게 된다.
수학식 3
Figure 112013026982386-pat00022
이어서 상기 피드백 신호를 바탕으로 각 전력증폭기(120)의 증폭 특성을 파악하는 단계(S240)를 거치게 된다. 상기 피드백 신호(a(n))는 전치보상기(110)에 인가되어 그 실측치를 알 수 있으므로 이를 이용하여 전력증폭기(120)의 증폭 특성을 구하게 되는데, 전력증폭기(120) 증폭 특성을 다항식 모델로 근사하여 아래 <수학식 4>에 이용하여 피드백 신호의 추정치(
Figure 112013026982386-pat00023
)를 계산한 후, 상기 실측치와 비교하여 그 차이를 최소화하는 증폭 특성 다항식 계수의 추정치
Figure 112013026982386-pat00024
를 구하고, 이로부터 전력증폭기(120)의 증폭 특성에 가장 근접하는 다항식을 얻게 된다.
수학식 4
Figure 112013026982386-pat00025
상기 <수학식 4>에서
Figure 112013026982386-pat00026
이며
Figure 112013026982386-pat00027
이고
Figure 112013026982386-pat00028
는 전력증폭기(120)의 이득을 나타낸다. 따라서 본 발명의 실시를 위해서는 전력증폭기(120)의 이득을 미리 알고 있거나 추정할 수 있어야 한다. 상기
Figure 112013026982386-pat00029
는 M개의 전력증폭기(120) 다항식 모델의 계수의 추정치(
Figure 112013026982386-pat00030
)를 모두 연결하여 만든 벡터이며 크기는 ML x 1 이다. 마찬가지로
Figure 112013026982386-pat00031
도 M개의 전치보상기(110) 출력 신호(
Figure 112013026982386-pat00032
)를 연결하여 만든 벡터이며 크기도 ML x 1 이다. 즉, 전력증폭기(120)를 하나만 사용하는 경우에 비해 안테나 개수만큼 벡터의 크기가 커진다. <수학식 3>은 병합된 신호가 전력증폭기(120) 이득만큼 감쇄되어 피드백됨을 의미한다.
<수학식 3>에서
Figure 112013026982386-pat00033
는 전치보상기(110)가 출력하는 값이므로 이미 알려진 값이므로, 이를 이용하여
Figure 112013026982386-pat00034
를 구함으로써 M개의 전력증폭기(120)의 모든 증폭 특성 다항식 모델의 계수를 알아낼 수 있고, 이는 전력증폭기(120)의 증폭 특성을 구할 수 있음을 의미한다. 이를 구하기 위하여 다음 <수학식 5>와 같은 비용함수(Error function)를 정의한다.
수학식 5
Figure 112013026982386-pat00035
여기서 E[]는 평균을 의미하고
Figure 112013026982386-pat00036
을 나타낸다. <수학식 5>의 비용함수를 최소화하는
Figure 112013026982386-pat00037
를 찾기 위한 적응형 알고리즘은 하기 <수학식 6>과 같이 쓸 수 있다. 여기서 적응형 알고리즘이라 함은 계산이 반복됨에 따라 그 계산 결과치가 최적치에 수렴하게 되는 알고리즘으로서, 전력증폭기(120)의 증폭 특성은 시간이나 온도에 따라서 변하기 때문에 적응형 알고리즘을 사용하여 그 값을 구하고, 또한 지속적으로 갱신하여 주는 것이 바람직하다.
수학식 6
Figure 112013026982386-pat00038
여기서 μ는 갱신 계단 크기를 결정하는 계수이고
Figure 112013026982386-pat00039
는 적응형 알고리즘의 각 계수별로 서로 다른 가중치를 주기 위한 대각행렬이다. 이 대각행렬을 통해 각 계수별로 서로 다른 가중치를 주는 이유는
Figure 112013026982386-pat00040
의 각 원소가 서로 다른 비선형 차수를 가지고 있어서 그 값의 크기가 원소별로 큰 편차를 보이기 때문이다. 이때 μ는 가능한 작은 값을 사용하는 것이 좋다. 전력증폭기(120)의 증폭 특성은 시간에 따라 빠르게 변하지 않기 때문에 천천히 수렴하더라도 추정 정확도를 높이는 것이 중요하기 때문이다.
Figure 112013026982386-pat00041
에 대한 대각행렬을 구하는 명확한 규칙은 없고 실험적으로 찾아야 한다. 적응형 알고리즘이 수렴한 후의 증폭 특성 다항식 계수의 추정치 값을
Figure 112013026982386-pat00042
라고 하면 이로부터 각 전력증폭기(120)의 증폭 특성을 얻을 수 있는데 이는 전력증폭기(120)의 증폭 특성 다항식 계수
Figure 112013026982386-pat00043
는 M개의 증폭 특성 다항식의 계수로 이루어져 있기 때문이다(
Figure 112013026982386-pat00044
). 즉
Figure 112013026982386-pat00045
에서 순서대로 L개씩 원소를 추출하면 이는 각 전력증폭기(120)의 증폭 특성 다항식의 계수가 된다. 따라서 각 전력증폭기(120)의 증폭 특성 다항식 계수
Figure 112013026982386-pat00046
을 각각 구분해서 추출할 수 있고, 결국 첫 번째 전력증폭기(120)의 증폭 특성을
Figure 112013026982386-pat00047
로부터 얻을 수 있고 같은 방법으로 M개의 전력증폭기(120)의 증폭 특성을 각각 구할 수 게 된다.
각 전력증폭기(120)의 증폭 특성이 추출되었으므로, 다음으로 이를 바탕으로 각 전치보상 특성을 파악하는 단계(S250)를 거치게 된다. 전치보상 특성을 산정하기 위해 m번째 전력증폭기(120)에 대해 아래 <수학식 7>과 같은 비용함수를 정의한다.
수학식 7
Figure 112013026982386-pat00048
상기 <수학식 7>에서
Figure 112013026982386-pat00049
이다. 즉, m번째 전치보상기(110)의 입력 신호와 m번째 전력증폭기(120) 출력신호를 이득으로 나눈 값 사이의 차이를 에러로 정의하여 이 에러가 최소가 되는 전치보상 특성을 찾는다. 그런데 피드백 경로가 하나밖에 없으므로 m번째 전력증폭기(120)의 출력인
Figure 112013026982386-pat00050
을 얻을 수 없다. 따라서,
Figure 112013026982386-pat00051
대신에 그 추정값을 사용할 수 밖에 없고, 이 추정값은 다음 <수학식8>과 같이 표현될 수 있다.
수학식 8
Figure 112013026982386-pat00052
여기서
Figure 112013026982386-pat00053
과
Figure 112013026982386-pat00054
은 각각 m번째 전력증폭기(120)의 증폭 특성에 대한 추정 다항식 계수와 입력 신호 벡터로 <수학식 1>에서 정의 되었다. 따라서 상기 <수학식 7>의 비용함수는 다음 <수학식 9>와 같이 변형하여 나타낼 수 있다.
수학식 9
Figure 112013026982386-pat00055
m번째 전력증폭기의 입력
Figure 112013026982386-pat00056
은 m번째 전치보상기(110)의 출력임을 고려하면 (<수학식2> 참조), <수학식 9>로부터 <수학식 7>의 비용함수를 최소화 하는 계수
Figure 112013026982386-pat00057
를 구하는 적응형 알고리즘은 다음 <수학식 10>과 같이 정리될 수 있다.
수학식 10
Figure 112013026982386-pat00058
Figure 112013026982386-pat00059
Figure 112013026982386-pat00060
이때,
Figure 112013026982386-pat00061
은 갱신 계단 크기,
Figure 112013026982386-pat00062
은 가중 대각행렬이고,
Figure 112013026982386-pat00063
,
Figure 112013026982386-pat00064
로 정의되는 벡터로서 전치보상기(110)의 출력 신호의 조합이므로 알 수 있는 값들이고,
Figure 112013026982386-pat00065
은 전치보상기(110)에 대한 입력 신호 벡터로서 역시 알 수 있는 값이므로, 결국 앞서 살핀 전력증폭기(120)의 증폭 특성의 파악과 같은 과정을 통하여 상기 <수학식 10>의 적응형 알고리즘을 사용하여, 상기 <수학식 7>의 비용함수를 최소화할 수 있는
Figure 112013026982386-pat00066
을 구할 수 있고, 또한 전력증폭기(120)의 증폭 특성의 파악과 같은 방법을 통하여 이로부터 각 전력증폭기(120)에 대한 전치보상 특성을 찾을 수 있게 된다.
마지막으로 각 입력 신호에 대하여 상기한 일련의 절차를 거쳐 구한 전치보상 특성을 적용하여 전치보상 신호를 출력하는 단계(S260)를 적용한다. 상기 전치보상 신호는 전력증폭기(120)에 인가되어 증폭되게 되는데 상기 전치보상을 거치게 됨으로써 전력증폭기(120)의 선형성을 개선할 수 있게 된다.
상기한 본 발명의 일 실시예에 따른 복수의 비선형 증폭기에 대하여 단일 피드백 회로를 사용하는 전치보상 장치 및 방법의 성능을 검증하기 위하여 컴퓨터 모의 실험을 실시한 바, 그 실험 환경은 다음과 같다.
송신 안테나(150)는 2개이고 두 개의 독립적인 데이터 스트림이 이 두 안테나(120)를 통해서 전송된다. 각 스트림은 16-QAM (Quadrature Amplitude Modulation)으로 변조되며 파형 성형 필터는 롤오프 지수 0.25의 RRC (square root raised cosine) 필터가 사용되었다. 전치보상이 동작하는 샘플링 클럭은 심볼속도의 10배이다. m번째 전력증폭기(120) 모델로 아래 <수학식 11>에 의한 Saleh 모델을 이용하였다.
수학식 11
Figure 112013026982386-pat00067
Figure 112013026982386-pat00068
과
Figure 112013026982386-pat00069
은 전력증폭기(120)의 특성을 결정하는데, 첫 번째 전력증폭기(120)에는
Figure 112013026982386-pat00070
,
Figure 112013026982386-pat00071
의 값을 사용하였고 두 번째 전력증폭기(120)에는
Figure 112013026982386-pat00072
,
Figure 112013026982386-pat00073
의 값을 사용하였다. 전력증폭기(120)의 이득은 1이라고 가정하였다 (
Figure 112013026982386-pat00074
). 전력증폭기(120)의 모델과 전치보상기(110)의 모델로는 모두 차수 7의 다항식을 적용하였다 (L=Q=4). 전치보상 특성을 구하는데 사용된 갱신 계단 계수는
Figure 112013026982386-pat00075
이고, 대각행렬
Figure 112013026982386-pat00076
이 사용되었다. 전력증폭기(120) 또는 전치보상기(110)의 모델에 있어 다항식의 차수를 높이면 정밀도를 높일 수 있으나, 이 경우 계산이 요구되는 다항식 계수 벡터의 크기가 증가하여 복잡도가 증가하기 때문에 실험을 통하여 적절한 값을 선정해야 한다.
도 4는 본 발명의 일 실시예에 따른 검증 시뮬레이션 결과에 따른 전치보상 비용 함수(Error function)의 수렴 곡선 그래프를 보여주고 있다. 도 4(a)는 시뮬레이션에서 사용된 첫번째 전력증폭기(120) 전치보상 비용 함수(<수학식 7>)의 수렴 곡선, 도 4(b)는 시뮬레이션에서 사용된 두번째 전력증폭기(120 전치보상 비용 함수의 수렴을 보여주고 있고, 도 4(c)는 복수의 피드백 회로를 사용한 경우의 전치보상 비용 함수의 수렴 곡선을 도시하고 있다. 각 도면에서 볼 수 있듯이 유사한 추세를 보이며 전치보상 비용 함수가 수렴하는 특성을 보임을 확인할 수 있다. 안정화 된 후의 상태를 볼 때 본 발명의 일 실시예에 따른 경우 복수의 피드백 회로를 사용한 구조에 비해 약간 나쁜 수렴 특성을 보인다. 복수의 피드백 회로를 사용한 경우 수렴 후 MSE (mean square error) 값이 10-10 정도를 보이며, 본 발명의 일 실시예에 따른 경우 MSE 값이 10-9 정도를 나타내었다. 그러나 그 차이가 크지 않고 그 에러값이 10-9 정도로 충분히 작은 값을 가지며, 또한 아래에서 볼 수 있듯이 보다 중요한 지표라 할 수 있는 스펙트럼 성능이 매우 우수한 특성을 보임을 확인 할 수 있다.
도 5는 본 발명의 일 실시예에 따른 전력 증폭기의 스펙트럼 성능 비교 그래프를 도시하고 있다. 도 5(a)는 시뮬레이션에서 사용된 첫번째 전력증폭기(120)에 대한 스펙트럼 특성을 보여주고 있고, 도 5(b)는 두번째 전력증폭기(120)의 경우를 도시하고 있다. 전치보상기(110)가 없는 경우(도 5(a) 및 도 5(b)의 (1)) 전력증폭기(120) 출력은 심하게 왜곡이 되어 스펙트럼이 많이 확산되어 있고 인접 채널에 심한 간섭을 유발하고 있다. 반면 전치보상이 추가된 경우(도 5(a) 및 도 5(b)의 (2)) 이러한 왜곡은 효과적으로 제거되었음을 확인할 수 있다. 구체적으로 약 20dB 이상의 인접채널 간섭이 줄어든다. 복수의 피드백 회로를 사용하는 경우(도 5(a) 및 도 5(b)의 (3))와 비교하더라도 거의 유사한 성능을 보이고 있음을 확인할 수 있다. 도 5(a) 및 도 5(b)의 (4)는 전력증폭기(120)의 입력 신호를 나타낸다.
또한, 전력증폭기(120)의 비선형성으로 인한 문제 중 송신신호의 품질을 비교하기 위하여 EVM(Error Vector Magnitude) 특성을 비교하였다. EVM은 다음 <수학식 12>와 같이 정의된다.
수학식 12
Figure 112013026982386-pat00077
전치보상을 적용하지 않은 경우 두 전력증폭기(120) 출력의 EVM은 각각 9.49%와 9.00%를 보였다. 이동통신 표준안에서 EVM 규격으로 약 5% 이내를 제시하는 것으로 비추어 심각하게 신호의 품질이 왜곡되었음을 알 수 있다. 이에 대하여 복수의 피드백 회로를 통하여 전치보상을 적용한 경우 두 전력증폭기의 EVM은 각각 0.056%와 0.061%를 보였다. 반면 본 발명의 일 실시예에 따라 전치보상을 적용한 경우에는 각각 0.078%와 0.081%를 보였다. 본 발명의 일 실시예에 따른 결과치가 복수의 피드백 회로를 적용한 방식에 비해 약간 나쁜 성능을 보이지만 일반적인 EVM 규격을 여유있게 만족함을 확인할 수 있다.
덧붙여서, 본 발명을 통해 복수개의 전력증폭기(120)의 증폭 특성을 제대로 추정할 수 있음을 확인하기 위해서는 각 전력증폭기(120)의 증폭 특성 다항식의 계수를 열거하여 만든 벡터의 추정값
Figure 112013026982386-pat00078
의 각 L 개 원소들의 블록이 과연 실제 전력증폭기(120)를 제대로 모델링하고 있는지, 다시 얘기하면 다중 되먹임 회로를 구성하여 얻을 수 있는 값과 같은지에 대하여 살핀다면 아래와 같다.
각 전력증폭기(120) 출력 중 피드백 되는 신호는 다음의 <수학식 13>과 같이 나타낼 수 있다.
수학식 13
Figure 112013026982386-pat00079
이때
Figure 112013026982386-pat00080
은 전력증폭기(120)의 증폭 특성의 추정치 에러에 기인한 전력증폭기(120) 출력 신호의 추정치 에러를 나타내는데 평균이 0이고 서로 다른 안테나(150)에서 이 값들은 서로 상관관계가 없다고 할 수 있다. 안테나 개수를 2개라고 가정하고(M=2), <수학식 13>을 이용하면 <수학식 5>의 비용함수는 다음 <수학식 14>와 같이 다시 쓰여질 수 있다.
수학식 14
Figure 112013026982386-pat00081
Figure 112013026982386-pat00082
Figure 112013026982386-pat00083
Figure 112013026982386-pat00084
Figure 112013026982386-pat00085
Figure 112013026982386-pat00086
상기 <수학식 14>에서
Figure 112013026982386-pat00087
과
Figure 112013026982386-pat00088
는 각각
Figure 112013026982386-pat00089
의 첫 L개의 원소로 만든 벡터, 두 번째 L개의 원소로 만든 벡터를 의미하고 각각 첫 번째, 두 번째의 전력증폭기(120)의 증폭 특성의 다항식 모델 계수를 나타낸다. 그리고
Figure 112013026982386-pat00090
,
Figure 112013026982386-pat00091
로 정의될 수 있다.
Figure 112013026982386-pat00092
과
Figure 112013026982386-pat00093
는 각각 복수의 피드백 회로를 구성한 기존의 방식에서 첫 번째 전력증폭기(120)의 비용함수, 두 번째 전력증폭기(120)에서의 비용함수를 나타내므로 본 발명은 기존 방식의 두 비용함수의 합을 최소화 하는 해를 구하고 있음을 알 수 있다. 따라서 상기 <수학식 5>의 비용함수를 최소화 하는 해는 각 전력증폭기(120)에서의 비용함수를 모두 최소화함을 알 수 있고, 이와 같은 분석을 통해 복수개의 전력증폭기(120) 신호가 더해지더라도 이로부터 각 전력증폭기(120)의 증폭 특성을 추정할 수 있음을 알 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서 본 발명에 기재된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의해서 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (6)

  1. 입력 신호의 크기에 따른 증폭 특성이 비선형적인 복수의 비선형 증폭기;
    상기 복수의 비선형 증폭기의 출력 신호를 분기하고 하나의 신호로 병합하여 단일 선로를 통하여 피드백하는 단일 피드백 회로;
    상기 피드백된 하나의 신호로부터 상기 각 비선형 증폭기의 증폭 특성을 파악하고 그에 따르는 전치보상 특성을 산정한 후, 이를 바탕으로 각 입력 신호를 전치보상하여 출력하는 전치보상기를 포함하는 것을 특징으로 하는 복수의 비선형 증폭기에 대하여 단일 피드백 회로를 사용하는 전치보상 장치.
  2. 제1항에 있어서,
    상기 단일 피드백 회로는,
    신호로부터 그 일부를 분기해 주는 신호 분배기와,
    복수의 신호를 병합하여 하나의 신호로 만들어 주는 신호 병합기를 포함하여 구성됨을 특징으로 하는 복수의 비선형 증폭기에 대하여 단일 피드백 회로를 사용하는 전치보상 장치.
  3. 제 1항 또는 제2항에 있어서,
    상기 전치보상기는,
    상기 비선형 증폭기의 증폭 특성을 파악하고 그에 따르는 전치보상 특성을 산정하는 전치보상제어기와,
    상기 전치보상제어기로부터 전치보상 특성을 전달받아 이를 바탕으로 입력 신호를 전치보상하여 신호를 출력하는 전치보상필터를 포함하여 구성됨을 특징으로 하는 복수의 비선형 증폭기에 대하여 단일 피드백 회로를 사용하는 전치보상 장치.
  4. (a) 복수의 비선형 증폭기의 출력 신호 또는 그로부터 유발된 신호를 분기하고 하나의 신호로 병합하여 단일 선로를 통하여 피드백하는 단계;
    (b) 상기 하나의 피드백 신호를 바탕으로 상기 각 비선형 증폭기의 증폭 특성을 파악하고 그에 따르는 전치보상 특성을 산정하는 단계; 및
    (c) 상기 전치보상 특성을 바탕으로 상기 각 비선형 증폭기의 입력 신호에 대하여 전치보상을 실시하는 단계를 포함하는 것을 특징으로 하는 복수의 비선형 증폭기에 대하여 단일 피드백 회로를 사용하는 전치보상 방법.
  5. 제4항에 있어서,
    상기 (b) 단계에서 상기 각 비선형 증폭기의 증폭 특성을 파악하거나 상기 각 전치보상 특성을 산정함에 있어, 상기 비선형 증폭기의 증폭 특성 또는 상기 전치보상 특성을 일련의 차수를 가지는 다항식의 합으로 근사하여 산정하는 다항식 모델을 사용함을 특징으로 하는 복수의 비선형 증폭기에 대하여 단일 피드백 회로를 사용하는 전치보상 방법.
  6. 제4 항에 있어서,
    상기 (b) 단계에서 상기 각 비선형 증폭기의 증폭 특성을 파악하거나 상기 각 전치보상 특성을 산정함에 있어, 계산이 반복됨에 따라 그 계산 결과치가 최적치에 수렴하게 되는 적응형 알고리즘을 사용함을 특징으로 하는 복수의 비선형 증폭기에 대하여 단일 피드백 회로를 사용하는 전치보상 방법.
KR1020130033502A 2013-03-28 2013-03-28 복수의 비선형 증폭기에 대하여 단일 피드백 회로를 사용하는 전치보상 장치 및 방법 KR101470817B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130033502A KR101470817B1 (ko) 2013-03-28 2013-03-28 복수의 비선형 증폭기에 대하여 단일 피드백 회로를 사용하는 전치보상 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130033502A KR101470817B1 (ko) 2013-03-28 2013-03-28 복수의 비선형 증폭기에 대하여 단일 피드백 회로를 사용하는 전치보상 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20140118130A KR20140118130A (ko) 2014-10-08
KR101470817B1 true KR101470817B1 (ko) 2014-12-09

Family

ID=51991029

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130033502A KR101470817B1 (ko) 2013-03-28 2013-03-28 복수의 비선형 증폭기에 대하여 단일 피드백 회로를 사용하는 전치보상 장치 및 방법

Country Status (1)

Country Link
KR (1) KR101470817B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102586418B1 (ko) 2016-03-23 2023-10-06 삼성전기주식회사 고주파 신호 전치왜곡 장치 및 전력증폭기 비선형 왜곡 보정 장치
KR102299642B1 (ko) * 2019-11-28 2021-09-08 한국과학기술원 단일 사용자 다중 안테나 시스템의 비선형 전력 증폭기를 갖는 송신 장치 및 그의 전력 할당 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120313700A1 (en) * 2011-06-08 2012-12-13 Telefonaktiebolaget L M Ericsson (Publ) Predistorter For A Multi-Antenna Transmitter

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120313700A1 (en) * 2011-06-08 2012-12-13 Telefonaktiebolaget L M Ericsson (Publ) Predistorter For A Multi-Antenna Transmitter

Also Published As

Publication number Publication date
KR20140118130A (ko) 2014-10-08

Similar Documents

Publication Publication Date Title
US20220007263A1 (en) Method and system for baseband predistortion linearization in multi-channel wideband communication systems
US10728066B2 (en) Modulation agnostic digital hybrid mode power amplifier system and method
KR100959032B1 (ko) 통신 네트워크들에서의 스퓨리어스 방사들을 감소시키기위한 주파수 의존적 크기 전치 왜곡
KR101440121B1 (ko) 왜곡 보상 장치, 신호 송신 장치 및 그 방법
KR100789125B1 (ko) 광대역 향상된 디지털 주입 전치왜곡 시스템 및 방법
CN106253861B (zh) 用于动态预失真中自适应波峰因子减小的设备和方法
US11394350B2 (en) Method and system for aligning signals widely spaced in frequency for wideband digital predistortion in wireless communication systems
KR101789924B1 (ko) 적응형 디지털 전치 왜곡을 위한 디바이스 및 방법
Suryasarman et al. A comparative analysis of adaptive digital predistortion algorithms for multiple antenna transmitters
US9124324B2 (en) Dual loop digital predistortion for power amplifiers
US8428525B2 (en) Predistorter for a multi-antenna transmitter
KR101700008B1 (ko) 베이스밴드 디지털 전치 왜곡 아키텍처
CN108347226B (zh) 包络跟踪方法、系统及装置
CN111064439A (zh) 一种改善短波数字预失真性能的系统及方法
US20130243117A1 (en) Apparatus and method for a flexible digital predistortion architecture for coarse-to-fine compensation
KR101470817B1 (ko) 복수의 비선형 증폭기에 대하여 단일 피드백 회로를 사용하는 전치보상 장치 및 방법
CN115529049B (zh) 基于闭环的短波通信方法、装置、设备及可读存储介质
KR101712752B1 (ko) 전치왜곡 아날로그 빔 포밍 시스템 및 전치왜곡 방법
Reddy Digital pre-distortion using Legendre polynomials for band 25 transmitters
Jeong et al. A low cost adaptive digital predistorter for linearization of power amplifiers in MIMO transmitters
Abd Elaal et al. A modified LINC amplification system for wireless transceivers
Njenga BANDLIMITED DIGITAL PREDISTORTION OF WIDEBAND RF POWER AMPLIFIERS
Yadav et al. Modeling and simulation of solid state power amplifier for mobile communication
KR20090097396A (ko) 전력증폭기의 디지털 전치왜곡 보상방법
Ahmed An SDR Architecture for Linearizing RF Power Amplifier with DPD Technique

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20130328

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140219

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20140922

PG1501 Laying open of application
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20141203

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20141204

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20171204

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20171204

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20181204

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20181204

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20201202

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20231204

Start annual number: 10

End annual number: 10