KR101462968B1

KR101462968B1 - Semiconductor test socket

Info

Publication number: KR101462968B1
Application number: KR20130159518A
Authority: KR
Inventors: 문해중
Original assignee: 에이케이이노텍주식회사
Priority date: 2013-12-19
Filing date: 2013-12-19
Publication date: 2014-11-20

Abstract

The present invention relates to a semiconductor test socket. The semiconductor test socket according to an embodiment of the present invention includes; a plurality of unit pattern units arranged in the horizontal direction; and a plurality of insulation sheets which are arranged between a pair of the adjacent unit pattern units to insulate the unit pattern units from each other. The semiconductor test socket according to an embodiment of the present invention can complement the shortcomings of a pogo-pin type or PCR socket type semiconductor test socket. Also, the semiconductor test socket can implement fine patterns and overcome the limitations regarding the thickness of the semiconductor test socket.

Description

{SEMICONDUCTOR TEST SOCKET}

본 발명은 반도체 테스트 소켓에 관한 것으로서, 보다 상세하게는 포고-핀 타입의 반도체 테스트 소켓이 갖는 단점과, PCR 소켓 타입의 반도체 테스트 소켓이 갖는 단점을 보완할 수 있는 반도체 테스트 소켓에 관한 것이다.
The present invention relates to a semiconductor test socket, and more particularly, to a semiconductor test socket which can overcome the disadvantages of a pogo-pin type semiconductor test socket and the disadvantages of a PCR socket type semiconductor test socket.

반도체 소자는 제조 과정을 거친 후 전기적 성능의 양불을 판단하기 위한 검사를 수행하게 된다. 반도체 소자의 양불 검사는 반도체 소자의 단자와 전기적으로 접촉될 수 있도록 형성된 반도체 테스트 소켓(또는 콘텍터 또는 커넥터)을 반도체 소자와 검사회로기판 사이에 삽입한 상태에서 검사가 수행된다. 그리고, 반도체 테스트 소켓은 반도체 소자의 최종 양불 검사 외에도 반도체 소자의 제조 과정 중 번-인(Burn-In) 테스트 과정에서도 사용되고 있다.The semiconductor device is subjected to a manufacturing process and then an inspection is performed to determine whether the electrical performance is good or not. Inspection is carried out with a semiconductor test socket (or a connector or a connector) formed so as to be in electrical contact with a terminal of a semiconductor element inserted between a semiconductor element and an inspection circuit board. Semiconductor test sockets are used in burn-in testing process of semiconductor devices in addition to final semiconductor testing of semiconductor devices.

반도체 소자의 집적화 기술의 발달과 소형화 추세에 따라 반도체 소자의 단자 즉, 리드의 크기 및 간격도 미세화되는 추세이고, 그에 따라 테스트 소켓의 도전 패턴 상호간의 간격도 미세하게 형성하는 방법이 요구되고 있다. 따라서, 기존의 포고-핀(Pogo-pin) 타입의 반도체 테스트 소켓으로는 집적화되는 반도체 소자를 테스트하기 위한 반도체 테스트 소켓을 제작하는데 한계가 있었다.The size and spacing of terminals or leads of semiconductor devices are becoming finer in accordance with the development of technology for integrating semiconductor devices and miniaturization trends and there is a demand for a method of finely forming spaces between conductive patterns of test sockets. Therefore, conventional Pogo-pin type semiconductor test sockets have a limitation in manufacturing semiconductor test sockets for testing integrated semiconductor devices.

이와 같은 반도체 소자의 집적화에 부합하도록 제안된 기술이, 탄성 재질의 실리콘 소재로 제작되는 실리콘 본체 상에 수직 방향으로 타공 패턴을 형성한 후, 타공된 패턴 내부에 도전성 분말을 충진하여 도전 패턴을 형성하는 PCR 소켓 타입이 널리 사용되고 있다.A technique proposed to be compatible with the integration of such semiconductor devices is to form a perforated pattern in a vertical direction on a silicon body made of a silicone material made of an elastic material and then to fill the perforated pattern with a conductive powder to form a conductive pattern PCR socket type is widely used.

도 1은 PCR 소켓 타입의 종래의 반도체 테스트 장치(1)의 단면을 도시한 도면이다. 도 1을 참조하여 설명하면, 종래의 반도체 테스트 장치(1)는 지지 플레이트(30) 및 PCR 소켓 타입의 반도체 테스트 소켓(10)을 포함한다.1 is a cross-sectional view of a conventional semiconductor test apparatus 1 of PCR socket type. Referring to FIG. 1, a conventional semiconductor testing apparatus 1 includes a support plate 30 and a semiconductor test socket 10 of PCR socket type.

지지 플레이트(30)는 반도체 테스트 소켓(10)이 반도체 소자(3) 및 검사회로기판(5) 사이에서 움직일 대 반도체 테스트 소켓(10)을 지지한다. 여기서, 지지 플레이트(30)의 중앙에는 진퇴 가이드용 메인 관통홀(미도시)이 형성되어 있고, 메인 관통홀을 형성하는 가장자리를 따라 가장자리로부터 이격되는 위치에 결합용 관통홀이 상호 이격되게 형성된다. 그리고, 반도체 테스트 소켓(10)은 지지 플레이트(30)의 상면 및 하면에 접합되는 주변 지지부(50)에 의해 지지 플레이트(30)에 고정된다.The support plate 30 supports the semiconductor test socket 10 so that the semiconductor test socket 10 moves between the semiconductor element 3 and the test circuit board 5. Here, a main through hole (not shown) for the advance and retreat guide is formed at the center of the support plate 30, and the through holes for coupling are spaced apart from each other along the edge forming the main through hole . The semiconductor test socket 10 is fixed to the support plate 30 by a peripheral support portion 50 joined to the upper and lower surfaces of the support plate 30.

PCR 소켓 타입의 반도체 테스트 소켓(10)은 절연성의 실리콘 본체에 타공 패턴이 형성되고, 해당 타공 패턴 내에 충진되는 도전성 분말(11)에 의해 상하 방향으로 도전 패턴들이 형성된다.The PCR socket type semiconductor test socket 10 has a perforated pattern formed on an insulating silicon body and conductive patterns are formed in the vertical direction by the conductive powder 11 filled in the perforated pattern.

이와 같은, PCR 소켓은 미세 피치의 구현이 가능하다는 장점이 있으나, 타공 패턴에 충진된 도전성 분말(11)이 반도체 소자(3)와 검사회로기판(5) 사이에서의 접촉시 발생하는 압력에 의해 도전성이 형성되는 방식이라는 점에서, 상하 방향으로의 두께 형성에 제한을 받는 단점이 있다.The PCR socket has the advantage of being capable of realizing fine pitches. However, since the conductive powder 11 filled in the perforation pattern is caused by the pressure generated when the semiconductor element 3 is in contact with the inspection circuit board 5 There is a disadvantage in that it is restricted in the thickness formation in the vertical direction.

즉, 상하 방향으로의 압력에 의해 도전성 분말(11)이 상호 접촉되어 도전성이 형성되는데, 두께가 증가하는 경우 도전성 분말(11)의 내부로 전달되는 압력이 약해져 도전성이 형성되지 않은 경우가 있다. 따라서, PCR 소켓은 높이 방향으로의 두께의 제약을 받는 단점이 있다.
That is, the conductive powders 11 are brought into contact with each other by the pressure in the vertical direction, so that the conductivity is formed. When the thickness is increased, the pressure to be transmitted to the inside of the conductive powder 11 becomes weak, and conductivity may not be formed. Therefore, the PCR socket has a disadvantage that it is restricted in thickness in the height direction.

이에, 본 발명은 상기와 같은 문제점을 해소하기 위해 안출된 것으로서, 포고-핀 타입의 반도체 테스트 소켓이 갖는 단점과, PCR 소켓 타입의 반도체 테스트 소켓이 갖는 단점을 보완하여, 미세 패턴의 구현이 가능하면서도 높이 방향으로의 두께 제약을 극복할 수 있는 반도체 테스트 소켓을 제공하는데 그 목적이 있다.
SUMMARY OF THE INVENTION Accordingly, the present invention has been made in order to solve the above problems, and it is an object of the present invention to overcome the drawbacks of the pogo-pin type semiconductor test socket and the disadvantage of the PCR socket type semiconductor test socket, The present invention also provides a semiconductor test socket which can overcome the thickness limitation in the height direction.

상기 목적은 본 발명에 따라, 반도체 테스트 소켓에 있어서, 반도체 테스트 소켓에 있어서, 가로 방향으로 배열된 복수의 단위 패턴 유닛과, 인접한 한 쌍의 상기 단위 패턴 유닛 사이에 배치되어 상기 단위 패턴 유닛을 상호 절연시키는 복수의 절연 시트를 포함하며; 상기 각 단위 패턴 유닛은 탄성 및 절연성 재질로 마련되는 탄성 본체와, 상기 탄성 본체의 상기 가로 방향으로의 양측 표면에 각각 부착되는 절연성 재질의 제1 베이스 시트 및 제2 베이스 시트와, 상기 제1 베이스 시트에 깊이 방향을 따라 상호 이격된 상태로 형성되며, 각각이 상기 제1 베이스 시트의 상부 가장자리 영역으로부터 하부 가장자리 영역까지 연장 형성되는 복수의 제1 도전성 패턴 라인과, 상기 제2 베이스 시트에 상기 깊이 방향을 따라 상호 이격된 상태로 형성되며, 각각이 상기 제2 베이스 시트의 상부 가장자리 영역으로부터 하부 가장자리 영역까지 연장 형성되는 복수의 제2 도전성 패턴 라인을 포함하고; 상기 각 제1 도전성 패턴 라인의 상하 방향 양측 가장자리 영역이 상기 탄성 본체의 상부 표면 및 하부 표면에 각각 노출되도록, 상기 제1 베이스 시트의 상부 가장자리 영역 및 하부 가장자리 영역이 상기 탄성 본체의 상부 표면 및 하부 표면으로 절곡되고; 상기 제2 베이스 시트 및 상기 절연 시트는 상기 제1 베이스 시트의 상부 및 하부의 절곡된 영역보다 상부 및 하부로 각각 돌출되도록 마련되며; 상기 각 단위 패턴 유닛은 상부의 절곡된 영역에 노출되는 상기 각 제1 도전성 패턴 라인의 상부에 마련되어 대응하는 위치의 상기 제1 도전성 패턴 라인 및 상기 제2 도전성 패턴 라인과 전기적으로 연결되되 상호 절연된 복수의 제1 도전 분말부와, 하부의 절곡된 영역에 노출되는 상기 각 제1 도전성 패턴 라인의 하부에 마련되어 대응하는 위치의 상기 제1 도전성 패턴 라인 및 상기 제2 도전성 패턴 라인과 전기적으로 연결되되 상호 절연된 복수의 제2 도전 분말부를 더 포함하는 것을 특징으로 하는 반도체 테스트 소켓에 의해서 달성된다.According to the present invention, there is provided a semiconductor test socket comprising: a plurality of unit pattern units arranged in a transverse direction; and a plurality of unit pattern units arranged between a pair of adjacent unit pattern units, A plurality of insulating sheets to be insulated; Wherein each of the unit pattern units includes an elastic body provided with elastic and insulating materials, a first base sheet and a second base sheet of insulating material respectively attached to both side surfaces of the elastic body in the transverse direction, A plurality of first conductive pattern lines formed in a state of being spaced apart from each other in the depth direction of the sheet and each extending from an upper edge region to a lower edge region of the first base sheet; And a plurality of second conductive pattern lines each formed to extend from an upper edge region to a lower edge region of the second base sheet; The upper edge region and the lower edge region of the first base sheet are arranged on the upper surface and the lower surface of the elastic body so that the upper and lower edge regions of the first conductive pattern lines are respectively exposed on the upper surface and the lower surface of the elastic body, Bend to the surface; The second base sheet and the insulating sheet are provided so as to protrude above and below the folded regions of the upper and lower portions of the first base sheet, respectively; Wherein each of the unit pattern units is provided on an upper portion of each of the first conductive pattern lines exposed in the upper bent region and is electrically connected to the first conductive pattern line and the second conductive pattern line at corresponding positions, The first conductive pattern line and the second conductive pattern line are provided at a lower portion of each of the first conductive pattern lines exposed in the lower bent region and are electrically connected to the first conductive pattern line and the second conductive pattern line at corresponding positions And a plurality of second conductive powder portions which are mutually insulated from each other.

여기서, 상기 제1 베이스 시트 및 상기 제2 베이스 시트는 PI 필름 형태로 마련되고; 상기 제1 도전성 패턴 라인 및 상기 제2 도전성 패턴 라인은 각각 상기 PI 필름의 양측 표면에 형성된 도전층의 패터닝을 통해 형성될 수 있다.Here, the first base sheet and the second base sheet are provided in the form of a PI film; The first conductive pattern line and the second conductive pattern line may be formed through patterning of a conductive layer formed on both side surfaces of the PI film.

또한, 상기 제1 도전성 패턴 라인 및 상기 제2 도전성 패턴 라인은 상기 도전층의 패턴닝을 통해 형성된 패턴에 니켈 및 금의 순차적인 도금을 통해 형성될 수 있다.The first conductive pattern line and the second conductive pattern line may be formed through sequential plating of nickel and gold on a pattern formed through patterning of the conductive layer.

그리고, 상기 각 단위 패턴 유닛은 상부의 절곡된 영역의 상기 제1 베이스 시트에 상부에 부착되고, 상기 복수의 제1 도전 분말부를 상호 절연시키는 상부 절연 패드와, 하부의 절곡된 영역의 상기 제1 베이스 시트에 하부에 부착되고, 상기 복수의 제2 도전 분말부를 상호 절연시키는 하부 절연 패드를 더 포함하며; 상기 복수의 제1 도전 분말부는 상기 상부 절연 패드에 상기 깊이 방향을 따라 형성된 복수의 상부 충진공에 도전성 분말의 충진을 통해 형성되고, 상기 복수의 제2 도전 분말부는 상기 하부 절연 패드에 상기 깊이 방향을 따라 형성된 복수의 하부 충진공에 도전성 분말의 충진을 통해 형성될 수 있다.
Each of the unit pattern units includes an upper insulating pad which is attached to the upper portion of the first base sheet of the upper bent portion and insulates the plurality of first conductive powder portions from each other, Further comprising a lower insulating pad attached to the base sheet at a lower portion thereof for insulating the plurality of second conductive powder portions from each other; Wherein the plurality of first conductive powder portions are formed in the upper insulating pad by filling conductive powders in a plurality of upper charging holes formed along the depth direction and the plurality of second conductive powder portions are connected to the lower insulating pad in the depth direction A plurality of lower charge accumulating cavities may be formed through the filling of the conductive powder.

상기와 같은 구성에 따라 본 발명에 따르면, 포고-핀 타입의 반도체 테스트 소켓이 갖는 단점과, PCR 소켓 타입의 반도체 테스트 소켓이 갖는 단점을 보완하여, 미세 패턴의 구현이 가능하면서도 높이 방향으로의 두께 제약을 극복할 수 있는 반도체 테스트 소켓이 제공된다.
According to the present invention, the disadvantages of the pogo-pin type semiconductor test socket and the disadvantages of the PCR socket type semiconductor test socket can be overcome, so that it is possible to realize a fine pattern, A semiconductor test socket is provided that can overcome constraints.

도 1은 종래의 PCR 소켓이 적용된 반도체 테스트 장치의 단면을 도시한 도면이고,
도 2는 본 발명에 따른 반도체 테스트 소켓의 사시도이고,
도 3은 도 2의 Ⅲ-Ⅲ 선에 따른 단면도이고,
도 4 및 도 5는 본 발명에 따른 반도체 테스트 소켓의 단위 패턴 유닛의 구성을 설명하기 위한 도면이다.1 is a cross-sectional view of a semiconductor test apparatus to which a conventional PCR socket is applied,
2 is a perspective view of a semiconductor test socket according to the present invention,
3 is a sectional view taken along the line III-III in Fig. 2,
4 and 5 are views for explaining a configuration of a unit pattern unit of a semiconductor test socket according to the present invention.

이하에서는 첨부된 도면을 참조하여 본 발명에 따른 실시예들을 상세히 설명한다. 여기서, 본 발명에 따른 실시예들을 설명하는데 있어, 반도체 테스트 장치의 전체 구성은 도 1을 참조하여 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. Here, in describing the embodiments according to the present invention, the overall configuration of the semiconductor test apparatus will be described with reference to FIG.

본 발명에 따른 반도체 테스트 소켓(100)은, 도 2 내지 도 5에 도시된 바와 같이, 복수의 단위 패턴 유닛(100a)과, 복수의 절연 시트(140)를 포함한다.The semiconductor test socket 100 according to the present invention includes a plurality of unit pattern units 100a and a plurality of insulating sheets 140 as shown in Figs.

복수의 단위 패턴 유닛(100a)은 가로 방향으로 순차적으로 배열된다. 그리고, 절연 시트(140)는 인접한 한 쌍의 단위 패턴 유닛(100a) 사이에 각각 배치되어 인접한 단위 패턴 유닛(100a)을 상호 절연시킨다.The plurality of unit pattern units 100a are sequentially arranged in the lateral direction. The insulating sheet 140 is disposed between adjacent pair of unit pattern units 100a to mutually isolate adjacent unit pattern units 100a from each other.

여기서, 하나의 단위 패턴 유닛(100a)에는 상하 방향으로 도전 경로가 형성되며, 복수의 도전 경로가 깊이 방향으로 소정 간격 이격되고 전기적으로 절연된 상태로 형성된다. 그리고, 절연 시트(140)의 가로 방향으로의 양측 표면 각각에는 단위 패턴 유닛(100a)이 접합되며, 인접한 한 쌍의 단위 패턴 유닛(100a) 상호간은 절연 시트(140)에 의해 절연된다.Here, one unit pattern unit 100a is provided with a conductive path in a vertical direction, and a plurality of conductive paths are formed in a state of being electrically isolated from each other by a predetermined distance in the depth direction. A unit pattern unit 100a is bonded to both side surfaces in the transverse direction of the insulating sheet 140 and the adjacent pair of unit pattern units 100a are insulated by the insulating sheet 140. [

상기와 같은 구성에 따라, 하나의 단위 패턴 유닛(100a)에 깊이 방향을 따라 다수의 도전 경로가 형성되고, 복수의 단위 패턴 유닛(100a)이 가로 방향을 따라 절연 시트(140)를 사이에 두고 배열됨으로써, 도 1에 도시된 바와 같이, 매트릭스 형태의 도전 패턴이 반도체 테스트 소켓(100)에 형성 가능하게 된다.According to the above-described structure, a plurality of conductive paths are formed along a depth direction in one unit pattern unit 100a, and a plurality of unit pattern units 100a are arranged along the horizontal direction with the insulating sheet 140 therebetween As a result, a conductive pattern in the form of a matrix can be formed on the semiconductor test socket 100, as shown in Fig.

이하에서는, 도 2 내지 도 5를 참조하여 본 발명에 따른 단위 패턴 유닛(100a)에 대해 상세히 설명한다. 본 발명에 따른 단위 패턴 유닛(100a)은 탄성 본체(110), 제1 베이스 시트(120), 제2 베이스 시트(130), 복수의 제1 도전성 패턴 라인(121), 복수의 제2 도전성 패턴 라인(131), 제1 도전 분말부(150) 및 제2 도전 분말부(160)를 포함한다.Hereinafter, the unit pattern unit 100a according to the present invention will be described in detail with reference to FIGS. 2 to 5. FIG. The unit pattern unit 100a according to the present invention includes an elastic body 110, a first base sheet 120, a second base sheet 130, a plurality of first conductive pattern lines 121, Line 131, a first conductive powder portion 150, and a second conductive powder portion 160.

탄성 본체(110)는 하나의 단위 패턴 유닛(100a)의 전체 형상을 유지하는데, 탄성과 절연성 재질로 마련된다. 본 발명에서는 탄성 본체(110)가 실리콘 재질로 마련되는 것을 예로 한다. 여기서, 절연성을 갖는 탄성 본체(110)에 단위 패턴 유닛(100a) 사이에서도 일차적인 절연 효과를 제공할 수 있게 된다.The elastic body 110 maintains the overall shape of one unit pattern unit 100a, and is made of an elastic and insulating material. In the present invention, it is assumed that the elastic body 110 is made of a silicon material. Here, it is possible to provide a primary insulation effect between the unit pattern units 100a in the elastic body 110 having an insulation property.

또한, 탄성 본체(110)가 탄성을 갖도록 마련됨에 따라, 본 발명에 따른 단위 패턴 유닛(100a)이 반도체 테스트 소켓(100)에 적용되어 반도체 소자와 검사회로기판 사이에서 상호간을 전기적으로 연결할 때 반도체 소자나 검사회로기판과의 접촉시 탄성적인 접촉이 가능함으로써 반도체 소자, 예를 들어 BGA(Ball Grid Array) 타입의 반도체 소자의 볼의 파손을 방지할 수 있게 된다.In addition, since the elastic body 110 is made elastic so that the unit pattern unit 100a according to the present invention is applied to the semiconductor test socket 100 to electrically connect the semiconductor elements and the inspection circuit board to each other, It is possible to make elastic contact when the semiconductor device is brought into contact with the element or the inspection circuit board, thereby preventing breakage of balls of a semiconductor device, for example, a BGA (Ball Grid Array) type semiconductor device.

제1 베이스 시트(120)는 절연성 재질로 마련된다. 그리고, 제1 베이스 시트(120)는 탄성 본체(110)의 가로 방향으로의 일측 표면에 부착된다. 마찬가지로 제2 베이스 시트(130)는 절연성 재질로 마련되며, 탄성 본체(110)의 가로 방향으로의 타측 표면에 부착된다.The first base sheet 120 is made of an insulating material. The first base sheet 120 is attached to one lateral surface of the elastic body 110 in the transverse direction. Similarly, the second base sheet 130 is made of an insulating material and attached to the other surface in the transverse direction of the elastic body 110.

여기서, 제1 도전성 패턴 라인(121)은 제1 베이스 시트(120)에 깊이 방향을 따라 상호 이격된 상태, 즉 전기적으로 절연된 상태로 형성되는데, 각각의 제1 베이스 시트(120)의 상부 가장자리 영역으로부터 하부 가장자리 영역까지 연장 형성된다. 마찬가지로, 제2 도전성 패턴 라인(131)은 제2 베이스 시트(130)의 깊이 방향을 따라 상호 이격된 상태, 즉 전기적으로 절연된 상태로 형성되며, 각각의 제2 베이스 시트(130)의 사부 가장자리 영역으로부터 하부 가장자리 영역까지 연장 형성된다.Here, the first conductive pattern lines 121 are formed to be spaced apart from each other in the depth direction of the first base sheet 120, that is, in an electrically insulated state. And extends from the region to the lower edge region. Likewise, the second conductive pattern lines 131 are spaced apart from each other along the depth direction of the second base sheet 130, that is, in an electrically insulated state, And extends from the region to the lower edge region.

이 때, 도 2 내지 도 5에 도시된 바와 같이, 각각의 제1 도전성 패턴 라인(121)의 상하 방향 양측 가장자리 영역이 탄성 본체(110)의 상부 표면 및 하부 표면에 각각 노출되도록, 제1 베이스 시트(120)의 상부 가장자리 영역 및 하부 가장자리 영역이 탄성 본체(110)의 상부 표면 및 하부 표면으로 절곡된다.2 to 5, the upper and lower edges of the first conductive pattern lines 121 are exposed to the upper surface and the lower surface of the elastic body 110, respectively, The upper edge region and the lower edge region of the sheet 120 are bent to the upper surface and the lower surface of the elastic body 110.

여기서, 제2 베이스 시트(130) 및 절연 시트(140)는, 도 2 및 도 3에 도시된 바와 같이, 제1 베이스 시트(120)의 상부 및 하부의 절곡된 영역보다 상부 및 하부로 각각 돌출되도록 마련된다. 따라서, 도 3에 도시된 단면에 도시된 바와 같이, 제1 베이스 시트(120)를 사이에 두고 상부 및 하부의 절곡된 영역의 제2 베이스 시트(130)와 절연 시트(140) 사이에 공간이 형성된다.2 and 3, the second base sheet 130 and the insulating sheet 140 protrude above and below the upper and lower bent regions of the first base sheet 120, respectively, . 3, a space is formed between the second base sheet 130 and the insulating sheet 140 in the upper and lower folded regions with the first base sheet 120 interposed therebetween, .

그리고, 각각의 단위 패턴 유닛(100a)은 도 3에 도시된 바와 같이, 제1 도전 분말부(150)와 제2 도전 분말부(160)를 포함할 수 있다.Each of the unit pattern units 100a may include a first conductive powder portion 150 and a second conductive powder portion 160 as shown in FIG.

제1 도전 분말부(150)는 상부의 절곡된 영역에 노출되는 각각의 제1 도전성 패턴 라인(121)의 상부에 마련되는데, 깊이 방향을 따라 이격된 상태로 마련되어 상호 전기적으로 절연된다. 그리고, 각각의 제1 도전 분말부(150)는 대응하는 위치의 제1 도전성 패턴 라인(121) 및 제2 도전성 패턴 라인(131)을 전기적으로 연결한다.The first conductive powder part 150 is provided on each of the first conductive pattern lines 121 exposed in the upper folded area, and is provided in a state of being spaced apart in the depth direction and electrically insulated from each other. Each of the first conductive powder portions 150 electrically connects the first conductive pattern line 121 and the second conductive pattern line 131 at corresponding positions.

마찬가지로, 제2 도전 분말부(160)는 하부의 절곡된 영역에 노출되는 각각의 제2 도전성 패턴 라인(131)의 하부에 마련되는데, 깊이 방향을 따라 이격된 상태로 마련되어 상호 전기적으로 절연된다. 그리고, 각각의 제2 도전 분말부(160)는 대응하는 위치의 제1 도전성 패턴 라인(121) 및 제2 도전성 패턴 라인(131)을 전기적으로 연결한다.Likewise, the second conductive powder part 160 is provided below each of the second conductive pattern lines 131 exposed in the lower folded area, and is provided in a state of being spaced apart in the depth direction and electrically insulated from each other. Each of the second conductive powder portions 160 electrically connects the first conductive pattern line 121 and the second conductive pattern line 131 at corresponding positions.

여기서, 제1 도전 분말부(150)는, 도 4 및 도 5에 도시된 바와 같이, 상부의 절곡된 영역의 제1 베이스 시트(120)의 상부 부착된 상부 절연 패드(170)에 형성된 복수의 상부 충진공(171)에 도전성 분말의 충진되어 형성될 수 있다.4 and 5, the first conductive powder portion 150 may be formed by a plurality of (e.g., a plurality of) conductive pads 150 formed on the upper insulating pad 170 attached to the upper portion of the first base sheet 120 in the upper bent region And may be filled with conductive powder in the upper charging hole 171.

상부 절연 패드(170)는 실리콘과 같은 절연성 및 탄성을 갖는 재질로 마련되며, 제1 도전성 패턴 라인(121)의 패턴에 대응하는 형상으로 깊이 방향으로 복수의 상부 충진공(171)이 형성된다. 그리고, 상부 절연 패드(170)를 상부의 절곡 영역에 부착한 상태에서 각각의 상부 충진공(171)에 도전성 분말을 충진함으로써, 제1 도전 분말부(150)가 형성 가능하게 된다.The upper insulating pad 170 is made of an insulating and elastic material such as silicon and has a plurality of upper charge holes 171 formed in a depth direction corresponding to the pattern of the first conductive pattern line 121. The first conductive powder part 150 can be formed by filling conductive powder in the upper charging hole 171 in a state where the upper insulating pad 170 is attached to the upper bending area.

마찬가지로, 제2 도전 분말부(160)는, 도 4 및 도 5에 도시된 바와 같이, 하부의 절곡된 영역의 제2 베이스 시트(130)의 하부 부착된 하부 절연 패드(180)에 형성된 복수의 하부 충진공(181)에 도전성 분말의 충진되어 형성될 수 있다.4 and 5, the second conductive powder portion 160 may be formed by a plurality of (preferably two or more) conductive powder layers 160 formed on the lower insulating bottom pad 180 of the second base sheet 130 in the lower, And may be filled with conductive powder in the lower charging hole 181.

하부 절연 패드(180)는 실리콘과 같은 절연성 및 탄성을 갖는 재질로 마련되며, 제2 도전성 패턴 라인(131)의 패턴에 대응하는 형상으로 깊이 방향으로 복수의 하부 충진공(181)이 형성된다. 그리고, 하부 절연 패드(180)를 하부의 절곡 영역에 부착한 상태에서 각각의 하부 충진공(181)에 도전성 분말을 충진함으로써, 제2 도전 분말부(160)가 형성 가능하게 된다.The lower insulating pad 180 is made of an insulating and elastic material such as silicon and has a plurality of lower charge holes 181 formed in a depth direction corresponding to the pattern of the second conductive pattern line 131. The second conductive powder 160 can be formed by filling conductive powder into each of the lower charging holes 181 in a state where the lower insulating pad 180 is attached to the lower bending area.

상기와 같은 구성에 따라, 탄성 본체(110), 상부 절연 패드(170) 및 하부 절연 패드(180)가 반도체 소자 및 검사회로기판 사이에서의 전기적 접촉시 탄성을 유지시켜주고, 제1 도전 분말부(150) 및 제2 도전 분말부(160)가 각각 반도체 소자 및 검사회로기판에 접촉되는 경우, 제1 도전 분말부(150), 제1 도전성 패턴 라인(121) 및 제2 도전성 패턴 라인(131), 제2 도전 분말부(160)를 통해 반도체 소자와 검사회로기판이 전기적으로 연결 가능하게 된다.The elastic body 110, the upper insulating pad 170, and the lower insulating pad 180 maintain the elasticity during electrical contact between the semiconductor device and the inspection circuit board, The first conductive pattern line 121 and the second conductive pattern line 131 may be formed on the first conductive powder part 150 and the second conductive powder part 160, ), And the semiconductor element and the inspection circuit board can be electrically connected through the second conductive powder part 160.

이 때, 제1 도전성 패턴 라인(121) 및 제2 도전성 패턴 라인(131)이 상하 방향으로의 도전 패턴의 주요 라인을 형성함으로써, 상하 방향으로의 두께의 제약을 제거할 수 있게 된다.At this time, since the first conductive pattern line 121 and the second conductive pattern line 131 form the main line of the conductive pattern in the vertical direction, the restriction of the thickness in the vertical direction can be removed.

또한, 반도체 소자와 검사회로기판 간의 전기적 연결을 위해 반도체 테스트 소켓(100)의 상부 표면 및 하부 표면에 형성되는 도전 패턴 간의 간격은 제1 베이스 시트(120) 및 제2 베이스 시트(130)에 형성되는 도전성 패턴 라인의 간격과, 하나의 단위 패턴 유닛(100a)의 가로 방향으로의 두께를 조절하는 방법에 의해 결정할 수 있게 되어, 미세 간격의 반도체 소자의 테스트에도 적용이 가능하게 된다.The gap between the conductive patterns formed on the upper surface and the lower surface of the semiconductor test socket 100 for electrical connection between the semiconductor element and the test circuit board is formed in the first base sheet 120 and the second base sheet 130 And the thickness of one unit pattern unit 100a in the transverse direction, so that the present invention can be applied to a test of semiconductor devices with a small gap.

여기서, 본 발명에 따른 반도체 테스트 소켓(100)의 제1 베이스 시트(120) 및 제2 베이스 시트(130)는 PI 필름 형태로 마련되는 것을 예로 한다. 그리고, 제1 도전성 패턴 라인(121) 및 제2 도전성 패턴 라인(131)은 각각 PI 필름의 양측 표면에 형성된 도전층의 패터닝을 통해 형성되는 것을 예로 한다.
Here, the first base sheet 120 and the second base sheet 130 of the semiconductor test socket 100 according to the present invention are provided in the form of a PI film. The first conductive pattern line 121 and the second conductive pattern line 131 are formed through patterning of conductive layers formed on both side surfaces of the PI film, respectively.

보다 구체적으로 설명하면, PI 필름은 폴리이미드 소재의 필름 양측에 도전성을 갖는 도전층이 형성되어 있다. 여기서, 도전층은 구리 재질로 마련되는 것이 일반적이다.More specifically, in the PI film, a conductive layer having conductivity is formed on both sides of a polyimide film. Here, the conductive layer is generally made of a copper material.

이와 같은 PI 필름의 양측에 제1 도전성 패턴 라인(121)에 대응하는 마스크를 설치하고, 에칭을 통해 형성 패턴 이외의 영역을 제거하게 되면, 폴리이미드 소재의 제1 베이스 시트(120) 및 제2 베이스 시트(130)와, 제1 도전성 패턴 라인(121) 및 제2 도전성 패턴 라인(131)에 대응하는 형상의 도전층이 남게 된다.If a mask corresponding to the first conductive pattern line 121 is provided on both sides of the PI film and the region other than the formation pattern is removed by etching, the first base sheet 120 and the second base sheet 120 of the polyimide material, A conductive layer having a shape corresponding to the base sheet 130 and the first conductive pattern line 121 and the second conductive pattern line 131 remains.

여기서, 본 발명에서는 제1 도전성 패턴 라인(121) 및 제2 도전성 패턴 라인(131)은 도전층의 패턴닝을 통해 형성된 패턴에 니켈 및 금의 순차적인 도금을 통해 형성되는 것을 예로 하며, 이를 통해 니켈 및 금 도금 과정에서 제1 베이스 시트(120)(또는 제2 베이스 시트(130))의 양측에 형성된 상호 대응하는 위치의 제1 도전성 패턴 라인(121)이 제1 베이스 시트(120)의 상부 및 하부 끝단에서 상호 연결될 수 있다.Here, in the present invention, the first conductive pattern line 121 and the second conductive pattern line 131 are formed through sequential plating of nickel and gold on a pattern formed through patterning of a conductive layer, The first conductive pattern lines 121 at mutually corresponding positions formed on both sides of the first base sheet 120 (or the second base sheet 130) in the nickel and gold plating process are formed on the upper portion of the first base sheet 120 And at the lower end.

비록 본 발명의 몇몇 실시예들이 도시되고 설명되었지만, 본 발명이 속하는 기술분야의 통상의 지식을 가진 당업자라면 본 발명의 원칙이나 정신에서 벗어나지 않으면서 본 실시예를 변형할 수 있음을 알 수 있을 것이다. 발명의 범위는 첨부된 청구항과 그 균등물에 의해 정해질 것이다.
Although several embodiments of the present invention have been shown and described, those skilled in the art will appreciate that various modifications may be made without departing from the principles and spirit of the invention . The scope of the invention will be determined by the appended claims and their equivalents.

100 : 반도체 테스트 소켓 110 : 탄성 본체
120 : 제1 베이스 시트 121 : 제1 도전성 패턴 라인
130 : 제2 베이스 시트 131 : 제2 도전성 패턴 라인
140 : 절연 시트 150 : 제1 도전 분말부
160 : 제2 도전 분말부 170 : 상부 절연 패드
171 : 상부 충진공 180 : 하부 절연 패드
181 : 하부 절연 패드100: semiconductor test socket 110: elastic body
120: first base sheet 121: first conductive pattern line
130: second base sheet 131: second conductive pattern line
140: insulating sheet 150: first conductive powder part
160: second conductive powder part 170: upper insulating pad
171: upper charging chamber 180: lower insulating pad
181: Lower insulating pad

Claims

In a semiconductor test socket,
A plurality of unit pattern units arranged in the horizontal direction,
And a plurality of insulating sheets disposed between a pair of adjacent unit pattern units for mutually insulating the unit pattern units;
Each unit pattern unit
An elastic body provided with elastic and insulating materials,
A first base sheet and a second base sheet of an insulating material attached to both side surfaces of the elastic body in the transverse direction,
A plurality of first conductive pattern lines spaced apart from each other along the depth direction of the first base sheet and extending from an upper edge region to a lower edge region of the first base sheet,
A plurality of second conductive pattern lines spaced apart from each other in the depth direction on the second base sheet and each extending from an upper edge region to a lower edge region of the second base sheet;
The upper edge region and the lower edge region of the first base sheet are arranged on the upper surface and the lower surface of the elastic body so that the upper and lower edge regions of the first conductive pattern lines are respectively exposed on the upper surface and the lower surface of the elastic body, Bend to the surface;
And the second base sheet and the insulating sheet
The first base sheet is provided so as to protrude above and below the folded regions of the upper and lower portions of the first base sheet, respectively;
Each unit pattern unit
And a plurality of first conductive powders electrically connected to the first conductive pattern lines and the second conductive pattern lines at corresponding positions provided on the respective upper portions of the first conductive pattern lines exposed in the upper bent region, Wealth,
And a plurality of second conductive powders electrically connected to the first conductive pattern lines and the second conductive pattern lines at corresponding positions provided below the respective first conductive pattern lines exposed in the lower bent region and insulated from each other, Further comprising a plurality of semiconductor chips.

The method according to claim 1,
The first base sheet and the second base sheet are provided in the form of a PI film;
Wherein the first conductive pattern line and the second conductive pattern line are respectively formed through patterning of a conductive layer formed on both side surfaces of the PI film.

3. The method of claim 2,
Wherein the first conductive pattern line and the second conductive pattern line are formed through sequential plating of nickel and gold on a pattern formed through patterning of the conductive layer.

3. The method of claim 2,
Each unit pattern unit
An upper insulating pad attached to the first base sheet of the upper folded region and insulating the plurality of first conductive powder portions from each other,
Further comprising a lower insulating pad attached to the lower portion of the first base sheet in the bent region and insulating the plurality of second conductive powder portions from each other;
Wherein the plurality of first conductive powder portions are formed in the upper insulating pad by filling conductive powders in a plurality of upper charge cavities formed along the depth direction,
Wherein the plurality of second conductive powder portions are formed in the lower insulating pad by filling conductive powders in a plurality of lower charging holes formed along the depth direction.