KR101460742B1 - Method of manufacutruing semiconductor device structure - Google Patents
Method of manufacutruing semiconductor device structure Download PDFInfo
- Publication number
- KR101460742B1 KR101460742B1 KR1020130007326A KR20130007326A KR101460742B1 KR 101460742 B1 KR101460742 B1 KR 101460742B1 KR 1020130007326 A KR1020130007326 A KR 1020130007326A KR 20130007326 A KR20130007326 A KR 20130007326A KR 101460742 B1 KR101460742 B1 KR 101460742B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor
- lens
- encapsulant
- device structure
- semiconductor element
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 174
- 238000000034 method Methods 0.000 title claims abstract description 32
- 239000008393 encapsulating agent Substances 0.000 claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 claims abstract description 40
- 238000007789 sealing Methods 0.000 claims abstract description 34
- 239000003795 chemical substances by application Substances 0.000 claims abstract description 33
- 239000000463 material Substances 0.000 claims abstract description 23
- 238000005520 cutting process Methods 0.000 claims abstract description 13
- 238000003825 pressing Methods 0.000 claims abstract description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 32
- 239000000565 sealant Substances 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 20
- 239000000758 substrate Substances 0.000 description 11
- 239000000853 adhesive Substances 0.000 description 10
- 230000001070 adhesive effect Effects 0.000 description 10
- 239000000126 substance Substances 0.000 description 5
- 238000001723 curing Methods 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000006798 recombination Effects 0.000 description 4
- 238000005215 recombination Methods 0.000 description 4
- 229910052594 sapphire Inorganic materials 0.000 description 4
- 239000010980 sapphire Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000000149 argon plasma sintering Methods 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000000748 compression moulding Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000016 photochemical curing Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
본 개시는 반도체 소자 구조물을 제조하는 방법에 있어서, 플레이트 위에 반도체 발광소자인 반도체 소자를 위치 고정하는 단계;로서, 반도체 소자의 전극이 플레이트를 향하도록 위치 고정하는 단계; 반도체 소자를 봉지제로 덮는 단계; 홀이 형성된 마스크를 이용하여 봉지제를 가압하여, 홀 내로 봉지제가 유입되도록 하여 반도체 소자 위에 렌즈를 형성하는 단계; 그리고, 렌즈가 형성된 봉지제와 반도체 소자를 함께 절단하는 단계;를 포함하는 반도체 소자 구조물을 제조하는 방법에 관한 것이다.The present disclosure relates to a method of manufacturing a semiconductor device structure, the method comprising: positioning a semiconductor element, which is a semiconductor light emitting element, on a plate, the position of the electrode of the semiconductor element facing the plate; Covering the semiconductor element with an encapsulating material; Forming a lens on the semiconductor element by pressing the sealing agent using a mask having a hole to allow the sealing agent to flow into the hole; And cutting the semiconductor element together with the encapsulating agent having the lens formed thereon.
Description
본 개시(Disclosure)는 전체적으로 반도체 소자 구조물을 제조하는 방법에 관한 것으로, 특히 렌즈를 구비한 반도체 소자 구조물을 제조하는 방법에 관한 것이다.Disclosure relates generally to a method of manufacturing a semiconductor device structure, and more particularly to a method of manufacturing a semiconductor device structure with a lens.
여기기, 반도체 소자라 함은 반도체 발광소자(예: 레이저 다이오드), 반도체 수광소자(예: 포토 다이오드), p-n접합 다이오드 전기 소자, 반도체 트랜지스터 등을 포함하며, 대표적으로 3족 질화물 반도체 발광소자를 예로 들 수 있다. 3족 질화물 반도체 발광소자는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물 반도체층을 포함하는 발광다이오드와 같은 발광소자를 의미하며, 추가적으로 SiC, SiN, SiCN, CN와 같은 다른 족(group)의 원소들로 물질이나 이들 물질로 된 반도체층을 포함하는 것을 배제하는 것은 아니다.Examples of the excitation and semiconductor elements include semiconductor light emitting elements (e.g., laser diodes), semiconductor light receiving elements (e.g., photodiodes), pn junction diode electric elements, semiconductor transistors and the like. Representatively, a Group III nitride semiconductor light emitting element is exemplified . The III-nitride semiconductor light emitting device includes a compound semiconductor layer made of Al (x) Ga (y) In (1-xy) N (0? X? 1, 0? Y? 1, 0? X + Such as SiC, SiN, SiCN, and CN, but does not exclude the inclusion of a material or a semiconductor layer of these materials.
여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).Herein, the background art relating to the present disclosure is provided, and these are not necessarily meant to be known arts.
도 1은 종래의 반도체 발광소자의 일 예(Lateral Chip)를 나타내는 도면으로서, 반도체 발광소자는 기판(100), 기판(100) 위에, 버퍼층(200), 제1 도전성을 가지는 제1 반도체층(300), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(400), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(500)이 순차로 증착되어 있으며, 그 위에 전류 확산을 위한 투광성 전도막(600)과, 본딩 패드로 역할하는 전극(700)이 형성되어 있고, 식각되어 노출된 제1 반도체층(300) 위에 본딩 패드로 역할하는 전극(800)이 형성되어 있다. 여기서, 기판(100) 측이 패키지에 놓일 때, 장착면으로 기능한다.FIG. 1 is a diagram showing a conventional semiconductor light emitting device. The semiconductor light emitting device includes a
도 2는 종래의 반도체 발광소자의 다른 예(Flip Chip)를 나타내는 도면으로서, 반도체 발광소자는 기판(100; 예: 사파이어 기판), 기판(100) 위에, 제1 도전성을 가지는 제1 반도체층(300; 예: n형 GaN층), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(400; 예: InGaN/(In)GaN MQWs), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(500; 예: p형 GaN층)이 순차로 증착되어 있으며, 그 위에 기판(100) 측으로 빛을 반사시키기 위한 3층으로 된 전극막(901; 예: Ag 반사막), 전극막(902; 예: Ni 확산 방지막) 및 전극막(903; 예: Au 본딩층)이 형성되어 있고, 식각되어 노출된 제1 반도체층(300) 위에 본딩 패드로 기능하는 전극(800; 예: Cr/Ni/Au 적층 금속 패드)이 형성되어 있다. 여기서, 전극막(903) 측이 패키지에 놓일 때, 장착면으로 기능한다. 열방출 효율의 관점에서, 도 1에 도시된 래터럴 칩(Lateral Chip)보다 도 2에 도시된 플립 칩(Flip Chip) 또는 정션 다운형(Junction Down Type) 칩이 열방출 효율이 우수하다. 래터럴 칩이 80~180㎛의 두께를 가지는 사파이어 기판(100)을 통해 열을 외부로 방출해야 하는 반면에, 플립 칩은 활성층(400)에 가깝게 위치하는 금속으로 된 전극(901,902,903)을 통해 열을 방출할 수 있기 때문이다.2 is a diagram showing another example of a conventional semiconductor light emitting device (Flip Chip). A semiconductor light emitting device includes a substrate 100 (e.g., a sapphire substrate), a first semiconductor layer having a first conductivity An active layer 400 (e.g., InGaN / (In) GaN MQWs) that generates light through recombination of electrons and holes, a
도 15는 종래의 반도체 발광소자 패키지 또는 반도체 발광소자 구조물의 일 예를 나타내는 도면으로서, 반도체 발광소자 패키지는 리드 프레임(110,120), 몰드(130), 그리고 캐비티(140) 내에 수직형 반도체 발광소자(150; Vertical Type Light-emitting Chip)가 구비되어 있고, 캐비티(140)는 형광체(160)를 함유하는 봉지제(170)로 채워져 있다. 수직형 반도체 발광소자(150)의 하면이 리드 프레임(110)에 전기적으로 연결되고, 상면이 와이어(180)에 의해 리드 프레임(120)에 전기적으로 연결되어 있다. 수직형 반도체 발광소자(150)에서 나온 광(예: 청색광)의 일부가 형광체(160)를 여기시켜 형광체(160)가 광(예: 황색광)을 만들고, 이 광들(청색광+황색광)이 백색광을 만든다. 여기서, 몰드(130)-봉지제(170) 또는 리드 프레임(110,120)-몰드(130)-봉지제(170)가 수직형 반도체 발광소자를 담지한 채로, 반도체 발광소자 패키지의 지지체 즉, 캐리어(Carrier)로 역할한다. 15 is a diagram illustrating a conventional semiconductor light emitting device package or a semiconductor light emitting device structure. The semiconductor light emitting device package includes
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.This will be described later in the Specification for Implementation of the Invention.
여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).SUMMARY OF THE INVENTION Herein, a general summary of the present disclosure is provided, which should not be construed as limiting the scope of the present disclosure. of its features).
본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 반도체 소자 구조물을 제조하는 방법에 있어서, 플레이트 위에 반도체 발광소자인 반도체 소자를 위치 고정하는 단계;로서, 반도체 소자의 전극이 플레이트를 향하도록 위치 고정하는 단계; 반도체 소자를 봉지제로 덮는 단계; 홀이 형성된 마스크를 이용하여 봉지제를 가압하여, 홀 내로 봉지제가 유입되도록 하여 반도체 소자 위에 렌즈를 형성하는 단계; 그리고, 렌즈가 형성된 봉지제와 반도체 소자를 함께 절단하는 단계;를 포함하는 반도체 소자 구조물을 제조하는 방법이 제공된다.According to one aspect of the present disclosure, there is provided a method of fabricating a semiconductor device structure comprising: locating a semiconductor device, which is a semiconductor light emitting device, on a plate, Fixing the position to face the plate; Covering the semiconductor element with an encapsulating material; Forming a lens on the semiconductor element by pressing the sealing agent using a mask having a hole to allow the sealing agent to flow into the hole; And cutting the semiconductor element together with the encapsulation agent having the lens formed thereon.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.This will be described later in the Specification for Implementation of the Invention.
도 1은 종래의 반도체 발광소자의 일 예(Lateral Chip)를 나타내는 도면,
도 2는 종래의 반도체 발광소자의 다른 예(Flip Chip)를 나타내는 도면,
도 3은 본 개시에 따라 반도체 소자 구조물을 제조하는 방법의 일 예를 나타내는 도면,
도 4는 본 개시에 따라 플립 칩 패키지를 제조하는 방법의 일 예를 나타내는 도면,
도 5는 본 개시에 따라 반도체 소자 구조물을 제조하는 방법의 다른 예를 나타내는 도면,
도 6은 본 개시에 따른 반도체 소자 구조물의 일 예를 나타내는 도면,
도 7은 본 개시에 따라 반도체 소자 구조물을 제조하는 방법의 또 다른 예를 나타내는 도면,
도 8은 본 개시에 따른 반도체 소자 구조물의 다른 예를 나타내는 도면,
도 9는 본 개시에 따른 반도체 소자 구조물 사용의 일 예를 나타내는 도면,
도 10은 본 개시에 따라 반도체 소자 구조물을 제조하는 방법의 또 다른 예를 나타내는 도면,
도 11은 본 개시에 따른 반도체 소자 구조물의 또 다른 예를 나타내는 도면,
도 12은 본 개시에 따른 반도체 소자 구조물의 또 다른 예를 나타내는 도면,
도 13은 본 개시에 따른 반도체 소자 구조물의 또 다른 예를 나타내는 도면,
도 14는 본 개시에 따른 반도체 소자 구조물의 또 다른 예를 나타내는 도면,
도 15는 종래의 반도체 발광소자 패키지 또는 반도체 발광소자 구조물의 일 예를 나타내는 도면,
도 16 내지 도 18은 도 11에 도시된 반도체 소자 구조물을 제조하는 방법의 일 예를 나타내는 도면,
도 19는 본 개시에 따라 반도체 소자 구조물을 제조하는 방법의 또 다른 예를 나타내는 도면,
도 20은 본 개시에 따라 반도체 소자 구조물을 제조하는 방법의 또 다른 예를 나타내는 도면,
도 21 내지 도 23은 도 12에 도시된 반도체 소자 구조물을 제조하는 방법의 일 예를 나타내는 도면,
도 24는 도 14에 도시된 반도체 소자 구조물을 제조하는 방법의 일 예를 나타내는 도면,
도 25는 본 개시에 따른 홀이 형성된 마스크의 일 예를 나타내는 도면,
도 26은 본 개시에 따라 복수의 렌즈가 형성된 반도체 소자 구조물의 일 예를 나타내는 도면,
도 27은 도 24에 도시된 렌즈를 형성하는 원리를 설명하는 도면.1 is a view showing an example of a conventional semiconductor light emitting device (lateral chip)
2 is a view showing another example (Flip Chip) of a conventional semiconductor light emitting device,
Figure 3 shows an example of a method of manufacturing a semiconductor device structure in accordance with the present disclosure;
4 is a diagram illustrating an example of a method for manufacturing a flip chip package in accordance with the present disclosure;
5 is a diagram illustrating another example of a method of manufacturing a semiconductor device structure according to the present disclosure,
6 is a diagram illustrating an example of a semiconductor device structure according to the present disclosure;
7 is a diagram illustrating another example of a method of manufacturing a semiconductor device structure according to the present disclosure;
8 is a view showing another example of a semiconductor device structure according to the present disclosure,
9 is a diagram illustrating an example of the use of a semiconductor device structure in accordance with the present disclosure;
10 is a diagram illustrating another example of a method of manufacturing a semiconductor device structure according to the present disclosure;
11 is a diagram showing another example of a semiconductor device structure according to the present disclosure,
12 is a diagram showing another example of the semiconductor device structure according to the present disclosure,
13 is a diagram showing another example of a semiconductor device structure according to the present disclosure,
14 is a diagram showing another example of a semiconductor device structure according to the present disclosure,
15 is a view showing an example of a conventional semiconductor light emitting device package or a semiconductor light emitting device structure,
16 to 18 are views showing an example of a method of manufacturing the semiconductor device structure shown in FIG. 11,
19 is a diagram illustrating another example of a method of manufacturing a semiconductor device structure according to the present disclosure;
20 is a diagram illustrating another example of a method of manufacturing a semiconductor device structure according to the present disclosure;
Figs. 21 to 23 are views showing an example of a method of manufacturing the semiconductor device structure shown in Fig. 12,
24 is a view showing an example of a method of manufacturing the semiconductor device structure shown in FIG. 14,
25 is a view showing an example of a mask having a hole according to the present disclosure,
26 is a view showing an example of a semiconductor element structure in which a plurality of lenses are formed according to the present disclosure;
27 is a view for explaining the principle of forming the lens shown in Fig.
이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)). The present disclosure will now be described in detail with reference to the accompanying drawings.
도 3은 본 개시에 따라 반도체 소자 구조물을 제조하는 방법의 일 예를 나타내는 도면으로서, 플레이트(1)를 준비한 다음, 두 개의 전극(80,90)이 구비된 반도체 소자(2)를 접착제(3)를 이용하여 플레이트(1)에 위치 고정한다. 다음으로, 봉지제(4; encapsulating material)를 이용하여, 반도체 소자(2)를 감싼다. 다음으로, 플레이트(1)와 반도체 소자(2)를 분리한다. 플레이트(1)를 이루는 물질에는 특별한 제한이 없으며, 사파이어와 같은 물질을 사용하여도 좋고, 금속이나 유리 등의 평평평한 구조물을 사용하여도 좋다. 접착제(3)를 이루는 물질에도 특별한 제한이 없으며, 반도체 소자(2)를 플레이트(1)에 위치 고정만 할 수 있다면 어떠한 접착제여도 좋다. 봉지제(3)를 이루는 물질로는 종래에 LED 패키지에 사용되는 실리콘 에폭시가 사용될 수 있다. 봉지제(4)가 형성된 후, 반도체 소자(2)와 플레이트(1)의 분리는 접착제(3)를 녹일 수 있는 열을 가하거나, 접착제(3)를 녹일 수 있는 용제를 이용함으로써 가능하다. 열과 용제를 함께 사용하는 것도 가능하다. 또한 접착 테이프를 이용하는 것도 가능하다. 봉지제(4)는 종래에 사용되는 디스펜싱, 스크린 프린팅, 몰딩, 스핀 코팅 등의 방법으로 형성할 수 있으며, 광경화성 수지(UV경화성 수지)를 도포한 후, 광을 조사함으로써 형성하는 것도 가능하다. 플레이트(1)로 사파이어와 같이 투광성 플레이트가 사용되는 경우에, 플레이트(1) 측으로부터 광을 조사하는 것도 가능하다. 설명을 위해, 플레이트(1) 위에 하나의 반도체 소자(2)를 도시하였지만, 복수의 반도체 소자(2)를 플레이트(1) 위에 두고 공정을 행할 수 있다. 여기서 반도체 소자(2)는 두 개의 전극(80,90)을 가지는 것으로 설명되었지만, 그 수에 특별히 제한이 있는 것은 아니다. 예를 들어, 트랜지스터의 경우에 세 개의 전극을 가질 수 있다.3 is a diagram showing an example of a method of manufacturing a semiconductor device structure according to the present disclosure. After a
도 4는 본 개시에 따라 플립 칩 패키지를 제조하는 방법의 일 예를 나타내는 도면으로서, 반도체 소자(2)로서, 정션 다운 형 칩이 제시되어 있다. 정션 다운 형 칩으로서, 도 2에 도시된 것과 같은 플립 칩형 반도체 발광소자를 예로 들 수 있다. 따라서 반도체 발광소자는 도 2에서와 같이, 기판(100; 예: 사파이어 기판), 기판(100) 위에, 제1 도전성을 가지는 제1 반도체층(300; 예: n형 GaN층), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(400; 예: InGaN/(In)GaN MQWs), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(500; 예: p형 GaN층)이 순차로 증착되어 있으며, 그 위에 기판(100) 측으로 빛을 반사시키기 위한 3층으로 된 전극막(901; 예: Ag 반사막), 전극막(902; 예: Ni 확산 방지막) 및 전극막(903; 예: Au 본딩층)이 형성되어 있고, 식각되어 노출된 제1 반도체층(300) 위에 본딩 패드로 기능하는 전극(800; 예: Cr/Ni/Au 적층 금속 패드)이 형성된 구조를 가질 수 있다. 반도체 소자(2)는 두 개의 전극(80,90)을 가지며, 전극(90)은 도 2의 전극(901,902,903)과 같은 구성을 가져도 좋고, DBR(Distributed Bragg Reflector)과 금속 반사막의 조합으로 이루어져도 좋다. 전극(80)과 전극(90)은 SiO2와 같은 절연막(5)에 의해 전기적으로 절연되어 있다. 이후의 과정은 동일하며, 봉지제(4; encapsulating material)를 이용하여, 반도체 소자(2)를 감싼다. 다음으로, 플레이트(1)와 접착제(3)로부터 반도체 소자(2)를 분리한다.Fig. 4 is a diagram showing an example of a method for manufacturing a flip chip package according to the present disclosure. As a
도 5는 본 개시에 따라 반도체 소자 구조물을 제조하는 방법의 다른 예를 나타내는 도면으로서, 플레이트(1) 위에 복수의 반도체 소자(2,2)가 일체로 봉지제(4)에 의해 덮혀 있다. 플레이트(1)를 제거한 후, 반도체 소자(2,2)를 일체로서 하나의 패키지화하는 것이 용이해진다. 반도체 소자(2)와 반도체 소자(2)의 전기적 연결 방법에 대해서는 후술한다. 또한 이들을 도 3에서와 같이 개별적인 반도체 소자(2)로 분리하는 것도 가능하다. 이는 복수의 반도체 소자(2,2)를 플레이트(1)로부터 분리한 후, 쏘잉(sawing) 등의 공정을 통해 개별화함으로써 가능하다. 경화후 연성을 가지는 봉지제(4)를 사용함으로써, 연성 회로기판과의 결합을 한층 높일 수 있게 된다.5 is a diagram showing another example of a method of manufacturing a semiconductor device structure according to the present disclosure. A plurality of
도 6은 본 개시에 따른 반도체 소자 구조물의 일 예를 나타내는 도면으로서, 봉지제(4)의 측면(4a)이 경사지도록 형성되어 있다. 반도체 소자(2)가 발광소자인 경우에, 봉지제(4)가 다양한 각의 외면을 갖게 되어, 패키지 외부로의 광 추출 효율이 높아지게 된다. 스크린 프린팅시, 스크린 격벽을 경사지게 형성하여 측면(4a)의 형성이 가능하며, 쏘잉시, 끝이 뾰족한 커터를 이용함으로써 측면(4a)의 형성이 가능하다.6 is a view showing an example of a semiconductor element structure according to the present disclosure, in which the
도 7은 본 개시에 따라 반도체 소자 구조물을 제조하는 방법의 또 다른 예를 나타내는 도면으로서, 플레이트(1)가 제거된 후, SiO2와 같은 절연막(6)을 전극(80)과 전극(90)을 노출한 상태로 구비하고 있다. 이후, 전극(80)에 외부 전극(81)을 연결하고, 전극(90)에 외부 전극(91)을 형성하여, 종래의 패키지와 같은 구조로 만들 수 있게 된다. 외부 전극(81,91)은 종래 패키지의 리드 프레임에 대응할 수 있다. 또한 외부 전극(81,91)을 반사막으로 기능하도록 넓게 펼쳐 증착하는 것도 가능하다. 절연막(6)은 단순히 절연 기능만을 하여도 좋고, 외부 전극(81,91)에 의한 광 흡수를 줄이도록 SiO2/TiO2의 교대 적층구조를 형성하거나 DBR을 이루어도 좋다. 도 4에서와 같이 반도체 소자(2)가 절연막(5)을 구비하는 경우에는 절연막(6)이 생략될 수도 있다. 절연막(6)과 외부 전극(81,91)의 형성에 사용되는 증착 공정과 포토리쏘그라피 공정 등은 반도체 칩 공정에서 일반적인 것으로 당업자에 매우 익숙한 것이다. 외부 전극(81,91)을 구비함으로써, PCB, COB 등에의 장착이 보다 용이해질 수 있다. 필요한 경우에, 외부 전극(81,91) 없이 절연막(6)만을 구비하는 것도 가능하다. 절연막(6)은 반도체 소자(2)와 봉지제(4) 사이를 보호하는 기능을 할 뿐만 아니라, 봉지제(4)를 외부 전극(81,91) 형성 공정으로부터 보호하는 기능도 할 수 있다. 또한 절연막(6)을 백색 물질로 형성하여, 절연막(6)을 반사막으로 기능하게 할 수 있다. 예를 들어, 백색의 PSR(Photo Sloder Resist)을 절연막(6)으로 이용하거나, 코팅하여 사용할 수 있다. 예를 들어, 백색의 PSR을 스크린 프린팅 또는 스핀 코팅한 다음, 일반적인 포토리소그라피 공정을 통해 패터닝할 수 있다.7 shows another example of a method of manufacturing a semiconductor device structure according to the present disclosure. After the
도 8은 본 개시에 따른 반도체 소자 구조물의 다른 예를 나타내는 도면으로서, 전기적으로 직렬 연결된 반도체 소자(2A)와 반도체 소자(2B)가 구비되어 있다. 반도체 소자(2A)의 음(-) 전극(80A)과 반도체 소자(2B)의 양(+) 전극(90B)을 외부 전극(89)을 통해 연결함으로써 이러한 구성이 가능해진다. 미설명 부호 4는 봉지제이며, 6은 절연막이고, 90A은 반도체 소자(2A)의 양(+) 전극이며, 80B는 반도체 소자(2B)의 음(-) 전극이다. 이러한 구성을 통해, 모노리식 기판의 사용 없이, 봉지제(4)를 통해 일체화된 반도체 소자(2A,2B) 간의 전기적 연결을 형성할 수 있게 된다. 모노리식 기판의 경우에, 그 위의 반도체 소자의 구조가 동일하지만, 본 개시의 방법에 의하면, 반도체 소자(2A)와 반도체 소자(2B)가 같은 기능의 소자일 필요가 없다. 반도체 소자(2A,2B)를 병렬연결할 수 있음은 물론이다. 또한 봉지제(4)의 측면(4a)을 도 6에서와 같이 경사지게 형성할 수 있으며, 이러한 구성은 기존에 상상할 수 없었던 고전압(High-Voltage) 반도체 발광소자 패키지 내지는 반도체 발광소자 구조물을 가능하게 한다.FIG. 8 is a view showing another example of the semiconductor device structure according to the present disclosure, and includes a
도 9는 본 개시에 따른 반도체 소자 구조물 사용의 일 예를 나타내는 도면으로서, 반도체 소자(2C)는 인쇄회로기판(7)의 도선(7a)과 전극(80,90)이 직접 연결되어 있으며, 반도체 소자(2D)는 도선(7b)과 외부 전극(81,91)을 통해 연결되어 있다. 인쇄회로기판(7)은 연성 회로기판이어도 좋다.9A and 9B show an example of the use of the semiconductor device structure according to the present disclosure. In the
도 10은 본 개시에 따라 반도체 소자 구조물을 제조하는 방법의 또 다른 예를 나타내는 도면으로서, 도 2에 도시된 것과 같은 반도체 소자(2)가 구비되어 있으며, 반도체 소자(2)는 기판(100), 기판(100) 위에, 제1 도전성을 가지는 제1 반도체층(300), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(400), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(500)이 성장되며, 전극(80,90)이 형성되어 있다. 반도체 소자(2)를 접착제(3)를 이용해 플레이트(1)에 붙인 다음, 봉지제(4)로 덮기에 앞서, 기판(100)을 제거하고, 바람직하게는 광 취출 효율을 높이기 위해 거친 표면(301)을 형성한다. 이후의 과정은 동일하다. 기판(100)의 제거는 레이저 리프트 오프(Laser Lift-off)와 같은 공정에 의해 가능하며, 거친 표면(301)은 ICP(Inductively Coupled Plasma)와 같은 건식 식각을 통해 가능하다. 이것은 칩 레벨 레이저 리프트 오프를 가능하게 한다.Fig. 10 is a view showing another example of a method of manufacturing a semiconductor device structure according to the present disclosure. Fig. 10 is a view showing another example of a method of manufacturing a semiconductor device structure according to the present disclosure, A
도 11은 본 개시에 따른 반도체 소자 구조물의 또 다른 예를 나타내는 도면으로서, 봉지제(4)에 형광체가 포함되어 있다. YAG, Silicate, Nitride 형광체 등을 이용하여 원하는 색의 광을 발광할 수 있게 된다.11 shows another example of the semiconductor device structure according to the present disclosure, in which the
도 12은 본 개시에 따른 반도체 소자 구조물의 또 다른 예를 나타내는 도면으로서, 봉지제(4) 내에 또는 봉지제(4) 하부에 형광체층(8)이 형성되어 있다. 이는 봉지제(4) 내에서 형광체를 침전시키거나, 별도로 스핀 코팅하거나, 휘발성 액체에 담긴 형광체를 도포한 후 휘발시켜 형광체만 남긴 후 봉지제(4)로 덮음으로써 형성할 수 있다. 필요에 따라 복수의 형광체층(8)의 형성도 가능하다.12 shows another example of the semiconductor element structure according to the present disclosure, in which a
도 13은 본 개시에 따른 반도체 소자 구조물의 또 다른 예를 나타내는 도면으로서, 봉지제(4)에 광 취출 효율을 높이기 위한 거친 표면 또는 요철(4g)이 형성되어 있다. 거친 표면(4g)은 pressing, 나노임프린트(nanoimprint) 등의 성형을 통해 형성이 가능하다. 또한 bead 물질을 도포한 후, 에칭, 샌드블라스팅 등의 방법을 통해 형성하는 것도 가능하다. 거친 표면(4g)은 플레이트(1)의 분리 이전 또는 분리 이후에 형성될 수 있다.13 shows another example of the semiconductor device structure according to the present disclosure, in which the
도 14는 본 개시에 따른 반도체 소자 구조물의 또 다른 예를 나타내는 도면으로서, 봉지제(4)에 렌즈(4c)가 형성되어 있다. 바람직하게는 렌즈(4c)는 봉지제와 일체로 형성된다. 이러한 일체형 렌즈(4c)는 압축성형 등으로 방법으로 형성하는 것이 가능하다.Fig. 14 is a diagram showing another example of the semiconductor element structure according to the present disclosure, in which the
도 16 내지 도 18은 도 11에 도시된 반도체 소자 구조물을 제조하는 방법의 일 예를 나타내는 도면으로서, 반도체 소자(2,2)를 접착제(3)를 이용하여 플레이트(1)에 고정한 상태에서, 형광체가 함유된 봉지제(4), 즉 형광체층(8)으로 덮는다. 다음으로 도 17에 도시된 바와 같이, 플레이트(1)를 제거하고, 도 18에 도시된 바와 같이, 반도체 소자(2,2)를 서로 분리한다. 이러한 방법을 통해, 소위 형광체 내지는 형광체층(8)을 반도체 소자(2,2)에 컨포멀하게 코팅하는 것이 가능해진다. 형광체층(8)의 높이(V)와 폭(H)을 동일하게 하는 것이 가능하다. 이러한 방식의 컨포멀 코팅(봉지제(4)의 제거 내지는 형광체층(8)의 제거를 통한 컨포멀 코팅의 구성)은 종래에 스핀코팅, 스크린 프린팅 등의 방식으로 진행되던 컨포멀 코팅과 크게 구분된다.16 to 18 are views showing an example of a method for manufacturing the semiconductor device structure shown in Fig. 11. In the state where the
도 19는 본 개시에 따라 반도체 소자 구조물을 제조하는 방법의 또 다른 예를 나타내는 도면으로서, 도 18에서 제조된 반도체 소자(2,2)를 다시 접착제(3)를 이용하여, 플레이트(1) 위에 올려놓고, 다시 봉지제(4)를 도포한다. 봉지제(4)에 다른 형광체 및/또는 광 산란을 위한 소형 입자를 추가하는 것도 가능하다. 종래와 달리 형광체층(8)과 봉지제(4) 간의 경계면에 대한 용이한 형상 제어가 가능해진다. 또한 형광체층(8)의 외형 제어 및 형광체층(8)을 덮는 봉지제(4)의 외형 제어 모두가 용이하게 가능해진다. 반대로, 외부의 봉지제(4)에 형광체를 도입하고, 내부의 봉지제(4)에는 형광체를 도입하지 않을 수도 있다. 즉, 외부의 봉지제(4)가 형광체층이 되도록 하는 것도 가능하다. 이 경우에도 양자의 경계면 및 외형 제어가 가능하다는 점은 동일하다. 형광체층(8)을 구성하는 봉지제(4)와 형광체층(8)를 덮는 봉지제(4)는 서로 동일한 물질일 수 있지만, 서로 다른 특성(굴절률, 경도, 광투과성, 경화 속도 등)의 물질일 수도 있다. 따라서 본 실시예는 두 번 이상의 동일한 또는 서로 다른 봉지제가 적용되는 본 개시에 따른 반도체 소자 구조물의 제조 방법으로 확장될 수 있다. 형광체층(8)을 가지는 경우에, 반도체 소자는 반도체 발광소자이 적용이 적합하지만, 형광체가 함유되지 않은 경우에, 반도체 소자는 반드시 반도체 발광소자일 필요는 없다.Fig. 19 is a diagram showing another example of a method of manufacturing a semiconductor device structure according to the present disclosure. The
도 20은 본 개시에 따라 반도체 소자 구조물을 제조하는 방법의 또 다른 예를 나타내는 도면으로서, 도 16에서와 같이 형광체층(8)을 형성한 다음, 플레이트(1)를 제거하는 공정 없이, 형광체층(8)을 일부 제거하여 반도체 소자(2,2) 각각에 형광체층(8)이 컨포멀하게 형성된다. 이 후, 도 19에 따른 공정이 진행되는 경우에, 플레이트(1)의 사용을 한번으로 줄일 수 있는 이점을 가진다.20 is a view showing another example of a method of manufacturing a semiconductor device structure according to the present disclosure. After forming the
도 21 내지 도 23은 도 12에 도시된 반도체 소자 구조물을 제조하는 방법의 일 예를 나타내는 도면으로서, 도 20에 도시된 방법과 달리, 형광체층(8)을 완전히 제거하여 분리하지 않고, 일부를 남겨 두고 제거한다. 다음으로, 도 22에 도시된 바와 같이 봉지제(4)를 덮고, 도 23에 도시된 바와 같이, 반도체 소자(2,2)를 분리함으로써, 반도체 소자 구조물이 제조된다. 봉지제(4)가 도 13에 도시된 형상, 도 14에 도시된 형상 등 다양한 형상을 가질 수 있음은 물론이다.21 to 23 are views showing an example of a method for manufacturing the semiconductor device structure shown in Fig. 12, unlike the method shown in Fig. 20, in which the
도 24는 도 14에 도시된 반도체 소자 구조물을 제조하는 방법의 일 예를 나타내는 도면으로서, 도 16에 도시된 바와 같이, 반도체 소자(2,2)를 접착제(3)를 이용하여 플레이트(1)에 고정한 상태에서, 형광체가 함유된 봉지제(4), 즉 형광체층(8)으로 덮는다. 다음으로, 반도체 소자(2,2)를 분리하는 것이 아니라, 다시 봉지제(4)를 덮는다. 다음으로, 바람직하게는 봉지제(4)가 완전히 경화되기 전에, 도 25에 도시된 것과 같은 홀(11h)이 형성된 마스크(11)를 이용하여, 봉지제(4)를 가압하여, 렌즈(4c)를 형성한다. 마스크(11)는 예를 들어, 스테인레스 스틸, 알루미나 등의 재질로 이루어질 수 있으며, 특별한 제한이 있는 것은 아니다. 홀(11h)의 높이에도 특별히 제한이 있는 것은 아니며, 가압시 렌즈(4c)가 홀(11h) 내에 위치할 수 있으며, 홀(11h) 밖으로 노출될 수도 있다. 바람직하게는 마스크(11)를 그대로 둔 상태에서 렌즈(4c)가 형성된 봉지제(4c)를 경화시킨다. 필요에 따라, 마스크(11)의 이동을 제한하여, 렌즈(4c)의 높이를 조절할 수 있는 스톱퍼(12)가 구비될 수 있다. 예를들어, 형광체층(4,8)의 두께는 봉지제에 담는 형광체의 농도에 따라 다르나 0.01mm~수 mm까지 도포한 후, 봉지제 경화 온도 50~200도 범위에서 일백~일만 초 범위로 열처리한다. 그 후 상부 봉지제(4)의 두께는 만들고자 하는 렌즈(4c) 두께에 따라 달라지며, 보통 0.01mm~수 mm로 한다. 렌즈(4c)를 형성하기 위해서 상부 봉지제(4)를 마스크(11)가 놓인 상태에서 봉지제 경화 온도 50~200도에서 일백~일천 초, 마스크(11)를 제거한 상태에서 일백~일천 초 더 경화한다. 봉지제 종류 및 두께에 따라 달라지나, 예를 들어 실리콘 에폭시 성분의 봉지제를 0.6mm 두께로 하여 만든 렌즈(4c)의 반경은 약 0.7mm로 형성할 수 있다. 렌즈(4c)는 도 26에 도시된 것과 같이 복수의 렌즈(4c)가 형성될 수도 있다. 홀(11h)의 크기에 특별한 제한이 있는 것은 아니지만, 홀(11h)은 형성될 렌즈(4c)의 크기에 따라, 복수 개가 형성되는 경우에는 수 나노미터에서 수십 마이크로미터의 크기를 가질 수 있으며, 한 개가 형성되는 경우에 수백 마이크로미터에서 수 밀리미터의 크기를 가질 수 있다. 일반적으로 단면이 원형인 홀(11h)이 사용되지만 (그래서 전체로서 돔(dome) 형태인 렌즈(4c)가 형성되지만), 단면이 타원형, 사각형, 삼각형 등 다양한 형태의 홀(11h)이 이용될 수 있음은 물론이다. 필요에 따라, 하부 봉지제(4)만을 형광체층(8)으로 형성하여도 좋고, 상부 봉지제(4)에도 형광체를 함유하여도 좋고, 하부 봉지제(4)와 상부 봉지제(4)를 별도로 형성하지 않고, 일체로 형성하여도 좋다(필요에 따라 봉지제(4)가 한번만 도포될 수도 있다). 하부 봉지제(4)와 상부 봉지제(4)에 다른 형광체를 구비하는 것도 가능하며, 예를 들어 하부 봉지제(4)에 황색 형광체를 구비하고, 상부 봉지제(4)에 g황색 보다 장파장의 오렌지색(Orange) 및/또는 적색 형광체를 구비하는 것이 가능하다. 렌즈(4c)의 형성은 플레이트(1)의 제거 이전 및 이후에 행해질 수 있다. 도 19에 도시된 상태처럼 플레이트(1)의 제거 이전에, 렌즈(4c)를 형성할 수 있음을 물론이다. 또한 절연막(6) 및/또는 외부전극(81,91)이 형성된 상태에서 봉지제(4)를 코팅하고, 렌즈(4c)가 형성될 수 있음은 물론이다. 또한 도 17에 도시된 바와 같이, 플레이트(1)가 제거된 상태에서, 렌즈(4c)가 형성될 수 있음은 물론이다. 이때 플레이트(1)가 제거된 후에, 절연막(6) 및/또는 외부전극(81,91)이 먼저 형성되어도 좋고, 렌즈(4c)를 형성한 후에 절연막(6) 및/또는 외부전극(81,91)을 형성할 수 있음은 물론이다. 절연막(6) 및/또는 외부전극(81,91)을 형성한 후에 렌즈(4c)를 형성하는 경우에, 필요한 경우에, 플레이트(1)를 재차 붙여서 렌즈(4c)를 형성하거나, 절단 작업을 할 수 있다.Fig. 24 is a view showing an example of a method of manufacturing the semiconductor device structure shown in Fig. 14, in which the
예를 들어, 렌즈(4c)가 형성되는 패키지 제품의 경우, 형광체가 포함된 하부 봉지제(4,8)를 먼저 도포, 경화시킨 후 상부 봉지제(4)를 그 위에 도포, 경화 및 렌즈 성형을 진행한다. 후에 플레이트(1)를 분리하여 전극(80,90)을 노출시킨 다음, 다시 플레이트(1; 앞에서 사용된 플레이트를 그대로 사용할 필요는 없다.)를 접착제를 이용하여 렌즈(4c) 측에 부착하여 절연막(6)을 형성할 수도 있으며, 또한 플레이트(1) 없이 절연막(6)을 형성할 수도 있다. 이후, 전사 테이프와 같은 재료를 이용하여 전극(80,90) 측 또는 절연막(6) 측에 부착한다(플레이트(1)가 있는 경우 플레이트(1)를 제거한다.). 이후 렌즈(4c) 측에서 절연막(6) 측으로 다이싱을 진행하여 각개의 패키지로 분할할 수 있다. 또한 봉지제(4)를 경화한 후에, 플레이트(1)를 제거한 다음, 새로운 플레이트(1)를 봉지제(4) 위에 부착한 상태에서 전극(80,90)이 노출된 면 위로 절연막(6)을 형성하고, 절연막(6) 측에서 봉지제(4) 측으로 다이싱을 진행하여 분할한 후, 봉지제(4)에 부착된 플레이트(1)를 탈착시키면서, 전극(80,90) 측을 전사 시트로 옮기는 것도 가능하다.For example, in the case of the package product in which the
도 27은 도 24에 도시된 렌즈를 형성하는 원리를 설명하는 도면으로서, 홀(11h)이 형성된 마스크(11)를 이용하여 봉지제(4)를 가압하면, 홀(11h)의 상부가 개방되어 있으므로, 가압된 봉지제(4c)가 홀(11h)에 유입되어 봉지제(4c) 자체의 표면장력에 의해 렌즈(4c)를 형성하게 되는 것이다.Fig. 27 is a view for explaining the principle of forming the lens shown in Fig. 24. When the sealing
이하 본 개시의 다양한 실시 형태에 대하여 설명한다.Various embodiments of the present disclosure will be described below.
(1) 반도체 소자 구조물을 제조하는 방법에 있어서, 플레이트 위에 반도체 발광소자인 반도체 소자를 위치 고정하는 단계;로서, 반도체 소자의 전극이 플레이트를 향하도록 위치 고정하는 단계; 반도체 소자를 봉지제로 덮는 단계; 홀이 형성된 마스크를 이용하여 봉지제를 가압하여, 홀 내로 봉지제가 유입되도록 하여 반도체 소자 위에 렌즈를 형성하는 단계; 그리고, 렌즈가 형성된 봉지제와 반도체 발광소자를 함께 절단하는 단계;를 포함하는 반도체 소자 구조물을 제조하는 방법.(1) A method of manufacturing a semiconductor device structure, comprising the steps of: (a) fixing a semiconductor device, which is a semiconductor light emitting device, on a plate, Covering the semiconductor element with an encapsulating material; Forming a lens on the semiconductor element by pressing the sealing agent using a mask having a hole to allow the sealing agent to flow into the hole; And cutting the semiconductor light emitting element together with the encapsulant having the lens formed thereon.
(2) 렌즈를 형성하는 단계에서 마스크로 봉지제를 가압한 상태에서 렌즈를 경화하는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.(2) A method of manufacturing a semiconductor device structure, wherein the lens is cured while the encapsulant is pressed with a mask in the step of forming the lens.
(3) 렌즈를 형성하는 단계에서 마스크가 봉지제를 누르는 높이를 제한하는 스톱퍼를 이용하는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.(3) A method of manufacturing a semiconductor device structure using a stopper that limits the height at which the mask presses the sealant in the step of forming the lens.
(4) 봉지제는 반도체 소자를 둘러싸는 하부 봉지제와 렌즈가 형성되는 상부 봉지제를 포함하는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.(4) The method of manufacturing a semiconductor device structure according to any one of the preceding claims, wherein the encapsulant comprises a lower encapsulant surrounding the semiconductor device and an upper encapsulant forming the lens.
(5) 하부 봉지제는 형광체층인 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.(5) The method for producing a semiconductor device structure, wherein the lower sealing agent is a phosphor layer.
(6) 절단하는 단계에서, 봉지제에 하나의 렌즈가 구비되는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.(6) A method of manufacturing a semiconductor device structure, characterized in that, in the cutting step, one lens is provided in the sealing agent.
(7) 절단하는 단계에서, 봉지제에 복수 개의 렌즈가 구비되는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.(7) In the step of cutting, the sealing agent is provided with a plurality of lenses.
(8) 절단하는 단계에 앞서, 전극을 노출시키는 절연막 및 전극과 전기적으로 연결되는 외부 전극 중의 적어도 하나를 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.(8) forming at least one of an insulating film exposing the electrode and an external electrode electrically connected to the electrode prior to the step of cutting the semiconductor device structure.
(9) 절단하는 단계에 앞서, 플레이트를 제거하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.(9) removing the plate prior to the cutting step.
본 개시에 따른 하나의 반도체 소자 구조물을 제조하는 방법에 의하면, 반도체 소자 구조물 또는 패키지를 쉽게 제조할 수 있게 된다.The method of manufacturing a semiconductor device structure according to the present disclosure makes it possible to easily manufacture a semiconductor device structure or a package.
또한 본 개시에 따른 다른 반도체 소자 구조물을 제조하는 방법에 의하면, 봉지제가 캐리어로 역할하는 구조물 또는 패키지를 만들 수 있게 된다.Also, the method of fabricating another semiconductor device structure according to the present disclosure makes it possible to fabricate a structure or package in which the encapsulant acts as a carrier.
또한 본 개시에 따른 또 다른 반도체 소자 구조물을 제조하는 방법에 의하면, 투광성 봉지제가 캐리어로 역할하는 발광소자 구조물 또는 패키지를 만들 수 있게 된다.Further, according to another method of manufacturing a semiconductor device structure according to the present disclosure, a light emitting device structure or a package in which a transparent encapsulant serves as a carrier can be manufactured.
또한 본 개시에 따른 또 다른 반도체 소자 구조물을 제조하는 방법에 의하면, 복수의 반도체 소자를 쉽게 전기적으로 연결할 수 있게 된다.Further, according to another method of manufacturing a semiconductor device structure according to the present disclosure, a plurality of semiconductor devices can be easily electrically connected.
또한 본 개시에 따른 또 다른 반도체 소자 구조물을 제조하는 방법에 의하면, 다른 구조의 반도체 소자들을 쉽게 전기적으로 연결할 수 있게 된다.In addition, according to the method of manufacturing another semiconductor device structure according to the present disclosure, semiconductor devices of different structures can be easily electrically connected.
또한 본 개시에 따른 또 다른 반도체 소자 구조물을 제조하는 방법에 의하면, 렌즈가 구비된 반도체 소자를 용이하게 제조할 수 있게 된다.In addition, according to another method of manufacturing a semiconductor device structure according to the present disclosure, a semiconductor device having a lens can be easily manufactured.
100: 기판 200: 버퍼층 300,400,500: 반도체층100: substrate 200:
Claims (10)
플레이트 위에 반도체 발광소자인 반도체 소자를 위치 고정하는 단계;로서, 반도체 소자의 전극이 플레이트를 향하도록 위치 고정하는 단계;
반도체 소자를 투광성을 가지는 봉지제로 덮는 단계;
홀이 형성된 마스크를 이용하여 봉지제를 가압하여, 홀 내로 봉지제가 유입되도록 하여 반도체 소자 위에 렌즈를 형성하는 단계; 그리고,
렌즈가 형성된 봉지제와 반도체 소자를 함께 절단하는 단계;를 포함하는 반도체 소자 구조물을 제조하는 방법.A method of manufacturing a semiconductor device structure,
Positioning a semiconductor element, which is a semiconductor light emitting element, on a plate, the method comprising: positioning an electrode of the semiconductor element toward a plate;
Covering the semiconductor element with a light-transmitting encapsulant;
Forming a lens on the semiconductor element by pressing the sealing agent using a mask having a hole to allow the sealing agent to flow into the hole; And,
And cutting the semiconductor element together with the sealing agent with the lens formed thereon.
렌즈를 형성하는 단계에서 마스크로 봉지제를 가압한 상태에서 렌즈를 경화하는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.The method according to claim 1,
Wherein the lens is cured while the encapsulant is pressed with a mask in the step of forming the lens.
렌즈를 형성하는 단계에서 마스크가 봉지제를 누르는 높이를 제한하는 스톱퍼를 이용하는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.The method according to claim 1,
Characterized in that a stopper is used which limits the height at which the mask presses the sealant in the step of forming the lens.
봉지제는 반도체 소자를 둘러싸는 하부 봉지제와 렌즈가 형성되는 상부 봉지제를 포함하는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.The method according to claim 1,
Wherein the encapsulant comprises a bottom encapsulant surrounding the semiconductor element and an upper encapsulant over which the lens is formed.
하부 봉지제는 형광체층인 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.The method of claim 4,
Wherein the lower encapsulant is a phosphor layer.
절단하는 단계에서, 봉지제에 하나의 렌즈가 구비되는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.The method according to claim 1,
Characterized in that, in the cutting step, one lens is provided in the encapsulating material.
절단하는 단계에서, 봉지제에 복수 개의 렌즈가 구비되는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.The method according to claim 1,
Characterized in that, in the cutting step, a plurality of lenses are provided in the encapsulating material.
렌즈를 형성하는 단계에서 마스크로 봉지제를 가압한 상태에서 렌즈를 경화하는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.The method of claim 5,
Wherein the lens is cured while the encapsulant is pressed with a mask in the step of forming the lens.
절단하는 단계에 앞서, 전극을 노출시키는 절연막 및 전극과 전기적으로 연결되는 외부 전극 중의 적어도 하나를 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.The method according to claim 1,
Forming at least one of an insulating film exposing the electrode and an external electrode electrically connected to the electrode prior to the step of cutting the semiconductor device structure.
절단하는 단계에 앞서, 플레이트를 제거하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.
The method according to claim 1,
And removing the plate prior to the cutting step. ≪ RTI ID = 0.0 > 11. < / RTI >
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130007326A KR101460742B1 (en) | 2013-01-23 | 2013-01-23 | Method of manufacutruing semiconductor device structure |
PCT/KR2014/000648 WO2014116035A1 (en) | 2013-01-23 | 2014-01-23 | Method for manufacturing semiconductor device structure and semiconductor device structure using same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130007326A KR101460742B1 (en) | 2013-01-23 | 2013-01-23 | Method of manufacutruing semiconductor device structure |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20140094818A KR20140094818A (en) | 2014-07-31 |
KR101460742B1 true KR101460742B1 (en) | 2014-11-13 |
Family
ID=51740325
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020130007326A KR101460742B1 (en) | 2013-01-23 | 2013-01-23 | Method of manufacutruing semiconductor device structure |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101460742B1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20210399041A1 (en) * | 2020-06-18 | 2021-12-23 | Seoul Semiconductor Co., Ltd. | Light emitting module having a plurality of unit pixels, method of fabricating the same, and displaying apparatus having the same |
US20220149246A1 (en) * | 2020-11-12 | 2022-05-12 | Seoul Semiconductor Co., Ltd. | Light emitting module and method of manufacturing the same and display apparatus having the same |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008227119A (en) * | 2007-03-13 | 2008-09-25 | Shin Etsu Chem Co Ltd | Integral structure of light-emitting diode chip and lens, and its manufacturing method |
KR20100060867A (en) * | 2008-11-28 | 2010-06-07 | 삼성전기주식회사 | Method of manufacturing wafer level package |
KR20120032899A (en) * | 2010-09-29 | 2012-04-06 | 삼성엘이디 주식회사 | Light emitting diode package and manufacturing method for the same |
-
2013
- 2013-01-23 KR KR1020130007326A patent/KR101460742B1/en active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008227119A (en) * | 2007-03-13 | 2008-09-25 | Shin Etsu Chem Co Ltd | Integral structure of light-emitting diode chip and lens, and its manufacturing method |
KR20100060867A (en) * | 2008-11-28 | 2010-06-07 | 삼성전기주식회사 | Method of manufacturing wafer level package |
KR20120032899A (en) * | 2010-09-29 | 2012-04-06 | 삼성엘이디 주식회사 | Light emitting diode package and manufacturing method for the same |
Also Published As
Publication number | Publication date |
---|---|
KR20140094818A (en) | 2014-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101476771B1 (en) | Semiconductor device structure and method of manufacutruing the same | |
TWI407591B (en) | White-light light emitting diode chips and fabrication methods thereof | |
US9773950B2 (en) | Semiconductor device structure | |
KR20150107086A (en) | Semiconductor device structure and method of manufacutruing the same | |
US8138509B2 (en) | Light emitting device having luminescent layer with opening to exposed bond pad on light emitting die for wire bonding pad to substrate | |
US9660148B2 (en) | Method for manufacturing light emitting device, and light emitting device | |
JP2012199411A (en) | Light emitting device | |
US9831379B2 (en) | Method of manufacturing light emitting device | |
KR101461154B1 (en) | Method of manufacutruing semiconductor device structure | |
KR101291092B1 (en) | Method of manufacutruing semiconductor device structure | |
KR101360324B1 (en) | Method of manufacutruing semiconductor device structure | |
KR101460742B1 (en) | Method of manufacutruing semiconductor device structure | |
KR101465708B1 (en) | Method of manufacturing a semiconductor device structure | |
KR101450216B1 (en) | Method of manufacutruing semiconductor device structure | |
KR101494440B1 (en) | Method of manufacutruing semiconductor device structure and semiconductor device structure using the method | |
KR101300463B1 (en) | Method of manufacutruing semiconductor device structure | |
KR101299563B1 (en) | Method of manufacutruing semiconductor device structure | |
KR101299562B1 (en) | Semiconductor device structure | |
KR102089496B1 (en) | Semiconductor light emitting structure and method ofmanufacturing the same | |
KR101461153B1 (en) | Method of manufacutruing semiconductor device structure | |
KR101464326B1 (en) | Method of manufacutruing semiconductor device structure | |
KR20140048178A (en) | Method of manufacutruing semiconductor device structure | |
KR101543724B1 (en) | Semiconductor light emitting device and method of manufacturing the same | |
KR101538083B1 (en) | Semiconductor device structure | |
KR101779084B1 (en) | Semicondutor light emitting device structure and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20191002 Year of fee payment: 6 |