[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101453003B1 - Dc-dc converter - Google Patents

Dc-dc converter Download PDF

Info

Publication number
KR101453003B1
KR101453003B1 KR1020130076496A KR20130076496A KR101453003B1 KR 101453003 B1 KR101453003 B1 KR 101453003B1 KR 1020130076496 A KR1020130076496 A KR 1020130076496A KR 20130076496 A KR20130076496 A KR 20130076496A KR 101453003 B1 KR101453003 B1 KR 101453003B1
Authority
KR
South Korea
Prior art keywords
signal
output
pulse
state
pulse width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020130076496A
Other languages
Korean (ko)
Inventor
김민성
Original Assignee
(주)태진기술
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)태진기술 filed Critical (주)태진기술
Priority to KR1020130076496A priority Critical patent/KR101453003B1/en
Application granted granted Critical
Publication of KR101453003B1 publication Critical patent/KR101453003B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/10—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers
    • H02H7/12—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers for static converters or rectifiers
    • H02H7/1213—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers for static converters or rectifiers for DC-DC converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/26—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to difference between voltages or between currents; responsive to phase angle between voltages or between currents
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명은 DC-DC 컨버터에 관한 것으로서, DC-DC 컨버터는 기준 전압과 DC-DC 컨버터에서 출력되어 인가되는 피드백 전압 간의 전압차에 해당하는 출력 신호를 출력하는 오차 증폭부, 오차 증폭부에서 출력되는 신호와 톱니파 신호를 입력받아 펄스폭 변조를 실시하여 펄스폭 변조 신호를 출력하는 펄스폭 변조부, 톱니파 신호가 하강 상태를 유지하는 동안 고레벨 상태를 유지하고 톱니파 신호가 상승 상태일 때 저레벨 상태를 유지하는 펄스파 신호와 펄스폭 변조부의 펄스폭 변조 신호를 입력받아 펄스폭 변조 신호가 고레벨을 상태를 유지하는 동안 저레벨 상태를 출력하여, 톱니파 신호의 상태와 펄스폭 변조 신호의 상태에 따라 해당 크기의 펄스폭을 갖는 신호를 출력하는 펄스 출력 제어부, 그리고 펄스 출력 제어부에서 출력되는 신호에 따라 서로 반대로 동작하여 펄스 발진 동작을 실시하는 제1 및 제2 스위칭 소자를 포함하고, 상기 펄스 출력 제어부는 오차 증폭부에서 출력되는 신호의 레벨이 톱니파 신호의 최저 레벨 이하일 경우, 제1 스위칭 소자의 상태는 턴오프되어 펄스 스킵이 구현된다. 이로 인해, DC-DC 컨버터의 전력 소모가 감소되고, 펄스 스킵이 진행되는 동안 펄스 생성에 관여하는 회로가 디스에이블(disable)되어 경부하 시 DC-DC 컨버터에서 소비되는 전력이 크게 줄어든다. The DC-DC converter includes an error amplifier for outputting an output signal corresponding to a voltage difference between a reference voltage and a feedback voltage output from the DC-DC converter, A pulse width modulating section for receiving a signal and a sawtooth signal to output a pulse width modulated signal and outputting a pulse width modulated signal while maintaining a high level state while the sawtooth signal is kept in a falling state and a lowlevel state when the sawtooth signal is rising And outputs a low level state while the pulse width modulation signal is maintained at the high level by receiving the pulsed wave signal and the pulse width modulation signal of the pulse width modulation unit to maintain the state of the sawtooth wave signal and the pulse width modulation signal, And a pulse output control section for outputting a signal having a pulse width of And the pulse output control section controls the pulse output control section such that the state of the first switching element is the same as the state of the first switching element when the level of the signal output from the error amplifier section is equal to or lower than the lowest level of the sawtooth signal The pulse skip is implemented. As a result, the power consumption of the DC-DC converter is reduced, and the circuit involved in pulse generation is disabled while pulse skipping is in progress, so that the power consumed by the DC-DC converter at light load is greatly reduced.

Description

DC-DC 컨버터{DC-DC CONVERTER}[0001] DC-DC CONVERTER [0001]

본 발명은 DC-DC 컨버터에 관한 것이다. The present invention relates to a DC-DC converter.

일반적으로 DC(direct current)-DC 컨버터(DC-DC converter)인 동기식 스위칭 레귤레이터(switching regulator)에서는 인덕터(inductor)에 교류 전류를 흐르게 하기 위해, 푸시풀(push pull) 형식으로 서로 접속된 PMOS 트랜지스터와 NMOS 트랜지스터와 같은 2개의 스위칭 소자를 구비한다. In a synchronous switching regulator, which is generally a DC (direct current) -DC converter, a PMOS transistor connected in the form of a push pull to flow an alternating current to an inductor And two switching elements such as an NMOS transistor.

이러한 DC-DC 컨버터가 정상적인 경우, 일정한 간격으로 펄스(pulse)를 지속적으로 발생한다.When these DC-DC converters are normal, they continuously generate pulses at regular intervals.

이때, DC-DC 컨버터에 연결된 부하의 상태가 경부하 상태일 경우, 인덕터에 흐르는 전류가 NMOS 트랜지스터로 역류하는 것을 방지하기 위해 NMOS 트랜지스터를 오프시킨다.At this time, when the load connected to the DC-DC converter is in the light load state, the NMOS transistor is turned off to prevent the current flowing in the inductor from flowing back to the NMOS transistor.

이런 상태에게 펄스가 정성적으로 발생하면, 인덕터에 저장되어 있는 전류에 의해 DC-DC 컨버터의 출력 전압이 상승하게 되고, 이로 인해 DC-DC 컨버터가 불안정하게 동작하며, DC-DC 컨버터의 효율 또한 매우 낮아진다.If a pulse occurs qualitatively in this state, the current stored in the inductor will cause the output voltage of the DC-DC converter to rise, which causes the DC-DC converter to operate unstably, and the efficiency of the DC- Very low.

따라서 본 발명이 이루고자 하는 기술적 과제는 경부하 시, DC-DC 컨버터에 대한 동작의 신뢰성을 향상시키기 위한 것이다.SUMMARY OF THE INVENTION Accordingly, the present invention has been made keeping in mind the above problems occurring in the prior art, and an object of the present invention is to improve the operation reliability of the DC-DC converter.

본 발명이 이루고자 하는 다른 기술적 과제는 경부하 시 DC-DC 컨버터의 효율을 향상시키기 위한 것이다. Another technical problem to be solved by the present invention is to improve the efficiency of a DC-DC converter under light load.

본 발명의 한 특징에 따른 DC-DC 컨버터는 기준 전압과 상기 DC-DC 컨버터에서 출력되어 인가되는 피드백 전압 간의 전압차에 해당하는 출력 신호를 출력하는 오차 증폭부, 상기 오차 증폭부에서 출력되는 신호와 톱니파 신호를 입력받아 펄스폭 변조를 실시하여 펄스폭 변조 신호를 출력하는 펄스폭 변조부, 상기 톱니파 신호가 하강 상태를 유지하는 동안 고레벨 상태를 유지하고 상기 톱니파 신호가 상승 상태일 때 저레벨 상태를 유지하는 펄스파 신호와 상기 펄스폭 변조부의 상기 펄스폭 변조 신호를 입력받아 상기 펄스폭 변조 신호가 고레벨을 상태를 유지하는 동안 저레벨 상태를 출력하여, 상기 톱니파 신호와 상태 펄스폭 변조 신호의 상태에 따라 해당 크기의 펄스폭을 갖는 신호를 출력하는 펄스 출력 제어부, 그리고 상기 펄스 출력 제어부에서 출력되는 상기 신호에 따라 서로 반대로 동작하여 펄스 발진 동작을 실시하는 제1 및 제2 스위칭 소자를 포함하고, 상기 펄스 출력 제어부는 상기 오차 증폭부에서 출력되는 신호의 레벨이 상기 톱니파 신호의 최저 레벨 이하일 경우, 상기 제1 스위칭 소자의 상태는 턴오프되어 펄스 스킵이 구현된다.According to an aspect of the present invention, there is provided a DC-DC converter including an error amplifier for outputting an output signal corresponding to a voltage difference between a reference voltage and a feedback voltage outputted from the DC-DC converter, And a pulse width modulation unit for receiving a sawtooth signal and outputting a pulse width modulation signal by performing pulse width modulation on the sawtooth wave signal while maintaining a high level state while the sawtooth signal is maintained in a falling state, And outputs a low level state while the pulse width modulation signal is maintained at a high level by receiving the pulse wave signal to be maintained and the pulse width modulation signal of the pulse width modulation section and outputs a low level state to the state of the sawtooth wave signal and the state pulse width modulation signal A pulse output control unit for outputting a signal having a pulse width of a corresponding size, Wherein the pulse output control unit controls the pulse output of the first and second switching elements so that the level of the signal output from the error amplifier is equal to or lower than the lowest level of the sawtooth signal , The state of the first switching device is turned off to implement a pulse skip.

상기 펄스 출력 제어부는 상기 펄스파 신호가 셋트 단자로 입력되고 상기 펄스폭 변조 신호가 리셋 단자로 입력되는 RS 래치, 상기 RS 래치의 출력 단자에 입력 단자가 연결되어 있고 제1 스위칭 소자에 출력 단자가 연결되어 있는 인버터, 그리고 상기 RS 래치의 출력 단자에 일측 입력 단자가 연결되어 있고 제2 스위칭 소자에출력 단자가 연결되어 있는 부정 논리합 게이트를 포함할 수 있다.The pulse output control unit includes an RS latch in which the pulse wave signal is input to the set terminal and the pulse width modulation signal is input to the reset terminal, an input terminal is connected to the output terminal of the RS latch, And a NOR gate having one input terminal connected to an output terminal of the RS latch and an output terminal connected to the second switching element.

상기 펄스 출력 제어부는 상기 제2 스위칭 소자에 흐르는 역전류를 감지하여 상기 부정 논리합 게이트의 동작을 제어하는 역전류 방지부를 더 포함할 수 있고, 상기 역전류 방지부는 상기 제2 스위칭 소자에 역전류가 감지되면 출력 단자의 상태를 저레벨 상태에서 고레벨 상태로 변환하여 상기 부정 논리합 게이트의 타측 입력 단자로 출력하는 것이 좋다.The pulse output control unit may further include a reverse current blocking unit for detecting an inverse current flowing through the second switching unit to control operation of the NOR gate, The state of the output terminal is changed from the low level state to the high level state and output to the other input terminal of the NOR gate.

이러한 특징에 따르면, DC-DC 컨버터의 상태가 경부하 상태일 때, 펄스 스킵(pulse skip) 동작에 의해 제1 및 제2 스위칭 소자의 펄스 발진 동작이 중단된다. 따라서, 경부하 상태일 경우 DC-DC 컨버터의 동작 신뢰성이 증가하고 또한 DC-DC 컨버터의 효율이 향상된다.According to this aspect, when the DC-DC converter is in the light load state, the pulse oscillation operation of the first and second switching elements is stopped by the pulse skip operation. Therefore, in the light load state, the operation reliability of the DC-DC converter is increased and the efficiency of the DC-DC converter is also improved.

도 1은 본 발명의 한 실시예에 따른 DC-DC 컨버터의 회로도이다.
도 2은 도 1에 도시한 DC-DC 컨버터에서 부하의 상태가 정상 상태일 때 DC-DC 컨버터의 신호들의 파형도이다.
도 3는 도 1에 도시한 DC-DC 컨버터의 인덕터에서 출력되는 전류를 도시한 파형도이다.
도 4은 도 1에 도시한 DC-DC 컨버터에서 부하의 상태가 경부하일 때 DC-DC 컨버터의 신호들의 파형도이다.1 is a circuit diagram of a DC-DC converter according to an embodiment of the present invention.
FIG. 2 is a waveform diagram of signals of the DC-DC converter when the state of the load in the DC-DC converter shown in FIG. 1 is in a normal state. FIG.
3 is a waveform diagram showing the current output from the inductor of the DC-DC converter shown in Fig.
4 is a waveform diagram of signals of the DC-DC converter when the state of the load is light load in the DC-DC converter shown in FIG.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. In order to clearly illustrate the present invention, parts not related to the description are omitted, and similar parts are denoted by like reference characters throughout the specification.

그러면 첨부한 도면을 참고로 하여 본 발명의 한 실시예에 따른 DC-DC 컨버터에 대하여 설명한다.Hereinafter, a DC-DC converter according to an embodiment of the present invention will be described with reference to the accompanying drawings.

도 1을 참고로 하면, 본 발명의 한 실시예에 따른 DC-DC 컨버터(10)는 부하(1)에 연결되어 있고, 펄스 출력부(110)와 펄스 출력부(110)에 연결되어 있는 펄스 출력 제어부(120)를 구비한 스위칭 소자 구동부(100), 스위칭 소자 구동부(100)의 펄스 출력 제어부(120)에 연결되어 있는 제1 및 제2 트랜지스터(M1, M2), 제1 및 제2 트랜지스터(M1, M2)의 공통 단자에 연결되어 있는 인덕터(L1), 인덕터(L1)와 접지 사이에 연결되어 있는 커패시터(C1), 그리고 인덕터(L1)와 접지 사이에 직렬로 연결되어 있고 피드백 전압(VFB)을 출력하는 저항(R1 R2)을 구비한다. 1, a DC-DC converter 10 according to an embodiment of the present invention is connected to a load 1 and includes a pulse output unit 110 and a pulse output unit 110, The first and second transistors M1 and M2 connected to the pulse output control unit 120 of the switching element driving unit 100 and the first and second transistors M1 and M2 connected to the output control unit 120, A capacitor C1 connected between the inductor L1 and the ground and a capacitor C1 connected in series between the inductor L1 and the ground and connected to the common terminal of the inductor L1 and the feedback voltage And a resistor R1 R2 for outputting V FB .

펄스 출력부(110)는 기준 전압(Vref)을 생성하는 기준 전압 생성부(101), 기준 전압 생성부(101)와 피드백 전압(VFB)에 연결되어 있는 오차 증폭부(102), 교류 신호를 발진하는 발진부(oscillator)(103), 그리고 발진부(103)의 제1 출력단자(A)와 오차 증폭부(102)와 연결되어 있는 펄스폭 변조(pulse width modulation)부(104)를 구비한다.The pulse output unit 110 includes a reference voltage generating unit 101 for generating a reference voltage Vref, an error amplifier 102 connected to the reference voltage generating unit 101 and the feedback voltage V FB , And a pulse width modulation unit 104 connected to the first output terminal A of the oscillation unit 103 and the error amplifier unit 102 .

기준 전압 발생부(101)는 정해진 크기의 값을 갖는 기준 전압(Vref)을 출력한다. 이때, 기준 전압(Vref)은 DC-DC 컨버터(10)의 이상적인 출력 전압의 값을 기초로 하여 정해진다.The reference voltage generating unit 101 outputs a reference voltage Vref having a predetermined value. At this time, the reference voltage Vref is determined based on the value of the ideal output voltage of the DC-DC converter 10.

오차 증폭부(error amplifier, E-AMP)(102)는 기준 전압 발생부(101)에서 출력되는 기준 전압(Vref)과 DC-DC 컨버터(10)의 출력 전압에 대한 피드백 전압(VFB)을 입력 단자로 입력 받아, 이들 전압(Vref, VFB)에 대한 전압차를 생성하여 출력한다.An error amplifier (E-AMP) 102 compares the reference voltage Vref output from the reference voltage generator 101 and the feedback voltage V FB with respect to the output voltage of the DC-DC converter 10 Input terminals, and generates and outputs a voltage difference between these voltages Vref and V FB .

따라서 오차 증폭부(102)에서 출력되는 전압차는 DC-DC 컨버터(10)에서 출력되는 출력 전압의 크기에 따라 증가하거나 감소한다.Therefore, the voltage difference output from the error amplifier 102 increases or decreases according to the magnitude of the output voltage output from the DC-DC converter 10. [

발진부(103)는 이미 정해진 크기의 주기를 갖는 교류 신호를 출력한다.The oscillation unit 103 outputs an AC signal having a period of a predetermined magnitude.

본 예에서, 발진부(103)는 제1 및 제2 출력 단자(A, B)로 각각 서로 다른 두 개의 교류 신호를 출력하는데, 제1 출력 단자(A)를 통해 발진부(103)는 톱니파 신호(VSAW)를 출력하고 제2 출력 단자(B)를 통해 펄스파 신호(VPULSE)를 출력한다.In this example, the oscillation unit 103 outputs two different AC signals to the first and second output terminals A and B, respectively. The oscillation unit 103 via the first output terminal A outputs the sawtooth signal V SAW and outputs the pulse wave signal V PULSE through the second output terminal B. [

펄스폭 변조부(104)는 오차 증폭부(102)에서 출력되는 전압과 발진부(103)의 제1 출력단자(A)에서 출력되는 톱니파 신호(VSAW)에 기초해 펄스폭 변조를 실시하여, 해당하는 펄스폭을 갖는 펄스 신호인 펄스폭 변조 신호(VPWM)를 출력한다.The pulse width modulation section 104 performs pulse width modulation based on the voltage output from the error amplifier section 102 and the sawtooth signal V SAW output from the first output terminal A of the oscillation section 103, And outputs a pulse width modulation signal (V PWM ) which is a pulse signal having the corresponding pulse width.

펄스 출력 제어부(120)는 펄스 출력부(110)의 발진부(103)의 제2 출력단자(B)에 셋트 단자(S)가 연결되어 있고 펄스폭 변조부(104)의 출력 단자에 리셋 단자(R)가 연결되어 있는 RS 래치(105), RS 래치(105)의 출력 단자(Q)에 입력 단자가 연결되어 있고 제1 트랜지스터(M1)의 게이트 단자에 출력 단자가 연결되어 있는 인버터(INV1), RS 래치(105)의 출력 단자(Q)에 일측 입력 단자가 연결되어 있고 제2 트랜지스터(M2)의 게이트 단자에 출력 단자가 연결되어 있는 부정 논리합 게이트(NOR1), 그리고 제2 트랜지스터(M2)의 소스 단자와 드레인 단자 사이에 흐르는 전류를 감지하여 제2 트랜지스터(M2)에 역전류가 흐르는 것을 방지하는 역전류 방지부(121)를 구비한다.The pulse output controller 120 is connected to a set terminal S of a second output terminal B of the oscillating unit 103 of the pulse output unit 110 and to a reset terminal of the pulse width modulating unit 104 An inverter INV1 having an input terminal connected to the output terminal Q of the RS latch 105 and an output terminal connected to the gate terminal of the first transistor M1, A NOR gate NOR1 having one input terminal connected to the output terminal Q of the RS latch 105 and an output terminal connected to the gate terminal of the second transistor M2, And a reverse current blocking unit 121 for detecting a current flowing between the source terminal and the drain terminal of the second transistor M2 to prevent a reverse current from flowing to the second transistor M2.

제1 및 제2 트랜지스터(M1, M2)는 각각 인버터(INV1)와 부정 논리합 게이트(NOR1)에서 출력되는 신호의 상태에 따라 턴온 또는 턴오프하는 스위칭 소자로 기능한다.The first and second transistors M1 and M2 function as switching elements that turn on or off according to the states of signals output from the inverter INV1 and the NOR gate NOR1, respectively.

제1 트랜지스터(M1)는 전원에 소스 단자가 연결되어 있고, 이미 설명한 것처럼, 펄스 출력 제어부(120)의 인버터(INV1)의 출력 단자에 게이트 단자가 연결되어 있고, 제2 트랜지스터(M2)는 제1 트랜지스터(M1)의 드레인 단자에 드레인 단자가 연결되어 있고 소스 단자는 접지되어 있으며 이미 설명한 것처럼 부정 논리합 게이트(NOR1)의 출력 단자에 게이트 단자가 연결되어 있다.As described above, the gate terminal is connected to the output terminal of the inverter INV1 of the pulse output control unit 120, and the second transistor M2 is connected to the output terminal of the inverter INV1 of the pulse output control unit 120. The first transistor M1 has a source terminal connected to the power source, 1, a drain terminal is connected to a drain terminal of the transistor M1, a source terminal is grounded, and a gate terminal is connected to an output terminal of the NOR gate NOR1 as described above.

이때, 제1 및 제2 트랜지스터(M1, M2)는 서로 다른 타입의 MOS 트랜지스터(metal oxide silicon transistor)로서, 제1 트랜지스터(M1)는 p형 트랜지스터이고 제2 트랜지스터(M2)는 n형 트랜지스터이다.At this time, the first and second transistors M1 and M2 are metal oxide silicon transistors of different types. The first transistor M1 is a p-type transistor and the second transistor M2 is an n-type transistor .

이러한 제1 및 제2 트랜지스터(M1, M2)는 펄스 출력 제어부(120)에서 출력되는 신호의 상태에 따라 동작 상태(즉, 턴온 또는 턴오프) 상태가 변하여 인덕터(L1)로 해당하는 크기의 전압을 출력한다. The first and second transistors M1 and M2 are turned on or off according to the state of the signal output from the pulse output controller 120 so that the voltage of the corresponding voltage .

이러한 구조를 갖는 DC-DC 컨버터(10)의 동작에 대하여 설명한다.The operation of the DC-DC converter 10 having such a structure will be described.

먼저, 오차 증폭부(error amplifier, E-AMP)(102)는 기준 전압 발생부(101)에서 출력되는 기준 전압(Vref)과 DC-DC 컨버터(10)의 현재 출력 전압에 대한 피드백 전압(VFB)을 입력 단자로 입력 받아, 도 2의 (a)와 같이 이들 전압(Vref, VFB)간의 오차를 증폭하여 출력(Verror)으로 출력하고, 이 출력은 펄스폭 변조부(104)의 입력으로 사용된다.First, an error amplifier (E-AMP) 102 compares the reference voltage Vref output from the reference voltage generator 101 and the feedback voltage V (Vref) with respect to the current output voltage of the DC- FB to the input terminal and amplifies the error between these voltages Vref and V FB and outputs it as an output Verror as shown in FIG. 2A. This output is input to the input of the pulse width modulator 104 .

따라서, 오차 증폭부(102)의 출력 신호(Verror)의 크기는 기준 전압(Vref)과 피드백 전압(VFB)의 전압차에 따라 달라진다. Therefore, the magnitude of the output signal Verror of the error amplifier 102 varies depending on the voltage difference between the reference voltage Vref and the feedback voltage V FB .

또한, 발진부(103)는 제1 출력단자(A)로 도 2의 (a)와 같이 정해진 주기로 발진하는 톱니파 신호(VSAW)를 출력하여 펄스폭 변조부(104)의 타측 입력 단자로 출력한다.The oscillating unit 103 outputs a sawtooth signal V SAW oscillating at a predetermined period as shown in FIG. 2A to the first output terminal A and outputs the sawtooth signal V SAW to the other input terminal of the pulse width modulating unit 104 .

이로 인해, 펄스폭 변조부(104)는 발진부(103)에서 출력되는 톱니파 신호(VSAW)와 오차 증폭부(102)에서 출력되는 전압(Verror)을 이용하여 펄스폭 변조를 실시한다.The pulse width modulation unit 104 performs pulse width modulation using the sawtooth signal V SAW output from the oscillation unit 103 and the voltage Verror output from the error amplifier unit 102. [

따라서, 펄스폭 변조부(104)는 도 2의 (c)와 같이, 오차 증폭부(102)의 출력 신호(Verror)의 크기에 따라 정해진 펄스폭을 갖는 펄스폭 변조 신호(VPWM)를 출력하여 RS 래치(105)의 리셋 단자(R)로 인가한다.2 (c), the pulse width modulation section 104 outputs a pulse width modulation signal V PWM having a predetermined pulse width in accordance with the magnitude of the output signal Verror of the error amplifier section 102 To the reset terminal (R) of the RS latch (105).

또한 발진부(103)는 제1 출력단자(A)로 출력되는 톱니파 신호(VSAW)의 상태에 따라 펄스 상태의 펄스파 신호(VPULSE)를 제2 출력단자(B)로 출력하는데, 본 예의 경우, 톱니파 신호(VSAW)가 하강 상태를 유지하는 동안 고레벨 상태('1')의 신호를 출력하고 톱니파 신호(VSAW)가 상승 상태일 때 저레벨 상태('0')의 신호를 출력한다.The oscillation unit 103 outputs the pulsed wave signal V PULSE in the pulse state to the second output terminal B in accordance with the state of the sawtooth wave signal V SAW output to the first output terminal A. In this example, case, outputs a signal of the high level state ( "1"), while the saw-tooth signal (V SAW) maintaining the lowered state, and outputs a signal of low level state ( "0") when the saw-tooth signal (V SAW) is raised state .

따라서, 발진부(103)의 제2 출력 단자(B)로 출력되는 펄스파 신호(VPULSE)의 펄스폭 크기는 톱니파 신호(VSAW)의 하강 시간에 따라 정해져, 발진부(103)에서 출력되는 톱니파 신호(VSAW)가 도 2의 (a)일 때, 발진부(103)는 도 2의 (b)와 같은 펄스파 신호(VPULSE)를 출력하여 펄스 출력 제어부(120)의 RS 래치(105)의 셋트 단자(S)로 인가한다.Therefore, the pulse width amplitude of the pulse wave signal V PULSE output to the second output terminal B of the oscillation unit 103 is determined by the fall time of the sawtooth wave signal V SAW , signal (V SAW) is when (a) of Figure 2, the oscillation unit 103, an RS latch 105 of the pulse output control unit 120 outputs a pulse wave signal (V pULSE), such as (b) of Figure 2 To the set terminal (S).

이와 같이, RS 래치(105)의 셋트 단자(S)와 리셋 단자(R)로 해당하는 상태의 신호가 인가되면, RS 래치(105)는 리셋 단자(R)로 입력되는 신호의 상태가 고레벨 상태일 때 저레벨 상태의 신호를 출력하고 셋트 단자(S)로 입력되는 신호의 상태가 고레벨 상태일 때 고레벨 상태의 신호를 출력한다. When a corresponding signal is applied to the set terminal S and the reset terminal R of the RS latch 105 in this manner, the RS latch 105 outputs a signal of a high level Level signal and outputs a high level signal when the signal input to the set terminal S is in a high level state.

본 예에서, 리셋 단자(R)와 셋트 단자(S) 모두에 고레벨 상태의 신호를 인가될 때, RS 래치(105)는 리셋 단자(R)로 인가되는 신호를 우선적으로 처리하여 저레벨 상태의 신호를 출력한다.In this example, when a high level signal is applied to both the reset terminal R and the set terminal S, the RS latch 105 preferentially processes the signal applied to the reset terminal R, .

따라서, 도 2의 (b)와 (c)에 도시한 펄스파 신호(VPULSE)와 펄스폭 변조 신호(VPWM)가 각각 셋트 단자(S)와 리셋 단자(R)로 인가될 때, RS 래치(105)는 도 2의 (d)와 같은 상태의 펄스 신호(VQ)를 출력단자(Q)로 출력한다.Therefore, when the pulse wave signal V PULSE and the pulse width modulation signal V PWM shown in FIGS. 2B and 2C are applied to the set terminal S and the reset terminal R, respectively, The latch 105 outputs the pulse signal V Q in the state of (d) in FIG. 2 to the output terminal Q.

이로 인해, 도 2의 (e)에 도시한 것처럼, 인버터(INV1)는 RS 래치(105)의 출력 신호(VQ)를 반전하여 제1 트랜지스터(M1)로 출력하고, 이때, 역전류 방지부(121)의 초기 출력 상태는 저레벨 상태인 '0'이 되어, 도 2의 (f)에 도시한 것처럼, 부정 논리합 게이트(NOR1)의 출력 신호(VNOR) 역시 인버터(INV1)의 출력 신호(VINV)와 동일한 파형의 신호를 출력하여 제2 트랜지스터(M2)의 게이트 단자로 인가된다.Thus, as shown in Figure 2 (e), the inverter (INV1) inverts the output signal (V Q) of the RS latch 105 and output to the first transistor (M1), this time, a reverse current preventing portion The output signal V NOR of the NOR gate NOR1 also becomes the output signal of the inverter INV1 as shown in (f) of FIG. 2, V INV ) and is applied to the gate terminal of the second transistor M2.

이처럼, 도 2의 (e)와 (f)에 도시한 파형이 각각 제1 및 제2 트랜지스터(M1, M2)로 인가되면, 제1 트랜지스터(M1)는 턴온 상태이며 제2 트랜지스터(M2)는 턴오프 상태가 되고, 제1 트랜지스터(M1)는 턴오프 상태일 때 제2 트랜지스터(M2)는 턴온 상태가 된다.When the waveforms shown in FIGS. 2E and 2F are applied to the first and second transistors M1 and M2, respectively, the first transistor M1 is turned on and the second transistor M2 is turned on. And the second transistor M2 is turned on when the first transistor M1 is in the turn-off state.

따라서, 전류의 충방전 동작을 실시하는 인덕터(L1)는 제1 트랜지스터(M1)가 턴온될 때, 턴온된 제1 트랜지스터(M1)를 통해 인가되는 전류를 충전하고 이때, 전압의 충방전 동작을 실시하는 커패시터(C1)는 전압 충전 동작이 행해지고, 제2 트랜지스터(M2)가 턴온될 때 인덕터(L1)에 충전된 전류가 방전되며 커패시터(C1) 또한 충전되어 있던 전압의 방전 동작을 실시한다. Therefore, when the first transistor M1 is turned on, the inductor L1 that charges and discharges the current charges the current applied through the first transistor M1 that is turned on. At this time, The capacitor C1 to be implemented performs a voltage charging operation and discharges the current charged in the inductor L1 when the second transistor M2 is turned on and discharges the capacitor C1.

따라서, 인덕터(L1)의 충전 시간은 펄스 출력 제어부(120)의 인버터(INV1)의 출력 신호(VINV)에서 저레벨 상태를 유지하는 구간의 유지 시간에 따라 정해지며, 인덕터(L1)의 방전 시간은 펄스 출력 제어부(120)의 부정 논리합 게이트(NOR1)에서 출력되는 펄스 신호(VNOR)에서 고레벨 상태를 유지하는 구간의 유지 시간에 따라 정해진다. Therefore, the charging time of the inductor L1 is determined according to the holding time of the section maintaining the low level state in the output signal V INV of the inverter INV1 of the pulse output control section 120, and the discharging time of the inductor L1 Is determined according to the holding time of the section maintaining the high level state in the pulse signal V NOR output from the NOR gate NOR1 of the pulse output control section 120. [

이러한 인덕터(L1)의 동작에 의해, 인덕터(L1)를 흐르는 전류(IL)는, 도 3에 도시한 것처럼, RS 래치(105)에서 출력되는 전압 신호(VQ)의 형태에 따라 전류의 값이 증가하거나 감소하는 톱니파 형태의 신호가 된다.3, the current I L flowing through the inductor L 1 is controlled by the operation of the inductor L 1 so that the current I L flows in accordance with the form of the voltage signal V Q output from the RS latch 105 The signal becomes a sawtooth-shaped signal whose value increases or decreases.

이처럼, 제1 및 제2 트랜지스터(M1, M2)의 턴온 및 턴오프 동작에 따른 인덕터(L1)의 전류 충방전 동작과 커패시터(C1)의 전압 충방전 동작에 의해, 부하(1)로 해당 크기의 전압과 전류가 공급된다.As a result of the charge and discharge operations of the inductor L1 according to the turn-on and turn-off operations of the first and second transistors M1 and M2 and the charge and discharge operation of the capacitor C1, Of voltage and current are supplied.

부하(1)에 전압이 공급될 때, 분압 저항으로 기능하는 제1 및 제2 저항(R1, R2)에 의해 부하(1)로 공급되는 전압은 분압되고, 분압된 전압은 DC-DC 컨버터(10)의 피드백 전압(VFB)으로서 DC-DC 컨버터(10)의 오차 증폭부로 인가된다.When a voltage is supplied to the load 1, the voltage supplied to the load 1 by the first and second resistors R1 and R2 functioning as voltage dividing resistors is divided and the divided voltage is supplied to the DC-DC converter 10 as the feedback voltage V FB of the DC-DC converter 10.

따라서, DC-DC 컨버터(10)의 오차 증폭부(102)는 이미 설명한 것처럼 이 피드백 전압(VFB)의 크기에 따라 해당하는 크기의 전압(Verror)을 출력한다.Accordingly, the error amplifier 102 of the DC-DC converter 10 outputs a voltage Verror of a corresponding magnitude according to the magnitude of the feedback voltage V FB as described above.

이러한 피드백 전압(VFB)의 크기에 따라서 펄스폭 변조부(104)에서 출력되는 펄스폭 변조 신호(VPWM)의 펄스폭 크기가 변하게 되고, 펄스폭 변조 신호(VPWM)의 펄스폭 크기 변화에 따라 제1 및 제2 트랜지스터(M1, M2)의 턴온 시간과 턴오프 시간이 조정되어 DC-DC 컨버터(10)의 출력 전압은 증가하거나 감소하게 된다.The magnitude of the pulse width of the pulse width modulation signal V PWM output from the pulse width modulation section 104 is changed in accordance with the magnitude of the feedback voltage V FB and the pulse width magnitude variation of the pulse width modulation signal V PWM The turn-on time and the turn-off time of the first and second transistors M1 and M2 are adjusted according to the output voltage of the DC-DC converter 10 and the output voltage of the DC-DC converter 10 is increased or decreased.

이처럼, DC-DC 컨버터(10)는 현재 출력되는 출력 전압을 피드백 받아, 출력전압의 보상 동작을 실시한다.Thus, the DC-DC converter 10 receives the output voltage that is currently being output, and performs the compensation operation of the output voltage.

이러한 동작을 통해 DC-DC 컨버터(10)에서 해당 크기의 전압이 출력되어 부하(1)로 인가될 때, 부하(1)의 상태가 경부하(輕負荷) 상태, 즉, 부하(1)에서 소비되는 전류가 0A이거나 10mA와 같이 설정 크기 이하의 전류만을 소비하는 상태이며, 전류 소비가 없거나 매우 적기 때문에 부하(1)로 인가되는 전압은 증가하게 되어 저항(R1, R2)에 의해 분압된 피드백 전압(VFB) 역시 증가한다.When the voltage of the corresponding magnitude is outputted from the DC-DC converter 10 to the load 1 through this operation, the state of the load 1 becomes a light load state, that is, The voltage applied to the load 1 is increased because the current consumed is 0 A or the current consumed is less than the set size such as 10 mA and the current consumption is absent or is very small so that the feedback divided by the resistors R1 and R2 The voltage (V FB ) also increases.

따라서, 부하(1)의 경하부 상태로 인해 서서히 증가한 피드백 전압(VFB)으로 인해, 기준 전압(Vref)과 피드백 전압(VFB)간의 차이가 줄어들어 오차 증폭부(102)에서 출력되는 전압(Verror)의 크기는 감소하게 된다.The difference between the reference voltage Vref and the feedback voltage V FB is reduced due to the gradually increasing feedback voltage V FB due to the light load state of the load 1, Verror) is reduced in size.

피드백 전압(VFB)의 증가로 인해, 도 4의 (a)와 같이 오차 증폭부(102)에서 출력되는 전압(Verror)의 크기는 서서히 감소하게 되어 발진부(103)에서 출력되는 톱니파 신호(VSAW)의 최소값(즉, 최저 레벨) 이하로 떨어지게 된다. 따라서, 본 예의 경우, 발진부(103)에서 출력되는 톱니파 신호(VSAW)의 최저 레벨은 오차 증폭부(102)에서 출력되는 출력 전압(Verror)의 레벨보다 크게 설정된다.The magnitude of the voltage Verror output from the error amplifier 102 gradually decreases as shown in FIG. 4A due to the increase of the feedback voltage V FB , and the sawtooth signal V SAW ) (i.e., the lowest level). Therefore, in this example, the minimum level of the sawtooth signal V SAW output from the oscillation unit 103 is set to be larger than the level of the output voltage Verror output from the error amplifier 102.

이처럼, 오차 증폭부(102)의 출력 신호(Verror)가 톱니파 신호(VSAW)의 최소값 이하가 되면, 도 4의 (c)와 같이 펄스폭 변조부(104)의 출력 신호(VPWM)는 오차 증폭부(102)의 출력 신호(Verror)가 톱니파 신호(VSAW)보다 큰 값을 가질 때까지 고레벨 상태의 신호를 출력한다.4 (c), the output signal V PWM of the pulse width modulating section 104 is set to be equal to or smaller than the minimum value of the sawtooth wave signal V SAW And outputs a high level signal until the output signal Verror of the error amplifier 102 has a value larger than the sawtooth wave signal V SAW .

이미 설명한 것처럼, 리셋 단자(R)로 고레벨 상태의 신호가 입력될 때, RS 래치(105)는 셋트 단자(S)로 입력되는 신호의 상태에 무관하게 저레벨 상태의 신호(VQ)를 출력단자(Q)로 출력하여 인버터(INV1)와 부정 논리합 게이트(NOR1)로 인가한다.As described above, when a signal of high level condition input to the reset terminal (R), RS latch 105 is a set terminal (S) signal (V Q) of the independent low-level state to the state of the signal input to the output terminal (Q) and applied to the inverter INV1 and the NOR gate NOR1.

이처럼, RS 래치(105)가 저레벨 상태의 신호를 출력하는 동안 인버터(INV1)는 고레벨 상태의 신호를 출력하므로, 고레벨 상태의 신호가 제1 트랜지스터(M1)로 인가되어 제1 트랜지스터(M1)는 턴오프 상태를 유지하여 인덕터(L1)로의 전류 흐름을 중지한다. 이처럼, 부하(1)의 상태가 경부하 상태로서 부하(1)에 의한 전류 소비가 거의 발생하지 않을 때 제1 트랜지스터(M1)의 턴온 동작을 중지하므로 인덕터(L1)로의 전류 공급을 차단하여 부하(1)와 DC-DC 컨버터(10)를 보호한다.Since the inverter INV1 outputs a high level signal while the RS latch 105 outputs the low level signal, the high level signal is applied to the first transistor M1 so that the first transistor M1 And the current flow to the inductor Ll is stopped by maintaining the turn-off state. As described above, when the state of the load 1 is the light load state and the current consumption by the load 1 hardly occurs, since the turn-on operation of the first transistor M1 is stopped, the supply of the current to the inductor L1 is cut off, (1) and the DC-DC converter (10).

이처럼, 인버터(INV1)의 출력 상태가 고레벨 상태를 유지하는 동안, 부정 논리합 게이트(NOR1)는 고레벨 상태를 유지하여 제2 트랜지스터(M2)는 턴온되어 인덕터(L1)의 방전 동작을 행해진다.As such, while the output state of the inverter INV1 maintains the high level state, the NOR gate NOR1 maintains the high level state, and the second transistor M2 is turned on to perform the discharging operation of the inductor L1.

하지만, 제2 트랜지스터(M2)의 턴온 동작에 의해 인덕터(L1)의 방전 동작이 행해지더라고 부하(1)에 의한 전류 소비가 거의 행해지지 않기 때문에, 인덕터(L1)에 충전되어 있는 전류가 턴온된 제2 트랜지스터(M2)를 통해 흐르는 역전류 현상이 발생하게 된다.However, since the discharging operation of the inductor L1 is performed by the turn-on operation of the second transistor M2 and the current consumption by the load 1 is hardly performed, the current charged in the inductor L1 is turned on A reverse current flow that flows through the second transistor M2 occurs.

이처럼, 역전류 현상이 발생하면, 역전류 방지부(121)로 입력되는 신호의 상태가 초기 상태에서 변하게 된다. 즉, 제2 트랜지스터(M2)의 소스 단자와 드레인 단자 사이를 흐르는 전류가 감지된다. 따라서, 역전류 방지부(121)는 제2 트랜지스터(M2)에서 역전류가 감지되면 출력 상태를 초기 상태인 저레벨 상태에서 고레벨 상태('1')로 변경하여 출력한다.In this way, when a reverse current phenomenon occurs, the state of a signal input to the reverse current prevention unit 121 changes in the initial state. That is, a current flowing between the source terminal and the drain terminal of the second transistor M2 is sensed. Accordingly, when the reverse current is detected in the second transistor M2, the reverse current prevention unit 121 changes the output state from the initial low state to the high state ('1') and outputs the output state.

이로 인해, 제2 트랜지스터(M2)에 역전류가 감지되는 시점(T1)이 되면, 부정 논리합 게이트(NOR1)의 출력은 저레벨 상태로 변하게 되어 제2 트랜지스터(M2)는 턴오프 상태를 유지한다. Therefore, when the reverse current is detected at the time T1 of the second transistor M2, the output of the NOR gate NOR1 changes to the low level state, and the second transistor M2 maintains the turn-off state.

이처럼, 제1 트랜지스터(M1)뿐만 아니라 제2 트랜지스터(M2)도 턴오프 상태를 유지하므로, 경부하 상태일 때 부하(1)로의 전류 공급을 차단하고 또한 경부하시 발생하는 역전류 발생을 방지된다.Since the first transistor M1 as well as the second transistor M2 are maintained in the turned-off state, the supply of current to the load 1 is cut off in the light load state and the generation of the reverse current caused by the light load is prevented .

시간이 경과하여, 역전류 방지부(121)에 의해 제2 트랜지스터(M2)에 역전류가 감지되지 않게 되면[시점(T2)], 역전류 방지부(121)의 출력 상태는 다시 초기 상태인 저레벨 상태를 유지하게 된다.When a reverse current is not detected in the second transistor M2 by the reverse current prevention unit 121 after a lapse of time (T2), the output state of the reverse current prevention unit 121 returns to the initial state The low level state is maintained.

이로 인해, 제1 및 제2 트랜지스터(M1, M2)의 동작이 중지되어, 제1 및 제2 트랜지스터(M1, M2)에서 출력되는 펄스 신호의 출력이 중지되어, 부하(1)로 공급되는 전류와 전압을 차단되고 이러 인해, 부하(1)로 인가되는 전압을 서서히 감소하게 되어, 피드백 전압(VFB) 역시 서서히 감소하여 오차 증폭부(102)에서 출력되는 신호(Verror)의 크기는 도 4의 (a) 처럼 서서히 증가하게 되어,The operation of the first and second transistors M1 and M2 is stopped and the output of the pulse signal output from the first and second transistors M1 and M2 is stopped so that the current supplied to the load 1 The voltage applied to the load 1 is gradually reduced so that the feedback voltage V FB is also gradually reduced so that the magnitude of the signal Verror output from the error amplifier 102 is reduced As shown in (a) of Fig.

오차 증폭부(102)의 출력 신호(Verror)가 발진부(103)의 출력 신호(VSAW)의 최저값보다 증가하게 되면, 펄스폭 변조부(104)의 동작에 의해 오차 증폭부(102)의 출력 신호(Verror)의 레벨이 발진부(103)의 출력 신호(VSAW)의 레벨보다 큰 상태를 유지하는 동안 저레벨 상태의 신호를 출력하여, 정상적으로 다시 제1 및 제2 트랜지스터(M1, M2)의 턴온 및 턴오프 동작이 제어한다.When the output signal Verror of the error amplifier 102 becomes larger than the minimum value of the output signal V SAW of the oscillator 103, the output of the error amplifier 102 is amplified by the operation of the pulse width modulator 104 Level signal while the level of the signal Verror is kept larger than the level of the output signal V SAW of the oscillation unit 103 so that the first and second transistors M1 and M2 are normally turned on And the turn-off operation.

이러한 펄스폭 변조부(104)의 동작에 의해 부하(1)의 상태가 경부하 상태를 유지할 때, 제1 및 제2 트랜지스터(M1, M2)의 동작을 중지시켜 펄스 발진 동작을 아예 중지시키므로, 펄스 스킵이 구현된다. 따라서, 펄스 스킵 동작을 통해 경부하 시 DC-DC 컨버터의 전력 소모가 감소된다.When the state of the load 1 is maintained at the light load state by the operation of the pulse width modulation unit 104, the operations of the first and second transistors M1 and M2 are stopped to stop the pulse oscillation operation altogether, A pulse skip is implemented. Thus, the power consumption of the DC-DC converter at the light load is reduced through the pulse skipping operation.

또한, 펄스 스킵이 진행되는 동안 펄스 생성에 관여하는 모든 회로들이 디스에이블(disable)되므로, 경부하 시 DC-DC 컨버터(10)에서 소비되는 전력이 크게 줄어든다. In addition, since all the circuits involved in pulse generation are disabled during pulse skipping, the power consumed by the DC-DC converter 10 at light load is greatly reduced.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, It belongs to the scope of right.

10: DC-DC 컨버터 100: 스위칭 소자 구동부
110: 펄스 출력부 120: 펄스 출력 제어부
101: 기준전압 발생부 102: 오차 증폭부
103: 발진부 104: 펄스폭 변조부
121: 역전류 방지부 105: RS 래치
INV1: 인버터 NOR1: 부정 논리합 게이트
M1, M2: 트랜지스터 L1: 인덕터
C1: 커패시터 R1, R2: 저항10: DC-DC converter 100: Switching element driving part
110: Pulse output unit 120: Pulse output control unit
101: Reference voltage generator 102: Error amplifier
103: oscillation unit 104: pulse width modulation unit
121: reverse current prevention unit 105: RS latch
INV1: Inverter NOR1: Negative OR gate
M1, M2: transistor L1: inductor
C1: Capacitor R1, R2: Resistor

Claims (3)

DC-DC 컨버터에서,
기준 전압과 상기 DC-DC 컨버터에서 출력되어 인가되는 피드백 전압 간의 전압차에 해당하는 출력 신호를 출력하는 오차 증폭부,
상기 오차 증폭부에서 출력되는 신호와 톱니파 신호를 입력받아 펄스폭 변조를 실시하여 펄스폭 변조 신호를 출력하는 펄스폭 변조부,
상기 톱니파 신호가 하강 상태를 유지하는 동안 고레벨 상태를 유지하고 상기 톱니파 신호가 상승 상태일 때 저레벨 상태를 유지하는 펄스파 신호와 상기 펄스폭 변조부의 상기 펄스폭 변조 신호를 입력받아 상기 펄스폭 변조 신호가 고레벨을 상태를 유지하는 동안 저레벨 상태를 출력하여, 상기 톱니파 신호의 상태와 펄스폭 변조 신호의 상태에 따라 해당 크기의 펄스폭을 갖는 신호를 출력하는 펄스 출력 제어부, 그리고
상기 펄스 출력 제어부에서 출력되는 상기 신호에 따라 서로 반대로 동작하여 펄스 발진 동작을 실시하는 제1 및 제2 스위칭 소자
를 포함하고,
상기 펄스 출력 제어부는 상기 오차 증폭부에서 출력되는 신호의 레벨이 상기 톱니파 신호의 최저 레벨 이하일 경우, 상기 제1 스위칭 소자의 상태를 턴오프 시켜 펄스 스킵을 구현하는
DC-DC 컨버터.In the DC-DC converter,
An error amplifier for outputting an output signal corresponding to a voltage difference between a reference voltage and a feedback voltage outputted from the DC-DC converter;
A pulse width modulator for receiving a signal output from the error amplifier and a sawtooth signal to perform pulse width modulation to output a pulse width modulated signal,
The pulse width modulating signal of the pulse width modulating part and the pulse width modulating signal of the pulse width modulating part while maintaining the high level state while the sawtooth signal remains in the falling state and maintaining the low level state when the sawtooth signal is in the rising state, And outputs a signal having a pulse width of a corresponding magnitude according to the state of the sawtooth signal and the state of the pulse width modulation signal,
The first and second switching elements operate in opposite directions according to the signal output from the pulse output control section to perform a pulse oscillation operation.
Lt; / RTI >
Wherein the pulse output control unit turns off the state of the first switching device when the level of the signal output from the error amplifier is equal to or lower than the lowest level of the sawtooth signal to implement pulse skipping
DC-DC converter. 제1항에서,
상기 펄스 출력 제어부는,
상기 펄스파 신호가 셋트 단자로 입력되고 상기 펄스폭 변조 신호가 리셋 단자로 입력되는 RS 래치,
상기 RS 래치의 출력 단자에 입력 단자가 연결되어 있고 제1 스위칭 소자에 출력 단자가 연결되어 있는 인버터, 그리고
상기 RS 래치의 출력 단자에 일측 입력 단자가 연결되어 있고 제2 스위칭 소자에 출력 단자가 연결되어 있는 부정 논리합 게이트
를 포함하는 DC-DC 컨버터.The method of claim 1,
Wherein the pulse output controller comprises:
An RS latch in which the pulse wave signal is input to a set terminal and the pulse width modulation signal is input to a reset terminal,
An inverter having an input terminal connected to the output terminal of the RS latch and an output terminal connected to the first switching device,
Wherein the RS latch has a first input terminal connected to the output terminal of the RS latch and an output terminal connected to the second switching device,
To-DC converter. 제2항에서,
상기 펄스 출력 제어부는 상기 제2 스위칭 소자에 흐르는 역전류를 감지하여 상기 부정 논리합 게이트의 동작을 제어하는 역전류 방지부를 더 포함하고,
상기 역전류 방지부는 상기 제2 스위칭 소자에 역전류가 감지되면 출력 단자의 상태를 저레벨 상태에서 고레벨 상태로 변환하여 상기 부정 논리합 게이트의 타측 입력 단자로 출력하는
DC-DC 컨버터.3. The method of claim 2,
Wherein the pulse output control unit further includes a reverse current prevention unit for sensing an inverse current flowing in the second switching device and controlling an operation of the NOR gate,
The reverse current prevention unit converts the state of the output terminal from the low level state to the high level state when a reverse current is detected in the second switching element and outputs the state to the other input terminal of the NOR gate
DC-DC converter.
KR1020130076496A 2013-07-01 2013-07-01 Dc-dc converter Active KR101453003B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130076496A KR101453003B1 (en) 2013-07-01 2013-07-01 Dc-dc converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130076496A KR101453003B1 (en) 2013-07-01 2013-07-01 Dc-dc converter

Publications (1)

Publication Number Publication Date
KR101453003B1 true KR101453003B1 (en) 2014-10-22

Family

ID=51998316

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130076496A Active KR101453003B1 (en) 2013-07-01 2013-07-01 Dc-dc converter

Country Status (1)

Country Link
KR (1) KR101453003B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101855339B1 (en) 2016-11-25 2018-05-08 주식회사 지니틱스 DC-DC converter having a device to cope with change of input voltage

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930005341B1 (en) * 1985-01-10 1993-06-17 모토로라 인코포레이티드 Dc to dc converter
JP2012060883A (en) 2011-12-26 2012-03-22 Fujitsu Semiconductor Ltd Dc-dc converter and control circuit for the dc-dc converter
JP5098760B2 (en) 2008-04-01 2012-12-12 ミツミ電機株式会社 DC-DC converter and power supply control semiconductor integrated circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930005341B1 (en) * 1985-01-10 1993-06-17 모토로라 인코포레이티드 Dc to dc converter
JP5098760B2 (en) 2008-04-01 2012-12-12 ミツミ電機株式会社 DC-DC converter and power supply control semiconductor integrated circuit
JP2012060883A (en) 2011-12-26 2012-03-22 Fujitsu Semiconductor Ltd Dc-dc converter and control circuit for the dc-dc converter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101855339B1 (en) 2016-11-25 2018-05-08 주식회사 지니틱스 DC-DC converter having a device to cope with change of input voltage

Similar Documents

Publication Publication Date Title
US8611106B2 (en) Systems and methods for adjusting current consumption of control chips to reduce standby power consumption of power converters
EP2933911B1 (en) Switching mode power supply with negative current clocking
US7855864B2 (en) Switched mode power supply method and apparatus
US20080024099A1 (en) Power Supply Apparatus
CN107872155B (en) Implementation of spread spectrum in PFM mode for DC-DC converter
KR20090050318A (en) Power converter with automatic switching function in pulse skip mode and control method
US8754580B2 (en) Semiconductor apparatus and method of controlling operation thereof
US10361620B2 (en) Voltage converter and operating method of voltage converter
KR102267648B1 (en) Dc/dc converter
US8643355B2 (en) Method for generating a signal and structure therefor
JP2014023272A (en) Switching power-supply circuit
TW201816536A (en) Power converter with predictive pulse width modulator control
JP5225741B2 (en) Switch drive device
KR102560435B1 (en) Switching regulator
TWI542965B (en) Method of forming a power supply controller and structure therefor
US10673338B2 (en) Voltage converter and operating method of voltage converter
CN106233605B (en) The mosfet driver that power consumption reduces
JP5225740B2 (en) Current mirror circuit
KR101453003B1 (en) Dc-dc converter
US10608532B1 (en) Power converter with multi-mode timing control
JP5515390B2 (en) Switching power supply
KR101414712B1 (en) Dc-dc converter system
JP2009268288A (en) Switch drive device
JP2016116261A (en) Switching power supply circuit
KR20140086909A (en) Charge pump apparatus

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20130701

PA0201 Request for examination
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140521

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20141008

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20141014

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20141014

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20170728

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20170728

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20181001

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20190930

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20190930

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20210930

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20230926

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20241007

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20250515

Start annual number: 12

End annual number: 12