[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101450911B1 - Organic thin film transistor, manufacturing method thereof and display device - Google Patents

Organic thin film transistor, manufacturing method thereof and display device Download PDF

Info

Publication number
KR101450911B1
KR101450911B1 KR1020080115956A KR20080115956A KR101450911B1 KR 101450911 B1 KR101450911 B1 KR 101450911B1 KR 1020080115956 A KR1020080115956 A KR 1020080115956A KR 20080115956 A KR20080115956 A KR 20080115956A KR 101450911 B1 KR101450911 B1 KR 101450911B1
Authority
KR
South Korea
Prior art keywords
layer
organic
forming
buffer layer
surface treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020080115956A
Other languages
Korean (ko)
Other versions
KR20100056937A (en
Inventor
이슬
이명호
김대원
강한샘
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080115956A priority Critical patent/KR101450911B1/en
Publication of KR20100056937A publication Critical patent/KR20100056937A/en
Application granted granted Critical
Publication of KR101450911B1 publication Critical patent/KR101450911B1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/191Deposition of organic active material characterised by provisions for the orientation or alignment of the layer to be deposited
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/464Lateral top-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

공정 비용을 절감하고 공정을 단순화한 유기 박막트랜지스터, 그 제조 방법 및 이를 구비한 표시장치가 개시된다.Disclosed is an organic thin film transistor, a method of manufacturing the same, and a display device having the same.

본 발명의 유기 박막트랜지스터의 제조 방법은, 기판 상에 소수성을 갖는 버퍼층을 형성하고, 버퍼층의 소정 영역을 표면 처리하여 친수성을 갖는 표면 처리층을 형성하고, 버퍼층 상에 소스/드레인 전극을 형성하고, 표면 처리층 상에 유기 반도체층을 형성하고, 유기 반도체층 상에 유기 절연막을 형성하며, 유기 절연막 상에 게이트 전극을 형성하는 단계를 포함한다.A method for fabricating an organic thin film transistor according to the present invention includes the steps of: forming a buffer layer having hydrophobicity on a substrate; subjecting a predetermined region of the buffer layer to surface treatment to form a hydrophilic surface treatment layer; forming a source / Forming an organic semiconductor layer on the surface treatment layer, forming an organic insulating film on the organic semiconductor layer, and forming a gate electrode on the organic insulating film.

본 발명은 버퍼층의 일부 영역을 표면 처리하여 친수성을 가지게 하고, 친수성을 갖는 버퍼층 상에만 유기 반도체층을 형성함으로써, 종래의 뱅크층이 필요없게 되어 공정 비용이 절감되고 공정이 단순화될 수 있다.In the present invention, by forming the organic semiconductor layer only on the buffer layer having a hydrophilic property by surface-treating a part of the buffer layer, the conventional bank layer is not required and the process cost can be reduced and the process can be simplified.

표시장치, 유기 박막트랜지스터, 표면 처리, 자외선 Display device, organic thin film transistor, surface treatment, ultraviolet ray

Description

유기 박막트랜지스터, 그 제조 방법 및 이를 구비한 표시장치{Organic thin film transistor, manufacturing method thereof and display device}TECHNICAL FIELD The present invention relates to an organic thin film transistor, a method of manufacturing the same, and a display device having the organic thin film transistor.

본 발명은 공정 비용을 절감하고 공정을 단순화한 유기 박막트랜지스터, 그 제조 방법 및 이를 구비한 표시장치에 관한 것이다.The present invention relates to an organic thin film transistor, a method of manufacturing the same, and a display device having the same.

최근, 기능성 전자 소자 및 광소자 등과 같이 광범위한 분야에서, 새로운 전기 전자 재로로서 섬유나 필름 형태로 성형이 용이하고 유연하며 전도성과 저렴한 생산비를 이유로 고분자 재료에 대한 관심이 고조되고 있다. 2. Description of the Related Art In recent years, attention has been paid to polymer materials as a new electrical and electronic material in a wide range of fields such as functional electronic devices and optical devices due to their ease of molding in a fiber or film form, flexibility, conductivity and low production cost.

이러한 고분자 재료를 이용한 소자 중에서, 유기 박막트랜지스터는 잉크젯 방식에 의해 용이하게 제조가 가능하고 플렉서블(flexible) 기판과의 처리 및 호환성이 양호한 이점이 있기 때문에 활발하게 연구되고 있다.Among the devices using such a polymer material, the organic thin film transistor has been actively studied because it can be easily manufactured by the ink jet method and has good advantages in processing and compatibility with a flexible substrate.

도 1은 종래의 유기 박막트랜지스터를 도시한 도면이다.1 is a view showing a conventional organic thin film transistor.

도 1에 도시한 바와 같이, 기판(1) 상에 실리콘나이트라이드(SiN4)와 같은 무기 물질로 이루어진 버퍼층(3)이 형성되고, 버퍼층(3) 상에 소스/드레인 전극(5a, 5b)이 형성된다.A buffer layer 3 made of an inorganic material such as silicon nitride (SiN4) is formed on a substrate 1 and source / drain electrodes 5a and 5b are formed on the buffer layer 3 .

소스/드레인 전극(5a, 5b)의 외측에 인접하여 포토아크릴(photoacryl)과 같 은 유기 물질로 이루어진 한 쌍의 뱅크층들(7)이 형성된다. A pair of bank layers 7 made of an organic material such as photoacryl is formed adjacent to the outside of the source / drain electrodes 5a and 5b.

한 쌍의 뱅크층들(7) 사이의 소스 전극(5a)과 드레인 전극(5b)을 포함하는 기판(1) 상에 유기 반도체층(9)이 형성되고, 그 위에 유기 절연막(11)이 형성된다. The organic semiconductor layer 9 is formed on the substrate 1 including the source electrode 5a and the drain electrode 5b between the pair of bank layers 7 and the organic insulating film 11 is formed thereon do.

한 쌍의 뱅크층들(7)은 유기 반도체층(9)이 형성될 때, 유기 반도체 용액이 인접하는 다른 유기 박막트랜지스터로 이동되어 유기 반도체층(9)이 서로 인접하는 유기 박막트랜지스터들 간에 일체로 형성되는 것을 방지하기 위해 형성된다.When the organic semiconductor layer 9 is formed, the pair of the bank layers 7 is moved to another adjacent organic thin film transistor so that the organic semiconductor layer 9 is formed between the adjacent organic thin film transistors As shown in Fig.

유기 절연막(11) 상에 게이트 전극(13)이 형성된다.A gate electrode 13 is formed on the organic insulating film 11.

이와 같이 종래의 유기 박막트랜지스터는 유기 반도체 용액의 이탈을 방지하기 위해 포토리쏘그라피(photolithography) 공정을 이용하여 뱅크층들이 형성됨에 따라, 공정이 추가되어 복잡해지고 공정 비용이 증가되는 문제가 있다. As described above, in the conventional organic thin film transistor, since the bank layers are formed by using a photolithography process to prevent the organic semiconductor solution from being separated, a process is added to complicate the process and the process cost is increased.

본 발명은 표면 처리를 이용하여 유기 반도체 용액이 반도체 형성 영역에 국한되어 형성되도록 하여 뱅크층이 필요없게 되므로, 공정 비용이 절감되고 공정이 단순화될 수 있는 유기 박막트랜지스터, 그 제조 방법 및 이를 구비한 표시장치를 제공함에 그 목적이 있다.The present invention relates to an organic thin film transistor in which an organic semiconductor solution is formed by localizing the organic semiconductor solution to a semiconductor formation region by using a surface treatment, thereby eliminating the need for a bank layer, thereby reducing the process cost and simplifying the process, And a display device.

본 발명에 따르면, 유기 박막트랜지스터의 제조 방법은, 기판 상에 소수성을 갖는 버퍼층을 형성하는 단계; 상기 버퍼층의 소정 영역을 표면 처리하여 친수성을 갖는 표면 처리층을 형성하는 단계; 상기 버퍼층 상에 소스/드레인 전극을 형성하 는 단계; 상기 표면 처리층 상에 유기 반도체층을 형성하는 단계; 상기 유기 반도체층 상에 유기 절연막을 형성하는 단계; 및 상기 유기 절연막 상에 게이트 전극을 형성하는 단계를 포함한다.According to the present invention, a method of manufacturing an organic thin film transistor includes: forming a buffer layer having hydrophobicity on a substrate; Forming a surface treatment layer having hydrophilicity by surface-treating a predetermined region of the buffer layer; Forming a source / drain electrode on the buffer layer; Forming an organic semiconductor layer on the surface treatment layer; Forming an organic insulating layer on the organic semiconductor layer; And forming a gate electrode on the organic insulating film.

본 발명에 따르면, 유기 박막트랜지스터는, 기판 상에 형성된 소수성을 갖는 버퍼층; 상기 버퍼층의 소정 영역에 형성된 친수성을 갖는 표면 처리층; 상기 버퍼층 상에 형성된 소스/드레인 전극; 상기 표면 처리층 상에 형성된 유기 반도체층; 상기 유기 반도체층 상에 형성된 유기 절연막; 및 상기 유기 절연막 상에 형성된 게이트 전극을 포함한다. According to the present invention, an organic thin film transistor includes: a buffer layer having hydrophobicity formed on a substrate; A hydrophilic surface treatment layer formed on a predetermined region of the buffer layer; Source / drain electrodes formed on the buffer layer; An organic semiconductor layer formed on the surface treatment layer; An organic insulating layer formed on the organic semiconductor layer; And a gate electrode formed on the organic insulating film.

본 발명에 따르면, 표시장치는, 다수의 게이트 라인들; 상기 게이트 라인들과 교차하는 데이터 라인들; 상기 각 게이트 라인과 상기 각 데이터 라인에 접속된 유기 박막트랜지스터; 상기 유기 박막트랜지스터에 접속된 화소 전극을 포함하고, 상기 유기 박막트랜지스터는, 기판 상에 형성된 소수성을 갖는 버퍼층; 상기 버퍼층의 소정 영역에 형성된 친수성을 갖는 표면 처리층; 상기 버퍼층 상에 형성된 소스/드레인 전극; 상기 표면 처리층 상에 형성된 유기 반도체층; 상기 유기 반도체층 상에 형성된 유기 절연막; 및 상기 유기 절연막 상에 형성된 게이트 전극을 포함하며, 상기 화소 전극은 상기 드레인 전극과 상기 버퍼층에 접촉하도록 형성된다.According to the present invention, a display device includes: a plurality of gate lines; Data lines crossing the gate lines; An organic thin film transistor connected to each of the gate lines and the data lines; And a pixel electrode connected to the organic thin film transistor, wherein the organic thin film transistor includes: a buffer layer having hydrophobicity formed on a substrate; A hydrophilic surface treatment layer formed on a predetermined region of the buffer layer; Source / drain electrodes formed on the buffer layer; An organic semiconductor layer formed on the surface treatment layer; An organic insulating layer formed on the organic semiconductor layer; And a gate electrode formed on the organic insulating layer, wherein the pixel electrode is formed in contact with the drain electrode and the buffer layer.

본 발명에 따르면, 유기 박막트랜지스터의 제조 방법은, 기판 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극 상에 소수성을 갖는 버퍼층을 형성하는 단계; 상기 버퍼층 상에 소스/드레인 전극을 형성하는 단계; 상기 버퍼층의 소정 영역을 표면 처리하여 친수성을 갖는 표면 처리층을 형성하는 단계; 상기 표면 처리층 상에 유기 반도체층을 형성하는 단계; 및 상기 유기 반도체층 상에 유기 절연막을 형성하는 단계를 포함한다.According to the present invention, a method of manufacturing an organic thin film transistor includes: forming a gate electrode on a substrate; Forming a buffer layer having hydrophobicity on the gate electrode; Forming a source / drain electrode on the buffer layer; Forming a surface treatment layer having hydrophilicity by surface-treating a predetermined region of the buffer layer; Forming an organic semiconductor layer on the surface treatment layer; And forming an organic insulating layer on the organic semiconductor layer.

본 발명은 버퍼층의 일부 영역을 표면 처리하여 친수성을 가지게 하고, 친수성을 갖는 버퍼층 상에만 유기 반도체층을 형성함으로써, 종래의 뱅크층이 필요없게 되어 공정 비용이 절감되고 공정이 단순화될 수 있다.In the present invention, by forming the organic semiconductor layer only on the buffer layer having a hydrophilic property by surface-treating a part of the buffer layer, the conventional bank layer is not required and the process cost can be reduced and the process can be simplified.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.

도 2는 본 발명의 표시장치를 도시한 도면이다.2 is a diagram showing a display device of the present invention.

도 2를 참조하면, 본 발명의 표시장치는 다수의 픽셀(P)이 매트릭스로 배열된다. 픽셀(P)은 적색 픽셀, 녹색 픽셀 및 청색 픽셀일 수 있다.Referring to FIG. 2, in the display device of the present invention, a plurality of pixels P are arranged in a matrix. The pixel P may be a red pixel, a green pixel, and a blue pixel.

표시장치는 액정표시장치, 유기 발광 표시장치 또는 전기 영동(electrophorectic) 표시장치일 수 있다. 표시장치의 기판을 플렉서블한 물질, 예컨대, 플라스틱 물질, 유리 물질 또는 스테인레스 스틸(stainless steel) 물질로 사용한 경우, 표시장치는 플렉서블 표시장치로 활용될 수 있다.The display device may be a liquid crystal display device, an organic light emitting display device, or an electrophoretic display device. When the substrate of the display device is used as a flexible material, for example, a plastic material, a glass material, or a stainless steel material, the display device can be used as a flexible display device.

본 발명의 표시장치는 다수의 게이트 라인들(GL1 내지 GLn)이 배치되고, 이들 라인들(GL1 내지 GLn)과 교차하여 다수의 데이터라인들(DL1 내지 DLm)이 배치된다. 각 게이트 라인(GL1 내지 GLn)과 각 데이터라인(DL1 내지 DLm)에 의해 단위 픽셀(P)이 정의될 수 있다. 따라서, 본 발명의 표시장치는 이러한 단위 픽셀(P)이 매 트릭스로 배열될 수 있다.In the display device of the present invention, a plurality of gate lines GL1 to GLn are arranged, and a plurality of data lines DL1 to DLm are arranged to cross the lines GL1 to GLn. The unit pixel P can be defined by each of the gate lines GL1 to GLn and each of the data lines DL1 to DLm. Therefore, the display device of the present invention can arrange such unit pixels P in a matrix.

각 게이트 라인(GL1 내지 GLn)과 각 데이터 라인(DL1 내지 DLm)에 박막트랜지스터(20)가 접속되고, 박막트랜지스터(20)에 화소전극(28, 또는 구동 전극)이 접속될 수 있다. The thin film transistor 20 may be connected to each of the gate lines GL1 to GLn and the data lines DL1 to DLm and the pixel electrode 28 or the driving electrode may be connected to the thin film transistor 20. [

본 발명의 박막트랜지스터(20)는 유기 반도체 물질에 의해 형성된 유기 박막트랜지스터일 수 있다. The thin film transistor 20 of the present invention may be an organic thin film transistor formed by an organic semiconductor material.

도 3은 도 2의 유기 박막트랜지스터를 도시한 단면도이다.3 is a cross-sectional view of the organic thin film transistor of FIG.

기판(22) 상에 소수성(hydrophobic)을 갖는 포토아크릴(photoacryl)과 같은 유기 물질로 이루어진 버퍼층(24)이 배치된다. A buffer layer 24 made of organic material such as photoacryl having hydrophobic on the substrate 22 is disposed.

기판(22)은 액정표시장치, 유기 발광 표시장치 또는 전기 영동 표시장치로 사용하기 위해 유리 물질로 이루어질 수 있다. The substrate 22 may be made of a glass material for use in a liquid crystal display, an organic light emitting display, or an electrophoretic display.

또는, 기판(22)은 플렉서블 표시장치로 사용하기 위해 얇은 두께의 유리 물질, 플라스틱 물질 또는 스테인레스 스틸 물질로 이루어질 수 있다. Alternatively, the substrate 22 may be made of a thin-walled glass material, a plastic material, or a stainless steel material for use as a flexible display device.

따라서, 소수성의 버퍼층(24)에 의해 이후에 배치될 유기 반도체층(30)의 퍼짐을 제한할 수 있다. Therefore, the hydrophobic buffer layer 24 can limit the spread of the organic semiconductor layer 30 to be disposed later.

버퍼층(24)은 반도체 형성 영역에 한해 그 표면이 친수성을 갖는 표면 처리층(24')을 가질 수 있다. 이를 위해, 버퍼층(24)에서 반도체 형성 영역의 표면을 대상으로 표면 처리가 수행될 수 있는데, 이는 나중에 상세히 설명될 것이다.The buffer layer 24 may have a surface treatment layer 24 'whose surface is hydrophilic only in the semiconductor formation region. To this end, the surface treatment can be performed on the surface of the semiconductor forming region in the buffer layer 24, which will be described later in detail.

버퍼층(24) 상에 저 저항 금속 물질, 예를 들면 금(Au), 구리(Cu), 구리 합금, 알루미늄(Al) 또는 알루미늄 합금으로 이루어진 소스/드레인 전극(26a, 26b)이 배치된다. 소스/드레인 전극(26a, 26b)과 함께 데이터 라인(DL1 내지 DLm)이 더 배치될 수 있다. 소스/드레인 전극(26a, 26b)을 포함하는 기판(22)에서, 반도체 형성 영역에 상응하는 버퍼층(24)의 표면 처리층(24') 상에 유기 반도체층(30)이 배치된다. Source / drain electrodes 26a and 26b made of a low resistance metal material such as gold (Au), copper (Cu), copper alloy, aluminum (Al), or aluminum alloy are disposed on the buffer layer 24. The data lines DL1 to DLm may be arranged together with the source / drain electrodes 26a and 26b. In the substrate 22 including the source / drain electrodes 26a and 26b, the organic semiconductor layer 30 is disposed on the surface treatment layer 24 'of the buffer layer 24 corresponding to the semiconductor formation region.

드레인 전극(26b)의 상면에 접촉하여 픽셀(P)에 화소 전극(28)이 배치될 수 있다. 화소 전극(28)은 투명성 도전 물질, 예를 들면 인듐-틴-옥사이드(ITO), 인듐-징크-옥사이드(IZO) 또는 인듐-틴-징크-옥사이드로 이루어질 수 있다. The pixel electrode 28 may be disposed on the pixel P in contact with the upper surface of the drain electrode 26b. The pixel electrode 28 may be made of a transparent conductive material such as indium-tin-oxide (ITO), indium-zinc-oxide (IZO), or indium-tin-zinc-oxide.

화소 전극(28)은 픽셀뿐만 아니라 드레인 전극(26b)의 상면뿐만 아니라 측면에도 배치될 수 있다. 화소 전극(28)은 드레인 전극(26b)에 직접적으로 접촉되도록 형성될 수 있다. 또한, 화소 전극(26b)은 픽셀(P)에서 버퍼층(24)에 직접 접촉되도록 형성될 수 있다. The pixel electrode 28 may be disposed not only on the pixel but also on the upper surface as well as the side surface of the drain electrode 26b. The pixel electrode 28 may be formed to directly contact the drain electrode 26b. In addition, the pixel electrode 26b may be formed to directly contact the buffer layer 24 in the pixel P.

버퍼층(24)의 반도체 형성 영역에 유기 반도체층(30)이 배치된다. 유기 반도체층(30)은 반도체 형성 영역에 상응하는 버퍼층(24)의 표면이 친수성을 가지고 그 이외의 표면은 소수성을 가지므로, 유기 반도체층(24)은 반도체 형성 영역에 상응하는 버퍼층(24)의 표면 처리층(24')에만 국부적으로 배치될 수 있다. The organic semiconductor layer 30 is disposed in the semiconductor formation region of the buffer layer 24. [ The organic semiconductor layer 24 has a buffer layer 24 corresponding to the semiconductor forming region because the surface of the buffer layer 24 corresponding to the semiconductor forming region has hydrophilicity and the other surfaces have hydrophobicity. Can be locally disposed only on the surface treatment layer 24 '.

아울러, 유기 반도체층(30)은 소스 전극(26a)을 포함하고 드레인 전극(26b)의 상면의 일부 영역, 즉 화소 전극(28)의 끝단 영역에까지 배치될 수 있다. The organic semiconductor layer 30 may include a source electrode 26a and may extend to a portion of the upper surface of the drain electrode 26b, that is, an end region of the pixel electrode 28. [

이는 화소 전극(28)이 소수성을 가지므로, 유기 반도체 물질이 화소 전극(28)으로 퍼지지 않기 때문에 가능하다.This is possible because the organic semiconductor material does not spread to the pixel electrode 28 since the pixel electrode 28 has hydrophobicity.

유기 반도체 물질로는 고분자 유기 반도체 물질이나 이동도가 비교적 우수한 저분자 유기 반도체 물질, 예를 들어 액상의 펜타신(pentacene) 또는 폴리사이오펜(polythiophene)일 수 있다. The organic semiconductor material may be a polymer organic semiconductor material or a low-molecular organic semiconductor material having relatively high mobility, for example, liquid phase pentacene or polythiophene.

유기 반도체층(30) 상에 유기 절연물질, 예를 들면 포토아크릴(photoacryl) 또는 폴리비닐알코올(poly vinyl alcohol)로 이루어진 유기 절연막(32)이 배치된다.An organic insulating material 32, for example, photoacryl or poly vinyl alcohol, is disposed on the organic semiconductor layer 30.

유기 절연막(32) 상에 금속 물질, 예를 들면 몰리브덴(Mo) 또는 크롬(Cr)으로 이루어진 게이트 전극(34)이 형성된다. 게이트 전극(34)과 함께 게이트 라인(GL1 내지 GLn)이 더 배치될 수 있다. A gate electrode 34 made of a metal material such as molybdenum (Mo) or chromium (Cr) is formed on the organic insulating film 32. The gate lines GL1 to GLn may be further disposed together with the gate electrode 34. [

게이트 라인(GL1 내지 GLn)은 화소 전극(28)의 일부 영역과 중첩되도록 함으로써, 스토리지 캐패시터가 형성될 수 있다. The gate lines GL1 to GLn are overlapped with a part of the pixel electrode 28, so that a storage capacitor can be formed.

이상의 유기 박막트랜지스터는 탑 게이트 타입(top gate type)이다. 하지만, 본 발명은 이에 한정하지 않고 게이트 전극이 맨 아래층에 형성되는 바텀 게이트 타입(bottom gate type)에도 적용될 수 있다. The above organic thin film transistor is a top gate type. However, the present invention is not limited thereto, but may be applied to a bottom gate type in which a gate electrode is formed in the bottom layer.

필요에 따라, 게이트 전극(34)이나 유기 절연막(32)을 보호하기 위해, 게이트 전극(34)과 유기 절연막(32) 상에 보호막(미도시)이 배치될 수 있다. A protective film (not shown) may be disposed on the gate electrode 34 and the organic insulating film 32 to protect the gate electrode 34 and the organic insulating film 32, if necessary.

유기 발광 표시장치의 경우, 화소 전극(28) 상에 유기 발광층이 형성되어야 하므로, 픽셀(P)의 화소 전극(28) 상에 배치된 보호막은 화소 전극(28)이 노출되도록 오픈될 수 있다. An organic light emitting layer must be formed on the pixel electrode 28 so that the protective film disposed on the pixel electrode 28 of the pixel P can be opened to expose the pixel electrode 28. [

이상과 같이, 본 발명은 종래에 사용된 뱅크층이 필요없게 되어, 유기 박막트랜지스터의 두께가 얇아지게 되어, 표시장치의 두께를 줄여주는 효과가 있다.As described above, the present invention eliminates the need for the bank layer used in the related art, so that the thickness of the organic thin film transistor is reduced, thereby reducing the thickness of the display device.

도 4a 내지 도 4g는 본 발명의 유기 박막트랜지스터의 공정을 도시한 도면이다.4A to 4G are views showing the process of the organic thin film transistor of the present invention.

도 4a에 도시한 바와 같이, 기판(22) 상에 소수성을 갖는 포토아크릴(photoacryl)과 같은 유기 물질을 전면 증착하여 버퍼층(24)이 형성된다. 버퍼층(24)이 소수성을 가지므로, 이후에 버퍼층(24)에 형성되는 유기 반도체 물질은 버퍼층(24)의 소수성에 의해 잘 퍼지지 않게 된다. As shown in FIG. 4A, a buffer layer 24 is formed on the substrate 22 by over-depositing an organic material such as a photoacrylic material having hydrophobicity. Since the buffer layer 24 has hydrophobicity, the organic semiconductor material formed in the buffer layer 24 is not spread well due to the hydrophobicity of the buffer layer 24.

도 4b에 도시한 바와 같이, 버퍼층(24) 상에 제1 금속 물질을 증착하고 마스크를 이용하여 패터닝하여 소스/드레인 전극(26a, 26b)이 형성된다. 제1 금속 물질은 저 저항 금속 물질로서, 예를 들면 금(Au), 구리(Cu), 구리합금, 알루미늄(Al) 또는 알루미늄합금일 수 있다. 버퍼층(24)은 제1 금속 물질과의 접착 특성이 우수하므로, 제1 금속 물질이 버퍼층(24) 상에 강한 접착력으로 형성될 수 있다.As shown in FIG. 4B, a first metal material is deposited on the buffer layer 24 and patterned using a mask to form source / drain electrodes 26a and 26b. The first metal material may be a low resistance metal material, for example, gold (Au), copper (Cu), copper alloy, aluminum (Al), or aluminum alloy. Since the buffer layer 24 has a good adhesion property with the first metal material, the first metal material can be formed on the buffer layer 24 with a strong adhesive force.

표시장치로 사용하기 위해, 소스/드레인 전극(26a, 26b)과 더불어 데이터 라인(DL1 내지 DLm)이 더 형성될 수 있다. For use as a display device, data lines DL1 to DLm may be formed in addition to the source / drain electrodes 26a and 26b.

이어서, 표시장치로 활용하기 위해, 투명성 도전 물질을 증착하고 마스크로 패터닝하여 픽셀에 화소 전극(28)이 형성된다. 또는, 화소 전극(28)은 드레인 전극(26b)의 상면과 측면에도 형성되어, 드레인 전극(26b)과 전기적으로 연결될 수 있다. Subsequently, for use as a display device, a transparent conductive material is deposited and patterned with a mask to form a pixel electrode 28 in the pixel. Alternatively, the pixel electrode 28 may be formed on the upper surface and the side surface of the drain electrode 26b, and may be electrically connected to the drain electrode 26b.

도 4c에 도시한 바와 같이, 소스/드레인 전극(26a, 26b)과 화소 전극(28)을 포함하는 기판(22) 상에 마스크(50)를 배치하고 자외선을 조사한다. 마스크(50)는 자외선을 차단하는 차단 영역(50a)과 자외선을 투과하는 투과 영역(50b)을 포함한 다. The mask 50 is placed on the substrate 22 including the source / drain electrodes 26a and 26b and the pixel electrode 28 and irradiated with ultraviolet rays, as shown in Fig. 4C. The mask 50 includes a blocking region 50a for blocking ultraviolet rays and a transmitting region 50b for transmitting ultraviolet rays.

마스크(50)의 투과 영역(50b)은 기판(22) 상에 유기 반도제층을 형성하기 위한 반도체 형성 영역에 대응될 수 있다. 따라서, 자외선은 마스크(50)의 투과 영역(50b)을 투과하여 반도체 형성 영역에 상응하는 버퍼층(24)의 표면에 조사된다. The transmissive region 50b of the mask 50 may correspond to a semiconductor formation region for forming an organic semiconductive layer on the substrate 22. [ Therefore, ultraviolet rays are transmitted through the transmission region 50b of the mask 50 and irradiated to the surface of the buffer layer 24 corresponding to the semiconductor formation region.

도 4d에 도시한 바와 같이, 자외선 조사 결과, 반도체 형성 영역에 상응하는 버퍼층(24)이 표면 처리되어, 친수성을 갖는 표면 처리층(24')이 형성된다. As shown in FIG. 4D, as a result of ultraviolet irradiation, the buffer layer 24 corresponding to the semiconductor formation region is surface-treated to form the surface treatment layer 24 'having hydrophilicity.

표면 처리층(24')의 형성 원리는 도 5a에 도시한 바와 같이, 유기 물질막(62)을 대상으로 자외선을 조사한다. 유기 물질막(62)의 유기 물질은 유기 화합물(CmHnOk)로 이루어질 수 있다.The principle of forming the surface treatment layer 24 'is to irradiate the organic material film 62 with ultraviolet rays, as shown in FIG. 5A. The organic material of the organic material film 62 may be composed of an organic compound (CmHnOk).

이러한 경우, 도 5b에 도시한 바와 같이, 자외선에 의해 대기 중의 오존(O3)이 분해되어 활성 산호(O2)가 생성됩니다. 아울러, 자외선에 의해 유기 물질막(62)의 유기 물질의 유기 화합물(CmHnOk)이 분해된다. In this case, as shown in FIG. 5B, ozone (O 3) in the atmosphere is decomposed by ultraviolet rays to generate active corals (O 2). In addition, the organic compound (CmHnOk) of the organic material of the organic material film 62 is decomposed by ultraviolet rays.

따라서, 활성 산소(O2)가 분해된 유기 화합물(CmHnOk)과 반응하여 CO2, H2O, CO, O2를 생성함으로써, 유기 물질막(62)의 표면이 소수성에서 친수성으로 변화된 표면 처리층(64)이 형성된다.Accordingly, the surface treatment layer 64, in which the surface of the organic material film 62 is changed from hydrophobic to hydrophilic, reacts with the decomposed organic compound (CmHnOk) to generate CO 2, H 2 O, CO, .

오존(O3)을 분해하기 위한 자외선의 파장은 253.7nm일 수 있다. The wavelength of ultraviolet rays for decomposing ozone (O3) may be 253.7 nm.

이상의 표면 처리층의 원리에 따라, 반도체 형성 영역에 상응하는 버퍼층(24)의 표면이 친수성을 갖는 표면 처리층(24')이 형성된다.According to the principle of the surface treatment layer, the surface treatment layer 24 'having the hydrophilic surface of the buffer layer 24 corresponding to the semiconductor formation region is formed.

도 4e에 도시한 바와 같이, 기판(22) 상에 잉크젯(64)을 이용하여 유기 반도체 용액(66)을 드롭(drop)시킨다. 이에 따라, 유기 반도체 용액(66)이 기판(22) 상 에 형성되는데, 표면 처리층(24')이 친수성을 가지므로 표면 처리층(24') 상의 유기 반도체 용액(66)은 측 방향으로 비교적 용이하게 퍼지는데 반해, 표면 처리층(24')을 제외한 버퍼층(24)은 소수성을 가지므로 표면 처리층(24')을 제외한 버퍼층(24) 상의 유기 반도체 용액(66)은 측 방향으로 비교적 용이하게 퍼지지 않게 됨에 따라, 표면 처리층(24') 상에만 유기 반도체 용액(66)이 누적되어 라운드 타입의 유기 반도체 용액막(60)이 형성된다. As shown in FIG. 4E, the organic semiconductor solution 66 is dropped using the ink jet 64 on the substrate 22. Thus, the organic semiconductor solution 66 on the surface treatment layer 24 'is hydrophilic, so that the organic semiconductor solution 66 on the surface treatment layer 24' The organic semiconductor solution 66 on the buffer layer 24 except for the surface treatment layer 24 'is relatively easily sideways because the buffer layer 24 except for the surface treatment layer 24' has hydrophobicity, The organic semiconductor solution 66 is accumulated only on the surface treatment layer 24 'so that the round-type organic semiconductor solution film 60 is formed.

유기 반도체 용액(66)은 고분자 유기 반도체 물질이나 펜타신(pentacene) 또는 폴리사이오펜(polythiophene)과 같은 저분자 유기 반도체 물질이 적어도 포함될 수 있다. The organic semiconductor solution 66 may include at least a polymer organic semiconductor material or a low molecular organic semiconductor material such as pentacene or polythiophene.

도 4f에 도시한 바와 같이, 기판(22)에 열(heat)이나 광(light)을 조사하여, 유기 반도체 용액막(60)을 경화 내지 건조시킴으로써, 유기 반도체 용액막(60)은 상면이 편평한 유기 반도체층(30)으로 형성된다.The organic semiconductor solution film 60 is formed by irradiating heat or light to the substrate 22 and hardening or drying the organic semiconductor solution film 60 as shown in FIG. The organic semiconductor layer 30 is formed.

도 4g에 도시한 바와 같이, 유기 반도체층(30)을 포함하는 기판(22) 상에 유기 절연 물질을 형성하여 유기 절연막(32)이 형성된다. 유기 절염 물질은 포토 아크릴(photoacryl)이나 폴리 비닐 알코올(poly vinyl alcohol)일 수 있다. As shown in FIG. 4G, an organic insulating material is formed on the substrate 22 including the organic semiconductor layer 30 to form the organic insulating film 32. The organic flame retardant may be photoacryl or poly vinyl alcohol.

이어서, 유기 절연막(32) 상에 제2 금속 물질을 증착하고 마스크를 이용하여 패터닝하여 게이트 전극(34)이 형성된다. Then, a second metal material is deposited on the organic insulating film 32, and the gate electrode 34 is formed by patterning using a mask.

표시장치로 사용하기 위해 게이트 전극(34)과 더불어 게이트 라인(GL1 내지 GLn)이 더 형성될 수 있다. Gate lines GL1 to GLn may be formed in addition to the gate electrode 34 for use as a display device.

이상과 같이, 본 발명은 버퍼층의 일부 영역을 표면 처리하여 친수성을 가지 게 하고, 친수성을 갖는 버퍼층 상에만 유기 반도체층을 형성함으로써, 종래의 뱅크층이 필요없게 되어 공정 비용이 절감되고 공정이 단순화될 수 있다.As described above, according to the present invention, the organic semiconductor layer is formed only on the buffer layer having hydrophilicity by surface-treating a part of the buffer layer, thereby eliminating the need for a conventional bank layer, .

이상의 유기 박막트랜지스터 탑 게이트(top gate) 방식이다. The above organic thin film transistors are top gate type.

본 발명은 이에 한정하지 않고 바텀 게이트(botom gate) 방식의 유기 박막트랜지스터에도 적용될 수 있다.The present invention is not limited to this and can be applied to an organic thin film transistor of a botom gate type.

바텀 게이트 방식의 유기 박막 트랜지스터에서는 게이트 전극 위에 소수성을 갖는 버퍼층을 형성하고, 그 위에 소스/드레인 전극을 형성한 후, 버퍼층을 표면 처리하여 반도체 형성 영역에 친수성을 갖는 표면 처리층을 형성한 후, 유기 반도체층을 형성할 수 있다. 유기 반도체층 상에 유기 절연막이 형성될 수 있다. 이러한 경우, 앞서 설명한 바와 같이, 유기 반도체층이 표면 처리층에 국부적으로 형성될 수 있다.In a bottom gate type organic thin film transistor, a buffer layer having hydrophobicity is formed on a gate electrode, a source / drain electrode is formed on the buffer layer, and a surface treatment layer having hydrophilicity is formed on the semiconductor formation region by surface- The organic semiconductor layer can be formed. An organic insulating film may be formed on the organic semiconductor layer. In this case, as described above, the organic semiconductor layer can be locally formed in the surface treatment layer.

도 1은 종래의 유기 박막트랜지스터를 도시한 도면이다.1 is a view showing a conventional organic thin film transistor.

도 2는 본 발명의 표시장치를 도시한 도면이다.2 is a diagram showing a display device of the present invention.

도 3은 도 2의 유기 박막트랜지스터를 도시한 단면도이다.3 is a cross-sectional view of the organic thin film transistor of FIG.

도 4a 내지 도 4g는 본 발명의 유기 박막트랜지스터의 공정을 도시한 도면이다.4A to 4G are views showing the process of the organic thin film transistor of the present invention.

도 5a 및 도 5b는 본 발명의 표면 처리층의 형성 원리를 설명하기 위한 도면이다.5A and 5B are views for explaining the principle of forming the surface treatment layer of the present invention.

<도면의 주요 부분에 대한 부호의 설명>Description of the Related Art

20: 유기 박막트랜지스터 22: 기판20: organic thin film transistor 22: substrate

24: 버퍼층 24' 표면 처리층24: buffer layer 24 'Surface treatment layer

26a: 소스 전극 26b: 드레인 전극26a: source electrode 26b: drain electrode

28: 화소 전극 30: 유기 반도체층28: pixel electrode 30: organic semiconductor layer

32: 유기 절연막 34: 게이트 전극32: organic insulating film 34: gate electrode

Claims (10)

기판 상에 소수성을 갖는 버퍼층을 형성하는 단계;Forming a buffer layer having hydrophobicity on the substrate; 상기 버퍼층 상에 소스/드레인 전극을 형성하는 단계;Forming a source / drain electrode on the buffer layer; 상기 버퍼층의 소정 영역을 표면 처리하여 친수성을 갖는 표면 처리층을 형성하는 단계;Forming a surface treatment layer having hydrophilicity by surface-treating a predetermined region of the buffer layer; 상기 표면 처리층 상에 유기 반도체층을 형성하는 단계;Forming an organic semiconductor layer on the surface treatment layer; 상기 유기 반도체층 상에 유기 절연막을 형성하는 단계; 및Forming an organic insulating layer on the organic semiconductor layer; And 상기 유기 절연막 상에 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 유기 박막트랜지스터의 제조 방법.And forming a gate electrode on the organic insulating layer. 제1항에 있어서, 상기 버퍼층은 유기 물질로 이루어지는 것을 특징으로 하는 유기 박막트랜지스터의 제조 방법.The method of claim 1, wherein the buffer layer is made of an organic material. 제2항에 있어서, 상기 표면 처리층을 형성하는 단계는, The method according to claim 2, wherein forming the surface treatment layer comprises: 상기 소정 영역에 자외선을 조사하는 단계;Irradiating the predetermined region with ultraviolet light; 상기 자외선에 의해 오존이 활성 산소로 분해되고 상기 버퍼층의 유기 물질이 분해되는 단계; 및Decomposing ozone into active oxygen by the ultraviolet rays and decomposing organic substances in the buffer layer; And 상기 활성 산소와 상기 분해된 유기 물질의 반응에 의해 상기 소정 영역에 표면 처리층을 형성하는 단계를 포함하는 것을 특징으로 하는 유기 박막트랜지스터 의 제조 방법.And forming a surface treatment layer on the predetermined region by reacting the active oxygen with the decomposed organic material. 제3항에 있어서, 상기 자외선의 파장은 253.7nm인 것을 특징으로 하는 유기 박막트랜지스터의 제조 방법.4. The method of claim 3, wherein the wavelength of the ultraviolet light is 253.7 nm. 제3항에 있어서, 상기 자외선은 마스크에 의해 상기 소정 영역에 상응하는 버퍼층에 조사되는 것을 특징으로 하는 유기 박막트랜지스터의 제조 방법.4. The method of claim 3, wherein the ultraviolet light is irradiated to a buffer layer corresponding to the predetermined region by a mask. 제5항에 있어서, 상기 소정 영역은 상이 유기 반도체층이 형성되는 영역인 것을 특징으로 하는 유기 박막트랜지스터의 제조 방법.6. The method of claim 5, wherein the predetermined region is a region where the organic semiconductor layer is formed. 기판 상에 형성된 소수성을 갖는 버퍼층;A buffer layer having hydrophobicity formed on the substrate; 상기 버퍼층의 소정 영역에 형성된 친수성을 갖는 표면 처리층;A hydrophilic surface treatment layer formed on a predetermined region of the buffer layer; 상기 버퍼층 상에 형성된 소스/드레인 전극;Source / drain electrodes formed on the buffer layer; 상기 표면 처리층 상에 형성된 유기 반도체층;An organic semiconductor layer formed on the surface treatment layer; 상기 유기 반도체층 상에 형성된 유기 절연막; 및An organic insulating layer formed on the organic semiconductor layer; And 상기 유기 절연막 상에 형성된 게이트 전극을 포함하는 것을 특징으로 하는 유기 박막트랜지스터.And a gate electrode formed on the organic insulating layer. 제7항에 있어서, 상기 버퍼층은 유기 물질로 이루어지는 것을 특징으로 하는 유기 박막트랜지스터.8. The organic thin film transistor according to claim 7, wherein the buffer layer is made of an organic material. 다수의 게이트 라인들;A plurality of gate lines; 상기 게이트 라인들과 교차하는 데이터 라인들;Data lines crossing the gate lines; 상기 각 게이트 라인과 상기 각 데이터 라인에 접속된 유기 박막트랜지스터;An organic thin film transistor connected to each of the gate lines and the data lines; 상기 유기 박막트랜지스터에 접속된 화소 전극을 포함하고, And a pixel electrode connected to the organic thin film transistor, 상기 유기 박막트랜지스터는, The organic thin film transistor includes: 기판 상에 형성된 소수성을 갖는 버퍼층;A buffer layer having hydrophobicity formed on the substrate; 상기 버퍼층의 소정 영역에 형성된 친수성을 갖는 표면 처리층;A hydrophilic surface treatment layer formed on a predetermined region of the buffer layer; 상기 버퍼층 상에 형성된 소스/드레인 전극;Source / drain electrodes formed on the buffer layer; 상기 표면 처리층 상에 형성된 유기 반도체층;An organic semiconductor layer formed on the surface treatment layer; 상기 유기 반도체층 상에 형성된 유기 절연막; 및An organic insulating layer formed on the organic semiconductor layer; And 상기 유기 절연막 상에 형성된 게이트 전극을 포함하며,And a gate electrode formed on the organic insulating film, 상기 화소 전극은 상기 드레인 전극과 상기 버퍼층에 접촉하도록 형성되는 것을 특징으로 하는 표시장치.And the pixel electrode is formed in contact with the drain electrode and the buffer layer. 기판 상에 게이트 전극을 형성하는 단계;Forming a gate electrode on the substrate; 상기 게이트 전극 상에 소수성을 갖는 버퍼층을 형성하는 단계;Forming a buffer layer having hydrophobicity on the gate electrode; 상기 버퍼층 상에 소스/드레인 전극을 형성하는 단계;Forming a source / drain electrode on the buffer layer; 상기 버퍼층의 소정 영역을 표면 처리하여 친수성을 갖는 표면 처리층을 형 성하는 단계;Forming a surface treatment layer having hydrophilicity by surface-treating a predetermined region of the buffer layer; 상기 표면 처리층 상에 유기 반도체층을 형성하는 단계; 및Forming an organic semiconductor layer on the surface treatment layer; And 상기 유기 반도체층 상에 유기 절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 유기 박막트랜지스터의 제조 방법.And forming an organic insulating layer on the organic semiconductor layer.
KR1020080115956A 2008-11-20 2008-11-20 Organic thin film transistor, manufacturing method thereof and display device Expired - Fee Related KR101450911B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080115956A KR101450911B1 (en) 2008-11-20 2008-11-20 Organic thin film transistor, manufacturing method thereof and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080115956A KR101450911B1 (en) 2008-11-20 2008-11-20 Organic thin film transistor, manufacturing method thereof and display device

Publications (2)

Publication Number Publication Date
KR20100056937A KR20100056937A (en) 2010-05-28
KR101450911B1 true KR101450911B1 (en) 2014-10-14

Family

ID=42280869

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080115956A Expired - Fee Related KR101450911B1 (en) 2008-11-20 2008-11-20 Organic thin film transistor, manufacturing method thereof and display device

Country Status (1)

Country Link
KR (1) KR101450911B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101636453B1 (en) * 2015-01-29 2016-07-05 한림대학교 산학협력단 Organic thin film transistor and manufacturing method thereof
KR102588082B1 (en) * 2018-09-06 2023-10-11 엘지디스플레이 주식회사 Organic light emitting display device and method for manufacturing thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100647710B1 (en) 2005-10-21 2006-11-23 삼성에스디아이 주식회사 Thin film transistor, manufacturing method thereof and flat panel display device having same
KR20070121125A (en) * 2006-06-21 2007-12-27 엘지.필립스 엘시디 주식회사 Pattern formation method using self-arrangement of terminal functional group
KR20080001792A (en) * 2006-06-30 2008-01-04 엘지.필립스 엘시디 주식회사 Thin film transistor and its manufacturing method
KR20080047237A (en) * 2006-11-24 2008-05-28 엘지디스플레이 주식회사 Array substrate for liquid crystal display device and manufacturing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100647710B1 (en) 2005-10-21 2006-11-23 삼성에스디아이 주식회사 Thin film transistor, manufacturing method thereof and flat panel display device having same
KR20070121125A (en) * 2006-06-21 2007-12-27 엘지.필립스 엘시디 주식회사 Pattern formation method using self-arrangement of terminal functional group
KR20080001792A (en) * 2006-06-30 2008-01-04 엘지.필립스 엘시디 주식회사 Thin film transistor and its manufacturing method
KR20080047237A (en) * 2006-11-24 2008-05-28 엘지디스플레이 주식회사 Array substrate for liquid crystal display device and manufacturing method thereof

Also Published As

Publication number Publication date
KR20100056937A (en) 2010-05-28

Similar Documents

Publication Publication Date Title
JP4385812B2 (en) Thin film transistor and manufacturing method thereof
CN101644869B (en) Circuit board, electro-optic device, and electronic apparatus
US8258004B2 (en) Display device and manufacturing method thereof
JP5429454B2 (en) Thin film transistor manufacturing method and thin film transistor
CN101752364B (en) Array substrate for display device and method of fabricating the same
KR101201304B1 (en) Liquid Crystal Display Device and method for fabricating the same
US20080258138A1 (en) Thin film transistor array panel and fabricating method thereof, and flat panel display with the same
US20070103613A1 (en) Flat panel display
US20080023695A1 (en) Organic thin film transistor substrate and method of manufacturing the same
CN1917226B (en) Organic thin film transistor array panel and manufacturing method thereof
US8208086B2 (en) Organic thin film transistor and method of manufacturing the organic thin film transistor, and display apparatus using the same
US20090096949A1 (en) Thin film transistor array panel, method for manufacturing the same and display device with the same
US8399311B2 (en) Thin film transistor array panel and method of manufacture
EP1887630A2 (en) Thin film transistor array panel and method of manufacturing the same
KR101450911B1 (en) Organic thin film transistor, manufacturing method thereof and display device
KR100637188B1 (en) A substrate, a flat panel display device having the same, a substrate having a thin film transistor, a flat panel display device having the same and a method of manufacturing a substrate having a thin film transistor
JP2011082419A (en) Thin film transistor, method of manufacturing the same, display device, and electronic device
US7417701B2 (en) Array substrate for liquid crystal display and method for fabricating the same having particular gate insulating layer
KR20080008597A (en) Organic thin film transistor substrate and manufacturing method thereof
KR20080057877A (en) Array substrate and its manufacturing method
KR100865540B1 (en) Method of forming an alignment layer and a liquid crystal display including the same
KR101325665B1 (en) Array substrate and method for fabricating the same
KR20080079826A (en) Array substrate for liquid crystal display device using liquid organic semiconductor material and manufacturing method thereof
KR20100070231A (en) Organic thin film transistor, patterning method, and mehtod of fabricating organic thin film transistor and liquid crystal display device using thereof
KR101377673B1 (en) Array substrate for liquid crystal display apparatus and manufacturing method thereof

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20081120

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20131105

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20081120

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20140829

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20141007

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20141007

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20180917

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20190917

Start annual number: 6

End annual number: 6

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20210718