[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101454666B1 - 반도체 비전 검사장치 및 이를 갖는 반도체 검사 시스템 - Google Patents

반도체 비전 검사장치 및 이를 갖는 반도체 검사 시스템 Download PDF

Info

Publication number
KR101454666B1
KR101454666B1 KR1020130062648A KR20130062648A KR101454666B1 KR 101454666 B1 KR101454666 B1 KR 101454666B1 KR 1020130062648 A KR1020130062648 A KR 1020130062648A KR 20130062648 A KR20130062648 A KR 20130062648A KR 101454666 B1 KR101454666 B1 KR 101454666B1
Authority
KR
South Korea
Prior art keywords
unit
semiconductor
vision
mode
wafer
Prior art date
Application number
KR1020130062648A
Other languages
English (en)
Inventor
한기현
Original Assignee
주식회사 태미세미콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 태미세미콘 filed Critical 주식회사 태미세미콘
Priority to KR1020130062648A priority Critical patent/KR101454666B1/ko
Application granted granted Critical
Publication of KR101454666B1 publication Critical patent/KR101454666B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67333—Trays for chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

본 발명은 웨이퍼로부터 다이싱된 반도체 칩의 비전 검사 및 전기적인 검사를 수행하는 반도체 비전 검사장치 및 이를 갖는 반도체 검사 시스템에 관한 것이다. 본 발명에 따른 반도체 비전 검사장치는 복수 개의 반도체 칩으로 다이싱된 웨이퍼가 안착되며 복수 개의 반도체 칩 사이의 간격을 확장하는 익스팬딩유닛, 익스팬딩유닛으로부터의 복수 개의 반도체 칩이 정품과 불량품으로 구분되어 독립적으로 수령되는 적재유닛, 익스팬딩유닛으로부터 적재유닛으로 이송되는 복수 개의 반도체 칩을 비전 검사하는 비전유닛, 익스팬딩유닛과 적재유닛 사이에 배치되며 비전유닛에 의해 검사되는 반도체 칩이 안착되는 인덱스유닛 및 익스팬딩유닛과 적재유닛 사이에 배치되어 익스팬딩유닛과 적재유닛 사이에서 반도체 칩을 왕복 이동시키는 픽업유닛을 포함하며, 비전유닛에 의한 비전 검사를 통해 복수 개의 반도체 칩을 정품과 불량품으로 구분하여 적재유닛에 적재하도록 익스팬딩유닛, 인덱스유닛 및 적재유닛으로 복수 개의 반도체 칩을 순차적으로 이송하는 제1모드 및 제1모드에 의해 적재된 정품 반도체 칩의 전기적인 검사를 위해 적재유닛으로부터 익스팬딩유닛에 웨이퍼의 형상으로 복수 개의 반도체 칩을 안착하는 제2모드를 수행하는 것을 특징으로 한다.

Description

반도체 비전 검사장치 및 이를 갖는 반도체 검사 시스템{SEMICONDUCTOR VISION INSPECTION APPARATUS AND SEMICONDUCTOR INSPECTION SYSTEM HAVING THE SAME}
본 발명은 반도체 비전 검사장치 및 이를 갖는 반도체 검사 시스템에 관한 것으로서, 보다 상세하게는 웨이퍼의 다이싱된 반도체 칩을 비전 검사 및 전기적인 검사를 수행하는 반도체 비전 검사장치 및 이를 갖는 반도체 검사 시스템에 관한 것이다.
최근 스마트폰과 같은 다기능 및 고도의 첨단 기능을 갖는 전자기기의 개발 및 활용성의 증가에 따라 전자기기에 사용되는 반도체 칩은 보다 더 소형화 및 슬림화 되고 있는 추세이다. 대표적으로 사용되는 반도체 칩은 웨이퍼로부터 개별적으로 다이싱(dicing) 또는 쏘잉(sawing)된 부품이 사용된다.
여기서, 웨이퍼는 일반적으로 실리콘 웨이퍼가 사용된다. 실리콘 웨이퍼는 전자기기의 집적회로의 베이스를 이루는 규소 박판으로서 주괴라고 불리는 고순도 단결정 규소를 만든 후, 주괴를 얇게 슬라이싱 하여 원판 형태의 중간가공물로 만든다. 웨이퍼는 중간 가공물의 에칭 및 폴리싱 등과 같은 여러 가지의 후처리 공정을 통해 최종적으로 제작된다.
이러한 웨이퍼는 제조하는 공정에서 수율 및 품질에 영향을 미치는 결정 결함이 발생한다. 이렇게 발생되는 결정 결함은 상술한 바와 같이 웨이퍼의 수율 및 품질에 영향을 미치므로 결정 결함의 유무의 시각적인 검사가 필요하다. 그리고, 웨이퍼 외부의 결정 결함에 대한 시각적인 검사가 끝난 후, 정품(양품)으로 판명된 웨이퍼는 실질적으로 전자기기에 사용되기 위해서 전기적인 검사도 필요하다. 이때, 웨이퍼의 전기적인 검사를 위해서는 시각적인 검사가 시행되는 복수 개의 칩으로 구성된 웨이퍼의 형상을 가져야 한다.
한편, 관련된 선행문헌으로서 선행문헌1은 "대한민국공개특허공보 제10-2011-0078953호"인 "웨이퍼 검사장치"를 개시하고 있고, 선행문헌2는 "대한민국공개특허공보 제10-2008-0015363호"인 "웨이퍼 및 반도체 소자의 검사 방법 및 장치"를 개시하고 있다.
구체적으로 상술한 선행문헌1은 웨이퍼를 로딩하는 카세트에 로딩하는 로딩수단, 각 카세트에서 한 장씩 웨이퍼를 이송지그에 장착시키는 로봇, 이송지그에 장착된 웨이퍼를 검사하기 위해 이송하는 이송수단, 이송된 웨이퍼를 검사하는 검사부 및 검사 완료된 웨이퍼를 카세트에 복귀시키는 언로딩수단을 포함하여 자동으로 웨이퍼의 시각적인 검사를 수행한다. 또한, 상술한 선행문헌2는 웨이퍼를 형성하는 복수 개의 반도체 칩을 개별적으로 분리한 후, 복수 개의 반도체 칩의 배치 라인을 따라 검사를 함과 더불어 복수 개의 반도체 칩이 점착된 테이프로부터 이격되는 반도체 칩의 하부면을 검사하는 기술적 특징을 가지고 있다.
그런데, 종래의 관련된 기술을 개시한 선행문헌1은 자동으로 웨이퍼의 시각적인 검사를 수행할 수 있으나, 복수 개의 반도체 칩으로 구성된 웨이퍼를 한 장씩 검사함에 따라 복수 개의 칩 중 어느 하나에만 불량이 발생될 경우 웨이퍼 자체가 불량으로 평가되는 문제점이 있다. 그리고, 선행문헌2는 웨이퍼를 복수 개의 반도체 칩으로 다이싱 한 후 개별적으로 시각적인 검사를 수행하는 특징이 개시되어 있으나, 전기적인 검사를 위해 정품으로 판단된 복수 개의 반도체 칩을 웨이퍼 형상으로 구성하는 기술적 특징은 개시하고 있지 않다.
그러므로, 웨이퍼를 구성하는 복수 개의 반도체의 개별적인 시각 검사와 함께 시각적인 검사 후 선행문헌1 및 선행문헌2에 개시되지 않은 전기적인 검사를 위해 복수 개의 반도체 칩을 웨이퍼 형상으로 구성하는 기술의 필요성이 대두되고 있다.
선행문헌1: 대한민국공개특허공보 제10-2011-0078943 - 웨이퍼 검사장치 선행문헌2: 대한민국공개특허공보 제10-2008-0015363호 - 웨이퍼 반도체 소자의 검사 방법 및 장치
본 발명의 목적은 웨이퍼를 구성하는 복수 개의 반도체 칩을 개별적으로 시각적인 검사를 하는 반도체 비전 검사 장치 및 이를 갖는 반도체 시스템을 제공하는 것이다.
또한, 본 발명의 다른 목적은 복수 개의 반도체 칩의 개별적으로 시각 검사 한 후, 전기적인 검사를 위해 복수 개의 반도체 칩을 웨이퍼 형상으로 구성할 수 있음과 더불어 전기적인 검사를 수행하는 반도체 비전 검사 장치 및 이를 갖는 반도체 시스템을 제공하는 것이다.
특히, 본 발명의 주목적은 상술한 시각적인 검사와 전기적인 검사를 위해 복수 개의 반도체 칩을 웨이퍼 형상으로 구성하는 공정이 자동으로 수행될 수 있는 반도체 비전 검사장치 및 이를 갖는 반도체 시스템을 제공하는 것이다.
상기 과제의 해결 수단은, 본 발명에 따라 복수 개의 반도체 칩으로 다이싱된 웨이퍼가 안착되며 복수 개의 상기 반도체 칩 사이의 간격을 확장하는 익스팬딩유닛, 상기 익스팬딩유닛으로부터의 복수 개의 상기 반도체 칩이 정품과 불량품으로 구분되어 독립적으로 수령되는 적재유닛, 상기 익스팬딩유닛으로부터 상기 적재유닛으로 이송되는 복수 개의 상기 반도체 칩을 비전 검사하는 비전유닛, 상기 익스팬딩유닛과 상기 적재유닛 사이에 배치되며 상기 비전유닛에 의해 검사되는 상기 반도체 칩이 안착되는 인덱스유닛 및 상기 익스팬딩유닛과 상기 적재유닛 사이에 배치되어 상기 익스팬딩유닛과 상기 적재유닛 사이에서 상기 반도체 칩을 왕복 이동시키는 픽업유닛을 포함하며, 상기 비전유닛에 의한 비전 검사를 통해 복수 개의 상기 반도체 칩을 정품과 불량품으로 구분하여 상기 적재유닛에 적재하도록 상기 익스팬딩유닛, 상기 인덱스유닛 및 상기 적재유닛으로 복수 개의 상기 반도체 칩을 순차적으로 이송하는 제1모드 및 상기 제1모드에 의해 적재된 정품 반도체 칩의 전기적인 검사를 위해 상기 적재유닛으로부터 상기 익스팬딩유닛에 상기 웨이퍼의 형상으로 복수 개의 상기 반도체 칩을 안착하는 제2모드로 작동하는 것을 특징으로 하는 반도체 비전 검사장치에 의해 이루어진다.
여기서, 상기 반도체 비전 검사장치는 상기 제1모드에서 상기 익스팬딩유닛에 안착되는 상기 웨이퍼를 공급하고 상기 제2모드에서 상기 익스팬딩유닛에 안착되는 상기 웨이퍼를 수령하는 카세트유닛 및 상기 제1모드에서 상기 카세트유닛의 상기 웨이퍼를 상기 익스팬딩유닛으로 이송하고 상기 제2모드에서 상기 익스팬딩유닛에 안착된 상기 웨이퍼를 상기 카세트유닛으로 이송하는 웨이퍼 이송유닛을 더 포함할 수 있다.
그리고, 바람직하게 상기 적재유닛에는 상기 비전유닛에 의해 검사되어, 정품과 불량품으로 구분된 상기 반도체 칩을 각각 수령하는 정품 트레이와 불량품 트레이가 배치될 수 있다.
상기 인덱스유닛은 원판 형상으로 마련되고 상기 픽업유닛에 의해 상기 익스팬딩유닛으로부터 이송된 상기 반도체 칩을 수령하는 반도체 칩 수령부를 포함하며, 상기 인덱스유닛은 상기 반도체 칩을 수령하는 반도체 칩 수령영역, 상기 비전유닛에 의해 검사되는 검사 영역, 검사된 상기 반도체 칩이 상기 적재유닛으로 이송되도록 픽업되는 픽업 영역 및 상기 반도체 칩 수령부가 클리닝되는 클리닝 영역에 상기 반도체 칩 수령부를 각각 위치하도록 90도 간격으로 회전운동 하는 것이 바람직하다.
상기 픽업유닛은 상기 제1모드에서 상기 익스팬딩유닛에 안착된 상기 반도체 칩을 상기 인덱스유닛으로 이송시키는 제1픽업유닛 및 상기 제1모드에서 상기 인덱스유닛에 안착된 상기 반도체 칩을 상기 적재유닛으로 이송시키고 상기 제2모드에서 상기 적재유닛의 정품 반도체 칩을 상기 익스팬딩유닛으로 이송시키는 제2픽업유닛을 포함할 수 있다.
여기서, 상기 제1픽업유닛과 상기 제2픽업유닛은 각각 2개의 픽업부를 포함하며, 상기 픽업부들 중 어느 하나에는 상기 반도체 칩이 상기 익스팬딩유닛, 상기 인덱스유닛 및 상기 적재유닛에 안착되는 위치를 얼라인 하기 위한 얼라인감지부가 마련되어 있을 수 있다.
상기 익스팬딩유닛의 상부에 배치되어 상기 제1모드에서 상기 익스팬딩유닛에 안착되는 상기 웨이퍼 및 상기 제2모드에서 상기 웨이퍼의 형상으로 안착되는 복수 개의 상기 반도체 칩의 얼라인을 계측하는 제1비전유닛, 상기 인덱스유닛의 상기 검사 영역에 배치되어 상기 반도체 칩 수령부에 수령된 상기 반도체 칩의 상면에 대한 불량 여부를 검사하는 제2비전유닛 및 상기 인덱스유닛과 상기 적재유닛 사이에 배치되어 상기 인덱스유닛의 상기 픽업 영역에서 상기 픽업유닛에 의해 픽업된 상기 반도체 칩의 하면에 대한 불량 여부를 검사하는 제3비전유닛을 포함할 수 있다.
바람직하게 상기 반도체 칩 수령부에는 4개의 상기 반도체 칩이 수령될 수 있다.
상기 웨이퍼는 복수 개의 상기 반도체 칩을 지지하도록 점착력을 갖는 점착부재와 상기 점착부재의 테두리를 지지하는 웨이퍼 링을 포함하며, 상기 제2모드에서 상기 적재유닛으로부터 상기 익스팬딩유닛으로 이송된 정품 반도체 칩은 상기 익스팬딩유닛에 안착된 상기 웨이퍼 링과 상기 점착부재에 의해 지지되는 것이 바람직하다.
한편, 상기 과제의 해결수단은, 본 발명에 따라 전술한 구성의 반도체 비전 검사장치 및 상기 반도체 비전 검사장치의 상기 제2모드에서 상기 웨이퍼 형상으로 안착된 복수 개의 상기 반도체 칩에 대한 전기적인 검사를 수행하는 반도체 전기 검사장치를 포함하는 것을 특징으로 하는 반도체 검사 시스템에 의해서도 이루어진다.
기타 실시 예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명에 따른 반도체 비전 검사장치 및 이를 갖는 반도체 검사 시스템은 복수 개의 반도체 칩을 개별적으로 비전 검사를 하여 정품 및 불량품으로 구분할 수 있는 제1모드의 작동과 함께 정품 반도체 칩의 전기적인 검사를 위해 제2모드로 작동할 수 있으므로, 반도체 칩의 비전 검사 및 전기적인 검사 수행 시간을 단축하여 제품의 공정 시간을 감소할 수 있는 효과가 있다.
도 1은 본 발명에 따른 반도체 검사 시스템 개략 구성도,
도 2는 본 발명에 따른 반도체 검사 시스템에서 검사되는 웨이퍼의 사시도,
도 3은 본 발명에 따른 반도체 검사 시스템의 반도체 비전 검사장치의 정면도,
도 4는 도 3에 도시된 반도체 비전 검사장치의 평면도,
도 5는 도 3에 도시된 반도체 비전 검사장치의 좌측면도,
도 6은 도 3에 도시된 반도체 비전 검사장치의 우측면도,
도 7의 (a) 및 (b)는 각각 본 발명에 따른 반도체 검사 시스템의 반도체 비전 검사장치의 제1모드와 제2모드에 대한 개략도이다.
이하, 본 발명의 실시 예에 따른 반도체 비전 검사장치 및 이를 갖는 반도체 검사 시스템에 대해 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명에 따른 반도체 검사 시스템 개략 구성도이고, 도 2는 본 발명에 따른 반도체 검사 시스템에서 검사되는 웨이퍼의 사시도이다.
도 1 및 도 2에 도시된 바와 같이, 본 발명에 따른 반도체 검사 시스템(10)은 반도체 비전 검사장치(100) 및 반도체 전기 검사장치(300)를 포함한다. 여기서, 반도체 비전 검사장치(100)는 복수 개의 반도체 칩(4)으로 다이싱된 웨이퍼(1)의 비전 검사를 실시하는 제1모드와 제1모드에서 정품으로 판명된 반도체 칩(4)의 전기적인 검사를 위해 복수 개의 반도체 칩(4)을 제1모드의 작동 전의 웨이퍼(1) 형상을 갖도록 구성하는 제2모드로 작동한다. 그리고, 반도체 전기 검사장치(300)는 반도체 비전 검사장치(100)의 제2모드의 작동에 따른 웨이퍼의 전기적인 검사를 수행한다.
여기서, 웨이퍼(1)는 도 2에 도시된 바와 같이, 웨이퍼 링(2), 점착부재(3) 및 복수 개의 반도체 칩(4)으로 구성된다. 웨이퍼 링(2)은 복수 개의 반도체 칩(4)을 지지하는 것으로, 특히 복수 개의 반도체 칩(4)을 점착 지지하는 점착부재(3)를 지지한다. 점착부재(3)는 웨이퍼 링(2)에 의해 지지되며 제1모드에서 다이싱된 복수 개의 반도체 칩(4)을 지지 및 제2모드에서 안착되는 정품 반도체 칩(4)을 지지한다. 이때, 제1모드 및 제2모드에서 사용되는 점착부재(3)는 1회용으로서 재사용이 될 수 없다. 즉, 제1모드에서 다이싱된 복수 개의 반도체 칩(4)을 점착 지지하는 점착부재(3)는 제1모드 공정이 끝난 후 폐기되고, 제2모드에서는 웨이퍼 링(2)에 새로운 점착부재(3)가 지지된다.
다음으로 도 3은 본 발명에 따른 반도체 검사 시스템의 반도체 비전 검사장치의 정면도, 도 4는 도 3에 도시된 반도체 비전 검사장치의 평면도, 도 5는 도 3에 도시된 반도체 비전 검사장치의 좌측면도, 그리고 도 6은 도 3에 도시된 반도체 비전 검사장치의 우측면도이다.
도 3 내지 도 6에 도시된 바와 같이, 본 발명의 일 실시 예에 따른 반도체 비전 검사장치(100)는 익스팬딩유닛(expanding unit)(110), 적재유닛(120), 카세트유닛(cassette unit)(130), 웨이퍼 이송유닛(140), 인덱스유닛(index unit)(150), 비전유닛(vision unit)(160), 픽업유닛(pick-up unit)(170) 및 제어부(180)를 포함한다. 특히, 본 발명의 일 실시 예에 따른 반도체 비전 검사장치(100)는 비전 검사를 실시하는 제1모드와 반도체 전기 검사장치(300)에서 전기적인 검사를 위한 제2모드로 작동한다.
익스팬딩유닛(110)은 복수 개의 반도체 칩(4)으로 다이싱된 웨이퍼(1)가 안착되며 복수 개의 반도체 칩(4) 사이의 간격을 확장한다. 익스팬딩유닛(110)은 제1모드에서 상술한 바와 같이 다이싱된 복수 개의 반도체 칩(4) 사이의 간격을 확장한다. 상세하게 익스팬딩유닛(110)은 웨이퍼 링(2)을 홀딩하여 웨이퍼 링(2)에 지지된 점착부재(3)를 확장함에 따라 복수 개의 반도체 칩(4) 사이 간격을 확장한다. 이렇게, 익스팬딩유닛(110)의 작동에 따른 점착부재(3)의 확장에 따라 복수 개의 반도체 칩(4) 사이 간격이 확장됨으로써 개별적으로 반도체 칩(4)이 픽업될 수 있다.
반면, 익스팬딩유닛(110)은 제2모드에서 점착부재(3)가 지지된 웨이퍼 링(2)이 안착된다. 익스팬딩유닛(110)에는 제2모드에서 단지 카세트유닛(130)으로부터 이송된 정품 반도체 칩(4)이 점착부재(3)에 지지되도록 점착부재(3)가 지지된 웨이퍼 링(2)이 안착된다.
적재유닛(120)은 익스팬딩유닛(110)으로부터의 정품과 불량품으로 구분된 복수 개의 반도체 칩(4)을 독립적으로 수령한다. 적재유닛(120)에는 정품과 불량품으로 구분된 반도체 칩(4)을 수령하는 칩 트레이(5)가 배치된다. 여기서, 칩 트레이(5)는 정품과 불량품이 독립적으로 수령될 수 있도록 정품 트레이(7)와 불량품 트레이(9)로 구성된다. 상세하게 적재유닛(120)은 제1모드에서 익스팬딩유닛(110)으로부터 이송되어 비전유닛(160)에 의해 검사된 반도체 칩(4)을 정품과 불량품으로 구분하여 각각 수령한다. 실질적으로는 정품과 불량품은 적재유닛(120)에 배치되어 이동되는 정품 트레이(7)와 불량품 트레이(9)에 각각 수령된다.
적재유닛(120)은 제2모드에서 정품 트레이(7)를 배치한다. 이렇게, 적재유닛(120)에 배치된 정품 트레이(7)의 정품 반도체 칩(4)들은 반도체 전기 검사장치(300)에서 전기적인 검사가 이루어질 수 있도록 익스팬딩유닛(110)으로 이송된다.
카세트유닛(130)은 제1모드에서 익스팬딩유닛(110)에 안착되는 웨이퍼(1)를 공급하고, 제2모드에서 익스팬딩유닛(110)에 안착되는 웨이퍼를 수령한다. 카세트유닛(130)에는 복수 개의 웨이퍼(1)가 상하 방향으로 적층된다. 카세트유닛(130)에는 제1모드에서 다이싱된 웨이퍼(1)가 적층되고, 제2모드에서 반도체 전기 검사장치(300)로 이동될 복수 개의 웨이퍼(1)가 적층된다.
웨이퍼 이송유닛(140)은 카세트유닛(130)과 익스팬딩유닛(110) 사이에 배치된다. 웨이퍼 이송유닛(140)은 제1모드에서 카세트유닛(130)에 적층된 복수 개의 웨이퍼(1)를 개별적으로 익스팬딩유닛(110)으로 이송하고, 제2모드에서 익스팬딩유닛(110)에 안착된 웨이퍼(1)를 카세트유닛(130)으로 이송한다.
다음으로 인덱스유닛(150)은 익스팬딩유닛(110)과 적재유닛(120) 사이에 배치되며 비전유닛(160)에 의해 검사되는 반도체 칩(4)이 안착된다. 즉, 인덱스유닛(150)에는 반도체 비전 검사장치(100)의 제1모드 작동 시 반도체 칩(4)의 비전 검사를 위해 익스팬딩유닛(110)의 반도체 칩(4)이 이송되어 안착된다. 반면, 인덱스유닛(150)은 반도체 비전 검사장치(100)의 제2모드 작동 시에는 사용되지 않는다.
본 발명의 일 실시 예로서, 인덱스유닛(150)은 회전부(151; 도 7 참조) 및 반도체 칩 수령부(152; 도 7 참조)를 포함한다. 회전부(151)는 원판 형상으로 마련되고, 반도체 칩 수령부(152)는 익스팬딩유닛(110)과 적재유닛(120) 사이에서 픽업유닛(170)이 왕복 이동되는 이동방향 축선을 따라 마련된다. 여기서, 회전부(151)는 원판 형상으로 마련되며 반도체 칩(4)을 수령하는 반도체 칩 수령영역(154; 도 7 참조), 반도체 칩(4)의 비전 검사를 수행하는 검사 영역(155; 도 7 참조), 검사 영역(155)에서 검사된 반도체 칩(4)을 적재유닛(120)으로 이송하기 위해 픽업되는 픽업 영역(157; 도 7 참조) 및 반도체 칩(4)이 픽업된 후 반도체 칩 수령부(152)의 이물질을 클리닝 하는 클리닝 영역(159; 도 7 참조)에 반도체 칩 수령부(152)를 각각 위치하도록 90도 간격으로 회전 운동한다. 클리닝 영역(159)에는 이물질을 제거하기 위해 미도시된 클리닝유닛이 배치된다.
비전유닛(160)은 익스팬딩유닛(110)으로부터 적재유닛(120)으로 이송되는 복수 개의 반도체 칩(4)을 비전 검사한다. 비전유닛(160)은 본 발명의 일 실시 예로서, 제1비전유닛(162), 제2비전유닛(164) 및 제3비전유닛(166)을 포함한다.
제1비전유닛(162)은 익스팬딩유닛(110)의 상부에 배치된다. 제1비전유닛(162)은 제1모드에서 익스팬딩유닛(110)에 안착되는 웨이퍼(1)의 얼라인을 계측한다. 상세하게 제1비전유닛(162)은 제1모드에서 익스팬딩유닛(110)에 안착되는 웨이퍼 링(2) 및 반도체 칩(4)의 얼라인을 계측한다. 또한, 제1비전유닛(162)은 제2모드에서 익스팬딩유닛(110)에 안착된 웨이퍼 링(2)의 내부에 안착되는 반도체 칩(4)의 얼라인을 계측한다.
제2비전유닛(164)은 인덱스유닛(150)의 검사 영역(155)의 상부에 배치되어 반도체 칩 수령부(152)에 수령된 반도체 칩(4)의 상면에 대한 불량 여부를 검사한다. 즉, 제2비전유닛(164)은 반도체 칩 수령부(152)에 수령된 반도체 칩(4)이 회전부(151)의 90도 회전에 의해 검사 영역(155)에 도착하면 반도체 칩(4)의 상면을 비전 검사한다. 제2비전유닛(164)은 공지된 라인 스캔 방식으로 반도체 칩(4)을 비전 검사한다.
제3비전유닛(166)은 인덱스유닛(150)과 적재유닛(120) 사이에 배치된다. 제3비전유닛(166)은 인덱스유닛(150)의 픽업 영역(157)에서 픽업유닛(170)에 의해 픽업된 반도체 칩(4)의 하면에 대한 불량 여부를 검사한다.
픽업유닛(170)은 익스팬딩유닛(110)과 적재유닛(120) 사이에 배치되어 익스팬딩유닛(110)과 적재유닛(120) 사이에서 반도체 칩(4)을 왕복 이동시킨다. 본 발명의 일 실시 예로서 픽업유닛(170)은 제1픽업유닛(172), 제2픽업유닛(174) 및 얼라인감지부(176)를 포함한다.
제1픽업유닛(172)은 제1모드에서 익스팬딩유닛(110)과 인덱스유닛(150) 사이에서 왕복 이동된다. 본 발명의 일 실시 예로서, 제1픽업유닛(172)은 제1픽업부(172a) 및 제2픽업부(172b)를 포함한다. 제1픽업유닛(172)은 익스팬딩유닛(110)에 안착된 복수 개의 반도체 칩(4) 중 1회에 2개씩 인덱스유닛(150)의 반도체 칩 수령부(152)로 이송한다. 상세하게 제1픽업유닛(172)은 익스팬딩유닛(110)으로부터 인덱스유닛(150)으로 2번 이동함에 따라 인덱스유닛(150)의 반도체 칩 수령부(152)에 4개의 반도체 칩(4)을 이송한다. 즉, 인덱스유닛(150)의 반도체 칩 수령부(152)에는 4개의 반도체 칩이 안착된다.
제2픽업유닛(174)은 제1모드에서 인덱스유닛(150)과 적재유닛(120) 사이에서 왕복 이동된다. 제2픽업유닛(174)은 본 발명의 일 실시 예로서, 제3픽업부(174a) 및 제4픽업부(174b)를 포함한다. 제2픽업유닛(174)은 비전유닛(160), 특히 제2비전유닛(164)의 검사 결과에 따라 인덱스유닛(150)의 픽업 영역(157)에서 정품 및 불량품으로 판명된 반도체 칩(4)을 각각 적재유닛(120)의 정품 트레이(7) 및 불량품 트레이(9)로 이송한다. 반면, 제2픽업유닛(174)는 제2모드에서 적재유닛(120)의 정품 트레이(7)에 수용된 반도체 칩(4)을 픽업하여 익스팬딩유닛(110)으로 이송시킨다.
얼라인감지부(176)는 제1픽업유닛(172) 및 제2픽업유닛(174)에 배치되어, 제1모드에서 익스팬딩유닛(110)으로부터 인덱스유닛(150)으로 반도체 칩(4)을 이송할 때 및 인덱스유닛(150)으로부터 적재유닛(120)으로 반도체 칩(4)을 이송할 때 반도체 칩(4)의 얼라인을 감지하고, 제2모드에서 적재유닛(120)으로부터 익스팬딩유닛(110)으로 이송되는 반도체 칩(4)의 얼라인을 감지한다. 얼라인감지부(176) 제1픽업유닛(172)의 제1픽업부(172a) 및 제2픽업부(172b) 중 어느 하나에 배치되고, 제2픽업유닛(174)의 제3픽업부(174a) 및 제4픽업부(174b) 중 어느 하나에 배치된다. 얼라인감지부(176)는 공지된 센서 등과 같은 다양한 방식으로 반도체 칩(4)의 얼라인을 감지한다.
마지막으로 제어부(180)는 익스팬딩유닛(110), 적재유닛(120), 카세트유닛(130), 웨이퍼 이송유닛(140), 인덱스유닛(150), 비전유닛(160) 및 픽업유닛(170)의 작동을 제어한다. 여기서, 제어부(180)는 본 발명에서는 도시되지 않은 익스팬딩유닛(110), 적재유닛(120), 카세트유닛(130), 웨이퍼 이송유닛(140), 인덱스유닛(150), 비전유닛(160) 및 픽업유닛(170)의 작동을 감지하는 센서로부터 제공된 신호에 기초하여 익스팬딩유닛(110), 적재유닛(120), 카세트유닛(130), 웨이퍼 이송유닛(140), 인덱스유닛(150), 비전유닛(160) 및 픽업유닛(170)의 작동을 제어한다.
도 7의 (a) 및 (b)는 각각 본 발명에 따른 반도체 검사 시스템의 반도체 비전 검사장치의 제1모드와 제2모드에 대한 개략도이다.
이하에서 상술한 바와 같은 구성을 갖는 반도체 검사 시스템(10)의 작동 과정을 이하에서 살펴보면 다음과 같다.
우선, 도 7의 (a) 및 (b)에 도시된 바와 같이 본 발명에 따른 반도체 비전 검사장치(100)는 제1모드와 제2모드로 작동한다.
도 7의 (a)에 도시된 바와 같이, 본 발명에 따른 반도체 비전 검사장치(100)는 복수 개의 반도체 칩(4)으로 다이싱된 웨이퍼(1)를 카세트유닛(130)으로부터 익스팬딩유닛(110)으로 이송하고, 익스팬딩유닛(110)의 작동에 의해 복수 개의 반도체 칩(4)의 상호 간격을 확장한다. 그리고, 제1픽업유닛(172)은 반도체 칩(4)의 비전 검사를 위해 익스팬딩유닛(110)으로부터 인덱스유닛(150)의 반도체 칩 수령부(152)로 반도체 칩(4)을 이송한다.
그러면, 인덱스유닛(150)은 90도 회전하여 반도체 칩 수령부(152)를 검사 영역(155)으로 이동시키고. 제2비전유닛(164)은 라인 스캔 방식으로 반도체 칩(4)을 비전 검사한다. 제2비전유닛(164)의 비전 검사가 끝난 후 인덱스유닛(150)은 90도 회전하여 반도체 칩 수령부(152)를 픽업 영역으로 이동시키고, 제2픽업유닛(174)은 비전 검사 결과에 따라 반도체 칩(4)을 정품 트레이(7) 또는 불량품 트레이(9)로 이송한다. 이때, 제2픽업유닛(174)에 의해 반도체 칩(4)이 픽업되면 인덱스유닛(150)은 90도 회전하여 클리닝 영역(159)으로 이동하여 클리닝유닛에 의해 클리닝 된다.
한편, 도 7의 (b)에 도시된 바와 같이, 반도체 비전 검사장치(100)는 제1모드에 의해 비전 검사가 완료된 정품 반도체 칩(4)의 전기적인 검사를 수행하기 위해 제2모드로 작동된다.
우선, 적재유닛(120)에 정품 반도체 칩(4)이 수령된 정품 트레이(7)를 배치한다. 제2픽업유닛(174)은 정품 트레이(7)에 수령된 정품 반도체 칩(4)을 픽업하여 익스팬딩유닛(110)으로 이송한다. 여기서, 익스팬딩유닛(110)에는 점착부재가 지지된 웨이퍼 링(2)이 안착되어 있다. 제2픽업유닛(174)에 배치된 얼라인감지부(176)의 감지에 기초하여 복수 개의 반도체 칩(4)을 제1모드에서 익스팬딩유닛(110)으로 공급되는 웨이퍼(1) 형상과 같은 웨이퍼(1) 형상을 갖도록 점착부재(3)에 안착한다.
이후, 제2모드에서 익스팬딩유닛(110)에 복수 개의 반도체 칩(4)이 웨이퍼(1)를 형성하면 카세트유닛(130)으로 배출되고, 카세트유닛(130)으로 배출된 웨이퍼(1)는 전기적인 검사를 위해 반도체 전기 검사장치(300)로 이동된다.
이에, 복수 개의 반도체 칩을 개별적으로 비전 검사를 하여 정품 및 불량품으로 구분할 수 있는 제1모드의 작동과 함께 정품 반도체 칩의 전기적인 검사를 위해 제2모드로 작동되는 반도체 비전 검사장치를 갖는 반도체 검사 시스템을 구성함으로써, 반도체 칩의 비전 검사 및 전기적인 검사 수행 시간을 단축하여 제품의 공정 시간을 감소할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시 예들을 설명하였지만, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징들이 변경되지 않고서 다른 구체적인 형태로 실시될 수 있다는 것으로 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10: 반도체 검사 시스템 100: 반도체 비전 검사장치
110: 익스팬딩유닛 120: 적재유닛
130: 카세트유닛 140: 웨이퍼 이송유닛
150: 인덱스유닛 152: 반도체 칩 수령부
160: 비전유닛 162: 제1비전유닛
164: 제2비전유닛 166: 제3비전유닛
170: 픽업유닛 172: 제1픽업유닛
174: 제2픽업유닛 176: 얼라인감지부
300: 반도체 전기 검사장치

Claims (10)

  1. 복수 개의 반도체 칩으로 다이싱된 웨이퍼가 안착되며, 복수 개의 상기 반도체 칩 사이의 간격을 확장하는 익스팬딩유닛과;
    상기 익스팬딩유닛으로부터의 복수 개의 상기 반도체 칩이 정품과 불량품으로 구분되어 독립적으로 수령되는 적재유닛과;
    상기 익스팬딩유닛으로부터 상기 적재유닛으로 이송되는 복수 개의 상기 반도체 칩을 비전 검사하는 비전유닛과;
    상기 익스팬딩유닛과 상기 적재유닛 사이에 배치되며, 상기 비전유닛에 의해 검사되는 상기 반도체 칩이 안착되는 인덱스유닛과;
    상기 익스팬딩유닛과 상기 적재유닛 사이에 배치되어, 상기 익스팬딩유닛과 상기 적재유닛 사이에서 상기 반도체 칩을 왕복 이동시키는 픽업유닛을 포함하며,
    상기 비전유닛에 의한 비전 검사를 통해 복수 개의 상기 반도체 칩을 정품과 불량품으로 구분하여 상기 적재유닛에 적재하도록 상기 익스팬딩유닛, 상기 인덱스유닛 및 상기 적재유닛으로 복수 개의 상기 반도체 칩을 순차적으로 이송하는 제1모드 및 상기 제1모드에 의해 적재된 정품 반도체 칩의 전기적인 검사를 위해 상기 적재유닛으로부터 상기 익스팬딩유닛에 상기 웨이퍼의 형상으로 복수 개의 상기 반도체 칩을 안착하는 제2모드로 작동하고,
    상기 제1모드에서 상기 익스팬딩유닛에 안착되는 상기 웨이퍼를 공급하고, 상기 제2모드에서 상기 익스팬딩유닛에 안착되는 상기 웨이퍼를 수령하는 카세트유닛과;
    상기 제1모드에서 상기 카세트유닛의 상기 웨이퍼를 상기 익스팬딩유닛으로 이송하고, 상기 제2모드에서 상기 익스팬딩유닛에 안착된 상기 웨이퍼를 상기 카세트유닛으로 이송하는 웨이퍼 이송유닛을 더 포함하는 것을 특징으로 하는 반도체 비전 검사장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 적재유닛에는 상기 비전유닛에 의해 검사되어, 정품과 불량품으로 구분된 상기 반도체 칩을 각각 수령하는 정품 트레이와 불량품 트레이가 배치되는 것을 특징으로 하는 반도체 비전 검사장치.
  4. 제1항에 있어서,
    상기 인덱스유닛은 원판 형상으로 마련되고 상기 픽업유닛에 의해 상기 익스팬딩유닛으로부터 이송된 상기 반도체 칩을 수령하는 반도체 칩 수령부를 포함하며,
    상기 인덱스유닛은 상기 반도체 칩을 수령하는 반도체 칩 수령영역, 상기 비전유닛에 의해 검사되는 검사 영역, 검사된 상기 반도체 칩이 상기 적재유닛으로 이송되도록 픽업되는 픽업 영역 및 상기 반도체 칩 수령부가 클리닝되는 클리닝 영역에 상기 반도체 칩 수령부를 각각 위치하도록 90도 간격으로 회전운동 하는 것을 특징으로 하는 반도체 비전 검사장치.
  5. 제4항에 있어서,
    상기 픽업유닛은,
    상기 제1모드에서 상기 익스팬딩유닛에 안착된 상기 반도체 칩을 상기 인덱스유닛으로 이송시키는 제1픽업유닛과;
    상기 제1모드에서 상기 인덱스유닛에 안착된 상기 반도체 칩을 상기 적재유닛으로 이송시키고, 상기 제2모드에서 상기 적재유닛의 정품 반도체 칩을 상기 익스팬딩유닛으로 이송시키는 제2픽업유닛을 포함하는 것을 특징으로 하는 반도체 비전 검사장치.
  6. 제5항에 있어서,
    상기 제1픽업유닛과 상기 제2픽업유닛은 각각 2개의 픽업부를 포함하며,
    상기 픽업부들 중 어느 하나에는 상기 반도체 칩이 상기 익스팬딩유닛, 상기 인덱스유닛 및 상기 적재유닛에 안착되는 위치를 얼라인 하기 위한 얼라인감지부가 마련되어 있는 것을 특징으로 하는 반도체 비전 검사장치.
  7. 제4항에 있어서,
    상기 비전유닛은,
    상기 익스팬딩유닛의 상부에 배치되어, 상기 제1모드에서 상기 익스팬딩유닛에 안착되는 상기 웨이퍼 및 상기 제2모드에서 상기 웨이퍼의 형상으로 안착되는 복수 개의 상기 반도체 칩의 얼라인을 계측하는 제1비전유닛과;
    상기 인덱스유닛의 상기 검사 영역에 배치되어, 상기 반도체 칩 수령부에 수령된 상기 반도체 칩의 상면에 대한 불량 여부를 검사하는 제2비전유닛과;
    상기 인덱스유닛과 상기 적재유닛 사이에 배치되어, 상기 인덱스유닛의 상기 픽업 영역에서 상기 픽업유닛에 의해 픽업된 상기 반도체 칩의 하면에 대한 불량 여부를 검사하는 제3비전유닛을 포함하는 것을 특징으로 하는 반도체 비전 검사장치.
  8. 제6항에 있어서,
    상기 반도체 칩 수령부에는 4개의 상기 반도체 칩이 수령되는 것을 특징으로 하는 반도체 비전 검사장치.
  9. 제1항에 있어서,
    상기 웨이퍼는 복수 개의 상기 반도체 칩을 지지하도록 점착력을 갖는 점착부재와 상기 점착부재의 테두리를 지지하는 웨이퍼 링을 포함하며,
    상기 제2모드에서 상기 적재유닛으로부터 상기 익스팬딩유닛으로 이송된 정품 반도체 칩은 상기 익스팬딩유닛에 안착된 상기 웨이퍼 링과 상기 점착부재에 의해 지지되는 것을 특징으로 하는 반도체 비전 검사장치.
  10. 제1항, 제3항, 제4항, 제5항, 제6항, 제7항, 제8항 또는 제9항 중 어느 한 항의 반도체 비전 검사장치와;
    상기 반도체 비전 검사장치의 상기 제2모드에서 상기 웨이퍼 형상으로 안착된 복수 개의 상기 반도체 칩에 대한 전기적인 검사를 수행하는 반도체 전기 검사장치를 포함하는 것을 특징으로 하는 반도체 검사 시스템.
KR1020130062648A 2013-05-31 2013-05-31 반도체 비전 검사장치 및 이를 갖는 반도체 검사 시스템 KR101454666B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130062648A KR101454666B1 (ko) 2013-05-31 2013-05-31 반도체 비전 검사장치 및 이를 갖는 반도체 검사 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130062648A KR101454666B1 (ko) 2013-05-31 2013-05-31 반도체 비전 검사장치 및 이를 갖는 반도체 검사 시스템

Publications (1)

Publication Number Publication Date
KR101454666B1 true KR101454666B1 (ko) 2014-10-27

Family

ID=51998747

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130062648A KR101454666B1 (ko) 2013-05-31 2013-05-31 반도체 비전 검사장치 및 이를 갖는 반도체 검사 시스템

Country Status (1)

Country Link
KR (1) KR101454666B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9892980B2 (en) 2016-04-26 2018-02-13 Samsung Electronics Co., Ltd. Fan-out panel level package and method of fabricating the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100554444B1 (ko) * 2005-01-17 2006-03-03 김종은 트레이 이송식 반도체패키지 마킹방법 및 시스템
KR20060055457A (ko) * 2003-05-22 2006-05-23 가부시키가이샤 토쿄 세이미쯔 다이싱장치
KR20070018524A (ko) * 2005-08-10 2007-02-14 삼성전자주식회사 웨이퍼 레벨 반도체 소자용 외관 검사 및 분류 설비
KR20110124000A (ko) * 2010-05-10 2011-11-16 한미반도체 주식회사 반도체 패키지 제조용 싱귤레이션장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060055457A (ko) * 2003-05-22 2006-05-23 가부시키가이샤 토쿄 세이미쯔 다이싱장치
KR100554444B1 (ko) * 2005-01-17 2006-03-03 김종은 트레이 이송식 반도체패키지 마킹방법 및 시스템
KR20070018524A (ko) * 2005-08-10 2007-02-14 삼성전자주식회사 웨이퍼 레벨 반도체 소자용 외관 검사 및 분류 설비
KR20110124000A (ko) * 2010-05-10 2011-11-16 한미반도체 주식회사 반도체 패키지 제조용 싱귤레이션장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9892980B2 (en) 2016-04-26 2018-02-13 Samsung Electronics Co., Ltd. Fan-out panel level package and method of fabricating the same

Similar Documents

Publication Publication Date Title
EP3005412B1 (en) Systems and methods for automatically verifying correct die removal from film frames
JP6345611B2 (ja) 剥離装置、剥離システム、剥離方法、プログラム、および情報記憶媒体
US20130027542A1 (en) Electronic component carrying device and electronic component carrying method
KR101657316B1 (ko) 웨이퍼 연마 장치 및 웨이퍼의 제조 방법
KR20170018080A (ko) 선형 검사 시스템
JP7134330B2 (ja) 基板処理装置及び基板処理方法
WO2016084407A1 (ja) 分類装置
CN110729210A (zh) 半导体制造装置以及半导体器件的制造方法
KR20160011948A (ko) 부품 검사 장치, 검사 부품 분류 장치 및 방법
KR101454666B1 (ko) 반도체 비전 검사장치 및 이를 갖는 반도체 검사 시스템
KR102430478B1 (ko) 웨이퍼 검사 방법
JP7129549B2 (ja) 処理装置及び処理方法
KR20090053303A (ko) 테스트 핸들러용 트레이 공급회수장치 및 이를 이용한트레이 이송방법
JP2019029425A (ja) ダイボンディング装置、半導体装置の製造方法および半導体製造システム
KR102637161B1 (ko) 기판 처리 장치 및 기판 처리 방법
KR101362548B1 (ko) 다이 본딩 공정에서 다이를 검사하는 방법
JP7152290B2 (ja) 貼り合わせウェーハのエッジトリミング加工方法
KR20220051638A (ko) 와전류를 이용한 결함 검출 장치 및 그를 이용한 반도체 다이 본딩 장비
KR101199733B1 (ko) 프로브 스테이션
JP4093930B2 (ja) フレーム搬送プローバ
KR102504810B1 (ko) 반도체 제조 장치 및 이를 이용한 다이 정렬 방법
JP7324920B2 (ja) 貼り合わせウェーハのエッジトリミング加工方法、及びエッジトリミング加工装置
CN117524945B (zh) 一种扩膜后晶圆检查测试一体机及检查方法
KR102336909B1 (ko) 웨이퍼 검사 방법
JP2020072238A (ja) 基板処理装置及び基板処理方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190422

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191014

Year of fee payment: 6