[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101445033B1 - ＦｉｎＦＥＴ를 포함하는 ＳＲＡＭ 셀 - Google Patents

ＦｉｎＦＥＴ를 포함하는 ＳＲＡＭ 셀 Download PDF

Info

Publication number
KR101445033B1
KR101445033B1 KR1020130047921A KR20130047921A KR101445033B1 KR 101445033 B1 KR101445033 B1 KR 101445033B1 KR 1020130047921 A KR1020130047921 A KR 1020130047921A KR 20130047921 A KR20130047921 A KR 20130047921A KR 101445033 B1 KR101445033 B1 KR 101445033B1
Authority
KR
South Korea
Prior art keywords
line
well region
boundary
finfet
bit line
Prior art date
Application number
KR1020130047921A
Other languages
English (en)
Other versions
KR20140070324A (ko
Inventor
존지 리아우
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20140070324A publication Critical patent/KR20140070324A/ko
Application granted granted Critical
Publication of KR101445033B1 publication Critical patent/KR101445033B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • H01L27/0886—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

스태틱 랜덤 액세스 메모리(Static Random Access Memory; SRAM) 셀은 제 1 방향에 평행한 제 1 긴 경계 및 제 2 긴 경계, 제 1방향에 직교하는 제 2 방향에 평행한 제 1 짧은 경계 및 제 2 짧은 경계를 포함한다. 제 1 긴 경계 및 제 2 긴 경계는 제 1 짧은 경계 및 제 2 짧은 경계보다 길고, 제 1 짧은 경계 및 제 2 짧은 경계와 함께 직사각형을 형성한다. VSS 전원 전압을 운반하는 CVss 라인은 제 1 긴 경계 및 제 2 긴 경계와 교차한다. CVss 라인은 제 2 방향에 평행하다. 비트 라인 및 비트 라인 바는 CVss 라인의 대향하는 측면 상에 있다. 비트 라인 및 비트 라인 바는 상보성 비트 라인 신호를 운반하도록 구성된다.

Description

ＦｉｎＦＥＴ를 포함하는 ＳＲＡＭ 셀{SRAM CELL COMPRISING FINFETS}
본 발명은 반도체 디바이스에 관한 것이고, 보다 구체적으로는 FinFET을 포함하는 SRAM 셀에 관한 것이다.
관련 출원에 대한 상호 참조
본 출원은 다음의 공통으로 선정된 미국 특허 출원: 2012년 xx월 xx일자로 출원된, 발명의 명칭 "SRAM Cell Comprising FinFETs"의 출원 일련 번호 XX/XXX,XXX (대리인 사건 번호 TSM12-0841)에 관한 것이며, 상기 출원은 참조에 의해 본 명세서에 통합된다.
스태틱 랜덤 액세스 메모리(Static Random Access Memory; SRAM)는 집적 회로에서 일반적으로 사용된다. SRAM 셀은 리프레싱(refreshing)의 필요 없이 데이터를 유지하는 이점을 갖는다. 집적 회로의 속도에 대해 요구하는 요건이 증가함에 따라, SRAM 셀의 읽기 속도 및 쓰기 속도도 더 중요해진다.
본 발명의 목적은 FinFET을 포함하는 SRAM 셀을 제공하는 것이다.
일부 실시형태에 따라, SRAM 셀은 제 1 방향에 평행한 제 1 긴 경계 및 제 2 긴 경계, 제 1방향에 직교하는 제 2 방향에 평행한 제 1 짧은 경계 및 제 2 짧은 경계를 포함한다. 제 1 긴 경계 및 제 2 긴 경계는 제 1 짧은 경계 및 제 2 짧은 경계보다 길고, 제 1 짧은 경계 및 제 2 짧은 경계와 함께 직사각형을 형성한다. VSS 전원 전압을 운반하는 CVss 라인은 제 1 긴 경계 및 제 2 긴 경계를 가로지른다. CVss 라인은 제 2 방향에 평행하다. 비트 라인 및 비트 라인 바는 CVss 라인의 대향하는 측면 상에 있다. 비트 라인 및 비트 라인 바는 상보성 비트 라인 신호를 운반하도록 구성된다.
다른 실시형태에 따라, SRAM 셀은 P웰 영역, 및 P웰 영역의 대향하는 측면 상의 제 1 N웰 영역 및 제 2 N웰 영역을 포함한다. VSS 전원 전압을 운반하는 CVss 라인은 P웰 영역 위에 있고, CVss 라인은 P웰 영역과 제 1 N웰 영역 사이의 인터페이스에 평행하다. 제 1 풀업 FinFET 및 제 2 풀업 FinFET는 제 1 N웰 영역 및 제 2 N웰 영역에 각각 있다. 제1 풀다운 FinFET 및 제 2 풀다운 FinFET는 P웰 영역에 있다. 제 1 패스 게이트 FinFET 및 제 2 패스 게이트 FinFET는 제 1 N웰 영역 및 제 2 N웰 영역에 각각 있다.
또 다른 실시형태에 따라, SRAM 셀은 P웰 영역, 및 P웰 영역의 대향하는 측면 상의 제 1 N웰 영역 및 제 2 N웰 영역, 및 긴 경계와 짧은 경계를 포함하고, 짧은 경계는 긴 경계보다 짧다. VSS 전원 전압을 운반하는 CVss 라인은 P웰 영역과 겹치고, CVss 라인은 짧은 경계에 평행하다. 비트 라인 및 비트 라인 바는 CVss 라인의 대향하는 측면 상에 있다. 비트 라인 및 비트 라인 바는 상보성 비트 라인 신호를 운반하도록 구성된다. 비트 라인 및 비트 라인 바는 제 1 N웰 영역 및 제 2 N웰 영역과 각각 겹친다. 제 1 풀업 FinFET 및 제 2 풀업 FinFET는 제 1 N웰 영역 및 제 2 N웰 영역에 각각 있다. 제1 풀다운 FinFET 및 제 2 풀다운 FinFET는 P웰 영역에 있다. 제 1 패스 게이트 FinFET 및 제 2 패스 게이트 FinFET는 제 1 N웰 영역 및 제 2 N웰 영역에 각각 있다.
본 발명에 따르면 FinFET을 포함하는 SRAM 셀을 제공하는 것이 가능하다.
본 실시형태 및 본 실시형태의 장점의 보다 완벽한 이해를 위해, 이제 첨부된 도면과 함께 고려된 이하의 상세한 설명을 참조한다.
도 1 및 도 2는 예시적인 실시형태에 따른 스태틱 랜덤 액세스 메모리(Static Random Access Memory; SRAM) 셀의 회로도이다.
도 3은 핀 전계 효과 트랜지스터(Fin Field-Effect Transistor; FinFET)의 배경도이다.
도 4는 SRAM 셀의 층들을 나타내는 개략 단면도를 도시한다.
도 5 내지 도 8은 다양한 실시형태에 따른 일부 예시적인 SRAM 셀들의 레이아웃이다.
도 9는 예시적인 실시형태에 따른 2-포트 SRAM 셀의 회로도이다.
도 10은 예시적인 실시형태에 따른 도 9의 2-포트 SRAM 셀의 레이아웃을 도시한다.
도 11 내지 도 14는 다양한 실시형태에 따른 SRAM 셀의 전원 라인 및 신호 라인의 레이아웃이다.
도 15 내지 도 18은 다양한 실시형태에 따른 SRAM 셀의 레이아웃이고, FinFET, 전원 라인, 및 신호 라인의 레이아웃들이 조합된다.
도 19는 예시적인 실시형태에 따른 듀얼 포트 SRAM 셀의 회로도이다.
도 20 및 도 21은 예시적인 실시형태에 따른 듀얼 포트 SRAM 셀의 레이아웃을 도시한다.
이하에서는 본 개시의 실시형태의 제조 및 이용을 상세하게 설명한다. 하지만, 실시형태는 폭넓은 다양한 특정 상황에서 구현될 수 있는 수많은 적용 가능한 발명의 개념을 제공한다는 점을 이해해야 한다. 설명하는 특정한 실시형태는 예시적인 것으로, 본 개시의 범위를 한정시키려는 것은 아니다.
다양한 예시적인 실시형태에 따라 스태틱 랜덤 액세스 메모리(Static Random Access Memory; SRAM) 셀이 제공된다. 본 실시형태의 변형이 기술된다. 다양한 도면 및 예시적인 실시형태에 걸쳐서 동일한 참조 번호는 동일한 요소를 지정하는데 이용된다.
도 1은 일부 실시형태에 따른 SRAM 셀(10)의 회로도를 도시한다. SRAM 셀(10)은 패스 게이트(pass-gate) 트랜지스터(PG-1 및 PG-2), P형 금속 산화물 반도체(P-type Metal-Oxide-Semiconductor; PMOS) 트랜지스터인 풀업(pull-up) 트랜지스터(PU-1 및 PU-2), 및 N형 금속 산화물 반도체(N-type Metal-Oxide-Semiconductor; NMOS)인 풀다운(pull-down) 트랜지스터(PD-1 및 PD-2)을 포함한다. 일부 실시형태에 따르면, 패스 게이트 트랜지스터(PG-1 및 PG-2)는 P형 트랜지스터이다. 패스 게이트 트랜지스터(PG-1 및 PG-2)의 게이트는 SRAM 셀(10)이 선택되었는지의 여부를 결정하는 워드 라인(word-line; WL)에 접속되어 워드 라인(WL)에 의해 제어된다. 풀업 트랜지스터(PU-1 및 PU-2) 및 풀다운 트랜지스터(PD-1 및 PD-2)로 형성된 래치(latch)는 비트를 저장하고, 여기서 비트의 상보 값(complementary value)은 스토리지 노드(110) 및 스토리지 노드(112)에 저장된다. 저장된 비트는 비트 라인(Bit-line; BL) 또는 비트 라인 바(Bit-Line Bar; BLB)를 통해 SRAM 셀(10)로 쓰여지거나, SRAM 셀(10)로부터 읽혀질 수 있고, 여기서 BL 및 BLB는 상보성 비트 라인 신호를 운반할 수 있다. SRAM 셀(10)은 양의 전원 전압(또는 Vdd로서 나타냄)을 갖는 양의 전원 노드(Vdd)를 통하여 전력이 공급된다. 또한, SRAM 셀(10)은 전기 접지일 수 있는 전원 전압(Vss)에 접속된다.
풀업 트랜지스터(PU-1 및 PU-2)의 소스는 CVdd-노드1 및 CVdd-노드2에 각각 접속되고, 그것은 전원 전압(Vdd)에 또한 접속된다. 전원 전압(Vdd)은 도 11 내지 도 21에 도시된 바와 같이, 금속 라인(CVdd-라인, CVdd-라인-1, 및 CVdd-라인-2)에 의해 운반될 수 있다. 풀다운 트랜지스터(PD-1 및 PD-2)의 소스는 CVss-노드1 및 CVss-노드2에 각각 접속되고, 그것은 전원 전압(Vss)에 또한 접속된다. 전압(Vss)은 도 11 내지 도 21에 도시된 바와 같이, 금속 라인(CVss-라인, CVss-라인-1, 및 CVss-라인-2)에 의해 운반될 수 있다. 트랜지스터(PU-1 및 PD-1)의 게이트는 트랜지스터(PU-2 및 PD-2)의 드레인에 접속되고, 그 접속 노드는 스토리지 노드(110)이다. 트랜지스터(PU-2 및 PD-2)의 게이트는 트랜지스터(PU-1 및 PD-1)의 드레인에 접속되고, 그 접속 노드는 스토리지 노드(112)이다. 패스 게이트 트랜지스터(PG-1)의 소스/드레인 영역은 비트 라인 노드에서 비트 라인(BL)에 접속된다. 패스 게이트 트랜지스터(PG-2)의 소스/드레인 영역은 비트 라인 바 노드에서 비트 라인 바(BLB)에 접속된다.
도 2는 SRAM 셀(10)의 대안적인 회로도를 나타내고, 도 1의 트랜지스터(PU-1 및 PD-1)는 제 1 인버터(인버터-1)로서 나타내어지고, 트랜지스터(PU-2 및 PD-2)는 제 2 인버터(인버터-2)로서 나타내어진다. 제 1 인버터(인버터-1)의 출력은 트랜지스터(PG-1) 및 제 2 인버터(인버터-2)의 입력에 접속된다. 제 2 인버터(인버터-2)의 출력은 트랜지스터(PG-2) 및 제 1 인버터(인버터-1)의 입력에 접속된다.
도 3은 PG-1, PU-1, PD-1, PG-2, PU-2, 및 PD-2를 포함하는 SRAM 셀(10) 내의 FinFET 중의 어떤 FinFET일 수 있는 FinFET 트랜지스터(120)의 배경도를 도시한다. FinFET(120)는 게이트 유전체(117), 게이트 전극(114), 및 반도체 핀을 포함할 수 있고, 반도체 핀은 중심 핀 부분(115), 드레인 영역(113), 및 소스 영역(116)을 포함한다. 절연 영역(118)이 반도체 스트립(119)의 대향하는 측면 상에 형성되고, 그 상부에 핀 부분(115)이 위치된다. 일부 예시적인 실시형태에 있어서, 핀 부분(115)은 반도체 스트립(119)에 정렬될 수 있고, 반도체 스트립(119)과 동일한 물질을 포함할 수 있다. 핀 부분(115), 드레인 영역(113), 및 소스 영역(116)은 조합하여 본 개시의 레이아웃에 걸쳐 반도체 핀(14, 20, 34, 및/또는 40)(예를 들어, 도 5 내지 도 8)을 나타낸다. 절연 영역(118)은 쉘로우 트렌치 절연(Shallow Trench Isolation; STI) 영역일 수 있지만, 필드 산화물 영역이 사용될 수 있다. 게이트 유전체(117) 및 게이트 전극(114)은 핀 부분(115)의 최상면 및 측벽 상의 부분들을 포함한다. 따라서, 드레인 영역(113)과 소스 영역(116) 사이의 채널은 반도체 핀(115)의 최상면 부분 및 측벽 부분을 포함한다.
일부 실시형태에 있어서, p형 FinFET(PG-1, PG-2, PU-1, 및 PU-2)의 소스 영역(116) 및 드레인 영역(113)은 붕소, 인듐 등의 p형 불순물로 반도체 핀의 단부 부분을 주입함으로써 형성된다. 대안의 실시형태에 있어서, 드레인 영역(113) 및 소스 영역(116)은 리세스(recess)를 형성하기 위해 원래의 핀[도 5 내지 도 8에서 핀(14 및 34) 등]의 단부 부분을 에칭하고, 리세스에서 에피택시 영역을 성장시킴으로써 형성된다. 에피택시 영역은 Si, SiGe, SiGe C, Ge, 또는 그 조합을 포함할 수 있다. 따라서, 도 3에서 드레인 영역(113) 및 소스 영역(116)은 일부 예시적인 실시형태에 있어서 실리콘 게르마늄을 포함할 수 있지만, 아래 놓인 반도체 스트립은 실리콘 스트립일 수 있다. p형 불순물이 에피택시 동안에 소스 영역 및 드레인 영역 내에 인시튜(in-situ) 도핑될 수 있다. 에피택시 영역을 형성함으로써, 패스 게이트 FinFET(PG-1 및 PG-2)의 구동 전류(Ion)는 풀다운 트랜지스터(PD-1 및 PD-2)의 구동 전류(Ion)보다 적어도 5% 이상 강할 수 있다.
도 4는 반도체 칩 또는 웨이퍼 상에 층들이 형성된 SRAM 셀(10)의 개략 단면도를 도시한다. 도 4는 상호접속 구조 및 트랜지스터의 여러 레벨을 나타내도록 개략적으로 도시되었고, SRAM 셀(10)의 실제 단면도를 반영하지 않을 수 있다는 것이 주목된다. 상호접속 구조는 게이트 콘택 레벨, OD(여기서 "OD"란 용어는 "액티브 영역"을 나타냄) 레벨, 비아 레벨(비아_0, 비아_1 및 비아_2), 및 금속층(M1, M2, 및 M3)을 포함한다. 레벨 및 층 각각은 그 내부에 형성된 하나 이상의 유전체층 및 전도성 피처를 포함한다. 동일한 레벨에 있는 전도성 피처는 실질적으로 서로 동일한 레벨의 최상면, 및 실질적으로 서로 동일한 레벨의 최하면을 가질 수 있고, 동시에 형성될 수 있다. 게이트 콘택 레벨 내의 피처는 트랜지스터[도시된 예시적인 트랜지스터(PU-1 및 PU-2) 등]의 게이트 전극을 비아_0 레벨과 같은 아래 놓인 레벨에 접속한다. OD 레벨 내의 피처는 트랜지스터의 소스 영역 및 드레인 영역, 웰 영역의 픽업(pickup) 영역 등을 비아_0 레벨과 같은 아래 놓인 레벨에 접속한다.
도 5는 예시적인 실시형태에 따른 SRAM 셀(10)의 레이아웃을 도시한다. SRAM 셀(10)의 바깥쪽 경계는 직사각형을 형성하는 파선을 이용하여 도시된다. 도 1에 나타낸 노드(CVdd-노드1, CVdd-노드2, CVss-노드1, CVss-노드2, 비트 라인 노드, 및 비트 라인 바 노드)가 또한 도 5에서 도시된다. 또한, 워드 라인 콘택과 같은 일부 다른 노드가 또한 도 5에서 도시된다. 게이트 전극(16)은 아래 놓인 반도체 핀(14)과 함께 풀업 트랜지스터(PU-1)를 형성한다. 게이트 전극(16)은 아래 놓인 반도체 핀(20)과 함께 풀다운 트랜지스터(PD-1)를 또한 형성한다. 게이트 전극(18)은, 풀업 트랜지스터(PU-1)를 또한 형성하는 동일한 핀인, 아래 놓인 반도체 핀(14)과 함께 패스 게이트 트랜지스터(PG-1)를 형성한다. 게이트 전극(36)은 아래 놓인 반도체 핀(34)과 함께 풀업 트랜지스터(PU-2)를 형성한다. 게이트 전극(36)은 아래 놓인 반도체 핀(40)과 함께 풀업 트랜지스터(PD-2)를 또한 형성한다. 게이트 전극(38)은, 풀다운 트랜지스터(PU-2)를 또한 형성하는 동일한 핀인, 아래 놓인 반도체 핀(34)과 함께 패스 게이트 트랜지스터(PG-2)를 형성한다.
SRAM 셀(10)은 P웰 영역, 및 P웰 영역의 대향하는 측면 상의 2개의 N웰 영역(N웰-1 및 N웰-2)을 포함한다. 제 1 버티드(butted) 콘택 플러그(Butt-CO)는 트랜지스터(PU-2 및 PD-2)의 게이트 전극(36)을 트랜지스터(PD-1)의 드레인 영역에 전기적으로 접속하기 위해 사용되고, 제 2 버티드 콘택 플러그(Butt-CO)는 트랜지스터(PU-1 및 PD-1)의 게이트 전극(16)을 트랜지스터(PD-2)의 드레인 영역에 전기적으로 접속하기 위해 사용된다. 버티드 콘택 플러그(Butt-CO)는 도 4의 콘택 레벨 및 OD 레벨 내에 형성된다. 롱 콘택(24)은 핀(14)[FinFET(PU-1)의 드레인 영역]을 핀(20) 및 제 1 버티드 콘택(Butt-CO)에 접속하기 위해 사용되고, 여기서 롱 콘택(24) 및 제 1 버티드 콘택(Butt-CO)은 스토리지 노드(110)를 형성한다(또한 도 1을 참조). 롱 콘택(24)은 핀(14, 20, 34, 및 40)의 길이 방향과 직교하는 길이 방향을 갖는다. 롱 콘택(44)은 핀(34)[FinFET(PU-2)의 드레인 영역]을 핀(40) 및 제 2 버티드 콘택(Butt-CO)에 접속하기 위해 사용되고, 여기서 롱 콘택(44) 및 제 2 버티드 콘택(Butt-CO)은 스토리지 노드(112)를 형성한다(또한 도 1을 참조). 롱 콘택(44)은 롱 콘택(24)의 길이 방향에 평행하는 길이 방향을 갖는다.
도 6 내지 도 8은 대안적인 실시형태에 따른 SRAM 셀(10)의 레이아웃을 도시한다. 달리 특정되지 않은 한, 후속하여 논의되는 실시형태에서의 컴포넌트는 도 1 내지 도 5에 나타낸 실시형태에서 동일한 참조 번호에 의해 지시되는 동일한 컴포넌트와 본질적으로 동일하다. 그러므로, 후속하여 논의되는 실시형태에 나타낸 컴포넌트에 관한 상세한 사항은 도 1 내지 도 5에 나타낸 실시형태의 논의에서 발견될 수 있다.
도 6은 p형 FinFET(PG-1, PU-1, PG-2, 및 PU-2) 각각이 복수의(예를 들어, 2개, 3개, 4개, 또는 그 이상의) 반도체 핀을 포함하는 다중 핀 FinFET일 수 있다는 것을 제외하고, 도 5의 실시형태와 유사한 SRAM 셀(10)을 도시한다. 풀다운 FinFET(PD-1 및 PD-2)은 단일 반도체 핀(20 또는 40)을 각각 포함하는 단일 핀 FinFET일 수 있지만, 다중 핀 FinFET일 수도 있다. 예를 들어, 도 6에 나타낸 바와 같이, p형 FinFET(PG-1 및 PU-1) 각각은 14-1 및 14-2로 지시되는 2개의 핀(14)을 포함하고, p형 FinFET(PG-2 및 PU-2) 각각은 34-1 및 34-2로 지시되는 2개의 핀(34)을 포함한다. 더 많은 핀을 추가함으로써, p형 FinFET(PG-1, PU-1, PG-2, 및 PU-2)의 전류(Ion)는 개선되고, 이에 따라 SRAM 셀(10)의 속도가 개선된다. 다시, 도 6은 2개의 N웰 영역(N웰-1 및 N웰-2) 사이에 형성된 P웰 영역을 포함하는 SRAM 셀(10)을 포함한다.
도 7은 풀업 FinFET(PU-1 및 PU-2) 각각이 2개의 핀(14-1 및 14-2)을 포함하는 SRAM 셀(10)을 도시한다. 그러나, 패스 게이트 FinFET(PG-1 및 PG-2)은 단일 핀 FinFET이다. 풀다운 FinFET(PD-1 및 PD-2)은 단일 핀 FinFET일 수 있지만, 다중 핀 FinFET일 수도 있다. 도 8은 도 7에서 P웰 영역에 더 가까운 핀(34-1)은 아래 놓인 게이트 전극(38)으로 연장하지 않고, P웰에 덜 가까운 핀(34-2)은 아래 놓인 게이트 전극(38)으로 연장하는 것을 제외하고, 도 7의 실시형태와 유사한 실시형태를 도시한다. 그러나, 도 8에서 핀(34-1)은 아래 놓인 게이트 전극(38)으로 연장하고, 핀(34-2)은 아래 놓인 게이트 전극(38)으로 연장하지 않는다. 유사하게는, 도 7 및 도 8의 핀(14-1 및 14-2)은 각각 핀(34-1 및 34-2)과 유사한 배열을 갖는다.
도 9는 읽기 포트 및 쓰기 포트를 포함하는 2-포트 SRAM 셀(10')의 회로도를 도시한다. 쓰기 포트는 도 2의 인버터(인버터-1 및 인버터-2)와 본질적으로 동일한 인버터(인버터-1 및 인버터-2)를 포함하고, 인버터(인버터-1)는 도 1의 FinFET(PU-1 및 PD-1)을 포함하고, 인버터(인버터-2)는 도 1의 FinFET(PU-2 및 PD-2)을 포함한다. 쓰기 포트는 p형 패스 게이트 FinFET(W_PG-1 및 W_PG-2)를 더 포함하고, 여기서 FinFET(W_PG-1 및 W_PG-2)의 게이트는 쓰기 워드 라인(W-WL)에 결합된다. SRAM 셀(10')의 쓰기는 상보성 쓰기 비트 라인(W-BL 및 W-BLB)을 통한다. 읽기 포트는 인버터(인버터-1 및 인버터-2), 풀업 트랜지스터(R_PU), 및 패스 게이트 트랜지스터(R_PG)를 포함한다. 트랜지스터(R_PU 및 R_PG)는 p형 트랜지스터이고, 도 3에 나타낸 것과 유사한 구조를 갖는 FinFET일 수 있다. SRAM 셀로부터 읽혀진 데이터는 읽기 비트 라인(R-BL)으로 전송된다. 트랜지스터(R_PU)는 인버터(인버터-1 및 인버터-2)의 입력 중 하나의 입력과 양의 전원(CVdd)에 더욱 결합된다. 트랜지스터(R_PU 및 R_PG)는 케스케이드(cascade)된다. 트랜지스터(R-PG)의 게이트는 읽기 워드 라인(RWL)에 연결될 수 있다.
도 10은 2개의 N웰 영역(N웰-1 및 N웰-2) 사이에 위치된 P웰 영역을 포함하는 2-포트 SRAM 셀(10')의 예시적인 레이아웃을 도시한다. p형 FinFET(R_PU 및 R_PG)는 N웰 영역(N웰-2) 내에 배치된다. 따라서, N웰 영역(N웰-2)의 폭(W2)은 FinFET(R_PU 및 R_PG)을 수용하기 위해 N웰 영역(N웰-1)의 폭(W1)보다 크다. 트랜지스터(PG-1, PU-1, PG-2, PU-2, R_PU, 및 R_PG)는 2-핀 FinFET으로서 도시되었지만, 그들 각각은 단일 핀 FinFET이거나 또는 2개보다 많은 핀을 포함할 수 있다는 것이 인지된다.
도 11 내지 도 21은 대안적인 실시형태에 따른 회로도 및 레이아웃을 도시하고, SRAM 셀의 전원 라인 및 신호 라인이 레이아웃되는 방법을 도시한다. 도 11을 참조하면, SRAM 셀(10)은 경계(10A, 10B, 10C, 및 10D)를 포함하고, 셀 경계는 직사각 형태를 형성한다. 셀 경계(10A 및 10B)는 서로 대향하고, 긴 셀 경계로 일컬어진다. 셀 경계(10C 및 10D)는 서로 대향하고, 짧은 셀 경계로 일컬어지며, 이들은 긴 셀 경계(10A 및 10B)보다 짧다.
일부 실시형태에서, SRAM 셀(10)의 길이(L3)는 SRAM 셀(10)의 폭(W3)보다 크고, 길이(L3)는 핀(14, 20, 34, 및 40)(도 15 참조)의 세로 방향에 직교하고 게이트 전극(16, 18, 36, 및 38)의 세로 방향에 평행한 방향으로 측정된다. 폭(W3)은 길이(L3)의 방향에 직교하는 방향으로 측정된다. 비(L3/W3)는 대략 1.5 보다 크거나, 대략 2보다 크거나, 대략 2.5보다 크거나, 대략 3 보다 클 수 있다. 따라서, SRAM 셀(10)은 길쭉한 셀이다.
SRAM 셀(10)에 전압(VSS)을 운반하는 금속 라인(CVss-라인)은 금속 라인(비트 라인 및 비트 라인 바)(또한 도 1을 참조)과 같은 금속 층에 위치된다. 금속 라인(비트 라인 및 비트 라인 바)은 비트 라인 신호 및 비트 라인 바 신호를 각각 운반한다. CVss-라인은 금속 라인(비트 라인 및 비트 라인 바) 사이에 위치될 수 있다. 일부 실시형태에서, 라인(CVss-라인, 비트 라인, 및 비트 라인 바)은 금속층(M1)(도 4)에 있다. 더욱이, CVss-라인의 폭(W4)은 라인(비트 라인 및 비트 라인 바)의 폭(W5)보다 클 수 있고, 비(W4/W5)는 대략 1.5 보다 크거나, 대략 2보다 클 수 있다. 금속 라인(CVss-라인, 비트 라인, 및 비트 라인 바)은 긴 셀 경계(10A 및 10B)에 직교하고 긴 셀 경계(10A 및 10B)를 가로지른다. 따라서, SRAM 셀 내의 CVss-라인 부분의 길이는 W3과 동일할 수 있다.
금속 라인(워드 라인) 및 금속 라인(CVdd-라인-1 및 CVdd-라인-2)은 서로 평행하고 동일한 금속층에 있다. 금속 라인(CVdd-라인-1 및 CVdd-라인-2)은 전원 전압(Vdd)를 운반한다. 워드 라인은 라인(CVdd-라인-1 및 CVdd-라인-2) 사이에 있고, 라인(CVdd-라인-1 및 CVdd-라인-2)은 SRAM 셀(10)의 대향하는 긴 경계와 겹칠 수 있다. 워드 라인 및 라인(CVdd-라인-1 및 CVdd-라인-2)은 짧은 셀 경계(10C 및 10D)에 직교하고 짧은 셀 경계(10C 및 10D)를 가로지른다. SRAM 셀 내의 CVdd-라인 부분의 길이는 L3과 동일할 수 있다. 일부 실시형태에서, 워드 라인 및 라인(Vdd-라인-1 및 CVdd-라인-2)은 금속층(M2)(도 1)에 있을 수 있다. 금속층(M1)과 금속층(M2) 사이의 비아, 및 금속층(M1)의 금속 라인을 밑에 놓여 있는 콘택 플러그에 접속하는 비아는 원형의 심볼 및 그 원형 안에 "x" 표시를 이용하여 도시된다.
일부 실시형태에 따라, SRAM 셀(10)의 폭 방향으로 CVss-라인을 레이아웃하는 것은, 길이(L3)가 폭(W3)보다 크기 때문에 CVss-라인을 할당하기 위한 더 많은 공간을 제공한다. 따라서, CVss-라인의 폭(W4)은 증가될 수 있다. 이것은 SRAM 셀(10) 및 각각의 SRAM 어레이에 양호한 그라운딩 능력을 제공한다.
도 12는 대안적인 실시형태에 따라 SRAM 셀(10)의 신호 라인 및 전원ㄴ 라인의 레이아웃을 도시한다. 라인(CVdd-라인-1 및 CVdd-라인-2)이 라인(CVss-라인, 비트 라인, 및 비트 라인 바)에 평행하다는 것을 제외하면, 이 실시형태는 도 11의 실시형태와 유사하다. 더욱이, 라인(CVss-라인, 비트 라인, 및 비트 라인 바)은 라인(CVdd-라인-1 및 CVdd-라인-2) 사이에 할당될 수 있다. 이 실시형태에서, 라인(CVss-라인, 비트 라인, 비트 라인 바, CVdd-라인-1, 및 CVdd-라인-2)은 긴 경계(10A 및 10B)에 직교하므로, 이러한 라이들을 할당하기 위한 더욱 큰 공간이 있다. 일부 실시형태에 따라, 라인(CVss-라인, 비트 라인, 비트 라인 바, CVdd-라인-1, 및 CVdd-라인-2)은 금속층(M1)(도 4)에 있을 수 있다. 일부 실시형태에 따라, 워드 라인은 CVss-라인에 직교할 수 있고, 금속층(M2)(도 4)에 있을 수 있다.
도 13은 대안적인 실시형태에 따라 SRAM 셀(10)의 신호 라인 및 전원 라인의 레이아웃을 도시한다. 금속층(M2)(도 4)에 추가적인 CVdd-라인이 있다는 것을 제외하면, 이 실시형태는 도 12의 실시형태와 유사하다. 추가적인 CVdd-라인은 긴 경계(10A)와 겹칠 수 있다 (그리고 평행할 수 있다). 금속층(M2)의 추가적인 CVdd-라인은 금속층(M1)에 있을 수 있는, 금속 라인(CVdd-라인-1 및 CVdd-라인-2)과 전력 메시를 형성할 수 있다.
도 14는 대안적인 실시형태에 따라 SRAM 셀(10)의 신호 라인 및 전원 라인의 레이아웃을 도시한다. 일부 실시형태에서, 라인(CVss-라인, 비트 라인, 비트 라인 바, Vdd-라인-1 및 CVdd-라인-2)은 금속층(M2)(도 4)에 있을 수 있다. 랜딩 패드(52)가 금속층(M1)에 형성되고, 비아(54)를 통해 각각의 위에 놓여 있는 라인(CVss-라인, 비트 라인, 비트 라인 바, CVdd-라인-1, 및 CVdd-라인-2)에 접속된다. 또다시, 라인(CVss-라인, 비트 라인, 비트 라인 바, CVdd-라인-1, 및 CVdd-라인-2)은 긴 경계(10A 및 10B)에 직교한다.
도 15는 도 5의 FinFET의 레이아웃 및 도 11의 신호 라인 및 전원 라인의 레이아웃을 포함하는 조합된 레이아웃을 도시한다. 조합된 레이아웃은 FinFET와 신호 라인과 전원 라인 간의 관계를 도시한다. 레이아웃들에 관한 상세한 사항들은 도 5 및 도 11을 참조하여 논의되었으므로, 여기에서 반복되지 않는다. 비트 라인 및 비트 라인 바가 패스 게이트 FinFET(PG-1 및 PG-2)의 소스/드레인 영역에 각각 접속되었기 때문에, 비트 라인 및 비트 라인 바는 N웰 영역(N웰-1 및 N웰-2)과 각각 겹치도록 할당된다. 도 1에 도시된 바와 같이, 풀다운 FinFET(PD-1 및 PD-2)의 소스는 전원 전압(Vss)에 접속된다는 것이 나타난다. 따라서, P웰 영역과 겹치는 CVss-라인을 할당함으로써, 풀다운 FinFET(PD-1 및 PD-2)의 소스 영역에 전원 전압(Vss)를 제공하는 것이 용이하다.
유사하게, 도 16은 도 6의 FinFET의 레이아웃 및 도 11의 신호 라인 및 전원 라인의 레이아웃을 포함하는 조합된 레이아웃을 도시한다. 도 17은 도 6의 FinFET의 레이아웃 및 도 13의 신호 라인 및 전원 라인의 레이아웃을 포함하는 조합된 레이아웃을 도시한다. 도 15 내지 도 17은, 도 5 내지 도 8의 레이아웃이 도 11 내지 도 14의 레이아웃과 조합될 수 있는 방법으로서 단지 몇 가지 예제만을 제공한다는 것이 이해된다. 다른 실시형태에 따라, 도 5 내지 도 8의 레이아웃들 중 임의의 레이아웃은 도 11 내지 도 14의 레이아웃 방식들 중 임의의 레이아웃 방식과 조합될 수 있다.
도 18은 도 10의 2-포트 SRAM 셀(10')을 포함하는 레이아웃과 신호 라인 및 전원 라인의 각각의 레이아웃을 나타낸다. 일부 실시형태에 따라, 라인(CVss-라인, W-BL, W-BLB, CVdd-라인-1, 및 CVdd-라인-2)은 금속층(M1)(도 4)에 있고, SRAM 셀(10')의 긴 경계(10A 및 10B)에 직교한다. 쓰기 워드 라인(W-WL) 및 읽기 워드 라인(R-WL)이 금속층(M2)(역시 도 4를 참조하시오)에 할당될 수 있고, 긴 경계(10A 및 10B)에 직교할 수 있다.
도 19는 각각이 읽기 포트 또는 쓰기 포트로서 구성될 수 있는, 포트 A 및 포트 B를 포함하는, 듀얼 포트 SRAM 셀(10'')의 회로도를 도시한다. 포트 A는 인버터(인버터-1 및 인버터-2)를 포함하고, 이들은 근본적으로 도 2의 인버터(인버터-1 및 인버터-2)와 동일하다. 포트 A는 p형 패스 게이트 FinFET(PG-1 및 PG-2)을 포함하고, FinFET(PG-1 및 PG-2)의 게이트는 워드 라인(WL-A)에 결합된다. FinFET(PG-1 및 PG-2)은 또한 상보성 비트 라인(BL-A 및 BLB-A)에 각각 결합된다. 포트 B는 인버터(인버터-1 및 인버터-2), 및 p형 패스 게이트 FinFET(PG-3 및 PG-3)을 포함하고, FinFET(PG-3 및 PG-4)의 게이트는 워드 라인(WL-B)에 결합된다. FinFET(PG-3 및 PG-4)는 또한 상보성 비트 라인(BL-B 및 BLB-B)에 각각 결합된다. 듀얼 포트 SRAM 셀(10'')의 레이아웃은, P웰 영역에서 모두 풀다운 FinFET를 갖고, N웰 영역들(N웰-1 및 N웰-2)에서 모두 풀업 FinFET 및 패스 게이트 FinFET를 갖는, 도 5 내지 도 8의 레이아웃을 참조하여 발견될 수 있다.
도 20 및 도 21은 예시적인 실시형태에 따른 듀얼 포트 SRAM 셀(10'')에서 금속 라인의 레이아웃을 도시한다. 이러한 실시형태에 따라, 도 20에서 도시된 바와 같이, 라인(CVss-라인)은 라인(CVdd-라인-1)과 라인(CVdd-라인-2) 사이에 위치된다. 비트 라인(BL-B, BLB-B, BLB-A, 및 BL-A)은 라인(CVss-라인, CVdd-라인-1, 및 CVdd-라인-2) 바깥쪽 측면에 배치된다. 일부 실시형태에서, 라인(CVss-라인, CVdd-라인-1, 및 CVdd-라인-2) 및 비트 라인(BLB-A, BLB-B, BL-A 및 BL-B)은 금속층(M1)(도 4)에 있다. 일부 실시형태에 따라, 워드 라인(WL-A 및 WL-B)은 금속층(M2)(도 4)에 할당될 수 있다. 차폐 라인(SL-A 및 SL-B)이 또한 CVss-라인에 평행하도록 할당될 수 있고, VDD 또는 VSS와 같은 정전압에 접속될 수 있다. 차폐 라인(SL-A 및 SL-B)은 또한 금속층(M1)에 있을 수 있다.
도 21의 레이아웃은, 차폐 라인(SL-A 및 SL-B)이 형성되지 않고, 라인(CVdd-라인-2)이 비트 라인(BLB-A 및 BLB-B) 사이에 배치되고, 라인(CVdd-라인-1)이 비트 라인(BL-A 및 BL-B) 사이에 배치되는 것을 제외하면, 도 20의 레이아웃과 유사하다. 도 20 및 도 21에 도시되지 않았지만, SRAM 셀(10'')의 레이아웃은 예를 들어 도 5와 유사하게, 2개의 N웰 영역 사이에 P웰 영역을 포함할 수도 있다.
본 개시의 예시적인 실시형태에 따라, p형 패스 게이트 FinFET를 채택함으로써, 강한 구동 전류(Ion)가 획득될 수 있고, 각각의 SRAM 셀의 속도가 개선된다. 실시형태는 알파 입자가 유도된 에러에 대해 양호한 저항력을 갖는다. SRAM 셀에서 FinFET의 소스 영역 및 드레인 영역에 대한 상승된 SiGe 에피택시 영역은 낮은 콘택 저항을 야기할 수 있으므로, 구동 전류(Ion)가 더욱 부스트(boost)된다. 콘택 플러그를 소스 영역 및 드레인 영역 상에 놓기 위한 랜딩 마진(landing margin)이 또한 상승된 SiGe 에피택시 영역을 이용하여 개선된다.
일부 실시형태에 따라, SRAM 셀은 제 1 방향에 평행한 제 1 긴 경계 및 제 2 긴 경계, 제 1방향에 직교하는 제 2 방향에 평행한 제 1 짧은 경계 및 제 2 짧은 경계를 포함한다. 제 1 긴 경계 및 제 2 긴 경계는 제 1 짧은 경계 및 제 2 짧은 경계보다 길고, 제 1 짧은 경계 및 제 2 짧은 경계와 함께 직사각형을 형성한다. VSS 전원 전압을 운반하는 CVss 라인은 제 1 긴 경계 및 제 2 긴 경계를 가로지른다. CVss 라인은 제 2 방향에 평행하다. 비트 라인 및 비트 라인 바는 CVss 라인의 대향하는 측면 상에 있다. 비트 라인 및 비트 라인 바는 상보성 비트 라인 신호를 운반하도록 구성된다.
다른 실시형태에 따라, SRAM 셀은 P웰 영역, 및 P웰 영역의 대향하는 측면 상의 제 1 N웰 영역 및 제 2 N웰 영역을 포함한다. VSS 전원 전압을 운반하는 CVss 라인은 P웰 영역 위에 있고, CVss 라인은 P웰 영역과 제 1 N웰 영역 사이의 인터페이스에 평행하다. 제 1 풀업 FinFET 및 제 2 풀업 FinFET는 제 1 N웰 영역 및 제 2 N웰 영역에 각각 있다. 제1 풀다운 FinFET 및 제 2 풀다운 FinFET는 P웰 영역에 있다. 제 1 패스 게이트 FinFET 및 제 2 패스 게이트 FinFET는 제 1 N웰 영역 및 제 2 N웰 영역에 각각 있다.
또 다른 실시형태에 따라, SRAM 셀은 P웰 영역, 및 P웰 영역의 대향하는 측면 상의 제 1 N웰 영역 및 제 2 N웰 영역, 및 긴 경계와 짧은 경계를 포함하고, 짧은 경계는 긴 경계보다 짧다. VSS 전원 전압을 운반하는 CVss 라인은 P웰 영역과 겹치고, CVss 라인은 짧은 경계에 평행하다. 비트 라인 및 비트 라인 바는 CVss 라인의 대향하는 측면 상에 있다. 비트 라인 및 비트 라인 바는 상보성 비트 라인 신호를 운반하도록 구성된다. 비트 라인 및 비트 라인 바는 제 1 N웰 영역 및 제 2 N웰 영역과 각각 겹친다. 제 1 풀업 FinFET 및 제 2 풀업 FinFET는 제 1 N웰 영역 및 제 2 N웰 영역에 각각 있다. 제1 풀다운 FinFET 및 제 2 풀다운 FinFET는 P웰 영역에 있다. 제 1 패스 게이트 FinFET 및 제 2 패스 게이트 FinFET는 제 1 N웰 영역 및 제 2 N웰 영역에 각각 있다.
본 개시의 실시형태 및 이들의 장점들이 상세하게 설명되었지만, 다양한 변경, 대체, 및 변동이 첨부된 청구범위들에 의해 정의되는 바와 같은 본 실시형태의 범위 및 사상으로부터 벗어나지 않고 여기서 행해질 수 있다는 것을 이해해야 한다. 더욱이, 본 출원의 범위는 상세한 설명에서 설명된 공정, 머신, 제품, 물질의 구성, 수단, 방법, 및 단계의 특정한 실시형태로 한정되는 것을 의도하지 않는다. 본 발명분야의 당업자라면 본 개시에 따라 이용될 수 있는 본 명세서에서 설명된 대응하는 실시형태와 실질적으로 동일한 기능을 수행하거나 실질적으로 동일한 결과를 달성하는, 현존하거나 후에 개발될 공정, 머신, 제품, 물질의 구성, 수단, 방법, 및 단계를 본 발명개시로부터 손쉽게 알 수 있을 것이다. 따라서, 첨부된 청구항들은 이와 같은 공정, 머신, 제품, 물질의 구성, 수단, 방법, 및 단계를 청구항의 범위 내에 포함하도록 의도된다. 게다가, 각각의 청구항들은 개별 실시형태를 구성하고, 다양한 청구항 및 실시형태의 조합은 본 개시의 범위 내에 있다.

Claims (10)

  1. 스태틱 랜덤 액세스 메모리(Static Random Access Memory; SRAM) 셀에 있어서,
    제1 방향에 평행한 제1 긴 경계 및 제2 긴 경계;
    상기 제1 방향에 직교하는 제2 방향에 평행한 제1 짧은 경계 및 제2 짧은 경계 - 상기 제1 긴 경계 및 상기 제2 긴 경계는 상기 제1 짧은 경계 및 상기 제2 짧은 경계보다 길고, 상기 제1 짧은 경계 및 상기 제2 짧은 경계와 함께 직사각형을 형성함 - ;
    상기 제1 긴 경계 및 상기 제2 긴 경계를 가로질러 VSS 전원 전압을 운반하는 CVss 라인 - 상기 CVss 라인은 상기 제2 방향에 평행함 - ;
    상기 CVss 라인의 대향하는 측면 상의 비트 라인 및 비트 라인 바 - 상기 비트 라인 및 상기 비트 라인 바는 상보성 비트 라인 신호를 운반하도록 구성됨 -
    상기 제1 방향에 평행한 워드 라인; 및
    상기 제1 방향에 평행하고 상기 워드 라인의 대향하는 측면 상의 제1 CVdd 라인 및 제2 CVdd 라인 - 상기 제1 CVdd 라인 및 상기 제2 CVdd 라인은 양의 전원 전압을 운반하도록 구성됨 -
    을 포함하는 스태틱 랜덤 액세스 메모리(SRAM) 셀.
  2. 제1 항에 있어서, 상기 CVss 라인은 상기 비트 라인 및 상기 비트 라인 바보다 넓은 것인 스태틱 랜덤 액세스 메모리(SRAM) 셀.
  3. 제1 항에 있어서, 상기 제1 긴 경계의 길이 대 상기 제1 짧은 경계의 길이의 비(ratio)는 2보다 큰 것인 스태틱 랜덤 액세스 메모리(SRAM) 셀.
  4. 제1 항에 있어서,
    상기 SRAM 셀의 중심 영역에 있는 P웰 영역 - 상기 CVss 라인은 상기 P웰 영역과 겹침 - ; 및
    상기 P웰 영역의 대향하는 측면 상의 제1 N웰 영역 및 제2 N웰 영역
    을 더 포함하는 스태틱 랜덤 액세스 메모리(SRAM) 셀.
  5. 제 4 항에 있어서,
    상기 제1 N웰 영역 및 상기 제2 N웰 영역에 각각 형성된 제1 풀업(pull-up) 핀 전계 효과 트랜지스터(Fin Field-Effect Transistor; FinFET) 및 제2 풀업 FinFET;
    상기 P웰 영역에 형성된 제1 풀다운(pull-down) FinFET 및 제2 풀다운 FinFET; 및
    상기 제1 N웰 영역 및 상기 제2 N웰 영역에 각각 형성된 제1 패스 게이트 FinFET 및 제2 패스 게이트 FinFET
    를 더 포함하는 스태틱 랜덤 액세스 메모리(SRAM) 셀.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 스태틱 랜덤 액세스 메모리(SRAM) 셀에 있어서,
    P웰 영역;
    상기 P웰 영역의 대향하는 측면 상의 제1 N웰 영역 및 제2 N웰 영역;
    상기 P웰 영역 위에서 VSS 전원 전압을 운반하는 CVss 라인 - 상기 CVss 라인은 상기 P웰 영역과 상기 제1 N웰 영역 사이의 인터페이스에 평행함 - ;
    상기 제1 N웰 영역 및 상기 제2 N웰 영역에 각각 있는 제1 풀업 FinFET 및 제2 풀업 FinFET;
    상기 P웰 영역에 있는 제1 풀다운 FinFET 및 제2 풀다운 FinFET;
    상기 제1 N웰 영역 및 상기 제2 N웰 영역에 각각 있는 제1 패스 게이트 FinFET 및 제2 패스 게이트 FinFET
    상기 인터페이스에 직교하는 워드 라인; 및
    상기 인터페이스에 직교하고 상기 워드 라인의 대향하는 측면 상의 제1 CVdd 라인 및 제2 CVdd 라인 - 상기 제1 CVdd 라인 및 상기 제2 CVdd 라인은 양의 전원 전압을 운반하도록 구성됨 -
    을 포함하는 스태틱 랜덤 액세스 메모리(SRAM) 셀.
  10. 스태틱 랜덤 액세스 메모리(SRAM) 셀에 있어서,
    P웰 영역;
    상기 P웰 영역의 대향하는 측면 상의 제1 N웰 영역 및 제2 N웰 영역;
    긴 경계와 짧은 경계 - 상기 짧은 경계는 상기 긴 경계보다 짧음 - ;
    상기 P웰 영역과 겹치고 VSS 전원 전압을 운반하는 CVss 라인 - 상기 CVss 라인은 상기 짧은 경계에 평행함 - ;
    상기 CVss 라인의 대향하는 측면 상의 비트 라인 및 비트 라인 바 - 상기 비트 라인 및 상기 비트 라인 바는 상보성 비트 라인 신호를 운반하도록 구성되고, 상기 비트 라인 및 상기 비트 라인 바는 상기 제1 N웰 영역 및 상기 제2 N웰 영역과 각각 겹침 - ;
    상기 제1 N웰 영역 및 상기 제2 N웰 영역에 각각 있는 제1 풀업 FinFET 및 제2 풀업 FinFET;
    상기 P웰 영역에 있는 제1 풀다운 FinFET 및 제2 풀다운 FinFET;
    상기 제1 N웰 영역 및 상기 제2 N웰 영역에 각각 있는 제1 패스 게이트 FinFET 및 제2 패스 게이트 FinFET
    상기 긴 경계에 평행한 워드 라인; 및
    상기 긴 경계에 평행하고 상기 워드 라인의 대향하는 측면 상의 제1 CVdd 라인 및 제2 CVdd 라인 - 상기 제1 CVdd 라인 및 상기 제2 CVdd 라인은 양의 전원 전압을 운반하도록 구성됨 -
    을 포함하는 스태틱 랜덤 액세스 메모리(SRAM) 셀.
KR1020130047921A 2012-11-30 2013-04-30 ＦｉｎＦＥＴ를 포함하는 ＳＲＡＭ 셀 KR101445033B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/691,373 US8830732B2 (en) 2012-11-30 2012-11-30 SRAM cell comprising FinFETs
US13/691,373 2012-11-30

Publications (2)

Publication Number Publication Date
KR20140070324A KR20140070324A (ko) 2014-06-10
KR101445033B1 true KR101445033B1 (ko) 2014-09-26

Family

ID=50726129

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130047921A KR101445033B1 (ko) 2012-11-30 2013-04-30 ＦｉｎＦＥＴ를 포함하는 ＳＲＡＭ 셀

Country Status (5)

Country Link
US (1) US8830732B2 (ko)
KR (1) KR101445033B1 (ko)
CN (1) CN103854697B (ko)
DE (1) DE102013105020B4 (ko)
TW (1) TWI517154B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9893064B2 (en) 2015-03-25 2018-02-13 Samsung Electronics Co., Ltd. Integrated circuit device and method of manufacturing the same
US9899393B2 (en) 2015-03-03 2018-02-20 Samsung Electronics Co., Ltd. Integrated circuit devices including fin shapes

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9036404B2 (en) 2012-03-30 2015-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for SRAM cell structure
US8889561B2 (en) * 2012-12-10 2014-11-18 Globalfoundries Inc. Double sidewall image transfer process
US9001571B1 (en) * 2014-01-20 2015-04-07 National Tsing Hua University 6T static random access memory cell, array and memory thereof
US9318564B2 (en) * 2014-05-19 2016-04-19 Qualcomm Incorporated High density static random access memory array having advanced metal patterning
US9418728B2 (en) * 2014-07-24 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Dual-port static random-access memory cell
JP6449082B2 (ja) * 2014-08-18 2019-01-09 ルネサスエレクトロニクス株式会社 半導体装置
US9336864B2 (en) * 2014-08-29 2016-05-10 Qualcomm Incorporated Silicon germanium read port for a static random access memory register file
US9691471B2 (en) * 2014-09-15 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM cells with vertical gate-all-round MOSFETs
KR102217246B1 (ko) 2014-11-12 2021-02-18 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US20160163646A1 (en) * 2014-12-05 2016-06-09 Qualcomm Incorporated Strapped contact in a semiconductor device
KR20160074907A (ko) * 2014-12-19 2016-06-29 에스케이하이닉스 주식회사 반도체 메모리 장치의 워드라인 구동회로
US9806070B2 (en) * 2015-01-16 2017-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device layout, memory device layout, and method of manufacturing semiconductor device
US11978732B2 (en) 2015-01-16 2024-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of manufacturing semiconductor devices
US9984730B2 (en) * 2015-02-23 2018-05-29 Qualcomm Incorporated Negative supply rail positive boost write-assist circuits for memory bit cells employing a P-type field-effect transistor (PFET) write port(s), and related systems and methods
US10163490B2 (en) * 2015-02-23 2018-12-25 Qualcomm Incorporated P-type field-effect transistor (PFET)-based sense amplifiers for reading PFET pass-gate memory bit cells, and related memory systems and methods
US9741452B2 (en) 2015-02-23 2017-08-22 Qualcomm Incorporated Read-assist circuits for memory bit cells employing a P-type field-effect transistor (PFET) read port(s), and related memory systems and methods
KR102307467B1 (ko) * 2015-03-20 2021-09-29 삼성전자주식회사 액티브 핀을 포함하는 반도체 장치
US10424575B2 (en) * 2015-03-26 2019-09-24 Renesas Electronics Corporation Semiconductor device
US9379014B1 (en) * 2015-07-18 2016-06-28 Qualcomm Incorporated Static random-access memory (SRAM) array
JP6495145B2 (ja) * 2015-09-11 2019-04-03 ルネサスエレクトロニクス株式会社 半導体装置
WO2017052593A1 (en) * 2015-09-25 2017-03-30 Intel Corporation Architecture to communicate signals for operating a static random access memory
US9691775B1 (en) * 2016-04-28 2017-06-27 Globalfoundries Inc. Combined SADP fins for semiconductor devices and methods of making the same
US9972571B1 (en) 2016-12-15 2018-05-15 Taiwan Semiconductor Manufacturing Co., Ltd. Logic cell structure and method
US10734321B2 (en) * 2017-09-28 2020-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit and method of manufacturing same
CN107680969B (zh) 2017-11-13 2018-12-11 长鑫存储技术有限公司 非对称鳍内存晶体管及其形成方法、半导体器件
US10756114B2 (en) 2017-12-28 2020-08-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor circuit with metal structure and manufacturing method
US10529414B2 (en) 2018-05-31 2020-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. SRAM cell having SiGe PMOS fin lines
US11069692B2 (en) 2018-07-31 2021-07-20 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET SRAM cells with dielectric fins
US11437385B2 (en) 2018-09-24 2022-09-06 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET SRAM cells with reduced fin pitch
US10916550B2 (en) 2018-10-30 2021-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Memory devices with gate all around transistors
US11031336B2 (en) * 2019-04-25 2021-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory device having contact element of rectangular shape
TW202141703A (zh) 2020-02-25 2021-11-01 台灣積體電路製造股份有限公司 靜態隨機存取記憶體單元
US11444072B2 (en) * 2020-02-25 2022-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. Dual-port SRAM structure
US11476257B2 (en) 2020-07-31 2022-10-18 Samsung Electronics Co., Ltd. Integrated circuit including memory cell and method of designing the same
US11424250B2 (en) * 2020-08-27 2022-08-23 Qualcomm Incorporated Memory
US11450605B2 (en) 2021-02-11 2022-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing internal node loading in combination circuits
CN112599527B (zh) * 2021-03-08 2021-05-25 晶芯成(北京)科技有限公司 一种集成半导体器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH054251B2 (ko) * 1985-06-03 1993-01-19 Mazda Motor
KR19980050498A (ko) * 1996-12-20 1998-09-15 김광호 저전압용 sram 셀
KR19980069994A (ko) * 1997-02-14 1998-10-26 기따오까다까시 반도체 장치 및 그 제조 방법
JP2002009176A (ja) * 2000-06-21 2002-01-11 Seiko Epson Corp Ｓｒａｍセル及びそれを内蔵した半導体集積回路
JP5004251B2 (ja) 2006-12-28 2012-08-22 独立行政法人産業技術総合研究所 Ｓｒａｍセル及びｓｒａｍ装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4623989A (en) 1983-08-31 1986-11-18 Texas Instruments Incorporated Memory with p-channel cell access transistors
CA2342575A1 (en) 2001-04-03 2002-10-03 Mosaid Technologies Incorporated Content addressable memory cell
US7033734B2 (en) 2003-02-28 2006-04-25 Intel Corporation Dipole illumination
US7250657B2 (en) 2005-03-11 2007-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. Layout structure for memory arrays with SOI devices
JP2006269674A (ja) * 2005-03-23 2006-10-05 Nec Electronics Corp 半導体集積回路
JP4912016B2 (ja) 2005-05-23 2012-04-04 ルネサスエレクトロニクス株式会社 半導体記憶装置
US7723806B2 (en) 2006-03-28 2010-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Memory cells and semiconductor memory device using the same
US20080299780A1 (en) 2007-06-01 2008-12-04 Uv Tech Systems, Inc. Method and apparatus for laser oxidation and reduction
US7737501B2 (en) 2007-07-11 2010-06-15 International Business Machines Corporation FinFET SRAM with asymmetric gate and method of manufacture thereof
US7674703B1 (en) 2009-01-27 2010-03-09 Infineon Technologies Ag Gridded contacts in semiconductor devices
US8203867B2 (en) 2009-05-21 2012-06-19 Texas Instruments Incorporated 8T SRAM cell with one word line
US8159863B2 (en) * 2009-05-21 2012-04-17 Texas Instruments Incorporated 6T SRAM cell with single sided write
US8654568B2 (en) * 2009-08-24 2014-02-18 Texas Instruments Incorporated 10T SRAM cell with near dual port functionality
JP5190542B2 (ja) 2009-09-02 2013-04-24 パナソニック株式会社 半導体記憶装置
JP5596335B2 (ja) * 2009-12-24 2014-09-24 ルネサスエレクトロニクス株式会社 半導体装置
US8315084B2 (en) * 2010-03-10 2012-11-20 Taiwan Semiconductor Manufacturing Company, Ltd. Fully balanced dual-port memory cell
US8597994B2 (en) 2011-05-23 2013-12-03 GlobalFoundries, Inc. Semiconductor device and method of fabrication
US8593890B2 (en) 2012-04-25 2013-11-26 International Business Machines Corporation Implementing supply and source write assist for SRAM arrays

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH054251B2 (ko) * 1985-06-03 1993-01-19 Mazda Motor
KR19980050498A (ko) * 1996-12-20 1998-09-15 김광호 저전압용 sram 셀
KR19980069994A (ko) * 1997-02-14 1998-10-26 기따오까다까시 반도체 장치 및 그 제조 방법
JP2002009176A (ja) * 2000-06-21 2002-01-11 Seiko Epson Corp Ｓｒａｍセル及びそれを内蔵した半導体集積回路
JP5004251B2 (ja) 2006-12-28 2012-08-22 独立行政法人産業技術総合研究所 Ｓｒａｍセル及びｓｒａｍ装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9899393B2 (en) 2015-03-03 2018-02-20 Samsung Electronics Co., Ltd. Integrated circuit devices including fin shapes
US10535666B2 (en) 2015-03-03 2020-01-14 Samsung Electronics Co., Ltd. Integrated circuit devices including fin shapes
US9893064B2 (en) 2015-03-25 2018-02-13 Samsung Electronics Co., Ltd. Integrated circuit device and method of manufacturing the same
US10522545B2 (en) 2015-03-25 2019-12-31 Samsung Electronics Co., Ltd. Integrated circuit device and method of manufacturing the same

Also Published As

Publication number Publication date
CN103854697B (zh) 2017-04-26
TWI517154B (zh) 2016-01-11
CN103854697A (zh) 2014-06-11
DE102013105020A1 (de) 2014-06-05
TW201421472A (zh) 2014-06-01
KR20140070324A (ko) 2014-06-10
US20140153322A1 (en) 2014-06-05
DE102013105020B4 (de) 2021-04-29
US8830732B2 (en) 2014-09-09

Similar Documents

Publication Publication Date Title
KR101445033B1 (ko) ＦｉｎＦＥＴ를 포함하는 ＳＲＡＭ 셀
US8779528B2 (en) SRAM cell comprising FinFETs
KR101461799B1 (ko) Sram 회로 및 sram 셀을 동작하는 방법
US11676654B2 (en) SRAM structure with reduced capacitance and resistance
US9831253B2 (en) FinFET memory device
KR101956984B1 (ko) Sram 셀 및 논리 셀 설계
KR101643473B1 (ko) 듀얼 포트 스태틱 랜덤 액세스 메모리 셀
US9349436B2 (en) Semiconductor memory and method of making the same
CN103310834A (zh) 用于sram电路的结构和方法
CN106298782B (zh) 静态随机存取存储器
US11710522B2 (en) SRAM array
US11444072B2 (en) Dual-port SRAM structure
US9053974B2 (en) SRAM cells with dummy insertions
US9831250B2 (en) Static random access memory
US20240186311A1 (en) Dual-port sram structure
US20240357790A1 (en) Two-port sram cell structure

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170911

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180905

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190910

Year of fee payment: 6