[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101424815B1 - 다층 바이폴라 전계효과 트랜지스터 및 그의 제조방법 - Google Patents

다층 바이폴라 전계효과 트랜지스터 및 그의 제조방법 Download PDF

Info

Publication number
KR101424815B1
KR101424815B1 KR1020080013552A KR20080013552A KR101424815B1 KR 101424815 B1 KR101424815 B1 KR 101424815B1 KR 1020080013552 A KR1020080013552 A KR 1020080013552A KR 20080013552 A KR20080013552 A KR 20080013552A KR 101424815 B1 KR101424815 B1 KR 101424815B1
Authority
KR
South Korea
Prior art keywords
layer
transport layer
effect transistor
field effect
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020080013552A
Other languages
English (en)
Other versions
KR20090040199A (ko
Inventor
이상윤
제이. 알렌 히거
이광희
조신욱
Original Assignee
삼성전자주식회사
더 리젠츠 오브 더 유니버시티 오브 캘리포니아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 더 리젠츠 오브 더 유니버시티 오브 캘리포니아 filed Critical 삼성전자주식회사
Publication of KR20090040199A publication Critical patent/KR20090040199A/ko
Application granted granted Critical
Publication of KR101424815B1 publication Critical patent/KR101424815B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/30—Devices controlled by electric currents or voltages
    • H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H10D48/34—Bipolar devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/60—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation in which radiation controls flow of current through the devices, e.g. photoresistors
    • H10K30/65—Light-sensitive field-effect devices, e.g. phototransistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H10K10/486—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions the channel region comprising two or more active layers, e.g. forming pn heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/10—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation comprising heterojunctions between organic semiconductors and inorganic semiconductors
    • H10K30/15—Sensitised wide-bandgap semiconductor devices, e.g. dye-sensitised TiO2
    • H10K30/151—Sensitised wide-bandgap semiconductor devices, e.g. dye-sensitised TiO2 the wide bandgap semiconductor comprising titanium oxide, e.g. TiO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/211—Fullerenes, e.g. C60
    • H10K85/215—Fullerenes, e.g. C60 comprising substituents, e.g. PCBM

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 구현예들은 게이트 전극, 게이트 절연층, 전자수송층, 정공수송층, 소스 전극 및 드레인 전극을 포함하고, 상기 전자수송층과 정공수송층 사이에 중간 분리층을 포함하는 것을 특징으로 하는 다층 바이폴라 전계효과 트랜지스터 및 그의 제조방법에 관한 것이다. 본 발명의 다층 바이폴라 전계효과 트랜지스터에서는 p-채널과 n-채널이 효과적으로 분리되어 전류점멸비, 전자 및 정공이동도 등의 전기적 특성이 향상되며, 각 층의 손상 없이 용액 공정에 의해 소자를 제조할 수 있어 제조공정성이 향상된 이점을 제공할 수 있다.
다층, 바이폴라, 전계효과, 트랜지스터, 전자수송층, 정공수송층, 중간분리층

Description

다층 바이폴라 전계효과 트랜지스터 및 그의 제조방법{Multilayer Bipolar Field-effect Transistor and Preparation Method thereof}
본 발명의 구현예들은 다층 바이폴라 전계효과 트랜지스터 및 그의 제조방법에 관한 것으로, 더욱 상세하게는 게이트 전극, 게이트 절연층, 정공수송층, 전자수송층, 소스 및 드레인 전극을 포함하고, 상기 전자수송층과 정공수송층 사이에 중간 분리층이 형성되어 각 캐리어 수송 채널의 기능을 충분히 발휘할 수 있고, 각 층의 손상 없이 용액 공정에 의해 소자를 제조할 수 있어 제조공정성이 향상된 다층 바이폴라 전계효과 트랜지스터 및 그의 제조방법에 관한 것이다.
유기 전계효과 트랜지스터 (Organic Field Effect Transistor)는 스마트 카드, 전자ID 택 및 활성 매트릭스 디스플레이와 같은 저렴하고 플렉서블하며 휴대형인 전자기기의 구성 요소로 우수한 성능을 보이고 있다. 최근 소형경량화 소자에 대한 수요가 증대되면서, 하나의 소자 내에 p-타입 및 n-타입 채널을 통합시켜 설계 및 제조가 용이한 바이폴라 유기 전계효과 트랜지스터 (bipolar organic FET)가 주목을 받고 있다.
바이폴라 전계효과 트랜지스터는 전계효과 트랜지스터와 바이폴라 기술을 병합한 소자로서, 순수 바이폴라 소자에서 나타나는 전류 불균일에 의한 소자 파괴를 극복할 수 있는 특성을 지녔으며, 전류용량이 높고 온(on)저항이 매우 낮으며 빠른 스위칭 속도 및 음 온도계수 (negative temperature coefficient)로 인해 고전압 고속 응용 분야에서 각광을 받고 있다. 그러나 일반적으로 유기 재료들은 상당히 높은 정공이동도 또는 상당히 높은 전자이동도를 나타내기 때문에, 바이폴라 유기 전계효과 트랜지스터를 제조하는 것은 매우 어렵다.
바이폴라 유기 전계효과 트랜지스터를 구현하기 위해서, 소스 전극 및 게이트 전극의 두 가지 금속에 대해서 전자 또는 정공을 모두 수송하여, 반대의 게이트 전압 바이어스 하에서 일함수가 높은 금속으로 이루어진 정공주입 전극에는 정공을 주입하고, 일함수가 낮은 금속으로 이루어진 전자주입전극에는 전자를 주입하는 물질에 대한 연구가 이루어지고 있다. 다른 접근방법으로 전자수송 재료와 정공수송 재료의 혼합물을 채널의 활성층 재료로 이용하는 것도 시도되었고, 정공수송층 및 전자수송층의 이층 구조를 갖는 바이폴라 전계효과 트랜지스터의 구조도 소개되었다.
전자수송 재료와 정공수송 재료의 혼합물을 이용하는 기술은 반도체 혼합물의 용액을 처리함으로써 한 번에 채널을 형성할 수 있어 유리한 장점이 있다. 그러나 2차원의 퍼콜레이션은 용적 분율(volume fraction)이 50%를 초과해야 되는데, 게이트 전극과의 계면 부근의 제한된 공간에서 전자수송 재료와 정공수송 재료의 두 가지 성분의 연속적인 네트웍을 수득하는 것은 어렵다. 더욱이, 상분리된 이성분 혼합물(two-component blend) 내에서의 복잡한 경로는 각 성분의 순수한 형태일 때에 비해서 이동도를 현저하게 감소시킨다. 또한 동일한 채널 내에 정공과 전자가 공존할 경우 출력 특성상 낮은 게이트 전압 인가시 비-FET 거동(non-FET behavior)이 나타날 수 있는 문제점도 지적되고 있다. 이러한 비-FET 거동은 클롱 인력 때문에 p-타입 물질과 n-타입 물질 사이의 계면에서 전자와 정공이 재결합하기 때문인 것으로 추정된다. 결과적으로, 전자수송 재료와 정공수송 재료의 혼합물을 이용한 바이폴라 FET는 전형적으로 낮은 전류점멸비(on/off ratio)를 시현한다.
상술한 바와 같이, 다층 소자 구조 내에 별개의 분리된(parallel) 정공수송 채널과 전자수송채널을 갖는 헤테로구조 FET도 제안되었다. 그러나, 두 층들 사이의 계면에서의 캐리어들 사이의 상호작용이 낮은 게이트 전압에서의 진정한 p-채널 및 n-채널 거동의 구현을 여전히 방해할 수 있다. 더욱이, 두 층을 용액 공정에 의해서 제작할 경우, 두 번째 층의 적층은 그 아래에 있는 앞서서 형성된 첫 번째 층을 손상시킬 수 있다. 이러한 문제는 같은 용매에 녹지 않는 두 가지 재료를 사용함으로써 최소화될 수 있지만, 이층 구조의 바이폴라 FET를 제작하고자 하는 대부분의 시도는 고진공 조건 하에서의 작은 분자들(small molecules)의 열증착을 이용해서 이루어지기 때문에, 상기와 같은 문제를 피할 수 없다.
본 발명의 구현예들은 상술한 종래 기술의 문제점을 극복하기 위한 것으로, 본 발명의 하나의 목적은 전류점멸비 등의 전기적 특성이 우수하고 제조공정성이 뛰어난 다층 바이폴라 전계효과 트랜지스터를 제공하는 것이다.
본 발명의 다른 목적은 본 발명의 다층 바이폴라 전계효과 트랜지스터를 포함하는 전자소자를 제공하는 것이다.
본 발명의 또 다른 목적은 특성이 우수한 바이폴라 전계효과 트랜지스터를 용액 공정에 의해서 제조할 수 있는 다층 바이폴라 전계효과 트랜지스터의 제조방법을 제공하는 것이다.
상술한 목적을 달성하기 위한 본 발명의 하나의 양상은 게이트 전극, 게이트 절연층, 전자수송층 및 정공수송층, 소스전극 및 드레인 전극을 포함하는 다층 바이폴라 전계효과 트랜지스터에 있어서, 상기 소스 전극 및 상기 드레인 전극은 상기 전자수송층 및 상기 정공수송층 중 적어도 하나와 접하여 형성되고, 상기 전자수송층과 상기 정공수송층의 접촉면에 중간 분리층이 형성되어 있는 것을 특징으로 하는 다층 바이폴라 전계효과 트랜지스터에 관한 것이다.
상술한 목적을 달성하기 위한 본 발명의 다른 양상은 본 발명의 다층 바이폴라 전계효과 트랜지스터를 포함하는 전자소자에 관한 것이다.
상술한 목적을 달성하기 위한 본 발명의 또 다른 양상은 게이트 전극, 게이트 절연층, 전자수송층 및 정공수송층, 소스전극 및 드레인 전극을 포함하는 다층 바이폴라 전계효과 트랜지스터를 제조함에 있어서,
상기 소스 전극 및 상기 드레인 전극을 상기 전자수송층 및 상기 정공수송층 중 적어도 하나와 접하여 형성시키는 단계; 및
상기 전자수송층과 상기 정공수송층의 접촉면에 중간 분리층을 형성하는 단계를 포함하는 것을 특징으로 하는 다층 바이폴라 전계효과 트랜지스터의 제조방법에 관한 것이다.
본 발명의 다층 바이폴라 전계효과 트랜지스터에서는 전자수송층과 정공수송층 사이에 중간분리층이 도입되어, p-채널과 n-채널을 효과적으로 분리하여 소자 구조 내에서의 전자와 정공의 재결합이 방지되므로, 본 발명의 다층 바이폴라 전계효과 트랜지스터는 전류점멸비, 전자이동도, 정공이동도 등의 전기적 특성이 향상되며, 또한 용액 공정시 이전 공정의 박막이 이후의 공정으로 인해서 손상되지 아니하므로 용액 공정에 의해 전체 소자를 간단하게 제조할 수 있어 제조공정성이 향상된다. 이러한 이점으로 인해서 본 발명의 트랜지스터는 플렉서블 소자에도 적용될 수 있다.
이하에서 첨부 도면을 참고하여 본 발명에 대하여 더욱 상세하게 설명한다.
본 발명의 다층 바이폴라 전계효과 트랜지스터는 게이트 전극, 게이트 절연 층, 전자수송층 및 정공수송층, 소스전극 및 드레인 전극을 포함하는 다층 바이폴라 전계효과 트랜지스터로서, 상기 소스 전극 및 상기 드레인 전극은 상기 전자수송층 및 상기 정공수송층 중 적어도 하나와 접하여 형성되고, 상기 전자수송층과 상기 정공수송층이 직접 접촉하지 않도록 그 사이에 중간 분리층(intermediate separating layer)이 형성되어 있는 것을 특징으로 한다.
즉, 본 발명의 바이폴라 전계효과 트랜지스터는 입체규칙성 폴리(3-헥실티오펜)(“rr-P3HT”)과 같은 p-타입 유기 반도체와 [6,6]-페닐-C61-부티르산 메틸 에스테르(“PCBM”)와 같은 n-타입 유기 반도체를 이용하여 스핀캐스팅에 의해서 여러 층으로 형성된 것을 특징으로 하는 다층 바이폴라 전계효과 트랜지스터(“FET”)에 관한 것이다. 본 발명의 다층 바이폴라 FET는 n-타입 유기 반도체로 구성되는 전자수송층과 p-타입 유기 반도체로 구성되는 정공수송층을 이용하여 제작된 두 개의 독립적인 층들을 포함하되, 바람직한 이층 구조를 수득하기 위하여 상기 두 개의 반도체층들 사이에 졸-겔 처리된 티타늄 서브-옥사이드(TiOx) 등으로 구성된 중간분리층을 포함한다.
본 발명의 일 구현예의 다층 바이폴라 전계효과 트랜지스터의 구조를 도 1a에 도시하였다. 도 1a를 참고하면, 본 발명의 일구현예의 다층 바이폴라 전계효과 트랜지스터는 게이트 전극의 역할을 수행하는 기판(10) 위에 형성된 게이트 절연층(20), 상기 게이트 절연층(20) 위에 형성된 N-타입 유기 반도체로 구성된 전자수송층(40), 상기 전자수송층(40) 위에 형성된 중간분리층(70), 상기 중간분리층(70) 위에 형성된 소스 전극(50) 및 드레인 전극(60) 및 그 위에 형성된 p-타입 유기 반도체로 구성된 정공수송층(30)을 포함할 수 있다.
본 발명의 다층 바이폴라 전계효과 트랜지스터에서 기판이 게이트 전극의 기능을 겸할 수 있는 경우에는 기판과 게이트 전극을 별도로 형성할 필요 없이 기판 위에 바로 게이트 절연층을 형성할 수 있다. 예를 들어, 실리콘 기판 위에 SiO2로 게이트 절연층을 형성하는 경우에는 실리콘 기판이 기판 및 게이트 전극의 역할을 겸할 수 있다. 본원에서 도 2 내지 도 7의 소자는 모두 기판과 게이트 전극이 하나의 층으로 형성된 구현예를 도시한 것이다.
도 1a에 도시된 바와 같이, 본 발명의 다층 바이폴라 전계효과 트랜지스터에서는 p-타입 정공수송층(30)과 n-타입 전자수송층(40) 사이에 중간 분리층(intermediate separating layer)(70)을 도입함으로써, 본 발명에서는 하나의 소자 구조 내에서 p-채널 패스와 n-채널 패스를 확실하게 분리시킬 수 있다. 그러나 이렇게 하기 위해서 중간분리층(70)에 사용되는 재료들은 전자 또는 정공 중 한 가지 종류의 캐리어만을 수송하고, 다른 종류의 캐리어는 차단해야만 한다. 또한 중간분리층(70)과 전자수송층(40)과 정공수송층(30)의 두 가지 반도체 재료들 사이에는 화학반응이 일어나지 않아야 한다. 끝으로, 프린팅 기술에 의해서 제조할 수 있으려면, 두 가지 캐리어 수송층과 중간 분리층(70)은 이전에 형성된 층을 손상시키지 않으면서 용액 공정에 의해 층형성이 가능해야만 한다.
본 발명에서 중간분리층(70)은 절연 산화물층(insulating oxide)일 수 있고, 바람직하게는 졸-겔 처리된 티타늄 서브-옥사이드(TiOx)를 포함할 수 있다. TiOx는 좋은 전자수송 물질이면서 정공 차단 물질이다. 정공수송층(30)은 입체규칙성 폴리(3-헥실티오펜)(“rr-P3HT”)으로 구성되고, 전자수송층(40)은 [6,6]-페닐-C61-부티르산 메틸 에스테르(“PCBM”)로 될 수 있고, 이러한 전자수송층(40)과 정공수송층(30) 사이에 TiOx 중간분리층(70)을 형성한 구조에서, 흡광 및 시클릭 볼타메트리 데이터(cyclic voltammetry data)를 이용하여 측정된 TiOx의 전도성 밴드의 최저 레벨 및 가전자대의 최고 에너질 레벨을 도 1b에 도시하였다. TiOx의 전도대 레벨(4.4 eV)은 알루미늄의 일함수 (4.3 eV)에 근접하고, PCBM의 LUMO (lowest unoccupied molecular orbital) 에너지 레벨 (4.2 eV)에 근접한다. TiOx의 가전자대의 최대값(8.1 eV)은 정공을 차단하기에 충분할 만큼 전기음성이다. 따라서 TiOx가 정공 수송 채널과 전자 수송 채널 사이의 중간 분리층으로서 효과적으로 기능할 수 있을 것이다.
더욱이, TiOx 전구체는 이소프로필 알코올 또는 메탄올 용액으로 준비가능하므로, TiOx의 박막은 유기 용매로부터 앞서서 형성된 하부 층을 손상시키지 않으면서 스핀캐스팅에 의해서 형성될 수 있다. 고형 TiOx 박막은 반도성 폴리머 또는 치환된 플러렌을 용해시키는데 사용되는 유기 용매(예컨대, 클로로포름, 디클로로벤젠, 또는 톨루엔)에는 잘 용해되지 않는다. 따라서 후속 공정에 의해서 손상되지 않는다.
도 1a에서 본 발명의 일구현예의 다층 바이폴라 전계효과 트랜지스터의 동작 을 설명하기 위하여 점섬으로 도시한 원 안에 전자수송층(40), 중간분리층(70) 및 정공수송층(30) 부분을 확대 도시하였다. 상기 중간 분리층(70)은 두 번째 층(예컨대, 정공수송층 (30))의 증착 중에 앞서 적층된 첫 번째 층(예컨대, 전자수송층(40))의 용해가 일어나지 않도록 방지한다. 도 1a의 확대 부분을 참고하면, 본 발명의 트랜지스터는 정공수송층(30) 내의 정공들에 의해서 p-채널 모드로 동작할 수도 있고, 전자수송층(40) 내의 전자들에 의해서 n-채널 모드로 동작할 수도 있다. 전자수송층(40)과 정공수송층(30) 사이에 도입되는 중간분리층(70)은 정공 또는 전자들이 특히 바람직한 층(즉, 정공수송층에서는 정공, 전자수송층에서는 전자)내에만 주입되도록 보장하는 분리층(separation layer)으로 기능하여 n-채널과 p-채널을 확실하게 분리시킨다.
본 발명에서 상기 중간 분리층(70)의 두께는 특별히 제한되지 않는데, 일례로 약 1 내지 약 1000 nm의 범위 내일 수 있다. 중간 분리층의 두께가 1 nm 미만으로 너무 얇으면 두 층간의 분리가 용이하지 않고, 약 1000 nm 를 초과하면 전하 주입(carrier injection)이 방해를 받을 우려가 있다.
본 발명에서 정공수송층(30) 재료로 사용될 수 있는 p-타입 유기 반도체의 예들은 N,N’-디페닐-N,N’-디(3-메틸페닐)-4,4’-디아미노비페닐, N,N’-디페닐-N,N’-디나프틸-4,4’-디아미노비페닐, N,N,N’,N’-테트라페닐-21H,23H-포피린을 포함하는 포피린 화합물 유도체; 주쇄 또는 측쇄 내에 방향족 삼차 아민을 갖는 중합체, 1,1-비스(4-디-p-톨릴아미노페닐)시클로헥산, N,N,N-트리(p-톨릴)아민, 4,4’,4’-트리스[N-(3-메틸페닐)-N-페닐아미노]트리페닐아민을 포함하는 트리아릴아 민 유도체; N-페닐카르바졸 및 폴리비닐카르바졸을 포함하는 카르바졸 유도체; 무금속 프탈로시아닌, 구리프탈로시아닌(copper phthalocyanine)을 포함하는 프탈로시아닌 유도체; 스타버스트 아민 유도체; 엔아민스틸벤계 유도체; 방향족 삼차 아민을 포함하는 스티릴 아민 화합물의 유도체; 스피로비플루오레닐 (spirobifluorenyl)안트라센; 테트라플루오렌; 펜타센 (pentacene), 티오펜(thiophene), 아닐린(aniline); 피롤(pyrrole); 및 페닐렌비닐렌(phenylene vinylene) 등의 저분자재료 또는 폴리티오펜 (polythiophene), 폴리티오펜티아졸 (polythiophene-thiazole), 폴리아닐린(polyaniline), 폴리아세틸렌 (polyacetylene), 폴리피롤(polypyrrole), 폴리페닐렌비닐렌 (polyphenylene vinylene) 또는 이들의 유도체와 같은 고분자 재료를 1종 이상 포함하나, 반드시 이들로 제한되는 것은 아니다. 이러한 p타입 유기 반도체의 구체적인 예로는 폴리-3-핵실-티오펜 (P3HT), 폴리[2-메톡시-5-(2'-에틸-헥실옥시)-1,4-페닐렌비닐렌(MEH-PVV), 폴리(2,5-티에닐렌 비닐렌)(PVT), 폴리(3`,4`-디알킬-2,2`,5`,2``-터티오펜)을 들 수 있다.
본 발명에서 전자수송층(40)을 구성하는 n-타입 반도체 재료는 플러렌 (C60) 과 그 유도체 (예컨대, PCBM ([6,6]-페닐 C61- 부티르산 메틸 에스테르)), 퍼플루오로알킬기가 치환된 티오펜 유도체, 퍼플루오로알킬기가 치환된 프탈로시아닌 유도체, 티아졸, 티아디아졸(thiadiazole), 옥사졸(oxazole), 이소옥사졸(isooxazole), 옥사디아졸(oxadiazole), 이미다졸(imidazole), 피라졸(pyrazole), 트리아졸(triazole), 테트라졸(tetrazole) 이 포함된 유도체, 피리딘(pyridine), 피리다진(pyridazine), 피리미딘(pyrimidine), 피라진(pyrazine), 트리아진(triazine)이 포함된 유도체, 퀴놀린(quinoline), 이소퀴놀린(isoquinoline), 퀴녹살린(quinoxaline), 나프트리딘(naphthridine), 벤조이미다졸(benzoimidazole), 피리도피리미딘(pyridopyrimidine), 벤조티아졸(benzothiazole), 벤조티아디아졸 (benzothiadiazole), 벤조트리아졸 (benzotriazole), 벤조옥사졸 (benzooxazole), 페난트리딘 (phenanthridine), 페난트롤린(phenanthroline), 페나진(phenazine)이 포함된 유도체와 같은 저분자 재료 또는 폴리(p-페닐렌-2,6-벤조비스티아졸)(Poly(p-phenylene-2,6-benzobisthiazole)) (PBZT), 폴리(벤조비스이미다조벤조페난트롤린 (Poly(benzobisimidazobenzophenanthroline)) (BBL), N,N’-비스[3-[2-[2-(1-부톡시)에톡시]에톡시]프로필]페릴렌-3,4,9,10-테트라카르복시디이미드(PPEEB)와 같은 고분자 재료를 1종 이상 포함하나, 반드시 이들로 제한되는 것은 아니다.
하나의 구체예의 다층 바이폴라 전계효과 트랜지스터에서 전자수송층(40)은 [6,6]-페닐-C61-부티르산 메틸 에스테르(“PCBM”)를 포함하고, 상기 정공수송층(30)은 입체규칙성 폴리(3-헥실티오펜)(“rr-P3HT”)을 포함하며, 중간 분리층(70)은 TiOx를 포함할 수 있다. TiOx 의 전자수송 및 정공 차단 특성을 감안할 때, TiOx 층 위에 P3HT층이 있고, TiOx 층 아래에 PCBM이 있는 구조가 좋다.
본 발명에서 기판(10)으로는 목적을 저해하지 않는 한 특별히 제한되지 않으 며, 예를 들어 실리카, 유리, 플라스틱 등을 용도에 따라 당업자가 적절하게 선택하여 사용할 수 있다. 상기 플라스틱 기판으로는 특별히 제한되는 것은 아니나, 폴리에틸렌나프탈레이트, 폴리에틸렌테레프탈레이트, 폴리카보네이트, 폴리비닐부티랄, 폴리아크릴레이트, 폴리이미드, 폴리노르보넨, 폴리에테르설폰 등을 예로 들 수 있다.
기판 또는 게이트 절연층이 게이트 전극의 역할을 겸하지 못하는 경우(예컨대, 유리 기판 또는 폴리머 기판)에는 기판(10) 위에 전도성 물질을 코팅하여 도전층을 형성해야 한다. 상기 기판 상에 코팅되는 전도성 물질로는 인듐틴 옥사이드(ITO), 플로린 도핑된 틴 옥사이드(FTO), ZnO-Ga2O3, ZnO-Al2O3, SnO2-Sb2O3 등을 예로 들 수 있으나, 반드시 이들로 제한되는 것은 아니다.이러한 전도성 물질 이외에 폴리디페닐아세틸렌, 폴리(t-부틸)디페닐아세틸렌, 폴리(트리플루오로메틸)디페닐아세틸렌, 폴리(비스트리플루오로메틸)아세틸렌, 폴리비스(t-부틸디페닐)아세틸렌, 폴리(트리메틸실릴) 디페닐아세틸렌, 폴리(카르바졸)디페닐아세틸렌, 폴리디아세틸렌, 폴리페닐아세틸렌, 폴리피리딘아세틸렌, 폴리메톡시페닐아세틸렌, 폴리메틸페닐아세틸렌, 폴리(t-부틸)페닐아세틸렌, 폴리니트로페닐아세틸렌, 폴리(트리플루오로메틸)페닐아세틸렌, 폴리(트리메틸실릴)페닐아세틸렌 및 이들의 유도체와 같은 페닐폴리아세틸렌 폴리머 및 폴리티오펜과 같은 전도성 고분자도 사용될 수 있다.
또한 본 발명의 트랜지스터에서 정공 및 전자 양자에 대해서 효과적인 전하 주입을 달성하기 위해서, 중간 접촉 기하학(middle contact geometry)을 갖는 소스 전극(50) 및 드레인 전극(60)을 증착하는 것이 필요하다. 전극의 금속은 전자수송층의 HOMO(highest occupied molecular orbital) 내로의 정공 주입을 허용하고, 전자수송층의 LUMO 내로의 전자 주입을 허용해야만 한다. 따라서, 대략적으로 정공 및 전자를 균등하게 주입할 수 있는 전극 재료가 바람직하다. 이러한 전극 재료의 예들은 금(Au), 은(Ag), 알루미늄(Al), 니켈(Ni), 몰리브덴(Mo), 텅스텐(W), 크롬(Cr)을 포함하는 금속이나 이들의 합금(예; 몰리브덴/텅스텐 합금); 인듐틴산화물(ITO), 인듐아연산화물(IZO)을 포함하는 금속산화물; 폴리티오펜 (polythiophene), 폴리아닐린 (polyaniline), 폴리아세틸렌 (polyacetylene), 폴리피롤 (polypyrole), 폴리페닐렌비닐렌 (polyphenylene vinylene), PEDOT(polyethylenedioxythiophene)/PSS(polystyrenesulfonate) 혼합물을 포함하는 전도성 고분자 등을 1종 이상 사용할 수 있다. 상기 소스/드레인 전극은 약 500 내지 2,000Å 범위의 두께를 가질 수 있으며, 용도 및 필요에 따라 통상의 방법으로 패터닝(patterning)하여 사용할 수 있다.
상기 게이트 절연층(20)으로서는 통상적으로 사용되는 유전율이 큰 절연체를 사용할 수 있으며, 구체적으로는 Ba0 .33Sr0 .66TiO3(BST), Al2O3, Ta2O5, La2O5, Y2O3 및 TiO2로 이루어진 군으로부터 선택된 강유전성 절연체; PbZr0 .33Ti0 .66O3(PZT), Bi4Ti3O12, BaMgF4, SrBi2(TaNb)2O9, Ba(ZrTi)O3(BZT), BaTiO3, SrTiO3, Bi4Ti3O12, SiO2, SiNx 및 AlON으로 이루어진 군으로부터 선택된 무기 절연체; 폴리이미드, 벤 젠사이클로부텐(BCB), 파릴렌(Parylene), 폴리아크릴레이트, 폴리비닐알콜 및 폴리비닐페놀 등의 유기절연체 등을 예로 들 수 있다. 이러한 게이트 절연층(20)은 1,000 내지 10,000Å 범위의 두께를 가질 수 있으나, 반드시 이에 국한되는 것은 아니며, 용도 및 필요에 따라 통상의 방법으로 패터닝하여 사용할 수 있다.
본 발명의 다층 바이폴라 전계효과 트랜지스터는 일반적으로 기판, 게이트 전극, 게이트 절연층, 소스/드레인 전극, 전자수송층, 정공수송층, 및 중간분리층을 포함하여 구성되나, 그 층 구조는 특별히 제한되지 않는다. 예를 들어, 본 발명의 다층 바이폴라 전계효과 트랜지스터는 바텀 컨택형의 구조를 가질 수 있고, 탑 컨택형의 구조를 가질 수도 있으며, 이들은 또한 바텀 게이트 또는 탑 게이트 구조를 가질 수 있다. 그러나 반드시 이에 한정되는 것은 아니며, 본 발명의 목적을 저해하지 않는 범위 내에서 변형된 구조를 가질 수 있다.
상술한 바와 같이, 본 발명의 다층 바이폴라 전계효과 트랜지스터에서는 소스 전극 및 드레인 전극은 전자수송층 및 정공수송층 중 적어도 하나와 접하여 형성되고, 상기 전자수송층과 상기 정공수송층의 접촉면에 중간 분리층이 형성되는데, 이러한 본 발명의 다층 바이폴라 전계효과 트랜지스터의 다양한 구성에 대해서 설명하면 다음과 같다.
하나의 양상에서 본 발명의 다층 바이폴라 전계효과 트랜지스터는 절연층 위에 전자수송층(40) 및 정공수송층(30)이 차례로 적층되고, 이들 사이에 중간분리층(70)이 계재된다. 구체적으로, 이러한 구현예의 트랜지스터는, 도 2에 도시된 바와 같이, 게이트 전극 겸용 기판(10), 상기 기판(10) 위에 형성된 게이트 절연 층(20), 상기 게이트 절연층(20) 위에 형성된 전자수송층(40); 상기 전자수송층(40) 상에 형성된 중간분리층(70); 상기 중간분리층(70) 위에 형성된 정공수송층(30); 및 상기 정공수송층 상에 형성된 소스 전극(50) 및 드레인 전극(60)을 포함할 수 있다.
다른 구현예의 트랜지스터는, 도 3에 도시된 바와 같이, 게이트 전극 겸용 기판(10), 상기 기판(10) 위에 형성된 게이트 절연층(20), 상기 게이트 절연층(20) 위에 형성된 정공수송층(30); 상기 정공수송층(30) 상에 형성된 중간분리층(70); 상기 중간분리층(70) 위에 형성된 전자수송층(40); 및 상기 전자수송층 상에 형성된 소스 전극(50) 및 드레인 전극(60)을 포함한다.
본 발명의 또 다른 구현예의 다층 바이폴라 전계효과 트랜지스터는, 절연층 위에 하나의 종류의 캐리어 수송층이 형성되고 그위에 소스 및 드레인 전극이 형성되며, 그 위에 다시 다른 종류의 캐리어 수송층이 형성된다. 일례로 이러한 구현예의 트랜지스터는, 도 4에 도시된 바와 같이, 게이트 전극 겸용 기판(10), 상기 기판(10) 위에 형성된 게이트 절연층(20), 상기 게이트 절연층(20) 위에 형성된 전자수송층(40); 상기 전자수송층(40) 상에 형성된 중간분리층(70); 상기 중간분리층(70) 위에 형성된 소스 전극(50) 및 드레인 전극(60); 상기 소스 전극 및 드레인 전극이 형성된 중간분리층(70) 위에 형성된 정공수송층(30)을 포함한다.
다른 구현예의 다층 바이폴라 전계효과 트랜지스터는, 도 5에 도시된 바와 같이, 게이트 전극 겸용 기판(10), 상기 기판(10) 위에 형성된 게이트 절연층(20), 상기 게이트 절연층(20) 위에 형성된 정공수송층(30); 상기 정공수송층(30) 상에 형성된 중간분리층(70); 상기 중간분리층(70) 위에 형성된 소스 전극(50) 및 드레인 전극(60); 상기 소스 전극 및 드레인 전극이 형성된 중간분리층(70) 위에 형성된 전자수송층(40)을 포함한다.
본 발명의 또 다른 구현예의 다층 바이폴라 전계효과 트랜지스터는, 소스 전극 및 드레인 전극 위에 두 개의 캐리어 수송층이 적층되고 이들 사이에 중간분리층(70)이 계재된다. 일례로 이러한 구현예의 트랜지스터는, 도 6에 도시된 바와 같이, 게이트 전극 겸용 기판(10), 상기 기판(10) 위에 형성된 게이트 절연층(20), 상기 게이트 절연층(20) 위에 형성된 소스 전극(50) 및 드레인 전극(60), 상기 소스 전극(50) 및 드레인 전극(60)이 형성된 상기 게이트 절연층(20) 위에 형성된 전자수송층(40); 상기 전자수송층(40) 상에 형성된 중간분리층(70); 상기 중간분리층(70) 위에 형성된 정공수송층(30)을 포함한다.
또 다른 구현예의 다층 바이폴라 전계효과 트랜지스터는, 도 7에 도시된 바와 같이, 게이트 전극 겸용 기판(10), 상기 기판(10) 위에 형성된 게이트 절연층(20), 상기 게이트 절연층(20) 위에 형성된 소스 전극(50) 및 드레인 전극(60), 상기 소스 전극(50) 및 드레인 전극(60)이 형성된 상기 게이트 절연층(20) 위에 형성된 정공수송층(30); 상기 정공수송층(30) 상에 형성된 중간분리층(70); 및 상기 중간분리층(70) 위에 형성된 전자수송층(40)을 포함하여 구성된다.
본 발명의 다층 바이폴라 전계효과 트랜지스터는 유기 발광소자, 유기 광전소자, 활성 매트릭스 디스플레이 등의 전자 소자에 스위칭 소자 또는 구동소자로서 채용될 수 있으며. 논리 소자(logic devices) 및 링 오실레이터(ring oscillators) 에 기본이 되는 인버터와 상보성 회로(complimentary circuit)에 응용이 가능하다.
본 발명의 다른 양상은 다층 바이폴라 전계효과 트랜지스터의 제조방법에 관계한다. 본 발명의 방법에서는 게이트 절연층, 전자수송층 및 정공수송층, 소스전극 및 드레인 전극을 포함하는 다층 바이폴라 전계효과 트랜지스터를 제조함에 있어서, 상기 소스 전극 및 상기 드레인 전극을 상기 전자수송층 및 상기 정공수송층 중 적어도 하나와 접하여 형성시키고, 상기 전자수송층과 상기 정공수송층의 접촉면에 중간 분리층을 형성한다.
구체적으로 본 발명에 의해서 다층 바이폴라 전계효과 트랜지스터를 제조하는 경우에는 먼저 기판 위에 게이트 전극을 형성하고, 상기 게이트 전극 위에 게이트 절연층을 형성한다. 기판 또는 게이트 절연층이 게이트 전극의 역할을 겸하는 경우에는 굳이 개별적으로 층을 형성할 필요 없이, 기판 위에 바로 게이트 절연층을 형성할 수 있다. 본 발명의 방법에서는 n-타입 유기 반도체를 이용하여 전자수송층을 형성하고, p-타입 유기 반도체를 이용하여 정공수송층을 형성하되, 상기 전자수송층과 정공 수송층 사이에 중간 분리층을 형성한다. 소스 전극 및 드레인 전극은 정공수송층 또는 전자수송층 위에 형성되거나, 게이트 절연층 위에 형성될 수 있고, 트랜지스터의 구조에 따라서는 중간 분리층 위에 적층될 수도 있다.
이상에서 설명한 바와 같이, 본 발명의 다층 바이폴라 전계효과 트랜지스터는 다양한 구조를 가질 수 있기 때문에 각각의 구조의 다층 바이폴라 전계효과 트랜지스터에 맞게 각 공정의 순서는 조정될 수 있다.
본 발명의 방법에서 상기 중간 분리층은 절연 산화물층(insulating oxide layer)이고, 바람직하게는 TiOx를 사용하여 형성할 수 있다. 이러한 중간 분리층의 두께는 특별히 제한되지 않는데, 일례로 약 1 내지 약 1000 nm의 범위 내일 수 있다.
상기 중간분리층은 스핀 캐스팅, 프린팅, 임프린팅, 딥핑, 잉크젯팅, 롤코팅, 흐름코팅, 드롭캐스팅, 스프레이 코팅 또는 롤 프린팅 등의 임의의 용액 공정에 의해서 박막화될 수 있다. 본 발명에서는 정공수송층과 전자수송층 사이에 중간 분리층이 형성되기 때문에, 하나의 캐리어 층을 형성한 후 다른 종류의 캐리어층을 형성할 때, 이전에 형성된 캐리어층이 손상되지 아니하므로 용액 공정에 의해 전체 소자를 제조할 수 있다.
용액 공정에서 사용가능한 유기 용매로는 통상의 유기용매를 1종 이상 사용할 수 있는데, 예를 들면 헥산, 헵탄 등의 지방족 탄화수소 용매; 톨루엔, 피리딘, 퀴놀린, 아니솔, 메시틸렌(mesitylene), 자일렌 등의 방향족계 탄화수소 용매; 메틸 이소부틸 케톤, 1-메틸-2-피롤리디논, 시클로헥산온, 아세톤 등의 케톤계 용매; 테트라하이드로퓨란, 이소프로필 에테르 등의 에테르계 용매; 에틸 아세테이트, 부틸 아세테이트, 프로필렌 글리콜 메틸 에테르 아세테이트 등의 아세테이트계 용매; 이소프로필 알코올, 부틸 알코올 등의 알코올계 용매; 디메틸아세트아미드, 디메틸포름아마이드 등의 아미드계 용매; 실리콘계 용매; 및 상기 용매들의 혼합물로 이루어진 군으로부터 선택되는 1종 이상을 사용할 수 있다. 상기 전자수송층 재료 및 정공수송층 재료는 일반적으로 사용되는 것을 모두 사용할 수 있는데, 일례로 전자수송층은 [6,6]-페닐-C61-부티르산 메틸 에스테르(PCBM)를 사용하고, 상기 정공수송층은 입체규칙성 폴리(3-헥실티오펜)(“rr-P3HT)을 사용하여 형성할 수 있다.
정공수송층(30) 및 전자수송층(40)은 p-타입 유기 반도체 또는 n-타입 유기 반도체 재료를 유기 용매에 용해시켜 기판 상에 통상의 방법으로 증착하거나 또는 통상의 상온 용액 공정에 의해 코팅함으로써 형성할 수 있으며, 필요에 따라 상기 증착 또는 코팅 후 어닐링하는 과정을 수행함으로써 박막의 치밀성 및 균일성을 보다 높일 수 있다.
또한 상기 유기 박막의 형성방법으로는 열증착, 진공증착, 레이저 증착, 스크린 인쇄, 프린팅, 임프린팅, 스핀 캐스팅, 딥핑, 잉크젯팅, 롤코팅, 흐름코팅, 드롭캐스팅, 스프레이 코팅 또는 롤 프린팅 등을 이용할 수 있으나, 반드시 이에 제한되는 것은 아니며, 상기 열처리 과정은 80 내지 250℃에서 1분 내지 2시간 동안 수행될 수 있으나, 역시 이에 특별히 제한되는 것은 아니다.
상기 유기 박막의 두께는 당업자가 사용된 화합물의 종류 및 용매의 종류 등을 고려하여 용도 및 경우에 따라 적절히 조절할 수 있으나, 바람직하게는 200 내지 10,000Å 범위내일 수 있다.
이하에서 실시예를 들어 본 발명을 더욱 상세하게 설명할 것이나, 이러한 실시예들은 단지 설명의 목적을 위한 것으로 본 발명의 보호범위를 제한하는 것으로 해석되어서는 안 된다.
참고예 1
본 발명의 다층 바이폴라 전계효과 트랜지스터에서 중간분리층의 기능을 확인하기 위하여, 채널층 위에 중간분리층이 코팅된 유니폴라 FET를 제조하였다.
먼저 고농도로 도핑된 n-타입 Si 웨이퍼(10) 위에 SiO2 절연층(20)을 200 nm 두께로 성장시켰다.
PCBM의 클로로벤젠 용액 10 mg/ml를 질소 기체로 충진된 글로브 박스 내에서 2500 rpm으로 60초간 스핀코팅하여 약 50 nm 두께의 PCBM 전자수송층(40)을 SiO 2 절연층(20) 위에 형성하였다. 메탄올 기초 TiOx 용액을 공기 중에서 상기 PCBM 전자수송층(40) 위에 5000 rpm으로 60초간 스핀캐스팅하여 20 nm 두께로 중간 분리층(70)을 형성하였다. 이어서 한 시간 실온에서 방치하여 전구체를 가수분해에 의해서 TiOx로 변환시켰다. TiOx의 증착 후, 소스 및 드레인 전극(50 및 60)은 알루미늄을 새도우 마스크를 이용하여 106 토르 미만의 압력으로 열증발에 의해 50nm 두께로 형성하여 도 8a에 도시된 바와 같은 유니폴라 FET 소자를 제작하였다. 채널의 길이는 50 ㎛이었고, 채널폭은 1500 ㎛이었다.
소자 제작 완료후, 질소 분위기하 핫 플레이트 상에서 120도에서 10분간 어닐링하였다. 어닐링 후, FET를 금속판 위에 올려 놓고 식히기 위해 실온에 방치하였다. 질소 분위기 하에서 Keithley semiconductor parametric analyzer (Keithley 4200)를 이용하여 수득된 소자의 전기적 특성을 평가하여 그 결과를 도 9a에 나타내었다.
참고예 2
고농도로 도핑된 n-타입 Si 웨이퍼(10) 위에 SiO2 층(20)을 200 nm 두께로 성장시켰다. rr-P3HT의 클로로포름 용액 2 mg/ml를 질소 기체로 충진된 글로브 박스 내에서 2500 rpm으로 60초간 스핀코팅하여 P3HT 정공수송층(30)을 약 50 nm 두께로 형성하였다. 메탄올 기초 TiOx 용액을 공기 중에서 상기 P3HT 정공수송층 위에 5000 rpm으로 60초간 스핀캐스팅하여 20 nm 두께로 중간 분리층(70)을 형성하였다. 이어서 한 시간 실온에서 방치하여 전구체를 가수분해에 의해서 TiOx로 변환시켰다. TiOx의 증착 후, 소스 및 드레인 전극(50 및 60)으로는 알루미늄을 새도우 마스크를 이용하여 106 토르 미만의 압력으로 열증발에 의해 50nm 두께로 형성하여 도 8b에 도시된 바와 같은 유니폴라 FET 소자를 제작하였다. 채널의 길이는 50 ㎛이었고, 채널폭은 1500 ㎛이었다.
소자 제작 완료후, 질소 분위기하 핫 플레이트 상에서 120도에서 10분간 어닐링하였다. 어닐링 후, FET를 금속판 위에 올려 놓고 식히기 위해 실온에 방치하였다. 질소 분위기 하에서 Keithley semiconductor parametric analyzer (Keithley 4200)를 이용하여 수득된 소자의 전기적 특성을 평가하여 그 결과를 도 9b에 나타내었다.
비교참고예 1
참고예 1의 PCBM 전자수송층 위에 TiOx 중간 분리층을 형성하지 않은 것을 제외하고는 참고예 1과 동일하게 실시하여 소자를 제조하고, 동일한 방법으로 전기적 특성을 평가하여 그 결과를 도 9a에 함께 나타내었다.
비교참고예 2
참고예 2에서 P3HT 정공수송층 위에 TiOx 중간 분리층을 형성하지 않은 것을 제외하고는 참고예 2와 동일하게 실시하여 소자를 제조하고, 동일한 방법으로 전기적 특성을 평가하여 그 결과를 도 9b에 함께 나타내었다.
참고예 1에서 제조된 PCBM을 이용한 n-타입 FET의 전달 특성(transfer characteristics) 및 참고예 2에서 제조된 P3HT를 이용한 p-타입FET의 전달특성을 각각 도 9a 및 도 9b에 나타내었다. n-타입 PCBM FET의 경우, 도 9a에 도시된 바와 같이, TiOx의 우수한 전자수송 특성 때문에, TiOx 층을 갖는 소자(참고예 1)는 TiOx 층을 갖지 않는 소자(비교참고예 1)에 비해서 훨씬 나은 특성을 보였다. 이러한 경우에, TiOx 층은 전자주입을 위한 버퍼층으로 기능한다.
한편, 도 1b의 에너지 다이어그램에서 확인되는 바와 같이, 알루미늄 전극과 TiOx의 가전자대의 최상단 사이의 배리어가 크기 때문에, 정공 캐리어들은 TiOx 층을 넘어서 이동할 수 없다. 따라서 TiOx 층을 갖는 p-타입 P3HT FET(참고예 2)에서의 정공 흐름은, 도 9b에 도시된 바와 같이, 인가된 게이트 바이어스에 의해서 증가되지 않았다. 결론적으로, TiOx 층이 다층 구조 소자 내의 p-패널 패스와 n-채널 패스를 완벽하게 분리시키는 것을 확인할 수 있었다.
실시예 1
고농도로 도핑된 n-타입 Si 웨이퍼 위에 SiO2 층을 200 nm 두께로 성장시켰다. 이어서 PCBM의 클로로벤젠 용액 10 mg/ml를 질소 기체로 충진된 글로브 박스 내에서 2500 rpm으로 60초간 스핀코팅하여 약 50 nm 두께의 PCBM 전자수송층을 SiO2 절연층 위에 형성하였다. 메탄올 기초 TiOx 용액을 공기 중에서 상기 PCBM 전자수송층 위에 5000 rpm으로 60초간 스핀캐스팅하여 20 nm 두께로 중간 분리층을 형성하였다. 이어서 한 시간 실온에서 방치하면 전구체는 가수분해에 의해서 TiOx로 변환되었다.
TiOx 중간분리층의 증착 후, rr-P3HT 증착 이전에, 소스 및 드레인 전극을 알루미늄을 새도우 마스크를 이용하여 106 토르 미만의 압력으로 열증발에 의해 TiOx 층 위에 50nm 두께로 형성하였다. 채널의 길이는 50 ㎛이었고, 채널폭은 1500 ㎛이었다.
이어서 rr-P3HT의 클로로포름 용액 2 mg/ml를 질소 기체로 충진된 글로브 박스 내에서 2500 rpm으로 60초간 스핀코팅하여 P3HT 정공수송층을 약 50 nm 두께로 형성하였다.
소자 제작 완료후, 질소 분위기하 핫 플레이트 상에서 120도에서 10분간 어닐링하였다. 어닐링 후, FET를 금속판 위에 올려 놓고 식히기 위해 실온에 방치하였다.
실험예
실시예 1에서 수득된 트랜지스터의 전기적 특성을 질소 분위기 하에서 Keithley semiconductor parametric analyzer (Keithley 4200)를 이용하여 평가하여, 그 결과를 도 10a 및 도 10b에 나타내었다. 도 10a 및 도 10b는 중간분리층을 갖는 헤테로 구조 바이폴라 FET의 전달특성을 도시한 것이다. 도 10a에 도시한 결과는 -60 볼트의 음전압 Vds 및 음 게이트 바이어스를 인가한 실험의 결과이고, 도 10b는 양의 Vds(60 볼트) 및 양의 게이트 바이어스를 인가한 실험의 결과를 도시한 것이다. 도 10a 및 도 10b의 각 그래프에는 각각 두 개의 커브가 도시되어 있는데, 각 커브는 y축 스케일을 달리하여 도시한 것으로, 각각 화살표에 의해 표시되는 y축에 대해서 플로팅된 결과를 나타낸다.
음전압 Vds 및 음 게이트 바이어스로부터 수득된 데이터는, 도 10a에 도시한 바와 같은, p-타입 동작을 보였고, 양의 Vds(60 볼트) 및 양의 게이트 바이어스를 인가한 실험에서는 도 10b에 도시한 바와 같은, n-타입 동작을 보였다. 본 실시예의 소자는 p-타입 및 n-타입 특성을 갖는 우수한 바이폴라 거동을 보였다. Ids1 /2로부터 산출된 이동도는 n-채널의 경우는 μe = 8.9x10-3 ㎠V-1s-1이고, p-채널 모드는 μe = 5.7x10-3 ㎠V-1s-1이었다.
결론적으로, TiOx 중간층에 의해 분리된 rr-P3HT 및 PCBM을 이용한 다층 구조의 유기 FET에서의 바이폴라 효과를 확인할 수 있었다. TiOx 중간층은 두 번째 층의 적층시 이전에 형성된 첫 번째 층의 용해를 방지하므로, 유기 다층 FET를 최초로 용액 공정에 의해서 수행하였다. 본 발명의 다층 바이폴라 전계효과 트랜지스터에서 TiOx 중간층이 정공 수송 채널과 전자 수송 채널을 효과적으로 분리시킴으로써 바이폴라 특성을 달성하는데 중요한 역할을 하므로, 본 발명의 트랜지스터는 우수한 전자 및 정공 이동도를 보였다. 낮은 게이트 바이어스에서 비-FET 특성이 현저하게 감소되면서도 정공 이동도는 8.9x10-3 ㎠V-1s-1인 반면에, 전자이동도는 5.7x10-3 ㎠V-1s-1이었다.
이상에서 본 발명의 바람직한 구현예를 예로 들어 상세하게 설명하였으나, 본 발명의 정신 및 본질을 벗어나지 않는 범위 내에서 다양한 변형 및 변경이 가능하다는 것은 당업자들에게 자명할 것이다. 본 발명의 구현예들은 발명의 상세한 설명 및 도면에 예시된 기하학(geometry), 재료 및 크기로 제한되지 않는다.
도 1a는 본 발명의 일구현예에 의한 다층 바이폴라 전계효과 트랜지스터의 개략사시도이다.
도 1b는 도 1의 다층 바이폴라 전계효과 트랜지스터의 각층의 에너지 레벨 모식도이다.
도 2 내지 도 7은 본 발명의 다양한 구현예의 다층 바이폴라 전계효과 트랜지스터의 단면개략도이다.
도 8a는 참고예 1에서 제작된 유니폴라 전계효과 트랜지스터의 단면개략도이다.
도 8b는 참고예 2에서 제작된 유니폴라 전계효과 트랜지스터의 단면개략도이다.
도 9a는 참고예 1 및 비교참고예 1의 트랜지스터의 전달 특성을 비교하여 도시한 그래프이고,
도 9b는 참고예 2 및 비교참고예 2의 트랜지스터의 전달 특성을 비교하여 도시한 그래프이다.
도 10a는 실시예 1에서 수득된 바이폴라 전계효과 트랜지스터의 p-타입 동작을 보여주는 전달특성 그래프이다.
도 10b는 실시예 1에서 수득된 바이폴라 전계효과 트랜지스터의 n-타입 동작을 보여주는 전달특성 그래프이다.

Claims (25)

  1. 게이트 전극, 게이트 절연층, 전자수송층, 정공수송층, 소스전극 및 드레인 전극을 포함하고, 상기 게이트 절연층은 상기 게이트 전극 위에 형성되고, 전자수송층 및 정공수송층 중 하나와 접하여 형성되는 다층 바이폴라 전계효과 트랜지스터에 있어서,
    상기 소스 전극 및 상기 드레인 전극은 상기 전자수송층 및 상기 정공수송층 중 적어도 하나와 접하여 형성되고, 상기 전자수송층과 상기 정공수송층의 접촉면에 전자 또는 정공 중 한 가지 종류의 캐리어만을 수송하고, 다른 종류의 캐리어는 차단하여 p-채널과 n-채널을 분리하는 중간 분리층이 형성되어 있는 것을 특징으로 하는 다층 바이폴라 전계효과 트랜지스터.
  2. 제 1항에 있어서, 상기 다층 바이폴라 전계효과 트랜지스터는
    게이트 전극,
    상기 게이트 전극 위에 형성된 게이트 절연층,
    상기 게이트 절연층 위에 형성된 전자수송층;
    상기 전자수송층 상에 형성된 중간 분리층;
    상기 중간 분리층 위에 형성된 정공수송층;
    및 상기 정공수송층 상에 형성된 소스전극 및 드레인 전극을 포함하는 것을 특징으로 하는 다층 바이폴라 전계효과 트랜지스터.
  3. 제 1항에 있어서, 상기 다층 바이폴라 전계효과 트랜지스터는
    게이트 전극,
    상기 게이트 전극 위에 형성된 게이트 절연층,
    상기 게이트 절연층 위에 형성된 정공수송층;
    상기 정공수송층 상에 형성된 중간분리층;
    상기 중간 분리층 위에 형성된 전자수송층;
    및 상기 전자수송층 상에 형성된 소스전극 및 드레인 전극을 포함하는 것을 특징으로 하는 다층 바이폴라 전계효과 트랜지스터.
  4. 제 1항에 있어서, 상기 다층 바이폴라 전계효과 트랜지스터는
    게이트 전극,
    상기 게이트 전극 위에 형성된 게이트 절연층,
    상기 게이트 절연층 위에 형성된 전자수송층;
    상기 전자수송층 상에 형성된 중간분리층;
    상기 중간 분리층 위에 형성된 소스전극 및 드레인 전극;
    상기 소스 전극 및 드레인 전극이 형성된 중간 분리층 위에 형성된 정공수송층을 포함하는 것을 특징으로 하는 다층 바이폴라 전계효과 트랜지스터.
  5. 제 1항에 있어서, 상기 다층 바이폴라 전계효과 트랜지스터는
    게이트 전극,
    상기 게이트 전극 위에 형성된 게이트 절연층,
    상기 게이트 절연층 위에 형성된 정공수송층;
    상기 정공수송층 상에 형성된 중간분리층;
    상기 중간 분리층 위에 형성된 소스전극 및 드레인 전극;
    상기 소스 전극 및 드레인 전극이 형성된 중간 분리층 위에 형성된 전자수송층을 포함하는 것을 특징으로 하는 다층 바이폴라 전계효과 트랜지스터.
  6. 제 1항에 있어서, 상기 다층 바이폴라 전계효과 트랜지스터는
    게이트 전극,
    상기 게이트 전극 위에 형성된 게이트 절연층,
    상기 게이트 절연층 위에 형성된 소스전극 및 드레인 전극,
    상기 소스전극 및 드레인 전극이 형성된 상기 게이트 절연층 위에 형성된 전자수송층;
    상기 전자수송층 상에 형성된 중간분리층;
    상기 중간 분리층 위에 형성된 정공수송층을 포함하는 것을 특징으로 하는 다층 바이폴라 전계효과 트랜지스터.
  7. 제 1항에 있어서, 상기 다층 바이폴라 전계효과 트랜지스터는
    게이트 전극,
    상기 게이트 전극 위에 형성된 게이트 절연층,
    상기 게이트 절연층 위에 형성된 소스전극 및 드레인 전극,
    상기 소스전극 및 드레인 전극이 형성된 상기 게이트 절연층 위에 형성된 정공수송층;
    상기 정공수송층 상에 형성된 중간분리층;
    상기 중간 분리층 위에 형성된 전자수송층을 포함하는 것을 특징으로 하는 다층 바이폴라 전계효과 트랜지스터.
  8. 제 1항 내지 제 7항 중 어느 하나의 항에 있어서, 상기 중간 분리층은 절연 산화물층(insulating oxide layer)인 것을 특징으로 하는 다층 바이폴라 전계효과 트랜지스터.
  9. 제8항에 있어서, 상기 절연 산화물층은 TiOx층인 것을 특징으로 하는 다층 바이폴라 전계효과 트랜지스터.
  10. 제 1항 내지 제 7항 중 어느 하나의 항에 있어서, 상기 중간 분리층의 두께는 1 내지 1000 nm인 것을 특징으로 하는 다층 바이폴라 전계효과 트랜지스터.
  11. 제 1항 내지 제 7항 중 어느 하나의 항에 있어서, 상기 전자수송층은 플러렌 (C60) 과 그 유도체, 퍼플루오로알킬기가 치환된 티오펜 유도체, 퍼플루오로알킬기가 치환된 프탈로시아닌 유도체, 티아졸, 티아디아졸(thiadiazole), 옥사졸(oxazole), 이소옥사졸(isooxazole), 옥사디아졸(oxadiazole), 이미다졸(imidazole), 피라졸(pyrazole), 트리아졸(triazole), 테트라졸(tetrazole) 이 포함된 유도체, 피리딘(pyridine), 피리다진(pyridazine), 피리미딘(pyrimidine), 피라진(pyrazine), 트리아진(triazine)이 포함된 유도체, 퀴놀린(quinoline), 이소퀴놀린(isoquinoline), 퀴녹살린(quinoxaline), 나프트리딘(naphthridine), 벤조이미다졸(benzoimidazole), 피리도피리미딘(pyridopyrimidine), 벤조티아졸(benzothiazole), 벤조티아디아졸 (benzothiadiazole), 벤조트리아졸 (benzotriazole), 벤조옥사졸 (benzooxazole), 페난트리딘 (phenanthridine), 페난트롤린(phenanthroline), 페나진(phenazine), 폴리(p-페닐렌-2,6-벤조비스티아졸)(Poly(p-phenylene-2,6-benzobisthiazole))(PBZT), 폴리(벤조비스이미다조벤조페난트롤린 (Poly(benzobisimidazobenzophenanthroline)) (BBL), 및 N,N’-비스[3-[2-[2-(1-부톡시)에톡시]에톡시]프로필]페릴렌-3,4,9,10-테트라카르복시디이미드(PPEEB)로 구성되는 군에서 선택되는 1종 이상을 포함하는 것을 특징으로 하는 다층 바이폴라 전계효과 트랜지스터.
  12. 제 1항 내지 제 7항 중 어느 하나의 항에 있어서, 상기 정공수송층은 N,N’-디페닐-N,N’-디(3-메틸페닐)-4,4’-디아미노비페닐, N,N’-디페닐-N,N’-디나프틸-4,4’-디아미노비페닐, N,N,N’,N’-테트라페닐-21H,23H-포피린을 포함하는 포피린 화합물 유도체; 주쇄 또는 측쇄 내에 방향족 삼차 아민을 갖는 중합체, 1,1-비스(4-디-p-톨릴아미노페닐)시클로헥산, N,N,N-트리(p-톨릴)아민, 4,4’,4’-트리스[N-(3-메틸페닐)-N-페닐아미노]트리페닐아민을 포함하는 트리아릴아민 유도체; N-페닐카르바졸 및 폴리비닐카르바졸을 포함하는 카르바졸 유도체; 무금속 프탈로시아닌, 구리프탈로시아닌(copper phthalocyanine)을 포함하는 프탈로시아닌 유도 체; 스타버스트 아민 유도체; 엔아민스틸벤계 유도체; 방향족 삼차 아민을 포함하는 스티릴 아민 화합물의 유도체;스피로비플루오레닐(spirobifluorenyl)안트라센; 테트라플루오렌; 펜타센 (pentacene), 티오펜(thiophene), 아닐린(aniline); 피롤(pyrrole); 및 페닐렌비닐렌(phenylene vinylene), 폴리티오펜 (polythiophene), 폴리티오펜티아졸(polythiophene-thiazole) 폴리아닐린(polyaniline), 폴리아세틸렌(polyacetylene), 폴리피롤(polypyrrole), 폴리페닐렌비닐렌(polyphenylene vinylene) 또는 이들의 유도체로 구성되는 군에서 선택되는 1종 이상을 포함하는 것을 특징으로 하는 다층 바이폴라 전계효과 트랜지스터.
  13. 제 1항 내지 제 7항 중 어느 하나의 항에 있어서, 상기 전자수송층은 [6,6]-페닐-C61-부티르산 메틸 에스테르를 포함하고, 상기 정공수송층은 폴리(3-헥실티오펜)을 포함하는 것을 특징으로 하는 다층 바이폴라 전계효과 트랜지스터.
  14. 제 1항 내지 제 7항 중 어느 하나의 항에 있어서, 상기 소스전극 및 드레인 전극은 금, 은, 알루미늄, 니켈, 몰리브덴, 텅스텐, 크롬 또는 이들의 합금; 인듐틴산화물(ITO), 인듐아연산화물(IZO)을 포함하는 금속산화물; 폴리티오펜 (polythiophene), 폴리아닐린(polyaniline), 폴리아세틸렌(polyacetylene), 폴리피롤(polypyrole), 폴리페닐렌비닐렌(polyphenylene vinylene), PEDOT(polyethylenedioxythiophene)/PSS(polystyrenesulfonate) 혼합물을 포함하는 전도성 고분자로 구성되는 군에서 선택되는 재료를 포함하는 것을 특징으로 하는 다층 바이폴라 전계효과 트랜지스터.
  15. 제 1항 내지 제 7항 중 어느 하나의 항의 다층 바이폴라 전계효과 트랜지스터를 포함하는 전자 소자.
  16. 제 15항에 있어서, 상기 전자소자는 유기 발광소자, 유기 광전소자, 활성 매트릭스 디스플레이 소자, 인버터 또는 상보성 회로(complimentary circuit)인 것을 특징으로 하는 다층 바이폴라 전계효과 트랜지스터를 포함하는 전자 소자.
  17. 게이트 전극, 게이트 절연층, 전자수송층, 정공수송층, 소스 전극 및 드레인 전극을 포함하고, 상기 게이트 절연층은 상기 게이트 전극 위에 형성되고, 전자수송층 및 정공수송층 중 하나와 접하여 형성되는 다층 바이폴라 전계효과 트랜지스터를 제조함에 있어서,
    상기 소스 전극 및 상기 드레인 전극을 상기 전자수송층 및 상기 정공수송층 중 적어도 하나와 접하여 형성시키는 단계; 및
    상기 전자수송층과 상기 정공수송층의 접촉면에 전자 또는 정공 중 한 가지 종류의 캐리어만을 수송하고, 다른 종류의 캐리어는 차단하여 p-채널과 n-채널을 분리하는 중간 분리층을 형성하는 단계를 포함하는 것을 특징으로 하는 다층 바이폴라 전계 효과 트랜지스터의 제조방법.
  18. 제 17항에 있어서, 상기 방법이
    게이트 전극을 형성하는 단계;
    상기 게이트 전극 위에 게이트 절연층을 형성하는 단계;
    n-타입 유기 반도체를 이용하여 전자수송층을 형성하는 단계;
    p-타입 유기 반도체를 이용하여 정공수송층을 형성하는 단계;
    상기 전자수송층과 정공 수송층 사이에 중간 분리층을 형성하는 단계; 및
    소스 전극 및 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 다층 바이폴라 전계효과 트랜지스터의 제조방법.
  19. 제 17항에 있어서, 상기 중간 분리층은 절연 산화물층(insulating oxide layer)인 것을 특징으로 하는 다층 바이폴라 전계효과 트랜지스터의 제조방법.
  20. 제19항에 있어서, 상기 절연 산화물층은 TiOx층인 것을 특징으로 하는 다층 바이폴라 전계효과 트랜지스터의 제조방법.
  21. 제 17항에 있어서, 상기 중간 분리층의 두께는 1 내지 1000 nm의 범위내인 것을 특징으로 하는 다층 바이폴라 전계효과 트랜지스터의 제조방법.
  22. 제 17항에 있어서, 상기 전자수송층 재료는 플러렌 (C60) 및 그의 유도체, 퍼플루오로알킬기가 치환된 티오펜 유도체, 퍼플루오로알킬기가 치환된 프탈로시아닌 유도체, 티아졸, 티아디아졸(thiadiazole), 옥사졸(oxazole), 이소옥사졸(isooxazole), 옥사디아졸(oxadiazole), 이미다졸(imidazole), 피라졸(pyrazole), 트리아졸(triazole), 테트라졸(tetrazole) 이 포함된 유도체, 피리딘(pyridine), 피리다진(pyridazine), 피리미딘(pyrimidine), 피라진(pyrazine), 트리아진(triazine)이 포함된 유도체, 퀴놀린(quinoline), 이소퀴놀린(isoquinoline), 퀴녹살린(quinoxaline), 나프트리딘(naphthridine), 벤조이미다졸(benzoimidazole), 피리도피리미딘(pyridopyrimidine), 벤조티아졸(benzothiazole), 벤조티아디아졸 (benzothiadiazole), 벤조트리아졸 (benzotriazole), 벤조옥사졸 (benzooxazole), 페난트리딘 (phenanthridine), 페난트롤린(phenanthroline), 페나진(phenazine), 폴리(p-페닐렌-2,6-벤조비스티아졸) (Poly(p-phenylene-2,6-benzobisthiazole))(PBZT), 폴리(벤조비스이미다조벤조페난트롤린 (Poly(benzobisimidazobenzophenanthroline)) (BBL), N,N’-비스[3-[2-[2-(1-부톡시)에톡시]에톡시]프로필]페릴렌-3,4,9,10-테트라카르복시디이미드(PPEEB)로 구성되는 군에서 선택되는 1종 이상인 것을 특징으로 하는 다층 바이폴라 전계효과 트랜지스터의 제조방법.
  23. 제 17항에 있어서, 상기 정공수송층 재료는 N,N’-디페닐-N,N’-디(3-메틸페닐)-4,4’-디아미노비페닐, N,N’-디페닐-N,N’-디나프틸-4,4’-디아미노비페닐, N,N,N’,N’-테트라페닐-21H,23H-포피린을 포함하는 포피린 화합물 유도체; 주쇄 또는 측쇄 내에 방향족 삼차 아민을 갖는 중합체, 1,1-비스(4-디-p-톨릴아미노페닐)시클로헥산, N,N,N-트리(p-톨릴)아민, 4,4’,4’-트리스[N-(3-메틸페닐)-N-페닐 아미노]트리페닐아민을 포함하는 트리아릴아민 유도체; N-페닐카르바졸 및 폴리비닐카르바졸을 포함하는 카르바졸 유도체; 무금속 프탈로시아닌, 구리프탈로시아닌(copper phthalocyanine)을 포함하는 프탈로시아닌 유도체; 스타버스트 아민 유도체; 엔아민스틸벤계 유도체; 방향족 삼차 아민을 포함하는 스티릴 아민 화합물의 유도체;스피로비플루오레닐(spirobifluorenyl)안트라센; 테트라플루오렌; 펜타센 (pentacene), 티오펜(thiophene), 아닐린(aniline); 피롤(pyrrole); 및 페닐렌비닐렌(phenylene vinylene), 폴리티오펜 (polythiophene), 폴리티오펜티아졸(polythiophene-thiazole) 폴리아닐린(polyaniline), 폴리아세틸렌 (polyacetylene), 폴리피롤(polypyrrole), 폴리페닐렌비닐렌(polyphenylene vinylene) 또는 이들의 유도체로 구성되는 군에서 선택되는 1종 이상인 것을 특징으로 하는 다층 바이폴라 전계효과 트랜지스터의 제조방법.
  24. 제 17항에 있어서, 상기 전자수송층은 [6,6]-페닐-C61-부티르산 메틸 에스테르(PCBM)를 사용하고, 상기 정공수송층은 입체규칙성 폴리(3-헥실티오펜)을 사용하여 형성하는 것을 특징으로 하는 다층 바이폴라 전계효과 트랜지스터의 제조방법.
  25. 제 17항에 있어서, 상기 소스전극 및 드레인 전극은 금, 은, 알루미늄, 니켈, 몰리브덴, 텅스텐, 크롬 또는 이들의 합금; 인듐틴산화물(ITO), 인듐아연산화물(IZO)을 포함하는 금속산화물; 폴리티오펜(polythiophene), 폴리아닐 린(polyaniline), 폴리아세틸렌(polyacetylene), 폴리피롤(polypyrole), 폴리페닐렌비닐렌(polyphenylene vinylene), PEDOT(polyethylenedioxythiophene) /PSS(polystyrenesulfonate) 혼합물을 포함하는 전도성 고분자로 구성되는 군에서 선택되는 재료를 사용하여 형성하는 것을 특징으로 하는 다층 바이폴라 전계효과 트랜지스터의 제조방법.
KR1020080013552A 2007-10-19 2008-02-14 다층 바이폴라 전계효과 트랜지스터 및 그의 제조방법 Active KR101424815B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/976,090 2007-10-19
US11/976,090 US7935961B2 (en) 2007-10-19 2007-10-19 Multi-layered bipolar field-effect transistor and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20090040199A KR20090040199A (ko) 2009-04-23
KR101424815B1 true KR101424815B1 (ko) 2014-07-31

Family

ID=40562551

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080013552A Active KR101424815B1 (ko) 2007-10-19 2008-02-14 다층 바이폴라 전계효과 트랜지스터 및 그의 제조방법

Country Status (2)

Country Link
US (1) US7935961B2 (ko)
KR (1) KR101424815B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5328122B2 (ja) * 2007-08-20 2013-10-30 ローム株式会社 有機薄膜トランジスタ
WO2011134959A1 (en) * 2010-04-27 2011-11-03 University Of Princeton Remote n-doping of organic thin film transistors
WO2012163464A1 (en) * 2011-06-01 2012-12-06 Merck Patent Gmbh Hybrid ambipolar tfts
US9356240B1 (en) * 2011-11-21 2016-05-31 The United States Of America As Represented By The Secretary Of The Navy Tetraamino pyrazine based ladder polymer for electroactive applications
KR101484819B1 (ko) * 2012-11-02 2015-01-20 고려대학교 산학협력단 포피린계 유도체, 이를 포함하는 유기박막 트랜지스터 및 이를 포함하는 광전소자
CN104183736A (zh) * 2013-05-23 2014-12-03 海洋王照明科技股份有限公司 有机电致发光器件及其制备方法
US9059123B2 (en) 2013-07-24 2015-06-16 International Business Machines Corporation Active matrix using hybrid integrated circuit and bipolar transistor
US9876184B2 (en) 2013-08-28 2018-01-23 Taiwan Semiconductor Manufacturing Company, Ltd. Organic photosensitive device with an electron-blocking and hole-transport layer
IN2013DE03218A (ko) * 2013-10-31 2015-05-08 Indian Inst Technology Kanpur
CN114203914A (zh) * 2021-12-14 2022-03-18 绍兴文理学院 一种双极型近红外光敏场效应管及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030218166A1 (en) * 2002-05-21 2003-11-27 Semiconductor Energy Laboratory Co., Ltd. Organic field effect transistor
US20060237731A1 (en) * 2005-04-22 2006-10-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, organic transistor, light-emitting device, and electronic device
US20070007882A1 (en) * 2003-07-02 2007-01-11 Idemitsu Kosan Co., Ltd. Organic electroluminescent device and display using same
WO2007079498A2 (en) 2006-01-04 2007-07-12 The Regents Of The University Of California Passivating layer for flexible electronic devices

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6720572B1 (en) * 1999-06-25 2004-04-13 The Penn State Research Foundation Organic light emitters with improved carrier injection
EP1306909A1 (en) * 2001-10-24 2003-05-02 Interuniversitair Micro-Elektronica Centrum Ambipolar organic transistors
US7372070B2 (en) * 2004-05-12 2008-05-13 Matsushita Electric Industrial Co., Ltd. Organic field effect transistor and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030218166A1 (en) * 2002-05-21 2003-11-27 Semiconductor Energy Laboratory Co., Ltd. Organic field effect transistor
US20070007882A1 (en) * 2003-07-02 2007-01-11 Idemitsu Kosan Co., Ltd. Organic electroluminescent device and display using same
US20060237731A1 (en) * 2005-04-22 2006-10-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, organic transistor, light-emitting device, and electronic device
WO2007079498A2 (en) 2006-01-04 2007-07-12 The Regents Of The University Of California Passivating layer for flexible electronic devices

Also Published As

Publication number Publication date
US7935961B2 (en) 2011-05-03
US20090101891A1 (en) 2009-04-23
KR20090040199A (ko) 2009-04-23

Similar Documents

Publication Publication Date Title
KR101424815B1 (ko) 다층 바이폴라 전계효과 트랜지스터 및 그의 제조방법
CN100440566C (zh) 有机场效应晶体管
CN1828963B (zh) 薄膜晶体管、其制备方法以及使用该晶体管的平板显示器
US7851788B2 (en) Organic transistor and manufacturing method thereof
CA2328094C (en) Polymer devices
US8324612B2 (en) Thin film transistor, method of fabricating the same, and flat panel display having the same
JP5328122B2 (ja) 有機薄膜トランジスタ
JPWO2009044614A1 (ja) 有機半導体装置
KR101007813B1 (ko) 완충층을 포함하는 유기박막 트랜지스터
CN101165938B (zh) 有机薄膜晶体管、其制法及包括其的平板显示器
CN100479192C (zh) 有机薄膜晶体管以及包含这种晶体管的平板显示器
US7838871B2 (en) Organic field-effect transistor, flat panel display device including the same, and a method of manufacturing the organic field-effect transistor
US20100237326A1 (en) Organic transistor and manufacturing method thereof
US8552421B2 (en) Organic microelectronic device and fabrication method therefor
KR102073763B1 (ko) 유기절연막 조성물, 유기절연막의 형성방법, 및 상기 유기절연막을 포함하는 유기박막트랜지스터
US20070158646A1 (en) Organic semiconductor having polymeric and nonpolymeric constituents
US20110156012A1 (en) Double layer hardmask for organic devices
KR100794570B1 (ko) 세로형 유기 박막 트랜지스터 및 이의 제조방법
JP6505857B2 (ja) 有機薄膜トランジスタおよび有機薄膜トランジスタの製造方法
JP2009087907A (ja) 有機半導体発光装置
KR100633810B1 (ko) 유기 전계-효과 트랜지스터, 이를 구비하는 평판디스플레이 장치 및 유기 전계-효과 트랜지스터의 제조 방법
KR101679585B1 (ko) 유기전계 효과 트랜지스터용 이중 봉지막, 이를 이용한 유기전계 효과 트랜지스터 및 이의 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20080214

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20130212

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20080214

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140415

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20140627

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20140723

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20140723

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20170619

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20170619

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20180620

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20180620

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20200618

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20210617

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20230620

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20250612

Start annual number: 12

End annual number: 12