KR101411256B1 - 반도체 발광소자 및 그의 제조방법 - Google Patents
반도체 발광소자 및 그의 제조방법 Download PDFInfo
- Publication number
- KR101411256B1 KR101411256B1 KR1020090110315A KR20090110315A KR101411256B1 KR 101411256 B1 KR101411256 B1 KR 101411256B1 KR 1020090110315 A KR1020090110315 A KR 1020090110315A KR 20090110315 A KR20090110315 A KR 20090110315A KR 101411256 B1 KR101411256 B1 KR 101411256B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- light emitting
- type semiconductor
- semiconductor layer
- electrode layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 232
- 238000004519 manufacturing process Methods 0.000 title abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 238000005530 etching Methods 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- 229910004541 SiN Inorganic materials 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000006185 dispersion Substances 0.000 description 10
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 230000002730 additional effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Led Devices (AREA)
Abstract
본 발명은 반도체 발광소자 및 그 제조방법에 관한 것으로, 보다 구체적으로는 제 1 도전형 반도체층, 활성층, 제 2 도전형 반도체층, 제 2 전극층, 절연층, 도전성 기판이 순차 적층된 반도체 발광소자로서, 상기 도전성 기판은 상기 제 1 도전형 반도체층에 전기적으로 접속하기 위하여, 상기 제 2 도전형 반도체층 및 활성층과는 전기적으로 절연되어 상기 도전성 기판의 일면으로부터 제 1 도전형 반도체층의 일부 영역까지 연장된 하나 이상의 콘택 홀을 포함하고, 상기 제 2 전극층은 상기 제 2 도전형 반도체층과의 계면 중 일부가 노출된 영역을 포함하고, 상기 노출 영역에는 식각 저지층이 형성되는 것을 특징으로 하는 반도체 발광소자에 관한 것이다. 본 발명에 따른 반도체 발광소자는 최대 발광면적을 확보하여 발광효율을 최대화하는 동시에 작은 면적의 전극으로 균일한 전류분산이 가능하며, 누설전류의 발생이 감소된다.
반도체 발광소자, 콘택 홀, 노출 영역, 식각 저지층, 전극 패드부
Description
본 발명은 반도체 발광소자 및 그의 제조방법에 관한 것으로서, 보다 상세하게는, 최대 발광면적을 확보하여 발광효율을 최대화하는 동시에 작은 면적의 전극으로 균일한 전류분산이 가능하며, 누설전류의 발생이 감소한 반도체 발광소자 및 그의 제조방법에 관한 것이다.
발광소자는 소자 내에 포함되어 있는 물질이 빛을 발광하는 소자로서, 예를 들면, 발광다이오드(Light emitting diode, LED)와 같이 다이오드를 이용하여 반도체를 접합한 형태로 전자/정공 재결합에 따른 에너지를 광으로 변환하여 방출하는 소자가 있다. 이러한 발광소자는 현재 조명, 표시장치 및 광원으로서 널리 이용되며 그 개발이 가속화되고 있는 추세이다.
특히, 최근 그 개발 및 사용이 활성화된 질화갈륨(GaN)계 발광다이오드를 이용한 휴대폰 키패드, 사이드 뷰어, 카메라 플래쉬 등의 상용화에 힘입어, 최근 발광다이오드를 이용한 일반 조명 개발이 활기를 띠고 있다. 대형 TV의 백라이트 유닛 및 자동차 전조등, 일반 조명 등 그의 응용제품이 소형 휴대제품에서 대형화, 고출력화, 고효율화, 신뢰성화된 제품으로 진행하여 해당 제품에 요구되는 특성을 나타내는 광원을 요구하게 되었다.
반도체 접합 발광소자는 통상 p형 반도체 및 n형 반도체의 접합구조이다. 반도체 접합 구조에서는 양반도체의 접합영역에서 전자/정공 재결합에 따른 발광이 있을 수 있으나, 그 발광을 보다 활성화시키기 위한 활성층을 구비할 수도 있다. 이러한 반도체 접합 발광소자는 반도체층을 위한 전극의 위치에 따라 수평형 구조 및 수직형 구조가 있고, 수평형 구조에는 성장형(epi-up) 및 플립칩형(flip-chip)이 있다. 전술한 바와 같이 사용되는 제품의 특성상 각각 요구되는 발광소자의 구조적 특성이 중요하게 고려된다.
수평형 구조에서는 n형 또는 p형 반도체층 및 활성층을 일부 소모하여 형성하므로, 반도체 발광소자의 발광면적이 감소하고, 그에 따라 발광효율도 감소하게 된다.
발광효율을 보다 높이기 위한 형태로, 플립칩형 발광소자가 제안되었는데, 플립칩 형 반도체 발광소자는 전극의 영향 없이 기판을 통과하여 발광되므로 성장형 반도체 발광소자에 비하여 발광효율이 향상되었다.
그러나, 플립칩형 발광소자는 우수한 발광효율의 장점에도 불구하고, 반도체 발광소자 내에 n형 전극 및 p형 전극을 동일 평면상에 함께 배치하여 본딩해야 하기 때문에 고가의 정밀한 공정장비가 요구되고, 제품의 신뢰성이 저하되는 문제점이 있다.
수직형 반도체 발광소자는 도전성 기판을 통하여 전압의 인가가 가능하므로 기판 자체에 전극을 형성할 수 있다. 그러나, 고출력을 위한 대면적 발광소자를 제조하는 경우 전류분산을 위하여 전극의 기판에 대한 면적비율이 높을 것이 요구되는데, 그에 따라 광 추출의 제한 및 광 흡수로 인한 광 손실 및 발광효율이 감소되고, 제품의 신뢰성이 저하되는 문제점이 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명은 발광면적을 최대한 확보하여 발광효율을 최대화하는 동시에 작은 면적의 전극으로 균일한 전류분산이 가능하며, 누설전류의 발생이 감소한 반도체 발광소자 및 그의 제조방법을 제공하고자 한다.
본 발명은 상기 과제를 해결하기 위한 수단으로써, 제 1 도전형 반도체층, 활성층, 제 2 도전형 반도체층, 제 2 전극층, 절연층, 및 도전성 기판이 순차 적층된 반도체 발광소자로서, 상기 도전성 기판은 상기 제 1 도전형 반도체층에 전기적으로 접속하기 위하여, 상기 제 2 도전형 반도체층 및 활성층과는 전기적으로 절연되어 상기 도전성 기판의 일면으로부터 제 1 도전형 반도체층의 일부 영역까지 연장된 하나 이상의 콘택 홀을 포함하고, 상기 제 2 전극층은 상기 제 2 도전형 반도체층과의 계면 중 일부가 노출된 영역을 포함하고, 상기 노출 영역에는 식각 저지층이 형성되는 것을 특징으로 하는 반도체 발광소자를 제공한다.
상기 절연층 및 상기 도전성 기판 사이에 제 1 전극층을 포함하고, 상기 콘택 홀은 상기 제 1 전극층의 일면으로부터 제 1 도전형 반도체층의 일부 영역까지 연장되는 것이 바람직하다.
상기 제 2 전극층은 Ag, Al, 및 Pt로 이루어진 군으로부터 선택되는 하나 이상의 금속을 포함하는 것이 바람직하다.
상기 식각 저지층은 SiH4, SiN, SiON, 및 SiO2로 이루어진 군으로부터 선택된 하나 이상의 절연물질로 형성되는 것이 바람직하다.
상기 노출 영역에는 식각 저지층을 관통하여 제 2 전극층과 전기적으로 연결되는 전극 패드부를 포함할 수 있다.
상기 노출 영역은 상기 반도체 발광소자의 모서리에 형성되거나, 상기 노출 영역은 반도체 발광소자의 중앙부에 형성될 수 있다.
상기 노출 영역은 내측면에 절연층이 형성될 수 있다.
상기 상기 식각 저지층은 제 2 전극층의 노출 영역에서부터 식각되는 제 2 도전형 반도체층 및 활성층의 측면으로 확장되어 될 수 있다.
본 발명은 상기 과제를 해결하기 위한 다른 수단으로써, 부도전성 기판상에 제 1 도전형 반도체층, 활성층, 제 2 도전형 반도체층, 제 2 전극층을 순차 적층하되, 상기 제 2 전극층은 상기 제 1 도전형 반도체층, 활성층 및 제 2 도전형 반도체층의 식각에 의하여 노출될 영역에 식각 저지층을 형성하면서 적층되는 제 1 단계; 상기 제 2 전극층 상에 절연층 및 도전성 기판을 형성하되, 상기 도전성 기판은 상기 제 1 도전형 반도체층에 전기적으로 접속하기 위하여, 상기 제 2 도전형 반도체층 및 활성층과는 전기적으로 절연되어 상기 도전성 기판의 일면으로부터 제 1 도전형 반도체층의 일부 영역까지 연장된 하나 이상의 콘택 홀을 포함하도록 형성하는 제 2 단계; 및 상기 부도전성 기판을 제거하고, 상기 제 2 전극층과 제 2 도전형 반도체층과의 계면 중 일부가 노출되도록 제 2 전극층에 노출 영역을 형성 하는 제 3 단계를 포함하는 반도체 발광소자의 제조방법을 제공한다.
상기 제 3 단계의 노출 영역의 형성은 제 1 도전형 반도체층, 활성층, 및 제 2 도전형 반도체층을 메사식각하여 수행될 수 있다.
상기 제 3 단계 이후에 노출 영역에 형성된 식각 저지층을 관통하여 제 2 전극층과 전기적으로 연결되는 전극 패드를 형성하는 단계를 포함할 수 있다.
상기 제 1 단계의 식각 저지층의 형성은 제 1 도전형 반도체층, 활성층 및 제 2 도전형 반도체층의 일부를 1차 식각한 후 식각된 영역에 확장하여 형성될 수 있다.
본 발명에 따른 반도체 발광소자는 발광면적을 최대로 확보할 수 있고, 전류분산을 원활히 할 수 있는 하나 이상의 콘택 홀을 구비하여 작은 면적의 전극으로 균일한 전류분산이 가능하다. 본 발명에 따른 반도체 발광소자는 수평형 및 수직형 반도체 발광소자의 장점을 채용한 것으로, 본딩 부가 발광소자의 상면에 위치하여 다이 본딩시 정렬이 불필요하고, 와이어 본딩도 용이하다. 또한 패키지 제조시 비교적 용이한 저가의 다이 본딩과 와이어 본딩을 함께 이용할 수 있어 양산성이 우수하다.
이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나 본 발명의 실시형태는 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.
도 1은 본 발명의 일 실시예에 따른 반도체 발광소자의 사시도이고, 도 2는 도 1의 반도체 발광소자의 상부평면도이며, 도 3은 도 2에 도시된 반도체 발광소자의 A-A'선에서의 단면도이다. 이하, 도 1 내지 도 3을 참조하여 설명한다.
본 발명의 일 실시예에 따른 반도체 발광소자(100)는 순차적으로 적층된 제 1 도전형 반도체층(111), 활성층(112), 제 2 도전형 반도체층(113), 제 2 전극층(120), 절연층(130), 제 1 전극층(140) 및 도전성 기판(150)을 포함한다. 이 때 제1 전극층(140)은 제 1 도전형 반도체층(111)에 전기적으로 접속하기 위하여 제 2 도전형 반도체층(113) 및 활성층(112)과는 전기적으로 절연되어 제 1 전극층(140)의 일면으로부터 제 1 도전형 반도체층(111)의 적어도 일부 영역까지 연장된 하나이상의 콘택 홀(141)을 포함한다. 상기 제 1 전극층(140)은 본 실시예에서 필수적인 구성요소는 아니다. 도시되지 않았지만, 제 1 전극층을 포함하지 않을 수 있고, 콘택 홀(141)은 도전성 기판의 일면으로부터 형성될 수 있다. 즉, 도전선 기판(150)은 제 1 도전형 반도체층(111)에 전기적으로 접속하기 위하여 제 2 도전형 반도체층(113) 및 활성층(112)과는 전기적으로 절연되어 제 1 전극층(140)의 일면으로부터 제 1 도전형 반도체층(111)의 적어도 일부 영역까지 연장된 하나이상의 콘택 홀(141)을 포함할 수 있다. 이때, 도전성 기판은 외부 전원(미도시)과 전기적으로 연결되고, 제 1 도전형 반도체층은 도전성 기판을 통하여 전압이 인가된다.
제 2 전극층(120)은 제 1 도전형 반도체층(111), 활성층(112) 및 제 2 도전형 반도체층(113)의 식각에 의하여, 제 2 도전형 반도체층(113)과의 계면 중 일부가 노출된 영역(114)을 포함하고, 상기 노출 영역(114)에는 식각 저지층(121)이 형성된다.
반도체 발광소자(100)의 발광은 제 1 도전형 반도체층(111), 활성층(112), 및 제 2 도전형 반도체층(113)에서 수행되므로, 이들을 이하, 발광적층체(110)라 한다. 즉, 반도체 발광소자(100)는 발광적층체(110) 및 제 1 도전형 반도체층(111)과 콘택 홀(141)에 의하여 전기적으로 접속되는 제 1 전극층(140), 제 2 도전형 반도체층(113)과 전기적으로 접속되는 제 2 전극층(120), 및 전극층들(120, 140)을 전기적으로 절연시키기 위한 절연층(130)을 포함한다. 또한, 반도체 발광소자(100)의 지지를 위하여 도전성 기판(150)을 포함한다.
상기 제 1 도전형 및 제 2 도전형 반도체층(111, 113)은 이에 제한되는 것은 아니나, 예를 들면 GaN계 반도체, ZnO계 반도체, GaAs계 반도체, GaP계 반도체, 또는 GaAsP계 반도체와 같은 반도체 물질을 포함할 수 있다. 이외에도, 상기 반도체층(111, 113)은 III-V족 반도체, II-VI족 반도체 및 Si로 이루어진 군으로부터 적절히 선택될 수 있다. 또한 상기 반도체층(111, 113)은 상술한 반도체에 각각의 도전형을 고려하여 n형 불순물 또는 p형 불순물로 도핑될 수 있다.
상기 활성층(112)은 발광을 활성화시키는 층으로서, 제 1 도전형 반도체층(111) 및 제 2 도전형 반도체층(113)의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 물질을 이용하여 형성한다. 예를 들어, 제 1 도전형 반도체층(111) 및 제 2 도전형 반도체층(113)이 GaN계 화합물 반도체인 경우, GaN의 에너지 밴드 갭보다 적은 에너지 밴드 갭을 갖는 InAlGaN계 화합물 반도체를 이용하여 활성층(112)을 형성할 수 있다. 즉, 활성층(112)은 InxAlyGa(1-x-y)N(0≤x≤1, 0≤y≤1, 0≤x+y≤1)을 포함할 수 있다.
이때, 활성층(112)의 특성상, 불순물은 도핑되지 않는 것이 바람직하며, 구성물질의 몰비를 조절하여 발광하는 빛의 파장을 조절할 수도 있다. 따라서, 반도체 발광소자(100)는 활성층(112)의 특성에 따라 적외선, 가시광선, 및 자외선 중 어느 하나의 빛을 발광할 수 있다.
상기 제 1 전극층(140) 및 제 2 전극층(120)은 각각 동일한 도전형의 반도체층에 전압을 인가하기 위한 층들로써, 상기 전극층(120, 140)에 의하여 상기 반도체층(111, 113)은 외부전원(미도시)과 전기적으로 연결된다.
제 1 전극층(140)은 제 1 도전형 반도체층(111)에, 제 2 전극층(120)은 제 2 도전형 반도체층(113)에 각각 접속되므로 제 1 절연층(130)을 통하여 서로 전기적 으로 분리된다. 상기 절연층(130)은 전기 전도성이 낮은 물질로 구성되는 것이 바람직한데, 예를 들면, SiO2와 같은 산화물을 포함할 수 있다.
제 1 전극층(140)은 제 1 도전형 반도체층(111)에 전기적으로 접속하기 위하여, 제 2 도전형 반도체층(113) 및 활성층(112)과는 전기적으로 절연되어(제 1 전극층 및 제 2 전극층 사이에 위치하는 절연층(130)이 연장되어 형성될 수 있음) 제 1 도전형 반도체층(111)의 일부 영역까지 연장된 하나 이상의 콘택 홀(141)을 포함한다. 상기 콘택 홀(141)은 제 2 전극층(120), 절연층(130) 및 활성층(112)을 관통하여 제 1 도전형 반도체층(111)까지 연장되고 전극물질을 포함한다. 상기 콘택 홀(141)에 의하여 제 1 전극층(140) 및 제 1 도전형 반도체층(111)이 전기적으로 접속되어, 제 1 도전형 반도체층(111)은 외부전원(미도시)과 연결된다.
상기 콘택 홀(141)이 단지 제 1 도전형 반도체층(111)의 전기적 연결만을 위한 것이라면, 제 1 전극층(140)은 하나의 콘택 홀(141)을 포함할 수 있다. 다만, 제 1 도전형 반도체층(111)에 전달되는 전류의 균일한 분산을 위하여 제 1 전극층(140)은 콘택 홀(141)을 소정 위치에 하나 이상 구비할 수 있다.
제 2 전극층(120)은 활성층(112)의 하측에 위치하여 활성층(112)을 기준으로 하여 반도체 발광소자(100)의 발광방향과 반대 면에 위치한다. 따라서, 제 2 전극 층(120)을 향하여 진행하는 빛은 반사되어야 발광효율이 증가한다.
제 2 전극층(120)은 활성층(112)으로부터 발생한 빛을 반사시키기 위하여 가시광선영역에서 백색계열 금속인 것이 바람직한데, 예를 들면, Ag, Al, 또는 Pt 중 하나 이상을 포함할 수 있다.
제 2 전극층(120)은 제 1 도전형 반도체층(111), 활성층(112) 및 제 2 도전형 반도체층(113)의 식각에 의하여, 제 2 도전형 반도체층(113)과의 계면 중 일부가 노출된다. 상기 노출 영역(114)에는 식각 저지층(121)이 형성된다. 제 1 전극층(140)은 하면에 위치한 도전성 기판(150)과 접촉되어 있어 외부 전원과 연결될 수 있는 반면에, 제 2 전극층(120)은 외부 전원(미도시)과의 연결을 위하여 별도의 연결영역이 필요하다. 따라서, 제 2 전극층(120)은 발광적층체(110)의 일 영역을 식각하여 제 2 도전형 반도체층(113)과의 계면 중 일부에 노출 영역(114)을 갖는다. 이로써, 제 2 도전형 반도체층(113)은 제 2 전극층(120)에 의하여 외부 전원(미도시)과 연결된다.
상기 노출 영역(114)의 면적은 발광면적, 전기적 연결효율 및 제 2 전극층(120)에서의 전류분산을 고려하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의하여 적절히 선택될 수 있다. 도 1 내지 도 3은 발광 적층체(110)의 모서리가 식각되어, 제 2 전극층(120)의노출 영역(114)이 모서리에 위치한 실시예가 도시되어 있다.
상기 노출영역(114)은 발광적층체(110)의 일부만을 식각하고, 통상 금속을 포함하는 제 2 전극층(120)은 식각하지 않도록 선택적 식각을 통하여 수행한다. 그러나, 발광적층체(110)의 일 영역을 식각하기 위한 선택적 식각은 완벽하게 제어하기 어려워 발광적층체(110) 하면에 위치하고 있는 제 2 전극층도 일부 식각이 진행될 수 있다. 이와 같이 제 2 전극층(120)의 일부가 식각되는 경우 제 2 전극층(120)을 이루는 금속 물질이 제 2 도전형 반도체층(113)에 접합되어 누설전류가 발생된다. 따라서, 제 2 전극층(120)은 발광적층체(110)의 식각이 진행되는 영역(제 2 전극층의 노출영역)에 식각 저지층(121)이 형성된다.
상기 식각 저지층(121)에 의하여 제 2 전극층(120)을 이루는 금속이 발광 적층체(110)의 측면에 접합하는 것을 방지하여 누설전류를 감소시킬 수 있고, 식각이 용이하게 진행될 수 있다. 상기 식각 저지층(121)은 발광 적층체(100)의 식각을 억제하기 위한 물질로써, 이에 제한되는 것은 아니나, SiH4, SiN, SiON, 및 SiO2로 이루어진 군으로부터 선택되는 하나 이상의 절연 물질일 수 있다.
또한, 상기 노출 영역(114)에는 식각 저지층(121)을 관통하여 전극 패드부(160)가 형성될 수 있다. 전극 패드부는 식각 저지층(121)을 관통하여 제 2 전극층과 전기적으로 연결된다. 이의 경우 제 2 전극층(120)과 외부전원(미도시)의 전기적 연결은 보다 용이해 진다.
도전성 기판(150)은 제 1 전극층(140)의 하면에 위치하는 것으로, 제 1 전극층(140) 접촉되어 전기적으로 연결된다. 도전성 기판(150)은 금속성 기판이거나 반도체 기판일 수 있다. 도전성 기판(150)이 금속인 경우, Au, Ni, Cu, 및 W 중 어느 하나의 금속으로 구성될 수 있다. 또한, 도전성 기판(150)이 반도체 기판인 경우, Si, Ge, 및 GaAs 중 어느 하나의 반도체 기판일 수 있다. 이들 도전성 기판(150)은 격자 부정합이 비교적 낮은 사파이어 기판을 성장기판으로 사용한 후, 사파이어 기판을 제거하고 접합된 지지기판일 수 있다.
도 2를 참조하면, 반도체 발광소자(100)의 상부평면도가 도시되어 있다. 반도체 발광소자(100)의 상면에는 나타나지 않지만 콘택 홀(141)의 위치를 표시하기 위하여 콘택 홀(141)을 점선으로 도시하였다. 콘택 홀(141)은 제 2 전극층(120), 제 2 도전형 반도체층(113) 및 활성층(112)과 전기적으로 분리되기 위하여 그 둘레에 절연층(130)이 연장될 수 있다. 이에 대하여는 이하, 도 3을 참조하여 자세히 설명하기로 한다.
도 3은 도 2에 도시된 반도체 발광소자의 A-A'선에서의 단면도이다. A-A'는 콘택 홀(141) 및 노출 영역(114)을 포함하는 단면을 취하기 위하여 선택되었다.
도 3을 참조하면, 콘택 홀(141)은 제 1 전극층(140)의 계면에서부터 제 2 전극층(120), 제 2 도전형 반도체층(113) 및 활성층(112)을 통과하여 제 1 도전형 반도체층(111) 내부까지 연장된다. 적어도 활성층(112) 및 제 1 도전형 반도체 층(111)의 계면까지는 연장되고, 바람직하게는 제 1 도전형 반도체층(111)의 일부까지 연장된다. 다만, 콘택 홀(141)은 제 1 도전형 반도체층(111)의 전기적 연결 및 전류분산을 위한 것이므로 제 1 도전형 반도체층(111)과 접촉하면 목적을 달성하므로 제 1 도전형 반도체층(111)의 외부표면까지 연장될 필요는 없다.
또한 콘택 홀(141)은 제 1 도전형 반도체층(111)에 전류를 분산시키기 위한 것이므로 소정면적을 가지는 것이 바람직하다. 콘택 홀(141)은 제 1 도전형 반도체층(111)상에 전류가 균일하게 분포될 수 있는 가능한 작은 면적으로 소정개수가 형성되는 것이 바람직하다. 콘택 홀(141)이 너무 적은 개수로 형성되면 전류분산이 어려워져 전기적 특성이 악화될 수 있고, 너무 많은 개수로 형성되면 형성을 위한 공정의 어려움 및 활성층의 감소로 인한 발광면적의 감소가 초래되므로 그 개수는 적절히 선택될 수 있다. 따라서, 콘택 홀(141)은 가능한 한 적은 면적을 차지하면서 전류분산이 효과적인 형상으로 구현된다.
콘택 홀(141)은 제 1 전극층(140)으로부터 제 1 도전형 반도체층(111) 내부까지 형성되는데, 제 1 도전형 반도체층의 전류분산을 위한 것이므로 제 2 도전형 반도체층(113) 및 활성층(112)과는 전기적으로 분리될 필요가 있다. 따라서, 절연층(130)은 콘택 홀(141)의 둘레를 감싸면서 연장될 수 있다.
도 3에서, 제 2 전극층(120)은 제 2 도전형 반도체층(113)과의 계면 중 일부 가 노출된 영역(114)을 포함하는데, 이는 제 2 전극층(120)의 외부전원(미도시)과의 전기적 연결을 위한 영역이다. 노출 영역(114)에는 식각 저지층(121)이 형성된다. 상기 식각 저지층(121)을 관통하여 상기 제 2 전극층(120)과 전기적으로 연결된 전극 패드부(160)를 포함할 수 있다. 이 때, 노출 영역(114)의 내측면에는 발광적층체(110) 및 전극패드부(160)를 전기적으로 분리하기 이하여 절연층(170)이 형성될 수 있다.
도 3에서 제 1 전극층(140) 및 제 2 전극층(120)은 같은 평면상에 위치하므로 반도체 발광소자(100)는 수평형 반도체 발광소자의 특성을 나타내고, 도 3에서 전극 패드부(160)가 제 1 도전형 반도체층(111)의 표면에 위치하므로, 반도체 발광소자(100)는 수직형 반도체 발광소자의 특성을 나타낼 수 있다. 따라서 반도체 발광소자(100)는 수평형 및 수직형을 통합한 형태의 구조를 나타내게 된다.
도 4 내지 도 6은 본 발명의 다른 실시형태에 따른 반도체 발광소자를 도시한 것으로 도 4는 반도체 발광소자의 사시고이고, 도 5는 상부 평면도이며, 도 6은 도 5에 도시된 반도체 발광소자의 A-A'선에서의 단면도이다.
도 4 내지 도 6은 발광적층체(210)의 중앙이 식각되어, 제 2 전극층(220)의 제 2 도전형 반도체층과의 계면 중 일부 노출된 영역(214)이 중앙에 위치한다. 이미, 설명한 동일한 구성요소에 대하여는 설명을 생략하기로 한다. 이 경우 노출 영역에 형성되는 식각 저지층(221)의 일부를 제거하여 외부 전원(미도시)과 전기적 으로 연결될 수 있고, 식각 저지층(221)을 관통하여 제 2 전극층(220)과 전기적으로 연결된 전극 패드부(260)를 포함할 수 있다. 이 때, 외부전원(미도시)과의 연결은 와이어를 이용할 수 있으므로 연결의 편의상 노출 영역(214)은 제 2 전극층에서 제 1 도전형 반도체층 방향으로 증가하도록 형성되는 것이 바람직하다.
도 7 및 도 8은 본 발명의 또 다른 실시예에 따른 반도체 발광소자를 도시한 것으로, 도 7은 반도체 발광소자의 사시도이고, 도 8은 반도체 발광소자의 측단면도이다. 이의 경우 반도체 발광소자의 상부 평면도는 도 2와 유사하고, 도 8은 도 3과 유사하게 A-A'선에서의 단면도이다. 이미 설명한 동일한 구성요소에 대하여는 설명을 생략하기로 한다.
도 7 및 도 8을 참조하면, 식각 저지층(321)은 제 2 전극층의 노출 영역(314)에서부터 식각된 제 2 도전형 반도체층 및 활성층의 측면으로 확장된다. 되어 발광 적층체(310)의 식각에 제 2 전극층이 노출되고, 노출된 영역에 형성되는 식각 저지층(321)이 제 2 도전형 반도체층(313) 및 활성층(312)의 측면으로 확장된다. 이러한 경우, 상술한 바와 같이 제 1 도전형 반도체층(311)의 식각을 수행하는 동안 제 2 전극층의 금속 물질이 반도체측에 접합되는 것을 방지할 수 있을 뿐만 아니라, 활성층(312)을 보호하는 효과를 얻을 수 있다.
이하, 상기에서 설명한 반도체 발광수조를 제조하는 방법을 설명한다.
도 9는 본 발명의 일 실시예에 따른 반도체 발광소자의 제조방법을 나타내는 단면도로써, 보다 구체적으로는 도 1 내지 도 3에 도시된 반도체 발광소자의 제조방법을 나타낸다.
우선, 도 9a에 도시되 바와 같이 부도전성 기판(180)상에 제 1 도전형 반도체층(111), 활성층(112), 제 2 도전형 반도체층(113), 제 2 전극층(120)을 순차적으로 적층한다.
이 경우 반도체층 및 활성층의 적층은 공지된 공정을 이용할 수 있는데, 예를 들면, 유기금속 기상증착법(MOCVD), 분자빔성장법(MBE), 또는 하이브리드 기상증착법(HVPE)을 이용할 수 있다. 상기 부도전성 기판(180)은 질화물 반도체층의 성장이 용이한 사파이어 기판을 이용할 수 있다.
상기 제 2 전극층(120)의 형성시, 상기 제 1 도전형 반도체층(111), 활성층(112) 및 제 2 도전형 반도체층(113)의 식각에 의하여 노출될 영역에 식각 저지층(121)을 형성하면서 적층된다.
다음으로, 제 2 전극층(120) 상에 절연층(130) 및 도전성 기판(150)을 형성한다. 이때, 도 9b에 도시된 바와 같이 상기 절연층(130) 및 도전성 기판(150) 사이에 제 1 전극층(140)을 형성할 수 있다.
상기 제 1 전극층(140)은 상기 제 1 도전형 반도체층(111)에 전기적으로 접속하기 위하여, 상기 제 2 도전형 반도체층(113) 및 활성층(112)과는 전기적으로 절연되어 도전성 기판(150)의 일면으로부터 제 1 도전형 반도체층(111)의 일부 영역까지 연장된 하나 이상의 콘택 홀(141)을 포함하도록 형성한다.
도 9b에 도시된 바와 같이, 상기 절연층(130) 및 도전성 기판(150) 사이에 제 1 전극층(140)이 형성되는 경우, 상기 콘택 홀(141)은 제 1 전극층(140)의 일면으로부터 형성된다. 즉, 상기 제 1 전극층(140)은 상기 제 1 도전형 반도체층(111)에 전기적으로 접속하기 위하여, 상기 제 2 도전형 반도체층(113) 및 활성층(112)과는 전기적으로 절연되어 제 1 전극층(140)의 일면으로부터 제 1 도전형 반도체층(111)의 일부 영역까지 연장된 하나 이상의 콘택 홀(141)을 포함하도록 형성한다.
이 때, 콘택 홀(141)은 제 1 도전형 반도체층(111)의 전류분산을 위한 것이므로 제 2 도전형 반도체층(113) 및 활성층(112)과는 전기적으로 분리될 필요가 있다. 따라서, 절연층(130)은 콘택 홀(141)의 둘레를 감싸면서 연장될 수 있다.
다음으로, 도 9c에 도시된 바와 같이(도 9b를 뒤집어 도시) 부도전성 기판(180)을 제거하고, 제 1 도전형 반도체층(111), 활성층(112) 및 제 2 도전형 반도체층(113)의 일 영역을 식각하여 제 2 전극층(120)과 제 2 도전형 반도체층(113)의 계면 중 일부에 노출 영역(114)을 형성한다.
상기 노출 영역(114)은 발광 적층체(110)의 일부만을 식각하고, 통상 금속을 포함하는 제 2 전극층(120)은 식각하지 않도록 선택적 식각을 통하여 수행한다.
상술한 바와 같이 발광적층체(110)의 일 영역을 식각하기 위한 선택적 식각은 완벽하게 제어하기 어려워 발광적층체(110) 하면에 위치하고 있는 제 2 전극층(120)도 일부 식각이 진행될 수 있으나, 본 발명은 식각이 진행되는 영역에 식각 저치층(121)을 형성하여 식각이 용이하게 진행될 수 있다. 이에 의하여 제 2 전극층(120)의 금속이 발광 적층체(110)의 측면에 접합하는 것을 방지하여, 누설전류를 감소시킬 수 있다.
다음으로, 도 9d에 도시된 바와 같이 제 2 전극층(120)과 외부전원과의 연결을 위하여 상기 식각 저지층(121)의 일 영역을 제거할 수 있다. 이때, 식각 저지층(121)이 제거된 영역에는 전극 패드부(160)를 형성할 수 있다. 또한 발광적층체(110) 및 전극패드부(160)를 전기적으로 분리하기 위하여 식각이 진행된 발광적층의 내측면에 절연층(170)을 형성할 수 있다.
도 9는 발광 적층체(110)의 일 모서리를 식각하여 제 2 전극층(120)의 노출 영역(114)이 모서리에 형성되는 예를 도시한 것이다. 발광 적층체(110)의 중앙부를 식각하는 경우 도 4에 도시된 바와 같은 형태의 반도체 발광소자를 제조할 수 있다.
도 10는 본 발명의 다른 실시예에 따른 반도체 발광소자의 제조방법을 나타내는 단면도로써, 보다 구체적으로는 도 7 및 도 8에 도시된 반도체 발광소자의 제 조방법을 나타낸다. 상기 도 9를 참조하여 설명한 실시예와 동일한 구성요소에 대하여는 그 설명을 생략하기로 한다.
우선, 도 10a에 도시되 바와 같이 부도전성 기판(380)상에 제 1 도전형 반도체층(311), 활성층(312), 제 2 도전형 반도체층(313), 제 2 전극층(320)을 순차적으로 적층한다.
상기 제 2 전극층(320)은 상기 제 1 도전형 반도체층(311), 활성층(312) 및 제 2 도전형 반도체층(313)의 식각에 의하여 노출될 영역에 식각 저지층(321)을 형성하면서 적층된다. 이때, 노출 영역(314)을 형성하기 위한 발광 적층체(310)의 식각 전에, 도 10a에 도시된 바와 같이 제 2 도전형 반도체층(313), 활성층(312) 및 제 1 도전형 반도체층(311)의 일 영역을 1차로 먼저 식각한다. 상기 1차로 식각되어 노출된 제 2 도전형 반도체층(313), 활성층(312) 및 제 1 도전형 반도체층(311)에 식각 저지층(321)을 확장하여 형성한다.
이러한 경우, 도 10c에 도시된 바와 같이 제 2 전극층(320)에 노출 영역(314)을 형성하기 위한 발광 적층체(310)의 식각시 제 1 도전형 반도체층(311)만을 식각할 수 있게 되어, 활성층을 보호하는 추가적인 효과를 얻을 수 있다.
다음으로, 도 10b에 도시된 바와 같이 제 2 전극층(320) 상에 절연층(330), 제 1 전극층(340), 및 도전성 기판(350)을 형성한다.
이 경우, 상기 제 1 전극층(340)은 상기 제 1 도전형 반도체층(311)에 전기적으로 접속하기 위하여, 상기 제 2 도전형 반도체층(313) 및 활성층(312)과는 전기적으로 절연되어 제 1 전극층(340)의 일면으로부터 제 1 도전형 반도체층(311)의 일부 영역까지 연장된 하나 이상의 콘택 홀(341)을 포함하도록 형성한다. 이 때, 콘택 홀(341)은 제 1 도전형 반도체층(311)의 전류분산을 위한 것이므로 제 2 도전형 반도체층(313) 및 활성층(312)과는 전기적으로 분리될 필요가 있다. 따라서, 절연층(330)은 콘택 홀(341)의 둘레를 감싸면서 연장될 수 있다.
다음으로, 도 10c에 도시된 바와 같이(도 10b를 뒤집어 도시) 제 2 전극층(320)상에 제 2 도전형 반도체층과의 계면 중 일부가 노출되도록 노출 영역(314)을 형성한다. 우선, 부도전성 기판(380)을 제거하고, 제 1 도전형 반도체층(311)을 식각한다. 상술한 바와 같이 도 10a에서 활성층(312) 및 제 2 도전형 반도체층(313)의 식각은 수행되었으므로, 제 1 도전형 반도체층의 식각만으로 노출 영역(314)이 형성될 수 있다.
상술한 바와 같이, 발광 적층체(310)의 식각시 제 2 전극층(320)의 노출 영역(314)에는 식각 저지층(321)이 형성되어, 식각이 용이하게 진행될 수 있다. 또한, 상기 도 10a에서 진행된 1차 식각으로 인하여 제 1 도전형 반도체층(311)의 식각만 진행되어 활성층을 보호하는 효과가 있다.
다음으로, 도 10d에 도시된 바와 같이 제 2 전극층(320)과 외부전원과의 연결을 위하여 노출 영역(314)상에 형성되는 식각 저지층(321)의 일 영역을 제거할 수 있다. 이때, 식각 저지층(321)이 제거된 영역에는 제 2 전극층과 전기적으로 연결되도록 전극 패드부(360)를 형성할 수 있다. 이 경우, 도 9의 공정과는 달리 제 1 도전형 반도체층(311)만 노출되므로, 전극패드부(360)와 전기적으로 분리하기 위한 절연층의 형성을 요하지 않는다.
본 발명에 따른 반도체 발광소자(100, 200, 300)를 실장하는 경우, 도전성 기판(150, 250, 350)은 제1리드프레임과 전기적으로 연결되고, 전극 패드부(160, 260, 360)는 와이어 등을 통하여 제2리드프레임과 전기적으로 연결된다. 즉, 다이본딩 형식 및 와이어 본딩 형식을 혼용하여 실장될 수 있어 발광효율을 최대한 보장할 수 있으면서도 비교적 저비용으로 공정수행이 가능하다.
도 11은 발광면의 전류밀도와 발광효율의 관계를 도시하는 그래프를 나타내는 도면이다. 그래프에서 전류밀도가 약 10A/cm2이상인 경우, 전류밀도가 작은 경우에는 발광효율이 높고, 전류밀도가 큰 경우에는 발광효율이 낮은 경향을 나타낸다.
도 11을 참조하면, 발광면적이 높을수록 발광효율이 높아지나, 발광면적을 확보하기 위하여는 분포된 전극의 면적이 감소되어야 하므로 발광면의 전류밀도는 감소하는 경향을 나타낸다. 이러한 발광면에서의 전류밀도의 감소는 반도체 발광소자의 전기적 특성을 해칠 수 있다는 문제점이 있다.
그러나, 이러한 문제점은 본 발명에서의 콘택 홀을 이용한 전류분산의 확보 를 통하여 해소가 가능하다. 따라서, 전류밀도가 감소하여 발생할 수 있는 전기적 특성상의 문제점은 발광표면까지 형성되지 않고 그 내부에 형성되어 전류분산을 담당하는 콘택 홀을 형성하는 방법을 통하여 극복될 수 있다. 따라서, 본 발명에 따른 반도체 발광소자는 원하는 전류분산정도를 획득하면서 최대의 발광면적을 확보하여 바람직한 발광효율을 얻을 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니라, 첨부된 청구범위에 의해 해석되어야 한다. 또한, 본 발명에 대하여 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당해 기술분야의 통상의 지식을 가진 자에게 자명할 것이다.
도 1은 본 발명의 일 실시 형태에 따른 반도체 발광소자의 사시도이고, 도 2는 도 1의 반도체 발광소자의 상부평면도이며, 도 3은 도 2에 도시된 반도체 발광소자의 A-A'선에서의 단면도이다.
도 4는 본 발명의 다른 실시 형태에 따른 반도체 발광소자의 사시도이고, 도 5는 도 4의 반도체 발광소자의 상부평면도이며, 도 6은 도 4에 도시된 반도체 발광소자의 A-A'선에서의 단면도이다.
도 7은 본 발명의 또 다른 실시 형태에 따른 반도체 발광소자의 사시도이고, 도 8은 도 7의 반도체 발광소자의 단면도이다.
도 9a 내지 9d는 본 발명의 일 실시 형태에 따른 반도체 발광소자의 제조방법을 나타내는 공정별 단면도이다.
도 10a 내지 10d는 본 발명의 다른 실시 형태에 따른 반도체 발광소자의 제조방법을 나타내는 공정별 단면도이다.
도 11은 발광면의 전류밀도와 발광효율의 관계를 도시하는 그래프를 나타내는 도면이다.
<도면의 주요부분에 대한 부호의 설명>
100: 반도체 발광소자 111: 제 1 도전형 반도체층
112: 활성층 113: 제 2 도전형 반도체층
114: 노출 영역 120: 제 2 전극층
130: 절연층 140: 제 1 전극층
141: 콘택 홀 150: 도전성 기판
160: 전극 패드부
Claims (13)
- 제 1 도전형 반도체층, 활성층, 제 2 도전형 반도체층, 제 2 전극층, 절연층, 및 도전성 기판이 순차 적층된 반도체 발광소자로서,상기 도전성 기판은 상기 제 1 도전형 반도체층에 전기적으로 접속하기 위하여, 상기 제 2 도전형 반도체층 및 활성층과는 전기적으로 절연되어 상기 도전성 기판의 일면으로부터 제 1 도전형 반도체층의 일부 영역까지 연장된 하나 이상의 콘택 홀을 포함하고,상기 제 2 전극층은 상기 제 2 도전형 반도체층과의 계면 중 일부가 노출된 영역을 포함하고, 상기 노출 영역에는 식각 저지층이 형성되는 것을 특징으로 하는 반도체 발광소자.
- 제 1 항에 있어서,상기 절연층 및 상기 도전성 기판 사이에 제 1 전극층을 포함하고, 상기 콘택 홀은 상기 제 1 전극층의 일면으로부터 제 1 도전형 반도체층의 일부 영역까지 연장되는 것을 특징으로 하는 반도체 발광소자.
- 제 1 항에 있어서,상기 제 2 전극층은 Ag, Al, 및 Pt로 이루어진 군으로부터 선택되는 하나 이상의 금속을 포함하는 것을 특징으로 하는 반도체 발광소자.
- 제 1 항에 있어서,상기 식각 저지층은 SiH4, SiN, SiON, 및 SiO2로 이루어진 군으로부터 선택된 하나 이상의 절연물질로 형성되는 것을 특징으로 하는 반도체 발광소자.
- 제 1 항에 있어서,상기 노출 영역에는 상기 식각 저지층을 관통하여 제 2 전극층과 전기적으로 연결되는 전극 패드부를 포함하는 것을 특징으로 하는 반도체 발광소자.
- 제 1 항에 있어서,상기 제 2 전극층의 노출 영역은 상기 반도체 발광소자의 모서리에 형성되는 것을 특징으로 하는 반도체 발광소자.
- 제 1 항에 있어서,상기 제 2 전극층의 노출 영역은 반도체 발광소자의 중앙부에 형성되는 것을 특징으로 하는 반도체 발광소자.
- 제 1 항에 있어서,상기 제 2 전극층의 노출 영역은 내측면에 절연층이 형성되는 것을 특징으로 하는 반도체 발광소자.
- 제 1 항에 있어서,상기 식각 저지층은 제 2 전극층의 노출 영역에서부터 식각되는 제 2 도전형 반도체층 및 활성층의 측면으로 확장되어 있는 것을 특징으로 하는 반도체 발광소자.
- 부도전성 기판상에 제 1 도전형 반도체층, 활성층, 제 2 도전형 반도체층, 제 2 전극층을 순차 적층하되, 상기 제 2 전극층은 상기 제 1 도전형 반도체층, 활성층 및 제 2 도전형 반도체층의 식각에 의하여 노출될 영역에 식각 저지층을 형성하면서 적층되는 제 1 단계;상기 제 2 전극층 상에 절연층 및 도전성 기판을 형성하되, 상기 도전성 기판은 상기 제 1 도전형 반도체층에 전기적으로 접속하기 위하여, 상기 제 2 도전형 반도체층 및 활성층과는 전기적으로 절연되어 상기 도전성 기판의 일면으로부터 제 1 도전형 반도체층의 일부 영역까지 연장된 하나 이상의 콘택 홀을 포함하도록 형성하는 제 2 단계; 및상기 부도전성 기판을 제거하고, 상기 제 2 전극층과 제 2 도전형 반도체층과의 계면 중 일부가 노출되도록 제 2 전극층에 노출 영역을 형성하는 제 3 단계를 포함하는 반도체 발광소자의 제조방법.
- 삭제
- 삭제
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090110315A KR101411256B1 (ko) | 2009-11-16 | 2009-11-16 | 반도체 발광소자 및 그의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090110315A KR101411256B1 (ko) | 2009-11-16 | 2009-11-16 | 반도체 발광소자 및 그의 제조방법 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080122094 Division | 2008-11-14 | 2008-12-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100063650A KR20100063650A (ko) | 2010-06-11 |
| KR101411256B1 true KR101411256B1 (ko) | 2014-06-26 |
Family
ID=42363568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090110315A KR101411256B1 (ko) | 2009-11-16 | 2009-11-16 | 반도체 발광소자 및 그의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101411256B1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101683583B1 (ko) * | 2010-07-21 | 2016-12-07 | 엘지이노텍 주식회사 | 발광 소자 |
| KR101692410B1 (ko) * | 2010-07-26 | 2017-01-03 | 삼성전자 주식회사 | 발광소자 및 그 제조방법 |
| KR101675583B1 (ko) * | 2010-08-25 | 2016-11-11 | 엘지이노텍 주식회사 | 발광 소자 |
| KR102347456B1 (ko) * | 2015-03-09 | 2022-01-07 | 서울바이오시스 주식회사 | 반도체 발광소자 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5453405A (en) | 1991-01-18 | 1995-09-26 | Kopin Corporation | Method of making light emitting diode bars and arrays |
| JP2008198998A (ja) | 2007-02-13 | 2008-08-28 | Samsung Electro-Mechanics Co Ltd | 半導体発光素子 |
| WO2008131735A1 (de) | 2007-04-26 | 2008-11-06 | Osram Opto Semiconductors Gmbh | Optoelektronischer halbleiterkörper und verfahren zur herstellung eines solchen |
-
2009
- 2009-11-16 KR KR1020090110315A patent/KR101411256B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5453405A (en) | 1991-01-18 | 1995-09-26 | Kopin Corporation | Method of making light emitting diode bars and arrays |
| JP2008198998A (ja) | 2007-02-13 | 2008-08-28 | Samsung Electro-Mechanics Co Ltd | 半導体発光素子 |
| WO2008131735A1 (de) | 2007-04-26 | 2008-11-06 | Osram Opto Semiconductors Gmbh | Optoelektronischer halbleiterkörper und verfahren zur herstellung eines solchen |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20100063650A (ko) | 2010-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100891761B1 (ko) | 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지 | |
| US8946760B2 (en) | Semiconductor light emitting device and fabrication method thereof | |
| US11251167B2 (en) | Multi-junction LED with eutectic bonding and method of manufacturing the same | |
| KR100849826B1 (ko) | 발광소자 및 이를 포함하는 패키지 | |
| US9300111B2 (en) | Semiconductor light emitting device | |
| KR101978968B1 (ko) | 반도체 발광소자 및 발광장치 | |
| US8901586B2 (en) | Light emitting device and method of manufacturing the same | |
| JP6706900B2 (ja) | 発光素子及び照明システム | |
| KR101047720B1 (ko) | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 | |
| US20130015465A1 (en) | Nitride semiconductor light-emitting device | |
| JP2016039365A (ja) | 発光素子及び照明システム | |
| WO2007111432A1 (en) | Light emitting device having zener diode therein and method of fabricating the same | |
| KR101411256B1 (ko) | 반도체 발광소자 및 그의 제조방법 | |
| US20130221398A1 (en) | Semiconductor light emitting device and fabrication method thereof | |
| EP2482318B1 (en) | Light emitting device | |
| KR20120039587A (ko) | 웨이퍼 레벨 발광다이오드 패키지 | |
| KR20110132160A (ko) | 반도체 발광 소자 및 그 제조방법 | |
| KR20110085726A (ko) | 반도체 발광소자 및 이를 제조하는 방법 | |
| KR101784417B1 (ko) | 발광 디바이스 및 그 제조방법 | |
| KR100887072B1 (ko) | 반도체 발광소자, 및 이를 이용한 반도체 발광소자 패키지 | |
| US10672945B2 (en) | Method for manufacturing light emitting device | |
| KR101688379B1 (ko) | 발광 디바이스 및 그 제조방법 | |
| KR100670929B1 (ko) | 플립칩 구조의 발광 소자 및 이의 제조 방법 | |
| KR20110082865A (ko) | 반도체 발광 소자 및 그 제조 방법 | |
| EP3376546A1 (en) | Ultraviolet light-emitting element and light-emitting element package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| PA0107 | Divisional application |
Comment text: Divisional Application of Patent Patent event date: 20091116 Patent event code: PA01071R01D |
|
| N231 | Notification of change of applicant | ||
| PN2301 | Change of applicant |
Patent event date: 20100319 Comment text: Notification of Change of Applicant Patent event code: PN23011R01D |
|
| PG1501 | Laying open of application | ||
| N231 | Notification of change of applicant | ||
| PN2301 | Change of applicant |
Patent event date: 20120628 Comment text: Notification of Change of Applicant Patent event code: PN23011R01D |
|
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20131202 Comment text: Request for Examination of Application Patent event code: PA02011R04I Patent event date: 20091116 Comment text: Divisional Application of Patent |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20131218 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20140613 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20140618 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20140619 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20220525 Start annual number: 9 End annual number: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20240527 Start annual number: 11 End annual number: 11 |