KR101409514B1

KR101409514B1 - 액정표시장치와 그의 구동방법

Info

Publication number: KR101409514B1
Application number: KR1020070054918A
Authority: KR
Inventors: 유용수
Original assignee: 엘지디스플레이 주식회사
Priority date: 2007-06-05
Filing date: 2007-06-05
Publication date: 2014-06-19
Anticipated expiration: 2027-06-05
Also published as: KR20080107064A

Abstract

본 발명은 액정표시장치 및 그의 구동방법에 관한 것이다.

본 발명에 의한 액정표시장치는 액정패널과, 액정패널에 게이트 신호를 인가하기 위한 게이트 드라이버와, 액정패널에 데이터 라인의 위치에 따라 가변적인 화소전압신호를 인가하기 위한 RC 지연보상 출력버퍼부를 포함하는 데이터 드라이버와, 게이트 드라이버 및 데이터 드라이버를 제어하기 위한 타이밍 제어부를 구비한다.

그리고 본 발명에 의한 액정표시장치의 구동방법은 1 스캔주기마다 화소전압신호의 일부를 캐패시터에 저장하는 단계와, 캐패시터에 저장된 전압을 상기 화소전압신호에 가하는 단계와, 데이터 라인의 위치에 따른 가변적인 보상전압을 상기 화소전압신호에 가하는 단계를 포함한다.

Description

액정표시장치와 그의 구동방법{Liquid Crystal Display And Method Of Dirving The Same}

도 1은 종래의 액정표시장치를 나타내는 도면.

도 2는 데이터 라인의 등가회로도.

도 3은 종래의 선-강조 전압을 나타내는 도면.

도 4는 본 발명에 의한 액정표시장치를 나타내는 도면.

도 5는 본 발명에 의한 데이터 드라이버를 나타내는 도면.

도 6은 본 발명에 의한 데이터 드라이브 집적회로를 나타내는 도면.

도 7은 본 발명에 의한 출력버퍼를 나타내는 회로도.

도 8은 출력버퍼의 제어신호를 나타내는 타이밍도.

도 9 내지 도 10은 제어신호의 타이밍에 따른 선-강조 전압 생성부의 등가회로도를 나타내는 도면.

본 발명은 액정표시장치 및 그의 구동방법에 관한 것으로, 특히 전압 불안정을 해소하면서 RC 지연에 의한 데이터 전압의 지연을 방지할 수 있는 액정표시장치 및 그의 구동방법에 관한 것이다.

액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하는 표시장치이다.

즉, 액정표시장치는 액정패널 내에 매트릭스 형태로 형성된 액정셀()에 박막트랜지스터(TFT)를 통해 충전되는 화소전압 신호에 따라 유전 이방성을 가지는 액정의 배열 상태를 가변시킴으로써 광투과율을 조절하여 계조를 구현한다.

계조표현을 위한 화소전압 신호는 도 1에 도시된 데이터 드라이버을 통하여 데이터 라인들을 경유하여 액정셀(7)에 인가된다.

이때, 화소전압신호를 인가하기 위한 데이터 라인은 도 2와 같은 등가회로로 표현할 수 있다. 이에 따라 데이터 드라이버에서 출력되는 화소전압신호(Vvideo)는 RC지연에 의해 데이터 라인을 경유하면서 지연되어 출력된다.

러한 RC 지연에 의한 화소전압신호가 지연되는 것을 방지하기 위한 방법으로 화소전압신호에 선-강조 전압(Pre-Emphasis Voltage)을 인가하는 방법의 액정표시장치 구동방법이 제안된 바 있다. 이는 출원번호(2002-76164)에 개시된 액정표시장치의 구동방법에 의한 것으로, 도 3과 같이 화소전압신호의 초기에 선-강조 전압을 인가함으로써 RC 지연에 의해 화소전압신호가 지연되는 것을 방지하는 방법이다.

하지만 종래의 선-강조 전압을 인가하는 방법은 모든 화소에 같은 크기의 선 -강조 전압을 인가하기 때문에 모든 화소들 간에 RC 지연을 개선하는 점과 전압 안정화를 동시에 이루기에는 난점이 있었다. 이는 액정패널 각각의 화소는 데이터 드라이버로부터 거리가 일정치 않기 때문에 RC 지연에 의해 화소전압신호가 지연되는 정도도 다르게 되는데, 화소전압신호의 지연을 보상하기 위해 인가되는 선-강조 전압의 크기는 동일하기 때문이다.

즉, 도 1에서 보는 것처럼 데이터 드라이버에서 가까운 A 지점과 데이터 드라이버에서 먼 B 지점은 RC 부하의 차이가 다르고 이에 따라 화소전압신호가 지연되는 정도도 다르다. 예컨대, 데이터 드라이버에서 먼 B 지점은 RC 부하가 크기 때문에 선-강조 전압을 B 지점에 맞추어서 인가하면 A 지점에서는 오히려 전압 안정화에 지장을 초래한다. 또는, A 지점의 RC 부하에 대응하여 선-강조 전압의 크기를 설정하면, B 지점에서는 RC 지연에 의한 화소전압신호의 지연을 보상하기에 부족하다.

이러한 현상은 액정표시장치가 대화면화 되면서 액정셀의 수가 늘어나고 그에 따라 데이터 라인 상에서 RC 부하의 차이도 커지기 때문에, 전압 안정화와 화소전압신호의 지연의 보상을 같이 이루기에는 더욱 큰 난점이 있다.

따라서, 본 발명의 목적은 전압 불안정을 해소하면서 RC 지연에 의한 데이터 전압의 지연을 방지할 수 있는 액정표시장치 및 그의 구동방법을 제공하는 것이다.

상기 목적을 달성하기 위하여, 본 발명에 의한 액정표시장치는 액정패널과, 액정패널에 게이트 신호를 인가하기 위한 게이트 드라이버와, 액정패널에 데이터 라인의 위치에 따라 가변적인 화소전압신호를 인가하기 위한 RC 지연보상 출력버퍼부를 포함하는 데이터 드라이버와, 게이트 드라이버 및 데이터 드라이버를 제어하기 위한 타이밍 제어부를 구비한다.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 도 4 내지 도 10을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.

도 4는 본 발명에 의한 액정표시장치를 나타내는 도면이다.

도 4를 참조하면, 본 발명에 의한 액정표시장치는 액정셀들이 매트릭스 형태로 배열된 액정패널(102)과, 액정패널(102)의 게이트라인들(GL1 내지 GLn)을 구동하기 위한 게이트 드라이버(106)와, 액정패널(102)의 데이터라인들(DL1 내지 DLm)을 구동하기 위한 데이터 드라이버(104)와, 게이트 드라이버(106)와 데이터 드라이버(104)를 제어하기 위한 타이밍 제어부(108)를 구비한다.

액정패널(102)은 게이트라인들(GL1 내지 GLn)과 데이터라인들(DL1 내지 DLm)의 교차부마다 형성된 박막트랜지스터(TFT)와, 박막트랜지스터(TFT)와 접속된 액정셀(107)을 구비한다. 박막트랜지스터(TFT)는 게이트라인(GL)으로부터의 스캔신호, 즉 게이트 하이전압(VGH)이 공급되는 경우 턴-온되어 데이터라인(DL)으로부터의 화소신호를 액정셀(107)에 공급한다. 그리고, 박막트랜지스터(TFT)는 게이트라인(GL)으로부터 게이트 로우전압(VGL)이 공급되는 경우 턴-오프되어 액정셀(107)에 충전된 화소신호가 유지되도록 한다.

액정셀(107)은 등가적으로 액정용량 커패시터로 표현되며, 액정을 사이에 두고 대면하는 공통전극과 박막트랜지스터(TFT)에 접속된 화소전극을 포함한다. 그리고, 액정셀(107)은 충전된 화소전압신호가 다음 화소전압신호가 충전될 때까지 안정적으로 유지되도록 스토리지 커패시터를 더 구비한다. 스토리지 커패시터는 화소전극과 이전단 게이트 라인 사이에 형성된다. 이러한 액정셀(107)은 박막트랜지스터(TFT)를 통해 충전되는 화소전압신호에 따라 유전 이방성을 가지는 액정의 배열 상태가 가변하여 광투과율을 조절함으로써 계조를 구현한다.

타이밍 제어부(108)는 도시되지 않은 비디오 카드로부터 공급되는 동기신호(V, H)를 이용하여 게이트 제어신호들(GSP, GSC, GOE) 및 데이터 제어신호들(SSP, SSC, SOE, POL)을 발생한다. 게이트 제어신호들(GSP, GSC, GOE)은 게이트 드라이버(106)로 공급되어 게이트 드라이버를 제어하게 되고, 데이터 제어신호들(SSP, SSC, SOE, POL)은 데이터 드라이버(104)로 공급되어 데이터 드라이버를 제어하게 된다. 아울러, 타이밍 제어부(108)는 적색(R), 녹색(G) 및 청색(B)의 화소 데이터(VD)를 정렬하여 데이터 드라이버(104)로 공급한다.

데이터 드라이버(104)는 수평기간마다 1라인분씩의 화소신호를 데이터라인들(DL1 내지 DLm)에 공급하기 위한 것으로, 특히 RC 지연 보상 출력 버퍼부()를 포함하는 것을 특징으로 한다.

이를 위해, 데이터 드라이버(104)는 도 5와 같이 다수의 데이터 IC(116)들을 구비한다. 데이터 IC(116)들은 타이밍 제어부(108)로부터 공급되는 데이터 제어 신호들(SSP, SSC, SOE, POL)에 응답하여 데이터라인들(DL1 내지 DLm)에 화소신호를 공급한다. 이때, 데이터 IC(116)들은 타이밍 제어부(108)로부터의 화소 데이터(VD)를 감마전압 발생부(도시되지 않음)로부터의 감마전압을 이용하여 아날로그 화소신호로 변환하여 출력한다.

이러한 데이터 IC를 도 6을 참조하여 살펴보면 다음과 같다.

데이터 IC들(116) 각각은 도 6에 도시된 바와 같이 순차적인 샘플링신호를 공급하는 쉬프트 레지스터부(134)와, 샘플링신호에 응답하여 화소 데이터(VD)를 순차적으로 래치하여 동시에 출력하는 래치부(136)와, 래치부(136)로부터의 화소 데이터(VD)를 화소전압신호로 변환하는 디지털-아날로그 변환부 (이하, "DAC부"라 함)(138)와, DAC(138)로부터의 화소전압신호를 완충하고 RC 지연 보상을 위한 출력 버퍼부(146)를 구비한다. 또한, 데이터 IC(116)는 타이밍 제어부(108)로부터 공급되는 각종 제어신호들(SSP, SSC, SOE, REV, POL 등)과 화소 데이터(VD)를 중계하는 신호 제어부(120)를 추가로 구비한다.

신호제어부(120)는 타이밍 제어부(도시하지 않음)로부터의 각종 제어신호 들(SSP, SSC, SOE, REV, POL 등)과 화소 데이터(VD)가 해당 구성요소들로 출력되도록 제어한다.

쉬프트 레지스터부(134)에 포함된 쉬프트 레지스터들은 신호제어부(120)로부터의 소스 스타트 펄스(SSP)를 소스 샘플링 클럭신호(SSC)에 따라 순차적으로 쉬프트시켜 샘플링신호로 출력한다.

래치부(136)는 쉬프트 레지스터부(134)로부터의 샘플링신호에 응답하여 신호 제어부(120)로부터의 화소 데이터(VD)를 일정단위씩 순차적으로 샘플링하여 래치한다. 이를 위하여 래치부(136)는 i(i는 자연수)개의 화소 데이터(VD)를 래치하기 위해 i개의 래치들로 구성되고, 래치들 각각은 화소 데이터(VD)의 비트수에 대응하는 크기를 갖는다.

이어서, 래치부(136)는 신호 제어부(120)로부터의 소스 출력 이네이블신호(SOE)에 응답하여 래치된 i개의 화소 데이터들(VD)을 동시에 출력한다 . 이 경우, 래치부(136)는 데이터반전 선택신호(REV)에 응답하여 트랜지션 비트수가 줄어들도록 변조된 화소 데이터(VD)들을 복원시켜 출력한다. 이는 타이밍 제어부(108)에서 데이터전송시 전자기적 간섭(EMI)을 최소화하기 위하여 트랜지션되는 비트수가 기준치를 넘어서는 화소 데이터(VD)들은 트랜지션 비트수가 줄어들게끔 변조하여 공급하기 때문이다.

DAC부(138)는 래치부(136)로부터의 화소 데이터(VD)를 동시에 정극성 및 부극성 화소전압신호로 변환하여 출력한다.

RC 지연보상 출력버퍼부(114)에 포함되는 i개의 출력버퍼들은 i개의 데이터 라인들(D1 내지 Di)들에 직렬로 각각 접속되어진 전압추종기(Voltage follower) 등으로 구성된다. 이러한 출력버퍼들은 DAC부(138)로부터의 화소전압신호들을 신호완충하여 데이터라인들(DL1 내지 DLi)에 공급한다. 특히, RC 지연보상 출력버퍼부 출력버퍼부(114)는 데이터 라인상에서 RC 부하의 정도에 따라서 화소전압신호들의 지연을 보상한다.

도 7은 데이터 라인의 수만큼 형성된 RC 지연보상 출력버퍼부(114)의 출력단 중 하나의 출력단을 나타내는 회로도이다.

도 7을 참조하면, RC 지연보상 출력버퍼부(114)는 선-강조 전압 생성부(120)와 선-강조 전압 보상부(122)를 포함한다.

선-강조 전압 생성부(120)는 하나의 연산증폭기(150)와 두 개의 캐패시터()를 포함하고, 제1 내지 제6 스위치(S1~S2)의 제어로 화소전압 입력단(Vin)을 통하여 인가되는 화소전압신호에 선-강조 전압을 더한다.

화소전압 입력단(Vin)은 제1 스위치(S1)를 통하여 연산증폭기(150)의 반전 단자()와 연결된다.

제1 캐패시터(C1)는 화소전압 입력단(Vin)과 제1 스위치(S1) 사이에 형성된 제1 노드(n1)에서 분기되어 제2 및 제3 스위치(S2,S3)를 통하여 연결된다.

그리고, 제2 캐패시터(C2)는 제2 및 제3 스위치(S2,S3) 사이에 형성된 제2 노드(n2)에서 분기되고, 제4 스위치(S4)를 통하여 연산증폭기(150)의 비반전 단자(-)와 연결된다.

제2 캐패시터(C2)와 제4 스위치(S4) 사이에 형성된 제3 노드(n3)는 제5 스위 치(S5)를 통하여 연산증폭기(150)의 반전 단자(+)와 연결된다.

선-강조 전압 보상부(122)는 선-강조 전압 생성부(120)에서 생성되는 선-강조 전압에 데이터 라인의 위치에 따라서 추가적인 전압값을 보상하기 위한 것이다. 선-강조 전압 보상부(122)는 하나의 카패시터와 두 개의 2-to-1 MUX로 구성된다.

제1 MUX(140a) 및 제2 MUX(140b)는 보상전압 생성부(160)에서 생성된 보상전압(ref)을 제3 캐패시터(C3)에 충전시켜서 선-강조전압 생성부(120)에서 생성된 선-강조전압에 추가적으로 인가하기 위한 것이다. 즉, 선-강조전압 생성부(120)에서 선-강조전압을 생성하는 스위치 타이밍에 맞추어 보상전압(ref)을 선택하도록 MUX에 인가되는 스위치 신호를 선택한다.

이러한 선-강조 전압 생성부(120)와 선-강조 전압 보상부(122)의 동작과정을 스위치 신호 타이밍도인 도 8을 참조하여 설명하면 다음과 같다.

도 8에 도시된 제어신호들(Ctrl1~Ctrl3)은 제1 내지 제6 스위치(S1~S6) 및 두 개의 MUX의 선택신호들이다. 좀 더 자세히 살펴보면 제1 제어신호(Ctrl1)는 제1, 제3 및 제4 스위치(S1,S3,S4)의 동작을 제어하고, 제2 제어신호(Ctrl2)는 제2 및 제5 스위치(S2,S5)의 동작을 제어하고, 제3 제어신호(Ctrl3)는 제6 스위치(S6)의 동작을 제어한다. 그리고, 제1 및 제2 제어신호(Ctrl1,Ctrl2)는 MUX의 선택신호로 인가된다.

본 발명에 의한 RC 지연보상 출력버퍼부(114)는 먼저 't0' 기간동안 제1 제어신호(Ctrl1)에 의하여 제1, 제3 및 제4 스위치(S1,S3,S4)가 턴-온 된다. 이에 따라, 선-강조 전압 생성부는 도 9와 같은 등가회로도로 표현할 수 있다. 즉, 화 소전압신호(Vvideo)는 출력버퍼로 증폭되어 출력되고, 출력된 화소전압신호(Vvideo)는 직렬로 연결된 제1 및 제2 캐패시터(C1,C2)에 저장된다. 이때 제1 및 제2 캐패시터(C1,C2)에 저장되는 전압의 크기는 다음의 수학식1 에 의해 설정된다.

즉, 제1 및 제2 캐패시터(C1,C2)의 비를 조절하여 선-강조 전압 생성부(120)에서 생성되는 선-강조 전압의 크기를 설정할 수 있다. 이때 선-강조 전압 생성부(120)에서 생성되는 선-강조 전압의 크기는 데이터 드라이버(104)에서 가까운 곳에 위치한 화소셀에 대응되는 전압값을 인가한다. 이는 데이터 드라이버(104)에서 가까운 곳에 위치하는 화소셀에 위치한 데이터 라인에서는 RC지연이 비교적 크지 않기 때문에 RC지연이 큰 데이터 라인에 대응하여 선-강조 전압을 인가하면 전압이 불안정할 수 있기 때문이다.

그리고, 't0' 기간동안 선-강조 전압 보상부(122)에서는 선-강조 전압 보상부(122)의 제1 MUX(140a)는 제1 제어신호(Ctrl1)를 선택하여 제7 스위치(S7)를 턴-온 시키고, 제1 MUX(140a)는 제1 제어신호(Ctrl1)를 선택하여 제8 스위치(S8)를 턴-온 시킴에 따라 제6 노드(n6)는 GND로 방전된다.

그리고, 't1' 기간동안에는 제2 제어신호(Ctrl2)에 의해 제4 및 제5 스위치(S4,S5)가 턴-온 되고, 이때 선-강조 전압 생성부(120)는 도 10과 같은 등가회로 로 표현된다. 이에 따라 선-강조 전압이 저장되어 있던 제1 캐패시터(C1) 양단의 전압이 화소전압신호 입력단()을 경유한 화소전압신호(Vvideo)에 더하여진다.

그리고, 선-강조 전압 보상부(122)에서 생성된 보상 전압이 더해진다. 이를 좀 더 자세히 설명하면, 제2 제어신호(Ctrl2)에 의해 제1 MUX(140a)는 제7 스위치(S7)를 턴-온 시키고, 이에 따라 보상전압 생성부()에서 생성된 보상전압(ref)이 제6 노드(n6)에 충전된다.

이때, 제6 노드(n6)에 충전되는 보상전압(ref)은 데이터 드라이버(104)의 위치에 따라서 달라진다. 즉, 보상전압 생성부(160)는 수직동기신호(Vsync)의 sync 구간에서 카운터(counter)는 '0'으로 리셋되고, 데이터 인에비블(DE) 신호가 상승할때 마다 카운터(counter)는 출력값을 증가시킨다. 이에 따라 디지털-아날로그-컨버터(DAC)는 출력 전압인 보상전압을 상승시킨다. 다시 말해 데이터 드라이버(104)에서 게이트 라인과 대응되는 화소셀에 인가되는 보상전압(ref)이 상승한다.

즉, 't1' 기간에서는 선-강조 전압 생성부(120)에서 생성된 선-강조 전압에 데이터 드라이버(104)와의 거리에 비례하는 크기를 가지는 보상전압(ref)이 화소전압신호(Vvideo)에 더하여 진다. 이에 따라 종래의 획일적인 값의 선-강조 전압을 인가할 경우 발생하는 전압 불안정을 해결하면서, RC 지연에 대한 효과적인 보상전압을 인가할 수 있다.

그리고, 't2' 기간에서는 제1 및 제3 제어신호에 의하여 제1, 제3, 제4 및 제6 스위치(S6) 턴-온 되면서, 선-강조 전압 생성부(120)는 도 11과 같은 등가회로 로 표현된다. 이에 따라, 선-강조 전압이 저장된 제1 캐패시터(C1)는 단락되어 완전히 방전된다. 또한, 선-강조 전압 보상부(122)의 제1 MUX(140a)는 제1 제어신호(Ctrl1)를 선택하여 제7 스위치(S7)를 턴-온 시키고, 제1 MUX(140a)는 제1 제어신호(Ctrl1)를 선택하여 제8 스위치(S8)를 턴-온 시킴에 따라 제3 캐패시터(C3)에 충전된 보상전압(ref)은 GND로 방전된다.

이에 따라, 't2' 기간에서는 선-강조 전압이나 보상전압이 제거된 화소전압신호(Vvideo)만이 출력버퍼를 통하여 출력된다.

상술한 방법은 POL 신호가 하이(high) 신호인 경우에 선-강조 전압을 인가하는 방법을 설명하였다. 이와 마찬가지로 POL 신호가 로우(low)일 경우에는 선-강조 전압 보상부(122)의 선-강조 전압 보상부(122)의 제1 및 제2 MUX(140b)의 스위칭 역할이 반대로 되며, 기본 원리는 상술한 방법과 동일하다.

상술한 바와 같이, 본 발명에 의한 액정표시장치 및 이의 구동방법에 의하면 화소전압신호에 선-강조 전압을 인가함으로써 RC 지연에 의해 데이터 전압이 지연되는 것을 방지할 수 있다. 특히, 선-강조 전압에 데이터 라인의 위치에 따라 가변적인 보상전압을 인가함으로써 획일적인 선-강조 전압을 인가함에 따라 발생하는 전압 불안정을 해소할 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발 명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims

액정패널;

상기 액정패널에 게이트 신호를 인가하기 위한 게이트 드라이버;

상기 액정패널에 데이터 라인의 위치에 따라 가변적인 화소전압신호를 인가하기 위한 RC 지연보상 출력버퍼부를 포함하는 데이터 드라이버; 및

상기 게이트 드라이버 및 데이터 드라이버를 제어하기 위한 타이밍 제어부;를 구비하고,

상기 RC 지연보상 출력버퍼부는,

상기 화소전압신호의 일부의 전압을 상승시키는 선-강조 전압을 생성하기 위한 선-강조 전압 생성부;

상기 선-강조 전압을 상승시키기 위한 상기 데이터 라인의 위치에 따라 가변적인 값을 가지는 보상전압을 생성하는 선-강조 전압 보상부를 구비하고,

선-강조 전압 보상부는,

데이터 라인의 위치에 따라 가변적인 값을 가지는 보상전압을 생성하는 보상전압 생성부를 포함하고,

상기 보상전압 생성부는,

데이터 인에이블 신호에 의해 카운트되어 데이터 라인의 위치에 따라서 가변적인 보상전압을 생성하는 것을 특징으로 하는 액정표시장치.
삭제
제 1 항에 있어서,

상기 선-강조 전압 생성부는

화소전압 입력단과 제1 스위치를 통하여 연결되는 연산증폭기;

화소전압 입력단과 제1 스위치 사이에 형성된 제1 노드에서 분기되어 제2 및 제3 스위치를 통하여 연결되는 제1 캐패시터;

상기 제2 및 제3 스위치 사이에 형성된 제2 노드에서 분기되고, 제4 스위치를 통하여 상기 연산증폭기의 비반전 단자와 연결되는 제2 캐패시터;

상기 제2 캐패시터와 상기 제4 스위치 사이에 형성된 제3 노드와 상기 연산증폭기의 반전 단자를 연결하는 제5 스위치;

상기 제2 노드와 상기 제2 캐패시터 사이에 형성된 제4 노드와, 상기 제4 스위치와 상기 연산증폭기의 비반전 단자 사이에 형성된 제5 노드 사이에 형성된 제6 스위치를 구비하는 것을 특징으로 하는 액정표시장치.
제 3 항에 있어서,

상기 제1, 제3 및 제4 스위치는 제1 기간동안 제1 제어신호에 의해 턴-온 되어 상기 화소전압신호를 상기 연산증폭기에 출력하고,

상기 제2 및 제5 스위치는 제2 기간동안 제2 제어신호에 의해 턴-온 되어 상기 선-강조 전압이 더하여진 화소전압신호를 상기 연산증폭기에 출력하고,

상기 제6 스위치는 제3 기간동안 제3 제어신호에 의해 상기 제1, 제2, 제3 및 제4 스위치와 같이 턴-온 되어 상기 화소전압신호를 상기 연산증폭기에 출력하는 것을 특징으로 하는 액정표시장치.
제 4 항에 있어서,

상기 선-강조 전압 보상부는

상기 보상전압을 충전하기 위한 제3 캐패시터;

상기 제3 캐패시터에 충전된 전압을 방전시키기 위한 접지부;

상기 보상전압 생성부와 상기 제3 캐패시터 사이에 형성된 제7 스위치;

상기 제3 캐패시터와 상기 접지부 사이에 형성된 제8 스위치;를 구비하는 것을 특징으로 하는 액정표시장치.
제 5 항에 있어서,

상기 선-강조 전압 보상부는

극성반전신호가 하이일 경우 상기 제2 기간동안

상기 제7 스위치를 턴-온 시키는 제1 MUX;

상기 제8 스위치를 턴-오프 시키는 제2 MUX를 더 구비하는 것을 특징으로 하는 액정표시장치.
제 6 항에 있어서,

상기 선-강조 전압 보상부는

극성반전신호가 로우일 경우 상기 제2 기간동안 제7 스위치를 턴-오프시키고, 제8 스위치를 턴-온 시키는 것을 특징으로 하는 액정표시장치.
제 5 항에 있어서,

상기 보상전압 생성부는

수직동기신호에 의해 리셋되는 액정표시장치.
출력버퍼에서 출력하는 화소전압신호를 데이터 라인을 통하여 화소셀에 인가하는 액정표시장치의 구동방법에 있어서,

상기 화소전압신호의 일부의 전압을 상승시키는 선-강조 전압을 생성하는 단계;

상기 선-강조 전압을 상승시키기 위한 상기 데이터 라인의 위치에 따라 가변적인 값을 가지는 보상전압을 보상전압 생성부가 생성하는 단계;

상기 보상전압 생성부는

데이터 인에이블 신호에 의해 카운트되어 데이터 라인의 위치에 따라서 가변적인 보상전압을 생성하는 액정표시장치의 구동방법.
제 9 항에 있어서,

상기 보상전압은 수직동기신호에 의해 리셋되며, 데이터 인에이블 신호에 의해 카운트되어 증가되는 것을 특징으로 하는 액정표시장치의 구동방법.