KR101388141B1 - Microphones integrated with CMOS circuits and fabrication method thereof - Google Patents
Microphones integrated with CMOS circuits and fabrication method thereof Download PDFInfo
- Publication number
- KR101388141B1 KR101388141B1 KR1020120058443A KR20120058443A KR101388141B1 KR 101388141 B1 KR101388141 B1 KR 101388141B1 KR 1020120058443 A KR1020120058443 A KR 1020120058443A KR 20120058443 A KR20120058443 A KR 20120058443A KR 101388141 B1 KR101388141 B1 KR 101388141B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicon
- nanowires
- signal processing
- cmos
- processing circuit
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R19/00—Electrostatic transducers
- H04R19/005—Electrostatic transducers using semiconductor materials
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R19/00—Electrostatic transducers
- H04R19/04—Microphones
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R31/00—Apparatus or processes specially adapted for the manufacture of transducers or diaphragms therefor
- H04R31/006—Interconnection of transducer parts
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Signal Processing (AREA)
- Manufacturing & Machinery (AREA)
- Pressure Sensors (AREA)
Abstract
간단한 공정으로 소형화된 CMOS 회로가 집적된 마이크로폰 및 그 제조방법이 제안된다. 제안된 마이크로폰은 CMOS 회로가 집적된 마이크로폰으로서, 실리콘 기판상에 실리콘 나노와이어를 포함하는 음향센서 및 CMOS 신호처리 회로가 일체형으로 위치한다. A microphone integrated with a miniaturized CMOS circuit and a manufacturing method thereof are proposed in a simple process. The proposed microphone is a microphone integrated with a CMOS circuit, in which an acoustic sensor including a silicon nanowire and a CMOS signal processing circuit are integrally located on a silicon substrate.
Description
본 발명은 CMOS 회로가 집적된 마이크로폰 및 그 제조방법에 관한 것으로서, 보다 상세하게는, 간단한 공정으로 소형화된 CMOS 회로가 집적된 마이크로폰 및 그 제조방법에 관한 것이다.
The present invention relates to a microphone integrated with a CMOS circuit and a method of manufacturing the same, and more particularly, to a microphone integrated with a CMOS circuit miniaturized by a simple process and a method of manufacturing the same.
나노 크기의 작은 직경을 가지는 물질들은 독특한 전기적, 광학적, 기계적 특성 때문에 최근 들어 매우 중요한 물질로 대두되고 있다. 따라서, 이러한 나노 사이즈 물질에 대하여 여러 분야에서 연구가 진행되어 왔는데, 최근의 나노 구조에 관한 연구는 양자 효과와 같은 현상으로 미래의 새로운 광소자 물질로서의 가능성을 보여주고 있다. 특히, 나노 구조물의 경우, 단일 전자 트랜지스터 소자 뿐만 아니라 각종 화학 센서 및 바이오 센서 등으로 이용될 수 있어 새로운 광소자 재료로 각광받고 있다. Nano-sized small diameter materials have recently become very important because of their unique electrical, optical and mechanical properties. Therefore, researches on such nano-sized materials have been carried out in various fields. Recent researches on nanostructures have shown quantum effect as a possibility of being a new photonic device in the future. In particular, nanostructures can be used not only as single electron transistor devices, but also as various chemical sensors and biosensors, and are attracting attention as new optical device materials.
특히, 실리콘 나노와이어는 단면적이 매우 작기 때문에 압저항 효과(piezoresistive effect)가 매우 크다. 따라서, 이러한 실리콘 나노와이어의 압저항 효과를 이용하면 마이크로폰의 진동에 의한 기계적인 스트레스에 기인한 저항변화를 민감하게 할 수 있기 때문에 고감도 마이크로폰을 제조할 수 있다. In particular, silicon nanowires have a very large piezoresistive effect because of their very small cross-sectional area. Therefore, by using the piezoresistive effect of the silicon nanowires, since the resistance change due to mechanical stress caused by the vibration of the microphone can be sensitive, a highly sensitive microphone can be manufactured.
마이크로폰은 음향 센서와 음향 센서의 아나로그 신호처리를 위한 ASIC 칩 별도로 제작한 후 두 개의 소자를 와이어 본딩(wire bonding) 방식으로 연결한다. 이러한 방법으로 마이크로폰을 제작할 경우에는 소자를 소형화하기 어렵고, 와이어본딩 등의 공정에 따른 패키징 비용이 상승하며 양산성도 좋지 않다.
The microphone is manufactured separately from the ASIC chip for analog signal processing of the acoustic sensor and the acoustic sensor, and then connects the two devices by wire bonding. When the microphone is manufactured in this way, it is difficult to miniaturize the device, the packaging cost according to the process such as wire bonding is increased, and the mass production is not good.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 간단한 공정으로 소형화된 CMOS 회로가 집적된 마이크로폰 및 그 제조방법을 제공하는데 있다.
The present invention has been made to solve the above problems, and an object of the present invention is to provide a microphone integrated with a miniaturized CMOS circuit in a simple process and a method of manufacturing the same.
이상과 같은 목적을 달성하기 위한 본 발명의 일 측면에 따른 마이크로폰은 CMOS 회로가 집적된 마이크로폰으로서, 실리콘 기판상에 실리콘 나노와이어를 포함하는 음향센서 및 CMOS 신호처리 회로가 일체형으로 위치한다. A microphone according to an aspect of the present invention for achieving the above object is a microphone in which a CMOS circuit is integrated, and an acoustic sensor and a CMOS signal processing circuit including silicon nanowires are integrally located on a silicon substrate.
실리콘 나노와이어는 실리콘 기판에 형성된 트렌치에 의해 CMOS 신호처리 회로와 전기적으로 절연될 수 있다. The silicon nanowires may be electrically insulated from the CMOS signal processing circuit by trenches formed in the silicon substrate.
실리콘 나노와이어는 실리콘 나노와이어의 양단의 실리콘 기판에 불순물이 도핑되어 CMOS 신호처리 회로와 전기적으로 절연될 수 있다. The silicon nanowires may be electrically insulated from the CMOS signal processing circuit by doping impurities into the silicon substrates on both ends of the silicon nanowires.
본 발명의 다른 측면에 따르면, 실리콘 기판상에 이방성 실리콘 식각 및 습식 산화막 형성으로 실리콘 나노와이어를 형성하는 단계; 실리콘 나노와이어가 형성된 실리콘 기판상에 실리콘 질화막을 형성한 후, 실리콘 질화막의 일부를 제거하고 p-MOSFET 및 n-MOSFET를 형성하여 CMOS 신호처리 회로를 형성하는 단계; 및 실리콘 기판을 제거하여 실리콘 나노와이어를 외부로 노출시키고 실리콘 나노와이어를 CMOS 신호처리 회로와 전기적으로 절연시켜 음향센서를 형성하는 단계;를 포함하는 CMOS 회로가 집적된 마이크로폰 제조방법이 제공된다. According to another aspect of the invention, the step of forming silicon nanowires by anisotropic silicon etching and wet oxide film formation on the silicon substrate; Forming a silicon nitride film on a silicon substrate on which silicon nanowires are formed, and then removing a portion of the silicon nitride film and forming a p-MOSFET and an n-MOSFET to form a CMOS signal processing circuit; And removing the silicon substrate to expose the silicon nanowires to the outside, and electrically insulating the silicon nanowires from the CMOS signal processing circuit to form an acoustic sensor.
실리콘 나노와이어는 실리콘 나노와이어의 양단의 실리콘 기판을 식각하여 트렌치를 형성하여 CMOS 신호처리 회로와 전기적으로 절연될 수 있다. The silicon nanowires may be electrically insulated from the CMOS signal processing circuit by forming trenches by etching silicon substrates on both ends of the silicon nanowires.
실리콘 나노와이어는 실리콘 나노와이어의 양단의 실리콘 기판에 불순물을 도핑하여 CMOS 신호처리 회로와 전기적으로 절연될 수 있다. The silicon nanowires may be electrically insulated from the CMOS signal processing circuit by doping impurities into the silicon substrates across the silicon nanowires.
또한, 본 CMOS 회로가 집적된 마이크로폰 제조방법에서는 실리콘 나노와이어가 형성된 영역에 대응하는 실리콘 질화막 영역에 지지수단을 형성하는 단계;를 더 포함할 수 있다. 이 때, 지지수단은 실리콘 질화막의 실리콘 나노와이어의 양단에 대응하는 영역에 형성된 폴리이미드 구조물일 수 있다.
In addition, the method of manufacturing a microphone integrated with the CMOS circuit may further include forming support means in a silicon nitride film region corresponding to a region in which silicon nanowires are formed. In this case, the support means may be a polyimide structure formed in a region corresponding to both ends of the silicon nanowires of the silicon nitride film.
본 발명에 따른 CMOS 회로가 집적된 마이크로폰은 실리콘 기판상에 일체형으로 형성되어 있어서, 음향센서 및 신호처리회로를 별도로 제작하는 경우와 같이 연결공정이 불필요하여 공정이 간단하고 용이하며 연결부의 불량문제가 해소되어 신뢰성이 향상되는 효과가 있다. The microphone integrated with the CMOS circuit according to the present invention is integrally formed on a silicon substrate, so that the connection process is unnecessary, such as when a separate acoustic sensor and a signal processing circuit are manufactured. There is an effect that the reliability is improved.
또한, 본 발명에 따른 CMOS 회로가 집적된 마이크로폰은 실리콘 나노와이어의 압저항 효과를 이용하여 이를 음향센서로 이용하기 때문에 소형화된 고감도 마이크로폰을 저가격으로 제조할 수 있는 효과가 있다.
In addition, since the microphone integrated with the CMOS circuit according to the present invention uses the piezoresistive effect of silicon nanowires, the microphone is used as an acoustic sensor, thereby making it possible to manufacture a miniaturized high-sensitivity microphone at low cost.
도 1a는 본 발명의 일실시예에 따른 CMOS 회로가 집적된 마이크로폰의 평면도이고, 도 1b는 도 1a의 CMOS 회로가 집적된 마이크로폰의 배면도이다.
도 2 내지 도 14는 본 발명의 일실시예에 따른 실리콘 나노와이어를 제조하는 방법을 설명하는데 제공되는 도면이다.
도 15 내지 도 45는 본 발명의 일실시예에 따른 CMOS 신호처리 회로를 제조하는 방법을 설명하는데 제공되는 도면이다.
도 46 내지 도 48은 본 발명의 일실시예에 따른 음향센서를 제조하는 방법을 설명하는데 제공되는 도면이다.
도 49a 및 도 49b는 본 발명의 다른 실시예에 따른 음향센서를 제조하는 방법을 설명하는데 제공되는 도면이다.
도 50a 및 도 50b는 본 발명의 다른 실시예에 따른 CMOS 회로가 집적된 마이크로폰의 단면도 및 사시도이다. 1A is a plan view of a microphone integrated with a CMOS circuit according to an exemplary embodiment of the present invention, and FIG. 1B is a rear view of the microphone integrated with the CMOS circuit of FIG. 1A.
2 to 14 are views provided to explain a method of manufacturing the silicon nanowires according to an embodiment of the present invention.
15 to 45 are views provided to explain a method of manufacturing a CMOS signal processing circuit according to an embodiment of the present invention.
46 to 48 are views provided to explain a method of manufacturing an acoustic sensor according to an embodiment of the present invention.
49A and 49B are views provided to explain a method of manufacturing an acoustic sensor according to another exemplary embodiment of the present invention.
50A and 50B are a cross-sectional view and a perspective view of a microphone integrated with a CMOS circuit according to another embodiment of the present invention.
이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 첨부된 도면에서 특정 패턴을 갖도록 도시되거나 소정두께를 갖는 구성요소가 있을 수 있으나, 이는 설명 또는 구별의 편의를 위한 것이므로 특정패턴 및 소정두께를 갖는다고 하여도 본 발명이 도시된 구성요소에 대한 특징만으로 한정되는 것은 아니다.
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings. However, embodiments of the present invention may be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. Embodiments of the present invention are provided to more fully describe the present invention to those skilled in the art. In the accompanying drawings, there may be a component having a specific pattern or having a predetermined thickness, but this is for convenience of description or distinction. It is not limited only.
도 1a는 본 발명의 일실시예에 따른 CMOS 회로가 집적된 마이크로폰의 평면도이고, 도 1b는 도 1a의 CMOS 회로가 집적된 마이크로폰의 배면도이다. 1A is a plan view of a microphone integrated with a CMOS circuit according to an exemplary embodiment of the present invention, and FIG. 1B is a rear view of the microphone integrated with the CMOS circuit of FIG. 1A.
본 발명에 따른 마이크로폰은 CMOS 회로가 집적된 마이크로폰(100)으로서, 도 1a에서와 같이 실리콘 기판 상에 실리콘 나노와이어(111)를 포함하는 음향센서 및 CMOS 신호처리 회로(120)가 일체형으로 위치한다. 즉 실리콘 기판(130) 상에 실리콘 나노와이어(111) 및 CMOS 회로(120)가 동시에 일체형으로 형성되어 있다. The microphone according to the present invention is a
도 1a에서 마이크로폰(100)은 공정상 위치하는 얇은 실리콘 질화막 membrane(112) 상에 실리콘 나노와이어(111)가 형성된 다이어프램(diaphragm)을 포함한다. 다이어프램은 음향센서로서 음향에 반응할 수 있는 부분을 의미한다. 이러한 다이어프램은 음압(sound pressure)에 의해 다이어프램 내의 실리콘 질화막 membrane(112)이 휘게 되면 이때 실리콘 나노와이어(111)에 tensile stress가 걸리게 되어 압저항 효과에 의해 저항이 바뀌게 된다. 이러한 저항의 변화를 전기신호로서 변환하게 되면 음향 전기신호로 변환할 수 있게 된다. In FIG. 1A, the
한편 도 1b는 CMOS 회로가 집적된 마이크로폰의 배면도로서, 마이크로폰(100)의 실리콘 나노와이어(111)는 다이어프램 형성 공정시 깊은 트렌치(trench) 형성 공정이 수반되어 실리콘 나노와이어 양옆으로 연결된 실리콘 블럭(이하 실리콘 나노와이어 지지블럭(supporting block)(113)이라 함)을 island 구조물 형태로 제작하여 다른 구성소자와 전기적으로 분리(isolation)된다. 도 1a 및 도 1b에서 알 수 있듯, 실리콘 질화막(112)은 음압에 반응하는 membrane으로서의 역할뿐만 아니라, 실리콘 나노와이어 지지블럭(113)이 유지될 수 있도록 하기 위한 보조적인 지지수단으로서의 역할도 수행한다.FIG. 1B is a rear view of a microphone in which a CMOS circuit is integrated, and the
이와 달리 실리콘 나노와이어를 다른 구성소자와 전기적으로 분리시키는 방법으로는 실리콘 나노와이어의 양단의 실리콘 기판에 불순물을 도핑하는 방법이 있는데 이는 이하 도 49a 및 도 49b를 참조하여 더 설명하기로 한다.
In contrast, a method of electrically separating the silicon nanowires from other components includes a method of doping impurities into silicon substrates on both ends of the silicon nanowires, which will be further described with reference to FIGS. 49A and 49B.
이하에서는, 본 발명에 따른 CMOS 회로가 집적된 마이크로폰을 제조하는 방법에 대하여 설명하기로 한다. CMOS 회로가 집적된 마이크로폰을 제조하는 방법은 크게, 실리콘 기판 상에 실리콘 나노와이어를 형성하는 단계, CMOS 신호처리 회로를 형성하는 단계 및 형성된 실리콘 나노와이어를 CMOS 신호처리 회로와 전기적으로 분리하여 음향센서를 형성하는 단계로 나누어진다. 이하, 도 2내지 도 48을 참조하여 설명하기로 한다.
Hereinafter, a method of manufacturing a microphone integrated with a CMOS circuit according to the present invention will be described. A method of manufacturing a microphone integrated with a CMOS circuit is largely provided by forming silicon nanowires on a silicon substrate, forming a CMOS signal processing circuit, and electrically separating the formed silicon nanowires from the CMOS signal processing circuit. Divided into steps to form. Hereinafter, a description will be given with reference to FIGS. 2 to 48.
도 2 내지 도 14는 본 발명의 일실시예에 따른 실리콘 나노와이어를 제조하는 방법을 설명하는데 제공되는 도면이다. 실리콘 나노와이어를 제조하기 위해서는 먼저 상부면이 <100>의 결정방향을 가지는 실리콘 기판을 준비하는 단계(도 2), 습식 산화막 형성 공정을 통해 실리콘 산화막을 형성하는 단계(도 3), 실리콘 산화막 상에 실리콘 질화막을 형성하는 단계(도 4), 포토레지스트(photoresist)을 도포한 후 패터닝하는 단계(도 5), 포토레지스트 패터닝 후 노출된 실리콘 질화막 및 실리콘 산화막을 순차적으로 식각하는 단계(도 6), 도 6에서 실리콘 질화막 및 실리콘 산화막이 식각되어 제거되어 노출된 영역의 실리콘 기판을 일정 깊이로 식각하는 단계(도 7), 포토레지스트를 제거하는 단계(도 8), KOH 용액이나 TMAH 용액을 이용하여 이방성 실리콘 식각을 통해 모래시계 형상과 같은 삼각형 구조물을 형성하는 단계(도 9), 습식 산화막 형성 공정을 통해 실리콘 나노와이어를 형성하는 단계(도 10), 그리고 잔존하는 실리콘 질화막을 제거하는 단계(도 11)가 순차적으로 수행된다. 도 12는 도 11의 A-A'에서의 단면도이다.
2 to 14 are views provided to explain a method of manufacturing the silicon nanowires according to an embodiment of the present invention. In order to manufacture the silicon nanowires, first, a silicon substrate having a top surface having a crystal direction of <100> is prepared (FIG. 2), a silicon oxide film is formed through a wet oxide film formation process (FIG. 3), and a silicon oxide film is formed on the silicon oxide film. Forming a silicon nitride film (FIG. 4), applying a photoresist and then patterning it (FIG. 5), and sequentially etching the exposed silicon nitride film and the silicon oxide film after photoresist patterning (FIG. 6). In FIG. 6, the silicon nitride film and the silicon oxide film are etched and removed to etch the exposed silicon substrate to a predetermined depth (FIG. 7), and to remove the photoresist (FIG. 8), using a KOH solution or a TMAH solution. To form a triangular structure such as an hourglass shape through anisotropic silicon etching (FIG. 9), and form a silicon nanowire through a wet oxide film forming process. The step (Fig. 10), and removing the silicon nitride film remaining (FIG. 11) that it is carried out sequentially. FIG. 12 is a cross-sectional view taken along line AA ′ of FIG. 11.
이렇게 실리콘 나노와이어가 형성되면 도 13과 같이 ion implantation 공정을 통해 실리콘 나노와이어에 일정한 농도의 불순물을 주입함으로써 나노와이어의 전기 저항을 조절한다. 도 13에서는 먼저 포토레지스트를 도포하고 패터닝한 후 ion implantation 공정을 통해 실리콘 나노와이어에 불순물을 주입하고, 도 14와 같이 열처리하면 주입된 불순물이 활성화되어 실리콘 나노와이어의 도핑이 완료된다. 실리콘 나노와이어뿐만 아니라 실리콘 나노와이어와 양 옆으로 연결된 실리콘 기판의 일부분에도 불순물이 같이 주입되도록 한다.
When the silicon nanowires are formed, the electrical resistance of the nanowires is controlled by injecting impurities of a certain concentration into the silicon nanowires through an ion implantation process as shown in FIG. 13. In FIG. 13, a photoresist is first applied and patterned, followed by implanting impurities into the silicon nanowires through an ion implantation process. When the heat treatment is performed as shown in FIG. 14, the implanted impurities are activated to complete the doping of the silicon nanowires. In addition to the silicon nanowires, impurities are also injected into portions of the silicon substrates connected to the silicon nanowires.
도 15 내지 도 45는 본 발명의 일실시예에 따른 CMOS 신호처리 회로를 제조하는 방법을 설명하는데 제공되는 도면이다. 도 2내지 도 14에 따라 실리콘 나노와이어가 형성되면, 동일한 실리콘 기판 상에 CMOS 공정으로 아나로그 신호처리 회로가 형성된다. 특히, CMOS 신호처리 회로는 실리콘 나노와이어가 형성된 실리콘 기판에, 실리콘 나노와이어가 형성되지 않은 빈 공간을 이용하여 CMOS 공정을 통해 형성된다. 아나로그 신호처리 회로는 일반적으로 p-MOSFET, n-MOSFET, 캐패시터, 저항 등의 소자로 이루어져 있다. 본 발명에서는 실리콘 나노와이어가 형성된 기판 상에 p-MOSFET 및 n-MOSFET를 동시에 형성하는 방법을 제시하며, 캐패시터 및 저항 등의 소자의 도시는 생략하였다. 15 to 45 are views provided to explain a method of manufacturing a CMOS signal processing circuit according to an embodiment of the present invention. When the silicon nanowires are formed according to FIGS. 2 to 14, an analog signal processing circuit is formed by a CMOS process on the same silicon substrate. In particular, the CMOS signal processing circuit is formed through a CMOS process using an empty space in which silicon nanowires are not formed on a silicon substrate on which silicon nanowires are formed. Analog signal processing circuits generally consist of devices such as p-MOSFETs, n-MOSFETs, capacitors, and resistors. In the present invention, a method of simultaneously forming a p-MOSFET and an n-MOSFET on a substrate on which silicon nanowires are formed is illustrated, and illustrations of devices such as capacitors and resistors are omitted.
CMOS 신호처리 회로를 형성하는 방법은 다음과 같다. 먼저 실리콘 나노와이어가 형성된 기판에 실리콘 질화막을 증착하는 단계(도 15), 실리콘 질화막 패터닝 및 n-well implantation을 수행하는 단계(도 16), indentation oxidation을 수행하는 단계(도 17), 실리콘 질화막 패터닝 및 p-well implantation을 수행하는 단계(도 18), 열처리를 통한 well drive-in 공정을 통해 N-well 및 P-well을 형성하는 단계(도 19), 기판 표면의 산화막을 제거하는 단계(도 20), Buffer oxidation 및 실리콘 질화막 증착 단계(도 21), 실리콘 질화막 패터닝 단계(도 22), field oxidation 단계(도 23), 실리콘 질화막 strip 및 sacrificial oxidation 단계(도 24), 포토레지스트 패터닝 및 channel threshold adjust ion implantation 단계(도 25), 포토레지스트 제거 및 low-stress 실리콘 질화막 증착 단계(도 26), 실리콘 질화막 패터닝 단계(도 27), gate oxidation, 폴리실리콘 증착, POCl3 도핑 및 TEOS(TetraEthyl OrthoSilicate) 증착 단계(도 28), 폴리실리콘 및 TEOS 패터닝 단계(도 29), N-LDD 사진식각 및 ion implantation 단계(도 30), P-LDD 사진식각 및 ion implantation 단계(도 31), TEOS 증착/식각, 및 recovery oxidation 단계(도 32), N+ S/D 사진식각 및 ion implantation 단계(도 33), P+ S/D 사진식각 및 실리콘 나노와이어 contact부 사진식각 및 ion implantation 단계(도 34), 열처리 공정을 통해 주입된 이온들을 활성화시키는 단계(도 35), 절연막으로서 TEOS를 증착하는 단계(도 36), contact 사진식각 및 TEOS 식각을 통해 접촉부(contact)를 개방하는 단계(도 37), 제1 메탈을 증착하는 단계(도 38), 제1 메탈을 패터닝하는 단계(도 39), 절연막으로서 산화막을 증착하는 단계(도 40), contact 사진식각 및 산화막 식각을 통해 접촉부(contact)를 개방하는 단계(도 41), 제2 메탈을 증착하는 단계(도 42), 제2 메탈을 패터닝하는 단계(도 43), 절연막으로서 산화막을 증착하는 단계(도 44), 산화막 식각을 통해 실리콘 나노와이어 위를 덮고 있는 산화막을 식각하는 단계(도 45)를 통해 아나로그 신호처리 회로의 제조 공정이 완료된다. 도 45를 참조하면, p-MOSFET(121), n-MOSFET(122) 및 Si nanowire piezoresistor(111)가 하나의 실리콘 기판 상에 동시에 형성된 상태가 도시되어 있다.
A method of forming a CMOS signal processing circuit is as follows. First depositing a silicon nitride film on a substrate on which silicon nanowires are formed (FIG. 15), performing silicon nitride patterning and n-well implantation (FIG. 16), performing indentation oxidation (FIG. 17), and silicon nitride film patterning. And performing a p-well implantation (FIG. 18), forming an N-well and a P-well through a well drive-in process through heat treatment (FIG. 19), and removing an oxide film on the substrate surface (FIG. 19). 20), Buffer oxidation and silicon nitride deposition step (FIG. 21), silicon nitride patterning step (FIG. 22), field oxidation step (FIG. 23), silicon nitride strip and sacrificial oxidation step (FIG. 24), photoresist patterning and channel threshold adjust ion implantation step (FIG. 25), photoresist removal and low-stress silicon nitride deposition step (FIG. 26), silicon nitride patterning step (FIG. 27), gate oxidation, polysilicon deposition, POCl 3 doping and TEOS (TetraEthyl O) rthoSilicate) deposition step (FIG. 28), polysilicon and TEOS patterning step (FIG. 29), N-LDD photolithography and ion implantation step (FIG. 30), P-LDD photolithography and ion implantation step (FIG. 31), TEOS deposition / Etch, and recovery oxidation step (FIG. 32), N + S / D photoetch and ion implantation step (FIG. 33), P + S / D photoetch and silicon nanowire contact photoetch and ion implantation steps (FIG. 34), Activating the implanted ions through the heat treatment process (FIG. 35), depositing TEOS as the insulating film (FIG. 36), opening the contact through contact photolithography and TEOS etching (FIG. 37), and Depositing a metal (FIG. 38), patterning a first metal (FIG. 39), depositing an oxide film as an insulating film (FIG. 40), opening a contact through contact photolithography and oxide etching Step (FIG. 41), depositing the second metal (FIG. 42), patterning the second metal 43, a process of manufacturing an analog signal processing circuit is completed through depositing an oxide film as an insulating film (FIG. 44) and etching an oxide film covering the silicon nanowires through oxide etching (FIG. 45). . Referring to FIG. 45, a state in which p-
실리콘 나노와이어 제조공정(도 2 내지 도 14) 및 CMOS 공정을 통한 아나로그 신호처리 회로 제조 공정(도 15 내지 도 45)이 완료되면, 실리콘 나노와이어를 음향에 반응할 수 있는 다이어프램으로 형성하는 공정을 수행한다. 도 46 내지 도 48은 다이어프램 제조단계를 나타내는 도면들로서, 실리콘 기판 배면에 포토레지스트를 도포하고 패터닝하는 단계(도 46), 실리콘 기판을 식각하여 실리콘 나노와이어를 노출시키는 단계(도 47), 및 포토레지스트를 제거하는 단계(도 48)를 도시하고 있다. 도 48에는, 실리콘 기판의 배면으로 실리콘 나노와이어가 노출되고, 상면으로는 실리콘 질화막이 노출되어 다이어프램을 형성하고, 이들이 접촉전극과 연결되어 음향센서부를 형성하는 것이 도시되어 있다. After the silicon nanowire manufacturing process (FIGS. 2 to 14) and the analog signal processing circuit manufacturing process (FIGS. 15 to 45) through the CMOS process are completed, a process of forming the silicon nanowires into diaphragms capable of reacting to sound Do this. 46 to 48 are diagrams illustrating a diaphragm fabrication step, including applying and patterning a photoresist on a silicon substrate back surface (FIG. 46), etching a silicon substrate to expose silicon nanowires (FIG. 47), and a photo The step of removing the resist (FIG. 48) is shown. FIG. 48 shows that the silicon nanowires are exposed on the back surface of the silicon substrate, and the silicon nitride film is exposed on the top surface to form a diaphragm, and they are connected to the contact electrode to form an acoustic sensor unit.
도 48에는 본 발명에 의한 음향센서와 신호처리회로가 일체형으로 형성된 마이크로폰의 단면이 도시되어 있다. 도 48에서 실리콘 나노와이어는 다이어프램 형성시 깊은 트렌치 형성 공정을 통해 양옆으로 연결된 실리콘 지지블럭이 형성되어 신호처리회로와 전기적으로 분리되어 있다. 도 48의 실리콘 질화막은 음압에 반응하는 막으로서의 역할뿐만 아니라 실리콘 나노와이어 지지블럭이 잘 붙어있도록 하기 위한 지지수단으로서의 역할도 수행한다.
48 is a cross-sectional view of the microphone in which the acoustic sensor and the signal processing circuit according to the present invention are integrally formed. In FIG. 48, the silicon nanowires are electrically separated from the signal processing circuit by forming silicon support blocks connected to both sides through a deep trench formation process during diaphragm formation. The silicon nitride film of FIG. 48 not only serves as a film responding to the negative pressure but also serves as a support means for making the silicon nanowire support block adhere well.
도 49a 및 도 49b는 본 발명의 다른 실시예에 따른 음향센서를 제조하는 방법을 설명하는데 제공되는 도면이다. 도 49a에서의 실리콘 나노와이어 압저항 소자는 도 48에서와 같이 실리콘 나노와이어 압저항 소자의 전기적인 분리를 위해 깊은 트렌치 형성을 통한 구조적인 분리 대신, 실리콘 나노와이어 양옆의 전극 컨택영역에 불순물을 도핑하여 junction isolation을 이용한 전기적인 분리(isolation)를 형성하였다. 실리콘 나노와이어 양단의 전극컨택영역에 불순물을 도핑한 후에는 도 49b와 같이 실리콘 기판을 식각하여 실리콘 나노와이어를 노출시켜 다이어프램을 형성한다. 이러한 도핑을 통한 junction isolation을 이용한 전기적인 분리가 가능하기 때문에 실리콘 나노와이어 지지블럭은 불필요하게 된다.
49A and 49B are views provided to explain a method of manufacturing an acoustic sensor according to another exemplary embodiment of the present invention. The silicon nanowire piezoresistor shown in FIG. 49A is doped with impurities in the electrode contact regions on both sides of the silicon nanowires instead of structural separation through deep trench formation for electrical separation of the silicon nanowire piezoresistor as shown in FIG. 48. Thus, electrical isolation (isolation) was formed using junction isolation. After the dopants are doped in the electrode contact regions across the silicon nanowires, the silicon substrate is etched to expose the silicon nanowires to form a diaphragm as shown in FIG. 49B. Since the electrical separation using the junction isolation through the doping is possible, the silicon nanowire support block is unnecessary.
도 50a 및 도 50b는 본 발명의 다른 실시예에 따른 CMOS 회로가 집적된 마이크로폰의 단면도 및 사시도이다. 도 48에서와 같이 깊은 트렌치 형성으로 실리콘 나노와이어 소자를 신호처리 회로와 전기적으로 분리시킨 경우, 실리콘 나노와이어 지지블럭만으로 지지가 부족한 경우가 있다. 따라서, 도 50a 및 도 50b에서와 같이 실리콘 기판 상면에 추가적으로 지지수단을 더 형성하는 것이 바람직하다. 이 때, 공정이 용이한 폴리이미드를 이용하여 지지수단을 더 형성할 수 있다. 50A and 50B are a cross-sectional view and a perspective view of a microphone integrated with a CMOS circuit according to another embodiment of the present invention. As shown in FIG. 48, when the silicon nanowire device is electrically separated from the signal processing circuit by deep trench formation, support may be insufficient only by the silicon nanowire support block. Therefore, it is preferable to further support means on the upper surface of the silicon substrate as shown in Figure 50a and 50b. At this time, the support means may be further formed using a polyimide which is easy to process.
지지수단은 도 50a에서와 같이 실리콘 기판 상면에 형성된 실리콘 질화막의 일부 및 전극구조 일부를 감싸는, 실리콘 질화막에 비해 두꺼운 구조물로서 형성되어 실리콘 나노와이어를 보다 효과적으로 지지할 수 있도록 하는 것이 바람직하다.
The support means is preferably formed as a thicker structure than the silicon nitride film that surrounds a part of the silicon nitride film and a part of the electrode structure formed on the upper surface of the silicon substrate as shown in Figure 50a to more effectively support the silicon nanowires.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니라, 첨부된 청구범위에 의해 해석되어야 한다. 또한, 본 발명에 대하여 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당해 기술분야의 통상의 지식을 가진 자에게 자명할 것이다.
The invention is not to be limited by the foregoing embodiments and the accompanying drawings, but should be construed by the appended claims. In addition, it will be apparent to those skilled in the art that various forms of substitution, modification, and alteration are possible within the scope of the present invention without departing from the technical spirit of the present invention.
100 마이크로폰
111 실리콘 나노와이어
112 실리콘 질화막
113 실리콘 나노와이어 지지블럭
120 CMOS 신호처리 회로
121 p-MOSFET
122 n-MOSFET
130 실리콘 기판100 microphone
111 silicon nanowires
112 silicon nitride film
113 Silicon Nanowire Support Block
120 CMOS Signal Processing Circuit
121 p-MOSFET
122 n-MOSFET
130 silicon substrate
Claims (8)
상기 실리콘 나노와이어가 형성된 실리콘 기판상에 실리콘 질화막을 형성한 후, 상기 실리콘 질화막의 일부를 제거하고 p-MOSFET 및 n-MOSFET를 형성하여 CMOS 신호처리 회로를 형성하는 단계;
상기 실리콘 기판을 제거하여 상기 실리콘 나노와이어를 외부로 노출시키고 상기 실리콘 나노와이어를 상기 CMOS 신호처리 회로와 전기적으로 절연시켜 압저항 변화를 센싱하는 음향센서를 형성하는 단계; 및
상기 실리콘 나노와이어가 형성된 영역상의 실리콘 질화막 영역에 지지수단을 형성하는 단계;를 포함하고,
상기 지지수단은 상기 실리콘 나노와이어의 양단에 적층된 실리콘 질화막 영역에 형성된 폴리이미드 구조물이며,
상기 음향센서 및 상기 센싱된 압저항 변화 신호를 처리하는 CMOS 신호처리 회로가 일체형으로 형성된 CMOS 회로가 집적된 마이크로폰 제조방법.Forming silicon nanowires by anisotropic silicon etching and wet oxide film formation on the silicon substrate;
Forming a silicon nitride film on the silicon substrate on which the silicon nanowires are formed, and then removing a portion of the silicon nitride film and forming a p-MOSFET and an n-MOSFET to form a CMOS signal processing circuit;
Removing the silicon substrate to expose the silicon nanowires to the outside and electrically insulate the silicon nanowires from the CMOS signal processing circuit to form an acoustic sensor for sensing a piezoelectric resistance change; And
And forming support means in a silicon nitride film region on a region where the silicon nanowires are formed.
The support means is a polyimide structure formed in the silicon nitride film region laminated on both ends of the silicon nanowires,
And a CMOS circuit in which a CMOS signal processing circuit for processing the acoustic sensor and the sensed piezoresistive change signal is integrally formed.
상기 실리콘 나노와이어의 양단의 실리콘 기판을 식각하여 트렌치를 형성하여 상기 실리콘 나노와이어를 상기 CMOS 신호처리 회로와 전기적으로 절연시키는 것을 특징으로 하는 CMOS 회로가 집적된 마이크로폰 제조방법. The method of claim 4,
Forming a trench by etching silicon substrates on both ends of the silicon nanowires to electrically insulate the silicon nanowires from the CMOS signal processing circuit.
상기 실리콘 나노와이어의 양단의 실리콘 기판에 불순물을 도핑하여 상기 실리콘 나노와이어를 상기 CMOS 신호처리 회로와 전기적으로 절연시키는 것을 특징으로 하는 CMOS 회로가 집적된 마이크로폰 제조방법. The method of claim 4,
And insulating the silicon substrate from both ends of the silicon nanowire to electrically insulate the silicon nanowire from the CMOS signal processing circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120058443A KR101388141B1 (en) | 2012-05-31 | 2012-05-31 | Microphones integrated with CMOS circuits and fabrication method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120058443A KR101388141B1 (en) | 2012-05-31 | 2012-05-31 | Microphones integrated with CMOS circuits and fabrication method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20130134724A KR20130134724A (en) | 2013-12-10 |
KR101388141B1 true KR101388141B1 (en) | 2014-04-23 |
Family
ID=49982304
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020120058443A KR101388141B1 (en) | 2012-05-31 | 2012-05-31 | Microphones integrated with CMOS circuits and fabrication method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101388141B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190066348A (en) * | 2017-12-05 | 2019-06-13 | 전자부품연구원 | Pressure sensor and manufacturing method thereof |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9499392B2 (en) | 2013-02-05 | 2016-11-22 | Butterfly Network, Inc. | CMOS ultrasonic transducers and related apparatus and methods |
TWI623081B (en) | 2013-03-15 | 2018-05-01 | 蝴蝶網路公司 | Complementary metal oxide semiconductor (cmos) ultrasonic transducers and methods for forming the same |
JP6636502B2 (en) | 2014-04-18 | 2020-01-29 | バタフライ ネットワーク,インコーポレイテッド | Ultrasonic transducers in complementary metal oxide semiconductor (CMOS) wafers and related devices and methods |
US9067779B1 (en) | 2014-07-14 | 2015-06-30 | Butterfly Network, Inc. | Microfabricated ultrasonic transducers and related apparatus and methods |
US9987661B2 (en) | 2015-12-02 | 2018-06-05 | Butterfly Network, Inc. | Biasing of capacitive micromachined ultrasonic transducers (CMUTs) and related apparatus and methods |
US10196261B2 (en) | 2017-03-08 | 2019-02-05 | Butterfly Network, Inc. | Microfabricated ultrasonic transducers and related apparatus and methods |
EP3642611B1 (en) | 2017-06-21 | 2024-02-14 | Butterfly Network, Inc. | Microfabricated ultrasonic transducer having individual cells with electrically isolated electrode sections |
KR102067996B1 (en) * | 2019-02-11 | 2020-02-24 | 서울대학교산학협력단 | Silicon nanowire-based piezoresistive microphone and method of manufacturing the same |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0165343B1 (en) * | 1995-12-05 | 1999-02-01 | 김광호 | Method for forming element isolation on a semiconductor device |
KR101040090B1 (en) * | 2009-12-23 | 2011-06-09 | 전자부품연구원 | Piezoresistive effect microphone using nano wire and method of manufacturing thereof |
-
2012
- 2012-05-31 KR KR1020120058443A patent/KR101388141B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0165343B1 (en) * | 1995-12-05 | 1999-02-01 | 김광호 | Method for forming element isolation on a semiconductor device |
KR101040090B1 (en) * | 2009-12-23 | 2011-06-09 | 전자부품연구원 | Piezoresistive effect microphone using nano wire and method of manufacturing thereof |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190066348A (en) * | 2017-12-05 | 2019-06-13 | 전자부품연구원 | Pressure sensor and manufacturing method thereof |
KR101990706B1 (en) | 2017-12-05 | 2019-06-18 | 전자부품연구원 | Pressure sensor and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
KR20130134724A (en) | 2013-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101388141B1 (en) | Microphones integrated with CMOS circuits and fabrication method thereof | |
US7329933B2 (en) | Silicon microphone with softly constrained diaphragm | |
US6677176B2 (en) | Method of manufacturing an integrated electronic microphone having a floating gate electrode | |
US8558327B2 (en) | Micromechanical component and corresponding production method | |
US7104130B2 (en) | Ultra-miniature accelerometers | |
US8962368B2 (en) | CMOS compatible MEMS microphone and method for manufacturing the same | |
US7633131B1 (en) | MEMS semiconductor sensor device | |
US20110006382A1 (en) | MEMS sensor, silicon microphone, and pressure sensor | |
US20100002543A1 (en) | Micromechanical Structure for Receiving and/or Generating Acoustic Signals, Method for Producing a Micromechnical Structure, and Use of a Micromechanical Structure | |
JP3352457B2 (en) | Semiconductor acceleration sensor and method of manufacturing the same | |
US8722446B2 (en) | Acoustic sensor and method of manufacturing the same | |
US9269588B2 (en) | Method of making flexible, foldable, and stretchable devices | |
JP2007225362A (en) | Method of forming thin film structure, thin film structure, vibration sensor and acceleration sensor | |
KR101928371B1 (en) | Nano resonator transistor and method for manufacturing thereof | |
CN101081691A (en) | Isolation scheme for reducing film stress in a MEMS device | |
CN108217581A (en) | A kind of MEMS piezoelectric transducers and preparation method thereof | |
CN105704629A (en) | Microphone and method for manufacturing the same | |
JP5721452B2 (en) | Capacitive MEMS sensor | |
JP2010074143A (en) | Method of fabricating electromechanical device at least including one active element | |
WO2008044910A1 (en) | Ultra-low pressure sensor and method of fabrication of same | |
US20120009713A1 (en) | Making of a microelectronic device including a monocrystalline silicon nems component and a transistor the gate of which is made in the same layer as the mobile structure of this component | |
US20080185669A1 (en) | Silicon Microphone | |
KR100904994B1 (en) | Method for fabricating pressure sensor and structure of the same | |
JP2007243757A (en) | Condenser microphone | |
CN210193393U (en) | MEMS structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
X091 | Application refused [patent] | ||
AMND | Amendment | ||
X701 | Decision to grant (after re-examination) | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20170417 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20180406 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20190313 Year of fee payment: 6 |