[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101384793B1 - Tab for printed circuit board with excellent corrosion resistance and durability of abrasion and method of manufacturing the same - Google Patents

Tab for printed circuit board with excellent corrosion resistance and durability of abrasion and method of manufacturing the same Download PDF

Info

Publication number
KR101384793B1
KR101384793B1 KR1020120082964A KR20120082964A KR101384793B1 KR 101384793 B1 KR101384793 B1 KR 101384793B1 KR 1020120082964 A KR1020120082964 A KR 1020120082964A KR 20120082964 A KR20120082964 A KR 20120082964A KR 101384793 B1 KR101384793 B1 KR 101384793B1
Authority
KR
South Korea
Prior art keywords
plating layer
thickness
layer
circuit board
printed circuit
Prior art date
Application number
KR1020120082964A
Other languages
Korean (ko)
Other versions
KR20140016470A (en
Inventor
오춘환
정창보
정상진
이창수
Original Assignee
주식회사 심텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 심텍 filed Critical 주식회사 심텍
Priority to KR1020120082964A priority Critical patent/KR101384793B1/en
Publication of KR20140016470A publication Critical patent/KR20140016470A/en
Application granted granted Critical
Publication of KR101384793B1 publication Critical patent/KR101384793B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

반도체 칩의 크랙 발생을 미연에 방지할 수 있음과 더불어, 우수한 내식성 및 내마모성을 확보할 수 있는 인쇄회로기판용 단자 및 그 형성 방법에 대하여 개시한다.
본 발명에 따른 인쇄회로기판용 단자는 기판 하면의 회로 영역에 형성된 구리 패턴; 상기 구리 패턴의 표면을 덮도록 형성된 두께 조절용 도금층; 및 상기 두께 조절용 도금층의 표면에 형성된 부식 방지층;을 포함하는 것을 특징으로 한다.Disclosed are a terminal for a printed circuit board and a method of forming the same that can prevent cracking of a semiconductor chip in advance, and also ensure excellent corrosion resistance and wear resistance.
The terminal for a printed circuit board according to the present invention may include a copper pattern formed in a circuit region on a bottom surface of a substrate; A thickness control plating layer formed to cover the surface of the copper pattern; And an anti-corrosion layer formed on the surface of the thickness control plating layer.

Description

내식성 및 내마모성이 우수한 단자를 구비하는 인쇄회로기판 및 그 제조 방법{TAB FOR PRINTED CIRCUIT BOARD WITH EXCELLENT CORROSION RESISTANCE AND DURABILITY OF ABRASION AND METHOD OF MANUFACTURING THE SAME}Printed circuit board having a terminal having excellent corrosion resistance and abrasion resistance and its manufacturing method {TAB FOR PRINTED CIRCUIT BOARD WITH EXCELLENT CORROSION RESISTANCE AND DURABILITY OF ABRASION AND METHOD OF MANUFACTURING THE SAME}

본 발명은 단자를 구비하는 인쇄회로기판 및 그 제조 방법에 관한 것으로, 보다 상세하게는 단자와 솔더 마스크 패턴 사이의 큰 단차에 의한 반도체 칩 실장공정의 칩 크랙 발생을 미연에 방지할 수 있음과 더불어, 부식 방지층을 추가로 도금하는 것을 통해 우수한 내식성 및 내마모성을 확보할 수 있는 단자를 구비하는 인쇄회로기판 및 그 제조 방법에 관한 것이다.
The present invention relates to a printed circuit board having a terminal and a method of manufacturing the same, and more particularly, to prevent the occurrence of chip crack in the semiconductor chip mounting process due to the large step between the terminal and the solder mask pattern. The present invention relates to a printed circuit board having a terminal capable of securing excellent corrosion resistance and abrasion resistance by further plating a corrosion protection layer, and a method of manufacturing the same.

일반적으로, 인쇄회로기판(printed circuit board : PCB)은 내부 회로층 형성, 프레스 공정, 드릴링 공정, 외부 회로층 형성, 솔더 마스크 형성 등의 과정을 진행하여 제조하고 있으며, 이와 같이 제조된 인쇄회로기판의 칩 실장 영역에 다이 어태치 장치를 이용하여 반도체 칩을 실장하고 있다.
In general, a printed circuit board (PCB) is manufactured by performing an internal circuit layer formation, a press process, a drilling process, an external circuit layer formation, a solder mask formation, and the like. The semiconductor chip is mounted using a die attach device in the chip mounting area of the chip.

이하, 첨부된 도면을 참조하여 종래에 따른 인쇄회로기판에 대하여 설명하도록 한다.Hereinafter, a printed circuit board according to the related art will be described with reference to the accompanying drawings.

도 1은 종래에 따른 인쇄회로기판을 나타낸 단면도이고, 도 2는 도 1의 A 부분을 확대하여 나타낸 도면이다. 이때, 도 2는 인쇄회로기판용 단자를 확대하여 나타낸 것이다.1 is a cross-sectional view illustrating a conventional printed circuit board, and FIG. 2 is an enlarged view of a portion A of FIG. 1. 2 shows an enlarged view of a terminal for a printed circuit board.

도 1 및 도 2를 참조하면, 종래에 따른 인쇄회로기판(1)은 상면(1a) 및 상면(1a)에 반대되는 하면(1b)을 갖는다. 이러한 인쇄회로기판(1)은 하면(1b) 상에 형성된 단자(5)와, 일부 필요 부분(미도시)을 제외한 하면(1b)을 덮는 솔더 마스크 패턴(3)을 포함할 수 있다.1 and 2, the conventional printed circuit board 1 has an upper surface 1a and a lower surface 1b opposite to the upper surface 1a. The printed circuit board 1 may include a terminal 5 formed on the lower surface 1b and a solder mask pattern 3 covering the lower surface 1b except for some required portions (not shown).

도면으로 도시하지는 않았지만, 인쇄회로기판(1)은 상면(1a) 상에 형성되는 상부 회로 패턴(미도시)과, 상기 인쇄회로기판(1)의 상면(1a) 및 하면(1b)을 관통하도록 형성되어 외부 단자(5) 및 상부 회로 패턴을 전기적으로 연결시키는 비아 전극(미도시)을 구비할 수 있다.Although not shown in the drawings, the printed circuit board 1 may pass through an upper circuit pattern (not shown) formed on the upper surface 1a, and an upper surface 1a and a lower surface 1b of the printed circuit board 1. A via electrode (not shown) may be formed to electrically connect the external terminal 5 and the upper circuit pattern.

이러한 인쇄회로기판(1)의 상면(1a) 상에는 다이 어태치 장치를 이용한 다이 어태치 공정으로 반도체 칩(2)을 실장하게 된다.The semiconductor chip 2 is mounted on the upper surface 1a of the printed circuit board 1 by a die attach process using a die attach apparatus.

상기 단자(5)는 구리 패턴(5a)과, 상기 구리 패턴(5a)의 표면에 형성된 도금층(5b)과, 상기 도금층(5b)의 표면에 형성된 표면 도금층(5c)을 포함한다. 이때, 도금층(5b)은 니켈(Ni) 재질로, 그리고 표면 도금층(5c)은 금(Au) 재질로 각각 형성된다.The terminal 5 includes a copper pattern 5a, a plating layer 5b formed on the surface of the copper pattern 5a, and a surface plating layer 5c formed on the surface of the plating layer 5b. In this case, the plating layer 5b is formed of nickel (Ni), and the surface plating layer 5c is formed of gold (Au).

이러한 3중층 구조를 갖는 단자(5)는 구리 패턴(5a)의 표면에 니켈 재질의 도금층(5b)을 형성하고 있으나, 이러한 니켈 도금층(5b)은 결정립계에 매우 미세한 기공(micro porosity)을 가지고 있기 때문에 봉공 처리 목적으로 도금층(5b)의 표면에 귀금속에 해당하는 금 재질로 이루어진 표면 처리층(5c)을 충분한 두께로 형성해야 하는데 따른 제조 비용의 상승 문제가 있었다.The terminal 5 having the triple layer structure forms a nickel plated layer 5b on the surface of the copper pattern 5a, but the nickel plated layer 5b has very fine pores at the grain boundaries. For this reason, there is a problem in that the manufacturing cost increases due to a sufficient thickness of the surface treatment layer 5c formed of a gold material corresponding to the noble metal on the surface of the plating layer 5b for the purpose of sealing.

또한, 제품이 소켓(Socket) 등에 장착되면서 금(Au) 재질로 이루어진 표면 도금층의 마모로 손상되거나 인쇄회로기판 취급시 발생되는 표면 도금층의 국부적인 손상부위가 부식 환경에서 부식이 발생하는 기술적인 문제점이 있다.In addition, when the product is mounted on the socket (Socket), the technical problem that is damaged by the wear of the surface plating layer made of gold (Au) or the local damage of the surface plating layer generated when handling the printed circuit board corrosion occurs in the corrosive environment There is this.

관련 선행문헌으로는 대한민국 공개특허 제10-2007-0118846호(2007.12.18. 공개)가 있으며, 상기 문헌에는 솔더볼 접착강도가 우수한 인쇄회로기판 및 그 제조 방법이 기재되어 있다.
Related prior arts are Korean Patent Publication No. 10-2007-0118846 (published Dec. 18, 2007), which discloses a printed circuit board having excellent solder ball adhesive strength and a method of manufacturing the same.

본 발명의 목적은 니켈(Ni) 재질의 도금층 상에 매우 우수한 내식성 및 내마모성을 갖는 합금층을 사용하여, 두께 5㎛ 이상의 도금이 어려운 합금층을 단독으로 사용하면서 발생될 수 있는 단자와 솔더 마스크 패턴 사이의 큰 단차에 의한 반도체 칩의 크랙 발생을 미연에 방지할 수 있음과 더불어, 우수한 내식성 및 내마모성을 확보할 수 있는 단자를 구비하는 인쇄회로기판 및 그 제조 방법을 제공하는 것이다.
An object of the present invention is to use an alloy layer having a very excellent corrosion resistance and abrasion resistance on a nickel (Ni) plated layer, the terminal and solder mask pattern that can be generated by using the alloy layer difficult to plate thickness of 5㎛ or more alone The present invention provides a printed circuit board having a terminal which can prevent cracking of a semiconductor chip due to a large step in between, and which can ensure excellent corrosion resistance and wear resistance, and a method of manufacturing the same.

상기 목적을 달성하기 위한 본 발명의 실시예에 따른 단자를 구비하는 인쇄회로기판은 기판 하면의 회로 영역에 형성된 구리 패턴; 상기 구리 패턴의 표면을 덮도록 형성된 두께 조절용 도금층; 및 상기 두께 조절용 도금층의 표면에 형성된 부식 방지층;을 포함하는 것을 특징으로 한다.
A printed circuit board having a terminal according to an embodiment of the present invention for achieving the above object is a copper pattern formed in the circuit area of the lower surface of the substrate; A thickness control plating layer formed to cover the surface of the copper pattern; And an anti-corrosion layer formed on the surface of the thickness control plating layer.

상기 목적을 달성하기 위한 본 발명의 실시예에 따른 단자를 구비하는 인쇄회로기판 제조 방법은 회로 영역을 제외한 하면을 덮는 솔더 마스크 패턴과, 상기 솔더 마스크 패턴의 상부에 형성된 드라이 필름과, 상기 회로 영역에 형성된 구리 패턴을 구비하는 기판을 마련하는 단계; 상기 구리 패턴의 표면 상에 1차 도금을 실시하여 두께 조절용 도금층을 형성하는 단계; 및 상기 두께 조절용 도금층의 표면 상에 2차 도금을 실시하여 부식 방지층을 형성하는 단계;를 포함하는 것을 특징으로 한다.
A printed circuit board manufacturing method including a terminal according to an exemplary embodiment of the present invention for achieving the above object includes a solder mask pattern covering a lower surface except a circuit region, a dry film formed on the solder mask pattern, and the circuit region. Providing a substrate having a copper pattern formed on the substrate; Performing a first plating on the surface of the copper pattern to form a thickness control plating layer; And forming a corrosion protection layer by performing secondary plating on the surface of the thickness control plating layer.

본 발명에 따른 단자를 구비하는 인쇄회로기판 및 그 제조 방법은 두께 조절용 도금층과 표면 도금층 사이에 내식성 및 내마모성을 갖는 니켈 계열의 합금으로 이루어진 부식 방지층을 추가로 형성함으로써, 금 재질의 표면 도금층의 두께를 0.5㎛ 이하로 최소화할 수 있다.Printed circuit board having a terminal according to the present invention and a method of manufacturing the same by further forming a corrosion preventing layer made of a nickel-based alloy having corrosion resistance and wear resistance between the thickness control plating layer and the surface plating layer, the thickness of the surface plating layer of gold material Can be minimized to 0.5 μm or less.

또한, 본 발명에 따른 단자를 구비하는 인쇄회로기판 및 그 제조 방법은 두께 조절용 도금층과 부식 방지층만으로 전기적 특성을 만족시킴으로써, 부식 방지층의 상부에 금 도금을 형성하지 않는 것도 가능하다. 이때, 단자(Tab)의 외관상 미려함을 원하는 경우에는 0.5㎛ 이하의 두께로 금 도금을 실시하는 것이 바람직하다.
In addition, a printed circuit board having a terminal according to the present invention and a method of manufacturing the same may satisfy the electrical characteristics with only the thickness adjusting plating layer and the corrosion preventing layer, thereby not forming a gold plating on the corrosion preventing layer. In this case, when the appearance of the terminal Tab is beautiful, it is preferable to perform gold plating with a thickness of 0.5 μm or less.

도 1은 종래에 따른 인쇄회로기판을 나타낸 단면도이다.
도 2는 도 1의 A 부분을 확대하여 나타낸 도면이다.
도 3은 본 발명의 실시예에 따른 인쇄회로기판을 나타낸 단면도이다.
도 4는 도 3의 B 부분을 확대하여 나타낸 도면이다.
도 5는 도 3의 C 부분을 확대하여 나타낸 도면이다.
도 6 내지 도 10은 본 발명의 실시예에 따른 단자를 구비하는 인쇄회로기판 제조 방법을 공정 순서에 따라 순차적으로 나타낸 공정 단면도이다.1 is a cross-sectional view showing a conventional printed circuit board.
Fig. 2 is an enlarged view of a portion A in Fig. 1. Fig.
3 is a cross-sectional view illustrating a printed circuit board according to an exemplary embodiment of the present invention.
4 is an enlarged view of a portion B of FIG. 3.
FIG. 5 is an enlarged view of portion C of FIG. 3.
6 to 10 are cross-sectional views sequentially illustrating a method of manufacturing a printed circuit board having a terminal according to an exemplary embodiment of the present invention, according to a process sequence.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention and the manner of achieving them will become apparent with reference to the embodiments described in detail below with reference to the accompanying drawings. It should be understood, however, that the invention is not limited to the disclosed embodiments, but is capable of many different forms and should not be construed as limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, To fully disclose the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims. Like reference numerals refer to like elements throughout the specification.

이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 내식성 및 내마모성이 우수한 단자를 구비하는 인쇄회로기판 및 그 제조 방법에 관하여 상세히 설명하면 다음과 같다.
Hereinafter, a printed circuit board having a terminal having excellent corrosion resistance and abrasion resistance according to a preferred embodiment of the present invention and a manufacturing method thereof will be described in detail with reference to the accompanying drawings.

도 3은 본 발명의 실시예에 따른 인쇄회로기판을 나타낸 단면도이고, 도 4는 도 3의 B 부분을 확대하여 나타낸 도면이다. 이때, 도 4는 인쇄회로기판용 단자를 확대하여 나타낸 것이다.3 is a cross-sectional view illustrating a printed circuit board according to an exemplary embodiment of the present invention, and FIG. 4 is an enlarged view of a portion B of FIG. 3. 4 shows an enlarged view of a terminal for a printed circuit board.

도 3 및 도 4를 참조하면, 본 발명의 실시예에 따른 인쇄회로기판용 단자(100)는 구리 패턴(110), 두께 조절용 도금층(120) 및 부식 방지층(130)을 포함한다. 또한, 상기 인쇄회로기판용 단자(100)는 부식 방지층(130) 상에 미려한 외관을 확보하기 위한 목적으로 금 도금을 실시하여 표면 도금층(도 5의 140)을 더 형성할 수 있으나, 경우에 따라서는 금 도금을 실시하지 않아도 무방하다.
3 and 4, the terminal 100 for a printed circuit board according to an exemplary embodiment of the present invention includes a copper pattern 110, a thickness control plating layer 120, and a corrosion protection layer 130. In addition, the printed circuit board terminal 100 may further form a surface plating layer (140 of FIG. 5) by performing gold plating on the corrosion preventing layer 130 to secure a beautiful appearance. It is not necessary to perform gold plating.

구리 패턴(110)은 기판(10) 하면(10b)의 회로 영역(미도시)에 형성된다. 이때, 기판(10)은 상면(10a) 및 상면(10a)에 반대되는 하면(10b)을 갖는다. 도면으로 도시하지는 않았지만, 기판(10)은 상면(10a) 상에 형성되는 상부 회로 패턴(미도시)과, 상기 기판(10)의 상면(10a) 및 하면(10b)을 관통하도록 형성되어 구리 패턴(110) 및 상부 회로 패턴을 전기적으로 연결시키는 비아 전극(미도시)을 구비할 수 있다.The copper pattern 110 is formed in a circuit region (not shown) of the lower surface 10b of the substrate 10. At this time, the substrate 10 has an upper surface 10a and a lower surface 10b opposite to the upper surface 10a. Although not shown in the drawings, the substrate 10 is formed to penetrate the upper circuit pattern (not shown) formed on the upper surface 10a and the upper surface 10a and the lower surface 10b of the substrate 10 to form a copper pattern. A via electrode (not shown) for electrically connecting the 110 and the upper circuit pattern may be provided.

이러한 기판(10)은 플레쉬 메모리 카드(FMC), 메모리 모듈, SSD(Solid State Drive) 등에 이용되는 인쇄회로기판일 수 있다.The substrate 10 may be a printed circuit board used in a flash memory card (FMC), a memory module, a solid state drive (SSD), or the like.

상기 기판(10)은 회로 영역을 제외한 하면(10b)을 덮는 솔더 마스크 패턴(30)을 구비할 수 있다. 이러한 솔더 마스크 패턴(30)은 기판(10)의 하면(10b)과 더불어 기판(10)의 상면(10a)에도 형성될 수 있다. 이때, 솔더 마스크 패턴(30)은 PSR(photo solder resist), 감광성 액상 커버레이(liquid photosensitive coverlay), 포토 폴리이미드 필름(photo polyimide film), 에폭시(epoxy) 수지 등에서 선택된 어느 하나로 형성될 수 있다.
The substrate 10 may include a solder mask pattern 30 covering the lower surface 10b except for the circuit area. The solder mask pattern 30 may be formed on the upper surface 10a of the substrate 10 as well as the lower surface 10b of the substrate 10. In this case, the solder mask pattern 30 may be formed of any one selected from a photo solder resist (PSR), a liquid photosensitive coverlay, a photo polyimide film, an epoxy resin, and the like.

두께 조절용 도금층(120)은 구리 패턴(110)의 표면을 덮도록 형성된다. 이러한 두께 조절용 도금층(120)은 전해 도금 또는 무전해 도금 공정을 실시하는 것에 의해 구리 패턴(110)의 전 표면을 덮도록 형성될 수 있다.The thickness control plating layer 120 is formed to cover the surface of the copper pattern 110. The thickness control plating layer 120 may be formed to cover the entire surface of the copper pattern 110 by performing an electrolytic plating or an electroless plating process.

이때, 두께 조절용 도금층(120)의 재질로는 니켈(Ni), 구리(Cu), 주석(Sn), 니켈-인(NiP) 합금, 니켈-코발트(NiCo) 합금, 구리-인(CuP) 합금 등에서 선택된 하나가 이용될 수 있으며, 이 중 니켈(Ni)을 이용하는 것이 바람직하다. 특히, 두께 조절용 도금층(120)의 재질로 니켈(Ni)을 주로 이용하는 이유는 니켈의 경우 일반 금속에 비하여 내식성 및 내마모성이 우수한 금속일 뿐만 아니라, XRF(X-ray Fluorescence) 기기로 도금 두께를 쉽게 확인할 수 있기 때문이다.In this case, the material of the thickness control plating layer 120 is nickel (Ni), copper (Cu), tin (Sn), nickel-phosphorus (NiP) alloy, nickel-cobalt (NiCo) alloy, copper-phosphorus (CuP) alloy One selected from the like and the like may be used, and among these, nickel (Ni) is preferable. In particular, the reason why nickel (Ni) is mainly used as a material of the thickness control plating layer 120 is not only a metal having excellent corrosion resistance and abrasion resistance compared to a general metal, but also an easy plating thickness with an X-ray fluorescence (XRF) device. Because you can check.

그리고, 두께 조절용 도금층(120)은 1 ~ 13㎛의 두께를 갖도록 형성하는 것이 바람직하다. 두께 조절용 도금층(120)의 두께가 1㎛ 미만일 경우에는 두께 조절용 도금층(120)을 도금하는 것보다 후술할 부식 방지층(130)을 조금 더 두껍게 도금하는 것이 바람직하다. 즉, 두께 조절용 도금층(120)의 두께가 1㎛ 미만으로 너무 엷을 경우, 도금 피트(Pit)등을 유발하여 품질을 저하할 수 있다. 반대로, 두께 조절용 도금층(120)의 두께가 13㎛를 초과할 경우에는 반도체 칩 실장시 칩의 손상이나 인쇄회로기판의 손상을 유발할 수 있다.
In addition, the thickness control plating layer 120 is preferably formed to have a thickness of 1 ~ 13㎛. When the thickness of the thickness control plating layer 120 is less than 1 μm, it is preferable to plate a little thicker the corrosion prevention layer 130 to be described later than to plate the thickness control plating layer 120. That is, when the thickness of the thickness control plating layer 120 is less than 1 μm, the thickness may be caused by causing a plating pit or the like. On the contrary, when the thickness of the plating layer 120 for adjusting thickness exceeds 13 μm, damage to the chip or damage to the printed circuit board may occur when the semiconductor chip is mounted.

부식 방지층(130)은 두께 조절용 도금층(120)의 표면에 형성된다. 이러한 부식 방지층(130)은 구리 패턴(110) 및 도금층(120)의 표면 및 측면을 덮도록 형성하는 것이 바람직하다. 이는 부식 방지층(130)이 구리 패턴(110) 및 도금층(120)을 완벽하게 밀봉하지 못할 경우, 구리 패턴(110) 및 도금층(120)이 산소, 수분 및 부식성 가스 등과의 접촉으로 부식이 일어날 수 있기 때문이다.The corrosion prevention layer 130 is formed on the surface of the thickness control plating layer 120. The corrosion prevention layer 130 is preferably formed to cover the surface and side surfaces of the copper pattern 110 and the plating layer 120. This is because when the corrosion protection layer 130 does not completely seal the copper pattern 110 and the plating layer 120, the copper pattern 110 and the plating layer 120 may contact with oxygen, moisture, and a corrosive gas. Because there is.

특히, 부식 방지층(130)의 재질로는 니켈-텅스텐(Ni-W) 합금, 니켈-코발트(Ni-Co) 합금, 니켈-몰리브덴(Ni-Mo) 합금, 니켈-팔라듐(Ni-Pd) 합금 등에서 선택된 하나가 이용될 수 있으며, 이 중 니켈-텅스텐(Ni-W) 합금으로 이용하는 것이 바람직하다.In particular, the material of the corrosion protection layer 130 is a nickel-tungsten (Ni-W) alloy, a nickel-cobalt (Ni-Co) alloy, a nickel-molybdenum (Ni-Mo) alloy, a nickel-palladium (Ni-Pd) alloy One selected from the like and the like may be used, and among them, it is preferable to use a nickel-tungsten (Ni-W) alloy.

그리고, 부식 방지층(130)은 1 ~ 5㎛의 두께를 갖도록 형성하는 것이 바람직하다. 부식 방지층(130)의 두께가 1㎛ 미만일 경우에는 그 두께가 너무 얇은 관계로 치밀한 조직을 형성하지 못하여 내식성 및 내마모성 효과를 제대로 발휘하기 어려울 수 있다. 반대로, 부식 방지층(130)의 두께가 5㎛를 초과할 경우에는 도금 시간이 증가하여 드라이 필름이 손상되어 도금이 되면 안 되는 본드 핑거(bond finger) 등에 도금되는 문제를 야기할 수 있다. 이는 결국 전기적 쇼트 불량을 유발할 수 있다.
And, the corrosion protection layer 130 is preferably formed to have a thickness of 1 ~ 5㎛. If the thickness of the corrosion protection layer 130 is less than 1 μm, since the thickness is too thin, it may be difficult to form a dense structure, and thus it may be difficult to properly exhibit corrosion resistance and wear resistance effects. On the contrary, when the thickness of the corrosion protection layer 130 exceeds 5 μm, the plating time increases, which may cause a problem that the dry film is damaged and plated to a bond finger or the like that should not be plated. This may eventually lead to electrical short failures.

한편, 도 5는 도 3의 C 부분을 확대하여 나타낸 도면으로, 보다 구체적으로는 인쇄회로기판용 외부 단자를 확대하여 나타낸 것이다.Meanwhile, FIG. 5 is an enlarged view of portion C of FIG. 3, and more specifically, enlarges an external terminal for a printed circuit board.

도 5에 도시된 바와 같이, 본 발명의 실시예에 따른 인쇄회로기판용 단자(100)는 표면 도금층(140)을 더 포함할 수 있다.As shown in FIG. 5, the terminal 100 for a printed circuit board according to the exemplary embodiment of the present invention may further include a surface plating layer 140.

이러한 표면 도금층(140)은 부식 방지층(130)의 표면에 형성된다. 이때, 표면 도금층(140)은 금(Au) 재질로 형성된다. 금(Au)은 전기 전도도가 우수한 대표적인 금속 중 하나이기는 하나, 다른 금속에 비해 상대적으로 고가이기 때문에 다량으로 사용시 제조 비용을 상승시킬 우려가 있다.The surface plating layer 140 is formed on the surface of the corrosion protection layer 130. At this time, the surface plating layer 140 is formed of a gold (Au) material. Although gold (Au) is one of the representative metals having excellent electrical conductivity, it is relatively expensive compared to other metals, and thus there is a concern that the production cost may be increased when used in large quantities.

이때, 종래에 따른 단자(도 1의 5)는 구리 패턴(도 1의 5a)의 표면에 니켈 재질의 두께 조절용 도금층(도 1의 5b)을 형성하였는데, 이러한 니켈 도금층은 결정립계에 매우 미세한 기공(micro porosity)을 가지고 있기 때문에 봉공 처리 목적으로 도금층의 표면에 귀금속에 해당하는 금 재질로 이루어진 표면 처리층(도 1의 5c)을 충분한 두께로 형성해야 하는데 따른 제조 비용의 상승 문제가 있었다.At this time, the conventional terminal (5 of FIG. 1) is formed on the surface of the copper pattern (5a of FIG. 1) to form a thickness control plating layer (5b of FIG. 1) of the nickel material, this nickel plating layer is very fine pores at the grain boundary ( Since the micro porosity) has a problem of increasing the manufacturing cost due to a sufficient thickness to form a surface treatment layer (5c of Figure 1) made of a gold material corresponding to the precious metal on the surface of the plating layer for the purpose of sealing.

이에 반해, 본 발명에 따른 인쇄회로기판용 단자(100)는 도금층(120)과 표면 도금층(140) 사이에 내식성 및 내마모성이 매우 우수한 니켈 계열의 합금으로 이루어진 부식 방지층(130)을 추가로 형성함으로써, 금 재질의 표면 도금층(140)의 두께를 0.5㎛ 이하로 최소화할 수 있다. 또한, 본 발명에 따른 인쇄회로기판용 단자(100)는 두께 조절용 도금층(120)과 부식 방지층(130)만으로 매우 우수한 내식성 및 내마모성을 가질 수 있으므로, 표면 도금층(140)을 형성하지 않아도 무방하다.
In contrast, the terminal 100 for a printed circuit board according to the present invention further forms a corrosion prevention layer 130 made of an alloy of nickel series having excellent corrosion resistance and abrasion resistance between the plating layer 120 and the surface plating layer 140. The thickness of the surface plating layer 140 of gold may be minimized to 0.5 μm or less. In addition, the terminal 100 for a printed circuit board according to the present invention may have a very excellent corrosion resistance and abrasion resistance only by the thickness control plating layer 120 and the corrosion protection layer 130, it is not necessary to form the surface plating layer 140.

이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 내식성 및 내마모성이 우수한 단자를 구비하는 인쇄회로기판 제조 방법에 대하여 구체적으로 설명하도록 한다.Hereinafter, a method of manufacturing a printed circuit board having a terminal having excellent corrosion resistance and wear resistance according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 6 내지 도 10은 본 발명의 실시예에 따른 단자를 구비하는 인쇄회로기판 제조 방법을 공정 순서에 따라 순차적으로 나타낸 공정 단면도이다.6 to 10 are cross-sectional views sequentially illustrating a method of manufacturing a printed circuit board having a terminal according to an exemplary embodiment of the present invention, according to a process sequence.

우선, 도 6에 도시된 바와 같이, 회로 영역을 제외한 하면(10b)을 덮는 솔더 마스크 패턴(30)과, 상기 솔더 마스크 패턴(30)의 상부에 형성된 드라이 필름(50)과, 상기 회로 영역에 형성된 구리 패턴(110)을 구비하는 기판(10)을 마련한다.First, as shown in FIG. 6, the solder mask pattern 30 covering the lower surface 10b excluding the circuit region, the dry film 50 formed on the solder mask pattern 30, and the circuit region The substrate 10 having the formed copper pattern 110 is prepared.

상기 구리 패턴(110)은 기판(10) 하면(10b)의 회로 영역(미도시)에 형성된다. 상기 기판(10)은 플레쉬 메모리 카드(FMC), 메모리 모듈, SSD(Solid State Drive) 등에 이용되는 인쇄회로기판일 수 있다.The copper pattern 110 is formed in a circuit region (not shown) of the lower surface 10b of the substrate 10. The substrate 10 may be a printed circuit board used in a flash memory card (FMC), a memory module, a solid state drive (SSD), or the like.

상기 솔더 마스크 패턴(30)은 기판(10)의 회로 영역을 제외한 하면(10b)을 덮도록 형성될 수 있다. 이러한 솔더 마스크 패턴(30)은 기판(10)의 하면(10b)과 더불어 기판(10)의 상면(10a)에도 형성될 수 있다. 이때, 솔더 마스크 패턴(30)은 PSR(photo solder resist), 감광성 액상 커버레이(liquid photosensitive coverlay), 포토 폴리이미드 필름(photo polyimide film), 에폭시(epoxy) 수지 등에서 선택된 어느 하나로 형성될 수 있다.
The solder mask pattern 30 may be formed to cover the lower surface 10b except for the circuit area of the substrate 10. The solder mask pattern 30 may be formed on the upper surface 10a of the substrate 10 as well as the lower surface 10b of the substrate 10. In this case, the solder mask pattern 30 may be formed of any one selected from a photo solder resist (PSR), a liquid photosensitive coverlay, a photo polyimide film, an epoxy resin, and the like.

다음으로, 도 7에 도시된 바와 같이, 구리 패턴(110)의 표면 상에 1차 도금을 실시하여 두께 조절용 도금층(120)을 형성한다. 이때, 두께 조절용 도금층(120)은 구리 패턴(110)의 표면을 덮도록 형성된다. 이러한 두께 조절용 도금층(120)은 전해 도금 또는 무전해 도금 공정을 실시하는 것에 의해 구리 패턴(110)의 전 표면을 덮도록 형성될 수 있다.Next, as shown in FIG. 7, primary plating is performed on the surface of the copper pattern 110 to form a thickness control plating layer 120. In this case, the thickness control plating layer 120 is formed to cover the surface of the copper pattern 110. The thickness control plating layer 120 may be formed to cover the entire surface of the copper pattern 110 by performing an electrolytic plating or an electroless plating process.

상기 두께 조절용 도금층(120)의 재질로는 니켈(Ni), 구리(Cu), 주석(Sn), 니켈-인(NiP) 합금, 니켈-코발트(NiCo) 합금, 구리-인(CuP) 합금 등에서 선택된 하나가 이용될 수 있으며, 이 중 니켈(Ni)을 이용하는 것이 바람직하다.The thickness of the plating layer 120 for adjusting the thickness of nickel (Ni), copper (Cu), tin (Sn), nickel-phosphorus (NiP) alloy, nickel-cobalt (NiCo) alloy, copper-phosphorus (CuP) alloy, etc. One selected may be used, and it is preferable to use nickel (Ni).

그리고, 두께 조절용 도금층(120)은 1 ~ 13㎛의 두께를 갖도록 형성하는 것이 바람직하다. 두께 조절용 도금층(120)의 두께가 1㎛ 미만일 경우에는 두께 조절용 도금층(120)을 도금하는 것보다 후술할 부식 방지층(130)을 조금 더 두껍게 도금하는 것이 바람직하다. 즉, 두께 조절용 도금층(120)의 두께가 1㎛ 미만으로 너무 엷을 경우, 도금 피트(Pit)등을 유발하여 품질을 저하할 수 있다. 반대로, 두께 조절용 도금층(120)의 두께가 13㎛를 초과할 경우에는 반도체 칩 실장시 칩의 손상이나 인쇄회로기판의 손상을 유발할 수 있다.
In addition, the thickness control plating layer 120 is preferably formed to have a thickness of 1 ~ 13㎛. When the thickness of the thickness control plating layer 120 is less than 1 μm, it is preferable to plate a little thicker the corrosion prevention layer 130 to be described later than to plate the thickness control plating layer 120. That is, when the thickness of the thickness control plating layer 120 is less than 1 μm, the thickness may be caused by causing a plating pit or the like. On the contrary, when the thickness of the plating layer 120 for adjusting thickness exceeds 13 μm, damage to the chip or damage to the printed circuit board may occur when the semiconductor chip is mounted.

다음으로, 도 8에 도시된 바와 같이, 두께 조절용 도금층(120)의 표면 상에 2차 도금을 실시하여 부식 방지층(130)을 형성한다.Next, as shown in FIG. 8, a second plating is performed on the surface of the thickness control plating layer 120 to form a corrosion protection layer 130.

상기 부식 방지층(130)은 두께 조절용 도금층(120)의 표면에 형성된다. 이러한 부식 방지층(130)은 구리 패턴(110) 및 두께 조절용 도금층(120)의 표면 및 측면을 덮도록 형성하는 것이 바람직하다. 이는 부식 방지층(130)이 구리 패턴(110) 및 두께 조절용 도금층(120)을 완벽하게 밀봉하지 못할 경우, 구리 패턴(110) 및 도금층(120)이 산소, 수분 및 부식성 가스 등과의 접촉으로 부식이 일어날 수 있기 때문이다.The corrosion prevention layer 130 is formed on the surface of the thickness control plating layer 120. The corrosion protection layer 130 is preferably formed to cover the surface and side surfaces of the copper pattern 110 and the thickness control plating layer 120. This is because when the corrosion preventing layer 130 does not completely seal the copper pattern 110 and the thickness control plating layer 120, the copper pattern 110 and the plating layer 120 may contact with oxygen, moisture, and a corrosive gas. Because it can happen.

특히, 부식 방지층(130)의 재질로는 니켈-텅스텐(Ni-W) 합금, 니켈-코발트(Ni-Co) 합금, 니켈-몰리브덴(Ni-Mo) 합금, 니켈-팔라듐(Ni-Pd) 합금 등에서 선택된 하나가 이용될 수 있으며, 이 중 니켈-텅스텐(Ni-W) 합금으로 이용하는 것이 바람직하다.In particular, the material of the corrosion protection layer 130 is a nickel-tungsten (Ni-W) alloy, a nickel-cobalt (Ni-Co) alloy, a nickel-molybdenum (Ni-Mo) alloy, a nickel-palladium (Ni-Pd) alloy One selected from the like and the like may be used, and among them, it is preferable to use a nickel-tungsten (Ni-W) alloy.

그리고, 부식 방지층(130)은 1 ~ 5㎛의 두께를 갖도록 형성하는 것이 바람직하다. 부식 방지층(130)의 두께가 1㎛ 미만일 경우에는 그 두께가 너무 얇은 관계로 치밀한 조직을 형성하지 못하여 내식성 및 내마모성 효과를 제대로 발휘하기 어려울 수 있다. 반대로, 부식 방지층(130)의 두께가 5㎛를 초과할 경우에는 도금 시간이 증가하여 드라이 필름이 손상되어 도금이 되면 안 되는 본드 핑거(bond finger) 등에 도금되는 문제를 야기할 수 있다. 이는 결국 전기적 쇼트 불량을 유발할 수 있다.
And, the corrosion protection layer 130 is preferably formed to have a thickness of 1 ~ 5㎛. If the thickness of the corrosion protection layer 130 is less than 1 μm, since the thickness is too thin, it may be difficult to form a dense structure, and thus it may be difficult to properly exhibit corrosion resistance and wear resistance effects. On the contrary, when the thickness of the corrosion protection layer 130 exceeds 5 μm, the plating time increases, which may cause a problem that the dry film is damaged and plated to a bond finger or the like that should not be plated. This may eventually lead to electrical short failures.

전술한 공정으로, 구리 패턴(110), 두께 조절용 도금층(120) 및 부식 방지층(130)이 차례로 적층되는 3층 구조로 이루어진 단자(100)를 형성할 수 있다. 도면으로 도시하지는 않았지만, 이러한 3층 구조로 이루어진 단자(100)를 형성하고자 할 경우에는 부식 방지층(130)을 형성한 이후에 솔더 마스크 패턴(30)의 상부에 형성된 드라이 필름(50)을 제거하는 것이 바람직하다.
In the above-described process, the terminal 100 having a three-layer structure in which the copper pattern 110, the thickness control plating layer 120, and the corrosion protection layer 130 are sequentially stacked may be formed. Although not shown in the drawings, in order to form the terminal 100 having the three-layer structure, the dry film 50 formed on the solder mask pattern 30 is removed after the corrosion protection layer 130 is formed. It is preferable.

이와 달리, 도 9에 도시된 바와 같이, 부식 방지층(130)의 표면 상에 3차 도금을 실시하여 표면 도금층(140)을 형성할 수도 있다. 이러한 표면 도금층(140)은 부식 방지층(130)의 표면에 형성된다. 이때, 표면 도금층(140)은 금(Au) 재질로 형성하는 것이 바람직하다. 전술한 공정으로, 구리 패턴(110), 두께 조절용 도금층(120), 부식 방지층(130) 및 표면 도금층(140)이 차례로 적층되는 4층 구조로 이루어진 단자(100)를 형성할 수도 있다.
Alternatively, as shown in FIG. 9, the third plating may be performed on the surface of the corrosion protection layer 130 to form the surface plating layer 140. The surface plating layer 140 is formed on the surface of the corrosion protection layer 130. In this case, the surface plating layer 140 is preferably formed of gold (Au) material. In the above-described process, the terminal 100 having a four-layer structure in which the copper pattern 110, the thickness control plating layer 120, the corrosion protection layer 130, and the surface plating layer 140 are sequentially stacked may be formed.

다음으로, 도 10에 도시된 바와 같이, 솔더 마스크 패턴(30)의 상부에 형성된 드라이 필름(도 9의 50)을 제거한다.
Next, as shown in FIG. 10, the dry film (50 of FIG. 9) formed on the solder mask pattern 30 is removed.

상기 방법으로 제조되는 인쇄회로기판용 단자는 두께 조절용 도금층과 표면 도금층 사이에 내식성 및 내마모성을 갖는 니켈 계열의 합금으로 이루어진 부식 방지층을 추가로 형성함으로써, 금 재질의 표면 도금층의 두께를 0.5㎛ 이하로 최소화할 수 있다. 또한, 상기 방법으로 제조되는 인쇄회로기판용 단자는 두께 조절용 도금층과 부식 방지층만으로 솔더볼과 같은 외부접속부재와의 전기적 신뢰성이 가능할 수 있기 때문에, 표면 도금층을 형성하지 않아도 무방하다.
The terminal for a printed circuit board manufactured by the above method further forms a corrosion preventing layer made of a nickel-based alloy having corrosion resistance and abrasion resistance between the thickness control plating layer and the surface plating layer, so that the thickness of the surface plating layer of gold material is 0.5 μm or less. It can be minimized. In addition, the terminal for a printed circuit board manufactured by the above method may have electrical reliability with an external connection member such as a solder ball only by using a thickness control plating layer and a corrosion prevention layer, and thus a surface plating layer may not be formed.

이상에서는 본 발명의 실시예를 중심으로 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 기술자의 수준에서 다양한 변경이나 변형을 가할 수 있다. 이러한 변경과 변형은 본 발명이 제공하는 기술 사상의 범위를 벗어나지 않는 한 본 발명에 속한다고 할 수 있다. 따라서 본 발명의 권리범위는 이하에 기재되는 청구범위에 의해 판단되어야 할 것이다.
Although the preferred embodiments of the present invention have been disclosed for illustrative purposes, those skilled in the art will appreciate that various modifications, additions and substitutions are possible, without departing from the scope and spirit of the invention as disclosed in the accompanying claims. These changes and modifications may be made without departing from the scope of the present invention. Accordingly, the scope of the present invention should be determined by the following claims.

100 : 단자 110 : 구리 패턴
120 : 두께 조절용 도금층 130 : 부식 방지층
140 : 표면 도금층
10 : 기판 10a : 기판 상면
10b : 기판 하면 30 : 솔더 마스크 패턴
50 : 드라이 필름100 terminal 110 copper pattern
120: thickness control plating layer 130: corrosion protection layer
140: surface plating layer
10: substrate 10a: upper surface of the substrate
10b: bottom surface of substrate 30: solder mask pattern
50: dry film

Claims (14)

기판 하면의 회로 영역에 형성된 구리 패턴;
상기 구리 패턴의 표면을 덮도록 형성되며, 1 ~ 13㎛의 두께를 갖는 두께 조절용 도금층;
상기 두께 조절용 도금층의 표면에 형성되며, 1 ~ 5㎛의 두께를 갖는 부식 방지층; 및
상기 구리 패턴이 노출되도록, 상기 회로 영역을 제외한 상기 기판 하면을 덮는 솔더 마스크 패턴;을 포함하며,
상기 두께 조절용 도금층은 니켈(Ni)만으로 형성되고, 상기 부식 방지층은 니켈-텅스텐(Ni-W) 합금, 니켈-코발트(Ni-Co) 합금 및 니켈-몰리브덴(Ni-Mo) 합금 중 선택된 하나로 형성되어, 금 재질의 표면 도금층이 생략된 것을 특징으로 하는 단자를 구비하는 인쇄회로기판.
A copper pattern formed in the circuit area on the lower surface of the substrate;
A thickness adjustment plating layer formed to cover the surface of the copper pattern and having a thickness of 1 to 13 μm;
A corrosion prevention layer formed on a surface of the thickness control plating layer and having a thickness of 1 to 5 μm; And
And a solder mask pattern covering a lower surface of the substrate except for the circuit region so that the copper pattern is exposed.
The thickness control plating layer is formed of only nickel (Ni), and the corrosion protection layer is formed of one selected from nickel-tungsten (Ni-W) alloy, nickel-cobalt (Ni-Co) alloy, and nickel-molybdenum (Ni-Mo) alloy. The printed circuit board having a terminal, characterized in that the surface plating layer of gold material is omitted.
삭제delete 삭제delete 삭제delete 삭제delete 제1항에 있어서,
상기 부식 방지층은
상기 구리 패턴 및 두께 조절용 도금층의 표면 및 측면을 덮도록 형성된 것을 특징으로 하는 단자를 구비하는 인쇄회로기판.
The method of claim 1,
The corrosion protection layer
Printed circuit board having a terminal, characterized in that formed to cover the surface and side surfaces of the copper pattern and the thickness control plating layer.
삭제delete 삭제delete 회로 영역을 제외한 하면을 덮는 솔더 마스크 패턴과, 상기 솔더 마스크 패턴의 상부에 형성된 드라이 필름과, 상기 회로 영역에 형성된 구리 패턴을 구비하는 기판을 마련하는 단계;
상기 구리 패턴의 표면 상에 1차 도금을 실시하여 1 ~ 13㎛의 두께를 갖는 두께 조절용 도금층을 형성하는 단계;
상기 두께 조절용 도금층의 표면 상에 2차 도금을 실시하여 1 ~ 5㎛의 두께를 갖는 부식 방지층을 형성하는 단계; 및
상기 솔더 마스크 패턴의 상부에 형성된 드라이 필름을 제거하는 단계;를 포함하며,
상기 두께 조절용 도금층은 니켈(Ni)만으로 형성되고, 상기 부식 방지층은 니켈-텅스텐(Ni-W) 합금, 니켈-코발트(Ni-Co) 합금 및 니켈-몰리브덴(Ni-Mo) 합금 중 선택된 하나로 형성되어, 금 재질의 표면 도금층이 생략된 것을 특징으로 하는 단자를 구비하는 인쇄회로기판 제조 방법.Providing a substrate having a solder mask pattern covering a lower surface except a circuit region, a dry film formed on the solder mask pattern, and a copper pattern formed on the circuit region;
Performing a first plating on the surface of the copper pattern to form a thickness control plating layer having a thickness of 1 to 13 μm;
Performing a second plating on the surface of the thickness control plating layer to form a corrosion prevention layer having a thickness of 1 to 5 μm; And
And removing the dry film formed on the solder mask pattern.
The thickness control plating layer is formed of only nickel (Ni), and the corrosion protection layer is formed of one selected from nickel-tungsten (Ni-W) alloy, nickel-cobalt (Ni-Co) alloy, and nickel-molybdenum (Ni-Mo) alloy. And a surface plating layer of gold material is omitted. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020120082964A 2012-07-30 2012-07-30 Tab for printed circuit board with excellent corrosion resistance and durability of abrasion and method of manufacturing the same KR101384793B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120082964A KR101384793B1 (en) 2012-07-30 2012-07-30 Tab for printed circuit board with excellent corrosion resistance and durability of abrasion and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120082964A KR101384793B1 (en) 2012-07-30 2012-07-30 Tab for printed circuit board with excellent corrosion resistance and durability of abrasion and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20140016470A KR20140016470A (en) 2014-02-10
KR101384793B1 true KR101384793B1 (en) 2014-04-14

Family

ID=50265444

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120082964A KR101384793B1 (en) 2012-07-30 2012-07-30 Tab for printed circuit board with excellent corrosion resistance and durability of abrasion and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR101384793B1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101535447B1 (en) * 2014-09-04 2015-07-15 정병직 Flexible printed circuit board with excellent previention effect on corrosion and method of manufacturing the same
KR101723975B1 (en) * 2016-12-15 2017-04-07 주식회사 제이미크론 Charger Terminals for Waterproofing of Cellular Phone and Manufacturing Method of it
KR102445477B1 (en) 2020-10-29 2022-09-21 (주)정준이엔지 Apparatus for forming solder layer on terminal of circuit board
KR102531357B1 (en) 2020-10-29 2023-05-12 (주)정준이엔지 Method for forming solder layer on terminal of circuit board
CN112739074B (en) * 2020-12-08 2021-12-07 深圳市祺利电子有限公司 Manufacturing method of wear-resistant circuit board and wear-resistant circuit board

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120077923A (en) * 2010-12-31 2012-07-10 엘지이노텍 주식회사 The printed circuit board and the method for manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120077923A (en) * 2010-12-31 2012-07-10 엘지이노텍 주식회사 The printed circuit board and the method for manufacturing the same

Also Published As

Publication number Publication date
KR20140016470A (en) 2014-02-10

Similar Documents

Publication Publication Date Title
TWI395274B (en) Method of manufacturing a circuit substrate and method of manufacturing an electronic parts packaging structure
CN107006116B (en) Flexible circuit board, electronic device including the same, and method of manufacturing the same
KR101384793B1 (en) Tab for printed circuit board with excellent corrosion resistance and durability of abrasion and method of manufacturing the same
JP2008263125A5 (en)
CN107275086A (en) Electronic unit
US9363883B2 (en) Printed circuit board and method for manufacturing same
JP5948881B2 (en) Lead frame for semiconductor devices
US20100295168A1 (en) Semiconductor package using conductive plug to replace solder ball
JP2008078032A (en) Connecting device
JP2017183664A5 (en)
CN104115571B (en) Printed circuit board and manufacturing methods
TW459321B (en) A semiconductor apparatus and a manufacturing method thereof
CN1791311B (en) Method of manufacturing a circuit substrate and method of manufacturing an electronic parts packaging structure
KR20170061314A (en) A Probe Pin and a Manufacturing Method of the same
US20110297429A1 (en) Sliding contact assembly
KR101535447B1 (en) Flexible printed circuit board with excellent previention effect on corrosion and method of manufacturing the same
CN102456649A (en) Package substrate and method for fabricating the same
US20120181691A1 (en) Package structure, packaging substrate and chip
CN104105337A (en) Circuit board with high-density circuits and method for manufacturing the circuit board
US20110086558A1 (en) Electrical contact with improved material and method manufacturing the same
US9867288B2 (en) Semiconductor memory card, printed circuit board for memory card and method of fabricating the same
KR101611216B1 (en) Flexible printed circuit boards and method for manufacturing the same
US20110253431A1 (en) Printed circuit substrate and method of manufacturing the same
CN102098872B (en) Pad structure and manufacturing method thereof
KR20180018034A (en) Flexible circuit board and electronic device comprising the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170216

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 5