[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101378948B1 - Semiconductor light emimitting device - Google Patents

Semiconductor light emimitting device Download PDF

Info

Publication number
KR101378948B1
KR101378948B1 KR1020130002950A KR20130002950A KR101378948B1 KR 101378948 B1 KR101378948 B1 KR 101378948B1 KR 1020130002950 A KR1020130002950 A KR 1020130002950A KR 20130002950 A KR20130002950 A KR 20130002950A KR 101378948 B1 KR101378948 B1 KR 101378948B1
Authority
KR
South Korea
Prior art keywords
electrode
semiconductor layer
bonding pad
layer
light emitting
Prior art date
Application number
KR1020130002950A
Other languages
Korean (ko)
Inventor
전수근
Original Assignee
주식회사 세미콘라이트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 세미콘라이트 filed Critical 주식회사 세미콘라이트
Priority to KR1020130002950A priority Critical patent/KR101378948B1/en
Priority to CN201380004184.2A priority patent/CN103988322B/en
Priority to PCT/KR2013/006459 priority patent/WO2014014300A2/en
Priority to US14/118,602 priority patent/US9530941B2/en
Priority to EP13819369.3A priority patent/EP2782148B1/en
Application granted granted Critical
Publication of KR101378948B1 publication Critical patent/KR101378948B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

The present invention relates to a semiconductor light emitting device comprising; multiple semiconductor layers including a first semiconductor layer having first conductivity, a second semiconductor layer having second conductivity which is different with the first conductivity, and an active layer which is placed between the first and second semiconductor layers and produces light through the re-combination of an electron and a hole; a contact area in which the first semiconductor layer is exposed by partially eliminating the second semiconductor layer and the active layer; a non-conductivity reflection film which covers the second semiconductor layer and the contact area to reflect the light from the active layer to the first semiconductor layer which is a growth substrate; a first branch electrode which has a first stage and a second stage facing with the first stage and is extended between the non-conductivity reflection film and the second semiconductor layer; a first electrode which is formed on the non-conductivity reflection film at the first stage side and supplies one of the electron and the hole to the second semiconductor layer and is electrically connected to the first branch electrode by the electrical connection which passing through the non-conductivity reflection film; a second electrode which is formed on the non-conductivity reflection film at the second stage side and supplies the remainder of the electron and the hole to the first semiconductor layer; a first bonding pad which is formed on the first electrode; and a second bonding pad which is formed on the second electrode. The upper surface of the second bonding pad has a height same as the upper surface of the first bonding pad.

Description

반도체 발광소자{SEMICONDUCTOR LIGHT EMIMITTING DEVICE}Technical Field [0001] The present invention relates to a semiconductor light emitting device,

본 개시(Disclosure)는 전체적으로 반도체 발광소자에 관한 것으로, 특히 광 반사면을 구비하는 반도체 발광소자에 관한 것이다.The present disclosure relates generally to a semiconductor light emitting device, and more particularly to a semiconductor light emitting device having a light reflecting surface.

여기서, 반도체 발광소자는 전자와 정공의 재결합을 통해 빛을 생성하는 반도체 광소자를 의미하며, 3족 질화물 반도체 발광소자를 예로 들 수 있다. 3족 질화물 반도체는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물로 이루어진다. 이외에도 적색 발광에 사용되는 GaAs계 반도체 발광소자 등을 예로 들 수 있다.Here, the semiconductor light emitting element means a semiconductor light emitting element that generates light through recombination of electrons and holes, for example, a group III nitride semiconductor light emitting element. The Group III nitride semiconductor is made of a compound of Al (x) Ga (y) In (1-x-y) N (0? X? 1, 0? Y? 1, 0? X + y? A GaAs-based semiconductor light-emitting element used for red light emission, and the like.

여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).Herein, the background art relating to the present disclosure is provided, and these are not necessarily meant to be known arts.

도 1은 미국 등록특허공보 제7,262,436호에 제시된 반도체 발광소자의 일 예를 나타내는 도면으로서, 반도체 발광소자는 기판(100), 기판(100) 위에 성장되는 위에 성장되는 n형 반도체층(300), n형 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 반도체층(500), p형 반도체층(500) 위에 형성되는 반사막으로 기능하는 전극(901,902,903) 그리고 식각되어 노출된 n형 반도체층(300) 위에 형성되는 n측 본딩 패드(800)를 포함한다. n형 반도체층(300)과 p형 반도체층(500)은 그 도전성을 반대로 하여 좋다. 바람직하게는, 기판(100)과 n형 반도체층(300) 사이에 버퍼층(도시 생략)이 구비된다. 이러한 구조의 칩, 즉 기판(100)의 반대 측에 전극(901,902,903) 및 전극(800) 모두가 형성되어 있고, 전극(901,902,903)이 반사막으로 기능하는 형태의 칩을 플립 칩이라 한다. 전극(901,902,903)은 반사율이 높은 전극(901; 예: Ag), 본딩을 위한 전극(903; 예: Au) 그리고 전극(901) 물질과 전극(903) 물질 사이의 확산을 방지하는 전극(902; 예: Ni)으로 이루어진다. 이러한 금속 반사막 구조는 반사율이 높고, 전류 확산에 이점을 가지지만, 금속에 의한 빛 흡수라는 단점을 가진다.FIG. 1 shows an example of a semiconductor light emitting device disclosed in U.S. Patent No. 7,262,436. The semiconductor light emitting device includes a substrate 100, an n-type semiconductor layer 300 grown on the substrate 100, an active layer 400 grown on the n-type semiconductor layer 300, a p-type semiconductor layer 500 grown on the active layer 400, electrodes 901, 902 and 903 functioning as reflective films formed on the p-type semiconductor layer 500, And an n-side bonding pad 800 formed on the exposed n-type semiconductor layer 300. The conductivity of the n-type semiconductor layer 300 and the p-type semiconductor layer 500 may be reversed. Preferably, a buffer layer (not shown) is provided between the substrate 100 and the n-type semiconductor layer 300. A chip having such a structure, that is, a chip in which both the electrodes 901, 902, 903 and the electrode 800 are formed on the opposite side of the substrate 100, and the electrodes 901, 902, 903 function as a reflection film, is called a flip chip. Electrodes 901,902 and 903 may be formed of a highly reflective electrode 901 (e.g., Ag), an electrode 903 (e.g., Au) for bonding, and an electrode 902 (not shown) to prevent diffusion between the electrode 901 material and the electrode 903 material. For example, Ni). Such a metal reflection film structure has a high reflectance and an advantage of current diffusion, but has a disadvantage of light absorption by a metal.

도 2는 일본 공개특허공보 제2006-120913호에 제시된 반도체 발광소자의 일 예를 나타내는 도면으로서, 반도체 발광소자는 기판(100), 기판(100) 위에 성장되는 버퍼층(200), 버퍼층(200) 위에 성장되는 n형 반도체층(300), n형 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 반도체층(500), p형 반도체층(500) 위에 형성되며, 전류 확산 기능을 하는 투광성 전도막(600), 투광성 전도막(600) 위에 형성되는 p측 본딩 패드(700) 그리고 식각되어 노출된 n형 반도체층(300) 위에 형성되는 n측 본딩 패드(800)를 포함한다. 그리고 투광성 전도막(600) 위에는 분포 브래그 리플렉터(900; DBR: Distributed Bragg Reflector)와 금속 반사막(904)이 구비되어 있다. 이러한 구성에 의하면, 금속 반사막(904)에 의한 빛 흡수는 감소하지만, 전극(901,902,903)을 이용하는 것보다 상대적으로 전류 확산이 원활하지 못한 단점이 있다.The semiconductor light emitting device includes a substrate 100, a buffer layer 200 grown on the substrate 100, a buffer layer 200, a buffer layer 200 formed on the substrate 100, An active layer 400 grown on the n-type semiconductor layer 300, a p-type semiconductor layer 500 grown on the active layer 400, and a p-type semiconductor layer 500 grown on the n- A p-side bonding pad 700 formed on the transparent conductive film 600, and an n-side bonding pad (not shown) formed on the n-type semiconductor layer 300 exposed by etching 800). A DBR (Distributed Bragg Reflector) 900 and a metal reflection film 904 are provided on the light transmissive conductive film 600. According to such a configuration, light absorption by the metal reflection film 904 is reduced, but current diffusion is relatively slow compared to using the electrodes 901, 902, and 903.

도 3은 일본 공개특허공보 제2009-164423호에 제시된 반도체 발광소자의 일 예를 나타내는 도면으로서, 복수의 반도체층(300,400,500)에 분포 브래그 리플렉터(900)와 금속 반사막(904)이 구비되어 있으며, 그 대향하는 측에 형광체(1000)가 구비되어 있고, 금속 반사막(904)과 n측 본딩 패드(800)가 외부 전극(1100,1200)과 전기적으로 연결되어 있다. 외부 전극(1100,1200)은 패키지의 리드 프레임이거나 COB(Chip on Board) 또는 PCB(Printed Circuit Board)에 구비된 전기 패턴일 수 있다. 형광체(1000)는 컨포멀(conformal)하게 코팅될 수 있으며, 에폭시 수지에 혼합되어 외부 전극(1100,1200)을 덮는 형태여도 좋다. 형광체(1000)는 활성층(400)에서 발생한 빛을 흡수하여, 이보다 긴 파장 또는 짧은 파장의 빛으로 변환한다. 3 is a view showing an example of a semiconductor light emitting device disclosed in Japanese Laid-Open Patent Publication No. 2009-164423. The Bragg reflector 900 and the metal reflection film 904 are provided in a plurality of semiconductor layers 300, 400 and 500, And the metal reflection film 904 and the n-side bonding pad 800 are electrically connected to the external electrodes 1100 and 1200. In addition, The external electrodes 1100 and 1200 may be a lead frame of the package, or an electric pattern provided on a COB (Chip on Board) or a PCB (Printed Circuit Board). The phosphor 1000 may be conformally coated, or it may be mixed with an epoxy resin to cover the external electrodes 1100 and 1200. The phosphor 1000 absorbs light generated in the active layer 400 and converts the light into light having a longer wavelength or shorter wavelength.

이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.This will be described later in the Specification for Implementation of the Invention.

여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).SUMMARY OF THE INVENTION Herein, a general summary of the present disclosure is provided, which should not be construed as limiting the scope of the present disclosure. of its features).

본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 성장 기판을 이용해 순차로 성장되는, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수의 반도체층; 제2 반도체층과 활성층을 부분적으로 제거하여 제1 반도체층이 노출되는 접촉영역; 활성층으로부터의 빛을 성장 기판 측인 제1 반도체층 측으로 반사하도록, 제2 반도체층 및 접촉영역을 덮도록 형성되는 비도전성 반사막; 제1 단과 제1 단에 대향하는 제2 단을 가지며 비도전성 반사막과 제2 반도체층 사이에서 연장되는 제1 가지 전극; 제1 단 측에서 비도전성 반사막 위에 형성되고, 제2 반도체층에 전자와 정공 중의 하나를 공급하며, 비도전성 반사막을 관통하는 전기적 연결에 의해 제1 가지 전극과 전기적으로 연통하는 제1 전극; 제2 단 측에서 비도전성 반사막 위에 형성되고, 제1 반도체층에 전자와 정공 중의 나머지 하나를 공급하는 제2 전극; 제1 전극 위에 형성되는 제1 본딩 패드; 및 제2 전극 위에 형성되는 제2 본딩 패드;로서, 그 상면이 제1 본딩 패드의 상면과 동일한 높이를 가지는 제2 본딩 패드;를 포함하는 것을 특징으로 하는 반도체 발광소자가 제공된다.According to one aspect of the present disclosure, a first semiconductor layer having a first conductivity, which is sequentially grown using a growth substrate, a second semiconductor layer having a second conductivity different from the first conductivity, A plurality of semiconductor layers interposed between the first semiconductor layer and the second semiconductor layer and having an active layer that generates light through recombination of electrons and holes; A contact region in which the first semiconductor layer is exposed by partially removing the second semiconductor layer and the active layer; A non-conductive reflective film formed to cover the second semiconductor layer and the contact region so as to reflect light from the active layer to the first semiconductor layer side which is the growth substrate side; A first branch electrode having a first end and a second end opposite the first end and extending between the nonconductive reflecting film and the second semiconductor layer; A first electrode formed on the non-conductive reflecting film at the first end side, supplying one of electrons and holes to the second semiconductor layer, and electrically communicating with the first branch electrode by an electrical connection passing through the non-conductive reflecting film; A second electrode formed on the non-conductive reflecting film on the second end side and supplying the other one of electrons and holes to the first semiconductor layer; A first bonding pad formed on the first electrode; And a second bonding pad formed on the second electrode, the second bonding pad having an upper surface of which is the same height as the upper surface of the first bonding pad.

이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.This will be described later in the Specification for Implementation of the Invention.

도 1은 미국 등록특허공보 제7,262,436호에 제시된 반도체 발광소자의 일 예를 나타내는 도면,
도 2는 일본 공개특허공보 제2006-120913호에 제시된 반도체 발광소자의 일 예를 나타내는 도면,
도 3은 일본 공개특허공보 제2009-164423호에 제시된 반도체 발광소자의 일 예를 나타내는 도면,
도 4는 본 개시에 따른 반도체 발광소자의 일 예를 나타내는 도면,
도 5는 도 4의 A-A 라인을 따라 취한 단면도,
도 6은 도 4의 B-B 라인을 따라 취한 단면도,
도 7은 도 4의 반도체 발광소자에서 p측 전극 및 n측 전극과 비도전성 반사막을 제거한 상태를 나타내는 도면,
도 8은 본 개시에 따른 반도체 발광소자의 다른 일 예를 나타내는 도면,
도 9는 도 8의 D-D 라인을 따라 취한 단면도,
도 10은 도 8의 E-E 라인을 따라 취한 단면도,
도 11은 반도체 발광소자 제조 공정 도중에 두 개의 반도체 발광소자가 독립된 반도체 발광소자로 분리되기 이전 상태를 나타낸 도면,
도 12는 반도체 발광소자 제조 공정 도중에 두 개의 반도체 발광소자가 독립된 반도체 발광소자로 분리된 상태를 나타낸 도면,
도 13은 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 나타내는 도면,
도 14는 도 13의 I-I 라인을 따라 취한 단면도.1 is a view showing an example of a semiconductor light emitting device shown in US Patent No. 7,262,436,
2 is a view showing an example of a semiconductor light emitting device disclosed in Japanese Laid-Open Patent Publication No. 2006-120913,
3 is a view showing an example of a semiconductor light emitting device disclosed in Japanese Laid-Open Patent Publication No. 2009-164423,
4 is a view showing an example of a semiconductor light emitting device according to the present disclosure,
5 is a cross-sectional view taken along line AA of FIG. 4,
FIG. 6 is a cross-sectional view taken along line BB of FIG. 4,
7 is a view showing a state in which a p-side electrode, an n-side electrode and a non-conductive reflective film are removed in the semiconductor light emitting device of Fig. 4,
8 is a view showing another example of the semiconductor light emitting device according to the present disclosure,
9 is a cross-sectional view taken along line DD of FIG. 8,
10 is a sectional view taken along the line EE of Fig. 8,
11 is a view showing a state before two semiconductor light emitting devices are separated into independent semiconductor light emitting devices during a semiconductor light emitting device manufacturing process,
12 is a view showing a state in which two semiconductor light emitting devices are separated into independent semiconductor light emitting devices during a semiconductor light emitting device manufacturing process;
13 is a view showing still another example of a semiconductor light emitting device according to the present disclosure;
FIG. 14 is a cross sectional view taken along line II of FIG. 13;

이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)). The present disclosure will now be described in detail with reference to the accompanying drawings.

도 4는 본 개시에 따른 반도체 발광소자의 일 예를 나타내는 도면이고, 도 5는 도 4의 A-A 라인을 따라 취한 단면도이며, 도 6은 도 4의 B-B 라인을 따라 취한 단면도이며, 도 7은 도 4의 반도체 발광소자에서 p측 전극 및 n측 전극과 비도전성 반사막을 제거한 상태를 나타내는 도면이다. 4 is a cross-sectional view taken along line AA of FIG. 4, FIG. 6 is a cross-sectional view taken along line BB of FIG. 4, and FIG. 7 is a cross- 4A and 4B show a state in which the p-side electrode, the n-side electrode, and the non-conductive reflective film are removed.

반도체 발광소자(1)는 기판(10), 기판(10)에 성장되는 버퍼층(20), 버퍼층(20)위에 성장되는 n형 반도체층(30), n형 반도체층(30) 위에 성장되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40), 활성층(40) 위에 성장되는 p형 반도체층(50)을 구비한다. The semiconductor light emitting element 1 is grown on the substrate 10, the buffer layer 20 grown on the substrate 10, the n-type semiconductor layer 30 grown on the buffer layer 20 and the n-type semiconductor layer 30, An active layer 40 for generating light through recombination of holes, and a p-type semiconductor layer 50 grown on the active layer 40.

기판(10)으로 주로 사파이어, SiC, Si, GaN 등이 이용되며, 기판(10)은 최종적으로 제거될 수 있고, 버퍼층(20)은 생략될 수 있다. 기판(10)이 제거되거나 도전성을 가지는 경우에 n측 전극(80)은 기판(10)이 제거된 n형 반도체층(30) 측 또는 도전성 기판(10) 측에 형성될 수 있다. n형 반도체층(30)과 p형 반도체층(50)은 그 위치가 바뀔 수 있으며, 3족 질화물 반도체 발광소자에 있어서 주로 GaN으로 이루어진다. 각각의 반도체층(20,30,40,50)이 다층으로 구성될 수 있으며, 추가의 층이 구비될 수도 있다. The substrate 10 is mainly made of sapphire, SiC, Si, GaN or the like, and the substrate 10 can be finally removed, and the buffer layer 20 can be omitted. The n-side electrode 80 may be formed on the side of the n-type semiconductor layer 30 from which the substrate 10 is removed or the side of the conductive substrate 10 when the substrate 10 is removed or has conductivity. The positions of the n-type semiconductor layer 30 and the p-type semiconductor layer 50 can be changed, and they are mainly composed of GaN in the III-nitride semiconductor light emitting device. Each semiconductor layer 20, 30, 40, 50 may be composed of multiple layers, and additional layers may be provided.

메사식각 공정을 통해 p형 반도체층(50)과 활성층(40)이 부분적으로 제거되어 n형 반도체층(30)이 노출되는 2개의 n측 접촉영역(31)이 형성되며, 각 n측 접촉영역(31) 내의 n형 반도체층(30) 위에 n측 가지 전극(81)이 형성된다. n측 접촉영역(31)은 반도체 발광소자의 일 측면(C)과 나란하도록 길게 연장된다. n측 접촉영역(31)은 반도체 발광소자의 측면 방향으로 개방될 수도 있지만, 어느 한 측면으로도 개방되지 않고 그 둘레가 활성층(40)과 p형 반도체층(50)으로 둘러싸여 막혀 있는 것이 바람직하다. n측 접촉영역(31)의 수는 증가하거나 감소할 수 있으며, 배열 형태는 변경될 수 있다. n측 가지 전극(81)은 길게 연장되는 가지부(88)와 가지부(88)의 일측단부에 넓은 폭을 갖도록 형성되는 연결부(89)를 구비하는 것이 바람직하다. 이에 대응하여, n측 접촉영역(31)은 n측 가지 전극(81)의 가지부(88)가 위치하는 부분에서 좁은 폭으로 형성되고, n측 가지 전극(81)의 연결부(89)가 위치하는 부분에서 넓은 폭으로 형성된다. Two n-side contact regions 31 are formed in which the p-type semiconductor layer 50 and the active layer 40 are partially removed through the mesa etching process to expose the n-type semiconductor layer 30, The n-side branched electrode 81 is formed on the n-type semiconductor layer 30 in the n-type semiconductor layer 31. The n-side contact region 31 is elongated so as to be parallel to one side surface (C) of the semiconductor light emitting element. Although the n-side contact region 31 may be opened in the lateral direction of the semiconductor light emitting device, it is preferable that the n-side contact region 31 is not opened to any one side but is surrounded by the active layer 40 and the p- . the number of the n-side contact regions 31 can be increased or decreased, and the arrangement form can be changed. The n-side branch electrode 81 preferably has a branch portion 88 extending long and a connecting portion 89 formed at one end of the branch portion 88 to have a wide width. The n-side contact region 31 is formed to have a narrow width at the portion where the branch portion 88 of the n-side branch electrode 81 is located and the connection portion 89 of the n-side branch electrode 81 is located at the position In the width direction.

p형 반도체층(50) 위에 3개의 p측 가지 전극(93)이 형성된다. p측 가지 전극(93)은 n측 가지 전극(81)과 나란하게 형성되며, 2개의 n측 가지 전극(81) 사이 및 양 측부에 각각 배열된다. 따라서, 3개의 p측 가지 전극(93) 사이사이에 각각 n측 가지 전극(81)이 위치하게 된다. p측 가지 전극(93) 또한 길쭉하게 연장되는 가지부(98)와 가지부(98)의 일측단부에 넓은 폭을 갖도록 형성되는 연결부(99)를 구비하는 것이 바람직하다. 다만, 도 4에 도시된 것과 같이, p측 가지 전극(93)의 연결부(99)는, 반도체 발광소자를 위에서 봤을 때, n측 가지 전극(81)의 연결부(89) 반대 측에 위치한다. 즉, p측 가지 전극(93)의 연결부(99)는 좌측에 위치하고, n측 가지 전극(81)의 연결부(89)는 우측에 위치한다. p측 가지 전극(93)은 반도체 발광소자의 일 측면(C) 방향을 따라 길게 뻗어 있다. 예를 들어, 도 4 및 도 7에서, 좌측에서 우측으로 길게 뻗어 있다. 이렇게 길게 뻗어 있는 복수의 p측 가지 전극(93)에 의해 소자가 뒤집혀 탑재부(예: 서브마운트, 패키지, COB(Chip on Board))에 놓였을 때, 기울어짐 없이 놓이게 할 수 있다. 이러한 관점에서, p측 가지 전극(93)은 가능한 한 길게 형성하는 것이 바람직하다. Three p-side branch electrodes 93 are formed on the p-type semiconductor layer 50. The p-side branch electrodes 93 are formed in parallel with the n-side branch electrodes 81, and are arranged between the two n-side branch electrodes 81 and on both sides, respectively. Therefore, the n-side branch electrodes 81 are positioned between the three p-side branch electrodes 93, respectively. The p-side branch electrode 93 also has a branch portion 98 extending elongated and a connecting portion 99 formed at one end of the branch portion 98 to have a wide width. 4, the connecting portion 99 of the p-side branch electrode 93 is located on the opposite side of the connecting portion 89 of the n-side branched electrode 81 when viewed from above. That is, the connection portion 99 of the p-side branch electrode 93 is located on the left side, and the connection portion 89 of the n side branch electrode 81 is located on the right side. The p-side branch electrode (93) extends along the direction of one side (C) of the semiconductor light emitting element. For example, in FIG. 4 and FIG. 7, it extends long from left to right. When the device is turned upside down by a plurality of p-side branch electrodes 93 extending so long, it can be placed without tilting when placed on a mounting portion (e.g., a submount, a package, or a COB (Chip on Board)). From this point of view, the p-side branch electrode 93 is preferably formed as long as possible.

p측 가지 전극(93)과 n측 가지 전극(81)의 높이는 2㎛ ~ 3㎛가 적당하다. 너무 얇은 두께의 경우 동작전압의 상승을 야기하며, 너무 두꺼운 가지 전극은 공정의 안정성과 재료비 상승을 야기할 수 있기 때문이다. The height of the p-side branch electrode 93 and the n-side branch electrode 81 is preferably 2 mu m to 3 mu m. Too thin a thickness causes an increase in the operating voltage, while an excessively thick branch electrode can cause process stability and material cost increase.

바람직하게, p측 가지 전극(93)의 형성에 앞서, 광 흡수 방지막(95)이 p측 가지 전극(93) 아래에 해당하는 p형 반도체층(50) 위에 형성된다. 광 흡수 방지막(95)은 p측 가지 전극(93)보다 조금 넓은 폭으로 형성된다. 광 흡수 방지막(95)은 활성층(40)에서 생성된 빛이 p측 가지 전극(93)에 의해 흡수되는 것을 방지한다. 광 흡수 방지막(95)은 활성층(40)에서 발생한 빛의 일부 또는 전부를 반사하는 기능만을 가져도 좋고, p측 가지 전극(93)으로부터의 전류가 p측 가지 전극(93)의 바로 아래로 흐르지 못하도록 하는 기능만을 가져도 좋으며, 양자의 기능을 모두 가져도 좋다. 이들의 기능을 위해, 광 흡수 방지막(95)은 p형 반도체층(50)보다 굴절률이 낮은 투광성 물질로 된 단일층(예: SiO2) 또는 다층(예: Si02/TiO2/SiO2), 또는 분포 브래그 리플렉터, 또는 단일층과 분포 브래그 리플렉터의 결합 등으로 이루어질 수 있다. 또한, 광 흡수 방지막(95)은 비도전성 물질(예: SiOx, TiOx와 같은 유전물질)로 이루어질 수 있다. 광 흡수 방지막(95)의 두께는 구조에 따라 0.2㎛ ~ 3.0㎛가 적당하다. 광 흡수 방지막(95)의 두께가 너무 얇으면 기능이 약하고, 너무 두꺼우면 광 흡수 방지막(95) 위에 형성되는 투광성 전도막(60)의 증착이 어려워질 수 있다. 광 흡수 방지막(95)이 반드시 투광성 물질로 구성될 필요는 없으며, 또한 반드시 비도전성 물질로 구성될 필요도 없다. 다만 투광성 유전체 물질을 이용함으로써, 보다 그 효과를 높일 수 있게 된다. Preferably, a light absorption prevention film 95 is formed on the p-type semiconductor layer 50 below the p-side branch electrode 93 prior to formation of the p-side branch electrode 93. The light absorption prevention film 95 is formed to have a slightly wider width than the p-side branch electrode 93. The light absorption prevention film 95 prevents light generated in the active layer 40 from being absorbed by the p-side branch electrode 93. The light absorption preventing film 95 may have a function of reflecting a part or all of the light generated in the active layer 40 and the current from the p side branch electrode 93 flows just below the p side branch electrode 93 It may have only the function of preventing it, and both functions may be carried out. For these functions, the light absorbing film 95 is a single layer of a p-type semiconductor layer 50, the low light-transmissive material than the refractive index (for example: SiO 2) or multiple layers (for example: Si0 2 / TiO 2 / SiO 2) , Or a distributed Bragg reflector, or a combination of a single layer and a distributed Bragg reflector, and the like. In addition, the light absorption preventing film 95 may be made of a non-conductive material (e.g., a dielectric material such as SiO x , TiO x ). The thickness of the light absorption preventing film 95 is suitably from 0.2 탆 to 3.0 탆, depending on the structure. If the thickness of the light absorption preventing film 95 is too small, the function is weak. If the thickness is too large, deposition of the light transmitting conductive film 60 formed on the light absorption preventing film 95 may be difficult. The light absorption preventing film 95 does not necessarily need to be made of a light transmitting material, and it is not necessarily made of a non-conductive material. However, by using a translucent dielectric material, the effect can be further enhanced.

바람직하게, 광 흡수 방지막(95)의 형성에 이어 p측 가지 전극(93)을 형성하기 이전에, 투광성 전도막(60)이 p형 반도체층(50) 위에 형성된다. 투광성 전도막(60)은 메사식각 공정을 통해 형성되는 n측 접촉영역(31)을 제외한 p형 반도체층(50) 위의 거의 대부분을 덮도록 형성된다. 따라서, 투광성 전도막(60)과 p형 반도체층(50) 사이에 광 흡수 방지막(95)이 놓이게 된다. 특히 p형 GaN의 경우에 전류 확산 능력이 떨어지며, p형 반도체층(50)이 GaN으로 이루어지는 경우에, 대부분 투광성 전도막(60)의 도움을 받아야 한다. 예를 들어, ITO, Ni/Au와 같은 물질이 투광성 전도막(60)으로 사용될 수 있다. 투광성 전도막(60) 형성에 이어 광 흡수 방지막(95)이 위치하는 투광성 전도막(60) 위에 상기한 p측 가지 전극(93)이 형성된다. The transmissive conductive film 60 is formed on the p-type semiconductor layer 50 before the p-side branch electrode 93 is formed subsequent to the formation of the light absorption prevention film 95. [ The transmissive conductive film 60 is formed so as to cover almost all of the p-type semiconductor layer 50 except for the n-side contact region 31 formed through the mesa etching process. Therefore, the light absorption preventing film 95 is placed between the light transmissive conductive film 60 and the p-type semiconductor layer 50. In particular, in the case of p-type GaN, the current diffusion ability is lowered. In the case where the p-type semiconductor layer 50 is made of GaN, most of the light transmitting conductive film 60 should be assisted. For example, a material such as ITO, Ni / Au may be used as the translucent conductive film 60. The above-described p-side branch electrode 93 is formed on the translucent conductive film 60 on which the light absorption barrier film 95 is formed, following the formation of the translucent conductive film 60.

n측 가지 전극(81)과 p측 가지 전극(93)이 형성된 후, n측 가지 전극(81)을 포함한 n측 접촉영역(31)과 p측 가지 전극(93)을 포함한 p형 반도체층(50)을 전체적으로 덮도록 비도전성 반사막(91)이 형성된다. 비도전성 반사막(91)은 활성층(40)으로부터의 빛을, 성장에 사용되는 기판(10) 측 또는 기판(10)이 제거된 경우에 n형 반도체층(30) 측으로 반사하는 역할을 수행한다. 비도전성 반사막(91)은 p형 반도체층(50)의 상면과 n측 접촉영역(31)의 상면을 연결하는 p형 반도체층(50)과 활성층(40)의 노출된 측면을 또한 덮는 것이 바람직하다. 그러나, 비도전성 반사막(91)이 반드시 기판(10) 반대 측의 식각으로 노출된 n형 반도체층(30)과 p형 반도체층(50) 위의 모든 영역을 덮어야 하는 것은 아니라는 점을 당업자는 염두에 두어야 한다. After the n-side branch electrode 81 and the p-side branch electrode 93 are formed, the p-type semiconductor layer (including the n-side branch electrode 31 and the p- The non-conductive reflective film 91 is formed so as to cover the entirety of the non-conductive reflective film 50. The non-conductive reflective film 91 serves to reflect light from the active layer 40 toward the substrate 10 used for growth or toward the n-type semiconductor layer 30 when the substrate 10 is removed. The nonconductive reflective film 91 preferably covers the exposed side of the active layer 40 and the p-type semiconductor layer 50 connecting the upper surface of the p-type semiconductor layer 50 and the upper surface of the n-side contact region 31 Do. However, it should be understood by those skilled in the art that the non-conductive reflective film 91 does not necessarily cover all the regions on the n-type semiconductor layer 30 and the p-type semiconductor layer 50 exposed by etching on the opposite side of the substrate 10 .

비도전성 반사막(91)은 반사막으로 기능하되, 빛의 흡수를 방지하도록 투광성 물질로 구성되는 것이 바람직하며, 예를 들어, SiOx, TiOx, Ta2O5, MgF2와 같은 투광성 유전체 물질로 구성될 수 있다. 비도전성 반사막(91)은, 예를 들어 SiOx 등과 같은 투광성 유전체 물질로 구성되는 단일 유전체 막, 예를 들어 SiO2와 TiO2의 조합으로 된 단일의 분포 브래그 리플렉터, 이질적인 복수의 유전체 막 또는 유전체 막과 분포 브래그 리플렉터의 조합 등 다양한 구조로 이루어질 수 있으며, 예를 들어 3 ~ 8㎛의 두께로 형성될 수 있다. 유전체 막은 p형 반도체층(50; 예: GaN)에 비해 낮은 굴절률을 가지므로 임계각 이상의 빛을 기판(10) 측으로 일부 반사시킬 수 있게 되고, 분포 브래그 리플렉터는 보다 많은 양의 빛을 기판(10) 측으로 반사시킬 수 있으며 특정 파장에 대한 설계가 가능하여 발생되는 빛의 파장에 대응하여 효과적으로 반사시킬 수 있다. Non-conductive reflective film 91, but functions as a reflection film, and preferably made of a translucent material so as to prevent the absorption of light, for example, a translucent dielectric material such as SiO x, TiO x, Ta 2 O 5, MgF 2 Lt; / RTI > The non-conductive reflective film 91 may be formed of a single dielectric film made of a light transmitting dielectric material such as SiO x or the like, for example, a single distributed Bragg reflector in combination of SiO 2 and TiO 2 , a plurality of different dielectric films or dielectrics A combination of a film and a distributed Bragg reflector, and may be formed to have a thickness of, for example, 3 to 8 탆. Since the dielectric film has a lower refractive index than that of the p-type semiconductor layer 50 (for example, GaN), it is possible to partially reflect the light with a critical angle or more toward the substrate 10, and the distributed Bragg reflector emits a larger amount of light to the substrate 10, And it is possible to design a specific wavelength so that it can be effectively reflected according to the wavelength of generated light.

바람직하게, 도 5 및 도 6에 도시된 것과 같이, 비도전성 반사막(91)은 분포 브래그 리플렉터(91a)와 유전체 막(91b)으로 된 이중 구조를 가진다. 정밀성을 요하는 분포 브래그 리플렉터(91a)의 증착에 앞서, 일정 두께의 유전체 막(91b)을 형성함으로써, 분포 브래그 리플렉터(91a)를 안정적으로 제조할 수 있게 되며, 빛의 반사에도 도움을 줄 수 있다. Preferably, as shown in Figs. 5 and 6, the non-conductive reflective film 91 has a double structure consisting of the distributed Bragg reflector 91a and the dielectric film 91b. By forming the dielectric film 91b having a certain thickness prior to the deposition of the distribution Bragg reflector 91a requiring precision, it is possible to stably manufacture the distribution Bragg reflector 91a, have.

본 개시에 따라 반도체 발광소자를 형성함에 있어서, n측 접촉영역(31)을 형성하기 위한 메사식각으로 단차가 존재하게 되고, p측 가지 전극(93) 또는 n측 가지 전극(81)과 같은 단차를 수반하는 구성요소가 필요하며, 비도전성 반사막(91)을 형성한 후에도 이하에 상세히 설명되는 것과 같이 비도전성 반사막(91)에 구멍을 뚫는 공정을 필요로 하므로, 유전체 막(91b)을 형성할 때 특히 주의를 할 필요가 있다. In forming the semiconductor light emitting device according to the present disclosure, a step is formed by a mesa etching for forming the n-side contact region 31, and a stepped portion such as the p-side branch electrode 93 or the n- It is necessary to form a hole in the non-conductive reflective film 91 as described in detail below even after the non-conductive reflective film 91 is formed, so that the dielectric film 91b is formed You need to pay particular attention when.

유전체 막(91b)의 재질은 SiO2가 적당하며, 그 두께는 0.2㎛ ~ 1.0㎛가 바람직하다. 유전체 막(91b)의 두께가 너무 얇은 경우에는 높이가 2㎛ ~ 3㎛정도인 n측 가지 전극(81)과 p측 가지 전극(93)을 충분히 잘 덮기에 불충분할 수 있고, 너무 두꺼운 경우에는 후속하는 구멍 형성공정에 부담이 될 수 있다. 유전체 막(91b)의 두께는 그 뒤에 후속하는 분포 브래그 디플렉터(91a)의 두께보다 두꺼울 수도 있다. 또한, 유전체 막(91b)은 소자 신뢰성 확보에 보다 적합한 방법으로 형성할 필요가 있다. 예를 들어, SiO2로 된 유전체 막(91b)은 화학 기상 증착법(CVD; Chemical Vapor Deposition), 그 중에서도 플라즈마 화학 기상 증착법(PECVD; Plasma Enhanced CVD)에 의해 형성하는 것이 바람직하다. 메사식각으로 형성되는 n측 접촉영역(31), p측 가지 전극(93) 및 n측 가지 전극(81)을 형성함에 따라 단차가 존재하게 되고, 단차 영역을 덮는데(step coverage), 화학 기상 증착법이 전자선 증착법(E-Beam Evaporation) 등과 같은 물리 증착법(PVD; Physical Vapor Deposition)에 비해 유리하기 때문이다. 구체적으로, 전자선 증착법(E-Beam Evaporation)으로 유전체 막(91b)를 형성하면, 단차를 갖는 p측 가지 전극(93) 및 n측 가지 전극(81)의 측면이나 메사식각으로 인해 생성되는 경사진 단차면 등에서 유전체 막(91b)이 얇게 형성될 수 있고, 이와 같이 단차면에 유전체 막(91b)이 얇게 형성되면, 특히 p측 가지 전극(93)과 n측 가지 전극(81)이 이하에 설명되는 바와 같이 p측 전극(92)과 n측 전극(80) 아래에 놓이는 경우, 전극들 간에 단락(short)이 발생할 수 있기 때문에, 유전체 막(91b)은 확실한 절연을 위해 화학 기상 증착법으로 형성되는 것이 바람직하다. 따라서, 반도체 발광소자의 신뢰성을 확보하면서도 비도전성 반사막(91)으로서의 기능을 확보할 수 있게 된다. SiO 2 is suitable as the material of the dielectric film 91b, and the thickness thereof is preferably 0.2 탆 to 1.0 탆. If the thickness of the dielectric film 91b is too thin, it may be insufficient to sufficiently cover the n-side branch electrode 81 and the p-side branch electrode 93 having a height of about 2 m to 3 m, Which may be a burden on the subsequent hole forming process. The thickness of the dielectric film 91b may then be thicker than the thickness of the subsequent distributed Bragg deflector 91a. Further, the dielectric film 91b needs to be formed by a method that is more suitable for ensuring reliability of the device. For example, the dielectric film 91b made of SiO 2 is preferably formed by CVD (Chemical Vapor Deposition), in particular, plasma enhanced chemical vapor deposition (PECVD). A step is formed by forming the n-side contact region 31, the p-side branch electrode 93, and the n-side branch electrode 81 formed by the mesa etching, and the step coverage is covered by the chemical vapor phase This is because the evaporation method is more advantageous than physical vapor deposition (PVD) such as electron beam evaporation (E-Beam Evaporation). Specifically, when the dielectric film 91b is formed by E-Beam Evaporation, the side surface of the p-side branch electrode 93 and the n-side branch electrode 81 having stepped portions, The p-side branch electrode 93 and the n-side branch electrode 81 can be formed on the stepped surface in the same manner as the first embodiment except that the dielectric film 91b is formed thinly on the stepped surface, The dielectric film 91b is formed by chemical vapor deposition (CVD) for reliable insulation, because a short may occur between the electrodes when placed under the p-side electrode 92 and the n-side electrode 80 as shown in FIG. . Therefore, it is possible to secure the function as the nonconductive reflective film 91 while ensuring the reliability of the semiconductor light emitting element.

분포 브래그 리플렉터(91a)는 유전체 막(91b) 위에 형성되어 유전체 막(91b)과 함께 비도전성 반사막(91)을 구성한다. 예를 들어, TiO2/SiO2의 조합으로 이루어지는 반복 적층 구조의 분포 브래그 리플렉터(91a)는, 물리 증착법(PVD; Physical Vapor Deposition), 그 중에서도 전자선 증착법(E-Beam Evaporation) 또는 스퍼터링법(Sputtering) 또는 열 증착법(Thermal Evaporation)에 의해 형성하는 것이 바람직하다. 분포 브래그 리플렉터(91a)가 TiO2/SiO2의 조합으로 구성되는 경우, 각 층은 주어진 파장의 1/4의 광학 두께를 가지도록 설계되며, 그 조합의 수는 4 ~ 20 페어(pairs)가 적합하다. 조합의 수가 너무 적으면 분포 브래그 리플렉터(91a)의 반사효율이 떨어지고, 조합의 수가 너무 많으면 두께가 과도하게 두꺼워지기 때문이다. The distributed Bragg reflector 91a is formed on the dielectric film 91b to form the non-conductive reflective film 91 together with the dielectric film 91b. For example, the distributed Bragg reflector 91a having a repetitive lamination structure composed of a combination of TiO 2 / SiO 2 can be formed by physical vapor deposition (PVD), in particular, E-Beam Evaporation or Sputtering ) Or thermal evaporation (thermal evaporation). When the distributed Bragg reflector 91a is composed of a combination of TiO 2 / SiO 2 , each layer is designed to have an optical thickness of 1/4 of a given wavelength, the number of which is 4 to 20 pairs Suitable. If the number of combinations is too small, the reflection efficiency of the distributed Bragg reflector 91a is lowered, and if the number of combinations is too large, the thickness becomes excessively thick.

이와 같은 비도전성 반사막(91)의 형성으로 인해 p측 가지 전극(93)과 n측 가지 전극(81)은 비도전성 반사막(91)에 의해 완전히 덮이게 된다. p측 가지 전극(93) 및 n측 가지 전극(81)이 이하에 설명되는 p측 전극(92) 및 n측 전극(80)과 전기적으로 연통될 수 있도록 하기 위해, 비도전성 반사막(91)을 관통하는 형태의 구멍이 형성되고, 구멍 내에 전극 물질로 채워진 형태의 전기적 연결(94,82)이 형성된다. 이러한 구멍은 건식 식각 또는 혹은 습식 식각, 또는 이 둘을 병행하는 방법으로 형성되는 것이 바람직하다. p측 가지 전극(93) 및 n측 가지 전극(81) 각각의 가지부(98,88)는 좁은 폭으로 형성되기 때문에, 전기적 연결(94)은 p측 가지 전극(93) 및 n측 가지 전극(81) 각각의 연결부(99,89) 위에 위치하는 것이 바람직하다. p측 가지 전극(93)이 없다면 많은 수의 전기적 연결(94)을 형성하여 p형 반도체층(50)의 거의 전면에 마련된 투광성 전도막(60)에 직접 연결해야 하고, n측 가지 전극(81)이 없다면 많은 수의 전기적 연결(82)을 형성하여 n측 접촉영역(31)에 직접 연결해야 하지만, p측 전극(92)과 투광성 전도막(60) 사이 및 n측 전극(80)과 n형 반도체층(30) 사이에 좋은 전기적 접촉을 형성하기가 쉽지 않을 뿐만 아니라, 제조 공정상 많은 문제점을 야기한다. 본 개시는 비도전성 반사막(91) 형성에 앞서, n측 가지 전극(81)을 n측 접촉영역(31) 위에 형성하고, p측 가지 전극(93)을 p형 반도체층(50) 또는 바람직하게는 투광성 전도막(60) 위에 형성한 다음 열처리함으로써, 양자 간에 안정적인 전기적 접촉을 만들어낼 수 있게 된다. The p-side branch electrode 93 and the n-side branch electrode 81 are completely covered by the non-conductive reflective film 91 due to the formation of the non-conductive reflective film 91. the non-conductive reflective film 91 is formed so as to be in electrical communication with the p-side branch electrode 93 and the n-side branched electrode 81, which will be described below, with the p-side electrode 92 and the n- A through hole is formed and an electrical connection (94, 82) in the form of an electrode material filled in the hole is formed. Such holes are preferably formed by dry etching or wet etching, or a combination of both. Since the branch portions 98 and 88 of the p side branch electrode 93 and the n side branch electrode 81 are formed to have a narrow width, the electrical connection 94 is formed between the p side branch electrode 93 and the n- (99, 89) of the first connector (81). If there is no p-side branch electrode 93, a large number of electrical connections 94 should be formed to directly connect to the transparent conductive film 60 provided on almost the entire surface of the p-type semiconductor layer 50, Side contact region 31 and the n-side electrode 80 and the n-side contact region 31 are connected to each other by a large number of electrical connections 82, -Type semiconductor layer 30, it also causes many problems in the manufacturing process. The present embodiment is characterized in that the n-side branch electrode 81 is formed on the n-side contact region 31 and the p-side branch electrode 93 is formed on the p-type semiconductor layer 50 Is formed on the translucent conductive film 60 and then subjected to a heat treatment, thereby making it possible to make stable electrical contact therebetween.

전기적 연결(94, 82)의 형성에 이어, 비도전성 반사막(91) 위에 p측 전극(92)과 n측 전극(80)이 형성되는 것이 바람직하다. p측 전극(92)과 n측 전극(80)은, 활성층(40)으로부터의 빛을 기판(10) 측으로 반사하는데 일조한다는 관점에서, 비도전성 반사막(91) 위의 전부 또는 거의 대부분을 덮도록 넓은 면적에 걸쳐 형성되어, 도전성 반사막의 역할을 수행한다. 다만, p측 전극(92)과 n측 전극(80)은 단락을 방지하기 위해 비도전성 반사막(91) 위에서 서로 거리를 두고 떨어져 있는 것이 바람직하며, 따라서 비도전성 반사막(91) 위에 p측 전극(92) 또는 n측 전극(80)으로 덮이지 않는 부분이 존재하게 된다. p측 전극(92)과 n측 전극(80)의 재질은 반사율이 좋은 Al, Ag 등이 적합하지만, 안정적 전기적 접촉에는 Cr, Ti, Ni, Au 또는 이들의 합금 등의 물질들과 조합으로 Al, Ag 등과 같은 고반사 금속이 사용되는 것이 바람직하다. 이와 같은 p측 전극(92)과 n측 전극(80)은 p측 가지 전극(93) 및 n측 가지 전극(81)에 전류를 공급하는 역할, 반도체 발광소자를 외부 기기와 연결하는 기능, 넓은 면적에 걸쳐 형성되어, 활성층(40)으로부터의 빛을 반사하는 기능 및/또는 방열 기능을 수행한다. 이와 같이 p측 전극(92)과 n측 전극(80)이 모두 비도전성 반사막(91) 위에 형성됨에 따라, p측 전극(92) 측과 n측 전극(80) 측의 높이 차가 최소화되며, 따라서 본 개시에 따른 반도체 발광소자를 탑재부(예: 서브마운트, 패키지, COB)에 결합할 때 이점을 가지게 된다. 이러한 이점은 유테틱 본딩(eutectic bonding) 방식의 결합을 이용하는 경우에 특히 커진다. It is preferable that the p-side electrode 92 and the n-side electrode 80 are formed on the non-conductive reflective film 91 following the formation of the electrical connections 94 and 82. the p-side electrode 92 and the n-side electrode 80 are formed so as to cover all or almost all of the non-conductive reflective film 91 from the viewpoint of helping to reflect light from the active layer 40 toward the substrate 10. [ And is formed over a large area to serve as a conductive reflective film. It is preferable that the p-side electrode 92 and the n-side electrode 80 are spaced apart from each other on the non-conductive reflective film 91 in order to prevent short-circuiting, 92 or the portion not covered with the n-side electrode 80 exists. The p-side electrode 92 and the n-side electrode 80 are preferably made of Al, Ag or the like having good reflectivity. However, stable electrical contact may be made with Al, Ti, Ni, Au, , Ag, or the like is preferably used. The p-side electrode 92 and the n-side electrode 80 function to supply current to the p-side branch electrode 93 and the n-side branch electrode 81, to connect the semiconductor light emitting element to an external device, And performs a function of reflecting light from the active layer 40 and / or a heat dissipation function. Since the p-side electrode 92 and the n-side electrode 80 are both formed on the non-conductive reflective film 91, the height difference between the p-side electrode 92 side and the n-side electrode 80 side is minimized, The advantage is obtained when the semiconductor light emitting device according to the present disclosure is coupled to a mount (e.g., submount, package, COB). This advantage is particularly large when using a combination of eutectic bonding methods.

이와 같이 p측 전극(92)과 n측 전극(80)이 비도전성 반사막(91) 위에 넓게 형성됨에 따라, p측 가지 전극(93)과 n측 가지 전극(81)은 모두 비도전성 반사막(91)의 아래에 놓이게 되며, p측 가지 전극(93)은 비도전성 반사막(91)의 위에 놓이는 n측 전극(80) 아래를 통과하여 길게 뻗게 되고, n측 가지 전극(81)은 비도전성 반사막(91)의 위에 놓이는 p측 전극(92) 아래를 통과하여 길게 뻗게 된다. p측 전극(92) 및 n측 전극(80)과 p측 가지 전극(93) 및 n측 가지 전극(81) 사이에 비도전성 반사막(91)이 존재함에 따라, 전극(92,80)과 가지 전극(93,81) 간의 단락이 방지된다. 또한 이상과 같은 p측 가지 전극(93)과 n측 가지 전극(81)을 도입함으로써, 플립 칩을 구성함에 있어서, 제약 없이 요구되는 반도체층 영역에 전류를 공급할 수 있게 된다. As the p-side electrode 92 and the n-side electrode 80 are formed on the non-conductive reflective film 91 in this manner, the p-side branch electrode 93 and the n-side branch electrode 81 are all formed of the non- And the n-side branch electrodes 81 extend below the n-side electrode 80 lying on the non-conductive reflective film 91. The n-side branched electrodes 81 are disposed under the non-conductive reflective film 91 Side electrode 92 lying on top of the p-side electrode 91. The p- the presence of the non-conductive reflective film 91 between the p-side electrode 92 and the n-side electrode 80 and the p-side branch electrode 93 and the n-side branched electrode 81 causes the electrodes 92, Shorting between the electrodes 93 and 81 is prevented. Further, by introducing the p-side branch electrode 93 and the n-side branch electrode 81 as described above, current can be supplied to the semiconductor layer region which is required without any restriction in constituting the flip chip.

일반적으로, p측 전극(92), n측 전극(80), p측 가지 전극(93) 및 n측 가지 전극(81)은 복수의 금속 층으로 구성된다. p측 가지 전극(93)의 경우 최하층은 투광성 전도막(60)과 결합력이 높아야 하며, Cr, Ti와 같은 물질이 주로 사용되며, Ni, Ti, TiW 등도 사용될 수 있으며, 특별히 제한되는 것은 아니다. 당업자는 p측 가지 전극(93)과 n측 가지 전극(81)에도 반사율이 좋은 Al, Ag 등을 사용할 수 있음을 염두에 두어야 한다. p측 전극(92)과 n측 전극(80)의 경우 최상층은 와이어 본딩 또는 외부 전극과 연결을 위해, Au이 사용된다. 그리고, Au의 양을 줄이고, 상대적으로 무른 Au의 특성을 보완하기 위해, 최하층과 최상층 사이에, 요구되는 사양에 따라, Ni, Ti, TiW, W 등이 사용되거나, 높은 반사율이 요구되는 경우에, Al, Ag 등이 사용된다. 본 개시에 있어서, p측 가지 전극(93) 및 n측 가지 전극(81)은 전기적 연결(94,82)과 전기적으로 연결되어야 하므로, 최상층으로 Au를 고려할 수 있을 것이다. 그러나 본 발명자들은 p측 가지 전극(93) 및 n측 가지 전극(81)의 최상층으로서 Au을 사용하는 것이 부적합하다는 것을 알게 되었다. Au 위에 비도전성 반사막(91) 증착시에 양자 간의 결합력이 약해서 쉽게 벗겨지는 문제가 있었다. 이러한 문제점을 해결하기 위해, Au 대신에 Ni, Ti, W, TiW, Cr, Pd, Mo와 같은 물질로 가지 전극의 최상층을 구성하게 되면 그 위에 증착될 비도전성 반사막(91)과의 접착력이 유지되어 신뢰성이 향상될 수 있다. 또한 비도전성 반사막(91)에 전기적 연결(94)을 위한 구멍을 형성하는 공정에서 위 금속이 디퓨전 장벽(diffusion barrier) 역할을 충분히 하여 후속공정 및 전기적 연결(94,82)의 안정성을 확보하는데 도움이 된다.In general, the p-side electrode 92, the n-side electrode 80, the p-side branch electrode 93, and the n-side branch electrode 81 are formed of a plurality of metal layers. In the case of the p-side branch electrode 93, the lowest layer should have a high bonding force with the transparent conductive film 60, and materials such as Cr and Ti are mainly used. Ni, Ti, TiW and the like may also be used. It should be noted that a person skilled in the art can use Al, Ag or the like having high reflectance also in the p-side branch electrode 93 and the n-side branch electrode 81. In the case of the p-side electrode 92 and the n-side electrode 80, Au is used as the uppermost layer for wire bonding or connection with an external electrode. When Ni, Ti, TiW, W or the like is used in accordance with the required specification between the lowest and the uppermost layers in order to reduce the amount of Au and to complement the characteristics of Au, , Al, Ag and the like are used. In this disclosure, the p-side branch electrode 93 and the n-side branch electrode 81 should be electrically connected to the electrical connections 94 and 82, so that Au may be considered as the uppermost layer. However, the present inventors have found that it is not suitable to use Au as the uppermost layer of the p-side branch electrode 93 and the n-side branch electrode 81. There is a problem in that when the non-conductive reflective film 91 is deposited on Au, the bonding force between the two is weak, so that it easily peels off. In order to solve such a problem, if the uppermost layer of the branch electrodes is made of a material such as Ni, Ti, W, TiW, Cr, Pd, or Mo instead of Au, the adhesive force to the non-conductive reflective film 91 to be deposited is maintained So that the reliability can be improved. In addition, in the process of forming holes for the electrical connection 94 in the non-conductive reflective film 91, the above metal is sufficient to serve as a diffusion barrier to help ensure the stability of the subsequent processes and electrical connections 94, .

도 8은 본 개시에 따른 반도체 발광소자의 다른 일 예를 나타내는 도면이고, 도 9는 도 8의 D-D 라인을 따라 취한 단면도이며, 도 10은 도 8의 E-E 라인을 따라 취한 단면도이다. FIG. 8 is a view showing another example of the semiconductor light emitting device according to the present disclosure, FIG. 9 is a cross-sectional view taken along line D-D of FIG. 8, and FIG. 10 is a cross-sectional view taken along line E-E of FIG.

본 개시에 따른 반도체 발광소자(2)에서, 도 9 및 도 10에 도시된 것과 같이, 비도전성 반사막(91)은 유전체 막(91b)과 분포 브래그 리플렉터(91a)에 더하여 분포 브래그 리플렉터(91a) 위에 형성되는 클래드 막(91f)을 더 포함한다. 활성층(40)에서 발생한 빛은 많은 부분이 유전체 막(91b)과 분포 브래그 리플렉터(91a)에서 의해 n형 반도체층(30) 측으로 반사되지만, 유전체 막(91b)과 분포 브래그 리플렉터(91a)도 일정한 두께를 가지므로, 일부의 빛이 그 내부에 갇히거나, 유전체 막(91b)과 분포 브래그 리플렉터(91a) 측면을 통해 방출된다. 본 발명자들은 유전체 막(91b), 분포 브래그 리플렉터(91a), 및 클래드 막(91f)의 관계를 광 웨이브가이드(optical waveguide)의 관점에서, 분석해 보았다. 광 웨이브가이드는 빛의 전파부를 그 보다 굴절률이 낮은 물질로 둘러싸서, 전반사를 이용하여, 빛을 안내하는 구조물이다. 이러한 관점에서, 분포 브래그 리플렉터(91a)를 전파부로 보면, 유전체 막(91b)과 클래드 막(91f)은 전파부를 둘러싸는 구성의 일부로 볼 수 있다. 분포 브래그 리플렉터(91a)가 SiO2/TiO2로 구성되는 경우에, SiO2의 굴절률이 1.46이고, TiO2의 굴절률이 2.4이므로, 분포 브래그 리플렉터(91a)의 유효 굴절률(여기서, 유효 굴절률은 서로 다른 굴절률을 가진 물질들로 이루어진 도파로에서 진행할 수 있는 빛이 가지는 등가 굴절률을 의미하며, 1,46과 2.4 사이의 값을 가진다.)이 SiO2로 된 유전체 막(91b)의 경우보다 높은 굴절률을 갖게 된다. 클래드 막(91f) 또한 분포 브래그 리플렉터(91a)의 유효 굴절률보다 낮은 물질로 구성된다. 바람직하게는, 클래드 막(91f)은 λ/4n 내지 3.0㎛의 두께를 가지는 것이 바람직하다(여기서 λ는 활성층(40)에서 생성된 빛의 파장이고, n은 클래드 막(91f)을 이루는 물질의 굴절률이다). 예를 들어, 클래드 막(91f)을 1.46의 굴절률을 가지는 유전체인 SiO2로 형성할 수 있다. λ가 450nm(4500A)인 경우에, 4500/4*1.46 = 771A 이상의 두께로 형성할 수 있다. 다수 쌍의 SiO2/TiO2로 이루어지는 분포 브래그 디플랙터(91a)의 최상층이 λ/4n의 두께를 가지는 SiO2층으로 이루어질 수 있다는 것을 고려하여, 클래드 막(91f)은 아래에 위치하게 되는 분포 브래그 디플랙터(91a)의 최상층과 차별되도록 λ/4n보다 두꺼운 것이 바람직하며, 후속하는 구멍 형성공정에 부담이 될 뿐만 아니라 두께 증가가 효율 향상에 기여하지 못하고 재료비만 증가시킬 수 있기 때문에 3.0㎛ 이상으로 너무 두꺼운 것은 바람직하지 않지만, 경우에 따라 3.0㎛ 이상으로 형성되는 것이 불가능한 것은 아니다. 분포 브래그 리플렉터(91a)와 p측 전극(92) 및 n측 전극(80)이 바로 접촉하는 경우에는 분포 브래그 리플렉터(91a)를 통해서 진행하는 빛의 일부가 p측 전극(92)과 n측 전극(80)에 영향을 받으면서 흡수가 일어날 수 있는데, 이때 p측 전극(92) 및 n측 전극(80)과 분포 브래그 리플렉터(91a) 사이에 분포 브래그 리플렉터(91a)보다 낮은 굴절율을 가지는 클래드 막(91f)을 삽입하게 되면, 분포 브래그 리플렉터(91a)를 통해 진행하는 빛의 일부가 p측 전극(92) 및 n측 전극(80)에서 흡수되는 것을 최소화할 수 있으므로, 빛의 효율을 증가시키는 장점이 있다. 따라서, 일반적으로 빛의 파장에 대응하는 두께 이상이 되어야 전술한 바와 같은 효과를 거둘 수가 있으므로, 클래드 막(91f)의 두께는 λ/4n이상인 것이 바람직한 것이다. 하지만, 분포 브래그 리플렉터(91a)와 클래드 막(91f) 간의 굴절률의 차이가 크면 빛이 분포 브래그 리플렉터(91a)에 의해 좀 더 강하게 구속되기 때문에 얇은 두께의 클래드 막(91f)을 사용할 수 있지만, 그 굴절률의 차이가 작으면 클래드 막(91f)의 두께는 충분히 두꺼워져야 전술한 효과를 얻을 수 있다. 따라서 클래드 막(91f)의 두께는 클래드 막(91f)을 이루는 물질의 굴절률 및 분포 브래그 리플렉터(91a)의 유효굴절률 간의 차이가 얼마인가를 충분히 고려를 해야 한다. 예를 들어, 클래드 막(91f)이 SiO2로 이루어지고 분포 브래그 리플렉터(91a)가 SiO2/TiO2로 이루어져 있다면, SiO2로 이루어진 분포 브래그 리플렉터(91a)의 최상층과 구별될 수 있도록 클래드 막(91f)의 두께는 0.3㎛이상인 것이 적당할 것이다. 하지만 후속 구멍 형성공정에 부담을 주지 않기 위해, 클래드 막(91f) 두께의 최대치는 1㎛ ~ 3㎛ 이내로 형성되는 것이 적당할 것이다. 9 and 10, the non-conductive reflective film 91 includes the distributed Bragg reflector 91a in addition to the dielectric film 91b and the distributed Bragg reflector 91a. In the semiconductor light emitting device 2 according to the present disclosure, And a clad film 91f formed on the substrate. A large part of the light generated in the active layer 40 is reflected toward the n-type semiconductor layer 30 side by the dielectric film 91b and the distributed Bragg reflector 91a while the dielectric film 91b and the distributed Bragg reflector 91a are also constant A part of the light is trapped inside thereof or is discharged through the dielectric film 91b and the side surface of the distribution Bragg reflector 91a. The present inventors have analyzed the relationship between the dielectric film 91b, the distributed Bragg reflector 91a, and the clad film 91f from the viewpoint of an optical waveguide. The optical waveguide is a structure for guiding light by surrounding the propagating portion of the light with a material having a lower refractive index than that of the light guiding portion. From this point of view, when the distributed Bragg reflector 91a is regarded as a propagation portion, the dielectric film 91b and the clad film 91f can be seen as a part of the configuration surrounding the propagation portion. Distributed Bragg reflector (91a) has a case consisting of a SiO 2 / TiO 2, in which the refractive index of SiO 2 is 1.46, is another effective refractive index (where the effective refractive index of the because the refractive index of TiO 2 is 2.4, distributed Bragg reflector (91a) Means an equivalent refractive index of light capable of traveling in a waveguide made of materials having different refractive indexes and has a value between 1,46 and 2.4). In the case of the dielectric film 91b made of SiO 2 , the refractive index . The clad film 91f is also made of a material lower than the effective refractive index of the distributed Bragg reflector 91a. Preferably, the clad film 91f has a thickness of? / 4n to 3.0 占 퐉 (where? Is the wavelength of light generated in the active layer 40 and n is the wavelength of the material of the clad film 91f) Refractive index). For example, the clad film 91f may be formed of SiO 2 , which is a dielectric having a refractive index of 1.46. When λ is 450 nm (4500 A), it can be formed to a thickness of 4500/4 * 1.46 = 771 A or more. Considering that the uppermost layer of the distributed Bragg diffractor 91a composed of a large number of pairs of SiO 2 / TiO 2 can be made of an SiO 2 layer having a thickness of? / 4n, the clad film 91f is positioned below Is preferably thicker than lambda / 4n so as to be differentiated from the uppermost layer of the distribution Bragg deformer 91a. In addition to being burdensome to the subsequent hole forming process, the thickness increase does not contribute to the improvement of the efficiency, It is not preferable that the thickness is too large as 탆 or more, but it is not impossible that the thickness is formed as 3.0 탆 or more in some cases. When the distributed Bragg reflector 91a is in direct contact with the p-side electrode 92 and the n-side electrode 80, a part of the light traveling through the distributed Bragg reflector 91a contacts the p-side electrode 92 and the n- Side electrode 80 and the distributed Bragg reflector 91a may be absorbed while being influenced by the waveguide 80. In this case, a clad film having a lower refractive index than the distributed Bragg reflector 91a It is possible to minimize the absorption of a part of the light traveling through the distributed Bragg reflector 91a by the p-side electrode 92 and the n-side electrode 80, . Therefore, in general, the thickness of the clad film 91f should be equal to or larger than the thickness corresponding to the wavelength of light, so that the thickness of the clad film 91f is preferably? / 4n or more. However, if the refractive index difference between the distributed Bragg reflector 91a and the clad film 91f is large, the light can be confined more strongly by the distributed Bragg reflector 91a, so that the clad film 91f having a thin thickness can be used. If the difference in the refractive index is small, the thickness of the clad film 91f must be sufficiently thick to obtain the above-mentioned effect. Therefore, the thickness of the clad film 91f should be sufficiently considered as to what the difference between the refractive index of the material constituting the clad film 91f and the effective refractive index of the distribution Bragg reflector 91a is. For example, if the clad film 91f is made of SiO 2 and the distributed Bragg reflector 91a is made of SiO 2 / TiO 2 , then the clad film 91 b can be distinguished from the uppermost layer of the distributed Bragg reflector 91 a made of SiO 2 , It is appropriate that the thickness of the opening 91f is 0.3 mu m or more. However, in order not to place burdens on the subsequent hole forming process, it is appropriate that the maximum thickness of the clad film 91f is formed within 1 mu m to 3 mu m.

클래드 막(91f)은 분포 브래그 리플렉터(91a)의 유효 굴절률보다 낮은 굴절률을 가지면 특별히 제한되지 않으며, Al2O3와 같은 금속 산화물, SiO2, SiON 와 같은 유전체 막, MgF, CaF, 등의 물질로 이루어질 수 있다. 굴절률의 차이가 작은 경우에, 그 두께를 두껍게 하여 효과를 거둘 수 있다. 또한 SiO2를 사용하는 경우에, 1.46보다 낮은 굴절률을 가지는 SiO2를 사용함으로써 효율을 높일 수 있게 된다. Cladding layer (91f) is has the lower refractive index than the effective refractive index of the distributed Bragg reflector (91a) is not particularly limited, the material of the dielectric film, MgF, CaF, such as a metal oxide, SiO 2, SiON, such as Al 2 O 3 ≪ / RTI > When the difference in the refractive index is small, the thickness can be increased to obtain an effect. In addition, it is possible to increase the efficiency in the case of using the SiO 2, using SiO 2 having a refractive index lower than 1.46.

유전체 막(91b)이 생략되는 경우를 생각해 볼 수 있으며, 광 웨이브가이드의 관점에서는 바람직하지 않지만, 본 개시의 전체 기술사상의 관점에서, 분포 브래그 리플렉터(91a)와 클래드 막(91f)으로 된 구성을 배제할 이유는 없다. 분포 브래그 리플렉터(91a) 대신에 유전체인 TiO2 재질의 유전체 막을 포함하는 경우를 생각해 볼 수도 있을 것이다. 분포 브래그 리플렉터(91a)가 가장 위층에 SiO2 층을 구비하는 경우, 클래드 막(91f)을 생략하는 경우 또한 생각해 볼 수 있을 것이다. It is possible to consider the case where the dielectric film 91b is omitted and it is not preferable from the viewpoint of the optical waveguide. However, from the viewpoint of the entire technical idea of the present disclosure, the configuration including the distributed Bragg reflector 91a and the clad film 91f There is no reason to exclude. It may be considered to include a dielectric film made of TiO 2 which is a dielectric instead of the distributed Bragg reflector 91a. It is also conceivable to omit the clad film 91f when the distributed Bragg reflector 91a has the SiO 2 layer as the uppermost layer.

비도전성 반사막(91)은 높은 유효 굴절률의 분포 브래그 리플렉터(91a) 및 분포 브래그 리플렉터(91a)를 사이에 두고 위아래에 위치하는 낮은 굴절률의 유전체 막(91b)과 클래드 막(91f)으로 이루어져 광 웨이브가이드의 역할을 수행하며, 전체 두께가 3 ~ 8㎛인 것이 바람직하다. 또한, 비도전성 반사막(91)은 가장자리에 경사면(91m)을 갖는 것이 바람직하다. 이와 같은 가장자리의 경사면(91m)은 예를 들어 건식 식각 공정을 통해 형성될 수 있다. 광 웨이브가이드의 역할을 수행하는 비도전성 반사막(91)으로 입사하는 빛 중에서, 수직 또는 수직에 가까운 각도로 비도전성 반사막(91)으로 입사하는 빛은 기판(10) 측으로 잘 반사되지만, 비스듬한 각도로 비도전성 반사막(91)으로 입사하는 빛을 포함하는 일부의 빛은 기판(10) 측으로 반사되지 못하고 전파부 역할의 분포 브래그 리플렉터(91a) 내에 갇혀 측면으로 전파될 수 있다. 이와 같이, 분포 브래그 리플렉터(91a)의 측면으로 전파되는 빛은 비도전성 반사막(91) 가장자리의 경사면(91m)에서 외부로 방출되거나 기판(10) 측으로 반사된다. 즉, 비도전성 반사막(91) 가장자리의 경사면(91m)은 코너 리플렉터(corner reflector) 역할을 수행하며, 반도체 발광소자의 휘도 향상에 기여하게 된다. 경사면(91m)은 원활한 기판(10) 측으로의 반사를 위해 50°~ 70°범위 이내의 각도를 가지는 것이 적당하다. 경사면(91m)은 습식 식각 또는 건식 식각, 또는 이 둘을 병행한 방법에 의해서 용이하게 형성될 수 있다. The nonconductive reflective film 91 is composed of the distribution Bragg reflector 91a having a high effective refractive index and the dielectric film 91b and the clad film 91f having a low refractive index positioned above and below the distributed Bragg reflector 91a, Guides, and preferably has a total thickness of 3 to 8 mu m. It is also preferable that the non-conductive reflective film 91 has an inclined surface 91m at its edge. Such an inclined surface 91m of the edge can be formed through, for example, a dry etching process. Light incident on the non-conductive reflective film 91 at an angle close to vertical or vertical among the light incident on the non-conductive reflective film 91 serving as the optical waveguide is well reflected toward the substrate 10 side, A part of the light including the light incident on the non-conductive reflective film 91 may not be reflected toward the substrate 10, but may be confined in the distribution Bragg reflector 91a serving as a propagation part and propagate to the side. Thus, light propagating to the side surface of the distributed Bragg reflector 91a is emitted to the outside or reflected toward the substrate 10 side at the inclined surface 91m of the edge of the non-conductive reflective film 91. [ That is, the sloped surface 91m at the edge of the non-conductive reflective film 91 serves as a corner reflector, contributing to improvement of the luminance of the semiconductor light emitting device. It is appropriate that the inclined surface 91m has an angle within a range of 50 DEG to 70 DEG in order to smoothly reflect the light toward the substrate 10 side. The inclined surface 91m can be easily formed by wet etching or dry etching, or a combination of both methods.

도 11은 반도체 발광소자 제조 공정 도중에 두 개의 반도체 발광소자가 독립된 반도체 발광소자로 분리되기 이전 상태를 나타낸 도면이고, 도 12는 반도체 발광소자 제조 공정 도중에 두 개의 반도체 발광소자가 독립된 반도체 발광소자로 분리된 상태를 나타낸 도면이다. 참고로, 도 11 및 도 12는 제조 공정을 설명하기 위해 p측 전극(92), n측 전극(80) 및 본딩 패드(97)가 형성되지 않은 상태의 반도체 발광소자(3)를 나타내고 있다. FIG. 11 is a view showing a state before two semiconductor light emitting devices are separated into independent semiconductor light emitting devices during a semiconductor light emitting device manufacturing process, and FIG. 12 shows a state in which two semiconductor light emitting devices are separated into independent semiconductor light emitting devices Fig. 11 and 12 show the semiconductor light emitting element 3 in a state where the p-side electrode 92, the n-side electrode 80, and the bonding pad 97 are not formed to explain the manufacturing process.

반도체 발광소자는 다수의 반도체 발광소자를 포함하는 웨이퍼 형태로 제작된 다음, 브레이킹, 쏘잉, 또는 스크라이빙&브레이킹 등과 같은 방법으로 절단하여 개별적인 반도체 발광소자로 분리된다. 스크라이빙&브레이킹에서, 스크라이빙 공정은 레이저를 이용하며, 반도체 발광소자의 기판 표면과 기판 내부를 포함하는 기판측에 초점을 맞춰 레이저를 적용하는 방식으로 수행될 수 있다. 레이저를 이용한 스크라이빙 공정에서, 반도체 발광소자(3)의 가장자리 경계선(G), 즉 반도체 발광소자(3)와 반도체 발광소자(3) 사이의 경계선(G)을 따라 반도체 발광소자가 예비적으로 절단된다. 스크라이빙 공정에 이어 수행되는 브레이킹 공정을 통해 예비적으로 절단된 반도체 발광소자가 개별적인 반도체 발광소자로 완전히 분리된다. 브레이킹 공정은, 예를 들어 도 11에 화살표(F)로 지시되는 기판(10) 방향이나 그 반대 방향에서, 반도체 발광소자(3)와 반도체 발광소자(3) 사이의 경계선(G)을 따라 외력을 가하는 방식으로 수행된다. 이와 같은 브레이킹 공정에서, 기판(10)과 반도체층들(20,30,40,50)은 결정질임에 따라 경계선(G)을 따라 정확하게 절단될 수 있지만, p형 반도체층(50) 위의 비도전성 반사막(91)은 비정질임에 따라 경계선(G)을 따라 정확하게 절단되지 못하고, 비도전성 반사막(91)의 가장자리 주변 영역에 균열(crack)이 발생하는 등 손상되기 쉽다. 이와 같은 비도전성 반사막(91)의 가장자리 주변 영역의 손상은 외관불량에 따른 수율저하를 초래하는 문제가 있었다. 바람직하게, 반도체 발광소자 제조시 복수의 반도체 발광소자를 포함하는 웨이퍼 형태로 제작된 다음 개별적인 반도체 발광소자로 분리하기 위한 레이저를 이용한 스크라이빙 공정 및 브레이킹 공정 이전에, 반도체 발광소자와 반도체 발광소자 사이의 경계선(G) 주변의 비도전성 반사막(91)의 일부 영역(H)이 제거된다. 반도체 발광소자(3)의 경계선(G)을 따라 제거되는 비도전성 반사막(91)의 일부 영역(H)은 개별적인 반도체 발광소자의 관점에서는 비도전성 반사막(91)의 가장자리 영역에 대응한다. 경계선(G) 주변의 비도전성 반사막(91)의 일부 영역(H)이 제거된다는 것은 개별적인 반도체 발광소자로 분리되기 이전에, 하나의 반도체 발광소자에 구비되는 비도전성 반사막(91)과 인접한 다른 하나의 반도체 발광소자에 구비되는 비도전성 반사막(91)이 경계선(G) 영역에서 서로 떨어지게 된다는 것을 의미하기도 한다. 비도전성 반사막(91)의 가장자리 영역을 부분적으로 제거함으로써, 이후 레이저를 이용한 스크라이빙 공정 및 브레이킹 공정을 수행하더라도, 각 반도체 발광소자의 비도전성 반사막(91) 가장자리가 손상되어 외관이 불량해지는 것을 방지할 수 있으며, 따라서 수율 향상 효과를 얻을 수 있다. 비도전성 반사막(91)의 일부 영역(H)의 제거는 건식 식각 등의 방법으로 수행될 수 있으며, 전체 반도체 제조 공정 중 브레이킹 공정을 수행하기 이전에 수행되면 된다. 그러나, 전기적 연결(94,82)을 형성하기 위해 비도전성 반사막(91)을 관통하는 형태의 구멍을 건식 식각 등의 방법으로 형성할 때, 함께 형성되는 것이 바람직하다. 코너 리플렉터 역할을 수행하는 상기한 경사면(91m)은 별도의 식각 공정을 통해 형성될 수 있지만, 손상 방지를 위해 비도전성 반사막(91)의 가장자리 영역을 제거하는 공정에서 개별적인 반도체 발광소자의 비도전성 반사막(91) 가장자리 부분이 경사면(91m)이 되도록 식각함으로써 동시에 형성될 수도 있다. The semiconductor light emitting device is manufactured in the form of a wafer including a plurality of semiconductor light emitting devices, and is then separated into individual semiconductor light emitting devices by cutting by braking, sawing, or scribing and breaking. In scribing and breaking, the scribing process may be performed in such a manner that a laser is used and a laser is applied while focusing on the substrate surface of the semiconductor light emitting element and the substrate side including the inside of the substrate. In the scribing process using the laser, along the edge line G of the semiconductor light emitting element 3, that is, the boundary line G between the semiconductor light emitting element 3 and the semiconductor light emitting element 3, . The semiconductor light emitting device that has been preliminarily cut through the braking process performed subsequent to the scribing process is completely separated into individual semiconductor light emitting devices. The braking process is carried out along the boundary line G between the semiconductor light emitting element 3 and the semiconductor light emitting element 3 in the direction of the substrate 10 indicated by the arrow F in FIG. Is applied. In the braking process, the substrate 10 and the semiconductor layers 20, 30, 40, and 50 can be precisely cut along the boundary line G due to the crystalline state, The conductive reflective film 91 can not be accurately cut along the boundary line G due to the amorphous state and is liable to be damaged due to a crack occurring in the peripheral region of the non-conductive reflective film 91. Such damage to the peripheral region of the non-conductive reflective film 91 has a problem in that the yield is lowered due to poor appearance. Preferably, the semiconductor light emitting device and the semiconductor light emitting device are fabricated in the form of a wafer including a plurality of semiconductor light emitting devices during the manufacture of the semiconductor light emitting device, and then, before the scribing process and the braking process using the laser for separating into individual semiconductor light emitting devices, A part of the area H of the non-conductive reflective film 91 in the vicinity of the boundary line G is removed. A part of the region H of the nonconductive reflective film 91 removed along the boundary line G of the semiconductor light emitting element 3 corresponds to the edge region of the nonconductive reflective film 91 from the viewpoint of the individual semiconductor light emitting element. The removal of a part of the region H of the nonconductive reflective film 91 around the boundary line G means that before the semiconductor light emitting device is separated into individual semiconductor light emitting devices, The non-conductive reflective films 91 provided on the semiconductor light emitting devices of the first and second semiconductor light emitting devices are separated from each other in the boundary G region. The edge portions of the nonconductive reflective film 91 are partially removed so that the edge of the nonconductive reflective film 91 of each semiconductor light emitting device is damaged and the appearance becomes poor even if the scribing process and the braking process are subsequently performed using a laser It is possible to obtain the effect of improving the yield. The removal of the portion H of the non-conductive reflective film 91 may be performed by a method such as dry etching or the like and may be performed before the braking process is performed in the entire semiconductor manufacturing process. However, when the holes penetrating the nonconductive reflective film 91 are formed by a method such as dry etching to form the electrical connections 94 and 82, it is preferable that they are formed together. The inclined surface 91m serving as a corner reflector may be formed through a separate etching process. However, in the process of removing the edge region of the non-conductive reflective film 91 in order to prevent damage, Or by etching the edge portion 91 to be the inclined surface 91m.

도 8 및 도 10에 도시된 것과 같이, p측 전극(92) 및 n측 전극(80) 위에 각각 p측 전극(92)과 n측 전극(80)의 일부로서 본딩 패드(97)가 구비될 수 있다. 구비된다. p측 전극(92) 위의 본딩 패드(97)의 상면과 n측 전극(80) 위의 본딩 패드(97)의 상면은 동일한 높이를 가진다. 즉, p측 전극(92) 위의 본딩 패드(97)의 상면과 n측 전극(80) 위의 본딩 패드(97)의 상면은 동일한 평면상에 놓이게 된다. 이와 같은 본딩 패드(97)는, 반도체 발광소자를 예를 들어 유태틱 본딩 방식으로 외부기기와 결합할 때, p측 전극(92) 측 및 n측 전극(80) 측이 동일한 최종 높이를 가지도록 하여 탑재부 위에서의 기울어짐을 방지하고, 넓고 평평한 결합면을 제공하여 양호한 결합력을 얻을 수 있도록 하며, 반도체 발광소자 내부의 열을 외부로 방출하는 기능을 수행한다. 본딩 패드(97)는 p측 전극(92) 및 n측 전극(80) 위에 각각 복수개로 구비될 수 있으며, p측 전극(92) 및 n측 전극(80) 위에서도 n측 가지 전극(81) 및 p측 가지 전극(93)과 중첩되지 않는 위치, 즉 n측 가지 전극(81)과 p측 가지 전극(93) 사이사이의 위치에 형성되는 것이 바람직하다. 달리 표현하면, 본딩 패드(97)는 가장 위로 돌출하는 부분인 p측 가지 전극(93) 부분과 가장 아래로 움푹 들어가는 부분인 n측 가지 전극(81) 부분을 제외한 영역에 형성된다. 또한, 본딩 패드(97)는 아래의 스페이서층(97a)과 스페이서층(97a) 위의 접합층(97b)을 포함하는 복층 구조로 형성될 수 있으며, 예를 들어 5 ~ 6㎛의 전체 두께를 가진다. 예를 들어, 스페이서층(97a)은 Ni, Cu 및 이들의 조합 등과 같은 금속층으로 이루어지며, 접합층(97b)은 대략 수㎛ 정도 두께를 갖도록 Ni/Sn, Ag/Sn/Cu, Ag/Sn, Cu/Sn, Au/Sn 조합 등으로 이루어지는 유테틱 본딩층으로 이루어질 수 있다. 스페이서층(97a)은 유테틱 본딩에 사용되는 솔더에 대한 디퓨전 배리어(Diffusion Barrier)및 왯팅(wetting)층으로서의 기능을 수행하며, 본딩 패드(97)를 전체적으로 고가의 Au를 포함하는 유태틱 본딩층(97b)으로 형성하는 것에 비해 원가부담을 줄여주기도 한다. 본딩 패드(97)는, 본딩(예: 유테틱 본딩) 시 접합면의 최종 높이를 맞추기 위해, p측 전극(92) 및 n측 전극(80) 중 가장 위로 돌출하게 되는 부분, 즉 p측 가지 전극(93) 위의 부분의 높이보다 1 ~ 3㎛ 더 높게 형성되는 것이 바람직하다. 따라서, 본딩 시에, 반도체 발광소자와 탑재부 간의 양호한 결합을 얻을 수 있고, 반도체 발광소자의 열 방출을 돕게 된다. 이때 스페이서층(97a)과 접합층(97b)은 도금, 전자선 증착법(E-Beam Evaporation), 열 증착법(Thermal Evaporation) 등의 다양한 방법에 의해서 형성될 수 있다.The p-side electrode 92 and the bonding pad 97 as part of the n-side electrode 80 are provided on the p-side electrode 92 and the n-side electrode 80, respectively, as shown in Figs. 8 and 10 . It is provided. The upper surface of the bonding pad 97 on the p-side electrode 92 and the upper surface of the bonding pad 97 on the n-side electrode 80 have the same height. That is, the upper surface of the bonding pad 97 on the p-side electrode 92 and the upper surface of the bonding pad 97 on the n-side electrode 80 are on the same plane. When the semiconductor light emitting device is bonded to an external device by a eutectic bonding method, for example, the bonding pad 97 may be formed so that the p-side electrode 92 side and the n-side electrode 80 side have the same final height Thereby preventing a tilting of the semiconductor light emitting device on the mounting portion and providing a wide and flat bonding surface to obtain a good bonding force and to discharge the heat inside the semiconductor light emitting device to the outside. The bonding pads 97 may be provided on the p-side electrode 92 and the n-side electrode 80, respectively, and the n-side branch electrodes 81 and the n- side branch electrode 81 and the p-side branch electrode 93 at a position not overlapping with the p-side branch electrode 93, i.e., between the n-side branch electrode 81 and the p- In other words, the bonding pad 97 is formed in a region except for the portion of the p-side branch electrode 93 which is the protruding portion at the uppermost portion and the portion of the n-side branch electrode 81 which is the lowest recessed portion. The bonding pad 97 may be formed in a multilayer structure including a lower spacer layer 97a and a bonding layer 97b on the spacer layer 97a and may have a total thickness of, I have. For example, the spacer layer 97a is formed of a metal layer such as Ni, Cu, or a combination thereof, and the bonding layer 97b is formed of Ni / Sn, Ag / Sn / Cu, Ag / Sn , Cu / Sn, Au / Sn combination, and the like. The spacer layer 97a functions as a diffusion barrier and a wetting layer for the solder used in the eutectic bonding. The bonding pad 97 may be formed as a whole using a jutic bonding layer (97b), the cost burden can be reduced. The bonding pad 97 is a portion which protrudes to the uppermost one of the p-side electrode 92 and the n-side electrode 80, that is, the p-side electrode 92, It is preferable that the height of the portion above the electrode 93 is higher by 1 to 3 mu m. Therefore, at the time of bonding, good bonding between the semiconductor light emitting element and the mount portion can be obtained, and heat emission of the semiconductor light emitting element is assured. At this time, the spacer layer 97a and the bonding layer 97b may be formed by various methods such as plating, electron beam evaporation (E-Beam Evaporation), and thermal evaporation.

도 5 및 도 6에 나타낸 것과 같이, n형 반도체층(30)은 n측 접촉영역(31)을 제외한 모든 영역이 활성층(40)과 p형 반도체층(50)에 의해 덮여 있는 것이 바람직하다. 즉, 반도체 발광소자(100)에서 식각되는 영역은 n측 접촉영역(31)으로 제한되고, 가장자리 등에 식각되는 다른 부분이 존재하지 않으며, 반도체 발광소자(100) 둘레의 측면들은 모두 스크라이빙 및 브레이킹 공정 등에 의한 절단면으로 이루어진다. 이로 인해, 빛을 생성하는 활성층(40)의 면적이 증가하여 광 추출 효율이 향상된다. 또한, 식각 공정에서 생성되는 단차면은, 즉 p형 반도체층(50)의 상면과 n측 접촉영역(31)의 상면을 연결하는 활성층(40)과 p형 반도체층(50)의 노출된 측면으로 최소화된다. 활성층(40)과 p형 반도체층(50)의 노출된 측면은, 비도전성 반사막(91)을 형성할 때, 특히 비도전성 반사막(91)을 구성하는 분포 브래그 리플렉터(91a)의 증착이 어려운 부분이다. 따라서, 활성층(40)과 p형 반도체층(50)의 노출된 측면 영역의 분포 브래그 리플렉터(91a)는 반사효율이 상대적으로 낮을 수 있다. 활성층(40)과 p형 반도체층(50)의 노출된 측면이 최소화됨에 따라, 분포 브래그 리플렉터(91a) 중에서 반사효율이 낮은 영역이 최소화되어, 전체적으로 반사효율이 향상될 수 있다.5 and 6, in the n-type semiconductor layer 30, all regions except for the n-side contact region 31 are preferably covered by the active layer 40 and the p-type semiconductor layer 50. That is, the region to be etched in the semiconductor light emitting device 100 is limited to the n-side contact region 31, and there is no other portion to be etched at the edge, and all the sides around the semiconductor light emitting device 100 are scribed and It consists of a cut surface by a braking process or the like. As a result, the area of the active layer 40 generating light is increased to improve light extraction efficiency. In addition, the stepped surface generated in the etching process, that is, the exposed side of the active layer 40 and the p-type semiconductor layer 50 connecting the top surface of the p-type semiconductor layer 50 and the top surface of the n-side contact region 31. Is minimized. The exposed side surfaces of the active layer 40 and the p-type semiconductor layer 50 are difficult to deposit the distributed Bragg reflector 91a constituting the nonconductive reflecting film 91, particularly when forming the nonconductive reflecting film 91. to be. Accordingly, the distribution Bragg reflector 91a of the exposed side regions of the active layer 40 and the p-type semiconductor layer 50 may have a relatively low reflection efficiency. As the exposed side surfaces of the active layer 40 and the p-type semiconductor layer 50 are minimized, a region having low reflection efficiency in the distribution Bragg reflector 91a can be minimized, and the reflection efficiency can be improved as a whole.

도 13은 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 나타내는 도면이고, 도 14는 도 13의 I-I 라인을 따라 취한 단면도이다. 13 is a diagram illustrating still another example of the semiconductor light emitting device according to the present disclosure, and FIG. 14 is a cross-sectional view taken along the line I-I of FIG. 13.

본딩 패드(97)는, 도 13 및 도 14에 도시한 바와 같이, p측 전극(92) 및 n측 전극(80) 중 가장 위로 돌출하는 부분인 p측 가지 전극(93) 위의 부분에 형성될 수도 있다. 이 경우, 본딩 패드(97)는 2 ~ 3㎛ 정도로 얇게 형성될 수 있으며, 스페이서층(97a)과 접합층(97b)을 모두 포함하는 것이 아니라 접합층(97b), 즉 유태틱 본딩층 만으로 형성될 수도 있다.
As shown in FIGS. 13 and 14, the bonding pad 97 is formed on a portion above the p-side branch electrode 93, which is the portion protruding upward from the p-side electrode 92 and the n-side electrode 80. May be In this case, the bonding pad 97 may be thinly formed to have a thickness of about 2 to 3 μm, and may not include both the spacer layer 97a and the bonding layer 97b, but may be formed of only the bonding layer 97b, that is, the eutectic bonding layer. May be

이하 본 개시의 다양한 실시 형태에 대하여 설명한다.Various embodiments of the present disclosure will be described below.

(1) 제1 본딩 패드 및 제2 본딩 패드는 제1 가지 전극과 중첩되지 않는 위치에 형성되는 것을 특징으로 하는 반도체 발광소자. (1) The semiconductor light emitting device according to claim 1, wherein the first bonding pad and the second bonding pad are formed at positions not overlapping with the first branch electrodes.

(2) 제1 본딩 패드 및 제2 본딩 패드는 각각 제1 전극과 제2 전극 중 가장 위로 돌출하게 되는 부분의 높이 보다 1~ 3 ㎛ 더 높게 형성되는 것을 특징으로 하는 반도체 발광소자. (2) The semiconductor light emitting device according to claim 1, wherein the first bonding pads and the second bonding pads are formed to have a height of 1 to 3 µm higher than the height of the portion protruding upward from the first and second electrodes, respectively.

(3) 청구항 1에 있어서, 제1 단과 제1 단에 대향하는 제2 단을 가지며, 비도전성 반사막과 제2 반도체층 사이에서 제1 가지 전극과 나란하게 연장되고, 비도전성 반사막을 관통하는 전기적 연결에 의해 제1 전극과 전기적으로 연통하는 제2 가지 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자. (3) The electrical device of claim 1, further comprising: a first end and a second end facing the first end, and extending parallel to the first branch electrode between the nonconductive reflecting film and the second semiconductor layer and passing through the nonconductive reflecting film. And a second branch electrode in electrical communication with the first electrode by connection.

(4) 제1 본딩 패드와 제2 본딩 패드는 제1 가지 전극과 제2 가지 전극 사이에 위치하는 것을 특징으로 하는 반도체 발광소자. (4) A semiconductor light emitting element, wherein the first bonding pad and the second bonding pad are located between the first branch electrode and the second branch electrode.

(5) 제1 본딩 패드와 제2 본딩 패드는 유테틱 본딩층을 가지는 것을 특징으로 하는 반도체 발광소자. (5) The semiconductor light emitting device according to claim 1, wherein the first bonding pad and the second bonding pad have a eutectic bonding layer.

(6) 제1 본딩 패드와 제2 본딩 패드는 아래의 스페이서층 및 스페이서층 위의 접합층을 가지는 것을 특징으로 하는 반도체 발광소자. (6) The semiconductor light emitting device according to claim 1, wherein the first bonding pad and the second bonding pad have a spacer layer below and a bonding layer over the spacer layer.

(7) 접합층은 유테틱 본딩층인 것을 특징으로 하는 반도체 발광소자. (7) The semiconductor light emitting device according to claim 7, wherein the bonding layer is a eutectic bonding layer.

(8) 스페이서층은 도금층인 것을 특징으로 하는 반도체 발광소자. (8) A semiconductor light emitting element, wherein the spacer layer is a plating layer.

(9) 제1 단과 제1 단에 대향하는 제2 단을 가지며, 식각되어 노출되는 제1 반도체층과 비도전성 반사막 사이이자 제1 가지 전극과 제2 가지 전극 사이에서 제1 가지 전극 및 제2 가지 전극과 나란하게 연장되고, 비도전성 반사막을 관통하는 전기적 연결에 의해 제2 전극과 전기적으로 연통하는 제3 가지 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자. (9) a first branch electrode and a second electrode having a first end and a second end opposite to the first end, between the first semiconductor layer and the non-conductive reflecting film that are etched and exposed, and between the first and second branch electrodes; And a third branch electrode extending in parallel with the branch electrode and in electrical communication with the second electrode by an electrical connection passing through the non-conductive reflective film.

(10) 제1 본딩 패드와 제2 본딩 패드는 제1 가지 전극, 제2 가지 전극 및 제3 가지 전극 사이사이에 위치하는 것을 특징으로 하는 반도체 발광소자. (10) A semiconductor light emitting element, wherein the first bonding pad and the second bonding pad are positioned between the first branch electrode, the second branch electrode, and the third branch electrode.

(11) 제1 본딩 패드 및 제2 본딩 패드는 각각 제1 전극과 제2 전극 중 가장 위로 돌출하게 되는 부분의 높이 보다 1 ~ 3 ㎛더 높게 형성되는 것을 특징으로 하는 반도체 발광소자.(11) The semiconductor light emitting device according to claim 1, wherein the first bonding pads and the second bonding pads are formed to have a height of 1 to 3 µm higher than the height of the portion protruding upward from the first and second electrodes, respectively.

본 개시에 따른 하나의 반도체 발광소자에 의하면, 탑재부에 결합시 반도체 발광소자가 기울어짐 없이 균형을 잡도록 할 수 있게 된다.According to one semiconductor light emitting device according to the present disclosure, the semiconductor light emitting device can be balanced without tilting when coupled to the mounting portion.

또한 본 개시에 따른 다른 반도체 발광소자에 의하면, 광 추출 효율을 개선할 수 있게 된다.In addition, according to another semiconductor light emitting device according to the present disclosure, it is possible to improve the light extraction efficiency.

또한 본 개시에 따른 또 다른 반도체 발광소자에 의하면, 새로운 형태의 반사막 구조를 구현할 수 있게 된다.In addition, according to another semiconductor light emitting device according to the present disclosure, it is possible to implement a new type of reflective film structure.

또한 본 개시에 따른 또 다른 반도체 발광소자에 의하면, 새로운 형태의 플립 칩을 구현할 수 있게 된다. Further, according to another semiconductor light emitting device according to the present disclosure, a new type of flip chip can be realized.

또한 본 개시에 따른 또 다른 반도체 발광소자에 의하면, 가지 전극을 도입한 반사막 구조를 구현할 수 있게 된다.Further, according to another semiconductor light emitting device according to the present disclosure, it is possible to realize a reflective film structure incorporating a branch electrode.

또한 본 개시에 따른 또 다른 반도체 발광소자에 의하면, 가지 전극을 도입한 플립 칩을 구현할 수 있게 된다.Further, according to another semiconductor light emitting device according to the present disclosure, a flip chip incorporating a branch electrode can be realized.

또한 본 개시에 따른 또 다른 반도체 발광소자에 의하면, 방열 효율을 개선할 수 있게 된다.In addition, according to another semiconductor light emitting device according to the present disclosure, it is possible to improve heat dissipation efficiency.

기판(10) n형 반도체층(30)
활성층(40) p형 반도체층(50)
투광성 전도막(60) n측 가지 전극(81)
전기적 연결(82,94) 비도전성 반사막(91)
p측 가지 전극(93)Substrate (10) The n-type semiconductor layer (30)
The active layer 40, the p-type semiconductor layer 50,
Transmissive conductive film 60 n-side branch electrode 81
Electrical connection (82, 94) Non-conductive reflective film (91)
The p-side branch electrode (93)

Claims (12)

성장 기판을 이용해 순차로 성장되는, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수의 반도체층;
제2 반도체층과 활성층을 부분적으로 제거하여 제1 반도체층이 노출되는 접촉영역;
활성층으로부터의 빛을 성장 기판 측인 제1 반도체층 측으로 반사하도록, 제2 반도체층 및 접촉영역을 덮도록 형성되는 비도전성 반사막;
제1 단과 제1 단에 대향하는 제2 단을 가지며 비도전성 반사막과 제2 반도체층 사이에서 연장되는 제1 가지 전극;
제1 단 측에서 비도전성 반사막 위에 형성되고, 제2 반도체층에 전자와 정공 중의 하나를 공급하며, 비도전성 반사막을 관통하는 전기적 연결에 의해 제1 가지 전극과 전기적으로 연통하는 제1 전극;
제2 단 측에서 비도전성 반사막 위에 형성되고, 제1 반도체층에 전자와 정공 중의 나머지 하나를 공급하는 제2 전극;
제1 전극 위에 형성되는 제1 본딩 패드; 및
제2 전극 위에 형성되는 제2 본딩 패드;로서, 그 상면이 제1 본딩 패드의 상면과 동일한 높이를 가지는 제2 본딩 패드;를 포함하는 것을 특징으로 하는 반도체 발광소자. A second semiconductor layer having a second conductivity different from the first conductivity, and a second semiconductor layer interposed between the first semiconductor layer and the second semiconductor layer, the first semiconductor layer having a first conductivity, A plurality of semiconductor layers having active layers for generating light through recombination of the semiconductor layers;
A contact region in which the first semiconductor layer is exposed by partially removing the second semiconductor layer and the active layer;
A non-conductive reflective film formed to cover the second semiconductor layer and the contact region so as to reflect light from the active layer to the first semiconductor layer side which is the growth substrate side;
A first branch electrode having a first end and a second end opposite the first end and extending between the nonconductive reflecting film and the second semiconductor layer;
A first electrode formed on the non-conductive reflecting film at the first end side, supplying one of electrons and holes to the second semiconductor layer, and electrically communicating with the first branch electrode by an electrical connection passing through the non-conductive reflecting film;
A second electrode formed on the non-conductive reflecting film on the second end side and supplying the other one of electrons and holes to the first semiconductor layer;
A first bonding pad formed on the first electrode; And
And a second bonding pad formed on the second electrode, the second bonding pad having an upper surface the same as that of the upper surface of the first bonding pad. 청구항 1에 있어서,
제1 본딩 패드 및 제2 본딩 패드는 제1 가지 전극과 중첩되지 않는 위치에 형성되는 것을 특징으로 하는 반도체 발광소자. The method according to claim 1,
The first bonding pad and the second bonding pad are formed at positions not overlapping with the first branch electrode. 청구항 2에 있어서,
제1 본딩 패드 및 제2 본딩 패드는 각각 제1 전극과 제2 전극 중 가장 위로 돌출하게 되는 부분의 높이 보다 1~ 3 ㎛ 더 높게 형성되는 것을 특징으로 하는 반도체 발광소자. The method according to claim 2,
The first bonding pad and the second bonding pad are each 1 to 3 ㎛ higher than the height of the first protruding portion of the first electrode and the second electrode, characterized in that the semiconductor light emitting device. 청구항 1에 있어서,
제1 단과 제1 단에 대향하는 제2 단을 가지며, 비도전성 반사막과 제2 반도체층 사이에서 제1 가지 전극과 나란하게 연장되고, 비도전성 반사막을 관통하는 전기적 연결에 의해 제1 전극과 전기적으로 연통하는 제2 가지 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자. The method according to claim 1,
It has a first end and a second end opposite to the first end, extends in parallel with the first branch electrode between the nonconductive reflecting film and the second semiconductor layer, and is electrically connected to the first electrode by an electrical connection through the nonconductive reflecting film. And a second branch electrode communicating with the semiconductor light emitting device. 청구항 3에 있어서,
제1 본딩 패드와 제2 본딩 패드는 제1 가지 전극과 제2 가지 전극 사이에 위치하는 것을 특징으로 하는 반도체 발광소자. The method of claim 3,
The first bonding pad and the second bonding pad are positioned between the first branch electrode and the second branch electrode, the semiconductor light emitting device. 청구항 1에 있어서,
제1 본딩 패드와 제2 본딩 패드는 유테틱 본딩층을 가지는 것을 특징으로 하는 반도체 발광소자. The method according to claim 1,
The first bonding pad and the second bonding pad is a semiconductor light emitting device, characterized in that it has a eutectic bonding layer. 청구항 1에 있어서,
제1 본딩 패드와 제2 본딩 패드는 아래의 스페이서층 및 스페이서층 위의 접합층을 가지는 것을 특징으로 하는 반도체 발광소자. The method according to claim 1,
And the first bonding pad and the second bonding pad have a spacer layer below and a bonding layer over the spacer layer. 청구항 7에 있어서,
접합층은 유테틱 본딩층인 것을 특징으로 하는 반도체 발광소자. The method of claim 7,
The bonding layer is a semiconductor light emitting device, characterized in that the eutectic bonding layer. 청구항 7에 있어서,
스페이서층은 금속층인 것을 특징으로 하는 반도체 발광소자. The method of claim 7,
The spacer layer is a semiconductor light emitting device, characterized in that the metal layer. 청구항 4에 있어서,
제1 단과 제1 단에 대향하는 제2 단을 가지며, 식각되어 노출되는 제1 반도체층과 비도전성 반사막 사이이자 제1 가지 전극과 제2 가지 전극 사이에서 제1 가지 전극 및 제2 가지 전극과 나란하게 연장되고, 비도전성 반사막을 관통하는 전기적 연결에 의해 제2 전극과 전기적으로 연통하는 제3 가지 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자. The method of claim 4,
A first branch electrode and a second branch electrode having a first end and a second end opposite to the first end, between the first semiconductor layer and the non-conductive reflecting film that are etched and exposed, and between the first and second branch electrodes; And a third branch electrode extending in parallel and electrically communicating with the second electrode by an electrical connection passing through the non-conductive reflective film. 청구항 3에 있어서,
제1 본딩 패드와 제2 본딩 패드는 제1 가지 전극, 제2 가지 전극 및 제3 가지 전극 사이사이에 위치하는 것을 특징으로 하는 반도체 발광소자. The method of claim 3,
And the first bonding pad and the second bonding pad are positioned between the first branch electrode, the second branch electrode, and the third branch electrode. 청구항 11에 있어서,
제1 본딩 패드 및 제2 본딩 패드는 각각 제1 전극과 제2 전극 중 가장 위로 돌출하게 되는 부분의 높이 보다 1~ 3 ㎛ 더 높게 형성되는 것을 특징으로 하는 반도체 발광소자. The method of claim 11,
The first bonding pad and the second bonding pad are each 1 to 3 ㎛ higher than the height of the first protruding portion of the first electrode and the second electrode, characterized in that the semiconductor light emitting device.
KR1020130002950A 2012-07-18 2013-01-10 Semiconductor light emimitting device KR101378948B1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020130002950A KR101378948B1 (en) 2013-01-10 2013-01-10 Semiconductor light emimitting device
CN201380004184.2A CN103988322B (en) 2012-07-18 2013-07-18 Light emitting semiconductor device
PCT/KR2013/006459 WO2014014300A2 (en) 2012-07-18 2013-07-18 Semiconductor light-emitting element
US14/118,602 US9530941B2 (en) 2012-07-18 2013-07-18 Semiconductor light emitting device
EP13819369.3A EP2782148B1 (en) 2012-07-18 2013-07-18 Semiconductor light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130002950A KR101378948B1 (en) 2013-01-10 2013-01-10 Semiconductor light emimitting device

Publications (1)

Publication Number Publication Date
KR101378948B1 true KR101378948B1 (en) 2014-04-17

Family

ID=50656058

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130002950A KR101378948B1 (en) 2012-07-18 2013-01-10 Semiconductor light emimitting device

Country Status (1)

Country Link
KR (1) KR101378948B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170118650A (en) * 2015-05-11 2017-10-25 삼성전기주식회사 Electronic module, manufacturing method thereof and camera module having the same
KR20190008402A (en) * 2019-01-15 2019-01-23 엘지이노텍 주식회사 Light emitting device package and lighting apparatus
KR20220004003A (en) * 2015-03-16 2022-01-11 서울바이오시스 주식회사 Light-emitting diode including metal bulk

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080018299A (en) * 2006-08-24 2008-02-28 삼성전기주식회사 Nitride based semiconductor light emitting device and method for fabricating the same
KR20110095177A (en) * 2010-02-17 2011-08-24 도요다 고세이 가부시키가이샤 Semiconductor light-emitting element
KR20110095640A (en) * 2010-02-19 2011-08-25 삼성엘이디 주식회사 Manufacturing method of semiconductor light emitting device and semiconductor light emitting device manufactured by the same
KR20120031343A (en) * 2010-09-24 2012-04-03 서울옵토디바이스주식회사 Wafer-level light emitting diode package having plurality of light emitting cells and method of fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080018299A (en) * 2006-08-24 2008-02-28 삼성전기주식회사 Nitride based semiconductor light emitting device and method for fabricating the same
KR20110095177A (en) * 2010-02-17 2011-08-24 도요다 고세이 가부시키가이샤 Semiconductor light-emitting element
KR20110095640A (en) * 2010-02-19 2011-08-25 삼성엘이디 주식회사 Manufacturing method of semiconductor light emitting device and semiconductor light emitting device manufactured by the same
KR20120031343A (en) * 2010-09-24 2012-04-03 서울옵토디바이스주식회사 Wafer-level light emitting diode package having plurality of light emitting cells and method of fabricating the same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220004003A (en) * 2015-03-16 2022-01-11 서울바이오시스 주식회사 Light-emitting diode including metal bulk
KR102475409B1 (en) * 2015-03-16 2022-12-08 서울바이오시스 주식회사 Light-emitting diode including metal bulk
KR20170118650A (en) * 2015-05-11 2017-10-25 삼성전기주식회사 Electronic module, manufacturing method thereof and camera module having the same
US10009523B2 (en) 2015-05-11 2018-06-26 Samsung Electro-Mechanics Co., Ltd. Electronic module and method of manufacturing the same
US10602036B2 (en) 2015-05-11 2020-03-24 Samsung Electro-Mechanics Co., Ltd. Electronic module and method of manufacturing the same
KR102414837B1 (en) * 2015-05-11 2022-07-01 삼성전기주식회사 Electronic module, manufacturing method thereof and camera module having the same
KR20190008402A (en) * 2019-01-15 2019-01-23 엘지이노텍 주식회사 Light emitting device package and lighting apparatus
KR101977281B1 (en) 2019-01-15 2019-05-10 엘지이노텍 주식회사 Light emitting device package and lighting apparatus

Similar Documents

Publication Publication Date Title
KR101368720B1 (en) Semiconductor light emimitting device
US9530941B2 (en) Semiconductor light emitting device
US20200127161A1 (en) Semiconductor light emitting device comprising finger electrodes
EP2782147B1 (en) Method for manufacturing semiconductor light-emitting element
EP2784832B1 (en) Semiconductor light emitting device
US9691944B2 (en) Semiconductor light-emitting device and method for manufacturing the same
KR101427316B1 (en) Semiconductor light emimitting device
KR101638120B1 (en) Semiconductor light emitting device
KR101489375B1 (en) Semiconductor light emimitting device
KR101378948B1 (en) Semiconductor light emimitting device
KR101478761B1 (en) Semiconductor light emimitting device
KR101403632B1 (en) Semiconductor light emimitting device
KR101403641B1 (en) Semiconductor light emimitting device
KR20140036289A (en) Semiconductor light emimitting device
KR101378950B1 (en) Semiconductor light emimitting device
KR101403636B1 (en) Semiconductor light emimitting device
KR101405449B1 (en) Semiconductor light emimitting device
KR101378946B1 (en) Method of manufacturing semiconductor light emimitting device
KR101446732B1 (en) Semiconductor light emimitting device
KR20140099845A (en) Semiconductor light emimitting device
KR20150114446A (en) Semiconductor light emitting device
KR101704456B1 (en) Semiconductor light emitting device and method of manufactruring the same
KR101611481B1 (en) Semiconductor light emitting device
KR101541430B1 (en) Semiconductor light emitting device
KR101419867B1 (en) Semiconductor light emimitting device

Legal Events

Date Code Title Description
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161223

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171222

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181228

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191231

Year of fee payment: 7