KR101376898B1 - Bias controlling apparatus - Google Patents
Bias controlling apparatus Download PDFInfo
- Publication number
- KR101376898B1 KR101376898B1 KR1020120107705A KR20120107705A KR101376898B1 KR 101376898 B1 KR101376898 B1 KR 101376898B1 KR 1020120107705 A KR1020120107705 A KR 1020120107705A KR 20120107705 A KR20120107705 A KR 20120107705A KR 101376898 B1 KR101376898 B1 KR 101376898B1
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- current
- bias
- temperature
- compensation
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
- H03F1/0266—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A by using a signal derived from the input signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/447—Indexing scheme relating to amplifiers the amplifier being protected to temperature influence
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/468—Indexing scheme relating to amplifiers the temperature being sensed
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
본 발명은 트랜지스터의 온도에 상응하는 디지털 신호를 생성하고, 생성된 디지털 신호를 이용하여 기준 바이어스 전류에 제어 전류를 가산하거나 감산한 보상 바이어스 전류를 출력하는 온도 보상 회로, 트랜지스터와 병렬로 연결된 미러 트랜지스터의 특성 오차를 검출하고, 특성 오차를 보상하기 위한 보상 신호를 출력하는 특성 보상 회로 및 보상 바이어스 전류 및 보상 신호를 이용하여 트랜지스터로 인가되는 바이어스 전원을 보상하여 출력하는 바이어스 보상 회로를 포함하는 바이어스 제어 장치로 트랜지스터의 성능을 향상시킬 수 있다.The present invention provides a temperature compensation circuit for generating a digital signal corresponding to the temperature of a transistor and outputting a compensation bias current obtained by adding or subtracting a control current to a reference bias current using the generated digital signal, and a mirror transistor connected in parallel with the transistor. Bias control including a characteristic compensation circuit for detecting a characteristic error of the output signal, and outputting a compensation signal for compensating for the characteristic error, and a bias compensation circuit for compensating and outputting a bias power applied to the transistor using the compensation bias current and the compensation signal. The device can improve the performance of the transistor.
Description
본 발명은 바이어스 제어 장치에 관한 것으로, 보다 상세하게는 온도의 변화나 제조 시 발생하는 바이어스 전원의 오차를 자동으로 보상할 수 있는 바이어스 제어 장치에 관한 것이다.
The present invention relates to a bias control device, and more particularly, to a bias control device capable of automatically compensating for a change in temperature or an error in a bias power supply generated during manufacture.
일반적으로 이동 통신 단말기와 같은 무선 통신 시스템에서 무선으로 신호를 송수신하기 위해 전력 증폭기가 사용된다. 여기서, 전력 증폭기란 미세한 신호를 일그러짐이 적고 효율적으로 큰 신호로 증폭하여 안테나를 통해 부하에 공급하는 장치를 말한다.In general, a power amplifier is used to transmit and receive a signal wirelessly in a wireless communication system such as a mobile communication terminal. Here, the power amplifier refers to a device that amplifies a fine signal into a large signal with little distortion and efficiently supplies it to a load through an antenna.
이러한 전력 증폭기는 특수 반도체인 GaAs 공정과 범용적인 씨모스(CMOS) 공정으로 설계한 씨모스 전력 증폭기를 포함하는데, 상기와 같은 씨모스 전력 증폭기는 대량 생산이 가능하므로 원가가 저렴해지고 기능이 다양한 장점이 있다.These power amplifiers include CMOS power amplifiers designed with special semiconductor GaAs process and general CMOS (CMOS) process.These CMOS power amplifiers can be mass-produced, resulting in low cost and various functions. There is this.
한편, 전력 증폭기의 동작을 안정적으로 제어하기 위해서 전력 증폭기의 전원 조절기가 개발되었으며, 전원 조절기를 이용하여 전력 증폭기에 보다 안정적인 전원을 공급하기 위한 기술이 연구 및 개발되고 있다.Meanwhile, in order to stably control the operation of the power amplifier, a power regulator of the power amplifier has been developed, and a technology for supplying more stable power to the power amplifier using the power regulator has been researched and developed.
종래 기술에 의한 전력 증폭 시스템은 기준 전압에 상응하는 일정 전압을 전력 증폭기에 제공하는 전압 제어기, 입력되는 제어 전압에 따라 구동 전류를 조절하는 전류 제어기 및 구동 전압과 구동 전류를 이용하여 전력 증폭기로 인가되는 바이어스 전원을 제어하는 바이어스 제어기를 포함하며, 입력되는 제어 전압에 따라 바이어스 전원을 적절하게 조절하여 전력 증폭기로 안정적인 전류를 공급한다. The power amplification system according to the prior art is applied to a power amplifier using a voltage controller for providing a constant voltage corresponding to a reference voltage to the power amplifier, a current controller for adjusting the driving current according to an input control voltage, and a driving voltage and a driving current. It includes a bias controller for controlling the bias power supply, and adjusts the bias power appropriately according to the input control voltage to supply a stable current to the power amplifier.
그러나, 상온에서는 전력 증폭기가 올바른 동작 영역에서 전력의 증폭을 수행하여 전력 증폭기의 특성이 변하지 않지만, 온도가 변하면 온도에 따라 전력 증폭기의 특성이 변하여 성능의 열화가 발생할 수 있는 문제점이 있었다.However, at room temperature, the power amplifier performs power amplification in the correct operating region, but the characteristics of the power amplifier do not change. However, when the temperature changes, the characteristics of the power amplifier change according to the temperature, thereby causing performance degradation.
특히, 전력 증폭기는 인가되는 바이어스 전원의 변화에 따라 민감하게 동작 특성이 변하는데, 상기와 같은 바이어스 전원은 온도의 변화나 제조 시 공정 변화에 의해 쉽게 변할 수 있었다.In particular, the power amplifier is sensitively changed in operation characteristics according to the change in the bias power applied, such a bias power supply can be easily changed by the change of temperature or the process change during manufacturing.
이에 따라, 전력 증폭기에 인가되는 바이어스 전원을 조절하여 전력 증폭기의 성능을 개선해야 하나, 종래에는 인가되는 바이어스 전원을 조절하는 보상 회로가 없기 때문에 전력 증폭 시스템의 특성이 나빠지는 문제점이 있었다.Accordingly, the performance of the power amplifier should be improved by adjusting the bias power applied to the power amplifier. However, there is a problem in that the characteristics of the power amplification system deteriorate because there is no compensation circuit for adjusting the bias power applied.
따라서, 당 기술 분야에서는 온도의 변화나 제조 시 공정 변화에 의해 가변하는 전력 증폭기의 바이어스 전원을 적절하게 조절할 수 있는 방안이 요구되고 있다.
Accordingly, there is a need in the art for a method of properly adjusting a bias power supply of a power amplifier that is varied by a change in temperature or a process change during manufacturing.
본 발명의 사상은 온도의 변화나 제조 시 공정 변화에 의해 발생하는 바이어스 전원의 오차를 자동으로 보상하여 트랜지스터의 성능을 향상시킬 수 있는 바이어스 제어 장치에 관한 것이다.
The idea of the present invention relates to a bias control device that can improve the performance of a transistor by automatically compensating for an error in a bias power supply caused by a change in temperature or a process change during manufacturing.
이를 위해 본 발명의 일실시예에 의한 바이어스 제어 장치는 트랜지스터의 온도에 상응하는 디지털 신호를 생성하고, 상기 생성된 디지털 신호를 이용하여 기준 바이어스 전류에 제어 전류를 가산하거나 감산한 보상 바이어스 전류를 출력하는 온도 보상 회로; 상기 트랜지스터와 병렬로 연결된 미러 트랜지스터의 특성 오차를 검출하고, 상기 특성 오차를 보상하기 위한 보상 신호를 출력하는 특성 보상 회로; 상기 보상 바이어스 전류 및 상기 보상 신호를 이용하여 상기 트랜지스터의 제어단자로 인가되는 바이어스 전원을 보상하여 출력하는 바이어스 보상 회로를 포함하되, 상기 특성 오차는 상기 미러 트랜지스터의 트랜스 컨덕턴스 및 문턱전압의 편차 중 적어도 어느 하나의 편차에 따른 오차인 것일 수 있다.To this end, the bias control apparatus according to an embodiment of the present invention generates a digital signal corresponding to the temperature of the transistor, and outputs a compensation bias current obtained by adding or subtracting a control current to a reference bias current using the generated digital signal. A temperature compensation circuit; A characteristic compensation circuit which detects a characteristic error of a mirror transistor connected in parallel with the transistor and outputs a compensation signal for compensating the characteristic error; And a bias compensation circuit for compensating and outputting a bias power applied to the control terminal of the transistor by using the compensation bias current and the compensation signal, wherein the characteristic error is at least one of a deviation between the transconductance and the threshold voltage of the mirror transistor. It may be an error due to any deviation.
여기서, 상기 온도 보상 회로는 상기 온도에 상응하는 온도 전압을 검출하는 온도 검출부; 상기 검출된 온도 전압을 디지털 신호로 변환하여 생성하는 변환부; 상기 변환된 디지털 신호에 따라 상기 기준 바이어스 전류에 상기 제어 전류를 가산하거나 감산하여 상기 보상 바이어스 전류를 출력하는 전류 제어부를 포함할 수 있다.Here, the temperature compensation circuit includes a temperature detector for detecting a temperature voltage corresponding to the temperature; A conversion unit converting the detected temperature voltage into a digital signal and generating the digital signal; And a current controller configured to add or subtract the control current to the reference bias current according to the converted digital signal to output the compensation bias current.
또한, 상기 온도 보상 회로는 제1 기준 전압을 생성하여 상기 변환부로 출력하는 기준 전압 생성부를 더 포함할 수 있다.The temperature compensation circuit may further include a reference voltage generator configured to generate a first reference voltage and output the first reference voltage to the converter.
이때, 상기 변환부는 온도별로 나누어진 구간에 따라 상기 온도 전압과 상기 제1 기준 전압을 비교하고, 상기 비교한 결과로 비교 신호를 각각 출력하는 복수 개의 비교기; 상기 복수 개의 비교 신호를 조합하여 상기 디지털 신호를 생성하는 생성기를 포함할 수 있다.In this case, the converter comprises a plurality of comparators for comparing the temperature voltage and the first reference voltage according to the section divided by temperature, and outputs a comparison signal as a result of the comparison; And a generator configured to combine the plurality of comparison signals to generate the digital signal.
그리고, 상기 전류 제어부는 상기 생성된 디지털 신호를 이용하여 온도 제어 신호를 출력하는 제어 신호 출력기; 상기 기준 바이어스 전류가 흐르도록 제어하는 기준 바이어스 생성기; 상기 기준 바이어스 생성기와 병렬로 연결되고, 상기 온도 제어 신호에 따라 상기 기준 바이어스 전류에 상기 제어 전류를 가산하거나 감산하도록 제어하는 전류 제어기를 포함할 수 있다.The current control unit may include a control signal output unit configured to output a temperature control signal using the generated digital signal; A reference bias generator for controlling the reference bias current to flow; And a current controller connected in parallel with the reference bias generator and controlling to add or subtract the control current to the reference bias current according to the temperature control signal.
여기서, 상기 전류 제어기는 전원 전압(VDD)에 대하여 직렬로 연결된 복수 개의 전류소스; 상기 복수 개의 전류소스와 직렬로 연결되고, 상기 온도 제어 신호에 따라 선택적으로 연결되는 복수 개의 스위치를 포함할 수 있다.Here, the current controller includes a plurality of current sources connected in series with the power supply voltage VDD; It may include a plurality of switches connected in series with the plurality of current sources, and selectively connected according to the temperature control signal.
보다 구체적으로, 상기 전류 제어기는 상기 전원 전압과 인접하게 위치한 스위치를 선택적으로 연결하여 상기 기준 바이어스 전류에 상기 제어 전류를 가산할 수 있다.More specifically, the current controller can selectively connect a switch located adjacent to the power supply voltage to add the control current to the reference bias current.
또한, 상기 전류 제어기는 접지와 인접하게 위치한 스위치를 선택적으로 연결하여 상기 기준 바이어스 전류에 상기 제어 전류를 감산할 수 있다.In addition, the current controller may selectively connect a switch located adjacent to ground to subtract the control current to the reference bias current.
한편, 상기 특성 보상 회로는 상기 미러 트랜지스터의 드레인-소스 전류에 따른 전압과 사전에 설정된 제2 기준 전압을 비교하여 상기 비교한 결과로 상기 특성 오차를 검출하는 특성 비교부를 포함할 수 있다.The characteristic compensation circuit may include a characteristic comparator configured to compare the voltage according to the drain-source current of the mirror transistor with a preset second reference voltage and detect the characteristic error as a result of the comparison.
게다가, 상기 특성 보상 회로는 상기 검출된 특성 오차를 이용하여 상기 특성 오차를 보상하기 위한 보상 신호를 생성하고, 상기 보상 신호를 상기 미러 트랜지스터와 상기 트랜지스터로 각각 출력하는 피드백 조절부를 더 포함할 수 있다.In addition, the characteristic compensation circuit may further include a feedback controller configured to generate a compensation signal for compensating the characteristic error by using the detected characteristic error, and output the compensation signal to the mirror transistor and the transistor, respectively. .
아울러, 상기 특성 비교부 및 상기 피드백 조절부는 상기 미러 트랜지스터의 전압이 상기 제2 기준 전압과 동일해질 때까지 상기 특성 오차를 검출하고, 상기 보상 신호를 출력하는 동작을 반복할 수 있다.In addition, the characteristic comparing unit and the feedback adjusting unit may repeat the operation of detecting the characteristic error and outputting the compensation signal until the voltage of the mirror transistor is equal to the second reference voltage.
또, 상기 특성 보상 회로는 상기 미러 트랜지스터에 흐르는 전류를 미러링하는 전류 미러부를 더 포함하고, 상기 특성 비교부는 상기 전류 미러부에서 미러링된 전류에 상응하는 전압과 상기 제2 기준 전압을 비교할 수 있다.The characteristic compensation circuit may further include a current mirror unit for mirroring a current flowing through the mirror transistor, and the characteristic comparison unit may compare the voltage corresponding to the current mirrored by the current mirror unit with the second reference voltage.
이때, 상기 미러 트랜지스터는 상기 트랜지스터와 동일한 구조이고, 상기 트랜지스터보다 사이즈가 작을 수 있다. In this case, the mirror transistor has the same structure as the transistor and may be smaller in size than the transistor.
보다 상세하게는, 상기 미러 트랜지스터는 상기 트랜지스터가 m의 사이즈일 경우, 상기 트랜지스터의 1/m 사이즈일 수 있다.In more detail, when the transistor is m size, the mirror transistor may be 1 / m size of the transistor.
그리고, 상기 트랜지스터는 전력 증폭기일 수 있다.
The transistor may be a power amplifier.
상술한 바와 같이 본 발명의 일실시예에 의한 바이어스 제어 장치에 따르면, 온도의 변화나 제조 시 공정 변화에 의해 발생하는 오차에 따라 트랜지스터로 인가되는 바이어스 전원을 자동으로 보상함으로써 트랜지스터의 성능을 향상시킬 수 있는 장점이 있다.As described above, according to the bias control apparatus according to an embodiment of the present invention, the performance of a transistor can be improved by automatically compensating a bias power applied to the transistor according to an error caused by a change in temperature or a process change during manufacturing. There are advantages to it.
보다 구체적으로는, 온도의 변화나 제조 시 공정 변화에 의해 발생하는 오차에 따라 바이어스 전원이 변화되어 트랜지스터(일례로, 전력 증폭기)의 동작 특성이 변하여 성능의 열화가 발생할 수 있는 문제점을 해결하고, 트랜지스터의 바이어스 전원을 자동으로 보상하여 트랜지스터를 항상 최적의 동작 특성으로 동작하게 할 수 있다.More specifically, to solve the problem that the bias power is changed in accordance with the error caused by the temperature change or the process change during manufacturing, the operation characteristics of the transistor (for example, the power amplifier) is changed and performance degradation may occur. The transistor's bias supply can be automatically compensated to ensure that the transistor always operates at optimal operating characteristics.
이에 따라, 트랜지스터 및 이를 포함하는 전력 증폭 시스템의 신뢰성을 향상시킬 수 있는 장점이 있다.
Accordingly, there is an advantage that can improve the reliability of the transistor and the power amplification system including the same.
도 1은 본 발명의 일실시예에 의한 바이어스 제어 장치의 개략적인 구성도이다.
도 2는 도 1에 도시한 온도 보상 회로의 구성도이다.
도 3은 도 2에 도시한 변환부의 상세 구성도이다.
도 4a는 도 2에 도시한 전류 제어기에서 기준 바이어스 전류에 제어 전류를 가산하기 위한 스위치의 동작 과정을 나타내는 도면이다.
도 4b는 도 2에 도시한 전류 제어기에서 기준 바이어스 전류에 제어 전류를 감산하기 위한 스위치의 동작 과정을 나타내는 도면이다.
도 5는 도 1에 도시한 특성 보상 회로의 구성도이다.1 is a schematic configuration diagram of a bias control apparatus according to an embodiment of the present invention.
FIG. 2 is a configuration diagram of the temperature compensation circuit shown in FIG. 1.
FIG. 3 is a detailed configuration diagram of the converter shown in FIG. 2.
4A is a diagram illustrating an operation of a switch for adding a control current to a reference bias current in the current controller shown in FIG. 2.
4B is a diagram illustrating an operation of a switch for subtracting a control current from a reference bias current in the current controller shown in FIG. 2.
5 is a configuration diagram of the characteristic compensation circuit shown in FIG. 1.
본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.The terms and words used in the present specification and claims should not be construed as limited to ordinary or dictionary terms and the inventor may appropriately define the concept of the term in order to best describe its invention It should be construed as meaning and concept consistent with the technical idea of the present invention.
따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다.
Therefore, the embodiments described in the specification and the drawings shown in the drawings are only one of the most preferred embodiments of the present invention and do not represent all of the technical idea of the present invention, various modifications that can be replaced at the time of the present application It should be understood that there may be equivalents and variations.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 일실시예에 의한 바이어스 제어 장치의 개략적인 구성도 및 도 2는 도 1에 도시한 온도 보상 회로의 구성도를 나타낸다.1 is a schematic configuration diagram of a bias control apparatus according to an embodiment of the present invention, and FIG. 2 is a configuration diagram of a temperature compensation circuit shown in FIG.
도 1 및 도 2에 도시한 바와 같이, 바이어스 제어 장치(1)는 온도 보상 회로(100), 특성 보상 회로(200) 및 바이어스 보상 회로(300)를 포함하여 구성된다. 1 and 2, the
우선, 바이어스 제어 장치(1)의 구성 요소를 상세하게 설명하기 전에, 바이어스 제어 장치에 대하여 간략하게 설명하면, 바이어스 제어 장치(1)란 통상적으로 트랜지스터(400)로 인가되는 바이어스 전원을 제어하는 장치로서, 트랜지스터(400)가 전력 증폭기(Power Amplifier)로 이루어지면, 바이어스 제어 장치(1)는 전력 증폭 시스템 내에 설치되어 전력 증폭기의 바이어스 전원을 제어하는 역할을 수행할 수 있다. First, before describing the components of the
그러나, 바이어스 제어 장치(1)는 이에 한정되지 않으며, 다양한 시스템에 적용되어 사용될 수 있다.
However, the
이하, 도 2를 참조하여 본 발명의 일실시예에 의한 바이어스 제어 장치의 구성 요소를 보다 자세하게 설명하도록 한다.Hereinafter, the components of the bias control device according to an embodiment of the present invention will be described in detail with reference to FIG. 2.
온도 보상 회로(100)는 트랜지스터(400)의 온도 즉, 트랜지스터(400)가 있는 주변 환경의 온도에 상응하는 디지털 신호(Digital signal)를 생성하고, 생성된 디지털 신호에 따라 기준 바이어스 전류(I)에 제어 전류(I1, I2)를 가산하거나 감산하여 보상 바이어스 전류(Io)를 출력한다.The
상기와 같은 온도 보상 회로(100)는 온도 검출부(110), 기준 전압 생성부(120), 변환부(130) 및 전류 제어부(140)를 포함할 수 있는데, 이 중에서 온도 검출부(110)는 온도의 변화를 검출하기 위해서 현재 트랜지스터(400)의 온도에 상응하는 온도 전압을 출력할 수 있다. 다시 말해, 온도 검출부(110)는 트랜지스터(400)가 있는 주변 환경의 온도를 몇 도씨(℃)의 개념이 아닌 전압(V)으로 검출할 수 있다.The
기준 전압 생성부(120)는 제1 기준 전압(Vref1)을 생성하여 변환부(130)로 출력한다. 상기와 같은 기준 전압 생성부(120)의 상세한 구성은 하기에서 보다 자세하게 설명하도록 한다.The
변환부(130)는 트랜지스터(400)의 온도 즉, 트랜지스터(400)가 있는 주변 환경의 온도를 디지털 신호(Digital signal)로 변환하는 역할을 수행한다.The
도 3은 도 2에 도시한 변환부의 상세 구성도로서, 도 3을 참조하여 보다 구체적으로 설명하면, 변환부(130)는 복수 개의 비교기(132a ~ 132n) 및 생성기(134)를 포함할 수 있다.FIG. 3 is a detailed configuration diagram of the converter illustrated in FIG. 2, which will be described in more detail with reference to FIG. 3. The
이 중에서, 복수 개의 비교기(132a ~ 132n)는 온도별로 나누어진 구간에 따라 온도 전압(VPTAT)과 제1 기준 전압(Vref1)을 각각 비교하고, 상기 비교한 결과로 복수 개의 비교 신호를 생성기(134)로 출력할 수 있다.Among these, the plurality of
보다 구체적으로 설명하면, 복수 개의 비교기(132a ~ 132n)는 온도에 따라 구간을 나누고, 나누어진 구간에 따라 온도 전압(VPTAT)과 제1 기준 전압(Vref1)을 각각 비교하는데, 상기 비교한 결과에서 온도 전압(VPTAT)이 제1 기준 전압(Vref1)보다 작으면, 하이(High) 레벨의 비교 신호를 출력하고, 이와 반대로 온도 전압(VPTAT)이 제1 기준 전압(Vref1) 이상이면, 로우(Low) 레벨의 비교 신호를 출력할 수 있다.More specifically, the plurality of
여기서, 제1 기준 전압(Vref1)은 복수 개의 비교 저항(R11~R1n)에 각각 걸리는 전압으로서, 상기 비교 저항(R11~R1n)의 값에 따라 복수 개의 비교기(132a ~ 132n)에 서로 다른 제1 기준 전압(Vref1)을 인가할 수 있다.Here, the first reference voltages Vref1 are voltages applied to the plurality of comparison resistors R11 to R1n, respectively, and are different from the plurality of
다음으로, 생성기(134)는 복수 개의 비교기(132a ~ 132n)에서 각각 출력된 복수 개의 비교 신호를 조합하여 디지털 신호를 생성할 수 있다.Next, the
일례로, 복수 개의 비교기가 3개의 비교기인 제1 내지 제3 비교기(132a ~ 132c)로 구성된 경우, 제1 내지 제3 비교기(132a ~ 132c)에서 하이 레벨의 비교 신호, 하이 레벨의 비교 신호 및 로우 레벨의 비교 신호를 각각 출력하면, 생성기(134)에서는 이들을 조합하여 "110"의 이진수 즉, 디지털 신호를 생성할 수 있다.
For example, when the plurality of comparators are configured with the first to
한편, 도 2로 다시 돌아와 설명하면, 전류 제어부(140)는 변환부(130)에서 변환된 디지털 신호에 따라 기준 바이어스 전류(I)에 제어 전류(I1 또는 I2)를 가산하거나 감산하여 보상 바이어스 전류(Io)를 출력한다.Meanwhile, referring back to FIG. 2, the
상기와 같은 전류 제어부(140)는 제어 신호 출력기(142), 기준 바이어스 생성기(144) 및 전류 제어기(146)를 포함할 수 있는데, 제어 신호 출력기(142)는 생성기(134)에서 생성된 디지털 신호를 이용하여 온도 제어 신호를 출력한다. 다시 말해, 제어 신호 출력기(142)는 생성기(134)에서 생성된 디지털 신호를 이용하여 전류 제어기(146)를 제어하기 위한 온도 제어 신호를 생성하여 출력할 수 있다.The
기준 바이어스 생성기(144)는 복수 개의 바이어스 저항(R1, R2)을 포함하여 기준 바이어스 전류(I)가 흐르도록 제어한다.The
전류 제어기(146)는 기준 바이어스 생성기(144)와 병렬로 연결되고, 온도 제어 신호에 따라 기준 바이어스 전류(I)에 제어 전류(I1, I2)를 가산하거나 감산하도록 제어하는 수단으로서, 복수 개의 전류소스(S1, S2) 및 복수 개의 전류소스(S1, S2)를 제어하는 복수 개의 스위치(SW1, SW2)로 이루어질 수 있다.The
여기서, 복수 개의 전류소스(S1, S2)는 전원 전압(VDD)에 대하여 직렬로 연결될 수 있으며, 복수 개의 전류소스(S1, S2) 사이에 있는 접속점과 복수 개의 바이어스 저항(R1, R2) 사이에 있는 접속점은 서로 연결될 수 있다.Here, the plurality of current sources S1 and S2 may be connected in series with respect to the power supply voltage VDD, and may be connected between the connection points between the plurality of current sources S1 and S2 and the plurality of bias resistors R1 and R2. The connecting points can be connected to each other.
또한, 복수 개의 스위치(SW1, SW2)는 복수 개의 전류소스(S1, S2)와 직렬로 연결되어 온도 제어 신호에 따라 선택적으로 연결될 수 있다.
In addition, the plurality of switches SW1 and SW2 may be connected in series with the plurality of current sources S1 and S2 to be selectively connected according to the temperature control signal.
이하에서는 전류 제어기에서 기준 바이어스 전류에 제어 전류를 가산하거나 감산하기 위한 스위치의 동작 과정을 보다 구체적으로 설명하도록 한다.Hereinafter, the operation of the switch for adding or subtracting the control current to the reference bias current in the current controller will be described in more detail.
도 4a는 도 2에 도시한 전류 제어기에서 기준 바이어스 전류에 제어 전류를 가산하기 위한 스위치의 동작 과정을 나타내는 도면 및 도 4b는 도 2에 도시한 전류 제어기에서 기준 바이어스 전류에 제어 전류를 감산하기 위한 스위치의 동작 과정을 나타내는 도면을 나타낸다.4A is a diagram illustrating an operation of a switch for adding a control current to a reference bias current in the current controller shown in FIG. 2, and FIG. 4B is a diagram for subtracting a control current to a reference bias current in the current controller shown in FIG. 2. The figure which shows the operation process of a switch is shown.
도 4a를 참조하면, 전류 제어기(146)는 전원 전압(VDD)과 인접하게 위치한 제1 스위치(SW1)를 연결하여 기준 바이어스 전류(I)에 제1 제어 전류(I1)를 가산할 수 있다. 다시 말해, 전류 제어기(146)는 온도 제어 신호에 따라 전원 전압(VDD)과 인접하게 위치한 제1 스위치(SW1)를 선택적으로 연결하여 기준 바이어스 전류(I)에 제1 전류소스(S1)로부터 인가된 제1 제어 전류(I1)만큼 더해줌으로써 보상 바이어스 전류(Io)를 사전에 설정된 기준 게이트 바이어스 전류보다 높게 설정할 수 있다.Referring to FIG. 4A, the
도 4b를 참조하면, 전류 제어기(146)는 접지(GND)와 인접하게 위치한 제2 스위치(SW2)를 연결하여 기준 바이어스 전류(I)에 제2 제어 전류(I2)를 감산할 수 있다. 다시 말해, 전류 제어기(146)는 온도 제어 신호에 따라 접지(GND)와 인접하게 위치한 제2 스위치(SW2)를 선택적으로 연결하여 기준 바이어스 전류(I)에 제2 전류소스(S2)로부터 인가된 제2 제어 전류(I2)만큼 빼줌으로써 보상 바이어스 전류(Io)를 기준 게이트 바이어스 전류보다 낮게 설정할 수 있다.Referring to FIG. 4B, the
이에 따라, 온도 보상 회로(100)는 온도 변화에 따라 바이어스 전류를 낮게 조절하거나 높게 조절하여 바이어스 전원을 보다 효과적으로 보상할 수 있게 한다.
Accordingly, the
하기에서는 본 발명의 일실시예에 의한 특성 보상 회로에 대하여 설명하도록 한다.Hereinafter, a characteristic compensation circuit according to an embodiment of the present invention will be described.
도 5는 도 1에 도시한 특성 보상 회로(200)의 구성도로서, 도 5를 참조하면, 특성 보상 회로(200)는 트랜지스터(400, M1)와 병렬로 연결된 미러 트랜지스터(M2)의 특성 오차를 검출하고, 특성 오차를 보상하기 위한 보상 신호를 출력하는 수단으로서, 특성 비교부(220), 피드백 조절부(240) 및 전류 미러부(260)를 포함할 수 있다.FIG. 5 is a configuration diagram of the
우선, 특성 보상 회로(200)에 대하여 설명하기 전에 특성 오차에 대하여 설명하면, 일반적으로 트랜지스터(M1)는 설계 시 트랜스 컨덕턴스(Gm)의 변화나 문턱 전압(Vth)의 변화 등으로 인해 특성 오차가 발생할 수 있다. 이에 따라, 트랜지스터(M1)의 특성 오차를 보상해야 하는데, 트랜지스터(M1)에 있는 특성 오차를 직접적으로 검출하는 방법은 특성을 나쁘게 하거나 전력 소모가 많은 문제점이 있었다.First, the characteristic error will be described before the
이에 따라, 본 발명의 일실시예에서는 트랜지스터(M1)와 동일한 구조(W/L)를 가지고 있고, 전체 사이즈가 트랜지스터(M1)보다 작은 미러 트랜지스터(M2)를 이용하여 트랜지스터(M1)의 특성 오차를 검출할 수 있다.Accordingly, in one embodiment of the present invention, the characteristic error of the transistor M1 is achieved by using the mirror transistor M2 having the same structure (W / L) as the transistor M1 and having a smaller overall size than the transistor M1. Can be detected.
만약, 미러 트랜지스터(M2)는 트랜지스터(M1)가 m의 사이즈일 경우, 트랜지스터(M1)의 1/m 사이즈인 것이 바람직하며, 미러 트랜지스터(M2)는 트랜지스터(M1)와 동일한 특성 오차가 발생하기 때문에 미러 트랜지스터(M2)의 특성 오차를 우선적으로 검출하여 트랜지스터(M1)의 특성 오차를 보상하게 할 수 있다.If the mirror transistor M2 has the size of m, the transistor M1 is preferably 1 / m size of the transistor M1, and the mirror transistor M2 has the same characteristic error as that of the transistor M1. Therefore, the characteristic error of the mirror transistor M2 may be detected first to compensate for the characteristic error of the transistor M1.
이러한 트랜지스터의 특성 오차를 보상하기 위하여 특성 비교부(220)는 미러 트랜지스터(M2)의 전압과 사전에 설정된 제2 기준 전압(Vref2)을 비교하여 상기 비교한 결과로 특성 오차를 검출한다.In order to compensate for the characteristic error of the transistor, the
다음으로, 피드백 조절부(240)는 특성 비교부(220)에서 검출된 특성 오차를 이용하여 특성 오차를 보상하기 위한 보상 신호를 생성하고, 보상 신호를 미러 트랜지스터(M2)와 트랜지스터(M1)로 각각 출력한다. Next, the
보다 자세하게 설명하면, 특성 비교부(220) 및 피드백 조절부(240)는 미러 트랜지스터(M2)의 전압이 제2 기준 전압(Vref2)과 동일해질 때까지 특성 오차를 검출하고, 보상 신호를 출력하는 동작을 반복적으로 수행한다.In more detail, the
예를 들어, 공정 변화에 의해 미러 트랜지스터(M2)의 전압이 변하게 되면, 미러 트랜지스터(M2)의 특성에 오차가 발생하게 되고, 비교 동작에 의해 특성 비교부(220)에서는 미러 트랜지스터(M2)의 특성 오차를 검출할 수 있게 된다. 그러면, 피드백 조절부(240)는 특성 비교부(220)에서 검출된 특성 오차를 이용하여 특성 오차를 보상하기 위한 보상 신호를 생성하고, 보상 신호를 미러 트랜지스터(M2)와 트랜지스터(M1)로 각각 출력함으로써 미러 트랜지스터(M2)의 전압이 제2 기준 전압(Vref2)과 동일해지도록 제어한다.For example, when the voltage of the mirror transistor M2 changes due to a process change, an error occurs in the characteristic of the mirror transistor M2, and the
이때, 상기와 같은 보상 신호를 미러 트랜지스터(M2)와 트랜지스터(M1)로 함께 전송하여 최종적으로 트랜지스터(M1)에서도 특성 오차를 보상할 수 있게 한다.At this time, the compensation signal as described above is transmitted together with the mirror transistor M2 and the transistor M1 to finally compensate for the characteristic error in the transistor M1.
그리고, 특성 보상 회로(200)는 미러 트랜지스터(M2)의 전압을 검출하기 위해 미러 트랜지스터(M2)에 흐르는 전류를 미러링하는 전류 미러부(260)를 더 포함할 수 있다.In addition, the
이에 따라, 특성 비교부(220)는 전류 미러부(260)에서 미러링된 전류에 상응하는 미러 트랜지스터(M2)의 전압과 제2 기준 전압(Vref2)을 비교할 수 있게 된다.
Accordingly, the
마지막으로, 도 1을 참조하면, 바이어스 보상 회로(300)는 보상 바이어스 전류 및 보상 신호를 이용하여 트랜지스터(400)로 인가되는 바이어스 전원을 보상하여 출력한다.Finally, referring to FIG. 1, the
즉, 온도 보상 회로(100) 및 특성 보상 회로(200)에서 각각 출력된 보상 바이어스 전류 및 보상 신호를 이용하여 바이어스 보상 회로(300)는 트랜지스터(400)로 인가되는 바이어스 전원을 보상함으로써 트랜지스터의 성능을 향상시킬 수 있으며, 항상 최적의 동작 특성으로 동작하게 할 수 있다.That is, the
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be taken by way of limitation, Various changes and modifications will be possible.
1. 바이어스 제어 장치
100. 온도 보상 회로 110. 온도 검출부
120. 기준 전압 생성부 130. 변환부
140. 전류 제어부 200. 특성 보상 회로
220. 특성 비교부 240. 피드백 조절부
260. 전류 미러부 300. 바이어스 보상 회로1. Bias control device
100.
120.
140.
220.
260.
Claims (7)
상기 트랜지스터와 병렬로 연결된 미러 트랜지스터의 특성 오차를 검출하고, 상기 특성 오차를 보상하기 위한 보상 신호를 출력하는 특성 보상 회로; 및
상기 보상 바이어스 전류 및 상기 보상 신호를 이용하여 상기 트랜지스터의 제어단자로 인가되는 바이어스 전원을 보상하여 출력하는 바이어스 보상 회로;
를 포함하며,
상기 특성 오차는 상기 미러 트랜지스터의 트랜스 컨덕턴스 및 문턱전압의 편차 중 적어도 어느 하나의 편차에 따른 오차이고,
상기 온도 보상 회로는,
상기 온도에 상응하는 온도 전압을 검출하는 온도 검출부;
상기 검출된 온도 전압을 디지털 신호로 변환하여 생성하는 변환부; 및
상기 변환된 디지털 신호에 따라 상기 기준 바이어스 전류에 상기 제어 전류를 가산하거나 감산하여 상기 보상 바이어스 전류를 출력하는 전류 제어부를 포함하되,
상기 전류 제어부는,
상기 생성된 디지털 신호를 이용하여 온도 제어 신호를 출력하는 제어 신호 출력기;
상기 기준 바이어스 전류가 흐르도록 제어하는 기준 바이어스 생성기; 및
상기 기준 바이어스 생성기와 병렬로 연결되고, 상기 온도 제어 신호에 따라 상기 기준 바이어스 전류에 상기 제어 전류를 가산하거나 감산하도록 제어하는 전류 제어기를 포함하는 것을 특징으로 하는 바이어스 제어 장치.
A temperature compensation circuit generating a digital signal corresponding to the temperature of the transistor and outputting a compensation bias current obtained by adding or subtracting a control current to a reference bias current using the generated digital signal;
A characteristic compensation circuit which detects a characteristic error of a mirror transistor connected in parallel with the transistor and outputs a compensation signal for compensating the characteristic error; And
A bias compensation circuit for compensating and outputting a bias power applied to a control terminal of the transistor by using the compensation bias current and the compensation signal;
Including;
The characteristic error is an error according to at least one of the deviation of the transconductance and the threshold voltage of the mirror transistor,
Wherein the temperature compensation circuit comprises:
A temperature detector detecting a temperature voltage corresponding to the temperature;
A conversion unit converting the detected temperature voltage into a digital signal and generating the digital signal; And
And a current controller for outputting the compensation bias current by adding or subtracting the control current to the reference bias current according to the converted digital signal.
The current control unit includes:
A control signal output unit for outputting a temperature control signal using the generated digital signal;
A reference bias generator for controlling the reference bias current to flow; And
And a current controller connected in parallel with the reference bias generator and controlling to add or subtract the control current to the reference bias current according to the temperature control signal.
상기 트랜지스터와 병렬로 연결된 미러 트랜지스터의 특성 오차를 검출하고, 상기 특성 오차를 보상하기 위한 보상 신호를 출력하는 특성 보상 회로; 및
상기 보상 바이어스 전류 및 상기 보상 신호를 이용하여 상기 트랜지스터의 제어단자로 인가되는 바이어스 전원을 보상하여 출력하는 바이어스 보상 회로;
를 포함하며,
상기 특성 오차는 상기 미러 트랜지스터의 트랜스 컨덕턴스 및 문턱전압의 편차 중 적어도 어느 하나의 편차에 따른 오차이되,
상기 특성 보상 회로는,
상기 미러 트랜지스터의 드레인-소스 전류에 따른 전압과 사전에 설정된 제2 기준 전압을 비교하여 상기 비교한 결과로 상기 특성 오차를 검출하는 특성 비교부를 포함하는 바이어스 제어 장치.
A temperature compensation circuit generating a digital signal corresponding to the temperature of the transistor and outputting a compensation bias current obtained by adding or subtracting a control current to a reference bias current using the generated digital signal;
A characteristic compensation circuit which detects a characteristic error of a mirror transistor connected in parallel with the transistor and outputs a compensation signal for compensating the characteristic error; And
A bias compensation circuit for compensating and outputting a bias power applied to a control terminal of the transistor by using the compensation bias current and the compensation signal;
Including;
The characteristic error is an error according to at least one of the deviation of the transconductance and the threshold voltage of the mirror transistor,
The characteristic compensation circuit,
And a characteristic comparison unit comparing the voltage according to the drain-source current of the mirror transistor with a second reference voltage which is previously set and detecting the characteristic error as a result of the comparison.
상기 미러 트랜지스터는,
상기 트랜지스터와 동일한 구조이고,
상기 트랜지스터보다 사이즈가 작은 바이어스 제어 장치.
5. The method of claim 4,
The mirror transistor,
Is the same structure as the transistor,
A bias control device having a smaller size than the transistor.
상기 미러 트랜지스터는,
상기 트랜지스터가 m의 사이즈일 경우, 상기 트랜지스터의 1/m 사이즈인 바이어스 제어 장치.
5. The method of claim 4,
The mirror transistor,
And the transistor is 1 m in size.
상기 트랜지스터는,
전력 증폭기인 바이어스 제어 장치.
5. The method of claim 4,
The transistor comprising:
A bias control device that is a power amplifier.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120107705A KR101376898B1 (en) | 2012-09-27 | 2012-09-27 | Bias controlling apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120107705A KR101376898B1 (en) | 2012-09-27 | 2012-09-27 | Bias controlling apparatus |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020110099225A Division KR101214752B1 (en) | 2011-09-29 | 2011-09-29 | Bias controlling apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20130130606A KR20130130606A (en) | 2013-12-02 |
KR101376898B1 true KR101376898B1 (en) | 2014-03-25 |
Family
ID=49980243
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020120107705A KR101376898B1 (en) | 2012-09-27 | 2012-09-27 | Bias controlling apparatus |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101376898B1 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9838058B2 (en) | 2015-02-15 | 2017-12-05 | Skyworks Solutions, Inc. | Power amplification system with variable supply voltage |
US9698734B2 (en) | 2015-02-15 | 2017-07-04 | Skyworks Solutions, Inc. | Power amplification system with adjustable common base bias |
KR102282192B1 (en) * | 2015-07-23 | 2021-07-27 | 삼성전자 주식회사 | Semiconductor device with mismatch detection and recovery circuit |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100309554B1 (en) * | 1998-10-01 | 2001-12-17 | 윤덕용 | The control current generating circuit of the amplifier |
US20090315532A1 (en) * | 2006-05-03 | 2009-12-24 | Nxp B.V. | Very low power analog compensation circuit |
-
2012
- 2012-09-27 KR KR1020120107705A patent/KR101376898B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100309554B1 (en) * | 1998-10-01 | 2001-12-17 | 윤덕용 | The control current generating circuit of the amplifier |
US20090315532A1 (en) * | 2006-05-03 | 2009-12-24 | Nxp B.V. | Very low power analog compensation circuit |
Also Published As
Publication number | Publication date |
---|---|
KR20130130606A (en) | 2013-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101214752B1 (en) | Bias controlling apparatus | |
KR101004851B1 (en) | System of power amplifier with power control function | |
KR101101545B1 (en) | Cmos power amplifier and temperature compensation circuit of the same | |
US10571942B2 (en) | Overcurrent limiting circuit, overcurrent limiting method, and power supply circuit | |
US8497668B2 (en) | Power control system and power amplification system using the same | |
US20120019322A1 (en) | Low dropout current source | |
US9209822B2 (en) | A/D converter and semiconductor integrated circuit | |
CN101677242A (en) | Bias controller | |
US20160103458A1 (en) | Circuit for regulating startup and operation voltage of an electronic device | |
CN108733124B (en) | Power supply and operation method thereof | |
KR101376898B1 (en) | Bias controlling apparatus | |
US8816774B2 (en) | Power amplifier system | |
US9893688B1 (en) | Offset calibration circuit and method for an amplifier circuit | |
CN111969965A (en) | Temperature compensation circuit and temperature compensation method of power amplifier | |
US10742175B2 (en) | Amplifier circuit, reception circuit, and semiconductor integrated circuit | |
JPWO2016031306A1 (en) | Bias control circuit and power amplification module | |
JP2012134612A (en) | Low noise amplifier | |
JP2007318723A (en) | Electric power amplifier | |
KR101101453B1 (en) | Power amplifier | |
WO2015121891A1 (en) | Amplifier | |
JP5239875B2 (en) | Bias current generating circuit, amplifier and communication transmitting / receiving circuit | |
JP2005197904A (en) | Amplifier and semiconductor integrated circuit | |
JP2014204236A (en) | Bias circuit and amplifier | |
US7323936B2 (en) | Input circuit for receiving an input signal, and a method for adjusting an operating point of an input circuit | |
KR101741290B1 (en) | Calibration of signal processing apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20170102 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20180102 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20190103 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20200102 Year of fee payment: 7 |