KR101363392B1

KR101363392B1 - 고출력 증폭기용 GaN 반도체 패키지 및 그 제조방법

Info

Publication number: KR101363392B1
Application number: KR1020120115378A
Authority: KR
Inventors: 박준희; 김석태; 이길동; 박민희
Original assignee: (주)엘이디팩
Priority date: 2012-10-17
Filing date: 2012-10-17
Publication date: 2014-02-17
Anticipated expiration: 2032-10-17

Abstract

고출력 증폭기용 GaN 반도체 패키지 및 그 제조방법이 개시된다. 본 발명의 일 실시예에 따른 고출력 증폭기용 GaN 반도체 패키지는 베이스 기판; 베이스 기판 상부에 형성되고, 중앙에는 실장부를 구비하는 세라믹 링; 세라믹 링에 접착되는 한 쌍의 패키지 리드; 실장부에 실장되는 고출력 증폭기용 GaN 반도체칩; GaN 반도체칩 둘레에 배치되는 적어도 하나의 AIN 기판; 및 패키지 리드와 AIN 기판을 연결하고, AIN 기판과 GaN 반도체칩을 연결하는 복수의 메탈 와이어를 포함한다.

Description

고출력 증폭기용 GaN 반도체 패키지 및 그 제조방법{GaN SEMICONDUCTOR PACKAGE FOR HIGH POWER AMPLIFIER AND METHOD THE SAME}

본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로, 보다 상세하게는 고출력 증폭기용 GaN 반도체 패키지 및 그 제조방법에 관한 것이다.

GaN 반도체는 실리콘이나 갈륨비소와 비교하였을 때 와이드 밴드갭(Eg=3.4V)과 고온 안정성(700℃)등 재료적인 특징으로 인하여 고출력 RF 전력증폭기와 고전력용 전력반도체 응용에 큰 장점을 가진다.

고출력용 GaN RF 전력증폭 소자의 전력밀도는 기존 Si-기반 트랜지스터보다 10배 이상 높아 제품의 소형화와 경량화를 통하여 30% 이상의 전력절감이 가능하며, 레이더, 위성 등 송수신 트랜시버 모듈에 GaN 전력증폭기를 이용할 경우 기존 GaAs기반 전력증폭기에 비하여 높은 전력밀도와 효율 특성으로 인하여 모듈 크기를 크게 줄일 수 있을 뿐더러, 동시에 경량화를 이룰 수 있어 비행기, 위성 등 탑재체의 에너지 절감에 크게 기여할 수 있다는 장점이 있다.

따라서, 고출력 증폭기용 GaN 반도체를 실장한 GaN 반도체 패키지의 다양한 패키지 기술들, 예를 들면 열을 신속히 외부로 배출하기 위한 열적 설계 기술, 부품 가공 기술, RF 입출력 정합 회로 설계 기술, 고신뢰성 확보를 위한 반도체 칩과 기판간의 접합 공정 등에 대한 다양한 연구 개발이 이루어지고 있는 실정이다.

본 발명의 실시예들은 GaN 반도체 칩의 효율을 증가시킬 수 있는 고출력 증폭기용 GaN 반도체 패키지를 제공하고자 한다.

또한, 대량생산에 적합하고, 고전류 및 고속동작에 유리할 뿐더러 패키지 캡을 실링한 후에도 우수한 긴밀성을 유지할 수 있는 고출력 증폭기용 GaN 반도체 패키지 제조방법을 제공하고자 한다.

본 발명의 일 측면에 따르면, 베이스 기판; 상기 베이스 기판 상부에 형성되고, 중앙에는 실장부를 구비하는 세라믹 링; 상기 세라믹 링에 접착되는 한 쌍의 패키지 리드; 상기 실장부에 실장되는 고출력 증폭기용 GaN 반도체칩; 상기 GaN 반도체칩 둘레에 배치되는 적어도 하나의 AIN 기판; 및 상기 패키지 리드와 AIN 기판을 연결하고, 상기 AIN 기판과 GaN 반도체칩을 연결하는 복수의 메탈 와이어를 포함하는 고출력 증폭기용 GaN 반도체 패키지가 제공될 수 있다.

이 때, 상기 베이스 기판은 제1 Cu층, CuMo층 및 제2 Cu층이 순차적으로 적층된 다층 구조일 수 있다.

또한, 상기 베이스 기판 및 패키지 리드에 형성되는 도금층을 더 포함할 수 있다.

이 때, 상기 도금층은 Ni-Au 도금층일 수 있으며, 상기 Ni-Au 도금층은 4㎛ 내지 5㎛의 두께를 갖는 Ni 도금층과, 1㎛의 두께를 갖는 Au 도금층으로 구성될 수 있다.

한편, 상기 메탈 와이어는 금 와이어, 알루미늄 와이어 또는 구리 와이어이고, 상기 메탈 와이어의 두께는 2mil일 수 있다.

또한, 상기 세라믹 링과 접합하여 상기 실장부를 덮는 패키지 캡을 더 포함할 수 있으며, 상기 패키지 캡은 세라믹 재질로 형성되고, 상기 세라믹 링과 패키지 캡은 실링용 에폭시로 접합될 수 있다.

본 발명의 다른 측면에 따르면, 베이스 기판을 마련하고, 상기 베이스 기판 상부에는 중앙에 실장부를 구비하는 세라믹 링을 접착하는 1단계; 상기 세라믹 링에 한 쌍의 패키지 리드를 접착하는 2단계; 상기 실장부에 고출력 증폭기용 GaN 반도체칩을 접합하는 3단계; 상기 GaN 반도체칩 둘레에 적어도 하나의 AIN 기판을 접합하는 4단계; 및 상기 패키지 리드와 AIN 기판, 그리고 상기 AIN 기판과 GaN 반도체칩을 복수의 메탈 와이어로 와이어 접합하는 5 단계를 포함하는 고출력 증폭기용 GaN 반도체 패키지 제조방법이 제공될 수 있다.

이 때, 상기 1단계의 베이스 기판은 제1 Cu층, CuMo층 및 제2 Cu층을 순차적으로 적층시키고 압착시켜 형성될 수 있다.

또한, 상기 2단계 및 3단계 사이에, 상기 베이스 기판 및 패키지 리드에 도금층을 형성하는 단계를 더 포함할 수 있다.

이 때, 상기 도금층은 Ni-Au 도금층일 수 있으며, 상기 도금층은 상기 Ni 도금층을 4㎛ 내지 5㎛의 두께로 형성하고, 상기 Au 도금층을 1㎛의 두께로 형성할 수 있다.

한편, 상기 3단계는, 상기 실장부에 AuSn 솔더부를 형성하고, 상기 AuSn 솔더부를 통하여 상기 GaN 반도체칩을 접합하는 단계를 더 포함할 수 있다.

이 때, 상기 실장부에 실버 에폭시(silver epoxy)를 도포하는 단계; 및 상기 실버 에폭시(silver epoxy)를 통하여 상기 AIN 기판을 접합하는 단계를 더 포함할 수 있다.

한편, 상기 5단계의 메탈 와이어는 와이어, 알루미늄 와이어 또는 구리 와이어이고, 상기 메탈 와이어의 두께는 2mil일 수 있다.

또한, 세라믹 재질의 패키지 캡을 마련하는 단계; 상기 패키지 캡의 하부에 실링용 에폭시를 형성하는 단계; 및 상기 패키지 캡을 상기 세라믹 링 상부에 배치시키고, 상기 실링용 에폭시를 녹여 상기 패키지 캡을 상기 세라믹 링 상부에 접합시키는 단계를 더 포함할 수 있다.

본 발명의 실시예들은 베이스 기판을 Cu-CuMo-Cu의 다층구조로 형성하여 열전달율을 종래에 비해 크게 향상시킴으로써, GaN 반도체칩의 효율을 높일 수 있다.

또한, GaN 반도체칩의 실장시에 AuSn 솔더부를 이용함으로써 열방출에 큰 효과가 있으며, 베이스 기판 윗면에 직접 칩 본딩을 하기 때문에 반도체 패키지의 대량 생산에 적합하다.

또한, 패키지 리드와 AIN 기판, 그리고 AIN 기판과 GaN 반도체칩을 접합하는 메탈 와이어의 두께를 2mil로 형성함으로써, 고전류 및 고속동작에 유리한 패키지 제조가 가능하다.

또한, 패키지 캡의 재질을 세라믹으로 형성함으로써 금형을 이용하여서도 저가의 대량 생산이 가능하고, 패키지 캡의 실링 후에도 우수한 긴밀성을 유지 가능하다.

도 1은 본 발명의 일 실시예에 따른 고출력 증폭기용 GaN 반도체 패키지를 개략적으로 도시한 도면이다.
도 2 내지 도 10은 도 1의 고출력 증폭기용 GaN 반도체 패키지의 제조 공정을 순차적으로 도시한 도면이다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예들에 대하여 구체적으로 설명하도록 한다.

도 1은 본 발명의 일 실시예에 따른 고출력 증폭기용 GaN 반도체 패키지(100, 이하 GaN 반도체 패키지)를 개략적으로 도시한 도면이다.

도 1을 참조하면, GaN 반도체 패키지(100)는 베이스 기판(110)과, 베이스 기판(110) 상부에 형성되는 세라믹 링(120)과, 세라믹 링(120)에 접착되는 한 쌍의 패키지 리드(130)와, 베이스 기판(110) 상부면에 실장되는 고출력 증폭기용 GaN 반도체칩(150)과, GaN 반도체칩(150) 둘레에 배치되는 한 쌍의 AIN 기판(160), 그리고 패키지 리드(130)와 AIN 기판(160)을 연결하고, AIN 기판(160)과 GaN 반도체칩(150)을 연결하는 복수의 메탈 와이어(170)를 포함한다.

또한, 도 1에 도시되지는 않았지만 세라믹 링(120)과 접합하여 GaN 반도체 패키지(100)의 상부를 덮는 패키지 캡(미도시)을 더 포함할 수 있다.

상기의 GaN 반도체 패키지(100)는 이동통신 기지국용 전력증폭기, 자동차용 전력증폭기, 해상 레이더, 항공관제 레이더용(특히, x-대역:8~12GHZ의 주파수 대역 전파를 총칭함) 증폭기 등으로 사용될 수 있으며, 상기 열거된 용도로 한정되는 것은 아니다.

이하에서는, 본 발명의 일 실시예에 따른 고출력 증폭기용 GaN 반도체 패키지의 제조 공정에 따라 각 구성에 대하여 구체적으로 설명하도록 한다.

도 2 내지 도 10은 도 1의 고출력 증폭기용 GaN 반도체 패키지(100)의 제조 공정을 순차적으로 도시한 도면이다.

우선 도 2를 참조하면, GaN 반도체 패키지(100)의 최하부에는 베이스 기판(110)이 마련된다. 이 때, 베이스 기판(110)은 아래에서부터 제1 Cu층(111), CuMo층(112), 그리고 제2 Cu층(113)이 순차적으로 적층된 다층 구조일 수 있다. 이와 같이 Cu-CuMo-Cu의 3층 구조로 이루어지는 베이스 기판을 CPC 기판이라고 지칭하기도 한다.

상기와 같이, 베이스 기판(110)을 Cu-CuMo-Cu의 3층 구조로 형성하는 경우에는, 베이스 기판(110)의 열전달율이 매우 우수하므로 고출력 증폭기 모듈이 DC 및 RF 구동시에 GaN 반도체칩(150)에서 발생하는 열을 효과적으로 외부 히트싱크(heatsink)로 전달 가능하므로, 전체 모듈이 안정적으로 동작할 수 있다는 효과가 있다.

베이스 기판(110)의 제조방법을 일 예로 설명하면, Cu-CuMo-Cu의 3층 구조를 프레스 설비를 사용하여 일정한 압력으로 가압하여 압착시킴으로써 제조할 수 있으며 이에 한정되는 것은 아니다. 예를 들어, 제1 Cu층(111), CuMO층(112), 및 제2 Cu층(113)을 1:4:1 의 비율로 가압하여 압착시킬 수 있다.

한편, 도 1에서는 베이스 기판(110)의 양측부를 둥근 형태로 절삭 가공하였으나, 이에 한정되는 것은 아니다.

다음으로 도 3을 참조하면, 베이스 기판(110)의 상부에는 세라믹 링(120)이 형성되고, 세라믹 링(120)에는 한 쌍의 패키지 리드(130)가 형성된다.

세라믹 링(120)은 세라믹으로 제조되는 것으로, 베이스 기판(110)의 중앙부에 사각 프레임 형상을 갖도록 형성될 수 있으며, 이에 한정되는 것은 아니다. 세라믹 링(120)은 중앙에 실장부(121)를 구비하고 있으며, 세라믹 링(120)이 베이스 기판(110) 상부에 형성되고 난 후에는 실장부(121)에 GaN 반도체칩(150) 및 AIN 기판(160)이 실장될 수 있다.

패키지 리드(130)는 고출력 증폭기의 입, 출력 단자에 해당하는 것으로, 세라믹 링(120)의 일측 및 타측에 각각 접착되어 형성된다. 예를 들어, 도 2에 도시된 바와 같이, 한 쌍의 패키지 리드(130)는 세라믹 링(120)의 일측 및 타측에 접착되고 각각 외부방향으로 소정 길이 연장된 형태로 형성될 수 있다. 이와 같은 패키지 리드(130)는 코바르(Kovar, 철-니켈-코발트 합금)로 형성될 수 있으나, 이에 한정되는 것은 아니다.

세라믹 링(120) 및 패키지 리드(130)의 두께는 한정되지 않는다. 다만, 패키지 리드(130)의 두께는 세라믹 링(120)의 유전율, 크기 및 두께에 따라 최적 두께로 설계될 수 있다. 보다 구체적으로, 세라믹 링(120)의 유전율을 고려할 때에 세라믹 링(120)의 두께가 두꺼우면 패키지 리드(130)의 두께가 얇게 형성되어야 한다. 즉, 세라믹 링(120)의 두께 및 패키지 리드(130)의 두께는 반비례적 특성을 갖는다. 따라서, 패키지 리드(130)의 두께를 설계할 때에는 세라믹 링(120)의 유전율과 두께를 고려하여 설계하는 것이 가능하며, 특정 두께로 한정되는 것은 아니다.

세라믹 링(120) 및 패키지 리드(130)의 형성 방법은 한정되지 않으며, 예를 들면 브레이징(brazing) 공정을 이용하여 세라믹 링(120) 및 패키지 리드(130)를 베이스 기판(110) 상부에 차례대로 접착하는 것이 가능하다.

다음으로 도 4를 참조하면, GaN 반도체 패키지(100)는 베이스 기판(110) 및 패키지 리드(130) 상부에 형성되는 도금층(140)을 더 포함할 수 있다. 이 때, 도금층(140)은 Ni-Au (니켈-금)도금층일 수 있다. GaN 반도체 패키지(100)에서 도금층(140)은 기능성 확보를 위한 마감 재료로서의 역할 뿐 아니라 부식과 같은 화학적 공격으로부터 제품을 보호하는 역할을 하는 것으로, 우수한 전도성을 갖기 때문에 제품의 신뢰성을 확보할 수 있으며 납땜성이 우수하여 후술할 메탈 와이어(170) 본딩과 같은 전체 모듈 조립을 용이하게 할 수 있다.

도금층(140)은 도 3에 도시된 바와 같이, 베이스 기판(110)의 전면과, 패키지 리드(130)의 전면에 형성될 수 있다. 도금층(140)은 상술한 것과 같이 Ni 도금층(미표기) 및 상기 Ni 도금층 상부에 형성되는 Au 도금층(미표기)으로 구성될 수 있으며, 이 때, 상기 Ni 도금층 및 Au 도금층의 두께는 다르게 형성될 수 있다. 예를 들면, 상기 Ni 도금층의 두께를 4㎛ 내지 5㎛로 형성하고, 상기 Au 도금층의 두께를 1㎛ 정도로 형성할 수 있으며, 이에 한정되는 것은 아니다.

다음으로 도 5를 참조하면, 세라믹 링(120)에 의해 베이스 기판(110)의 상부에 마련되는 실장부(121)에 AuSn 솔더부(122)를 형성한다. AnSn 솔더부(122)는 GaN 반도체칩(150)을 베이스 기판(110) 상부에 접합시키는 기능을 하는 것으로, AnSn 솔더부(122)를 사용하여 GaN 반도체칩(150)을 접합시키는 경우에는 GaN 반도체칩(150)을 열전달율이 우수한 CPC로 이루어진 베이스 기판(110) 상부에 직접 접합시킬 수 있을 뿐 아니라, AnSn 솔더부(122) 자체도 열방출 효과를 가지므로 전체 패키지의 효율을 향상시키는 효과가 있다.

다음으로 도 6을 참조하면, AuSn 솔더부(122) 상부에 GaN 반도체칩(150)을 올린 후에 온도를 상승시켜 AuSn 솔더부(122)를 용융시킴으로써 GaN 반도체칩(150)을 접착시키게 된다. 이 때, GaN 반도체칩(150)은 고출력 증폭기용 GaN 반도체칩을 의미하고, GaN 반도체칩(150)으로는 본 기술분야에서 통상적으로 이용되는 GaN 반도체를 사용 가능하므로 구체적인 설명은 생략하도록 한다.

다음으로 도 7을 참조하면, GaN 반도체칩(150)의 접합 후에는 GaN 반도체칩(150) 둘레에 한 쌍의 AIN 기판(160)을 접합한다. AIN 기판(160)은 질화 알루미늄을 사용한 인쇄회로기판으로 열전도성이 높아 전체 모듈의 방열성을 향상시키는 기능을 한다.

AIN 기판(160)은 GaN 반도체칩(150)의 둘레에 적어도 하나 배치될 수 있으며, 도 7에서는 GaN 반도체칩(150)의 상측과 하측에 각각 1개씩의 AIN 기판(160)을 배치한 경우를 도시하였음을 밝혀둔다.

AIN 기판(160)을 배치하는 방법은 특정 방법으로 한정되지 않는다. 예를 들면, AIN 기판(160)을 GaN 반도체칩(150) 둘레에 배치하고자 하는 부분에 대하여 실버 에폭시(silver epoxy, 미도시)를 도포하고, 상기 실버 에폭시를 AIN 기판(160)을 정렬(align)함으로써 배치할 수 있다. 이 때, AIN 기판(160)은 GaN 반도체칩(150)의 와이어 본딩 패드(미도시)와 대응되도록 정렬될 수 있다. 또한, AIN 기판(160)과 베이스 기판(120) 사이에 보이드(void)가 발생하지 않도록 수 차례 스크러빙(scrubbing)을 할 수 있다.

다음으로 도 8을 참조하면, AIN 기판(160)의 배치 후에는 패키지 리드(130)와 AIN 기판(160)을 연결하고, AIN 기판(160)과 GaN 반도체칩(150)을 연결하는 복수의 메탈 와이어(170)를 와이어 본딩 할 수 있다.

이 때, 메탈 와이어(170)는 금 와이어, 알루미늄 와이어 또는 구리 와이어를 사용할 수 있으며, 메탈 와이어(170)의 두께는 2mil일 수 있다. 여기에서 mil은 1인치의 1/1000을 의미한다. 종래 고출력 증폭기용 GaN 반도체 패키지에서의 메탈 와이어의 두께는 보통 1mil이었으나, 본 발명의 일 실시예에 따른 고출력 증폭기용 GaN 반도체 패키지에서는 메탈 와이어(170)의 두께를 2mil로 형성하였다는 점에 특징이 있다. 이와 같이, 메탈 와이어(170)의 두께를 2mil로 형성하는 경우에는 고전류 또는 고속동작에 유리하다는 효과가 있다.

메탈 와이어(170)의 와이어 본딩 방법은 한정되지 않는다. 예를 들면, 고속으로 접합 가능한 웨지 와이어 본딩 방법을 이용할 수 있다. 상기 웨지 와이어 접합 방식은 웨지로 지칭되는 툴에 초음파를 인가하여 와이어를 접합하고자 하는 패드 표면에 진동시켜 접합하는 방식을 말한다. 메탈 와이어(170)들의 접합시에는 와이어들의 높이, 길이 및 루프가 일정하도록 접합될 수 있다.

다음으로 도 9를 참조하면, 상술한 GaN 반도체 패키지(100)의 상부를 덮는 패키지 캡(180)을 마련한다. 패키지 캡(180)은 GaN 반도체 패키지(100)에서 베이스 기판(110) 상부에 형성된 세라믹 링(120)과 접합함으로써 실장부(121)를 덮는 역할을 수행한다. 이러한 패키지 캡(180)은 실장부(121)에 실장된 각종 칩 및 회로등을 외부 환경으로부터 보호하는 역할을 수행한다.

패키지 캡(180)은 세라믹 링(120)과 접합되어 실장부(121)를 덮는 형태로 형성되면 충분하고, 특정 형태로 한정되는 것은 아니다. 이와 관련하여 도 9에서는 사각 프레임 형상으로 형성된 세라믹 링(120)의 형태에 대응하여, 패키지 캡(180)을 사각 뚜껑 형상으로 형성된 경우를 도시하였음을 밝혀둔다.

본 발명의 일 실시예에 따른 GaN 반도체 패키지(100)에서 패키지 캡(180)은 세라믹으로 형성될 수 있다. 종래 GaN 반도체 패키지의 패키지 캡의 경우에는 주로 금속 재질로 형성되는데, 이 경우에는 단가가 높아질 분만 아니라 패키지 캡의 실링 공정시에 고가의 장비가 요구된다는 문제가 있다. 그러나, 본 발명의 일 실시예에서와 같이 패키지 캡(180)을 세라믹으로 형성하는 경우에는 금형을 이용할 수 있을 뿐만 아니라 저가의 대량 생산이 가능하다는 장점이 있다.

패키지 캡(180)을 세라믹 링(120)과 접합시킬 때에는 우선, 패키지 캡(180)의 하부 테두리에 실링용 에폭시(181)를 도포하고, 실리용 에폭시(181)를 고온에서 용융시킴으로써 패키지 캡(180)의 하부 테두리와 세라믹 링(120)의 상부 테두리를 접합시킬 수 있다.

실링용 에폭시(181)는 예를 들면, 무수화합물(anhydride) 형태 또는 액상의 아민 계열일 수 있으며, 이에 한정되는 것은 아니고 본 기술분야에서 통상적으로 이용되는 실링용 에폭시를 사용할 수 있다.

이상의 과정들이 모두 끝나면, 도 10에 도시된 바와 같이 패키지 캡(180)으로 실장부(121)가 덮힌 고출력 증폭기용 GaN 반도체 패키지(100)가 완성되게 된다.

상술한 바와 같이, 본 발명의 실시예들은 베이스 기판을 Cu-CuMo-Cu의 다층구조로 형성하여 열전달율을 종래에 비해 크게 향상시킴으로써, GaN 반도체칩의 효율을 높일 수 있다. 또한, GaN 반도체칩의 실장시에 AuSn 솔더부를 이용함으로써 열방출에 큰 효과가 있으며, 베이스 기판 윗면에 직접 칩 본딩을 하기 때문에 반도체 패키지의 대량 생산에 적합하다.

또한, 패키지 리드와 AIN 기판, 그리고 AIN 기판과 GaN 반도체칩을 접합하는 메탈 와이어의 두께를 2mil로 형성함으로써, 고전류 및 고속동작에 유리한 패키지 제조가 가능할 뿐더러, 패키지 캡의 재질을 세라믹으로 형성함으로써 금형을 이용하여서도 저가의 대량 생산이 가능하고, 패키지 캡의 실링 후에도 우수한 긴밀성을 유지 가능하다는 장점이 있다.

이상, 본 발명의 실시예들에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.

100: GaN 반도체 패키지 제조방법
110: 베이스 기판 111: 제1 Cu층
112: CuMo층 113: 제2 Cu층
120: 세라믹 링 121: 실장부
122: AuSn 솔더부 130: 패키지 리드
140: 도금층 150: GaN 반도체칩
160: AIN 기판 170: 메탈 와이어
180: 패키지 캡 181: 실링용 에폭시

Claims

베이스 기판;
상기 베이스 기판 상부에 형성되고, 중앙에는 실장부를 구비하는 세라믹 링;
상기 세라믹 링에 접착되는 한 쌍의 패키지 리드;
상기 베이스 기판 및 패키지 리드 전면에 형성되는 것으로, 4㎛ 내지 5㎛의 두께를 갖는 Ni 도금층과, 1㎛의 두께를 갖는 Au 도금층으로 구성되는 Ni-Au 도금층;
상기 실장부에 실장되는 고출력 증폭기용 GaN 반도체칩;
상기 GaN 반도체칩 둘레에 배치되는 적어도 하나의 AIN 기판;
상기 패키지 리드와 AIN 기판을 연결하고, 상기 AIN 기판과 GaN 반도체칩을 연결하는 것으로, 금 와이어, 알루미늄 와이어 또는 구리 와이어 중에서 선택되고 두께가 2mil인 복수의 메탈 와이어; 및
상기 세라믹 링과 실링용 에폭시로 접합하여 상기 실장부를 덮는 세라믹 재질의 패키지 캡을 포함하는 고출력 증폭기용 GaN 반도체 패키지.
청구항 1에 있어서,
상기 베이스 기판은 제1 Cu층, CuMo층 및 제2 Cu층이 순차적으로 적층된 다층 구조인 고출력 증폭기용 GaN 반도체 패키지.
삭제
삭제
삭제
삭제
삭제
삭제
베이스 기판을 마련하고, 상기 베이스 기판 상부에는 중앙에 실장부를 구비하는 세라믹 링을 접착하는 1단계;
상기 세라믹 링에 한 쌍의 패키지 리드를 접착하는 2단계;
상기 베이스 기판 및 패키지 리드의 전면에 4㎛ 내지 5㎛의 두께를 갖는 Ni 도금층을 형성하고, 상기 Ni 도금층 상부에는 1㎛의 두께를 갖는 Au 도금층을 형성하는 3단계;
상기 실장부에 고출력 증폭기용 GaN 반도체칩을 접합하는 4단계;
상기 GaN 반도체칩 둘레에 적어도 하나의 AIN 기판을 접합하는 5단계; 및
상기 패키지 리드와 AIN 기판, 그리고 상기 AIN 기판과 GaN 반도체칩을 금 와이어, 알루미늄 와이어 또는 구리 와이어 중에서 선택되고 두께가 2mil인 복수의 메탈 와이어로 와이어 접합하는 6 단계; 및
세라믹 재질의 패키지 캡을 마련하고, 상기 패키지 캡의 하부에 실링용 에폭시를 형성한 후에, 상기 패키지 캡을 상기 세라믹 링 상부에 배치시키고, 상기 실링용 에폭시를 녹여 상기 패키지 캡을 상기 세라믹 링 상부에 접합시키는 7단계;를 포함하는 고출력 증폭기용 GaN 반도체 패키지 제조방법.
청구항 9에 있어서,
상기 1단계의 베이스 기판은 제1 Cu층, CuMo층 및 제2 Cu층을 순차적으로 적층시키고 압착시켜 형성되는 고출력 증폭기용 GaN 반도체 패키지 제조방법.
삭제
삭제
삭제
청구항 9에 있어서,
상기 3단계는,
상기 실장부에 AuSn 솔더부를 형성하고, 상기 AuSn 솔더부를 통하여 상기 GaN 반도체칩을 접합하는 단계를 더 포함하는 고출력 증폭기용 GaN 반도체 패키지 제조방법.
청구항 9에 있어서,
상기 4단계는,
상기 실장부에 실버 에폭시(silver epoxy)를 도포하는 단계; 및
상기 실버 에폭시(silver epoxy)를 통하여 상기 AIN 기판을 접합하는 단계를 더 포함하는 고출력 증폭기용 GaN 반도체 패키지 제조방법.
삭제
삭제