KR101336471B1

KR101336471B1 - 복수의 상이한 통신 대역들에서 ｒｆ-신호들을 수신하기 위한 수신기 및 트랜시버

Info

Publication number: KR101336471B1
Application number: KR1020120014931A
Authority: KR
Inventors: 베르너 슈엘바우어
Original assignee: 인텔 모바일 커뮤니케이션스 게엠베하
Priority date: 2011-02-15
Filing date: 2012-02-14
Publication date: 2013-12-04
Also published as: KR20120093782A; US8649302B2; CN102647201B; US8953502B2; CN102647201A; US20140155016A1; US20120207064A1; DE102012202299A1; DE102012202299B4

Abstract

복수의 상이한 통신 대역들에서 RF-신호들을 수신하기 위한 수신기 ― 각각의 통신 대역은 수신 주파수 범위 및 전송 주파수 범위를 포함함 ― 는 복수의 수신 포트들, 복수의 입력 회로들, 제 1 인덕터 및 제 2 인덕터를 포함한다. 각각의 수신 포트는 복수의 통신 대역들 중에서 한 통신 대역의 수신 주파수 범위에서 RF-신호들을 수신하도록 구성된다. 각각의 입력 회로는 수신 포트에 인가된 RF-신호들을 프로세싱하기 위해 복수의 수신 포트들 중 연관된 수신 포트에 접속된다. 제 1 인덕터는 복수의 입력 회로들 중에서 제 1 그룹의 입력 회로들에 접속되고, 제 2 인덕터는 복수의 입력 회로들 중에서 제 2 그룹의 입력 회로들에 접속된다. 제 1 그룹의 입력 회로들 및 제 2 그룹의 입력 회로들이 분리된다. 제 1 그룹의 입력 회로들에 연관된 수신 포트들은 제 1 그룹의 통신 대역들에서 RF-신호들을 수신하도록 구성되고, 제 1 그룹의 통신 대역들에서, 어떠한 전송 주파수 범위들도 수신 주파수 범위들 중 하나의 수신 주파수 범위와 중첩하지 않는다. 제 2 그룹의 입력 회로들에 연관된 수신 포트들은 제 2 그룹의 통신 대역들에서 RF-신호들을 수신하도록 구성되고, 제 2 그룹의 통신 대역들에서, 어떠한 전송 주파수 범위들도 수신 주파수 범위들 중 하나의 수신 주파수 범위와 중첩하지 않는다.

Description

복수의 상이한 통신 대역들에서 ＲＦ-신호들을 수신하기 위한 수신기 및 트랜시버{RECEIVER FOR RECEIVING RF-SIGNALS IN A PLURALITY OF DIFFERENT COMMUNICATION BANDS AND TRANSCEIVER}

본 발명의 실시예는 복수의 상이한 통신 대역들, 예를 들면, 복수의 상이한 모바일 통신 대역들에서 RF-신호들을 수신하기 위한 수신기를 생성한다.

본 발명의 부가적인 실시예는 복수의 상이한 통신 대역들, 예를 들면, 복수의 상이한 모바일 통신 대역들에서 RF-신호들을 수신 및 전송하기 위한 트랜시버를 생성한다.

지원되는 대역들의 수의 증가로 인해, 현대 통합 수신기들은 또한 증가한 수의 입력 포트들을 제공한다. 입력 포트들의 수에 따라, 필요한 저잡음 증폭기들(LNA)의 수가 또한 증가한다. 하나의 대역의 전송(TX) 주파수 범위가 또 다른 대역, 예를 들면, UMTS 대역 I 및 UMTS 대역 II의 수신(RX) 주파수 범위와 동일하거나, 중첩하거나, 이에 근접한 주파수 분할 듀플렉싱(FDD) 시스템들에서 발생할 수 있는 소위 "스니크 경로(sneak path)"로 인해, 몇몇의 입력 포트들 사이에 충분한 분리가 요구될 수 있다.

본 발명의 실시예는 복수의 상이한 통신 대역들에서 RF-신호들을 수신하기 위한 수신기를 생성하고, 각각의 통신 대역은 수신 주파수 범위 및 전송 주파수 범위를 포함한다. 수신기는 복수의 수신 포트들을 포함하고, 각각의 수신 포트는 복수의 통신 대역들 중에서 한 통신 대역의 수신 주파수 범위에서 RF-신호들을 수신하도록 구성된다. 또한, 수신기는 복수의 입력 회로들을 포함하고, 각각의 입력 회로는 수신 포트에 인가된 RF-신호들을 프로세싱하기 위한 복수의 수신 포트들 중 연관된 수신 포트에 접속된다.

또한, 수신기는 제 1 인덕터 및 제 2 인덕터를 포함한다. 제 1 인덕터는 복수의 입력 회로들 중에서 제 1 그룹의 입력 회로들에 접속되고, 제 2 인덕터는 복수의 입력 회로들 중에서 제 2 그룹의 입력 회로들에 접속되고, 제 1 그룹의 입력 회로들 및 제 2 그룹의 입력 회로들은 분리된다.

제 1 그룹의 입력 회로들에 연관된 수신 포트들은 제 1 그룹의 통신 대역들에서 RF-신호들을 수신하도록 구성되고, 제 1 그룹의 통신 대역들에서, 어떠한 전송 주파수 범위들도 수신 주파수 범위들 중 하나의 수신 주파수 범위와 중첩하지 않는다.

제 2 그룹의 입력 회로들에 연관된 수신 포트들은 제 2 그룹의 통신 대역들에서 RF-신호들을 수신하도록 구성되고, 제 2 그룹의 통신 대역들에서, 어떠한 전송 주파수 범위들도 수신 주파수 범위들 중 하나의 수신 주파수 범위와 중첩하지 않는다.

부가적인 실시예는 복수의 상이한 통신 대역들에서 RF-신호들을 수신 및 전송하기 위한 트랜시버를 생성하고, 각각의 통신 대역은 수신 주파수 범위 및 전송 주파수 범위를 포함한다.

실시예는 첨부한 도면을 사용하여 상세히 설명될 것이다.

도 1은 실시예에 따른 수신기의 간략한 블록도이다.
도 2는 종래의 FDD 시스템에서 스니크 경로가 발생할 수 있는 방법에 대한 간략한 예시도이다.
도 3은 안테나에 접속된 부가적인 실시예에 따른 수신기의 간략한 블록도이다.
도 4a는 공통 퇴화 인덕터에 접속된 2 개의 입력 회로들에 대한 가능한 구현을 도시한 도면이다.
도 4b는 제 1 퇴화 인덕터를 공유하는 제 1 쌍의 입력 회로들 및 제 2 퇴화 인덕터를 공유하는 제 2 쌍의 입력 회로들의 가능한 구현을 도시한 도면 ― 제 1 쌍의 입력 회로들 및 제 2 쌍의 입력 회로들은 공통 캐스코드 증폭기 회로를 공유함 ―이다.
도 5는 10 개의 상이한 통신 대역들에서 RF-신호들을 수신하도록 구성된 실시예에 따른 수신기의 간략한 예시도이다.
도 6은 실시예에 따른 트랜시버의 간략한 블록도이다.

첨부한 도면을 사용하여 실시예가 상세히 설명되기 전에, 동일한 엘리먼트들 및 동일한 기능을 갖는 엘리먼트들에 동일한 참조 번호들이 제공되고, 동일한 참조 번호들이 제공된 엘리먼트들의 설명이 상호적으로 교환 가능하다는 것을 주목해야 한다. 따라서, 동일한 참조 번호들이 제공된 엘리먼트들의 반복된 설명이 생략된다.

도 1은 복수의 상이한 통신 대역들(예를 들면, 복수의 상이한 모바일 통신 대역들)에서 RF-신호들(101a-101d)을 수신하기 위한 수신기(100)의 간략한 블록도를 도시한다. 각각의 통신 대역은 수신 주파수 범위 및 전송 주파수 범위를 포함한다.

수신기(100)는 복수의 수신 포트들(103a 내지 103d)을 포함한다. 각각의 수신 포트(103a 내지 103d)는 복수의 통신 대역들 중에서 한 통신 대역의 수신 주파수 범위에서 RF-신호들(101a 내지 101d)을 수신하도록 구성된다.

도 1에 도시된 예에서, 제 1 수신 포트(103a)는 제 1 통신 대역에서 RF-신호들(101a)을 수신하도록 구성되고, 제 2 수신 포트(103b)는 제 2 통신 대역에서 RF-신호들(101b)을 수신하도록 구성되고, 제 3 수신 포트(103c)는 제 3 통신 대역에서 RF-신호들(101c)을 수신하도록 구성되고, 제 4 수신 포트(103d)는 제 4 통신 대역에서 RF-신호들(101d)을 수신하도록 구성된다.

수신기(100)는 복수의 입력 회로들(105a 내지 105d)을 더 포함한다. 각각의 입력 회로(105a 내지 105d)는 수신 포트들(103a 내지 103d)에 인가된 RF-신호들(101a 내지 101d)을 프로세싱하기 위해 복수의 수신 포트들(103a 내지 103d) 중 연관된 수신 포트(103a 내지 103d)에 접속된다. 도 1에 도시된 예에서, 제 1 입력 회로(105a)는 제 1 통신 대역에서 RF-신호들(101a)을 프로세싱하기 위해 그의 연관된 수신 포트(103a)에 접속된다. 제 2 입력 회로(105b)는 제 2 통신 대역에서 RF-신호들(101b)을 프로세싱하기 위해 그의 연관된 수신 포트(103b)에 접속된다. 제 3 입력 회로(105c)는 제 3 통신 대역에서 RF-신호들(101c)을 프로세싱하기 위해 그의 연관된 수신 포트(103c)에 접속된다. 제 4 입력 회로(105d)는 제 4 통신 대역에서 RF-신호들(101d)을 프로세싱하기 위해 그의 연관된 수신 포트(103d)에 접속된다.

입력 회로들(105a 내지 105d)은 또한 입력 스테이지들로 지칭될 수 있고, 예를 들면, RF-신호들(101a 내지 101d)을 프로세싱(예를 들면, 증폭)하기 위한 능동 및/또는 수동 엘리먼트들을 포함할 수 있다.

수신기(100)는 제 1 인덕터(107a)(예를 들면, 제 1 퇴화 인덕터(107a) 또는 제 1 퇴화 코일(107a)) 및 제 2 퇴화 인덕터(107b)(예를 들면, 제 2 퇴화 인덕터(107b) 또는 제 2 퇴화 코일(107b))를 더 포함하고, 제 1 (퇴화) 인덕터(107a)는 복수의 입력 회로들(105a 내지 105d) 중에서 제 1 그룹(109a)의 입력 회로들(105a, 105b)에 접속된다. 제 2 (퇴화) 인덕터(107b)는 복수의 입력 회로들(105a 내지 105d) 중에서 제 2 그룹(109b)의 입력 회로들(105c, 105d)에 접속된다. 제 1 그룹(109a)의 입력 회로들(105a, 105b) 및 제 2 그룹(109b)의 입력 회로들(105c, 105d)은 분리된다. 다시 말해서, 제 1 그룹(109a)의 입력 회로들(105a, 105b)에 포함된 복수의 입력 회로들(105a 내지 105d) 중 하나의 입력 회로는 제 2 그룹(109b)의 입력 회로들(105c, 105d)에 포함되지 않고, 그 역도 가능하다.

제 1 그룹(109a)의 입력 회로들(105a, 105b)에 연관된 수신 포트들(103a, 103b)은 제 1 그룹의 통신 대역들에서 RF-신호들(101a, 101b)을 수신하도록 구성되고, 제 1 그룹의 통신 대역들에서, 어떠한 전송 주파수 범위들도 수신 주파수 범위들 중 하나의 수신 주파수 범위와 중첩하지 않는다.

제 2 그룹(109b)의 입력 회로들(105c, 105d)에 연관된 수신 포트들(103c, 103d)은 제 2 그룹의 통신 대역들에서 RF-신호들(101c, 101d)을 수신하도록 구성되고, 제 2 그룹의 통신 대역들에서, 어떠한 전송 주파수 범위들도 수신 주파수 범위들 중 하나의 수신 주파수 범위와 중첩하지 않는다.

다시 말해서, 수신 포트들(103a 내지 103d)에 대한 통신 대역들은, 동일한 (퇴화) 인덕터에 접속된 복수의 입력 회로들(105a 내지 105d) 중에서의 입력 회로들이 중첩하는 전송 주파수 범위들 및 수신 주파수 범위들을 갖는 통신 대역들의 RF-신호들을 프로세싱하지 않도록 선택된다.

상이한 그룹들(109a, 109b)의 입력 회로들(105a 내지 105d)의 입력 회로들(105a 내지 105d)에 의해 공유되는 통신 대역들의 전송 주파수 범위들 및 수신 주파수 범위들이 중첩할 수 있다.

예로서, 제 1 수신 포트(103a)가 RF-신호들(101a)을 수신하는 제 1 통신 대역은 UMTS 대역 I일 수 있다. 제 3 수신 포트(103c)가 RF-신호들(101c)을 수신하는 제 3 통신 대역은 UMTS 대역 II일 수 있다. 이러한 경우에, 제 1 통신 대역(UMTS 대역 I)의 전송 주파수 범위는 제 3 통신 대역(UMTS 대역 II)의 수신 주파수 범위와 중첩한다.

이러한 중첩이, 예를 들면, 트랜시버에서 UMTS 대역 I에 대한 전송 포트 및 (UMTS 대역 II에 대한 수신 포트에 비해) UMTS 대역 I에 대한 수신 포트 사이에서 스니크 경로를 유도할 수 있다는 것이 알려져 있다. 그러한 스니크 경로는 도 2의 종래의 트랜시버의 간략한 예시에 도시된다.

이러한 종래의 트랜시버는 종래의 트랜시버(IC 21)를 포함한다. UMTS 대역 I에 대한 전송 포트(22) 및 UMTS 대역 I에 대한 수신 포트(23) 사이의 스니크 경로는 UMTS 대역 I에 대한 제 1 듀플렉서(24), 안테나 스위치(25), UMTS 대역 II에 대한 제 2 듀플렉서(26) 및 UMTS 대역 II에 대한 수신 포트(27)에 걸쳐 발생할 수 있다. 이러한 스니크 경로는, UMTS 대역 I의 전송 주파수 범위 및 UMTS 대역 II의 수신 주파수 범위 사이의 중첩으로 인해 발생하고, 따라서, UMTS 대역 II의 전송 주파수 범위에 대한 제 1 듀플렉서(24) 내의 대역 통과 필터는 UMTS 대역 II의 수신 주파수 범위에 대한 제 2 듀플렉서(26) 내의 대역 통과 필터와 같은 유사한 통과 대역을 갖는다. 이러한 스니크 경로를 회피하기 위해, 대안적인 해결책은 트랜시버(IC 21)의 모든 수신 포트들 사이에 높은 격리도(isolation)를 제공한다. 이러한 분리는 트랜시버(IC 21)의 각각의 수신 포트에 대한 분리된(및 구분된) 저잡음 증폭기들을 가짐으로써 달성된다. 이러한 분리를 제공하기 위해, 모든 LNA는 그 자신의 퇴화 인덕터를 포함한다. 불행하게도, 통합 인덕터들의 사용으로 인해, 칩 영역 소비가 상당히 크고, 요구된 통신 대역들의 수가 증가하고, 따라서, 요구된 LNA들의 수가 증가한다.

수신기의 상이한 수신 포트들 사이의 분리가 수신기의 모든 통신 대역에 대해 요구되지는 않는다는 것이 알려져 있다. 다시 말해서, 2 개의 수신 포트들 중 제 1 수신 포트의 통신 대역의 전송 주파수가 2 개의 수신 포트들 중 제 2 수신 포트의 통신 대역의 수신 주파수 범위와 중첩한 (또는 근접한) 경우에만, 2 개의 상이한 통신 대역들로 구성된 2 개의 수신 포트들 사이의 높은 격리도가 제공되어야 한다는 것이 알려져 있다.

수신기(100)는, 제 1 그룹(109a)의 입력 회로들(105a, 105b)에 대한 제 1 (퇴화) 인덕터(107a)를 제공하고, 제 2 그룹(109b)의 입력 회로들(105c, 105d)에 대한 제 2 (퇴화) 인덕터(107b)를 제공함으로써 이러한 결과를 이용한다. 따라서, 제 1 그룹의 통신 대역들의 전송 주파수 범위들 및 수신 주파수 범위들이 중첩하지 않기 때문에, 제 1 (퇴화) 인덕터(107a)는, 그 사이의 높은 격리도가 필요하지 않은 입력 회로들(105a, 105b)에 의해 공유된다. 예로서, 제 2 수신 포트(103b)가 RF-신호들(101b)을 수신할 수 있는 제 2 통신 대역은 UMTS 대역 III일 수 있다. UMTS 대역 I의 전송 주파수 범위는 UMTS 대역 III의 수신 주파수 범위와 중첩하지 않고, UMTS 대역 III의 전송 주파수 범위는 UMTS 대역 I의 수신 주파수 범위와 중첩하지 않는다. 따라서, UMTS 대역 I의 전송 주파수 범위의 RF-신호들이 제 2 수신 포트(103b)에 전달될 수 없고(수신 주파수 범위의 UMTS 대역 III에 대한 그의 적응으로 인해), UMTS 대역 III의 전송 주파수 범위의 RF-신호들이 제 1 수신 포트(103a)에 전달될 수 없기(UMTS 대역 I의 수신 주파수 범위에 대한 그의 구성으로 인해) 때문에, 대역 이러한 통신 대역들에 대한 입력 회로들(105a, 105b) 사이의 높은 격리도가 필요하지 않다.

어떠한 전송 주파수 범위들도 수신 주파수 범위들 중 하나의 수신 주파수 범위와 중첩하지 않는 제 2 그룹의 통신 대역들에서 RF-신호들(101c, 101d)을 프로세싱하는 제 2 그룹(109b)의 입력 회로들(105c, 105d)에 의해 공유되는 제 2 (퇴화) 인덕터(107b)에 대해 동일하게 적용된다. 예로서, 제 4 수신 포트(103d)가 RF-신호들(101d)을 수신하는 제 4 통신 대역은 UMTS 대역 IV일 수 있다. UMTS 대역 IV의 전송 주파수 범위는 UMTS 대역 II의 수신 주파수 범위와 중첩하지 않고, UMTS 대역 II의 전송 주파수 범위는 UMTS 대역 IV의 수신 주파수 범위와 중첩하지 않고, 따라서, 이러한 2 개의 UMTS 대역들 사이에 어떠한 분리도 제공되어서는 안 된다. 따라서, RF-신호들(101c, 101d)을 프로세싱하는 입력 회로들(105c, 105d)은 그 사이에 높은 격리도를 필요로 하지 않는다.

그룹들(109a, 109b)의 입력 회로(105a 내지 105d)에 대한 공유된 (퇴화) 인덕터들(107a, 107b)을 사용함으로써, 수신기(100) 내의 전체 퇴화 인덕터들의 수가 극적으로 감소될 수 있고, 이는 수신기(100)의 훨씬 더 낮은 칩 영역 소비를 유도한다.

모든 저잡음 증폭기(및, 따라서 모든 통신 대역)에 대해 퇴화 인덕터를 제공함으로써 종래의 개념을 사용하는 것은 통신 대역마다 하나의 퇴화 인덕터를 유도한다. 4 개의 상이한 통신 대역들에서 RF-신호들을 수신하는 능력을 갖는 수신기를 갖는 도 1에 도시된 예시적인 예에서, 적어도 4 개의 퇴화 인덕터들이 필요하게 될 것이다. 상술된 개념을 채용함으로써, 도 1에 도시된 수신기(100)는 2 개의 (퇴화) 인덕터들(107a, 107b)만을 가짐으로써 4 개의 상이한 통신 대역들의 RF-신호들을 취급할 수 있고, 각각의 (퇴화) 인덕터(107a, 107b)는, 어떠한 전송 주파수 범위들도 수신 주파수 범위들 중 하나의 수신 주파수 범위와 중첩하지 않는 한 그룹의 통신 대역들에 연관된다.

부가적인 실시예에 따라, 도 1에 도시된 개념은 임의의 수의 통신 대역들로 확장될 수 있고, 따라서, 수신기는 임의의 수의 그룹들의 입력 회로들을 포함할 수 있고, 각각의 그룹의 입력 회로들은 공통 (퇴화) 인덕터를 공유한다.

따라서, 2 개의 상이한 통신 대역들 중 제 1 통신 대역의 전송 주파수 범위가 2 개의 상이한 통신 대역들 중 제 2 통신 대역의 수신 주파수 범위와 중첩하는 2 개의 상이한 통신 대역들은 2 개의 상이한 그룹들의 입력 회로들 사이에 높은 격리도를 갖는 2 개의 상이한 그룹들의 입력 회로들에 연관될 것이다.

부가적인 실시예에 따라, 통신 대역들의 그룹들은, 하나의 그룹의 통신 대역들에서 각각의 전송 주파수 범위 및 각각의 수신 주파수 범위 사이의 최소 갭이 적어도 1 MHz, 적어도 2 MHz, 또는 적어도 5 MHz이도록 선택된다.

다시 말해서, 하나의 통신 대역에서, 각각의 전송 주파수 범위가 각각의 수신 주파수 범위와 상이할 수 있고, 또한 전송 주파수 범위들 및 수신 주파수 범위들 사이에 갭(gap)이 존재할 수 있다.

부가적인 실시예에 따라, 수신기(100)의 복수의 통신 대역들 중에서 각각의 통신 대역에 대해, 전송 주파수 범위는 수신 주파수 범위와 상이할 수 있다. 다시 말해서, 수신기(100)는 FDD 신호들, 예를 들면, UMTS 신호들 또는 LTE 신호들을 프로세싱하도록 구성될 수 있다.

수신기(100)의 RF-신호들(101a 내지 101d)의 주파수들은 700 MHz 내지 2700 MHz 범위일 수 있다.

다시 말해서, 복수의 통신 대역들의 전송 주파수 범위들 및 수신 주파수 범위들은 700 MHz로부터 2700 MHz까지의 범위 내에 있을 수 있다.

입력 회로들(105a 내지 105d)은, 예를 들면, 각각 제 1 증폭 스테이지를 포함할 수 있고, 그의 임피던스에서 (퇴화 인덕터들(107a 내지 107d)을 사용함으로써) 수신 포트들(103a 내지 103d)에 매칭될 수 있다. 입력 회로들(105a 내지 105d)의 가능한 구현은 도 4a 및 도 4b를 사용하여 나중에 도시될 것이다.

(퇴화) 인덕터들(107a, 107b)은 수신기(100)의 퇴화 코일들, 예를 들면, 칩(수신 포트들(103a 내지 103d) 및 입력 회로들(105a 내지 105b)을 포함함) 상의 통합 퇴화 코일들로서, 또는 공통 하우징 내의 수신기(100)의 그러한 칩과 함께 구현될 수 있다. 부가적인 실시예에 따라, 퇴화 코일은 수신기(100)의 그러한 칩에 외부적으로 접속될 수 있다.

부가적인 실시예에 따라, 퇴화 인덕터들(107a, 107b)은 수신기(100)의 칩 인덕터들(예를 들면, 세라믹 칩 인덕터들), 예를 들면, 칩(수신 포트들(103a 내지 103d) 및 입력 회로들(105a 내지 105b)을 포함함) 상의 통합 칩 인덕터들로서, 또는 공통 하우징 내의 수신기(100)의 그러한 칩과 함께 구현될 수 있다. 부가적인 실시예에 따라, 퇴화 칩 인덕터는 수신기(100)의 그러한 칩에 외부적으로 접속될 수 있다.

도 3은 부가적인 실시예에 따른 수신기(300)의 간략한 블록도를 도시한다. 수신기(300)는 안테나(302)에 접속된다. 수신기(300)의 기능은 수신기(100)의 기능과 유사할 수 있다. 수신기(300)는, 다음에 설명될 도 3에 도시된 선택적인 특징에 의해 수신기(100)를 확장시킨다. 부가적인 실시예가 도 3에 도시된 선택적인 옵션들 중 단지 하나, 또는 일부를 포함할 수 있다는 것이 이해된다.

수신기(300)는, 그가 안테나 스위치(304) 및 신호 프로세싱 스테이지(306)를 더 포함한다는 점에서 수신기(100)와 상이하다. 또한, 각각의 수신 회로(203a 내지 203d)는 필터(211a 내지 211d) 및 선택적인 매칭 네트워크(213a 내지 213d)를 포함한다. 수신 포트들(203a 내지 203d)의 기능은 수신 포트들(103a 내지 103d)의 기능과 유사하거나 동일할 수 있다. 따라서, 수신 포트들(203a 내지 203d)은 수신 포트들(103a 내지 103d)의 가능한 구현을 도시할 수 있다.

각각의 필터(211a 내지 211d)(다음에서 수신 필터(211a 내지 211d)로서 또한 지정됨)의 통과 대역은, 수신 필터(211a 내지 211d)가 포함되는 수신 포트(203a 내지 203d)의 수신 주파수 범위로 구성된다. 예로서, 제 1 수신 포트(203a)의 제 1 수신 필터(211a)의 통과 대역은 RF-신호(101a) 및 따라서 제 1 통신 대역의 수신 주파수 범위로 구성되어, 제 1 통신 대역의 수신 주파수 범위가 수신 필터(211a)를 통과할 수 있고, 제 1 수신 필터(211a)의 통과 대역 외부의 주파수 범위를 갖는 RF-신호들이 제 1 수신 필터(211a)에 의해 차단, 또는 억제된다.

물론, 이것은 또한 수신 포트들(203b 내지 203d)의 수신 필터들(211b 내지 211d)에 대해 역으로 적용된다.

부가적인 실시예에 따라, 제 1 수신 필터(211a)는 제 1 그룹의 통신 대역들 내의 통신 대역들의 전송 주파수 범위들의 RF-신호들을 차단, 또는 (예를 들면, 적어도 10 dB만큼) 억제하도록 구성될 수 있다. 다시 말해서, 제 1 수신 필터(211a)는 제 1 그룹의 통신 대역들 내의 통신 대역들의 전송 주파수 범위들의 RF-신호들을 차단 또는 억제하기 위해 제 1 그룹의 통신 대역들 중 제 1 통신 대역의 수신 주파수 범위로 구성될 수 있다. 역으로, 제 2 그룹의 통신 대역들의 수신 주파수 범위들에 적응된 수신 필터들(211c 내지 211d)에 대해 동일하게 적용될 수 있다.

동일한 그룹의 통신 대역들 내의 상이한 통신 대역들의 전송 주파수 범위들을 차단 또는 억제함으로써, 동일한 제 1 퇴화 인덕터(107a)를 공유하는 제 1 그룹(109a)의 입력 회로들(105a, 105b) 사이에서 스니크 경로가 발생한다는 것이 회피될 수 있다. 역으로, 이것은 제 2 그룹의 입력 회로들(105c, 105d)에 대해 적용된다.

부가적인 실시예에 따라, 제 1 그룹(109a)의 입력 회로들(105a, 105b)에 연관된 수신 포트의 수신 필터의 통과 대역은 제 2 그룹의 통신 대역들 중 한 통신 대역의 전송 주파수 범위와 중첩할 수 있고, 그 역도 가능하다. 예로서, 제 1 통신 대역의 수신 주파수 범위에 적응된 제 1 수신 필터(211a)의 통과 대역은 제 3 통신 대역의 전송 주파수 범위와 중첩할 수 있다. 다시 말해서, 제 1 통신 대역의 수신 주파수 범위가 제 3 통신 대역의 전송 주파수 범위와 중첩하기 때문에, 제 1 수신 필터(211a)는 제 3 통신 대역의 전송 주파수 범위의 RF-신호들을 완전하게 차단할 수는 없다. 이러한 가능한 스니크 경로를 회피하기 위해, 제 1 그룹(109a)의 입력 회로들(105a, 105b) 및 제 2 그룹(109b)의 입력 회로들(105c, 105d)은 구분된 퇴화 인덕터들(107a, 107b)을 가짐으로써 서로에 대해 분리된다.

매칭 네트워크들(213a 내지 213d)은, 수신 포트들(203a 내지 203d)에 대한 전력 매치를 제공하도록, 예를 들면, 전력 손실을 감소시키기 위해 50 Ohm 출력을 입력 회로들(105a 내지 105d)에 제공하도록 구성된다.

부가적인 실시예에 따라, 신호 프로세싱 스테이지(306)는 캐스코드 증폭기 회로(308)를 포함할 수 있다. 캐스코드 증폭기 회로(308)는 입력 회로들(105a 내지 105d) 중 일부 또는 전부에 의해 공유될 수 있다. 도 3에 도시된 예에서, 캐스코드 입력 회로(308)는 수신기(300)의 모든 입력 회로들(105a 내지 105d)에 의해 공유된다. 각각의 입력 스테이지(105c, 105d)는, 캐스코드 증폭기 회로(308)와 연관하여, 그의 통신 대역들의 RF-신호들에 대한 저잡음 증폭기를 생성한다. 한번에 복수의 통신 대역들에서 RF-신호들을 수신하도록 구성된 통상적인 수신기에서, 통상적으로 단지 하나의 통신 대역이 활성이고, 따라서 복수의 입력 회로들(105a 내지 105d) 중 단지 하나의 입력 회로가 활성이라는 것은 알려져 있다. 따라서, 캐스코드 증폭기 회로(308)는 입력 회로들(105a 내지 105d) 모두에 대해 공유된 캐스코드 증폭기 회로(308)로서 제공될 수 있다.

충분한 분리가 입력 회로들(105a 내지 105d)에 의해 이미 제공되면, 입력 회로(105a 내지 105d) 이후에 상이한 통신 대역들 사이의 분리가 불필요하고, 따라서, 공유된 캐스코드 증폭기 회로(308)의 사용이 가능하게 된다는 것이 알려져 있다.

특히, 각각의 통신 대역에 대해, 하나의 전용 저잡음 증폭기(입력 회로 및 캐스코드 증폭기 회로를 포함함)가 제공되는 수신기들과 비교될 때, 공유된 캐스코드 증폭기 회로(308)를 사용함으로써, 입력 회로들(105a 내지 105d) 각각에 대해, 수신기(300)의 칩 영역 소비가 극적으로 감소될 수 있다. 공통 캐스코드 증폭기 회로(308)를 공유하는 입력 회로(105a 내지 105d)의 가능한 구현은 도 4b를 사용하여 나중에 설명될 것이다.

부가적인 실시예에 따라, 신호 프로세싱 스테이지(306)는 각각의 그룹의 입력 회로들에 대한 캐스코드 증폭기 회로, 예를 들면, 제 1 그룹(109a)의 입력 회로들(105a, 105b)에 대한 캐스코드 증폭기 회로 및 제 2 그룹(109b)의 입력 회로들(105c, 105d)에 대한 또 다른 캐스코드 증폭기 회로를 포함할 수 있다.

부가적인 실시예들에 따라, 신호 프로세싱 스테이지는 각각의 입력 회로(105a 내지 105d)에 대한 캐스코드 증폭기 회로를 포함할 수 있다.

신호 프로세싱 스테이지(306)는, 예를 들면, 수신된 RF-신호들을 평가하기 위한 프로세서를 포함하는 신호 컨디셔닝 및 평가 스테이지(310)를 더 포함할 수 있고, 프로세서는 주파수 분할 듀플렉싱 RF-신호들, 예를 들면, UMTS 또는 LTE RF-신호들을 프로세싱하도록 구성될 수 있다.

도 4a는 제 1 퇴화 인덕터(107a)에 접속된 제 1 그룹(109a)의 입력 회로들(105a, 105b)의 가능한 구현을 도시한다.

제 2 그룹(109b)의 입력 회로(105c, 105d)의 구현이 유사하거나 동일할 수 있으므로, 제 2 그룹(109b)의 입력 회로(105c, 105d)의 구현의 상세한 설명이 생략된다.

제 1 입력 회로(105a)는 제 1 쌍의 입력 트랜지스터들(405a, 406a)을 포함하는 제 1 차동 입력 스테이지를 포함한다. 제 2 입력 회로(105b)는 제 2 쌍의 트랜지스터들(405b, 406b)을 포함하는 제 2 차동 입력 스테이지를 포함한다. 제 1 입력 회로(105a)의 차동 입력 스테이지는 차동 신호로서 RF-신호들(101a)을 수신하도록 구성된다. 제 2 입력 회로(105b)의 제 2 차동 스테이지는 차동 입력 신호로서 RF-신호들(101b)을 수신하도록 구성된다. 제 1 수신 포트(예를 들면, 제 1 수신 포트(103a) 또는 제 1 수신 포트(203a))는 제 1 쌍의 입력 트랜지스터들(405a, 406a)의 게이트 단자들(407a, 408a)에 접속될 수 있다. 제 2 수신 포트(예를 들면, 제 2 수신 포트(103b) 또는 제 2 수신 포트(203b))는 제 2 쌍의 입력 트랜지스터들(405b, 406b)의 게이트 단자들(407b, 408b)에 접속될 수 있다.

제 1 입력 회로(105a)의 제 1 차동 스테이지 및 제 2 입력 회로(105b)의 제 2 차동 스테이지는 (공유된) 제 1 퇴화 인덕터(107a)에 접속된다.

더욱 상세하게, 제 1 쌍의 입력 트랜지스터들 중 제 1 입력 트랜지스터(405a)의 소스 단자(409a) 및 제 2 쌍의 입력 트랜지스터들 중 제 1 입력 트랜지스터(405b)의 소스 단자(409b)는 제 1 퇴화 인덕터(107a)의 제 1 단자(411a)에 접속된다.

제 1 쌍의 입력 트랜지스터들 중 제 2 입력 트랜지스터(406a)의 소스 단자(410a) 및 제 2 쌍의 입력 트랜지스터들 중 제 2 입력 트랜지스터(406b)의 소스 단자(410b)는 제 1 퇴화 인덕터(107a)의 제 2 단자(411b)에 접속된다. 제 1 퇴화 인덕터(107a)는 입력 트랜지스터들(405a, 406a, 405b, 406b)의 게이트 단자들(407a, 408a, 407b, 408b)에서 실수값 임피던스를 제공하기 위해 사용된다. 다시 말해서, 퇴화 인덕터(107a)는 제 1 입력 회로(105a)의 차동 입력 스테이지, 및 제 2 입력 회로(105b)의 차동 입력 스테이지에 의해 공유되고, 제 1 입력 회로(105a) 및 제 2 입력 회로(105b)는 2 개의 상이한 통신 대역들에서 RF-신호들을 프로세싱하도록 구성된다.

제 1 퇴화 인덕터(107a)(또는 제 1 퇴화 코일(107a))는 중앙 탭(412)을 포함한다. 도 4a에 도시된 예에서, 중앙 탭(412)은 트랜지스터들(405a, 406a, 405b, 406b)의 소스 단자들(409a, 410a, 409b, 410b)을 바이어싱하기 위해 전류 소스(413)에 접속된다. 부가적인 실시예에 따라, 전류 소스(413)에 접속되는 대신에, 중앙 탭(412)은 입력 회로(105a, 105b)가 사용되는 수신기의 접지 단자 또는 전력 공급 단자에 접속될 수 있다.

또한, 입력 회로(105a, 105b)는 캐스코드 증폭기 회로(308)에 접속된다. 도 4a에 도시된 바와 같은 캐스코드 증폭기 회로(308)는 도 3의 간략도에 도시된 바와 같은 캐스코드 증폭기(308)의 가능한 구현일 수 있다. 캐스코드 증폭기 회로(308)는 공진 커패시터(416)와 함께 로드 인덕터(load inductor) 또는 탱크(414)를 포함하는 공진 회로를 포함한다. 또한, 캐스코드 증폭기 회로(308)는 제 1 증폭기 트랜지스터(416a) 및 제 2 증폭기 트랜지스터(416b)를 포함하는 차동 증폭 스테이지를 포함한다. 상술된 바와 같이, 통상적으로 한번에 하나의 통신 대역이 활성이고, 이는 제 1 통신 대역에서 RF-신호들을 프로세싱하기 위한 제 1 입력 회로(105a) 및 제 2 통신 대역에서 RF-신호들을 프로세싱하기 위한 제 2 입력 회로(105b)에 대한 캐스코드 증폭기 회로(308)의 사용을 가능하게 한다는 것이 알려져 있다. 더욱 상세하게, 제 1 쌍의 입력 트랜지스터들 중 제 1 입력 트랜지스터(405a)의 드레인 단자(417a) 및 제 2 쌍의 입력 트랜지스터들 중 제 1 입력 트랜지스터(405b)의 드레인 단자(417b)는 캐스코드 증폭기 회로(308)의 한 쌍의 증폭기 트랜지스터들 중 제 2 증폭기 트랜지스터(416b)에 접속된다. 제 1 쌍의 입력 트랜지스터들 중 제 2 입력 트랜지스터(406a)의 드레인 단자(418a) 및 제 2 쌍의 입력 트랜지스터들 중 제 2 입력 트랜지스터(406b)의 드레인 단자(418b)는 캐스코드 증폭기 회로(308)의 제 1 증폭기 트랜지스터(416a)에 접속된다.

상술된 바와 같이, 통상적으로 한번에 단지 하나의 통신 대역이 활성이고, 따라서, 또한, 한번에 2 개의 입력 회로들(105a, 105b) 중 단지 하나의 입력 회로가 활성이다. 따라서, 2 개의 입력 회로들(105a, 105b) 중 하나의 입력 회로가 활성이면, 다른 입력 회로는 비활성이다. 그후, 활성 입력 회로의 입력 트랜지스터들은 증폭기 트랜지스터들(416a, 416b)과 함께 활성 입력 회로의 통신 대역에서 RF-신호들에 대한 저잡음 증폭기를 형성한다. 다시 말해서, 도 4a는 공유된 퇴화 코일(107a) 또는 퇴화 인덕터(107a)를 갖는 저잡음 증폭기를 도시한다. 통상적으로, 몇몇의 입력 포트들(또는 수신 포트들) 사이의 충분한 분리가 요구되는 요건은, 도 4a에 도시된 바와 같이, 저잡음 증폭기에서 퇴화 코일들의 공통 사용을 불가능하게 한다. 그러나, 실시예에 따른 수신기(예를 들면, 수신기(100) 또는 수신기(300))를 사용하여, 어떠한 전송 주파수 범위들로 수신 주파수 범위들 중 하나의 수신 주파수 범위와 중첩하지 않는 그러한 그룹들의 통신 대역들(예를 들면, 제 1 그룹의 통신 대역들 및 제 2 그룹의 통신 대역들)에 대해 공유된 퇴화 코일들을 갖는 저잡음 증폭기들을 제공함으로써 이러한 문제점이 해소된다.

다시 말해서, 실시예는 요구된 분리를 유지함으로써 퇴화 코일들(또는 퇴화 인덕터들)의 공통 사용을 가능하게 한다.

다시 말해서, 실시예는 높은 격리도를 갖는 입력 포트들(수신 포트들) 및 낮은 분리를 갖는 입력 포트들(수신 포트들)을 구별한다. "스니크" 경로 임계 대역들은 그 사이에 높은 격리도를 갖는 입력 포트들에 접속된다. 모든 다른 대역들에 대해, 공유된 퇴화 코일들(퇴화 인덕터들(107a, 107b))을 갖는 LNA들이 사용될 수 있고, 따라서, 칩 영역의 감소가 가능하다(달성될 수 있다).

도 4b는, 도 4a의 확장으로서, 제 2 그룹(109b)의 입력 회로(105c, 105d)의 가능한 구현을 도시한다. 또한, 2 개의 상이한 그룹들(109a, 109b)의 입력 회로들이 (공유된) 캐스코드 증폭기 회로(308)에 접속될 수 있는 방법이 도시된다. 도 4b로부터, 복수의 입력 회로들(105a 내지 105d)로 복수의 통신 대역들을 취급할 수 있는 수신기를 구현하는 것이 가능하고, 각각의 입력 회로가 하나의 공통 캐스코드 증폭기 회로(308)를 공유하지만 복수의 통신 대역들 중에서의 통신 대역들 중 하나에서 RF-신호들을 프로세싱하도록 구성된다는 것을 알 수 있다.

실시예는, 통신 대역들의 그룹들에 대한 퇴화 인덕터들을 공유하고, 뿐만 아니라 통신 대역들의 그룹들 또는 수신기가 취급할 수 있는 모든 통신 대역들에 대한 캐스코드 증폭기 회로(308)(도 4b에 도시됨)를 공유함으로써 칩 영역 감소를 달성한다. 따라서, 특히, 수신기의 모든 통신 대역들에 대해, 칩 영역을 소비하는 로드 인덕터(414)만이 필요로 된다.

도 4a, 도 4b에 도시된 실시예에서 사용된 트랜지스터들이 전계-효과 트랜지스터들이지만, 부가적인 실시예에 따라, 이러한 트랜지스터들 중 하나, 일부, 또는 전부가 다른 형태의 트랜지스터(예를 들면, 바이폴라 트랜지스터)로 대체될 수 있다는 것이 이해된다.

도 5는 복수의 통신 대역을 제공하고, "스니크 경로" 임계 대역에 대한 잘 분리된 입력들을 제공하는 수신기의 간략한 예시를 도시한다. 도 5에 도시된 수신기는 UMTS 대역들 I, II, III, IV, V, VII, VIII, XI, XVII 및 XXI을 제공한다. 이러한 구성에 대한 "스니크 경로" 임계 대역은, 예를 들면, 대역 I 및 II, 대역 II 및 III, 대역 V 및 VIII이다. 특히, 수신기(10 개의 구분된 퇴화 코일들이 요구될 것임)가 취급할 수 있는 각각의 통신 대역에 대해 퇴화 인덕터가 제공되는 칩 구현과 비교하여, 실시예에 의해 극적인 감소가 달성될 수 있다. 도 5에 도시된 수신기는 상술된 대역 조합에 대해 분리된 입력들(단지)을 제공한다. 따라서, 퇴화 코일들의 수가 4 개로 감축될 수 있다. 300㎜의 평균 코일 지름을 가정하면, (수신기의 각각의 통신 대역에 대해 퇴화 인덕터 또는 퇴화 코일을 제공하는 개념과 비교할 때) 0.42㎟의 칩 영역 감소가 달성된다.

도 6은 안테나(302)에 접속된 수신기(500)의 간략한 블록도를 도시한다.

트랜시버(500)는 복수의 상이한 통신 대역들에서 RF-신호들(101a 내지 101d)을 수신 및 전송하도록 구성된다. 각각의 통신 대역은 수신 주파수 범위 및 전송 주파수 범위를 포함한다.

트랜시버(500)는 실시예에 따른 수신기(예를 들면, 수신기(100) 또는 수신기(300))를 통합할 수 있다.

트랜시버(500)는 복수의 듀플렉서들(503a 내지 503d)을 포함한다. 각각의 듀플렉서(503a 내지 503d)는 복수의 통신 대역들 중에서의 한 통신 대역의 수신 주파수 범위에서 RF-신호들(101a 내지 101d)을 수신하고, 통신 대역들의 전송 주파수 범위에서 RF-신호들(101a 내지 101d)을 전송하도록 구성된다. 다시 말해서, 각각의 듀플렉서(503a 내지 503d)는 복수의 통신 대역들 중 하나의 통신 대역에 연관된다.

트랜시버(500)는 복수의 입력 회로들(105a 내지 105d)을 더 포함한다. 각각의 입력 회로는, 듀플렉서(503a 내지 503d)에 인가된 RF-신호들(101a 내지 101d)을 프로세싱하기 위해 복수의 듀플렉서들(503a 내지 503d) 중 연관된 듀플렉서에 접속된다. 예로서, 제 1 입력 회로(105a)는 제 1 통신 대역에서 RF-신호들(101a)을 프로세싱하기 위해 제 1 듀플렉서(503a)에 접속된다. 다른 입력 회로들(105b 내지 105d)에 동일하게 적용되고, 그 역도 가능하다.

트랜시버(500)는 제 1 인덕터(107a)(예를 들면, 제 1 퇴화 인덕터(107a) 또는 제 1 퇴화 코일(107a)) 및 제 2 인덕터(107b)(예를 들면, 제 2 퇴화 인덕터(107b) 또는 제 2 퇴화 코일(107b))을 더 포함한다. 제 1 (퇴화) 인덕터(107a)는 복수의 입력 회로들(105a 내지 105d) 중에서 제 1 그룹(109a)의 입력 회로들(105a, 105b)에 접속된다. 제 2 (퇴화) 인덕터(107b)는 복수의 입력 회로들(105a 내지 105d) 중에서 제 2 그룹(109b)의 입력 회로들(105c, 105d)에 접속된다. 제 1 그룹(109a)의 입력 회로들(105a, 105b) 및 제 2 그룹(109b)의 입력 회로들(105c, 105d)은 분리된다.

제 1 그룹(109a)의 입력 회로들(105a, 105b)에 연관된 듀플렉서들(503a, 503b)은 제 1 그룹의 통신 대역들에서 RF-신호들(101a, 101b)을 수신하도록 구성되고, 제 1 그룹의 통신 대역들에서, 어떠한 전송 주파수 범위들도 수신 주파수 범위들 중 하나의 수신 주파수 범위와 중첩하지 않는다. 제 2 그룹(109b)의 입력 회로들(105c, 105d)에 연관된 듀플렉서들(503c, 503d)은 제 2 그룹의 통신 대역들에서 RF-신호들(101c, 101d)을 수신하도록 구성되고, 제 2 그룹의 통신 대역들에서, 어떠한 전송 주파수 범위들도 수신 주파수 범위들 중 하나의 수신 주파수 범위와 중첩하지 않는다.

트랜시버(500)는, 그가 복수의 통신 대역들에서 RF-신호들을 수신하도록 추가로 구성된다는 점에서 수신기(100)와 상이하다는 것을 알 수 있다. 따라서, 수신 포트들(103a 내지 103d)이 듀플렉서들(503a 내지 503d)에 포함된다(또는 이들의 일부임). 따라서, 트랜시버(500)(RF-신호들(101a 내지 101d)을 수신하도록 구성된 듀플렉서들(503a 내지 503d)의 일부분들을 포함하고, 입력 회로들(105a 내지 105d)을 포함함)의 수신부의 구현은, 상술된 바와 같이, 수신기들(100, 300)로 구현될 수 있다.

부가적인 실시예들에 따라, 각각의 듀플렉서(503a 내지 503d)는 수신 필터를 포함할 수 있고, 수신 필터의 통과 대역은 듀플렉서(503a 내지 503d)의 통신 대역의 수신 주파수 범위로 구성된다. 또한, 각각의 듀플렉서(503a 내지 503d)는 전송 필터를 포함할 수 있고, 전송 필터의 통과 대역은 듀플렉서(503a 내지 503d)의 통신 대역의 전송 주파수 범위로 구성된다.

예로서, 제 1 듀플렉서(503a)는 제 1 수신 필터(211a) 및 제 1 전송 필터(511a)를 포함할 수 있고, 제 1 수신 필터(211a)의 통과 대역은 제 1 통신 대역의 수신 주파수 범위로 구성되고, 제 1 전송 필터(511a)의 통과 대역은 제 1 통신 대역의 전송 주파수 범위로 구성된다.

제 1 그룹의 통신 대역들에서 RF-신호들을 수신하도록 구성된 듀플렉서들(503a, 503b)의 수신 필터들(211a, 211b)은 제 1 그룹의 통신 대역들 중 통신 대역들의 전송 주파수 범위들에서 RF-신호들을 차단 또는 (적어도 10dB만큼) 억제하도록 구성된다. 이것은 역으로 수신 필터들(211c, 211d)에 대해 적용될 수 있다.

트랜시버(500)는, 안테나(302)에 접속하기 위한 안테나 단자를 포함하고 복수의 듀플렉서들(503a 내지 503d)에 접속하기 위한 듀플렉서 단자들을 포함하는 안테나 스위치(520)를 더 포함할 수 있다. 안테나 스위치(520)는 복수의 듀플렉서들(503a 내지 503d) 중 듀플렉서들(503a 내지 503d)을 안테나 단자(따라서, 안테나(302))에 선택적으로 접속하도록 구성된다.

다시 말해서, 안테나 스위치(520)는 복수의 통신 대역들 중 하나의 통신 대역을 선택적으로 활성화하도록 구성된다.

또한, 트랜시버(500)는 신호 생성기들(522a 내지 522d)을 포함할 수 있고, 각각의 신호 생성기(522a 내지 522d)는, 듀플렉서의 통신 대역이 전송 주파수 범위에서 RF-신호들을 생성하기 위해 복수의 듀플렉서들(503a 내지 503d) 중 하나의 듀플렉서(503a 내지 503d)에 접속된다.

다음에서, 실시예의 일부 양상들이 요약되어야 한다.

실시예는 다중-대역 수신기들에서 LNA 퇴화 코일들의 공유된 사용을 가능하게 한다.

최근의 효율적인 LNA 기술이 상부 상에 탱크를 갖는 유도성 퇴화된 LNA라는 것이 알려져 있다. 불행하게도, 통합 도전체들의 사용으로 인해, 그러한 LNA의 칩 영역은 매우 넓다. 따라서, 각각의 통신 영역에 대한 그러한 LNA의 구현은 매우 높은 칩 영역 소비를 갖는다. 실시예는, "스니크 경로" 임계 대역들에 대해서만 상이한 통신 대역들에 대한 상이한 LNA들 사이의 분리를 제공함으로써, 칩 영역 소비가 낮은 상부 상의 탱크를 갖는 (도 4b에 도시된 것과 같은) 그러한 유도성 퇴화된 LNA들의 사용을 가능하게 한다.

실시예는, 어떠한 전송 주파수 범위들도 수신 주파수 범위들 중 하나의 수신 주파수 범위와 중첩하지 않는 통신 대역들에서 RF-신호들을 프로세싱하는 입력 회로들에 대해 공유된 퇴화 코일들 또는 퇴화 인덕터들을 제공함으로써 LNA에서 퇴화 코일들의 공통 사용을 가능하게 한다. 중첩하는 전송 주파수 범위들 및 수신 주파수 범위들을 갖는 상이한 통신 대역들에는 이들 통신 대역들 사이의 높은 격리도를 제공하기 위한 상이한 (구분된) 퇴화 코일들이 제공된다.

Claims

복수의 상이한 통신 대역들에서 RF-신호들을 수신하기 위한 수신기 ― 각각의 통신 대역은 수신 주파수 범위 및 전송 주파수 범위를 포함함 ― 로서,
복수의 수신 포트들 ― 각각의 수신 포트는 상기 복수의 통신 대역들 중에서 하나의 통신 대역의 수신 주파수 범위에서 RF-신호들을 수신하도록 구성됨 ― 과,
복수의 입력 회로들 ― 각각의 입력 회로는 상기 복수의 수신 포트들 중 연관된 수신 포트에 접속되어 상기 수신 포트에 인가된 RF-신호들을 프로세싱함 ― 과,
제 1 인덕터 및 제 2 인덕터 ― 상기 제 1 인덕터는 상기 복수의 입력 회로들 중에서 제 1 그룹의 입력 회로들에 접속되고, 상기 제 2 인덕터는 상기 복수의 입력 회로들 중에서 제 2 그룹의 입력 회로들에 접속되고, 상기 제 1 그룹의 입력 회로들 및 상기 제 2 그룹의 입력 회로들이 분리됨 ― 를 포함하고,
상기 제 1 그룹의 입력 회로들에 연관된 상기 수신 포트들은 제 1 그룹의 통신 대역들에서 RF-신호들을 수신하도록 구성되고, 상기 제 1 그룹의 통신 대역들에서, 어떠한 전송 주파수 범위들도 수신 주파수 범위들 중 하나의 수신 주파수 범위와 중첩하지 않고,
상기 제 2 그룹의 입력 회로들에 연관된 상기 수신 포트들은 제 2 그룹의 통신 대역들에서 RF-신호들을 수신하도록 구성되고, 상기 제 2 그룹의 통신 대역들에서, 어떠한 전송 주파수 범위들도 수신 주파수 범위들 중 하나의 수신 주파수 범위와 중첩하지 않는
수신기.
제 1 항에 있어서,
상기 제 1 인덕터는 제 1 퇴화 인덕터(degeneration inductor)이고, 상기 제 2 인덕터는 제 2 퇴화 인덕터인
수신기.
제 1 항에 있어서,
상기 제 1 그룹의 입력 회로들에 연관된 수신 포트는 수신 필터를 포함하고, 상기 수신 필터의 통과 대역은 상기 제 1 그룹의 입력 회로들에 연관된 상기 수신 포트의 통신 대역의 수신 주파수 범위로 구성되는
수신기.
제 3 항에 있어서,
상기 제 1 그룹의 입력 회로들에 연관된 상기 수신 포트의 수신 필터는 상기 제 1 그룹의 통신 대역들 중 통신 대역들의 상기 전송 주파수 범위들에서 RF-신호들을 적어도 10dB만큼 억제하도록 구성되는
수신기.
제 3 항에 있어서,
상기 제 1 그룹의 입력 회로들에 연관된 상기 수신 포트의 수신 필터의 상기 통과 대역은 상기 제 2 그룹의 통신 대역들 중 한 통신 대역의 적어도 하나의 전송 주파수 범위와 중첩하는
수신기.
제 1 항에 있어서,
각각의 수신 포트는 수신 필터를 포함하고, 상기 수신 필터의 통과 대역은 상기 필터가 포함된 상기 수신 포트의 수신 주파수 범위로 구성되고,
상기 제 1 그룹의 입력 회로들에 연관된 상기 수신 포트들의 수신 필터들은, 상기 제 1 그룹의 통신 대역들 중 통신 대역들의 상기 전송 주파수 범위들에서 RF-신호들을 적어도 10dB만큼 억제하도록 선택되고,
상기 제 2 그룹의 입력 회로들에 연관된 상기 수신 포트들의 수신 필터들은, 상기 제 2 그룹의 통신 대역들 중 통신 대역들의 상기 전송 주파수 범위들에서 RF-신호들을 적어도 10dB만큼 억제하도록 선택되는
수신기.
제 1 항에 있어서,
상기 제 1 그룹의 통신 대역들 또는 상기 제 2 그룹의 통신 대역들에서, 각각의 전송 주파수 범위 및 각각의 수신 주파수 범위 사이의 갭(gap)은 적어도 1 MHz인
수신기.
제 1 항에 있어서,
상기 제 1 그룹의 통신 대역들로부터의 적어도 하나의 전송 주파수 범위들은 상기 제 2 그룹의 통신 대역들로부터의 적어도 하나의 수신 주파수 범위들과 중첩하는
수신기.
제 1 항에 있어서,
상기 복수의 통신 대역들 중에서의 각각의 통신 대역에서, 상기 전송 주파수 범위는 상기 수신 주파수 범위와 상이한
수신기.
제 1 항에 있어서,
상기 복수의 통신 대역들의 상기 전송 주파수 범위들 및 상기 수신 주파수 범위들은 700 MHz로부터 2700 MHz까지의 주파수 범위 내에 있는
수신기.
제 1 항에 있어서,
상기 복수의 통신 대역들은 UMTS 대역들 또는 LTE 대역들인
수신기.
제 1 항에 있어서,
상기 복수의 통신 대역들에서 상기 수신된 RF-신호들을 프로세싱하기 위한 프로세서를 더 포함하고,
상기 프로세서는 주파수 분할 듀플렉싱 RF-신호들을 프로세싱하도록 구성되는
수신기.
제 1 항에 있어서,
상기 복수의 입력 회로들 중 제 1 입력 회로는, 차동 신호들로서 상기 입력 회로에 인가된 상기 RF-신호들을 프로세싱하기 위한 차동 입력 스테이지(differential input stage)를 포함하는
수신기.
제 13 항에 있어서,
상기 제 1 입력 회로는 상기 제 1 그룹의 입력 회로들 중에 있고,
상기 제 1 입력 회로의 차동 입력 스테이지는 상기 제 1 인덕터에 접속된 제 1 쌍의 입력 트랜지스터들을 포함하는
수신기.
제 14 항에 있어서,
상기 제 1 그룹의 입력 회로들 중에서 제 2 입력 회로는 제 2 쌍의 입력 트랜지스터들을 포함하는 차동 입력 스테이지를 포함하고, 상기 제 2 쌍의 입력 트랜지스터들은 상기 제 1 인덕터에 접속되는
수신기.
제 15 항에 있어서,
상기 제 1 쌍의 입력 트랜지스터들 중 제 1 입력 트랜지스터의 소스 단자(source terminal) 또는 이미터 단자(emitter terminal)는 상기 제 2 쌍의 입력 트랜지스터들 중 제 1 입력 트랜지스터의 소스 단자 또는 이미터 단자에 및 상기 제 1 인덕터의 제 1 단자에 접속되고,
상기 제 1 쌍의 입력 트랜지스터들 중 제 2 입력 트랜지스터의 소스 단자 또는 이미터 단자는 상기 제 2 쌍의 입력 트랜지스터들 중 제 2 입력 트랜지스터의 소스 단자 또는 이미터 단자에 및 상기 제 1 인덕터의 제 2 단자에 접속되는
수신기.
제 16 항에 있어서,
상기 제 1 인덕터는 중앙 탭(center tap)을 포함하고, 상기 중앙 탭은 상기 수신기의 전력 공급 단자, 접지 단자, 저항 또는 전류 소스에 접속되는
수신기.
제 14 항에 있어서,
상기 제 1 입력 회로의 상기 제 1 쌍의 입력 트랜지스터들에 접속된 한 쌍의 증폭기 트랜지스터들을 포함하는 캐스코드 증폭기 회로(cascode amplifier circuit)를 더 포함하는
수신기.
제 18 항에 있어서,
상기 캐스코드 증폭기 회로는, 로드 인덕터(load inductor) 및 공진 커패시터(resonance capacitor)를 포함하는 공진 회로를 포함하는
수신기.
제 18 항에 있어서,
상기 제 1 그룹의 입력 회로들 중 제 2 입력 회로는, 상기 제 1 인덕터 및 상기 캐스코드 증폭기 회로에 접속된 제 2 쌍의 입력 트랜지스터들을 포함하는 차동 입력 스테이지를 포함하는
수신기.
제 18 항에 있어서,
상기 제 2 그룹의 입력 회로들 중에서 제 3 입력 회로는, 상기 제 2 인덕터 및 상기 캐스코드 증폭기 회로에 접속된 제 3 쌍의 입력 트랜지스터들을 포함하는 차동 입력 스테이지를 포함하는
수신기.
복수의 상이한 통신 대역들에서 RF-신호들을 수신 및 전송하기 위한 트랜시버 ― 각각의 통신 대역은 수신 주파수 범위 및 전송 주파수 범위를 포함함 ― 로서,
복수의 듀플렉서들(duplexers) ― 각각의 듀플렉서는 상기 복수의 통신 대역들 중에서 하나의 통신 대역의 수신 주파수 범위에서 RF-신호들을 수신하고, 상기 통신 대역의 전송 주파수 범위에서 RF-신호들을 전송하도록 구성됨 ― 과,
복수의 입력 회로들 ― 각각의 입력 회로는 상기 복수의 듀플렉서들 중 연관된 듀플렉서에 접속되어 상기 듀플렉서에 인가된 RF-신호들을 프로세싱함 ― 과,
제 1 인덕터 및 제 2 인덕터 ― 상기 제 1 인덕터는 상기 복수의 입력 회로들 중에서 제 1 그룹의 입력 회로들에 접속되고, 상기 제 2 인덕터는 상기 복수의 입력 회로들 중에서 제 2 그룹의 입력 회로들에 접속되고, 상기 제 1 그룹의 입력 회로들 및 상기 제 2 그룹의 입력 회로들이 분리됨 ― 를 포함하고,
상기 제 1 그룹의 입력 회로들에 연관된 상기 듀플렉서들은 제 1 그룹의 통신 대역들에서 RF-신호들을 수신하도록 구성되고, 상기 제 1 그룹의 통신 대역들에서, 어떠한 전송 주파수 범위들도 수신 주파수 범위들 중 하나의 수신 주파수 범위와 중첩하지 않고,
상기 제 2 그룹의 입력 회로들에 연관된 상기 듀플렉서들은 제 2 그룹의 통신 대역들에서 RF-신호들을 수신하도록 구성되고, 상기 제 2 그룹의 통신 대역들에서, 어떠한 전송 주파수 범위들도 수신 주파수 범위들 중 하나의 수신 주파수 범위와 중첩하지 않는
트랜시버.
제 22 항에 있어서,
상기 제 1 인덕터는 제 1 퇴화 인덕터이고, 상기 제 2 인덕터는 제 2 퇴화 인덕터인
트랜시버.
제 22 항에 있어서,
상기 복수의 듀플렉서들 중에서의 한 듀플렉서는 전송 필터를 포함하고, 상기 전송 필터의 통과 대역은 상기 듀플렉서의 통신 대역의 전송 주파수 범위로 구성되고,
상기 듀플렉서는 수신 필터를 더 포함하고, 상기 수신 필터의 통과 대역은 상기 듀플렉서의 상기 통신 대역의 상기 수신 주파수 범위로 구성되는
트랜시버.
제 22 항에 있어서,
안테나에 접속하기 위한 안테나 단자를 포함하는 안테나 스위치를 더 포함하고,
상기 안테나 스위치는 상기 복수의 듀플렉서들 중에서 하나의 듀플렉서를 상기 안테나 단자에 선택적으로 접속하도록 구성되는
트랜시버.
복수의 상이한 통신 대역들에서 RF-신호들을 수신하기 위한 수신기 ― 각각의 통신 대역은 수신 주파수 범위 및 전송 주파수 범위를 포함함 ― 로서,
복수의 수신 포트들 ― 각각의 수신 포트는 상기 복수의 통신 대역들 중에서 하나의 통신 대역의 수신 주파수 범위에서 RF-신호들을 수신하도록 구성됨 ― 과,
복수의 입력 회로들 ― 각각의 입력 회로는 상기 복수의 수신 포트들 중 연관된 수신 포트에 접속되어 상기 수신 포트에 인가된 RF-신호들을 프로세싱함 ― 과,
제 1 퇴화 인덕터 및 제 2 퇴화 인덕터 ― 상기 제 1 퇴화 인덕터는 상기 복수의 입력 회로들 중에서 제 1 그룹의 입력 회로들에 접속되고, 상기 제 2 퇴화 인덕터는 상기 복수의 입력 회로들 중에서 제 2 그룹의 입력 회로들에 접속되고, 상기 제 1 그룹의 입력 회로들 및 상기 제 2 그룹의 입력 회로들이 분리됨 ― 를 포함하고,
상기 제 1 그룹의 입력 회로들에 연관된 상기 수신 포트들은 제 1 그룹의 통신 대역들에서 RF-신호들을 수신하도록 구성되고, 상기 제 1 그룹의 통신 대역들에서, 어떠한 전송 주파수 범위들도 수신 주파수 범위들 중 하나의 수신 주파수 범위와 중첩하지 않고,
상기 제 2 그룹의 입력 회로들에 연관된 상기 수신 포트들은 제 2 그룹의 통신 대역들에서 RF-신호들을 수신하도록 구성되고, 상기 제 2 그룹의 통신 대역들에서, 어떠한 전송 주파수 범위들도 수신 주파수 범위들 중 하나의 수신 주파수 범위와 중첩하지 않고,
각각의 수신 포트는 수신 필터를 포함하고, 상기 수신 필터의 통과 대역은 상기 필터가 포함된 상기 수신 포트의 상기 수신 주파수 범위로 구성되고, 상기 제 1 그룹의 입력 회로들에 연관된 상기 수신 포트들의 수신 필터들은, 상기 제 1 그룹의 통신 대역들 중 통신 대역들의 상기 전송 주파수 범위들에서 RF-신호들을 적어도 10dB만큼 억제하도록 선택되고,
상기 제 2 그룹의 입력 회로들에 연관된 상기 수신 포트들의 수신 필터들은, 상기 제 2 그룹의 통신 대역들 중 통신 대역들의 상기 전송 주파수 범위들에서 RF-신호들을 적어도 10dB만큼 억제하도록 선택되고,
상기 제 1 그룹의 통신 대역들로부터의 적어도 하나의 전송 주파수 범위들은 상기 제 2 그룹의 통신 대역들로부터의 적어도 하나의 수신 주파수 범위와 중첩하고,
상기 복수의 입력 회로들 중 제 1 입력 회로는 차동 신호들로서 상기 입력 회로에 인가된 상기 RF-신호들을 프로세싱하기 위한 차동 입력 스테이지를 포함하고,
상기 제 1 입력 회로는 상기 제 1 그룹의 입력 회로들 중에 있고,
상기 제 1 입력 회로의 상기 차동 입력 스테이지는 상기 제 1 퇴화 인덕터에 접속된 제 1 쌍의 입력 트랜지스터들을 포함하고,
상기 수신기는, 상기 제 1 입력 회로의 상기 제 1 쌍의 입력 트랜지스터들에 접속된 한 쌍의 증폭기 트랜지스터들을 포함하는 캐스코드 증폭기 회로를 더 포함하고,
상기 제 1 그룹의 입력 회로들 중에서 제 2 입력 회로는, 상기 제 1 퇴화 인덕터 및 상기 캐스코드 증폭기 회로에 접속된 제 2 쌍의 입력 트랜지스터들을 포함하는 차동 입력 스테이지를 포함하고,
상기 제 2 그룹의 입력 회로들 중에서 제 3 입력 회로는, 상기 제 2 퇴화 인덕터 및 상기 캐스코드 증폭기 회로에 접속된 제 3 쌍의 입력 트랜지스터들을 포함하는 차동 입력 스테이지를 포함하는
수신기.
복수의 상이한 통신 대역들에서 RF-신호들을 수신 및 전송하기 위한 트랜시버 ― 각각의 통신 대역은 수신 주파수 범위 및 전송 주파수 범위를 포함함 ― 로서,
복수의 듀플렉서들 ― 각각의 듀플렉서는 상기 복수의 통신 대역들 중에서 하나의 통신 대역의 수신 주파수 범위에서 RF-신호들을 수신하고, 상기 통신 대역의 전송 주파수 범위에서 RF-신호들을 전송하도록 구성됨 ― 과,
복수의 입력 회로들 ― 각각의 입력 회로는 상기 복수의 듀플렉서들 중 연관된 듀플렉서에 접속되어 상기 듀플렉서에 인가된 RF-신호들을 프로세싱함 ― 과,
제 1 퇴화 인덕터 및 제 2 퇴화 인덕터 ― 상기 제 1 퇴화 인덕터는 상기 복수의 입력 회로들 중에서 제 1 그룹의 입력 회로들에 접속되고, 상기 제 2 퇴화 인덕터는 상기 복수의 입력 회로들 중에서 제 2 그룹의 입력 회로들에 접속되고, 상기 제 1 그룹의 입력 회로들 및 상기 제 2 그룹의 입력 회로들이 분리됨 ― 를 포함하고,
상기 제 1 그룹의 입력 회로들에 연관된 상기 듀플렉서들은 제 1 그룹의 통신 대역들에서 RF-신호들을 수신하도록 구성되고, 상기 제 1 그룹의 통신 대역들에서, 어떠한 전송 주파수 범위들도 수신 주파수 범위들 중 하나의 수신 주파수 범위와 중첩하지 않고,
상기 제 2 그룹의 입력 회로들에 연관된 상기 듀플렉서들은 제 2 그룹의 통신 대역들에서 RF-신호들을 수신하도록 구성되고, 상기 제 2 그룹의 통신 대역들에서, 어떠한 전송 주파수 범위들도 수신 주파수 범위들 중 하나의 수신 주파수 범위와 중첩하지 않고,
상기 복수의 듀플렉서들 중에서 하나의 듀플렉서는 전송 필터를 포함하고, 상기 전송 필터의 통과 대역은 상기 듀플렉서의 통신 대역의 전송 주파수 범위로 구성되고,
상기 듀플렉서는 수신 필터를 더 포함하고, 상기 수신 필터의 통과 대역은 상기 듀플렉서의 통신 대역의 수신 주파수 범위로 구성되는
트랜시버.