KR101335614B1 - Vertical structured light emitting diodes and method for manufacturing the same - Google Patents
Vertical structured light emitting diodes and method for manufacturing the same Download PDFInfo
- Publication number
- KR101335614B1 KR101335614B1 KR1020120076381A KR20120076381A KR101335614B1 KR 101335614 B1 KR101335614 B1 KR 101335614B1 KR 1020120076381 A KR1020120076381 A KR 1020120076381A KR 20120076381 A KR20120076381 A KR 20120076381A KR 101335614 B1 KR101335614 B1 KR 101335614B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor layer
- type semiconductor
- light emitting
- type electrode
- type
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000000034 method Methods 0.000 title claims description 63
- 239000004065 semiconductor Substances 0.000 claims abstract description 99
- 238000001039 wet etching Methods 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 21
- 238000004381 surface treatment Methods 0.000 claims description 16
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- 238000010894 electron beam technology Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 5
- 238000000206 photolithography Methods 0.000 claims description 5
- 239000000203 mixture Substances 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 3
- 239000007943 implant Substances 0.000 claims description 3
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 claims description 3
- 125000001153 fluoro group Chemical class F* 0.000 claims 1
- 239000010408 film Substances 0.000 description 12
- 238000000605 extraction Methods 0.000 description 8
- 150000004767 nitrides Chemical class 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- -1 nitride compound Chemical class 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 150000002221 fluorine Chemical class 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000001878 scanning electron micrograph Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
Description
본 발명은 수직형 발광다이오드 소자 및 그 제조방법에 관한 것으로서, 보다 상세하게는 제1 전극이 형성되는 영역의 표면요철 정도를 발광 영역의 표면요철 정도보다 작은 미세요철구조로 형성하여, 전극의 두께를 줄이더라도 제1 전극의 배선 저항이 종래의 발광 영역의 큰 요철 위에 형성된 것과 비교하여 동등하거나 개선된 특성을 보이는 수직형 발광다이오드 소자 및 그 제조방법에 관한 것이다.The present invention relates to a vertical light emitting diode device and a method of manufacturing the same, and more particularly, the surface unevenness of the region where the first electrode is formed is formed in a fine uneven structure smaller than the surface unevenness of the light emitting region, and thus the thickness of the electrode Although it is reduced, the present invention relates to a vertical type light emitting diode device and a method of manufacturing the same, which exhibits the same or improved characteristics as those of the wiring resistance of the first electrode formed on the large unevenness of the conventional light emitting region.
최근, 질화물계 반도체 발광소자는 청색 또는 녹색 등의 단파장광을 포함한 넓은 파장대역의 광을 생성할 수 있는 발광소자로서, 기존의 단순한 디스플레이나 휴대용 액정 디스플레이용 시장에서 벗어나 점점 LCD BLU(Back Light Unit), 전장용, 조명용 등으로 관련 기술분야에서 크게 각광받고 있다.Recently, a nitride-based semiconductor light emitting device is a light emitting device capable of generating light of a wide wavelength band including short wavelength light such as blue or green, and is gradually moving away from the market for conventional simple displays or portable liquid crystal displays. ), Electric field, lighting, etc., has gained much attention in the related technical field.
이러한 질화물계 반도체 발광소자는 일반적으로 수평 구조 및 수직 구조로 제조될 수 있다. 수평 구조의 LED는 p 및 n 전극이 수직 구조가 아닌 평행한 수평 구조로 되어 있기 때문에 발광면적이 감소되어 휘도가 감소되고, 전류 퍼짐이 원활하지 못해 정전 방전(Electrostatic discharge : ESD)에 취약한 신뢰성 문제를 유발시킬 뿐만 아니라, 동일 웨이퍼 상에서 칩의 개수가 감소하여 수율이 저하되는 문제점이 있다.Such nitride semiconductor light emitting devices may be generally manufactured in a horizontal structure and a vertical structure. Since the p- and n-electrodes have a parallel horizontal structure instead of a vertical structure, a horizontal structure LED has a reduced light emitting area, and thus luminance is reduced, and reliability problems vulnerable to electrostatic discharge (ESD) due to poor current spreading. In addition to causing a problem, there is a problem that the yield is reduced by reducing the number of chips on the same wafer.
이러한 수평 구조의 LED의 문제점을 해결하기 위한 하나의 접근법으로 수직 구조 LED가 제안되었으며, 수직 구조 LED의 경우, 동일한 면적에서 얼마나 광추출 효율(Light Extraction Efficiency)을 높이는가가 중요하다.In order to solve the problem of the LED having a horizontal structure, a vertical structure LED has been proposed, and in the case of the vertical structure LED, it is important to increase the light extraction efficiency in the same area.
수직형 LED 소자의 경우 광추출 효율을 향상시키기 위해 기판을 제거하고 노출된 n형 GaN의 표면에 요철구조를 형성한다. 통상적인 성장 방법으로 기판 위에 형성된 질화물 화합물 반도체 발광구조체는 Ga극성을 가지고, 기판 분리 후 노출된 n형 GaN는 N극성을 가진다. N극성을 가진 n형 GaN는 KOH, NaOH 등을 이용한 습식 식각 방식으로 요철구조를 형성할 수 있다. In the case of the vertical LED device, the substrate is removed to form light extraction efficiency, and the uneven structure is formed on the exposed n-type GaN surface. The nitride compound semiconductor light emitting structure formed on the substrate by a conventional growth method has Ga polarity, and the n-type GaN exposed after substrate separation has N polarity. The n-type GaN having N polarity can form an uneven structure by a wet etching method using KOH, NaOH, or the like.
광추출 효율은 요철구조체의 밀도와 크기에 따라 증대될 수 있는데, 광추출 효율을 향상시키기 위해서 n형 GaN의 요철구조체의 크기가 증가하면 n형 GaN 상에 형성되는 n형 전극의 배선 저항이 증가하고, 배선 저항을 낮추기 위해 n형 전극의 두께가 증가해야 한다. The light extraction efficiency can be increased according to the density and size of the uneven structure. To increase the light extraction efficiency, as the size of the uneven structure of the n-type GaN increases, the wiring resistance of the n-type electrode formed on the n-type GaN increases. In order to reduce the wiring resistance, the thickness of the n-type electrode should be increased.
또한, 요철구조체의 크기가 증가하는 경우 n형 GaN의 두께가 줄어들어서 n형 전극에서 주입되는 전류의 확산 특성이 저하되고 누설 전류가 증대된다. In addition, when the size of the concave-convex structure increases, the thickness of the n-type GaN is reduced, so that the diffusion property of the current injected from the n-type electrode is lowered and the leakage current is increased.
n형 전극이 형성되는 영역을 습식 식각 공정에서 보호하기 위해서 마스크층을 형성할 수 있으나 일반적인 감광막의 경우 습식 식각 공정에서 제거되기 때문에 습식 식각 공정을 견디는 박막층을 형성하고 포토리소그라피 공정, 박막층 식각을 통해 마스크층을 형성한 후 습식 식각 공정 후 다시 마스크층을 제거한 후 n형 전극을 형성하는 복잡한 공정을 거쳐야된다. The mask layer may be formed to protect the region where the n-type electrode is formed in the wet etching process, but since the general photoresist film is removed by the wet etching process, a thin film layer that withstands the wet etching process is formed, and the photolithography process and the thin film layer etching are performed. After the mask layer is formed, the wet etching process is followed by the removal of the mask layer, followed by a complicated process of forming an n-type electrode.
또한, n형 전극이 형성되는 n형 GaN는 통상적으로 기판 분리 후 건식 식각 공정을 이용하여 일정 두께를 제거하는데, 습식 식각 공정을 통해 건식 식각 공정에서 발생한 반도체층의 손상 영역이 제거되고, 요철구조 형성에 따른 표면적의 증가에 따른 접촉 저항의 감소를 상기 방식에서는 기대할 수 없다.In addition, n-type GaN, in which the n-type electrode is formed, typically removes a certain thickness by using a dry etching process after separating a substrate, and a damage region of the semiconductor layer generated in the dry etching process is removed by a wet etching process, and the uneven structure A decrease in contact resistance with an increase in surface area due to formation cannot be expected in this manner.
종래의 기술에서, 복잡한 공정으로 인해 공정 비용 및 공정 시간이 증가되는 문제점을 해결하기 위하여, 한국등록특허 제10-1018179호는 N face 질화물 반도체의 극성을 레이저 조사를 통해 Ga face로 전환하여, Ga face로 전환된 영역은 식각용액과 반응하지 않아 습식 식각 공정에서 마스크로 이용됨으로써, 식각 저지층으로 작용하여 패턴을 형성하는 방법이 개시되어 있다. In the prior art, in order to solve the problem that the process cost and process time is increased due to a complicated process, Korean Patent No. 10-1018179 discloses a Ga face by converting the polarity of the N face nitride semiconductor into a Ga face through laser irradiation. Since the region converted to the face does not react with the etching solution and is used as a mask in the wet etching process, a method of forming a pattern by acting as an etching stop layer is disclosed.
이와 같은 등록특허는 레이저 조사라는 특수한 공정이 수반되어 있으며, 선택적인 영역에 레이저를 조사하기 위해 얼라인(align)이나 마스크(mask)를 형성하는 등의 추가적인 공정이 필요하다. 또한, Ga face로 전환된 영역은 식각용액과 반응하지 않아 요철이 형성되지 않으므로 와이어 본딩 영역 아래의 n형 전극이 형성되는 n형 GaN의 표면이 평탄한 경우 접촉력의 감소로 와이어 본딩 시 불량이 발생하여 수율이 감소할 수 있는 문제점이 있다. Such a registered patent involves a special process called laser irradiation, and an additional process such as forming an alignment or a mask is required in order to irradiate a laser in a selective area. In addition, since the region converted to the Ga face does not react with the etching solution, irregularities are not formed. Therefore, when the surface of the n-type GaN where the n-type electrode is formed below the wire bonding region is flat, defects occur during wire bonding due to a decrease in contact force. There is a problem that the yield can be reduced.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로서, 질화물 화합물 반도체를 이용한 수직형 발광다이오드 소자(Light Emitting Diode)가 n형 전극이 형성되는 영역의 표면요철 정도가 발광 영역의 요철보다 작은 미세 요철구조를 가지도록 형성하여, 전극의 두께를 줄이더라도 n형 전극의 배선 저항이 기존의 발광 영역의 큰 요철 위에 형성된 것과 비교하여 동등하거나 개선된 특성을 보이는 수직형 발광다이오드 소자 및 그 제조방법을 제공하는데 그 목적이 있다. SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and the surface unevenness of the region where the n-type electrode is formed in the vertical light emitting diode using a nitride compound semiconductor is smaller than the unevenness of the light emitting region. A vertical light emitting diode device and a method of manufacturing the same have improved characteristics compared to those formed on a large uneven surface of an existing light emitting region even though the thickness of the electrode is reduced by forming the uneven structure. The purpose is to provide.
또한, n형 전극이 형성된 n형 반도체층의 두께 증가에 의해 n형 전극에서 주입된 전류 확산의 개선과 누설 전류 감소, 작은 미세 요철구조에 의한 접촉 면적의 증가에 따른 접촉 저항의 감소 및 와이어 본딩 시 접촉력의 개선으로 수율을 개선할 수 있는 수직형 발광다이오드 소자 및 그 제조방법을 제공하는데 그 목적이 있다. In addition, by increasing the thickness of the n-type semiconductor layer in which the n-type electrode is formed, the improvement of current diffusion and leakage current injected from the n-type electrode, the decrease in contact resistance due to the increase of the contact area due to the small fine concavo-convex structure, and the wire bonding It is an object of the present invention to provide a vertical light emitting diode device and a method of manufacturing the same which can improve yield by improving contact force.
상기와 같은 본 발명의 목적들을 달성하기 위하여, 본 발명에서는 도전성 지지층과, 상기 도전성 지지층 상에 순차적으로 형성된 p형 반도체층, 활성층 및 요철구조의 n형 반도체층을 구비하는 발광구조물과, 상기 도전성 지지층과 상기 p형 반도체층 사이에 상기 p형 반도체층과 전기적으로 연결되도록 형성된 p형 전극과, 상기 n형 반도체층 상에 형성된 n형 전극을 포함하며, 상기 n형 전극 아래의 n형 반도체층의 요철구조가 n형 전극에 가리지 않는 n형 반도체층의 요철구조보다 미세한 미세 요철구조를 갖는 수직형 발광다이오드 소자가 제공된다.In order to achieve the above object of the present invention, in the present invention, a light emitting structure having a conductive support layer, a p-type semiconductor layer sequentially formed on the conductive support layer, an active layer and an n-type semiconductor layer of uneven structure, and the conductive A p-type electrode formed between the support layer and the p-type semiconductor layer to be electrically connected to the p-type semiconductor layer, and an n-type electrode formed on the n-type semiconductor layer, the n-type semiconductor layer below the n-type electrode A vertical light emitting diode device having a fine concavo-convex structure finer than that of the n-type semiconductor layer whose concave-convex structure does not cover the n-type electrode is provided.
본 발명에서, 순차적으로 형성된 p형 반도체층, 활성층 및 n형 반도체층은 InXAlYGa1-X-YN 조성식(여기서, 0≤x, 0≤y, x+y≤1)을 가지는 것을 특징으로 한다.In the present invention, the p-type semiconductor layer, the active layer and the n-type semiconductor layer formed sequentially have In X Al Y Ga 1-XY N composition formula (where 0≤x, 0≤y, x + y≤1) It is done.
본 발명에서, 상기 n형 전극 아래의 n형 반도체층의 미세 요철구조의 콘 사이즈(cone size)는 0.1㎛ 이상 1.0㎛ 이하로 이루어질 수 있다. 습식 식각의 특성상 미세 요철 구조는 정규적으로 형성되지 않으며 습식 시간의 증가에 따라 일정 크기의 콘에서 다시 작은 콘이 분화되어 나타나는 형상을 보인다. 본 발명에서 콘 사이즈는 SEM 표면 사진에서 습식 식각의 중간에 분화되어 형성되는 작은 콘이 아닌 습식 식각 전체 시간 동안 형성되는 콘 사이즈를 의미한다. 또한, 요철 구조의 단면의 peak to valley의 값으로도 정의할 수 있다.In the present invention, the cone size of the fine concavo-convex structure of the n-type semiconductor layer under the n-type electrode may be 0.1 μm or more and 1.0 μm or less. Due to the nature of the wet etching, the fine concavo-convex structure is not formed regularly, and as the wet time increases, small cones are differentiated from the cones of a certain size. In the present invention, the cone size refers to a cone size that is formed during the entire wet etching time, not a small cone formed by being differentiated in the middle of the wet etching in the SEM surface photograph. In addition, it can also be defined as the value of the peak to valley of the cross section of the uneven structure.
이에 비해, 상기 n형 전극에 가리지 않는 n형 반도체층의 요철구조의 콘 사이즈(cone size)는 상기 n형 전극 아래의 n형 반도체층의 미세 요철구조의 콘 사이즈(cone size)보다 크며 3㎛ 이내로 이루어질 수 있으며, 바람직하게 광추출 효율이 증대되는 0.9 내지 3.0㎛로 이루어질 수 있다.In contrast, the cone size of the concave-convex structure of the n-type semiconductor layer not covered by the n-type electrode is larger than the cone size of the fine concave-convex structure of the n-type semiconductor layer under the n-type electrode and is 3 μm. It may be made within, preferably may be made of 0.9 to 3.0㎛ the light extraction efficiency is increased.
한편, 상기와 같은 목적들을 달성하기 위한 본 발명의 수직형 발광다이오드 소자 제조방법은 성장용 기판 위에 n형 반도체층, 활성층 및 p형 반도체층을 포함하는 발광구조물을 성장시키는 단계와, 상기 p형 반도체층 상에 p형 전극을 형성하는 단계와, 상기 p형 전극 상에 도전성 지지층을 형성하는 단계와, 상기 발광 구조물에서 상기 성장용 기판을 분리하는 단계와, 노출된 n형 반도체층 상에 감광막을 도포한 후 포토리소그라피 공정을 사용하여 n형 전극이 형성되는 영역이 노출되도록 감광막을 현상하는 단계와, 상기 노출된 n형 전극이 형성되는 영역을 습식 식각 시 식각속도가 상대적으로 낮아지도록 표면 처리하는 단계와, 상기 감광막을 제거하는 단계와, 상기 노출된 n형 반도체층을 습식 식각 방식으로 요철구조를 형성하는 단계와, 표면 처리를 통해 습식 식각 시 식각속도가 상대적으로 낮아져 미세 요철구조를 형성하는 n형 반도체층 상에 n형 전극을 형성하는 단계를 포함할 수 있다. On the other hand, the vertical light emitting diode device manufacturing method of the present invention for achieving the above object is a step of growing a light emitting structure including an n-type semiconductor layer, an active layer and a p-type semiconductor layer on a growth substrate, and the p-type Forming a p-type electrode on the semiconductor layer, forming a conductive support layer on the p-type electrode, separating the growth substrate from the light emitting structure, and a photosensitive film on the exposed n-type semiconductor layer Developing a photoresist film so as to expose an area where an n-type electrode is formed by using a photolithography process, and surface treatment so that an etching rate is relatively lower during wet etching of an area where the exposed n-type electrode is formed. And removing the photoresist layer, forming a concave-convex structure by wet etching the exposed n-type semiconductor layer, and surface treatment. Through the etching rate when wet etching may include the step of forming the n-type electrode on the n-type semiconductor layer that forms the fine concavo-convex structure is relatively low.
본 발명에서, 상기 노출된 n형 반도체층을 습식 식각 방식으로 요철구조를 형성하는 단계는, KOH, NaOH, H2SO4 및 H2PO4중 어느 하나의 물질을 이용한 습식 식각으로 수행될 수 있다. In the present invention, the step of forming the uneven structure of the exposed n-type semiconductor layer by a wet etching method, can be performed by wet etching using any one material of KOH, NaOH, H 2 SO 4 and H 2 PO 4 . have.
한편, 상기 노출된 n형 전극이 형성되는 영역을 습식 식각 시 식각속도가 상대적으로 낮아지도록 표면 처리하는 단계는, Fluorine 계열을 포함하는 가스를 사용하는 플라즈마(Plasma) 처리 방식이나 F ion implant 방식을 사용하여 진행될 수 있다. Meanwhile, the surface treatment of the exposed n-type electrode to form a relatively low etching rate during wet etching may include a plasma treatment method using a gas containing a fluorine series. This can be done using the F ion implant method.
또한, 상기 노출된 n형 전극이 형성되는 영역을 습식 식각 시 식각속도가 상대적으로 낮아지도록 표면 처리하는 단계는, 전자빔 조사 방식을 사용하거나, 진공 또는 비활성 분위기에서 열처리 공정, IR 조사, UV 조사, 전자빔 조사 중 적어도 하나를 포함해서 사용함으로써 이루어질 수 있다. In addition, the surface treatment of the exposed n-type electrode to form a relatively low etching rate during the wet etching process, using an electron beam irradiation method, in a vacuum or inert atmosphere heat treatment process, IR irradiation, UV irradiation, It can be made by including at least one of the electron beam irradiation.
이상에서 살펴본 바와 같이, 본 발명의 수직형 발광다이오드 소자는 질화물 화합물 반도체를 이용한 수직형 발광다이오드 소자(Light Emitting Diode)가 n형 전극이 형성되는 영역의 표면요철 정도가 발광 영역의 요철보다 작은 미세 요철구조를 가지도록 형성하여, 전극의 두께를 줄이더라도 n형 전극의 배선 저항이 기존의 발광 영역의 큰 요철 위에 형성된 것과 비교하여 동등하거나 개선된 특성을 보이는 효과가 있다. As described above, the vertical light emitting diode device according to the present invention has a fine surface unevenness of the region where the n-type electrode is formed in the vertical light emitting diode device using the nitride compound semiconductor, which is smaller than the unevenness of the light emitting region. Forming to have a concave-convex structure, even if the thickness of the electrode is reduced, there is an effect that the wiring resistance of the n-type electrode shows the same or improved characteristics compared to that formed on the large concave-convex of the existing light emitting region.
또한, n형 전극이 형성된 n형 반도체층의 두께 증가에 의해 n형 전극에서 주입된 전류 확산의 개선과 누설 전류 감소, 작은 미세 요철구조에 의한 접촉 면적의 증가에 따른 접촉 저항의 감소 및 와이어 본딩 시 접촉력의 개선으로 수율을 개선할 수 있는 효과가 있다. In addition, by increasing the thickness of the n-type semiconductor layer in which the n-type electrode is formed, the improvement of current diffusion and leakage current injected from the n-type electrode, the decrease in contact resistance due to the increase of the contact area due to the small fine concavo-convex structure, and the wire bonding The improvement of the contact force has the effect of improving the yield.
도 1은 본 발명에 따른 수직형 발광다이오드 소자의 일실시예를 도시한 단면도이다.
도 2a 내지 도 2j는 본 발명의 수직형 발광다이오드 소자 제조방법을 도시한 공정별 단면도이다.
도 3은 본 발명에 의해 제조된 수직형 발광다이오드 소자의 n형 반도체층을 나타내는 사진으로서,
n형 전극이 형성되는 영역에 미세 요철구조가 형성되는 것을 보인 SEM 사진이다.
도 4a는 본 발명의 n형 전극이 형성되는 영역에 형성되는 미세 요철구조를 평면적으로 나타내는 SEM 사진이다.
도 4b는 본 발명의 n형 전극이 형성되는 영역 이외에 n형 반도체층에 형성되는 요철구조를 평면적으로 나타내는 SEM 사진이다. 1 is a cross-sectional view showing an embodiment of a vertical light emitting diode device according to the present invention.
2A through 2J are cross-sectional views of processes illustrating a method of manufacturing a vertical light emitting diode device according to the present invention.
3 is a photograph showing an n-type semiconductor layer of a vertical light emitting diode device manufactured according to the present invention.
It is an SEM photograph showing that the fine concavo-convex structure is formed in the region where the n-type electrode is formed.
4A is a SEM photograph showing a planar uneven structure formed in a region where an n-type electrode of the present invention is formed.
4B is a SEM photograph showing a planar uneven structure formed in the n-type semiconductor layer in addition to the region where the n-type electrode of the present invention is formed.
이하에서 첨부된 도면들을 참조하여 본 발명에 따른 수직형 발광다이오드 소자 및 그 제조방법의 바람직한 실시예에 대해 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of a vertical LED device and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in various forms, and only the present embodiments are intended to complete the disclosure of the present invention and to those skilled in the art to fully understand the scope of the invention. It is provided to inform you.
도 1은 본 발명에 따른 수직형 발광다이오드 소자의 일실시예를 도시한 단면도이다.1 is a cross-sectional view showing an embodiment of a vertical light emitting diode device according to the present invention.
본 발명의 수직형 발광다이오드 소자는 도 1에 도시한 바와 같이, 도전성 지지층(140)과, 상기 도전성 지지층(140) 상에 순차적으로 형성된 p형 반도체층(123), 활성층(122) 및 n형 반도체층(121)을 구비하는 발광구조물(120)과, 상기 도전성 지지층(140)과 상기 p형 반도체층(123) 사이에 상기 p형 반도체층과 전기적으로 연결되도록 형성된 p형 전극(130)과, 상기 n형 반도체층(121) 상에 형성된 n형 전극(170)을 포함한다. As shown in FIG. 1, the vertical light emitting diode device of the present invention includes a
본 발명의 발광구조물(120)은 광방출면인 n형 반도체층(121)의 상면에 복수의 광 추출용 요철구조가 형성되어 있으며, 광 추출용 요철구조는 피라미드 형상 및 이와 유사한 형상을 갖는다.In the
본 발명의 n형 반도체층(121)은 상기 n형 전극(170) 아래의 n형 반도체층의 요철구조가 n형 전극(170)에 가리지 않는 n형 반도체층의 요철구조보다 미세한 미세 요철구조를 갖는 것을 특징으로 한다. The n-
즉, 도면에서 보는 바와 같이, n형 전극(170)이 형성된 영역의 요철구조가 n형 전극(170)이 형성되지 않는 n형 반도체층(121)의 요철구조에 비해 미세하게 형성되는 것이다. That is, as shown in the drawing, the uneven structure of the region where the n-
이와 같이 n형 전극(170)이 형성되는 영역의 표면요철 정도가 발광 영역의 요철보다 작은 미세 요철구조를 가지도록 형성함으로써, 본 발명의 수직형 발광다이오드 소자는 전극의 두께를 줄이더라도 n형 전극(170)의 배선 저항이 기존의 발광 영역의 큰 요철 위에 형성된 것과 비교하여 동등하거나 개선된 특성을 갖는다. As such, the surface unevenness of the region where the n-
또한, n형 전극(170)이 형성된 n형 반도체층에 미세 요철구조가 형성됨으로써, 결과적으로 n형 전극(170)의 형성 영역의 두께가 증가하게 되어, n형 전극(170)에서 주입된 전류 확산의 개선과 누설 전류의 감소 효과가 있다. In addition, since the fine concavo-convex structure is formed in the n-type semiconductor layer on which the n-
본 발명의 일 실시예에서, 상기 발광구조물(120)을 이루는 p형 반도체층(123), 활성층(122) 및 n형 반도체층(121)은 InXAlYGa1 -X- YN 조성식(여기서, 0≤x, 0≤y, x+y≤1)을 가지는 도전형 불순물이 도핑된 반도체 물질로 이루어질 수 있으며, 대표적으로, GaN, AlGaN, InGaN 이 있다. In one embodiment of the present invention, the p-
또한, 상기 활성층(122)은 전자와 정공의 재결합에 의해 빛이 발생하는 층으로서, 단일 또는 다중 양자 우물 구조를 갖는 질화물 반도체층으로 구성될 수 있다. 본 실시 형태에서는 질화물 반도체를 사용하였으나, 이에 제한되지 않으며, 당 기술 분야에서 공지된 다른 종류의 반도체 물질도 얼마든지 사용 가능하다.In addition, the
도 2a 내지 도 2j는 본 발명의 수직형 발광다이오드 소자 제조방법을 도시한 공정별 단면도이다. 2A through 2J are cross-sectional views of processes illustrating a method of manufacturing a vertical light emitting diode device according to the present invention.
여기서, 수직형 발광다이오드 소자 제조방법은 소정의 웨이퍼를 이용하여 복수 개로 제조되나, 도 2a 내지 도 2j에서는 설명의 편의를 위해 한 개의 발광소자만을 제조하는 방법을 도시하고 있다.Here, a plurality of vertical light emitting diode device manufacturing methods are manufactured using a predetermined wafer. However, FIGS. 2A to 2J illustrate a method of manufacturing only one light emitting device for convenience of description.
본 발명의 수직형 발광다이오드 소자 제조방법은 먼저, 성장용 기판(110) 위에 n형 반도체층(121), 활성층(122) 및 p형 반도체층(123)을 포함하는 발광구조물(120)을 성장시킨다(도 2a).In the method of manufacturing a vertical light emitting diode device of the present invention, first, a
이후, 상기 p형 반도체층(123) 상에 p형 전극(130)을 형성하고, 상기 p형 전극(130) 상에 도전성 지지층(140)을 형성한다(도 2b). Thereafter, a p-
상기 발광 구조물에서 상기 성장용 기판(110)을 분리 또는 제거한다(도 2c). The
상기 성장용 기판(110)은 레이저 리프트 오프(laser lift off) 공정 또는 화학적 리프트 오프(chemical lift off) 공정에 의해 상기 발광구조물(120)로부터 분리할 수 있다. 예컨대, 레이저 리프트 오프 공정을 이용할 경우, 성장용 기판(110) 전면에 레이저 빔을 조사하여 성장용 기판(110)을 분리한다. 한편, 화학적 리프트 오프 공정을 이용할 경우, 성장용 기판(110)과 발광구조물(120) 사이에 습식 식각에 의해 제거될 수 있는 희생층을 더 구비하고, 이를 선택적으로 제거할 수 있는 식각액을 이용하여 성장용 기판(110)을 분리한다.The
상기 성장용 기판(110)은 grinding, CMP 공정과 습식 식각 방식에 의해서 제거할 수도 있다.The
이러한 기판 분리/제거 공정을 통해 성장용 기판(110)과 접촉하고 있던 n형 반도체층(121)의 면이 외부로 노출된다.Through the substrate separation / removal process, the surface of the n-
이후, 노출된 n형 반도체층(121) 상에 감광막(150)을 도포한 후 포토리소그라피 공정을 사용하여 n형 전극이 형성되는 영역이 노출되도록 감광막을 현상한다. Subsequently, after the
이때, 상기 감광막(150) 위에 포토마스크(160)를 접촉하고 그 위에 자외선을 조사한 후, 디벨로퍼 용액으로 현상하여 n형 전극이 형성되는 영역이 노출되도록 할 수 있다.In this case, the
본 발명에서는 상기 노출된 n형 전극이 형성되는 영역(121a)을 습식 식각 시 식각속도가 상대적으로 낮아지도록 표면 처리하는 단계를 포함한다. The present invention includes a step of surface-treating the
즉, 도 2g에서 보는 바와 같이, n형 전극이 형성되는 영역(121a)이 노출되도록 감광막을 현상한 후, 노출된 영역(121a)을 표면처리하여 습식 식각 시 식각속도가 상대적으로 낮아지도록 하는 것이다. That is, as shown in FIG. 2G, after the photoresist film is developed to expose the
상기 노출된 n형 전극이 형성되는 영역을 표면 처리하는 방법으로, 본 발명에서는 Fluorine 계열을 포함하는 가스를 사용하는 플라즈마(Plasma) 처리 방식이나 F ion implant 방식을 사용하여 진행될 수 있다. As a method of surface treatment of the region where the exposed n-type electrode is formed, in the present invention, the plasma (Plasma) treatment method using a gas containing a fluorine-based or This can be done using the F ion implant method.
또한, 전자빔 조사 방식을 사용하여 노출된 n형 전극이 형성되는 영역을 표면 처리할 수 있다. In addition, the region on which the exposed n-type electrode is formed can be surface treated using an electron beam irradiation method.
이때, 전자빔의 강도를 조절하여 노출된 n형 전극이 형성되는 영역을 표면 처리 정도를 조절할 수 있다.In this case, the degree of surface treatment may be controlled in the region where the exposed n-type electrode is formed by adjusting the intensity of the electron beam.
또한, 상기 노출된 n형 전극이 형성되는 영역을 표면 처리하기 위하여, 진공 또는 비활성 분위기에서 열처리 공정, IR 조사, UV 조사, 전자빔 조사 중 적어도 하나를 포함해서 사용할 수 있다. In addition, in order to surface-treat the region where the exposed n-type electrode is formed, at least one of a heat treatment process, IR irradiation, UV irradiation, and electron beam irradiation may be used in a vacuum or inert atmosphere.
이와 같이 n형 전극이 형성되는 영역의 표면 처리가 이루어진 후, 상기 감광막을 제거한다(도 2h).After the surface treatment of the region where the n-type electrode is formed in this way, the photosensitive film is removed (FIG. 2H).
상기 노출된 n형 반도체층(121)을 습식 식각 방식으로 요철구조를 형성한다. The exposed n-
구체적으로는, KOH, NaOH, H2SO4 및 H2PO4중 어느 하나의 물질을 이용한 화학적 식각 공정을 통해 습식 식각한다. Specifically, wet etching is performed through a chemical etching process using any one of materials of KOH, NaOH, H 2 SO 4 and H 2 PO 4 .
이때, 노출되어 표면처리된 영역(121a)은 습식 식각 시 식각속도가 느리게 되어 표면처리가 되지 않은 n형 반도체층(121)의 영역에 비해 미세한 미세 요철구조(126)가 형성된다. In this case, the exposed and surface-treated
여기서, 미세 요철구조(126)를 형성하기 위한 표면 처리 조건, 습식 식각 조건 등을 조절하여, 발광 영역의 요철구조(124)는 광추출 효율이 증가하도록 조절하고 동시에 n형 전극(170)이 형성되는 영역의 표면 요철구조(126)는 발광 영역의 요철보다 작은 미세 요철구조를 형성한다. Here, by adjusting the surface treatment conditions, wet etching conditions, etc. for forming the fine concave-
본 발명에서, 상기 n형 전극(170) 아래의 n형 반도체층(121)의 미세 요철구조(126)의 높이는 0.1㎛ 이상 1.0㎛ 이하일 수 있다. 요철 구조의 높이 증가는 배선 저항의 증가로 인해 n형 전극의 두께를 증가시켜야 하므로 1.0 ㎛ 이하로 억제되어야 하며 wire bonding시 접촉력 감소를 방지하기 위해 0.1㎛ 이상의 요철 구조가 유리하다.In the present invention, the height of the fine
이후, 표면 처리를 통해 습식 식각 시 식각속도가 상대적으로 낮아져 미세 요철구조(126)를 형성하는 n형 반도체층 상에 n형 전극(170)을 형성하여 수직형 발광다이오드 소자가 완성된다.
Subsequently, during the wet etching through the surface treatment, the etching rate is relatively lowered to form the n-
<실시예 1>≪ Example 1 >
성장용 기판(110) 위에 성장된 n형 반도체층(121), 활성층(122) 및 p형 반도체층(123)을 포함하는 발광구조물(120)의 p형 반도체층(123) 상에 p형 전극(130)을 형성한다. P-type electrode on the p-
상기 p형 전극(130) 상에 도전성 지지층(140)을 형성한 후 기판(110)을 분리한다. After the
기판(110) 분리 후 노출된 n형 반도체층(121) 상에 감광막(150)을 도포한 후 포토리소그라피 공정을 사용하여 n형 전극이 형성되는 영역이 노출되도록 감광막을 현상하고, 노출된 n형 전극이 형성되는 영역(121a)을 습식 식각 시 식각속도가 상대적으로 낮아지도록 CF4 plasma로 표면 처리를 한다. After the
감광막(150)을 제거한 후 KOH를 이용하여 n형 반도체층(121)에 요철 구조를 형성한다. After the
이때, 노출되어 표면처리된 영역(121a)은 습식 식각 시 식각속도가 느리게 되어 표면처리가 되지 않은 n형 반도체층(121)의 영역에 비해 미세한 미세 요철구조(126)가 형성된다. In this case, the exposed and surface-treated
도 3은 본 발명에 의해 제조된 수직형 발광다이오드 소자의 n형 반도체층을 나타내는 사진으로서, 표면 처리를 통해 n형 전극이 형성되는 영역의 표면 요철정도가 발광영역의 요철정도보다 작은 미세 요철구조가 형성되는 것을 보인 SEM 사진이다. 3 is a photograph showing an n-type semiconductor layer of a vertical light emitting diode device manufactured according to the present invention, wherein the surface unevenness of the region where the n-type electrode is formed through surface treatment is smaller than that of the light emitting region. SEM image showing that is formed.
사진에서 보는 바와 같이, n형 전극이 형성될 표면(플라즈마 처리된 표면)의 요철은 발광영역의 요철구조보다 미세한 요철구조를 갖고 있으며, n형 전극이 형성될 표면의 요철은 발광영역의 요철구조보다 좀 더 높게 형성되고 있음을 알 수 있다. As shown in the photograph, the unevenness of the surface (plasma treated surface) on which the n-type electrode is to be formed has a fine uneven structure than the uneven structure of the light emitting region, and the unevenness of the surface on which the n-type electrode is to be formed is the uneven structure of the light emitting region. It can be seen that the formation is higher than.
도 4a는 본 발명의 n형 전극이 형성되는 영역에 형성되는 미세 요철구조를 평면적으로 나타내는 SEM 사진이고, 도 4b는 본 발명의 n형 전극이 형성되는 영역 이외에 n형 반도체층에 형성되는 요철구조를 평면적으로 나타내는 SEM 사진이다. FIG. 4A is a SEM photograph showing a planar uneven structure formed in a region where an n-type electrode of the present invention is formed in a plan view, and FIG. 4B shows an uneven structure formed in an n-type semiconductor layer in addition to a region where an n-type electrode of the present invention is formed. It is an SEM photograph showing planarly.
사진에서 보는 바와 같이, 상기 n형 전극 아래의 n형 반도체층의 미세 요철구조의 콘 사이즈(cone size)는 0.1 내지 0.3㎛의 범위, 바람직하게는 0.2㎛ 이하의 크기로 이루어짐을 알 수 있으며, 상기 n형 전극에 가리지 않는 n형 반도체층의 요철구조의 콘 사이즈(cone size)는 0.8 내지 1.2㎛의 범위, 바람직하게는 1.0㎛ 이하로 이루어짐을 알 수 있다. As shown in the photograph, it can be seen that the cone size of the fine concavo-convex structure of the n-type semiconductor layer under the n-type electrode is in the range of 0.1 to 0.3 ㎛, preferably 0.2 ㎛ or less, It can be seen that the cone size of the concave-convex structure of the n-type semiconductor layer not covered by the n-type electrode is in the range of 0.8 to 1.2 μm, preferably 1.0 μm or less.
이후, 통상적인 방법으로 미세 요철구조(126)인 n형 반도체 상에 n형 전극(170)을 형성한다. Thereafter, the n-
이상에서 본 발명의 바람직한 실시예에 대해 도시하고 설명하였으나, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다. While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be taken by way of limitation in the embodiment in which said invention is directed. It will be understood by those skilled in the art that various changes in form and detail may be made therein without departing from the scope of the appended claims.
110 : 성장용 기판 120 : 발광구조물
121 : n형 반도체층 121a : n형 반도체층의 표면 처리 영역
122 : 활성층 123 : p형 반도체층
124 : 요철구조 126 : 미세 요철구조
130 : p형 전극 140 : 도전성 지지층
150 : 감광막 170 : n형 전극110: growth substrate 120: light emitting structure
121: n-
122: active layer 123: p-type semiconductor layer
124: uneven structure 126: fine uneven structure
130: p-type electrode 140: conductive support layer
150: photosensitive film 170: n-type electrode
Claims (12)
상기 도전성 지지층 상에 순차적으로 형성된 p형 반도체층, 활성층 및 요철구조의 n형 반도체층을 구비하는 발광구조물;
상기 도전성 지지층과 상기 p형 반도체층 사이에 상기 p형 반도체층과 전기적으로 연결되도록 형성된 p형 전극; 및
상기 n형 반도체층 상에 형성된 n형 전극;
을 포함하며,
상기 n형 전극 아래의 n형 반도체층의 요철구조가 n형 전극에 가리지 않는 n형 반도체층의 요철구조보다 미세한 미세 요철구조를 갖는 수직형 발광다이오드 소자.Conductive support layer;
A light emitting structure including a p-type semiconductor layer, an active layer, and an n-type semiconductor layer having an uneven structure sequentially formed on the conductive support layer;
A p-type electrode formed between the conductive support layer and the p-type semiconductor layer to be electrically connected to the p-type semiconductor layer; And
An n-type electrode formed on the n-type semiconductor layer;
/ RTI >
And a concave-convex structure of the n-type semiconductor layer under the n-type electrode has a fine concave-convex structure that is finer than that of the n-type semiconductor layer not covered by the n-type electrode.
순차적으로 형성된 p형 반도체층, 활성층 및 n형 반도체층은 InXAlYGa1 -X- YN 조성식(여기서, 0≤x, 0≤y, x+y≤1)을 가지는 것을 특징으로 하는 수직형 발광다이오드 소자.The method according to claim 1,
The p-type semiconductor layer, the active layer, and the n-type semiconductor layer formed sequentially have In X Al Y Ga 1 -X- Y N composition formulas, wherein 0≤x, 0≤y, and x + y≤1. Vertical light emitting diode device.
상기 n형 전극 아래의 n형 반도체층의 미세 요철구조의 높이는 0.1㎛ 이상 1.0㎛ 이하인 것을 특징으로 하는 수직형 발광다이오드 소자.The method according to claim 1,
The height of the fine concavo-convex structure of the n-type semiconductor layer under the n-type electrode is 0.1 ㎛ or more and 1.0 ㎛ or less.
상기 n형 전극 아래의 n형 반도체층의 미세 요철구조의 콘 사이즈(cone size)는 0.1㎛ 이상 1.0㎛ 이하인 것을 특징으로 하는 수직형 발광다이오드 소자.The method according to claim 1,
And a cone size of the fine uneven structure of the n-type semiconductor layer under the n-type electrode is 0.1 µm or more and 1.0 µm or less.
상기 n형 전극에 가리지 않는 n형 반도체층의 요철구조의 콘 사이즈(cone size)는 0.9㎛ 이상 3.0㎛ 이하인 것을 특징으로 하는 수직형 발광다이오드 소자.The method according to claim 1,
And a cone size of the concave-convex structure of the n-type semiconductor layer not covered by the n-type electrode is 0.9 µm or more and 3.0 µm or less.
상기 p형 반도체층 상에 p형 전극을 형성하는 단계;
상기 p형 전극 상에 도전성 지지층을 형성하는 단계;
상기 발광 구조물에서 상기 성장용 기판을 분리하는 단계;
노출된 n형 반도체층 상에 감광막을 도포한 후 포토리소그라피 공정을 사용하여 n형 전극이 형성되는 영역이 노출되도록 감광막을 현상하는 단계;
상기 노출된 n형 전극이 형성되는 영역을 습식 식각 시 식각속도가 상대적으로 낮아지도록 표면 처리하는 단계;
상기 감광막을 제거하는 단계;
상기 노출된 n형 반도체층을 습식 식각 방식으로 요철구조를 형성하는 단계; 및
표면 처리를 통해 습식 식각 시 식각속도가 상대적으로 낮아져 미세 요철구조를 형성하는 n형 반도체층 상에 n형 전극을 형성하는 단계;
를 포함하는 수직형 발광다이오드 소자 제조방법. Growing a light emitting structure including an n-type semiconductor layer, an active layer, and a p-type semiconductor layer on a growth substrate;
Forming a p-type electrode on the p-type semiconductor layer;
Forming a conductive support layer on the p-type electrode;
Separating the growth substrate from the light emitting structure;
Developing the photoresist film so as to expose a region where the n-type electrode is formed by using a photolithography process after applying the photoresist film on the exposed n-type semiconductor layer;
Surface-treating the region where the exposed n-type electrode is formed such that an etching rate thereof becomes relatively low during wet etching;
Removing the photoresist layer;
Forming an uneven structure on the exposed n-type semiconductor layer by a wet etching method; And
Forming an n-type electrode on an n-type semiconductor layer forming a fine uneven structure by relatively low etching rate during wet etching through surface treatment;
Vertical light emitting diode device manufacturing method comprising a.
순차적으로 형성된 p형 반도체층, 활성층 및 n형 반도체층은 InXAlYGa1 -X- YN 조성식(여기서, 0≤x, 0≤y, x+y≤1)을 가지는 것을 특징으로 하는 수직형 발광다이오드 소자 제조방법.The method of claim 6,
The p-type semiconductor layer, the active layer, and the n-type semiconductor layer formed sequentially have In X Al Y Ga 1 -X- Y N composition formulas, wherein 0≤x, 0≤y, and x + y≤1. Method of manufacturing a vertical light emitting diode device.
상기 n형 전극 아래의 n형 반도체층의 미세 요철구조의 높이는 0.1㎛ 이상 1.0㎛ 이하인 것을 특징으로 하는 수직형 발광다이오드 소자 제조방법.The method of claim 6,
The height of the fine concavo-convex structure of the n-type semiconductor layer under the n-type electrode is 0.1 ㎛ or more, 1.0 ㎛ or less characterized in that the manufacturing method.
상기 노출된 n형 반도체층을 습식 식각 방식으로 요철구조를 형성하는 단계는, KOH, NaOH, H2SO4 및 H2PO4중 어느 하나의 물질을 이용한 습식 식각으로 수행되는 것을 특징으로 하는 수직형 발광다이오드 소자 제조방법. The method of claim 6,
The step of forming the uneven structure of the exposed n-type semiconductor layer by a wet etching method, characterized in that the vertical etching is performed by wet etching using any one material of KOH, NaOH, H 2 SO 4 and H 2 PO 4 Method of manufacturing a light emitting diode device.
상기 노출된 n형 전극이 형성되는 영역을 습식 식각 시 식각속도가 상대적으로 낮아지도록 표면 처리하는 단계는, Fluorine 계열을 포함하는 가스를 사용하는 플라즈마(Plasma) 처리 방식이나 F ion implant 방식을 사용하는 것을 특징으로 하는 수직형 발광다이오드 소자 제조방법.The method of claim 6,
Surface treatment of the exposed n-type electrode to form a relatively low etching rate during wet etching, the plasma (Plasma) treatment method using a gas containing a fluorine series or Method for manufacturing a vertical light emitting diode device, characterized in that using the F ion implant method.
상기 노출된 n형 전극이 형성되는 영역을 습식 식각 시 식각속도가 상대적으로 낮아지도록 표면 처리하는 단계는, 전자빔 조사 방식을 사용하는 것을 특징으로 하는 수직형 발광다이오드 소자 제조방법. The method of claim 6,
Surface treatment of the region where the exposed n-type electrode is formed so that the etching rate is relatively low during the wet etching, using an electron beam irradiation method, a vertical light emitting diode device manufacturing method.
상기 노출된 n형 전극이 형성되는 영역을 습식 식각 시 식각속도가 상대적으로 낮아지도록 표면 처리하는 단계는, 진공 또는 비활성 분위기에서 열처리 공정, IR 조사, UV 조사, 전자빔 조사 중 적어도 하나를 포함해서 사용하는 것을 특징으로 하는 수직형 발광다이오드 소자 제조방법. The method of claim 6,
Surface treatment of the exposed n-type electrode to form a relatively low etching rate during wet etching, including at least one of a heat treatment process, IR irradiation, UV irradiation, electron beam irradiation in a vacuum or inert atmosphere Method for manufacturing a vertical light emitting diode device, characterized in that.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120076381A KR101335614B1 (en) | 2012-07-13 | 2012-07-13 | Vertical structured light emitting diodes and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120076381A KR101335614B1 (en) | 2012-07-13 | 2012-07-13 | Vertical structured light emitting diodes and method for manufacturing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101335614B1 true KR101335614B1 (en) | 2013-12-02 |
Family
ID=49986965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120076381A KR101335614B1 (en) | 2012-07-13 | 2012-07-13 | Vertical structured light emitting diodes and method for manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101335614B1 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100061132A (en) * | 2008-11-28 | 2010-06-07 | 삼성엘이디 주식회사 | Method of manufacturing nitride-based semiconductor light emitting device |
| KR20120003119A (en) * | 2010-07-02 | 2012-01-10 | 삼성엘이디 주식회사 | Semiconductor light emitting device and manufacturing method of the same |
| KR20120055958A (en) * | 2010-11-24 | 2012-06-01 | 엘지이노텍 주식회사 | Light emitting diode and method for fabricating the light emitting device |
-
2012
- 2012-07-13 KR KR1020120076381A patent/KR101335614B1/en not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100061132A (en) * | 2008-11-28 | 2010-06-07 | 삼성엘이디 주식회사 | Method of manufacturing nitride-based semiconductor light emitting device |
| KR20120003119A (en) * | 2010-07-02 | 2012-01-10 | 삼성엘이디 주식회사 | Semiconductor light emitting device and manufacturing method of the same |
| KR20120055958A (en) * | 2010-11-24 | 2012-06-01 | 엘지이노텍 주식회사 | Light emitting diode and method for fabricating the light emitting device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12027643B2 (en) | Process for producing adjacent chips comprising LED wires and device obtained by the process | |
| US7622742B2 (en) | III-nitride compound semiconductor light emitting device | |
| KR101282775B1 (en) | Light emitting device having vertical topoloty and method of making the same | |
| CN106848019B (en) | High-brightness LED chip structure and preparation method thereof | |
| US20160247973A1 (en) | Method of light emitting diode sidewall passivation | |
| KR100649769B1 (en) | Semiconductor light emitting diode and method for fabricating the same | |
| KR101025980B1 (en) | Method of manufacturing nitride-based semiconductor light emitting device | |
| KR20120134982A (en) | Semiconductor light emitting device and method for menufacturing the same | |
| JP2008283191A (en) | Light emitting diode using silicon nanowire, and method of manufacturing it | |
| KR101490174B1 (en) | Light Emitting Diode of having Multi-Junction Structure and Method of forming the same | |
| JP5181370B2 (en) | Semiconductor device | |
| KR101525913B1 (en) | Verticle light emitting diodes and its fabricating method | |
| US10418510B1 (en) | Mesa shaped micro light emitting diode with electroless plated N-contact | |
| KR101394565B1 (en) | Method for Manufacturing Substrate and Template of Nitride Semiconductor Epitaxial Structure Based on Improved Light-Extraction Technology | |
| KR101335614B1 (en) | Vertical structured light emitting diodes and method for manufacturing the same | |
| KR20180060585A (en) | Method for forming nano patterns, method for preparing light emitting device and light emitting device prepared by the same | |
| US8679877B2 (en) | Nitride semiconductor light emitting device and method for manufacturing the same | |
| KR101364741B1 (en) | Method for Manufacturing the Vertical Structure Light Emitting Diode | |
| TWI437736B (en) | Light emitting device | |
| KR20080089860A (en) | Semiconductor light-emitting device and manufacturing method of semiconductor light-emitting device | |
| KR101028345B1 (en) | Manufacturing method of iii-nitride semiconductor light enitting device | |
| US20120161175A1 (en) | Vertical structure light emitting diode and method of manufacturing the same | |
| KR100714626B1 (en) | Nitride based semiconductor light emitting devices and manufacturing methods | |
| KR101166132B1 (en) | Light Emitting Diode with the secrificial materials and Its manufacturing method | |
| JP2010532916A (en) | Method for obtaining high quality boundaries for semiconductor devices fabricated on partitioned substrates |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20161028 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20171107 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |