[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101302481B1 - 산화물 반도체 타겟, 이를 통해 증착된 액티브층을 갖는 박막 트랜지스터 및 이를 구비하는 디스플레이 장치 - Google Patents

산화물 반도체 타겟, 이를 통해 증착된 액티브층을 갖는 박막 트랜지스터 및 이를 구비하는 디스플레이 장치 Download PDF

Info

Publication number
KR101302481B1
KR101302481B1 KR1020120007181A KR20120007181A KR101302481B1 KR 101302481 B1 KR101302481 B1 KR 101302481B1 KR 1020120007181 A KR1020120007181 A KR 1020120007181A KR 20120007181 A KR20120007181 A KR 20120007181A KR 101302481 B1 KR101302481 B1 KR 101302481B1
Authority
KR
South Korea
Prior art keywords
oxide
substrate
active layer
film transistor
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020120007181A
Other languages
English (en)
Other versions
KR20130086428A (ko
Inventor
한진우
유태환
조요한
이승주
Original Assignee
삼성코닝정밀소재 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성코닝정밀소재 주식회사 filed Critical 삼성코닝정밀소재 주식회사
Priority to KR1020120007181A priority Critical patent/KR101302481B1/ko
Publication of KR20130086428A publication Critical patent/KR20130086428A/ko
Application granted granted Critical
Publication of KR101302481B1 publication Critical patent/KR101302481B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 산화물 반도체 타겟, 이를 통해 증착된 액티브층을 갖는 박막 트랜지스터 및 이를 구비하는 디스플레이 장치에 관한 것으로서 더욱 상세하게는 단일상(single phase)을 가지는 산화 주석 기반의 산화물 반도체 타겟, 이를 통해 증착된 액티브층을 갖는 박막 트랜지스터 및 이를 구비하는 디스플레이 장치에 관한 것이다.
이를 위해, 본 발명은, 박막 트랜지스터의 액티브층을 증착시키기 위한 스퍼터링 공정에 사용되는 타겟에 있어서, 단일상(single phase)을 가지며, 산화 주석을 기반으로 하는 물질로 이루어진 것을 특징으로 하는 산화물 반도체 타겟을 제공한다.

Description

산화물 반도체 타겟, 이를 통해 증착된 액티브층을 갖는 박막 트랜지스터 및 이를 구비하는 디스플레이 장치{OXIDE SEMICONDUCTOR TARGET, THIN-FILM TRANSISTOR HAVING ACTIVE LAYER DEPOSITED BY THE SAME AND DISPLAY DEVICE HAVING THE SAME}
본 발명은 산화물 반도체 타겟, 이를 통해 증착된 액티브층을 갖는 박막 트랜지스터 및 이를 구비하는 디스플레이 장치에 관한 것으로서 더욱 상세하게는 단일상(single phase)을 가지는 산화 주석 기반의 산화물 반도체 타겟, 이를 통해 증착된 액티브층을 갖는 박막 트랜지스터 및 이를 구비하는 디스플레이 장치에 관한 것이다.
박막 트랜지스터(thin film transistor; TFT)는 SRAM이나 ROM에도 응용되지만, 주로 능동 행렬형 평판 디스플레이(active matrix flat panel display)의 화소(pixel) 스위칭 소자로 사용되는데, 예를 들어, 액정 디스플레이나 유기 전계 발광 디스플레이의 스위치 소자나 전류 구동 소자로 사용되고 있다. 여기서, 스위칭 소자로 사용되는 박막 트랜지스터는 개별 화소를 독립적으로 제어할 수 있도록 하여 각 화소가 각기 다른 전기 신호를 표현할 수 있도록 하는 역할을 한다.
현재, 액정 디스플레이나 유기 전계 발광 디스플레이는 모두 실리콘에 기반한 액티브층을 가지는 박막 트랜지스터를 사용하고 있다. 그러나 액정 디스플레이에 사용되는 비정질 실리콘(amorphous Si)의 경우 대략 0.5㎠/Vs 정도의 낮은 전자 이동도(mobility)로 인한 낮은 동작 속도와 불안정(instability)한 특성 때문에 UD(ultra high definition) 구현에 한계가 있다. 그리고 유기 전계 발광 디스플레이에 사용되는 다결정 실리콘(poly-Si)의 경우 엑시머 레이저(excimer laser)를 통하여 결정화시키기 때문에, 전자 이동도 등에서 비정질 실리콘보다 우수한 성능을 나타내지만 대면적 제조가 불가능한 단점이 있다.
최근, 이에 대한 해결책으로 산화물 기반의 액티브층을 갖는 박막 트랜지스터가 차세대 디스플레이 장치의 구동 소자로 많은 관심을 받고 있으나 실제 공정 상에서는 낮은 수율과 신뢰성 그리고 다결정 실리콘 대비 낮은 전자 이동도로 아직까지 상용화된 제품에 적용된 사례는 거의 없는 실정이다.
본 발명은 상술한 바와 같은 종래기술의 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 단일상(single phase)을 가지는 산화 주석 기반의 산화물 반도체 타겟, 이를 통해 증착된 액티브층을 갖는 박막 트랜지스터 및 이를 구비하는 디스플레이 장치를 제공하는 것이다.
이를 위해, 본 발명은, 박막 트랜지스터의 액티브층을 증착시키기 위한 스퍼터링 공정에 사용되는 타겟에 있어서, 단일상(single phase)을 가지며, 산화 주석을 기반으로 하는 물질로 이루어진 것을 특징으로 하는 산화물 반도체 타겟을 제공한다.
여기서, 상기 산화물 반도체 타겟은 산화 주석, 산화 갈륨 및 산화 인듐으로 이루어지되, 상기 산화 주석, 상기 산화 갈륨 및 상기 산화 인듐은 각각 전체 함량 대비 0.2wt%, 0.2wt% 및 0.6wt%일 수 있다.
한편, 본 발명은, 기판 상에 형성되는 게이트 전극; 상기 게이트 전극을 포함하는 상기 기판 상에 형성되는 게이트 절연막; 상기 게이트 전극에 상응되는 상기 게이트 절연막 상에 형성되어 채널 영역을 구비하고, 단일상(single phase)을 가지며, 산화 주석을 기반으로 하는 물질로 이루어진 산화물 반도체 타겟을 이용한 스퍼터링 공정을 통해 증착된 액티브층; 및 상기 채널 영역을 사이에 두고 상기 게이트 절연막 상에 이격 배열되어 상기 액티브층과 전기적으로 접속하는 소스 전극 및 드레인 전극을 포함하는 것을 특징으로 하는 박막 트랜지스터를 제공한다.
여기서, 상기 산화물 반도체 타겟은 산화 주석, 산화 갈륨 및 산화 인듐으로 이루어지되, 상기 산화 주석, 상기 산화 갈륨 및 상기 산화 인듐은 각각 전체 함량 대비 0.2wt%, 0.2wt% 및 0.6wt%일 수 있다.
한편, 다수개의 게이트 라인과 데이터 라인이 교차하여 정의되는 화소 영역에 형성되는 박막 트랜지스터를 구비한 제1 기판; 상기 제1 기판과 대향되며 상기 화소 영역에 대응하여 컬러필터를 구비한 제2 기판; 및 상기 제1 기판의 배면에 배치되어 광을 조사하는 백라이트를 포함하되, 상기 박막 트랜지스터는 채널 영역을 구비하고 단일상(single phase)을 가지며 산화 주석을 기반으로 하는 물질로 이루어진 산화물 반도체 타겟을 이용한 스퍼터링 공정을 통해 증착된 액티브층을 가지는 것을 특징으로 하는 디스플레이 장치를 제공한다.
또한, 본 발명은 다수개의 게이트 라인과 데이터 라인이 교차하여 정의되는 화소 영역에 형성되는 박막 트랜지스터를 구비한 제1 기판; 및 상기 제1 기판과 합착되고 합착면에 유기 발광 소자를 구비한 제2 기판을 포함하되, 상기 박막 트랜지스터는 채널 영역을 구비하고 단일상(single phase)을 가지며 산화 주석을 기반으로 하는 물질로 이루어진 산화물 반도체 타겟을 이용한 스퍼터링 공정을 통해 증착된 액티브층을 가지는 것을 특징으로 하는 디스플레이 장치를 제공한다.
여기서, 상기 산화물 반도체 타겟은 산화 주석, 산화 갈륨 및 산화 인듐으로 이루어지되, 상기 산화 주석, 상기 산화 갈륨 및 상기 산화 인듐은 각각 전체 함량 대비 0.2wt%, 0.2wt% 및 0.6wt%일 수 있다.
또한, 상기 제2 기판의 전면에 배치되는 광학필름을 더 포함할 수 있다.
본 발명에 따르면, 단일상을 가지는 산화 주석 기반의 4성분계 반도체 물질로 타겟을 형성하고, 이를 통해 박막 트랜지스터의 액티브층을 증착시킴으로써, 종래 발생되던 노쥴(nodule) 현상을 저감시킬 수 있고, 종래 산화 아연 계열의 액티브층보다 높은 전자 이동도를 나타내어 박막 트랜지스터 및 이를 구비하는 디스플레이 장치의 성능을 향상시킬 수 있다.
도 1은 본 발명의 실시 예에 따른 타겟을 구성하는 단일상을 가지는 산화 주석 기반의 산화물 반도체 타겟의 조성 분포도를 나타내는 상평형도.
도 2는 본 발명의 실시 예에 따른 단일상을 가지는 산화 주석 기반의 물질로 이루어진 타겟을 통해 증착된 액티브층을 갖는 박막 트랜지스터를 나타낸 단면도.
이하에서는 첨부된 도면들을 참조하여 본 발명의 실시 예에 따른 산화물 반도체 타겟, 이를 통해 증착된 액티브층을 갖는 박막 트랜지스터 및 이를 구비하는 디스플레이 장치에 대해 상세히 설명한다.
아울러, 본 발명을 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략한다.
본 발명의 실시 예에 따른 산화물 반도체 타겟은, 박막 트랜지스터(도 2의 100)의 액티브층(도 2의 130)을 증착시키기 위한 스퍼터링(sputtering) 공정에 사용되는 타겟이다. 여기서, 스퍼터링은 플라즈마 입자를 타겟에 빠른 속도로 충돌시켜, 튀어 나오는 타겟의 입자를 타겟 맞은 편에 있는 기판 위에 증착시키는 방법이다.
한편, 본 발명의 실시 예에 따른 타겟은 단일상(single phase)을 가진다. 그리고 타겟은 산화 주석을 기반으로 하는 물질로 이루어진다. 이때, 타겟이 단일상을 나타내기 위해서는 하기와 같이 타겟을 이루는 물질들의 함량비를 제어할 수 있다. 즉, 타겟은 산화 주석을 기반으로, 산화 갈륨 및 산화 인듐을 포함하여 이루어지는데, 이 경우, 산화 주석, 산화 갈륨 및 산화 인듐은 각각 전체 함량 대비 0.2wt%, 0.2wt% 및 0.6wt% 비율로 포함될 수 있다.
여기서, 스퍼터링 증착 과정에서 노쥴(nodule)이 발생되면, 기판이 파티클(particle)로 인하여 정상적이 작동이 어려워져 수율이 급격히 저하되는데, 본 발명의 실시 예에 따른 타겟은 이상(two phase)에 비해 노쥴 발생이 적은 단일상을 나타냄으로써, 액티브층(도 2의 130) 증착 시 노쥴 현상을 저감시킬 수 있고, 이를 통해 증착된 액티브층(도 2의 130)은 종래보다 높은 전자 이동도를 나타낼 수 있어, 궁극적으로, 이를 포함하는 박막 트랜지스터(100) 및 이를 구비하는 디스플레이 장치의 성능을 향상시킬 수 있다.
도 1은 본 발명의 실시 예에 따른 타겟을 구성하는 단일상을 가지는 산화물 반도체 타겟 즉, 산화 주석(SnO2), 산화 갈륨(GaO1.5) 및 산화 인듐(InO1.5)의 조성 분포도를 나타낸 상평형도로, 도면에 표시된 “1”, “2”, “3”, “4” 영역이 상기 조성이 단일상을 나타내는 영역 즉, 산화 주석, 산화 갈륨 및 산화 인듐 각각이 전체 함량 대비 0.2wt%, 0.2wt% 및 0.6wt% 비율로 혼합된 영역이다.
이와 같은 조성과 함량비로 이루어진 타겟은 산화 주석 분말, 산화 갈륨 분말 및 산화 인듐 분말을 상기 함량비에 맞게 혼합한 다음 건식가압성형(cold press), 슬립 캐스팅(slip casting), 필터 프레스(filter press), 정수압 성형(cold isostatic press), 겔 캐스팅(gel casting), 강제침강(centrifugal sedimentation), 자연침강(gravimetric sedimentation) 등의 성형법을 통해 성형한 후 이에 대한 소결을 통해 제조될 수 있다. 아울러, 이와 같이 제조된 타겟은 예컨대, 금속재로 이루어진 백킹 플레이트(backing plate)와 접합되어 지지된 상태로 스퍼터링 공정에 사용될 수 있다.
한편, 도 2에 도시한 바와 같이, 본 발명의 실시 예에 따른 박막 트랜지스터(100)는 게이트 전극(110), 게이트 절연막(120), 액티브층(130), 소스 전극(140) 및 드레인 전극(150)을 포함하여 형성된다.
게이트 전극(110)은 기판(10) 상에 형성되는데, 디스플레이 장치에 적용되는 경우, 기판(10) 상에 제1 방향, 예컨대, 가로 방향을 따라 배열되는 게이트 라인(미도시)으로부터 분기되어 형성된다. 이러한 게이트 전극(110)에는 박막 트랜지스터(100)를 온/오프하기 위한 전압이 인가된다. 이를 위해, 게이트 전극(110)은 금속, 또는 금속 산화물과 같은 전도성 물질로 형성될 수 있다. 예를 들어, 게이트 전극(110)은 Pt, Ru, Au, Ag, Mo, Al, W 또는 Cu와 같은 금속 또는 IZO(InZnO) 또는 AZO(AlZnO)와 같은 금속 또는 전도성 산화물로 형성될 수 있다. 즉, 게이트 전극(110)은 기판(10) 상에 상기의 전도성 물질을 박막으로 증착한 후 이를 패터닝하여 형성되는데, 게이트 라인(미도시)과 한 공정을 통해 동시에 형성된다.
이러한 게이트 전극(110)은 확산 방지막(미도시) 및 확산 방지막(미도시)에 증착된 구리막의 구조로 이루어질 수 있다. 확산 방지막(미도시)은 구리 원자가 기판(10)으로 확산되는 것을 방지하여, 구리의 결합력 및 전기적 특성을 향상시키기 위한 것으로, 티타늄, 탄탈늄, 몰리브덴, 크롬, 니켈 또는 백금 중 어느 하나를 포함하여 이루어질 수 있다.
한편, 기판(10)은 박막 트랜지스터(100)를 위한 열역학적 및 기계적 요구사항을 만족시킬 수 있는 유리, 반도체 웨이퍼(semiconductor wafer), 금속 산화물, 세라믹 물질, 플라스틱 등이 사용될 수 있다. 특히, 기판(10)은 유리 또는 플라스틱인 것이 바람직하나, 이에만 한정되는 것은 아니다.
게이트 절연막(120)은 통상적인 반도체 소자에 사용되는 절연 물질로 형성될 수 있는데, 특히, 실리콘 산화물 또는 실리콘 질화물로 형성될 수 있다. 예를 들어, 게이트 절연막(120)은 SiO2 또는 SiO2보다 유전율이 높은 High-K 물질인 HfO2, Al2O3, Si3N4 또는 이들의 혼합물로 이루어질 수 있다. 이러한 게이트 절연막(120)은 게이트 전극(110), 게이트 라인(미도시)을 포함한 기판(10)의 상부 전면에 걸쳐 적층 형성된다.
액티브층(130)은 게이트 전극(110)에 상응되는 게이트 절연막(120) 상에 형성되어 채널 영역(CH)을 구비한다. 그리고 본 발명의 실시 예에서, 액티브층(130)은 상술한 본 발명의 실시 예에 따른 산화물 반도체 타겟 즉, 단일상을 가지며 산화 주석, 산화 갈륨 및 산화 인듐이 각각 0.2wt%, 0.2wt% 및 0.6wt% 함량비를 나타내는 타겟을 이용한 스퍼터링 공정을 통해 게이트 절연막(120) 상에 증착되고, 패터닝되어 형성된다.
이와 같이, 액티브층(130)이 상기의 조성 및 함량비를 갖는 박막으로 이루어지면, 증착 과정에서 노쥴 현상을 저감시킬 수 있고, 이를 통해 증착된 액티브층(130)은 종래보다 높은 전자 이동도를 나타낼 수 있어, 궁극적으로, 이를 포함하는 박막 트랜지스터(100) 및 이를 구비하는 디스플레이 장치의 성능을 향상시킬 수 있다.
소스 전극(140) 및 드레인 전극(150)은 액티브층(130)의 채널 영역(CH)을 사이에 두고 게이트 절연막(120) 상에 이격 배열된다. 그리고 소스 전극(140) 및 드레인 전극(150)은 액티브층(130)에 전기적으로 접속된다. 이러한 소스 전극(140) 및 드레인 전극(150)은 금속 등 도전 물질로 이루어질 수 있고, 게이트 전극(110)과 같이 확산 방지막(미도시) 및 확산 방지막(미도시)에 증착된 구리막의 구조로 이루어질 수 있다.
여기서, 소스 및 드레인 전극(140, 150)은 금속 박막을 게이트 절연막(120)과 액티브층(130) 상부에 증착한 후 이를 패터닝하여 형성된다. 이때, 패터닝을 통해 형성되는 소스 및 드레인 전극(140, 150)은 하부로 게이트 전극(110)에 일정부분 오버랩 되고, 횡 방향으로 서로 간에 서로 마주하도록, 즉, 액티브층(130)의 채널 영역(CH)을 사이에 두고 서로 이격되어 배치된다. 이때, 소스 전극(140)은 기판(10) 상에서, 게이트 라인(미도시)과 직교하는 제2 방향, 예컨대, 세로 방향을 따라 배열되는 데이터 라인(미도시)과 연결된다. 그리고 드레인 전극(150)은 소스 및 드레인 전극(140, 150)의 상부에 형성되는 보호층(미도시) 형성 시 드레인 전극(150)의 일부를 노출시키도록 형성되는 드레인 콘택홀(미도시)을 통해, 보호층(미도시)의 상부에 투명 도전물질을 패터닝하여 형성되는 화소전극(미도시)과 연결된다.
한편, 액티브층(130)과 소스 및 드레인 전극(140, 150) 사이에는 불순물 반도체층인 오믹 콘택층(135)이 형성될 수 있다. 이때, 액티브층(130)의 채널 영역(CH) 상에 증착되어 있는 오믹 콘택층(135)은 소스 전극(140) 및 드레인 전극(150) 형성을 위한 패터닝 공정 시 이의 상부에 증착되어 있는 금속 박막과 함께 제거된다.
이와 같은, 본 발명의 실시 예에 따른 박막 트랜지스터(100)는 각종 디스플레이 장치의 스위칭 소자나 전류 구동 소자로 사용된다. 예를 들어, 도시하진 않았지만, 박막 트랜지스터(100)가 서로 대향되게 마주하는 상, 하부 기판과, 그 사이에 개재되어 있는 액정층 및 하부 기판의 배면에 배치되어 전방으로 광을 조사하는 백라이트를 구비하는 액정 디스플레이 장치(LED)에 사용되는 경우, 박막 트랜지스터(100)는 다수개의 게이트 라인과 데이터 라인이 배열된 하부 기판 중 이들 라인이 교차하여 정의되는 화소(pixel) 영역에 형성된다. 이때, 상부 기판에는 화소 영역에 대응하여 컬러필터가 구비된다. 그리고 상부 기판의 상면에는 액정 디스플레이 장치의 광학적 특성을 보완해주는 광학필름이 배치될 수 있다.
아울러, 이러한 박막 트랜지스터(100)는 액정 디스플레이 장치 외에도 유기 전계 발광 디스플레이 장치(OLED)에도 사용될 수 있다. 이 경우, 박막 트랜지스터(100)는 다수개의 게이트 라인과 데이터 라인이 배열된 하부 기판 중 이들 라인이 교차하여 정의되는 화소(pixel) 영역에 형성된다. 이때, 상부 기판에는 유기 발광 소자가 형성되는데, 이러한 상, 하부 기판이 합착되어 유기 전계 발광 디스플레이 장치의 유기 발광 패널을 이루게 된다. 여기서, 유기 발광 소자는 애노드 전극(anode electrode)과 캐소드 전극(cathode electrode) 그리고 이들 사이에 위치하는 정공수송층(hole transporting layer), 발광층(emission layer) 및 전자수송층(electron transporting layer)을 포함한다. 이때, 정공(hole)과 전자(electron)를 좀더 효율적으로 주입하기 위해, 애노드 전극과 정공수송층 사이로 정공주입층(hole injection layer)이, 그리고 전자수송층과 캐소드 전극 사이로 전자주입층(electron injection layer)이 각각 포함될 수 있다. 이에 따라, 애노드 전극으로부터 정공주입층 및 정공수송층을 통해 발광층으로 주입된 정공과, 캐소드 전극으로부터 전자주입층 및 전자수송층을 통해 발광층으로 주입된 전자가 엑시톤(exciton)를 형성하는데, 이 엑시톤은 정공과 전자 사이의 에너지 갭(gap)에 해당하는 빛을 발광하게 된다. 이때, 애노드 전극은 일함수(work function)가 높고 투명한 인듐-틴-옥사이드(indium-tin-oxide; ITO)나 인듐-징크-옥사이드(indium-zinc-oxide; IZO)와 같은 물질로, 캐소드 전극은 일함수가 낮고 화학적으로 안정한 알루미늄(Al)이나 칼슘(Ca), 알루미늄 합금과 같은 물질로 이루어질 수 있다.
한편, 유기 전계 발광 디스플레이 장치의 상부 기판 상면에도 이의 광학적 특성을 보완해주는 광학필름이 배치될 수 있다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100: 박막 트랜지스터 110: 게이트 전극
120: 게이트 절연막 130: 액티브층
135: 오믹 콘택층 140: 소스 전극
150: 드레인 전극 10: 기판
CH: 채널 영역

Claims (8)

  1. 박막 트랜지스터의 액티브층을 증착시키기 위한 스퍼터링 공정에 사용되는 타겟에 있어서,
    단일상(single phase)을 가지며, 산화 주석, 산화 갈륨 및 산화 인듐으로 이루어지되,
    상기 산화 주석, 상기 산화 갈륨 및 상기 산화 인듐은 각각 전체 함량 대비 0.2wt%, 0.2wt% 및 0.6wt%인 것을 특징으로 하는 산화물 반도체 타겟.
  2. 삭제
  3. 기판 상에 형성되는 게이트 전극;
    상기 게이트 전극을 포함하는 상기 기판 상에 형성되는 게이트 절연막;
    상기 게이트 전극에 상응되는 상기 게이트 절연막 상에 형성되어 채널 영역을 구비하고, 단일상(single phase)을 가지며, 산화 주석을 기반으로 하는 물질로 이루어진 산화물 반도체 타겟을 이용한 스퍼터링 공정을 통해 증착된 액티브층; 및
    상기 채널 영역을 사이에 두고 상기 게이트 절연막 상에 이격 배열되어 상기 액티브층과 전기적으로 접속하는 소스 전극 및 드레인 전극;
    을 포함하고,
    상기 산화물 반도체 타겟은 산화 주석, 산화 갈륨 및 산화 인듐으로 이루어지되,
    상기 산화 주석, 상기 산화 갈륨 및 상기 산화 인듐은 각각 전체 함량 대비 0.2wt%, 0.2wt% 및 0.6wt%인 것을 특징으로 하는 박막 트랜지스터.
  4. 삭제
  5. 다수개의 게이트 라인과 데이터 라인이 교차하여 정의되는 화소 영역에 형성되는 박막 트랜지스터를 구비한 제1 기판;
    상기 제1 기판과 대향되며 상기 화소 영역에 대응하여 컬러필터를 구비한 제2 기판; 및
    상기 제1 기판의 배면에 배치되어 광을 조사하는 백라이트;
    를 포함하되,
    상기 박막 트랜지스터는 채널 영역을 구비하고 단일상(single phase)을 가지며 산화 주석을 기반으로 하는 물질로 이루어진 산화물 반도체 타겟을 이용한 스퍼터링 공정을 통해 증착된 액티브층을 가지며,
    상기 산화물 반도체 타겟은 산화 주석, 산화 갈륨 및 산화 인듐으로 이루어지되,
    상기 산화 주석, 상기 산화 갈륨 및 상기 산화 인듐은 각각 전체 함량 대비 0.2wt%, 0.2wt% 및 0.6wt%인 것을 특징으로 하는 디스플레이 장치.
  6. 다수개의 게이트 라인과 데이터 라인이 교차하여 정의되는 화소 영역에 형성되는 박막 트랜지스터를 구비한 제1 기판; 및
    상기 제1 기판과 합착되고 합착면에 유기 발광 소자를 구비한 제2 기판;
    을 포함하되,
    상기 박막 트랜지스터는 채널 영역을 구비하고 단일상(single phase)을 가지며 산화 주석을 기반으로 하는 물질로 이루어진 산화물 반도체 타겟을 이용한 스퍼터링 공정을 통해 증착된 액티브층을 가지며,
    상기 산화물 반도체 타겟은 산화 주석, 산화 갈륨 및 산화 인듐으로 이루어지되,
    상기 산화 주석, 상기 산화 갈륨 및 상기 산화 인듐은 각각 전체 함량 대비 0.2wt%, 0.2wt% 및 0.6wt%인 것을 특징으로 하는 디스플레이 장치.
  7. 삭제
  8. 제5항 또는 제6항에 있어서,
    상기 제2 기판의 전면에 배치되는 광학필름을 더 포함하는 것을 특징으로 하는 디스플레이 장치.
KR1020120007181A 2012-01-25 2012-01-25 산화물 반도체 타겟, 이를 통해 증착된 액티브층을 갖는 박막 트랜지스터 및 이를 구비하는 디스플레이 장치 Active KR101302481B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120007181A KR101302481B1 (ko) 2012-01-25 2012-01-25 산화물 반도체 타겟, 이를 통해 증착된 액티브층을 갖는 박막 트랜지스터 및 이를 구비하는 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120007181A KR101302481B1 (ko) 2012-01-25 2012-01-25 산화물 반도체 타겟, 이를 통해 증착된 액티브층을 갖는 박막 트랜지스터 및 이를 구비하는 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20130086428A KR20130086428A (ko) 2013-08-02
KR101302481B1 true KR101302481B1 (ko) 2013-09-02

Family

ID=49213676

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120007181A Active KR101302481B1 (ko) 2012-01-25 2012-01-25 산화물 반도체 타겟, 이를 통해 증착된 액티브층을 갖는 박막 트랜지스터 및 이를 구비하는 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR101302481B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070085828A (ko) * 2004-11-10 2007-08-27 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
JP2008280216A (ja) * 2007-05-11 2008-11-20 Idemitsu Kosan Co Ltd Ｉｎ−Ｇａ−Ｚｎ−Ｓｎ系酸化物焼結体、及び物理成膜用ターゲット
US7547591B2 (en) 2004-03-12 2009-06-16 Hewlett-Packard Development Company, L.P. Semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7547591B2 (en) 2004-03-12 2009-06-16 Hewlett-Packard Development Company, L.P. Semiconductor device
KR20070085828A (ko) * 2004-11-10 2007-08-27 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
JP2008280216A (ja) * 2007-05-11 2008-11-20 Idemitsu Kosan Co Ltd Ｉｎ−Ｇａ−Ｚｎ−Ｓｎ系酸化物焼結体、及び物理成膜用ターゲット

Also Published As

Publication number Publication date
KR20130086428A (ko) 2013-08-02

Similar Documents

Publication Publication Date Title
US10692975B2 (en) Thin-film transistor array substrate
JP5368381B2 (ja) 有機発光表示装置及びその製造方法
US8008658B2 (en) Thin film transistor, method of manufacturing the same, and flat panel display device having the same
WO2015119385A1 (ko) 이황화 몰리브덴으로 이루어진 액티브층을 갖는 박막트랜지스터, 그 제조방법 및 이를 구비하는 디스플레이 장치
KR101901251B1 (ko) 산화물 반도체 박막트랜지스터 및 그의 제조 방법
CN103451607B (zh) 氧化物半导体溅射靶、用其制造的薄膜晶体管及其制造方法
KR102091541B1 (ko) 유기 발광 표시 장치의 제조 방법
KR101405257B1 (ko) 산화물 반도체 스퍼터링용 타겟, 및 이를 이용한 박막 트랜지스터 제조방법
KR101302481B1 (ko) 산화물 반도체 타겟, 이를 통해 증착된 액티브층을 갖는 박막 트랜지스터 및 이를 구비하는 디스플레이 장치
KR101325573B1 (ko) 실리콘 및 게르마늄을 함유하는 인듐으로 이루어진 액티브층을 갖는 박막 트랜지스터 및 이를 구비하는 디스플레이 장치
JP7705366B2 (ja) 酸化物半導体スパッタリング用ターゲット及びこれを利用した薄膜トランジスターの製造方法
KR101893992B1 (ko) 5성분계 물질로 이루어진 액티브층을 갖는 박막 트랜지스터 및 이를 구비하는 디스플레이 장치
KR20220170469A (ko) 산화물 반도체 스퍼터링용 타겟 및 이를 이용한 박막 트랜지스터 제조방법
KR101292629B1 (ko) 산화 갈륨 및 게르마늄을 함유하는 산화 인듐으로 이루어진 액티브층을 갖는 박막 트랜지스터 및 이를 구비하는 디스플레이 장치
KR102230653B1 (ko) 박막 트랜지스터 및 그 제조 방법
JP2020161700A (ja) 酸化物半導体装置及び酸化物半導体ターゲット
KR20130029272A (ko) 박막 트랜지스터
JP2012248883A (ja) 酸化物半導体を用いた表示装置及びその製造方法
KR101979013B1 (ko) 유기전기발광표시장치 및 그 제조 방법
KR20120080883A (ko) 박막 트랜지스터 및 그 제조 방법, 박막 트랜지스터를 구비한 평판 표시 장치
KR101292058B1 (ko) 구리배선, 박막 트랜지스터 및 이에 사용되는 확산 방지막 증착용 스퍼터링 타겟
KR20170025248A (ko) 이중층 게이트 절연막을 포함하는 박막 트랜지스터 및 이의 제조방법
KR20140090452A (ko) 산화 갈륨 및 산화 게르마늄을 함유하는 산화 인듐계 스퍼터링 타겟, 이를 이용한 박막 트랜지스터, 및 디스플레이 장치
KR20070044871A (ko) 전계발광 표시패널

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20120125

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20130215

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20130827

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20130827

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20130827

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20160718

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20160718

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20170828

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20170828

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20180820

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20180820

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20190723

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20190723

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20210727

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20220713

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20230628

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20240624

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20250623

Start annual number: 13

End annual number: 13