[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101296665B1 - 6비트 및 8비트 감마 공용 구동회로 및 구동 방법 - Google Patents

6비트 및 8비트 감마 공용 구동회로 및 구동 방법 Download PDF

Info

Publication number
KR101296665B1
KR101296665B1 KR1020100132213A KR20100132213A KR101296665B1 KR 101296665 B1 KR101296665 B1 KR 101296665B1 KR 1020100132213 A KR1020100132213 A KR 1020100132213A KR 20100132213 A KR20100132213 A KR 20100132213A KR 101296665 B1 KR101296665 B1 KR 101296665B1
Authority
KR
South Korea
Prior art keywords
bit
output
signal
data
gamma
Prior art date
Application number
KR1020100132213A
Other languages
English (en)
Other versions
KR20120070768A (ko
Inventor
조창훈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100132213A priority Critical patent/KR101296665B1/ko
Priority to DE102011050272A priority patent/DE102011050272B4/de
Priority to CN201110127002.3A priority patent/CN102568408B/zh
Priority to US13/178,305 priority patent/US9990896B2/en
Publication of KR20120070768A publication Critical patent/KR20120070768A/ko
Application granted granted Critical
Publication of KR101296665B1 publication Critical patent/KR101296665B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Picture Signal Circuits (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 입력 비트 수에 따라 해당 감마 전압을 선택적으로 변경하여 하나의 R-스팅(sting)으로 감마를 공용할 수 있는 6비트 및 8비트 감마 공용 구동회로 및 구동 방법에 관한 것으로, 6비트 및 8비트 감마 공용 구동회로는, 8비트 입력단을 구비하여 6비트 또는 8비트 디지털 데이터를 수신하고, 외부의 비트선택(BSEL) 신호에 따라 상기 입력단으로 입력된 8비트 데이타를 바이패스(by pass)하거나, 입력된 6-비트 데이타에 최하위 2비트에 "00"추가하여 출력하는 감마 선택부; 상기 비트선택(BSEL) 신호에 따라 상기 감마 선택부에서 출력되는 8-비트 데이타 중 상위 6비트 데이타를 합산하여 캐리(carry) 신호 "0 또는 1"를 출력하거나 상기 감마 선택부에서 출력되는 8-비트 데이타를 합산하여 캐리(carry) 신호 "0 또는 1"를 출력하는 합산부; 그리고 상기 합산부에서 출력된 캐리 신호가 "0"이면 해당 R-스트링을 선택하여 상기 감마 선택부에서 출력된 데이타 값에 상응하는 아날로그 신호를 출력하고 상기 합산부에서 출력된 캐리 신호가 "1"이면 R-스트링의 R255에 상응하는 아날로그 신호를 출력하는 D 및 A 변환부를 구비하여 구성된 것이다.

Description

6비트 및 8비트 감마 공용 구동회로 및 구동 방법{6-bit and 8-bit gamma common driving curcuit and method for driving the same}
본 발명은 액정 표시장치에 관한 것으로, 특히 입력 비트 수에 따라 해당 감마 전압을 선택적으로 변경하여 하나의 R-스트링(string)으로 감마를 공용할 수 있는 6비트 및 8비트 감마 공용 구동회로 및 구동 방법에 관한 것이다.
최근, 대두되고 있는 평판 표시장치(Flat Panel Display)로는 액정 표시장치(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 디스플레이 패널(Plasma Display Panel) 및 발광 표시장치(Light Emitting Display) 등이 있다. 이 중 액정 표시장치는 해상도, 컬러표시 및 화질 등이 우수하여 노트북, 데스크 탑 모니터 및 모바일용 단말기에 활발하게 적용되고 있다.
액정 표시장치는 다수의 게이트 라인과 데이타 라인을 구비하여 다수의 화소들이 매트릭스 형태로 배열된 액정 패널과, 액정 패널의 게이트 라인을 구동하는 게이트 드라이버와, 액정 패널의 데이터 라인을 구동하는 데이터 드라이버 등을 포함한다.
액정 패널의 각 화소는 데이터 신호에 따른 액정 배열의 가변으로 광투과율을 조절하는 적, 녹, 청 서브화소의 조합으로 원하는 색을 구현한다. 각 서브화소는 게이트 라인 및 데이터 라인과 접속된 박막 트랜지스터, 박막 트랜지스터와 접속된 액정 커패시터를 구비한다. 액정 커패시터는 박막 트랜지스터를 통해 화소 전극에 공급된 데이터 신호와, 공통 전극에 공급된 공통 전압과의 차전압인 화소 전압을 충전하고 충전된 화소 전압에 따라 액정을 구동하여 광투과율을 조절한다.
데이터 드라이버는 디지털 데이터 신호를 아날로그 데이터 신호로 변환하여 액정 패널의 데이터 라인으로 공급한다. 이를 위하여 데이터 드라이버는 디지털 데이터를 아날로그 신호로 변환하기 위한 디지털-아날로그 컨버터를 구비한다. 디지털-아날로그 컨버터는 다수의 저항이 직렬 접속된 분압회로(R-스트링)와, 상기 분압회로에 의해 분압된 전압들을 디지털 신호에 따라 선택적으로 출력하는 선택 스위치 회로로 구성된다.
그러나, 각 데이타 라인에 데이타 전압을 공급하는 종래의 데이타 드라이버 IC는 입력 비트 수에 따라 각각 저항 스트링을 따로 사용하며, 이에 따라 입력 비트별로 제품이 나누어진다.
도 1은 종래의 6-비트 데이타 드라이버 IC의 입력 비트에 따른 감마 전압 비율 및 R-스트링을 나타낸 것이고, 도 2는 종래의 8-비트 데이타 드라이버 IC의 입력 비트에 따른 감마 전압 비율 및 R-스트링을 나타낸 것이다.
일반적으로 계조란 인간의 시각이 느끼는 빛의 양을 단계적으로 나눈 것을 의미한다. 인간의 시각은 베버의 법칙(Weber's law)에 따라 빛의 밝기에 대해 비선형적으로 반응한다. 이 때문에 채널 당 k bit와 같이 한정된 정보 표현량 내에서 선형적으로 빛의 밝기를 기록하면 사람의 눈으로 보기에는 양이 변할 때 부드럽게 느껴지지 않고 단절되어 보이는 현상이 발생한다. 따라서, 주어진 정보 표현량의 한계 안에서 최적의 화질을 보여주기 위해선 비선형적으로 부호화해야 할 필요가 있다. 이를 위해, 표시패널의 구동 특성과 인간의 시각인지 특성간의 차이를 매칭시켜주는 작업이 수행되게 되는 데, 이를 감마 보정이라 한다. 통상적으로, 감마 보정방법은 표시패널의 특성에 따라 고정된 다수의 감마기준전압 값들을 설정하고, 설정된 감마기준전압 값들을 분압하여 입력 디지털 비디오 데이터 각각의 감마값을 보상한다.
종래의 6-비트 데이타 드라이버 IC는, 도 1에 도시한 바와 같이, 64계조로 입력된 디지탈 데이타를 아날로그 신호로 구동한다. 종래의 8-비트 데이타 드라이버 IC는, 도 2에 도시한 바와 같이, 256계조로 입력된 디지탈 데이타를 아날로그 신호로 구동한다.
즉, 각 데이타 라인에 데이타 전압을 공급하는 종래의 데이타 드라이버 IC는 입력 비트 수에 따라 각각 저항 스트링을 따로 사용하며, 이에 따라 입력 비트별로 제품이 나누어진다.
따라서, 구동 IC별로 사용 가능한 비트 수가 고정되어 있어서, 비트에 따른 칩 공용화가 불가능하였다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 8 비트 R-스트링을 사용하여 입력 비트에 따라 해당 감마 전압을 선택적으로 변경함으로써 6비트 및 8비트 감마 공용 구동회로 및 구동 방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 실시 예에 따른 6비트 및 8비트 감마 공용 구동회로는, 8비트 입력단을 구비하여 6비트 또는 8비트 디지털 데이터를 수신하고, 외부의 비트선택(BSEL) 신호에 따라 상기 입력단으로 입력된 8비트 데이타를 바이패스(by pass)하거나, 입력된 6-비트 데이타에 최하위 2비트에 "00"추가하여 출력하는 감마 선택부; 상기 비트선택(BSEL) 신호에 따라 상기 감마 선택부에서 출력되는 8-비트 데이타 중 상위 6비트 데이타를 합산하여 캐리(carry) 신호 "0 또는 1"를 출력하거나 상기 감마 선택부에서 출력되는 8-비트 데이타를 합산하여 캐리(carry) 신호 "0 또는 1"를 출력하는 합산부; 그리고 상기 합산부에서 출력된 캐리 신호가 "0"이면 해당 R-스트링을 선택하여 상기 감마 선택부에서 출력된 데이타 값에 상응하는 아날로그 신호를 출력하고 상기 합산부에서 출력된 캐리 신호가 "1"이면 R-스트링의 R255에 상응하는 아날로그 신호를 출력하는 D 및 A 변환부를 구비하여 구성됨에 그 특징이 있다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명의 실시 예에 따른 6비트 및 8비트 감마 공용 구동방법은, 8-비트 영상 신호 처리 모드이냐 6-비트 영상 신호 처리 모드이냐에 따라 비트선택(BSEL) 신호를 다르게 설정하는 단계; 상기 비트선택(BSEL) 신호가 8-비트 영상 신호 처리 모드로 설정되면, 입력된 8-비트 영상 데이타에 해당되는 R-스트링을 선택하여 아날로그 신호를 출력하는 단계; 그리고, 상기 비트선택(BSEL) 신호가 6-비트 영상 신호 처리 모드로 설정되면, 입력된 6-비트 영상 데이타에 하위 2비트에 "00"을 추가하여 8-비트 영상 데이타를 변환하고 변환된 8-비트 영상 데이타에 해당되는 R-스트링을 선택하여 아날로그 신호를 출력하는 단계를 포함하여 이루어짐에 그 특징이 있다.
상기 본 발명의 실시 예에 따른 6비트 및 8비트 감마 공용 구동방법에 있어서, 상기 6-비트 영상 신호 처리 모드에서, 입력된 6-비트 영상 데이타가 "111111"일 경우는 R255에 해당하는 R-스트링을 선택하여 아날로그 신호를 출력하는 단계를 더 포함하여 이루어짐에 특징이 있다.
상기와 같은 특징을 갖는 본 발명의 실시 예에 따른 6비트 및 8비트 감마 공용 구동회로 및 구동 방법에 있어서는 다음과 같은 효과가 있다.
즉, 종래에는 구동 IC별로 사용 가능한 비트 수가 고정되어 있기 때문에 입력 비트 수에 따라 각각 R-스트링을 따로 사용하여야 하였지만, 본 발명에서는 8비트 R-스트링을 이용하여 입력되는 6비트 또는 8비트 데이타에 해당하는 감마 전압을 선택적으로 변경할 수 있도록 함으로써, 6비트 및 8비트 공용 구동회로를 구현할 수 있다.
따라서, 부품을 공용화할 수 있을 뿐만아니라, 액정표시패널의 공용화를 기대할 수 있다. 특히 COG 모델의 패널 공용화를 기대할 수 있다.
도 1은 종래의 6-비트 데이타 드라이버 IC의 입력 비트에 따른 감마 전압 비율 및 R-스트링 설명도
도 2는 종래의 8-비트 데이타 드라이버 IC의 입력 비트에 따른 감마 전압 비율 및 R-스트링 설명도
도 3은 본 발명의 실시예에 따른 6비트 및 8비트 감마 공용 구동회로의 구성 블럭도
도 4는 본 발명의 실시예에 따른 6비트 및 8비트 감마 공용 구동회로의 동작 순서도
도 5는 본 발명에 따른 8-비트 데이타 드라이버 IC를 이용하여 6-비트 데이타를 처리하는 방법을 설명하기 위한 설명도
이하, 상기와 같은 특징을 갖는 본 발명의 실시 예에 따른 6비트 및 8비트 감마 공용 구동회로 및 구동 방법을 첨부된 도면을 참조하여 보다 상세하게 설명하면 다음과 같다.
도 3은 본 발명의 실시예에 따른 6비트 및 8비트 감마 공용 구동회로의 구성 블럭도이다.
본 발명의 실시예에 따른 6비트 및 8비트 감마 공용 구동회로는 도 3에 도시한 바와 같이, 8비트 입력단을 구비하여 디지털 데이터를 수신하고, 외부의 비트선택(BSEL) 신호에 따라 상기 비트선택(BSEL) 신호가 8비트 디지탈 데이타임을 나타내면 상기 입력단으로 입력된 8비트 데이타를 바이패스(by pass)하고, 상기 비트선택(BSEL) 신호가 6비트 디지탈 데이타임을 나타내면 입력된 6-비트 데이타에 최하위 2비트에 "00"추가하여 출력하는 감마 선택부(10)와, 상기 비트선택(BSEL) 신호가 6비트 디지탈 데이타임을 나타내면 상기 감마 선택부(10)에서 출력되는 8-비트 데이타 중 상위 6비트 데이타를 합산하여 캐리(carry) 신호 "0 또는 1"를 출력하거나 상기 비트선택(BSEL) 신호가 8비트 디지탈 데이타임을 나타내면 상기 감마 선택부(10)에서 출력되는 8-비트 데이타를 합산하여 캐리(carry) 신호 "0 또는 1"를 출력하는 합산부(20)와, 상기 합산부(20)에서 출력된 캐리 신호가 "0"이면 특별한 동작 없이 해당 R-스트링을 선택하여 상기 감마 선택부(10)에서 출력된 데이타 값에 상응하는 아날로그 신호를 출력하고 상기 합산부(20)에서 출력된 캐리 신호가 "1"이면 R-스트링의 R255에 상응하는 아날로그 신호를 출력하는 D 및 A 변환부(30)를 구비하여 구성된다.
여기서, 상기 감마 선택부(10)는, 상기 비트선택(BSEL) 신호가 6비트 디지탈 데이타임을 나타내면, 입력된 6-비트 데이타에 최하위 2비트에 "00"추가하여 출력하는 쉬프트 레지스터(1)와, 상기 비트선택(BSEL) 신호가 8비트 디지탈 데이타임을 나타내면 상기 입력단으로 입력된 8비트 데이타를 바이패스(by pass)하는 바이 패스부(2)를 구비하여 구성된다.
상기 합산부(20)는, 상기 비트선택(BSEL) 신호가 6비트 디지탈 데이타임을 나타내면 상기 감마 선택부(10)에서 출력되는 8-비트 데이타 중 상위 6비트 데이타를 합산하여 캐리(carry) 신호 "0 또는 1"를 출력하는 제 1 합산기(3)와, 상기 비트선택(BSEL) 신호가 8비트 디지탈 데이타임을 나타내면 상기 감마 선택부(10)에서 출력되는 8-비트 데이타를 합산하여 캐리(carry) 신호 "0 또는 1"를 출력하는 제 2 합산기(4)를 구비하여 구성된다.
상기 D 및 A 변환부(30)는, 상기 합산부(20)에서 출력된 캐리 신호가 "0"이면 특별한 동작 없이 해당 R-스트링을 선택하여 상기 감마 선택부(10)에서 출력된 데이타 값에 상응하는 아날로그 신호를 출력하는 8-비트 D 및 A변환기(5)와, 상기 합산부(20)에서 출력된 캐리 신호가 "1"이면 R-스트링의 R255에 상응하는 아날로그 신호를 출력하는 R255 출력기(6)를 구비하여 구성된다.
이와 같이 구성된 본 발명에 따른 6비트 및 8비트 감마 공용 구동회로의 구동 방법을 설명하면 다음과 같다.
도 4는 본 발명의 실시예에 따른 6비트 및 8비트 감마 공용 구동회로의 동작 순서도이고, 도 5는 본 발명에 따른 8-비트 데이타 드라이버 IC를 이용하여 6-비트 데이타를 처리하는 방법을 설명하기 위한 설명도이다.
먼저, 8-비트 영상 신호 처리 모드일 경우는 상기 비트선택(BSEL) 신호가 "하이(High)"로 설정되고, 6-비트 영상 신호 처리 모드일 경우에는 상기 비트선택(BSEL) 신호가 "로우(Low)"로 설정된다. 그리고, 도 3의 감마 선택부(10)의 8-비트 입력단 중 상위 6비트 입력단에 6-비트 영상 데이타가 입력되도록 영상 데이타 입력 신호선을 연결한다.
이와 같은 상태에서, 비트선택(BSEL) 신호를 확인하여 8-비트 영상 신호 처리 모드인지 6-비트 영상신호 처리 모드 인지를 확인한다.
상기 비트선택(BSEL) 신호가 "하이(High)"로 설정되면(1S), 상기 감마 선택부(10)의 쉬프트 레지스터(1)는 디스에이블되어 동작을 하지 않고 상기 바이 패스부(2)가 동작하여 입력된 8-비트 영상 데이타를 바이 패스한다(2S).
그리고, 상기 합산부(20)에서는 제 2 합산기(4)가 동작하여 8-비트 입력 데이타가 "11111111"일 경우를 제외한 나머지 신호에서는 캐리 신호를 "0"으로 출력하여(4S) 8-비트 D 및 A 변환기가 입력된 데이타에 해당하는 R-스트링을 선택하여 아날로그 신호를 출력한다(5S).
상기 8-비트 입력 데이타가 "11111111"일 경우 상기 제 2 합산기(4)는 캐리 신호를 "1"으로 출력하여(4S) R255 출력기(6)에서 R255에 상응하는 아날로그 신호를 출력하도록 한다(8S). 즉, 8-비트 영상 신호 처리 모드일 경우에는 종래 방법과 동일하게 바이패스하여 입력된 디지탈 영상 데이타를 아날로그 신호로 변환하여 출력한다.
한편, 상기 비트선택(BSEL) 신호가 "로우(High)"로 설정되면(1S), 상기 감마 선택부(10)의 바이 패스부(2)는 디스에이블되어 동작하지 않고, 상기 쉬프트 레지스터(1)가 인에이블되어 입력된 6-비트 영상 데이타를 좌측으로 2비트 쉬프팅하여 최하위 2비트에 "00"을 추가하여 출력한다(6S).
그리고, 도 5에 도시한 바와 같이, 상기 합산부(20)에서는 제 1 합산기(3)가 동작하여 상기 감마 선택부(10)의 쉬프트 레지스터(1)에서 출력된 8-비트 입력 데이타 중 상위 6-비트가 "111111"일 경우를 제외한 나머지 데이타일 때 캐리 신호를 "0"으로 출력하여(7S) 8-비트 D 및 A 변환기가 입력된 데이타에 해당하는 R-스트링을 선택하여 아날로그 신호를 출력한다(5S).
상기 상위 6-비트 데이타가 "111111"일 경우, 도 5에 도시한 바와 같이, 상기 제 1 합산기(3)는 캐리 신호를 "1"으로 출력하여 R255 출력기(6)에서 R255에 상응하는 아날로그 신호를 출력하도록 한다.
여기서, 상기 상위 6-비트 데이타가 "111111"일 경우, R255 출력기(6)에서 R255에 상응하는 아날로그 신호를 출력하도록 하지 않고, 바로 "11111100"의 데이타에 해당되는 R-스트링을 선택하여 아날로그 신호를 출력할 수 있다.
그러나, 이와 같은 경우는 다음과 같은 왜곡이 발생한다.
만약, 상기 캐리 신호에 무관하게, 상기 6-비트 데이타 (111111) 좌측으로 2비트 쉬프팅하여 하위 2비트에 "00"를 추가할 경우, 8-비트 데이타 "11111100"가 된다. 따라서 상기 데이타로 해당 R-스트링을 선택하게 되면, 이는 8-비트 데이타의 R252 계조에 해당되므로 R-스트링에서 감마 비율이 97%가 되어 약 3% 정도의 감마 왜곡이 발생하게 된다.
따라서, 이와 같은 왜곡을 방지하기 위해서, 상기 상위 6-비트 데이타가 "111111"일 경우 R255 계조가 선택되어 감마 비율이 100%가 되도록 한 것이다.
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.
1: 쉬프트 레지스터 2: 바이패스부
3, 4: 합산기 5: D 및 A 변환기
6: R255 출력부 10: 감마 선택부
20: 합산부 30: D 및 A 변환부

Claims (6)

  1. 8비트 입력단을 구비하여 6비트 또는 8비트 디지털 데이터를 수신하고, 외부의 비트선택(BSEL) 신호에 따라 상기 입력단으로 입력된 8비트 데이타를 바이패스(by pass)하거나, 입력된 6-비트 데이타에 최하위 2비트에 "00"추가하여 출력하는 감마 선택부;
    상기 비트선택(BSEL) 신호에 따라 상기 감마 선택부에서 출력되는 8-비트 데이타 중 상위 6비트 데이타를 합산하여 캐리(carry) 신호 "0 또는 1"를 출력하거나 상기 감마 선택부에서 출력되는 8-비트 데이타를 합산하여 캐리(carry) 신호 "0 또는 1"를 출력하는 합산부; 그리고
    상기 합산부에서 출력된 캐리 신호가 "0"이면 해당 R-스트링을 선택하여 상기 감마 선택부에서 출력된 데이타 값에 상응하는 아날로그 신호를 출력하고 상기 합산부에서 출력된 캐리 신호가 "1"이면 R-스트링의 R255에 상응하는 아날로그 신호를 출력하는 D 및 A 변환부를 구비하여 구성됨을 특징으로 하는 6비트 및 8비트 감마 공용 구동회로.
  2. 제 1 항에 있어서,
    상기 감마 선택부는,
    상기 비트선택(BSEL) 신호가 6비트 디지탈 데이타임을 나타내면, 입력된 6-비트 데이타에 최하위 2비트에 "00"추가하여 출력하는 쉬프트 레지스터와,
    상기 비트선택(BSEL) 신호가 8비트 디지탈 데이타임을 나타내면 상기 입력단으로 입력된 8비트 데이타를 바이패스(by pass)하는 바이 패스부를 구비하여 구성됨을 특징으로 하는 6비트 및 8비트 감마 공용 구동회로.
  3. 제 1 항에 있어서,
    상기 합산부는,
    상기 비트선택(BSEL) 신호가 6비트 디지탈 데이타임을 나타내면 상기 감마 선택부에서 출력되는 8-비트 데이타 중 상위 6비트 데이타를 합산하여 캐리(carry) 신호 "0 또는 1"를 출력하는 제 1 합산기와,
    상기 비트선택(BSEL) 신호가 8비트 디지탈 데이타임을 나타내면 상기 감마 선택부에서 출력되는 8-비트 데이타를 합산하여 캐리(carry) 신호 "0 또는 1"를 출력하는 제 2 합산기를 구비하여 구성됨을 특징으로 하는 6비트 및 8비트 감마 공용 구동회로.
  4. 제 1 항에 있어서,
    상기 D 및 A 변환부는,
    상기 합산부에서 출력된 캐리 신호가 "0"이면 특별한 동작 없이 해당 R-스트링을 선택하여 상기 감마 선택부에서 출력된 데이타 값에 상응하는 아날로그 신호를 출력하는 8-비트 D 및 A변환기와,
    상기 합산부에서 출력된 캐리 신호가 "1"이면 R-스트링의 R255에 상응하는 아날로그 신호를 출력하는 R255 출력기를 구비하여 구성됨을 특징으로 하는 6비트 및 8비트 감마 공용 구동회로.
  5. 8-비트 영상 신호 처리 모드이냐 6-비트 영상 신호 처리 모드이냐에 따라 비트선택(BSEL) 신호를 다르게 설정하는 단계;
    상기 비트선택(BSEL) 신호가 8-비트 영상 신호 처리 모드로 설정되면, 입력된 8-비트 영상 데이타에 해당되는 R-스트링을 선택하여 아날로그 신호를 출력하는 단계; 그리고
    상기 비트선택(BSEL) 신호가 6-비트 영상 신호 처리 모드로 설정되면, 입력된 6-비트 영상 데이타에 하위 2비트에 "00"을 추가하여 8-비트 영상 데이타를 변환하고 변환된 8-비트 영상 데이타에 해당되는 R-스트링을 선택하여 아날로그 신호를 출력하는 단계를 포함하여 이루어짐을 특징으로 하는 6비트 및 8비트 감마 공용 구동 방법.
  6. 제 5 항에 있어서,
    상기 6-비트 영상 신호 처리 모드에서, 입력된 6-비트 영상 데이타가 "111111"일 경우는 R255에 해당하는 R-스트링을 선택하여 아날로그 신호를 출력하는 단계를 더 포함하여 이루어짐을 특징으로 하는 6비트 및 8비트 감마 공용 구동 방법.
KR1020100132213A 2010-12-22 2010-12-22 6비트 및 8비트 감마 공용 구동회로 및 구동 방법 KR101296665B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020100132213A KR101296665B1 (ko) 2010-12-22 2010-12-22 6비트 및 8비트 감마 공용 구동회로 및 구동 방법
DE102011050272A DE102011050272B4 (de) 2010-12-22 2011-05-11 6-bit/8-bit-gamma-gemeinsam-ansteuerschaltkreis und verfahren zum betreiben desselben
CN201110127002.3A CN102568408B (zh) 2010-12-22 2011-05-13 6比特/8比特伽玛通用驱动电路及其驱动方法
US13/178,305 US9990896B2 (en) 2010-12-22 2011-07-07 6bit/8bit gamma common driving circuit and method for driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100132213A KR101296665B1 (ko) 2010-12-22 2010-12-22 6비트 및 8비트 감마 공용 구동회로 및 구동 방법

Publications (2)

Publication Number Publication Date
KR20120070768A KR20120070768A (ko) 2012-07-02
KR101296665B1 true KR101296665B1 (ko) 2013-08-14

Family

ID=46316133

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100132213A KR101296665B1 (ko) 2010-12-22 2010-12-22 6비트 및 8비트 감마 공용 구동회로 및 구동 방법

Country Status (4)

Country Link
US (1) US9990896B2 (ko)
KR (1) KR101296665B1 (ko)
CN (1) CN102568408B (ko)
DE (1) DE102011050272B4 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017111236A (ja) * 2015-12-15 2017-06-22 セイコーエプソン株式会社 画像表示装置
TWI810952B (zh) * 2022-05-26 2023-08-01 大陸商北京集創北方科技股份有限公司 可降低資料傳輸量的led顯示驅動晶片、led顯示裝置及資訊處理裝置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004126523A (ja) * 2002-07-31 2004-04-22 Seiko Epson Corp 電子回路、電気光学装置及び電子機器
JP2008170807A (ja) * 2007-01-12 2008-07-24 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020145610A1 (en) * 1999-07-16 2002-10-10 Steve Barilovits Video processing engine overlay filter scaler
US7843474B2 (en) * 2003-12-16 2010-11-30 Lg Display Co., Ltd. Driving apparatus for liquid crystal display
JP4367308B2 (ja) * 2004-10-08 2009-11-18 セイコーエプソン株式会社 表示ドライバ、電気光学装置、電子機器及びガンマ補正方法
US8159512B2 (en) * 2005-05-27 2012-04-17 Chimei Innolux Corporation Method of driving a display
US8189941B2 (en) * 2005-11-30 2012-05-29 Nec Corporation Image processing device, display device, image processing method, and program
US20070299901A1 (en) * 2006-06-21 2007-12-27 Chunghwa Picture Tubes, Ltd. Division unit, image analysis unit and display apparatus using the same
TW200823853A (en) * 2006-11-24 2008-06-01 Novatek Microelectronics Corp Source driving apparatus
KR101065169B1 (ko) 2009-06-09 2011-09-19 주식회사 피플웍스 이중관 구조의 히트 파이프를 이용한 조명장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004126523A (ja) * 2002-07-31 2004-04-22 Seiko Epson Corp 電子回路、電気光学装置及び電子機器
JP2008170807A (ja) * 2007-01-12 2008-07-24 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置

Also Published As

Publication number Publication date
CN102568408A (zh) 2012-07-11
US20120162274A1 (en) 2012-06-28
KR20120070768A (ko) 2012-07-02
DE102011050272A1 (de) 2012-06-28
DE102011050272B4 (de) 2013-10-31
CN102568408B (zh) 2014-10-01
US9990896B2 (en) 2018-06-05

Similar Documents

Publication Publication Date Title
US8854294B2 (en) Circuitry for independent gamma adjustment points
US8390652B2 (en) Drive control circuit and drive control method for color display device
US8232945B2 (en) Gamma voltage generator and control method thereof and liquid crystal display device utilizing the same
US20090066681A1 (en) Digital-to-analog converter including a source driver and display device and method for driving the digital-to-analog converter
US20020163490A1 (en) Liquid crystal display and method for driving the same
US10930228B2 (en) Display driving circuit and driving method thereof, display device
US7012591B2 (en) Apparatus for converting a digital signal to an analog signal for a pixel in a liquid crystal display and method therefor
CN106782277A (zh) 伽马电压产生电路、驱动电路及其显示装置
US7262756B2 (en) Display apparatus
JP2018036619A (ja) タイミングコントローラ及び表示装置
US7312776B2 (en) Apparatus set in a liquid crystal display for executing gamma correction and method thereof
US5859633A (en) Gradation driving circuit of liquid crystal display
KR20130096970A (ko) 액정 표시 장치 및 그 구동 방법
CN106847197B (zh) 电路装置、光电装置以及电子设备
KR101354272B1 (ko) 액정표시장치 및 그 구동 방법
US10546552B2 (en) Data driving circuit and driving method thereof, data driving system and display device
EP1943634B1 (en) A method of driving a display
KR101296665B1 (ko) 6비트 및 8비트 감마 공용 구동회로 및 구동 방법
TWI747557B (zh) 可應用於在顯示模組中進行亮度增強的設備
JP2018041001A (ja) 表示ドライバー、電気光学装置、電子機器及び表示ドライバーの制御方法
JP2019028291A (ja) 表示ドライバー、表示コントローラー、電気光学装置及び電子機器
US6580410B1 (en) Liquid crystal display
KR20080097668A (ko) 소스 드라이버 집적회로 및 이를 구비한 액정 표시 장치
KR101351922B1 (ko) 액정 표시장치 및 그 구동 방법
JP2005244331A (ja) 画像処理装置、画像処理方法、表示装置、および電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190723

Year of fee payment: 7