[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101295027B1 - Ｌｔｃｃ를 이용한 엑스-밴드 갈륨나이트라이드 증폭기 기판 - Google Patents

Ｌｔｃｃ를 이용한 엑스-밴드 갈륨나이트라이드 증폭기 기판 Download PDF

Info

Publication number
KR101295027B1
KR101295027B1 KR1020110144345A KR20110144345A KR101295027B1 KR 101295027 B1 KR101295027 B1 KR 101295027B1 KR 1020110144345 A KR1020110144345 A KR 1020110144345A KR 20110144345 A KR20110144345 A KR 20110144345A KR 101295027 B1 KR101295027 B1 KR 101295027B1
Authority
KR
South Korea
Prior art keywords
capacitor
pattern
impedance matching
amplifier
substrate layer
Prior art date
Application number
KR1020110144345A
Other languages
English (en)
Other versions
KR20130075983A (ko
Inventor
유찬세
김동수
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020110144345A priority Critical patent/KR101295027B1/ko
Publication of KR20130075983A publication Critical patent/KR20130075983A/ko
Application granted granted Critical
Publication of KR101295027B1 publication Critical patent/KR101295027B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)
  • Microwave Amplifiers (AREA)

Abstract

LTCC(Low temperature cofired ceramic) 재료 및 적층 공정을 이용하여 제작된 엑스-밴드 갈륨나이트라이드 증폭기 기판이 개시되어 있다. 증폭기 기판은 LTCC를 이용하여 엑스-밴드 갈륨나이트라이드 증폭기 구현을 위한 기판으로서, 증폭기용 단자들을 형성하기 위한 하나 이상의 증폭기용 단자 패턴을 포함하는 최하위 기판 층; 입력 임피던스 매칭 인덕터 패턴, 입력 임피던스 매칭 커패시터의 형성을 위한 제 1 커패시터 패턴, 출력 임피던스 매칭 인덕터 패턴 및 출력 임피던스 매칭 커패시터를 형성하기 위한 제 2 커패시터 패턴을 포함하는 내부 기판 층; 및 배어 칩을 실장하기 위한 적어도 하나 이상의 배어 칩 실장 패드, 상기 제 1 커패시터 패턴과 함께 상기 입력 임피던스 매칭 커패시터의 형성을 위한 제 3 커패시터 패턴, 및 상기 제 2 커패시터 패턴과 함께 상기 출력 임피던스 매칭 커패시터를 형성하기 위한 제 4 커패시터 패턴을 포함하는 최상위 기판 층을 포함한다.

Description

ＬＴＣＣ를 이용한 엑스-밴드 갈륨나이트라이드 증폭기 기판{Substrate of X-Band GaN Amplifier using Low Temperature Cofired Ceramic}
본 발명은 LTCC(Low temperature cofired ceramic) 재료 및 적층 공정을 이용하여 제작된 엑스-밴드 갈륨나이트라이드 증폭기 기판에 관한 것으로 특히, 베어 칩(bare-chip)을 실장하여 전기적 기생 성분들을 배제할 수 있고, 인덕터, 커패시터, 수동 부품 등을 기판에 내장할 수 있으며, 관통 홀, 비아 홀 등을 용이하게 형성할 수 있는 LTCC를 이용한 엑스-밴드 갈륨나이트라이드 증폭기 기판에 관한 것이다.
최근 군수용으로만 사용되어 오던 10 ㎓ 대역의 엑스-밴드(X-Band)가 민간 용도로 사용될 수 있도록 개방됨에 따라 이 대역에서 동작하는 시스템에 대한 연구 개발이 활성화되고 있다. 그 적용 분야 중 선박용 레이더 시스템이 주목되고 있는데 특히 유럽에서는 개인 선박에까지 레이더 장착이 법적으로 의무화되고 있어 그 수요는 지속적으로 증가할 것으로 예상된다.
도 1은 이러한 엑스-밴드 시스템에서 주로 사용되는 증폭기 회로의 일 예를 나타낸 회로도이다. 도 1에 도시된 바와 같이, 상기 엑스-밴드(Band) 증폭기 회로는 2개의 트랜지스터(101, 102)로 구성되는 2-스테이지(Stage) 구조로 되어 있으며, 입력 매칭 블록(Input Matching Block: 103)과 출력 매칭 블록(Output Matching Block: 104), 그리고 두 트랜지스터들(101, 102) 사이의 매칭을 조절하는 인터스테이지(Interstage) 매칭 단(105)으로 구성된다. 그리고 상기 두 트랜지스터들(101, 102)을 구동하기 위한 DC 바이어스 공급 회로(106, 107)를 또한 포함된다.
상기 엑스-밴드 증폭기 회로를 기반으로 구현된 엑스-밴드 증폭기 기판의 일 예를 도 2에 도시하였다. 통상 저주파 대역의 경우 트랜지스터를 금속 패키지에 패키징하여 사용하게 되는데 엑스-밴드의 경우 패키지의 기생 성분에 의한 특성 저하가 심하기 때문에 이러한 방법을 적용하지 못하고 증폭기 기판에 바로 붙여 사용하게 된다. 이에 주로 사용되는 기판은 세라믹 기반의 알루미나 기판이 사용된다. 도 2에 도시된 바와 같이, 베어칩(Barechip) 형태의 트랜지스터(201)가 알루미나 기판(202)에 실장된다.
상술한 도 2에 도시된 엑스-밴드 증폭기 기판은 크기는 대략 19 mm x 13 mm로 그 면적은 247 ㎟을 차지하고 있다. 또한, 패키지 구조의 기생 성분을 줄이기 위해 금속 패키지를 사용하지 않고 세라믹 기판에 베어칩을 바로 붙이는 공정을 적용하여 이 과정에서 알루미나 기판이 적용되었다.
그러나, 알루미나 기판의 경우 기판의 표면에만 패턴을 형성할 수밖에 없어, 증폭기 회로를 2차원적으로 배열해야 하고 이로 인해, 증폭기를 소형화하는데에 한계가 있다. 이에 알루미나 기판에는 인덕터, 커패시터 등의 수동 부품을 패터닝하여 구현할 수 없기 때문에 패드(Pad) 만을 형성하고 칩 인덕터, 칩 커패시터를 별도로 실장해야 하기 때문에 정확한 용량 제어가 용이하지 않고 칩 부품을 SMT(Surface Mounting Technology) 공정으로 기판에 붙여야 하기 때문에 그 공정 비용이 또한 증가하게 되는 문제가 있다.
또한, 알루미나 기판은 세라믹을 열처리하여 소성한 후 패터닝을 하고 관통 홀(Through hole) 가공 등을 수행해야 하기 때문에 레이저 가공 등을 필요로 하는 등 공정 비용이 증가하게 된다. 또한, 트랜지스터에서 발생하는 열을 효과적으로 방출하기 위해서는 트랜지스터 패드에 관통 홀을 여러 개 형성하여야 하는데 소성 후에 경화된 알루미나 기판에 여러 개의 관통 홀을 형성하는데 있어서 공정 비용이 증가하게 된다.
이에 본 발명은 상술한 사정을 감안하여 창출된 것으로서, 본 발명의 목적은 베어칩을 실장하여 전기적 기생 성분들을 배제할 수 있고, 인덕터, 커패시터 등을 기판에 내장할 수 있으며, 관통 홀, 비아 홀 등을 자유롭게 형성할 수 있어 열 방출 구조 설계가 용이하며, 매칭용 수동 부품들을 내장할 수 있어 증폭기의 크기를 보다 소형화할 수 있는 LTCC를 이용한 엑스-밴드 갈륨나이트라이드 증폭기 기판을 제공하는 것이다.
상기 목적을 실현하기 위한 본 발명에 따른 LTCC를 이용한 엑스-밴드 갈륨나이트라이드 증폭기 기판은 LTCC를 이용하여 엑스-밴드 갈륨나이트라이드 증폭기 구현을 위한 기판으로서, 증폭기용 단자들을 형성하기 위한 하나 이상의 증폭기용 단자 패턴을 포함하는 최하위 기판 층; 입력 임피던스 매칭 인덕터 패턴, 입력 임피던스 매칭 커패시터의 형성을 위한 제 1 커패시터 패턴, 출력 임피던스 매칭 인덕터 패턴 및 출력 임피던스 매칭 커패시터를 형성하기 위한 제 2 커패시터 패턴을 포함하는 내부 기판 층; 및 배어 칩을 실장하기 위한 적어도 하나 이상의 배어 칩 실장 패드, 상기 제 1 커패시터 패턴과 함께 상기 입력 임피던스 매칭 커패시터의 형성을 위한 제 3 커패시터 패턴, 및 상기 제 2 커패시터 패턴과 함께 상기 출력 임피던스 매칭 커패시터를 형성하기 위한 제 4 커패시터 패턴을 포함하는 최상위 기판 층을 포함한다.
상기 내부 기판 층은 인터스테이지 임피던스 매칭 커패시터를 형성하기 위한 제 5 커패시터 패턴을 더 포함하며, 상기 최상위 기판은 상기 제 5 커패시터 패턴과 함께 상기 인터스테이지 임피던스 매칭 커패시터를 형성하기 위한 제 6 커패시터 패턴을 더 포함한다.
상기 인터스테이지 임피던스 매칭 커패시터는 상기 배어 칩 실장 패드들 사이에 형성되며, 상기 최상위 기판 층은 하나 이상의 매칭 튜닝 오픈 스터브 패턴을 더 포함한다.
또한, 상기 적어도 하나 이상의 배어 칩 실장 패드 각각에는 다수의 방열용 비아 홀들이 형성되며, 상기 다수의 방열용 비아 홀들은 최상위 기판 층으로부터 상기 최하위 기판까지 연장되며, 상기 하나 이상의 증폭기용 단자 패턴 각각은 다수의 연결용 비아 홀들을 통해 상기 최상위 기판 층과 연결된다.
본 발명에 따른 LTCC를 이용하여 증폭기 기판은 베어칩을 실장하여 전기적 기생 성분들을 배제할 수 있고, 인덕터, 커패시터 등을 내장할 수 있으며, 관통 홀, 비아 홀 등을 자유롭게 형성할 수 있어 열 방출 구조 설계가 용이하며, 매칭용 수동 부품들을 내장할 수 있어 증폭기의 크기를 보다 소형화할 수 있게 된다.
도 1은 엑스-밴드 시스템에서 주로 사용되는 증폭기 회로의 일 예를 나타낸 회로도이다.
도 2는 도 1에 나타낸 엑스-밴드 증폭기 회로를 기반으로 구현된 엑스-밴드 증폭기 기판의 일 예를 나타낸 도면이다.
도 3은 본 발명의 실시 예에 따른 LTCC를 이용한 엑스-밴드 갈륨나이트라이드 증폭기 기판의 패턴을 나타낸 도면이다.
도 4는 도 3에 도시된 기판의 최상위 기판 층의 패턴을 나타낸 도면이다.
도 5는 도 3에 도시된 기판의 내부 기판 층의 패턴을 나타낸 도면이다.
도 6은 도 3에 도시된 기판의 최하위 기판 층의 패턴을 나타낸 도면이다.
도 7은 도 3 내지 도 6에 의해 구현된 LTCC를 이용한 엑스-밴드 갈륨나이트라이드 증폭기 기판을 나타낸 도면이다.
도 8은 도 7에 나타낸 증폭기의 특성을 나타낸 그래프이다.
이하, 첨부한 도면을 참조하여 본원이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본원의 구현 예 및 실시 예를 상세히 설명한다.
그러나 본원은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 구현 예 및 실시 예에 한정되지 않는다. 그리고 도면에서 본원을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
본원 명세서 전체에서, 어떤 부분이 어떤 구성 요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
본 명세서에서 사용되는 정도의 용어 "약", "실질적으로" 등은 언급된 의미에 고유한 제조 및 물질 허용 오차가 제시될 때 그 수치에서 또는 그 수치에 근접한 의미로 사용되고, 본원의 이해를 돕기 위해 정확하거나 절대적인 수치가 언급된 개시 내용을 비양심적인 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다.
도 3은 본 발명의 실시 예에 따른 LTCC를 이용한 엑스-밴드 갈륨나이트라이드 증폭기 기판의 패턴을 나타낸 도면, 도 4는 도 3에 도시된 기판의 최상위 기판 층의 패턴을 나타낸 도면, 도 5는 도 3에 도시된 기판의 내부 기판 층의 패턴을 나타낸 도면 그리고, 도 6은 도 3에 도시된 기판의 최하위 기판 층의 패턴을 나타낸 도면이다.
도 3 내지 도 6의 기판들은 도 1에 나타난 증폭기 회로를 구현하기 위한 기판들이다.
본 발명에 따른 LTCC를 이용한 엑스-밴드 갈륨나이트라이드 증폭기 기판(300)은 최하위 기판 층(600), 내부 기판 층(500), 및 최상위 기판 층(400)으로 구성된다.
상기 최하위 기판 층(600)은 증폭기용 단자들을 형성하기 위한 하나 이상의 증폭기용 단자 패턴(601)을 포함한다.
상기 내부 기판 층(500)은 입력 임피던스 매칭 인덕터 패턴(501), 입력 임피던스 매칭 커패시터(301)의 형성을 위한 제 1 커패시터 패턴(502), 출력 임피던스 매칭 인덕터 패턴(503) 및 출력 임피던스 매칭 커패시터(302)를 형성하기 위한 제 2 커패시터 패턴(504)을 포함한다.
상기 최상위 기판 층(400)은 베어칩(도시하지 않음)을 실장하기 위한 적어도 하나 이상의 배어 칩 실장 패드(401, 402), 상기 제 1 커패시터 패턴(502)과 함께 상기 입력 임피던스 매칭 커패시터(301)의 형성을 위한 제 3 커패시터 패턴(403), 및 상기 제 2 커패시터 패턴(504)과 함께 상기 출력 임피던스 매칭 커패시터(302)를 형성하기 위한 제 4 커패시터 패턴(404)을 포함한다.
상기 내부 기판 층(500)은 인터스테이지 임피던스 매칭 커패시터(303)를 형성하기 위한 제 5 커패시터 패턴(505)을 더 포함하며, 상기 최상위 기판(400)은 상기 제 5 커패시터 패턴(505)과 함께 상기 인터스테이지 임피던스 매칭 커패시터(303)를 형성하기 위한 제 6 커패시터 패턴(405)을 더 포함한다. 상기 인터스테이지 임피던스 매칭 커패시터(303)는 상기 배어 칩 실장 패드들(401. 402) 사이에 형성된다.
또한, 상기 최상위 기판 층(400)은 하나 이상의 매칭 튜닝 오픈 스터브 패턴(406)을 더 포함한다. 상기 적어도 하나 이상의 배어 칩 실장 패드(401, 402) 각각에는 다수의 방열용 비아 홀들(304)이 형성되며, 상기 다수의 방열용 비아 홀들(304)은 최상위 기판 층(400)으로부터 상기 최하위 기판(600)까지 연장된다.
또한, 상기 하나 이상의 증폭기용 단자 패턴(601) 각각은 다수의 연결용 비아 홀들(305)을 통해 상기 최상위 기판 층(400)과 연결된다.
상술한 바와 같이, 구현된 증폭기를 도 7에 나타나 있다. DC 인가를 위한 일부의 고용량 칩 부품들 외에 매칭에 필요한 수동 부품들이 기판에 모두 내장되어 있기 때문에 별도의 칩 부품이 실장되어 있지 않음을 알 수 있다. 구현된 증폭기 크기는 대략 15 mm x 10 mm이고 그 차지 면적은 150 ㎟인데 종래 기술인 알루미나 기술에 의한 증폭기 크기인 247 ㎟과 비교하면 40%가 감소한 크기이다.
도 7에 나타낸 증폭기의 특성을 도 8에 나타내었다. 도 8에 나타낸 바와 같이, 전력 이득은 16 dB이고 PAE(Power Added Efficiency)는 35 %를 상회한다. 또한, 출력은 43 dBm 즉 2 W이상으로 레이더 용으로 사용되기에 적합한 특성을 나타낸다.
종래 기술과 본 발명에 의한 증폭기 특성이 비교하면, 전력 이득, PAE, 출력등이 모두 상응하는 특성을 나타내었고 이 과정에서 증폭기 크기는 40% 감소하며, 칩 부품 등을 붙이지 않았기 때문에 부품 및 실장 비용, 관통 홀 형성 등의 공정 비용 등을 절감할 수 있게 된다.
이상에서 본 발명을 특정한 바람직한 실시 예에 대하여 도시하고 설명하였으나, 본 발명은 상기한 실시 예에 한정하지 아니하며, 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형이 가능할 것이다.
300: LTCC를 이용한 엑스-밴드 갈륨나이트라이드 증폭기 기판
301: 입력 임피던스 매칭 커패시터
302: 출력 임피던스 매칭 커패시터
303: 인터스테이지 임피던스 매칭 커패시터
304, 305: 비아 홀
400: 최상위 기판 층
401, 402: 베어 칩 실장 패드
406: 매칭 튜닝 오픈 스터브 패턴
500: 내부 기판 층
501: 입력 임피던스 매칭 인덕터 패턴
403, 404, 405, 502, 504, 505: 커패시터 패턴
503: 출력 임피던스 매칭 인덕터 패턴
600: 최하위 기판 층
601: 단자 패턴

Claims (8)

  1. LTCC를 이용하여 엑스-밴드 갈륨나이트라이드 증폭기 구현을 위한 기판으로서,
    증폭기용 단자들을 형성하기 위한 하나 이상의 증폭기용 단자 패턴을 포함하는 최하위 기판 층;
    입력 임피던스 매칭 인덕터 패턴, 입력 임피던스 매칭 커패시터의 형성을 위한 제 1 커패시터 패턴, 출력 임피던스 매칭 인덕터 패턴, 출력 임피던스 매칭 커패시터를 형성하기 위한 제 2 커패시터 패턴 및 인터스테이지 임피던스 매칭 커패시터를 형성하기 위한 제 5 커패시터 패턴을 포함하는 내부 기판 층; 및
    배어 칩을 실장하기 위한 적어도 하나 이상의 배어 칩 실장 패드, 상기 제 1 커패시터 패턴과 함께 상기 입력 임피던스 매칭 커패시터의 형성을 위한 제 3 커패시터 패턴, 및 상기 제 2 커패시터 패턴과 함께 상기 출력 임피던스 매칭 커패시터를 형성하기 위한 제 4 커패시터 패턴을 포함하는 최상위 기판 층을 포함하는
    LTCC를 이용한 엑스-밴드 갈륨나이트라이드 증폭기 기판.
  2. 삭제
  3. 제 1 항에 있어서, 상기 최상위 기판 층은
    상기 제 5 커패시터 패턴과 함께 상기 인터스테이지 임피던스 매칭 커패시터를 형성하기 위한 제 6 커패시터 패턴을 더 포함하는 것을 특징으로 하는
    LTCC를 이용한 엑스-밴드 갈륨나이트라이드 증폭기 기판.
  4. 제 3 항에 있어서, 상기 인터스테이지 임피던스 매칭 커패시터는
    상기 배어 칩 실장 패드들 사이에 형성되는 것을 특징으로 하는
    LTCC를 이용한 엑스-밴드 갈륨나이트라이드 증폭기 기판.
  5. 제 1 항 또는 제 3 항에 있어서, 상기 최상위 기판 층은
    하나 이상의 매칭 튜닝 오픈 스터브 패턴을 더 포함하는 것을 특징으로 하는
    LTCC를 이용한 엑스-밴드 갈륨나이트라이드 증폭기 기판.
  6. 제 1 항에 있어서, 상기 적어도 하나 이상의 배어 칩 실장 패드 각각에는
    다수의 방열용 비아 홀들이 형성되는 것을 특징으로 하는
    LTCC를 이용한 엑스-밴드 갈륨나이트라이드 증폭기 기판.
  7. 제 6 항에 있어서, 상기 다수의 방열용 비아 홀들은
    최상위 기판 층으로부터 상기 최하위 기판 층까지 연장되는 것을 특징으로 하는
    LTCC를 이용한 엑스-밴드 갈륨나이트라이드 증폭기 기판.
  8. 제 1 항에 있어서, 상기 하나 이상의 증폭기용 단자 패턴 각각은
    다수의 연결용 비아 홀들을 통해 상기 최상위 기판 층과 연결되는 것을 특징으로 하는
    LTCC를 이용한 엑스-밴드 갈륨나이트라이드 증폭기 기판.
KR1020110144345A 2011-12-28 2011-12-28 Ｌｔｃｃ를 이용한 엑스-밴드 갈륨나이트라이드 증폭기 기판 KR101295027B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110144345A KR101295027B1 (ko) 2011-12-28 2011-12-28 Ｌｔｃｃ를 이용한 엑스-밴드 갈륨나이트라이드 증폭기 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110144345A KR101295027B1 (ko) 2011-12-28 2011-12-28 Ｌｔｃｃ를 이용한 엑스-밴드 갈륨나이트라이드 증폭기 기판

Publications (2)

Publication Number Publication Date
KR20130075983A KR20130075983A (ko) 2013-07-08
KR101295027B1 true KR101295027B1 (ko) 2013-08-09

Family

ID=48989676

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110144345A KR101295027B1 (ko) 2011-12-28 2011-12-28 Ｌｔｃｃ를 이용한 엑스-밴드 갈륨나이트라이드 증폭기 기판

Country Status (1)

Country Link
KR (1) KR101295027B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5717249A (en) * 1995-04-05 1998-02-10 Matsushita Electronics Corporation RF power amplifying circuit device
KR20060029307A (ko) * 2004-10-01 2006-04-06 엘지이노텍 주식회사 프론트 엔드 모듈
KR20100009847A (ko) * 2008-07-21 2010-01-29 삼성탈레스 주식회사 고주파 전력 증폭기
KR20110101945A (ko) * 2010-03-10 2011-09-16 전자부품연구원 ＬＴＣＣ를 이용한 ＧａＮ 증폭기의 내부 매칭 구조

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5717249A (en) * 1995-04-05 1998-02-10 Matsushita Electronics Corporation RF power amplifying circuit device
KR20060029307A (ko) * 2004-10-01 2006-04-06 엘지이노텍 주식회사 프론트 엔드 모듈
KR20100009847A (ko) * 2008-07-21 2010-01-29 삼성탈레스 주식회사 고주파 전력 증폭기
KR20110101945A (ko) * 2010-03-10 2011-09-16 전자부품연구원 ＬＴＣＣ를 이용한 ＧａＮ 증폭기의 내부 매칭 구조

Also Published As

Publication number Publication date
KR20130075983A (ko) 2013-07-08

Similar Documents

Publication Publication Date Title
EP3337037B1 (en) Doherty amplifiers and amplifier modules with shunt inductance circuits that affect transmission line length between carrier and peaking amplifier outputs
US11223326B2 (en) Multiple-stage power amplifiers implemented with multiple semiconductor technologies
US10250197B1 (en) Multiple-stage power amplifiers implemented with multiple semiconductor technologies
US9337797B2 (en) High frequency module
CN108206677B (zh) 用于具有增强视频带宽的rf功率放大器的多基带终端组件
WO2017200561A1 (en) High-power amplifier package
JP2023519739A (ja) 受動素子を含む多層の無線周波数（ｒｆ）集積回路素子
JP2022104789A (ja) 前面インターポーザ端子とモジュールを通じる熱散逸構造とを有する回路モジュール
JP4313759B2 (ja) 分布型電力増幅器のためのハイブリッド構造
US20080001281A1 (en) Power amplifier module
US8203399B2 (en) Transformer capable of removing harmonic components
KR101295027B1 (ko) Ｌｔｃｃ를 이용한 엑스-밴드 갈륨나이트라이드 증폭기 기판
JP2004297455A (ja) 高周波モジュール
KR101127093B1 (ko) Ｌｔｃｃ를 이용한 고출력 증폭기의 내부 정합 회로 및 결합기 구조
KR101995229B1 (ko) 내부 정합형 고출력 증폭기
US20230136967A1 (en) Monolithic microwave integrated circuit device with internal decoupling capacitor
JP2005340713A (ja) マルチチップモジュール
CN1685607A (zh) 高频功率放大器模块
KR20100023225A (ko) 멀티 칩 모듈 패키지
JPH10308471A (ja) 混成集積回路装置およびその製造方法
KR20090100916A (ko) 고 신뢰성 다층 기판 및 그의 제조 방법
JP2005166980A (ja) 多層基板とこれを用いた電子部品及び高周波スイッチモジュール
JP2007036786A (ja) 高周波電力増幅装置
US20210111117A1 (en) Power Flat No-lead Package
KR20070023990A (ko) 열방출 특성이 향상된 다중 칩 모듈

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170508

Year of fee payment: 4

R401 Registration of restoration
FPAY Annual fee payment

Payment date: 20170804

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180627

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190805

Year of fee payment: 7