KR101243793B1 - 평판 표시장치 및 그의 검사방법 - Google Patents
평판 표시장치 및 그의 검사방법 Download PDFInfo
- Publication number
- KR101243793B1 KR101243793B1 KR1020060058220A KR20060058220A KR101243793B1 KR 101243793 B1 KR101243793 B1 KR 101243793B1 KR 1020060058220 A KR1020060058220 A KR 1020060058220A KR 20060058220 A KR20060058220 A KR 20060058220A KR 101243793 B1 KR101243793 B1 KR 101243793B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- data
- line
- substrate
- detection
- Prior art date
Links
- 238000007689 inspection Methods 0.000 title claims abstract description 23
- 238000000034 method Methods 0.000 title claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 230000007547 defect Effects 0.000 claims abstract description 26
- 230000005856 abnormality Effects 0.000 claims abstract description 8
- 238000001514 detection method Methods 0.000 claims description 82
- 230000002950 deficient Effects 0.000 abstract description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 4
- 210000004027 cell Anatomy 0.000 description 3
- 210000002858 crystal cell Anatomy 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/1306—Details
- G02F1/1309—Repairing; Testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136254—Checking; Testing
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Geometry (AREA)
- Mathematical Physics (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 표시패널의 라인 불량 검사의 정확성을 향상시킴과 아울러 검사 시간을 단축할 수 있도록 한 평판 표시장치 및 그의 검사방법에 관한 것이다.
본 발명에 따른 평판 표시장치는 기판에 서로 교차하도록 형성된 복수의 데이터 라인 및 복수의 게이트 라인을 포함하는 표시부와, 적어도 2개 단위의 데이터 라인에 접속되도록 상기 기판에 형성되어 접속된 데이터 라인의 라인불량을 검출하는 제 1 검출부와, 적어도 2개 단위의 게이트 라인에 접속되도록 상기 기판에 형성되어 접속된 게이트 라인의 라인불량을 검출하는 제 2 검출부를 포함하여 구성되는 것을 특징으로 한다.
이러한 구성에 의하여 본 발명은 데이터 라인 및 게이트 라인 각각에 접속된 배타적 논리합 게이트를 이용하여 각 라인의 라인 불량 유무를 검출함으로써 표시패널의 라인 불량 검사의 정확성을 향상시킴과 아울러 검사 시간을 단축할 수 있다. 또한, 본 발명은 인접한 데이터 패드에 접속된 배타적 논리합 게이트를 이용하여 테스트 신호의 이상 유무를 검출함으로써 테스트 신호를 공급하는 데이터 드라이버 집적회로의 불량 및 불량 위치를 검출할 수 있다.
검사, 테스트 신호, 배타적 논리합, 데이터 패드, 게이트 패드
Description
도 1은 본 발명의 제 1 실시 예에 따른 평판 표시장치를 개략적으로 나타내는 평면도.
도 2는 도 1에 도시된 제 1 검출부를 나타내는 회로도.
도 3은 도 1에 도시된 제 2 검출부를 나타내는 회로도.
도 4는 본 발명의 제 1 실시 예에 따른 평판 표시장치의 다른 실시 예를 개략적으로 나타내는 평면도.
도 5는 본 발명의 제 2 실시 예에 따른 평판 표시장치를 개략적으로 나타내는 평면도.
도 6은 도 5에 도시된 제 1 검출부를 나타내는 회로도.
도 7은 도 1에 도시된 제 2 검출부를 나타내는 회로도.
도 8은 본 발명의 제 2 실시 예에 따른 평판 표시장치의 다른 실시 예를 개략적으로 나타내는 평면도.
< 도면의 주요 부분에 대한 부호설명 >
2 : 기판 10 : 표시부
20 : 데이터 패드부 30 : 게이트 패드부
40 : 제 2 검출 패드부 42 : 제 2 검출부
50 : 제 1 검출 패드부 52 : 제 1 검출부
본 발명은 평판 표시장치에 관한 것으로, 특히 표시패널의 라인 불량 검사의 정확성을 향상시킴과 아울러 검사 시간을 단축할 수 있도록 한 평판 표시장치 및 그의 검사방법에 관한 것이다.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 대두되고 있다. 이러한 평판 표시장치로는 액정 표시장치(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 표시 패널(Plasma Display Panel) 및 발광 표시장치(Light Emitting Display) 등이 있다.
액정 표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이러한 액정 표시장치는 서로 대향하여 합착된 하부 어레이 기판 및 상부 어레이 기판과, 두 기판 사이에서 셀갭을 일정하게 유지시키기 위한 스페이서와, 스페이서에 의해 마련된 액정공간에 채워진 액정을 구비한다.
상부 어레이 기판은 컬러 구현을 위한 컬러필터 및 빛샘 방지를 위한 블랙 매트릭스와, 액정셀들에 공통적으로 기준전압을 공급하는 공통전극과, 그들 위에 액정 배향을 위해 도포된 상부 배향막으로 구성된다.
하부 어레이 기판은 게이트라인들 및 데이터라인들과, 그 게이트라인들과 데이터라인들의 교차부마다 형성된 박막 트랜지스터(Thin Film Transistor ; 이하 "TFT"라 함)와, 액정셀 단위로 형성되어 TFT에 접속된 화소전극과, 그들 위에 액정 배향을 위해 도포된 하부 배향막 등으로 구성된다.
이러한, 하부 어레이 기판과 상부 어레이 기판을 별도로 제작하여 합착한 다음 액정을 형성하여 액정 표시패널을 완성하게 된다.
한편, 하부 어레이 기판은 제조공정 후에 신호 라인들의 단락, 개방과 같은 신호 라인 불량과 TFT의 불량여부를 검출하기 위하여 검사 과정을 거치게 된다.
일반적으로 검사 공정에서는 드라이버 집적회로 또는 별도의 테스트 패턴 생성부로부터의 테스트 패턴을 액정 표시패널의 각 신호라인에 공급하여 테스트 화상을 표시한 후 작업자의 육안으로 테스트 화상을 확인하게 된다.
이러한, 육안 검사는 작업자에 따라 달라질 수 있으며 검사 시간이 증가하는 문제점이 있으며, 표시패널 상의 신호라인 불량인지 드라이버 집적회로의 불량을 판별할 수 없는 문제점이 있다.
따라서 상기와 같은 문제점을 해결하기 위하여, 본 발명은 표시패널의 라인 불량 검사의 정확성을 향상시킴과 아울러 검사 시간을 단축할 수 있도록 한 평판 표시장치 및 그의 검사방법을 제공하는데 있다.
또한, 본 발명은 드라이브 집적회로의 불량 유무를 확인할 수 있도록 한 평판 표시장치 및 그의 검사방법을 제공하는데 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 실시 예에 따른 평판 표시장치는 기판에 서로 교차하도록 형성된 복수의 데이터 라인 및 복수의 게이트 라인을 포함하는 표시부와, 적어도 2개 단위의 데이터 라인에 접속되도록 상기 기판에 형성되어 접속된 데이터 라인의 라인불량을 검출하는 제 1 검출부와, 적어도 2개 단위의 게이트 라인에 접속되도록 상기 기판에 형성되어 접속된 게이트 라인의 라인불량을 검출하는 제 2 검출부를 포함하여 구성되는 것을 특징으로 한다.
본 발명의 실시 예에 따른 평판 표시장치의 검사방법은 기판에 서로 교차하도록 형성된 복수의 데이터 라인 및 복수의 게이트 라인을 포함하는 표시부의 검사방법에 있어서, 상기 각 게이트 라인에 게이트 신호를 공급함과 동시에 상기 각 데이터 라인에 테스트 신호를 공급하는 단계와, 적어도 2개 단위의 데이터 라인에 공급되는 상기 테스트 신호를 논리 연산하여 상기 데이터 라인의 라인불량을 검출하는 단계와, 적어도 2개 단위의 게이트 라인에 공급되는 상기 게이트 신호를 논리 연산하여 상기 게이트 라인의 라인불량을 검출하는 단계를 포함하여 이루어진 것을 특징으로 한다.
이하에서, 첨부된 도면 및 실시 예를 통해 본 발명의 실시 예를 구체적으로 살펴보면 다음과 같다.
도 1은 본 발명의 제 1 실시 예에 따른 평판 표시장치를 개략적으로 나타내는 평면도이다.
도 1을 참조하면, 본 발명의 제 1 실시 예에 따른 평판 표시장치는 기판(2) 에 서로 교차하도록 형성된 복수의 데이터 라인(DL) 및 복수의 게이트 라인(GL)을 포함하는 표시부(10)와, 2개 단위의 데이터 라인(DL)에 접속되도록 기판(2)에 형성되어 접속된 데이터 라인(DL)의 라인불량을 검출하는 제 1 검출부(52)와, 2개 단위의 게이트 라인(DL)에 접속되도록 기판(2)의 타측에 형성되어 접속된 게이트 라인(GL)의 라인불량을 검출하는 제 2 검출부(42)와, 기판(2)의 상측에 형성되어 m개의 데이터 라인(DL)에 접속되는 복수의 데이터 패드부(20)와, 기판(2)의 일측에 형성되어 n개의 게이트 라인(GL)의 일측에 접속되는 복수의 게이트 패드부(30)와, 기판(2)의 일측에 형성되어 제 1 검출부(52)로부터의 제 1 검출신호를 외부로 출력하는 제 1 검출 패드부(50)와, 기판(2)의 상측에 형성되어 제 2 검출부(42)로부터의 제 2 검출신호를 외부로 출력하는 제 2 검출 패드부(40)를 포함하여 구성된다.
복수의 데이터 라인(DL)은 기판(2)의 표시부(10)에 제 1 방향으로 일정 간격을 가지도록 나란하게 형성된다.
복수의 게이트 라인(GL)은 기판(2)의 표시부(10)에 제 1 방향과 교차하는 일정 간격을 가지도록 나란하게 형성된다.
복수의 데이터 라인(DL)과 복수의 게이트 라인(GL)의 교차에 의해 정의되는 영역에는 도시하지 않은 화소셀이 형성된다. 이러한, 화소셀에는 게이트 라인(GL)에 공급되는 게이트 신호에 따라 데이터 라인(DL)으로부터의 데이터 신호가 공급된다.
복수의 데이터 패드부(20)는 m개의 데이터 라인(DL)의 일측에 접속되는 m개의 데이터 패드로 구성된다. 이러한, 데이터 패드 각각은 도시하지 않은 데이터 드라이버 집적회로에 접속되어 데이터 드라이버 집적회로로부터의 데이터 신호를 해당 데이터 라인(DL)으로 공급한다.
복수의 게이트 패드부(30)는 n개의 게이트 라인(GL)의 일측에 접속되는 n개의 게이트 패드로 구성된다. 이러한, 게이트 패드 각각은 도시하지 않은 게이트 드라이버 집적회로에 접속되어 게이트 드라이버 집적회로로부터의 게이트 신호를 게이트 라인(GL)으로 공급한다.
제 1 검출부(52)는 도 2에 도시된 바와 같이 인접한 2개의 데이터 라인(DLi, DLi+1)의 타측에 접속되는 복수의 배타적 논리합 게이트로 구성된다.
이러한, 복수의 배타적 논리합 게이트 각각은 인접한 2개의 데이터 라인(DLi, DLi+1)에 공급되는 테스트 신호를 배타적 논리합(XOR) 연산하여 2개의 데이터 라인(DLi, DLi+1)에 공급되는 테스트 신호가 다른 경우에는 하이 상태의 제 1 검출신호(DDSi)를 생성하고, 그렇지 않을 경우에는 로우 상태의 제 1 검출신호(DDSi)를 생성한다.
제 1 검출 패드부(50)는 제 1 검출부(52)의 각 배타적 논리합 게이트에 접속되는 복수의 제 1 검출 패드로 구성된다. 이러한, 복수의 제 1 검출 패드 각각은 제 1 검출부(52)의 각 배타적 논리합 게이트로부터 공급되는 제 1 검출신호(DDSi)를 외부로 출력한다.
제 2 검출부(42)는 도 3에 도시된 바와 같이 인접한 2개의 게이트 라인(GLj, GLj+1)의 타측에 접속되는 복수의 배타적 논리합 게이트로 구성된다.
이러한, 복수의 배타적 논리합 게이트 각각은 인접한 2개의 게이트 라 인(GLj, GLj+1)에 공급되는 게이트 신호를 배타적 논리합(XOR) 연산하여 2개의 게이트 라인(GLj, GLj+1)에 공급되는 게이트 신호가 다른 경우에는 하이 상태의 제 2 검출신호(GDSj)를 생성하고, 그렇지 않을 경우에는 로우 상태의 제 2 검출신호(GDSj)를 생성한다.
제 2 검출 패드부(40)는 제 2 검출부(52)의 각 배타적 논리합 게이트에 접속되는 복수의 제 2 검출 패드로 구성된다. 이러한, 복수의 제 2 검출 패드 각각은 제 2 검출부(42)의 각 배타적 논리합 게이트로부터 공급되는 제 2 검출신호(GDSj)를 외부로 출력한다.
이와 같은, 본 발명의 제 1 실시 예에 따른 평판 표시장치 및 그의 검사방법은 복수의 게이트 패드부(30)의 각 게이트 패드에 게이트 신호를 동시에 공급하거나 순차적으로 공급한다. 그리고, 게이트 신호와 동기되도록 복수의 데이터 패드부(20)의 각 데이터 패드에 테스트 신호를 공급한다.
이에 따라, 제 1 검출부(52)의 각 배타적 논리합 게이트는 인접한 2개의 데이터 라인(DLi, DLi+1)에 공급되는 테스트 신호를 배타적 논리합 연산하여 제 1 검출신호(DDSi)를 생성한다. 그리고, 제 1 검출부(52)에 의해 생성되는 제 1 검출신호(DDSi)는 제 1 검출 패드부(50)를 통해 외부의 제어부 또는 모니터링부에 공급되어 작업자가 인지할 수 있도록 표시된다.
또한, 제 2 검출부(42)의 각 배타적 논리합 게이트는 인접한 2개의 게이트 라인(GLj, GLj+1)에 공급되는 게이트 신호를 배타적 논리합 연산하여 제 2 검출신호(GDSj)를 생성한다. 그리고, 제 2 검출부(42)에 의해 생성되는 제 2 검출신 호(GDSj)는 제 2 검출 패드부(40)를 통해 외부의 제어부 또는 모니터링부에 공급되어 작업자가 인지할 수 있도록 표시된다.
이와 같은, 본 발명의 제 1 실시 예에 따른 평판 표시장치 및 그의 검사방법은 데이터 라인 및 게이트 라인 각각에 접속된 배타적 논리합 게이트를 이용하여 각 라인(DL, GL)의 라인 불량 유무를 검출함으로써 표시패널의 라인 불량 검사의 정확성을 향상시킴과 아울러 검사 시간을 단축할 수 있다.
한편, 본 발명의 제 1 실시 예에 따른 평판 표시장치는 도 4에 도시된 바와 같이 인접한 2개의 데이터 패드에 접속되도록 기판(2)의 상측에 형성되어 접속된 데이터 패드에 공급되는 테스트 신호의 이상 유무를 검출하는 제 3 검출부(62)와, 기판(2)의 상측에 형성되어 제 3 검출부(62)로부터의 제 3 검출신호를 외부로 출력하는 제 3 검출 패드부(60)를 포함하여 구성된다.
제 3 검출부(62)는 인접한 2개의 데이터 패드에 접속되는 복수의 배타적 논리합 게이트로 구성된다.
이러한, 복수의 배타적 논리합 게이트 각각은 인접한 2개의 데이터 패드에 공급되는 테스트 신호를 배타적 논리합(XOR) 연산하여 2개의 데이터 패드에 공급되는 테스트 신호가 다른 경우에는 하이 상태의 제 3 검출신호를 생성하고, 그렇지 않을 경우에는 로우 상태의 제 3 검출신호를 생성한다.
제 3 검출 패드부(60)는 제 3 검출부(62)의 각 배타적 논리합 게이트에 접속되는 복수의 제 3 검출 패드로 구성된다. 이러한, 복수의 제 3 검출 패드 각각은 제 3 검출부(62)의 각 배타적 논리합 게이트로부터 공급되는 제 3 검출신호를 외부 로 출력한다.
이와 같은 제 3 검출부(62)는 인접한 데이터 패드에 접속된 배타적 논리합 게이트를 이용하여 테스트 신호의 이상 유무를 검출함으로써 테스트 신호를 공급하는 데이터 드라이버 집적회로의 불량 및 불량 위치를 검출할 수 있다.
도 5는 본 발명의 제 2 실시 예에 따른 평판 표시장치를 개략적으로 나타내는 평면도이다.
도 5를 참조하면, 본 발명의 제 2 실시 예에 따른 평판 표시장치는 서로 교차하도록 형성된 복수의 데이터 라인(DL) 및 복수의 게이트 라인(GL)을 포함하는 표시부(10)와, 6개 단위의 데이터 라인(DL)에 접속되도록 기판(2)에 형성되어 접속된 데이터 라인(DL)의 라인불량을 검출하는 제 1 검출부(152)와, 6개 단위의 게이트 라인(DL)에 접속되도록 기판(2)의 타측에 형성되어 접속된 게이트 라인(GL)의 라인불량을 검출하는 제 2 검출부(142)와, 기판(2)의 상측에 형성되어 m개의 데이터 라인(DL)에 접속되는 복수의 데이터 패드부(20)와, 기판(2)의 일측에 형성되어 n개의 게이트 라인(GL)의 일측에 접속되는 복수의 게이트 패드부(30)와, 기판(2)의 일측에 형성되어 제 1 검출부(152)로부터의 제 1 검출신호를 외부로 출력하는 제 1 검출 패드부(50)와, 기판(2)의 상측에 형성되어 제 2 검출부(142)로부터의 제 2 검출신호를 외부로 출력하는 제 2 검출 패드부(40)를 포함하여 구성된다.
이러한, 본 발명의 제 2 실시 예에 따른 평판 표시장치는 제 1 및 제 2 검출부(152, 142)를 제외하고는 상술한 본 발명의 제 1 실시 예와 동일한 구성으로 갖는다. 이에 따라, 제 1 및 제 2 검출부(152, 142)를 제외한 다른 구성에 대한 설 명은 상술한 설명으로 대신하기로 한다.
제 1 검출부(152)는 도 6에 도시된 바와 같이 인접한 6개의 데이터 라인(DLi 내지 DLi+5)의 타측에 접속되는 복수의 배타적 논리합 게이트로 구성된다.
이러한, 복수의 배타적 논리합 게이트 각각은 인접한 6개의 데이터 라인(DLi 내지 DLi+5)에 공급되는 테스트 신호를 배타적 논리합(XOR) 연산하여 6개의 데이터 라인(DLi 내지 DLi+5)에 공급되는 테스트 신호가 다른 경우에는 하이 상태의 제 1 검출신호(DDSi)를 생성하고, 그렇지 않을 경우에는 로우 상태의 제 1 검출신호(DDSi)를 생성한다.
제 2 검출부(142)는 도 7에 도시된 바와 같이 인접한 6개의 게이트 라인(GLj 내지 GLj+5)의 타측에 접속되는 복수의 배타적 논리합 게이트로 구성된다.
이러한, 복수의 배타적 논리합 게이트 각각은 인접한 6개의 게이트 라인(GLj 내지 GLj+5)에 공급되는 게이트 신호를 배타적 논리합(XOR) 연산하여 6개의 게이트 라인(GLj 내지 GLj+5)에 공급되는 게이트 신호가 다른 경우에는 하이 상태의 제 2 검출신호(GDSj)를 생성하고, 그렇지 않을 경우에는 로우 상태의 제 2 검출신호(GDSj)를 생성한다.
한편, 본 발명의 제 2 실시 예에 따른 평판 표시장치는 도 8에 도시된 바와 같이 인접한 6개의 데이터 패드에 접속되도록 기판(2)의 상측에 형성되어 접속된 데이터 패드에 공급되는 테스트 신호의 이상 유무를 검출하는 제 3 검출부(162)와, 기판(2)의 상측에 형성되어 제 3 검출부(162)로부터의 제 3 검출신호를 외부로 출력하는 제 3 검출 패드부(160)를 포함하여 구성된다.
제 3 검출부(162)는 인접한 6개의 데이터 패드에 접속되는 복수의 배타적 논리합 게이트로 구성된다.
이러한, 복수의 배타적 논리합 게이트 각각은 인접한 6개의 데이터 패드에 공급되는 테스트 신호를 배타적 논리합(XOR) 연산하여 6개의 데이터 패드에 공급되는 테스트 신호가 다른 경우에는 하이 상태의 제 3 검출신호를 생성하고, 그렇지 않을 경우에는 로우 상태의 제 3 검출신호를 생성한다.
제 3 검출 패드부(160)는 제 3 검출부(162)의 각 배타적 논리합 게이트에 접속되는 복수의 제 3 검출 패드로 구성된다. 이러한, 복수의 제 3 검출 패드 각각은 제 3 검출부(162)의 각 배타적 논리합 게이트로부터 공급되는 제 3 검출신호를 외부로 출력한다.
이와 같은 제 3 검출부(162)는 인접한 데이터 패드에 접속된 배타적 논리합 게이트를 이용하여 테스트 신호의 이상 유무를 검출함으로써 테스트 신호를 공급하는 데이터 드라이버 집적회로의 불량 및 불량 위치를 검출할 수 있다.
한편, 이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같은 본 발명의 실시 예에 따른 평판 표시장치 및 그의 검사방법은 데이터 라인 및 게이트 라인 각각에 접속된 배타적 논리합 게이트를 이용하여 각 라인의 라인 불량 유무를 검출함으로써 표시패널의 라인 불량 검사의 정확성을 향상시킴과 아울러 검사 시간을 단축할 수 있다.
또한, 본 발명은 인접한 데이터 패드에 접속된 배타적 논리합 게이트를 이용하여 데이터 패드에 공급되는 테스트 신호의 이상 유무를 검출함으로써 테스트 신호를 공급하는 데이터 드라이버 집적회로의 불량 및 불량 위치를 검출할 수 있다.
Claims (9)
- 기판에 서로 교차하도록 형성된 복수의 데이터 라인 및 복수의 게이트 라인을 포함하는 표시부와,적어도 2개 단위의 데이터 라인에 접속되도록 상기 기판에 형성되어 접속된 데이터 라인의 라인불량을 검출하는 제 1 검출부와,적어도 2개 단위의 게이트 라인에 접속되도록 상기 기판에 형성되어 접속된 게이트 라인의 라인불량을 검출하는 제 2 검출부를 포함하며,상기 제 1 검출부는 상기 적어도 2개의 인접한 데이터 라인에 접속되는 복수의 배타적 논리합 게이트를 포함하여 구성되며,상기 제 2 검출부는 상기 적어도 2개의 인접한 게이트 라인에 접속되는 복수의 배타적 논리합 게이트를 포함하여 구성되는 것을 특징으로 하는 평판 표시장치.
- 제 1 항에 있어서,상기 기판에 형성되어 m개의 데이터 라인에 접속되는 복수의 데이터 패드부와,상기 기판에 형성되어 n개의 게이트 라인에 접속되는 복수의 게이트 패드부와,상기 기판에 형성되어 상기 제 1 검출부로부터의 검출신호를 외부로 출력하는 제 1 검출 패드부와,상기 기판에 형성되어 상기 제 2 검출부로부터의 검출신호를 외부로 출력하는 제 2 검출 패드부를 더 포함하여 구성되는 것을 특징으로 하는 평판 표시장치.
- 삭제
- 삭제
- 제 2 항에 있어서,적어도 2개의 인접한 데이터 패드에 접속되도록 상기 기판에 형성되어 접속된 데이터 패드에 공급되는 테스트 신호의 이상 유무를 검출하는 제 3 검출부를 더 포함하여 구성되는 것을 특징으로 하는 평판 표시장치.
- 제 5 항에 있어서,상기 기판에 형성되어 상기 제 3 검출부로부터의 검출신호를 외부로 출력하는 제 3 검출 패드부를 더 포함하여 구성되는 것을 특징으로 하는 평판 표시장치.
- 기판에 서로 교차하도록 형성된 복수의 데이터 라인 및 복수의 게이트 라인을 포함하는 표시부의 검사방법에 있어서,상기 각 게이트 라인에 게이트 신호를 공급함과 동시에 상기 각 데이터 라인 에 테스트 신호를 공급하는 단계와,적어도 2개 단위의 데이터 라인에 공급되는 상기 테스트 신호를 논리 연산하여 상기 데이터 라인의 라인불량을 검출하는 단계와,적어도 2개 단위의 게이트 라인에 공급되는 상기 게이트 신호를 논리 연산하여 상기 게이트 라인의 라인불량을 검출하는 단계를 포함하여 이루어진 것을 특징으로 하는 평판 표시장치의 검사방법.
- 제 7 항에 있어서,상기 테스트 신호를 상기 복수의 데이터 라인 각각에 접속된 복수의 데이터 패드를 통해 상기 각 데이터 라인에 공급되며,적어도 2개의 인접한 데이터 패드에 공급되는 테스트 신호를 논리 연산하여 상기 테스트 신호의 이상 유무를 검출하는 단계를 더 포함하여 이루어진 것을 특징으로 하는 평판 표시장치의 검사방법.
- 제 7 항 또는 제 8 항에 있어서,상기 논리 연산은 배타적 논리합 연산인 것을 특징으로 하는 평판 표시장치의 검사방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060058220A KR101243793B1 (ko) | 2006-06-27 | 2006-06-27 | 평판 표시장치 및 그의 검사방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060058220A KR101243793B1 (ko) | 2006-06-27 | 2006-06-27 | 평판 표시장치 및 그의 검사방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080000417A KR20080000417A (ko) | 2008-01-02 |
| KR101243793B1 true KR101243793B1 (ko) | 2013-03-18 |
Family
ID=39212736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060058220A KR101243793B1 (ko) | 2006-06-27 | 2006-06-27 | 평판 표시장치 및 그의 검사방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101243793B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10482802B2 (en) | 2016-07-29 | 2019-11-19 | Samsung Display Co., Ltd. | Display apparatus having a shift driving mode and method of testing the same |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8638276B2 (en) | 2008-07-10 | 2014-01-28 | Samsung Display Co., Ltd. | Organic light emitting display and method for driving the same |
| KR100962921B1 (ko) | 2008-11-07 | 2010-06-10 | 삼성모바일디스플레이주식회사 | 유기전계발광표시장치 |
| CN102708771B (zh) * | 2012-05-14 | 2015-04-15 | 京东方科技集团股份有限公司 | 一种阵列基板及其制造方法、显示装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07146323A (ja) * | 1993-11-22 | 1995-06-06 | Inter Tec:Kk | 液晶表示器用ガラス基板の検査方法及び検査装置 |
-
2006
- 2006-06-27 KR KR1020060058220A patent/KR101243793B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07146323A (ja) * | 1993-11-22 | 1995-06-06 | Inter Tec:Kk | 液晶表示器用ガラス基板の検査方法及び検査装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10482802B2 (en) | 2016-07-29 | 2019-11-19 | Samsung Display Co., Ltd. | Display apparatus having a shift driving mode and method of testing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080000417A (ko) | 2008-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100416344C (zh) | 主动元件阵列基板、液晶显示面板与两者的检测方法 | |
| CN109891313B (zh) | 液晶显示装置和故障检查方法 | |
| JP5624743B2 (ja) | スイッチ制御ユニット、液晶セル組立後検査装置と方法 | |
| CN101231439B (zh) | 显示面板、检查该显示面板的方法及其制造方法 | |
| JP5709457B2 (ja) | 液晶表示装置および液晶表示装置の検査方法 | |
| US10310653B2 (en) | Display panel with touch pads and test signal lines | |
| US8975905B2 (en) | Display apparatus with reduced number of test lines for array test process and method of testing the same | |
| US20100066383A1 (en) | Array substrate and defect-detecting method thereof | |
| US20140203835A1 (en) | Thin film transistor substrate, method of inspecting the same, and display device including the same | |
| US20070030408A1 (en) | Liquid crystal display panel, thin film transistor array substrate and detection methods therefor | |
| US8508111B1 (en) | Display panel and method for inspecting thereof | |
| JP2007183527A (ja) | 能動素子配列基板、液晶表示パネル及びその検査方法 | |
| KR101304415B1 (ko) | 표시 장치 | |
| KR101243793B1 (ko) | 평판 표시장치 및 그의 검사방법 | |
| KR101271525B1 (ko) | 액정표시장치용 어레이 기판 | |
| KR20110032328A (ko) | 액정표시장치 | |
| TWI240083B (en) | Method of inspecting array substrate and array substrate inspecting apparatus | |
| US20200342807A1 (en) | Active-matrix organic light emitting diode (amoled) panel cell testing circuit and method for repairing data lines via same | |
| KR101174156B1 (ko) | 평판 표시장치 | |
| JP2009103872A (ja) | アクティブマトリクス基板及び液晶表示装置、並びにアクティブマトリクス基板の製造方法 | |
| US20060097744A1 (en) | Apparatus and method for inspecting thin film transistor active matrix substrate | |
| JP2009237025A (ja) | 電気光学装置の検査方法及び製造方法 | |
| KR100771906B1 (ko) | 액정 표시패널의 검사 장비 | |
| JP2001296507A (ja) | 表示装置用電極基板及びそのテスト方法 | |
| KR101157248B1 (ko) | 액정표시장치의 ｍｐｓ 검사배선 구조 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20060627 |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20110613 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20060627 Comment text: Patent Application |
|
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20120827 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20130218 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20130308 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20130311 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| FPAY | Annual fee payment |
Payment date: 20160226 Year of fee payment: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20160226 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20170215 Start annual number: 5 End annual number: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20180213 Year of fee payment: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20180213 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20190215 Start annual number: 7 End annual number: 7 |