KR101240326B1 - 시분할 멀티플렉스 신호들을 스위칭하기 위한 분할 및 재조립（ｓａｒ）기능을 구비한 확장가능 네트워크 소자 - Google Patents

Abstract

수송 네트워크에서 시분할 멀티플렉스 신호들을 스위칭하여 적정한 장비 비용으로 더 큰 용량을 가능하게 하는 네트워크 소자를 제공하기 위해서, 상기 네트워크 소자는 다수의 입력 포트들(I, IO1 ~ IO8), 다수의 출력 포트들(O; IO1 ~ IO8), 및 입력 및 출력 포트들(IO1 ~ IO8)을 상호접속하는 스위치 패브릭(SF; 58)을 구비한다. 스위칭 패브릭(SF; 58)은 셀들의 셀 헤더들에 포함된 어드레스들에 기초하여 고정 길이 셀들을 스위치하도록 구성된 하나 이상의 스위치 모듈들(SE1 ~ SEn)을 포함하는 셀 기반 스위치이다. 입력 포트들(I)은 입력 시분할 멀티플렉스 신호를 고정-길이 셀들로 분할하고 각 셀에 어드레스 정보를 할당하기 위한 분할 디바이스(11)를 포함한다. 출력 포트들(O)은 스위치 패브릭(SF; 58)으로부터 수신된 셀들을 출력 시분할 멀티플렉스 신호로 재조립 하기 위한 재조립 디바이스(14)를 포함한다. 어드레스 정보는 패브릭 어드레스(H1, H2) 및 TDM 어드레스(P0, P1)를 포함한다. 스위치 패브릭은 패브릭 어드레스(H1, H2)에 따라 셀들을 대응하는 출력 포트(O)에 스위치하며, 재조립 디바이스(14)는 TDM 어드레스(P0, P1)에 따라 셀들을 재조립한다.

Description

시분할 멀티플렉스 신호들을 스위칭하기 위한 분할 및 재조립（ＳＡＲ）기능을 구비한 확장가능 네트워크 소자{SCALABLE NETWORK ELEMENT WITH SEGMANTATION AND REASSEMBLY (SAR) FUNCTIONALITY FOR SWITCHING TIME DIVISION MULTIPLEX SIGNALS}

본 발명은 전기통신 분야에 관한 것으로, 특히 수송 네트워크에서 시분할 멀티플렉스 신호들을 스위칭하기 위한 네트워크 소자 및 관계된 방법에 관한 것이다.

WO03/013061은 패킷들이 동일 길이 셀들로 분할되고 출력 포트를 결정하고 출력측에서 패킷을 적합하게 재조립하기 위해 스위치 패브릭에 의해 사용되는 각각의 셀에 어드레스 정보가 추가되는, 패킷 서비스들을 위한 스위칭 시스템을 기술한다.

WO93/05596은 비동기 전송 모드 네트워크에서 반응 혼잡 제어를 기술한다. 분할 통신 유닛(segmentation communication unit)은 ATM 네트워크를 통한 송신을 위해 패킷들을 복수의 채널들에 대해 동시에 복수의 셀들로 분할한다. 재조립 통신 유닛은 복수의 채널들에 대해 동시에 ATM 네트워크로부터 수신된 셀들을 재조립한다. 분할 및 재조립을 위해서 파이프라인식 처리 유닛들이 채용된다.

미국특허 7,286,566은 라우터 내 라인 카드 상에서 혹은 패킷 또는 셀 스위칭을 위한 스위치 각각 사용하기 위한 복수-서비스 분할 및 재조립 집적회로를 기술한다.

패킷 스위칭 서비스들이 현재 증가 추세에 있지만, 최근에 수송 네트워크들은 주로, 일정 레이트 수송 신호들이 시분할 멀티플렉스된 서브-레이트 신호들을 수송하는 SDH(Synchronous Digital Hierarchy)와 같은 회로 스위칭 기술에 여전히 의존하고 있다. 페이로드 신호들은 SDH에서는 가상 콘테이너들이라 하는 멀티플렉스 유닛들에 맵핑된다. 멀티플렉스 유닛은 네트워크를 통한 단대단 경로를 나타내며, 네트워크에서 접속들은 이 경로를 따라 모든 연이은 수송 프레임들에서 동일 상대적 위치에 있는 대응하는 멀티플렉스 유닛을 반영구적으로 스위치하도록 네트워크 소자들을 구성함으로써 확립된다.

네트워크 소자들은 예를 들면 추가/삭제되는 멀티플렉서들 및 디지털 교차접속들이다. 이러한 네트워크 소자들은 I/O (입력/출력) 포트들 및 I/O 포트들을 상호접속하는 스위치 매트릭스를 포함한다. 네트워크에서 경로들을 확립하기 위해 멀티플렉스 유닛들의 레벨에서 수행될 필요가 있는 스위치 기능은 공간 및 시간 영역 둘 다에서, 즉 서로 다른 I/O 포트들 간에 그리고 서로 다른 시간슬롯 위치들 간에 스위칭을 포함한다. 전형적으로, 수송 신호들은 입력 포트에서 재타이밍(retiming)되고 정렬되며 스위치 기능은 이 정렬된 신호의 시간슬롯들 상에서 사전에 구성된 상호접속 맵에 따라 한 공통되는 시스템 클럭과 동기하여 수행된다.

미국특허 6,714,537는 접속 테이블에 따라 입력포트와 출력포트 간에 접속들을 스위치하도록 정적으로 구성된 스위치 매트릭스를 포함하는 SONET 네트워크를 위한 스위치 소자를 기술한다. 제 1 구성에서 제 2 구성으로 신속히 스위치될 수 있게 하기 위해서, 스위치 소자는 2개의 테이블들을 갖는데, 스위치 매트릭스는 제 1 테이블에 저장된 현재의 스위치 구성 데이터에 따라 구성된 상태에 있고 반면 스위치 구성 업데이트 데이터는 다른 테이블에 공급된다.

최근에 네트워크들에서 점점 더 증가하는 트래픽 수요에 따라, 상당수의 트래픽 신호들을 한번에 스위칭할 수 있는 네트워크 소자들에 대한 필요성이 존재한다. 한편으로, 네트워크 소자들은 저렴하고 콤팩트할 것이며 저 파워 소비를 가질 것이다.

최근에 네트워크 소자들은 I/O 및 스위칭 기능들을 위한 전용 집적회로들을 사용하여 구성된다. 반도체 기술이 전형적으로 각 기술 세대마다 더 높은 집적도를 가능하게 하고 있지만, 더 큰 용량 및 집적화를 향한 네트워크 소자의 발전은 이의 집적회로들을 완전히 재설계할 것을 요구한다. 이러한 네트워크 소자들은 적정 수량들로만 제조되는 매우 특별화된 장비이기 때문에, 이러한 재설계는 실질적으로 높은 장비 비용들의 원인이 된다.

그러므로, 본 발명의 목적은 수송 네트워크에서 시분할 멀티플렉스 신호들을 스위칭하여 적정한 장비 비용으로 더 큰 용량을 가능하게 하는 네트워크 소자 및 관계된 방법을 제공하는 것이다.

이하 나타나는 이들 및 다른 목적들은 다수의 입력 포트들, 다수의 출력 포트들, 및 입력 포트들과 출력 포트들를 상호접속하는 스위치 패브릭을 포함하는 시분할 멀티플렉스 신호들을 스위칭하기 위한 네트워크 소자에 의해 달성된다. 스위칭 패브릭은 셀들의 셀 헤더들에 포함된 어드레스들에 기초하여 고정 길이 셀들을 스위치하도록 구성된 하나 이상의 스위치 모듈들을 포함하는 셀 기반 스위치이다. 입력 포트들은 입력 시분할 멀티플렉스 신호를 고정-길이 셀들로 분할하고 각 셀에 어드레스 정보를 할당하기 위한 분할 디바이스를 포함한다. 출력 포트들은 스위치 패브릭으로부터 수신된 셀들을 출력 시분할 멀티플렉스 신호로 재조립 하기 위한 재조립 디바이스를 포함한다. 어드레스 정보는 패브릭 어드레스 및 TDM 어드레스를 포함한다. 스위치 패브릭은 패브릭 어드레스에 따라 셀들을 대응하는 출력 포트에 스위치하며, 재조립 디바이스는 TDM 어드레스에 따라 셀들을 재조립한다.

본 발명의 바람직한 실시예들이 동반된 도면들을 참조하여 기술될 것이다.

도 1은 셀-기반 스위치 패브릭을 사용한 네트워크 소자의 아키텍처를 도시한 도면.
도 2는 도 1의 네트워크 소자에서 내부 신호 구조를 도시한 도면.
도 3은 도 1의 네트워크 소자에서 사용되는 셀 구조를 도시한 도면.
도 4는 4 레인 폭의 병렬 인터페이스에 걸쳐 송신되는 셀 구조를 도시한 도면.
도 5는 도 1의 네트워크에서 사용되는 라인 카드의 블록도.
도 6은 도 3의 셀 구조의 변형예를 도시한 도면.
도 7은 도 6에 도시된 셀 구조를 갖는 셀들로 STS-1 복수 프레임의 분할을 도시한 도면.
도 8은 도 1로부터 네트워크 소자의 제어기 및 이의 기능의 상세도.

네트워크 소자의 실시예가 도 1에 도시되었다. 이것은 다수의 입력 포트들 및 출력 포트들을 포함한다. 간단하게 하기 위해서, 하나의 입력 포트(I)만이 도시되었고 하나의 출력 포트(O)만이 도시되었다. 입력 포트들 및 출력 포트들은 라인 카드들(TIO) 상에 배치된다. 라인 카드들은 수신기 기능(RX) 및 송신기 기능들(TX)을 포함한다. 도면에서, 한 수신기 기능(RX-TIO) 및 한 송신기 기능(TX-TIO)만이 도시되었다. 그러나, 실제 응용에서 네트워크 소자는 바람직한 실시예에서 예를 들면 32 라인 카드들과 같이 다수의 라인 카드들을 구비하는 것이 명백할 것이다. 또한, 각각의 라인 카드는 하나 이상의 입력 및 대응하는 출력 포트들을 수용할 수 있다. 바람직한 실시예에서, 각각의 라인 카드는 10Gb/s TDM 신호들을 위해 8개의 입력 포트들과 8개의 대응하는 출력 포트들을 갖는다. 총합하여 이것은 2.5 Tb/s 까지의 시스템 용량을 추가할 것이다.

라인 카드들은 다수의 스위치 모듈들(SE1 ~ SEn)로부터 구성된 스위치 패브릭(SF)에 접속된다. 이들 모듈들(SE1 ~ SEn)은 고정된 크기의 셀 스위칭을 지원하는 풀-듀플렉스 스위칭 용량을 가진 자체-경로설정 스위치 소자들이다. 이러한 스위치 모듈들은 시중에 시판되고 있으며 전형적으로 이더넷 트래픽 또는 이외 다른 종류의 패킷 스위치 트래픽의 스위칭을 위해 사용된다. 이러한 스위치 모듈들은 비교적 대량으로 생산된 규격 부품들이다. TDM 응용을 위해 이들 디바이스들의 재사용은 염가로 가장 높은 수준의 집적도로 최신의 기술을 사용하여 큰 네트워크 소자들을 구축할 수 있게 한다.

2.5 Tb/s의 시스템 용량을 가진 바람직한 실시예에서, 스위치 패브릭(SF)은 5개의 패브릭 카드들 상에 배치된 20개의 스위치 모듈들과, 이에 더하여, 장비 보호 목적을 위해 3개의 패브릭 보드들 상에 배치된 추가로 12개의 스위치 모듈들을 포함한다. 각각의 스위치 모듈은 6.25 Gb/s의 64 x 64 라인들의 스위치 용량을 갖고 있다. 이러한 선택 및 크기는 단지 예이고 필요에 따라 그리고 부품들이 가용할 때 확장될 수도 있음을 알 것이다.

라인 카드들(TIO)은 TDM 프레이머(framer)(10), 분할 및 재조립(SAR) 기능(11)을 위한 모듈, 및 매트릭스 어댑터(MA)(12)를 포함한다. 수신 방향에서(입력측), TDM 프레이머(10)는 수신되는 수송 신호들의 수송 오버헤드를 종료한다. 또한, 프레이머는 수신된 신호들에 대한 재타이밍 및 정렬 기능을 수행한다. SAR 모듈(11)은 수신된 TDM 신호에서 시간슬롯들로부터 멀티플렉스 유닛들을 추출하고 이들을 셀 형식으로 변환한다. 또한, SAR 모듈은 이하 설명되는 바와 같이 어드레스 정보를 포함하는 셀 헤더를 각각의 셀에 삽입한다. 매트릭스 어댑터(12)는 셀들을 스위치 패브릭(SF)의 스위치 소자들(SE1 ~ SEn)에 분배하고 스케쥴링 및 트래픽 정형(shaping)을 위한 트래픽 관리자를 포함한다. 이러한 매트릭스 어댑터들은 이더넷 또는 패킷 스위칭 응용들에서 사용하기 위해 시중에 시판되고 있다.

또한, 네트워크 소자는 TDM 규격 제어기(TDM shelf controller; TSC)를 포함하며, 이를 통해서 라인 카드들은 이하 상세히 설명되는 바와 같이 구성될 수 있다. 또한, 규격 제어기는 TDM 프레이머에 종료된 오버헤드 정보를 수신한다.

라인 카드(TIO-TX)의 송신측(출력측)이 도 1의 우측에 도시되었다. 송신 방향에서, 매트릭스 어댑터(13)는 스위치 매트릭스(SM)로부터 셀들을 수신하고, 이들을 정렬하며 이들을 SAR 모듈(14)에 공급한다. SAR 모듈은 수신된 셀들로부터 유용한 데이터를 추출하고 이들을 멀티플렉스 유닛들로 재조립한다. TDM 프레이머(15)는 멀티플렉스 유닛들을 계속된 송신을 위해 새로 생성된 TDM 프레임들에 맵핑한다.

설명된 바와 같이, 도 1에서 신호 흐름은 좌측에서 우측이다. 동일 길이의 프레임들로 구성된 TDM 라인 신호가 입력 포트(I)에서 수신된다. 실시예에서, 라인 신호는 10 Gbit/s의 용량을 가진 STM64 신호일 수 있다. STM64 프레임은 64 고차원(high order) 멀티플렉스 유닛들(VC-4)을 포함한다. 대안적으로, 4 x STM16 또는 16 x STM4 또는 이들의 조합의 멀티플렉스된 라인 신호가 사용될 수 있다. 또한, SONET 상당 STS-192가 동등하게 라인 신호로서 사용될 수 있다. 어쨌든, 스위칭 입도(granularity)는 1/3 STM1에 상응하는 STS-1으로서 선택된다. 즉, 그러나, 프레임 처리 동안 내부 스위칭 엔티티만이 스위칭에 앞서 행해지므로, 예를 들어 STM1은 3개의 독립적인 STS-1으로서 스위치될 수 있다. 실제 프레임 처리는 TDM 프레이머(10)에 의해 행해지며, 이것은 STM64 프레임들의 섹션 오버헤드를 종료하고 이들의 AU 포인터들을 처리한다.

신호 구조가 도 2에 개략적으로 도시되었다. TDM 프레이머(10)의 출력은 여전히 프레임들로 구성되어 있지만 국부적인 클럭에 동기화되어 있고 추출된 프레임 헤더(섹션 오버헤드)를 가진 연속한 비트스트림이다. 멀티플렉스 유닛들은 각 프레임 내에 고정된 시간슬롯들에서 발견될 것이다. SAR 모듈(11)은 시간슬롯들로부터 멀티플렉스 유닛들을 추출하고 비트스트림을 6OB 페이로드 셀들로 분할함으로써 멀티플렉스 유닛들을 셀 형식으로 변환한다. SAR 모듈(11)의 출력은 6OB 페이로드, 4B 어드레스 오버헤드, 및 프레이밍과 CRC 바이트를 포함하는 추가의 8B 셀 헤더를 가진 셀 형식을 갖는다. 바람직한 실시예에서, 10G 이더넷 응용들용으로 널리 보급된 칩간(inter-chip) 또는 백플레인 형식인 수정된 XAUI 인터페이스(XAUI는 "10 기가비트 부착 유닛 인터페이스"를 나타낸다)가 사용된다. SAR(11)와 MA(12) 간에 XAUI 인터페이스는 4 레인들(lane)의 폭을 가진 병렬 인터페이스이다. 4개의 병렬 레인들에 걸친 셀 바이트의 분배가 도 4에 도시되었다. 8 바이트 XAUI 셀 헤더는 셀의 끝에 위치되고 셀의 끝을 결정하는 CRC(순환 용장 체크) 및 프레이밍(/K/,/T/) 바이트를 포함한다. XAUI 또는 이의 수정들은 칩간 인터페이스에 대한 단지 한 가능성이며 그외 다른 셀 기반의 인터페이스 형식들이 똑같이 사용될 수도 있을 것임을 알 것이다.

MA(12, 13)와 스위치 패브릭(SF) 간에 인터페이스는 추가적으로 송신측 MA(13)에서 셀들의 순서를 관리하는 타임스탬프를 포함하는 9 바이트 셀 헤더를 가진 전용 인터페이스이다.

도 3에 상세히 나타낸 4B 어드레스 필드는 2B 패브릭 헤더 및 2B TDM 헤더를 포함한다. 패브릭 헤더는 스위치 패브릭에 의해 조사된다. 이것은 셀이 가고 있는 출력 포트를 나타내는 어드레스를 포함한다. 각각의 라인 카드는 8 출력 포트들을 갖고 있기 때문에, 패브릭 헤더는 목적지 MA를 나타내는 11비트와 이 목적지 MA에 의해 서비스되는 출력 포트를 나타내는 4 비트를 포함한다. 제 1 비트는 이하 더 상세히 설명되는 바와 같이 멀티캐스트 접속들로부터 유니캐스트를 구별하기 위해 사용된다. 유니캐스트 접속들의 경우에, 이 비트는 '0'으로 설정된다.

TDM 헤더는 송신측 SAR 모듈에 의해 조사되고 16 비트 출력 식별자를 포함한다. 최하위 8 비트(P1)는 셀이 속하는 시간슬롯를 나타낸다. 실시예에서 네트워크 소자는 STS-1(동기적 수송 신호 레벨 1)의 입도로 스위치하기 때문에, 1OG 출력 신호(STM64 또는 STS-192)에는 192개의 시간슬롯들이 있다. 따라서, 이들을 어드레스하는 데에는 8 비트이면 충분하다(2⁸ = 256). 최상위 8 비트(PO)는 10G 신호를 식별하며, 셀 페이로드가 맵핑될 필요가 있는 시간슬롯이 이에 속한다. 이것은 패브릭 헤더(H1, H2)의 정보의 관점에서 보면 장황한 것으로 보이지만 시스템에서 신호를 분명하게 식별하기 위해서 예를 들면 보호 스위칭을 위해 멀티캐스트 접속들이 수반될 때는 유용하다.

도 1의 네트워크 소자를 위한 라인 카드(50)가 도 5에 도시되었다. 이것은 광섬유 링크들을 접속하기 위한 8개의 I/O 포트들(IO1 ~ IO8)을 포함한다. 각각의 I/O 포트(IO1 ~ IO8)는 직렬 인터페이스와 병렬 인터페이스 간에 데이터를 각각의 방향으로 변환하는 직렬화기/역직렬화기(Serdes)에 접속된 E/O 변환기(전기/광학)가 장치된다. 라인 카드(50)는 2개의 프레이머 회로들(51a, 51b)을 더 포함하며, 각각의 프레이머 회로(51a, 51b)는 4개의 I/O 포트들을 관할하고 4 x 10G의 용량을 갖는다. 2개의 프레이머 회로들(51a, 51b) 각각은 40G의 용량을 가진 SAR 모듈(52a, 52b)에 접속되고, 2개의 SAR 모듈들(52a, 52b) 각각은 MA(53a, 53b)에 접속된다. 2개의 MA들(53a, 53b) 각각은 4 레인 폭의 인터페이스를 통해 스위치 패브릭(58)에 접속된다. 라인 카드의 모든 기능들은 양방향이며 수신 및 송신 기능을 포함하는 것에 유의한다. 개략적으로 도시된 외부 광섬유 접속들뿐만 아니라 라인 카드(50) 상의 상호접속들은 바람직하게는 두 송신 방향들을 위해 서로 구별되는 물리적 접속들로서 구현된다.

라인 카드(50)는 허브 회로(54)를 통해 2개의 프레이머 회로들(51a, 51b) 및 SAR 모듈들(52a, 52b)에 접속되는 카드 제어기(55)를 더 포함한다. 허브(54)는 브리지로서 작용하고 서로 다른 유형의 칩 인터페이스들을 상호접속한다. 카드 제어기(55)는 제어기(TSC)에 대한 LAN 인터페이스(GE LAN)를 구비한다(도 1 참조). 허브(54)는 직렬 인터페이스(SRIO) 및 멀티플렉스된 TDM 인터페이스와 같은 추가의 외부 인터페이스들을 제공한다. 제어 인터페이스로서 라인 카드 상의 집적된 회로들과 허브(54) 간의 인터페이스는 콤팩트한 PCI 인터페이스(cPCI) 기능을 한다.

프레이머 회로들(51a, 51b)은 수신된 라인 신호들의 섹션 오버헤드를 종료하고 제어 바이트를 허브(54)를 통해 카드 제어기(55)에 보낸다. 카드 제어기(55)는 라인 카드를 관리하고 구성한다. 그러나, 규격 제어기(TSC)가 허브(54)의 외부 인터페이스를 통해 직접 프레이머 및 SAR 모듈들을 관리하고 구성하며 따라서 라인 카드가 별도의 카드 제어기 없이 구현될 수 있게 카드 제어기(55)의 기능들을 인수할 수 있는 것도 가능하다.

SAR은 수신된 TDM 신호로부터 시간슬롯들을 셀들로 분할하며 패브릭 및 TDM 어드레스들을 할당한다. 이들은 직접 카드 제어기(55) 또는(TSC)에 의해 구성되었다. MA는 이더넷 디바이스들을 위한 표준 부품이며, 셀 기반 스위치 패브릭(58)과 공조하여, 수신된 셀들을 4개의 목적지 인터페이스 비트들에 따라 적합한 출력 포트에 분배하는 송신측 MA에 상호접속 기능을 제공한다. 따라서 수신 및 송신 방향들로 MA들 및 스위치 패브릭(SF)은 3 스테이지 스위치 매트릭스로서 간주될 수 있다. 시스템 용량에 따라 이러한 스위치 매트릭스는 3 이상의 스테이지를 가질 수 있음을 알 것이다.

도 6은 셀 헤더의 형식에 관한 개선을 도시한 것이다. 이것은 추가의 헤더 바이트(P2)를 포함한다. 또한, 바이트(P3)는 페이로드 바이트로서 혹은 헤더 확장으로서 사용될 수 있다. 바이트(P2)는 출력 동기화를 위한 4비트와, 복수 프레임에서 셀 수를 나타내는 4비트를 갖는다. 분할은 500 ㎲의 복수 프레임들, 즉 4개의 연속한 STS-1 프레임들로 수행된다.

도 5에서 알 수 있는 바와 같이, STS-1 수송 셀 형식은 셀 헤더를 위한 명목상 5 바이트 및 페이로드를 위한 59 바이트를 제공하나, 6 바이트의 확장된 헤더와 58 페이로드 바이트를 가진 STS-1 셀 수송 내에 몇개의 셀들이 있다. 오버헤드 열들(columns) 1, 2, 3을 포함하는 완전한 STS-1 프레임들은 STS-1 셀 수송의 페이로드 섹션들에 걸쳐 수송된다. STS-1 셀 수송은 복수 프레임 구조를 가지며, 여기에서 복수 프레임 내에 맨 첫번째 셀은 항시, 고정된 셀 위치(P4)에 STS1 프레임의 시작부분을 수송한다. 이 셀은 셀 헤더의 출력 동기 섹션 내에 마커에 의해 표시된다. STS-1 셀 수송 내에 복수 프레임의 누적 간격의 지속기간은 500 ㎲이다. 이 시간간격 동안에 4 x 810 바이트 = 3240 바이트가 도 7에 도시된 바와 같이 수송될 수 있다.

한 입력포트에서 한 출력 포트로 시간 및 공간 영역에서 TDM 서브-신호들을 스위치할 수 있게 하는 앞에서 설명된 어드레스 메커니즘에 더하여, 실시예의 네트워크는 하나 이상의 출력 포트들에 한 입력신호를 보내는 능력을 추가로 제공한다. 이러한 접속들을 멀티캐스트 접속들이라고 한다. 이를 위해서, 패브릭 헤더(H1, H2)는 15 비트 멀티캐스트 어드레스로 대체되고, 패브릭 모듈들(SE1 ~ SEn) 및 MA들은 어떤 한 멀티캐스트 어드레스를 적합한 출력 포트들에 전달하는 셀들을 스위치하도록 구성된다. 이러한 멀티캐스트 접속들은 입력신호가 리던던트 링크들에 걸쳐 보내질 필요가 있는 보호 스위칭을 위해 주로 사용된다. 멀티캐스트 접속의 경우에, 패브릭 헤더의 첫 번째 비트는 '1'로 설정된다.

멀티캐스트 스위칭의 예를 사용하여 도 8에 도시된 바와 같은 제어기의 기능 및 설계가 더 상세히 설명될 것이다. 제어기(TSC)는 집신기 모듈(81), 보호 관리자(82), 및 데이터 플레인 제어기 또는 네트워크 관리 장치와 통신을 위한 통신 제어기(86)를 포함한다. 이들 모듈들은 바람직하게는 FPGA들(field gate programmable arrays)로서 구현된다. 보호 관리자(82)는 보호 제어 블록(83), 접속성 맵 블록(84), 및 네트워크 소자에서 실제 구성 및 스위치 기능들의 관리를 수행하는 패브릭 관리자(85)를 포함한다.

수신측 라인 카드에서, 프레이머(10)는 섹션 오버헤드를 종료하고 이로부터 제어 바이트를 추출한다. 프레이머는 가상 콘테이너(VC)당 알람 및 상태 정보 뿐만 아니라 라인 및 섹션 알람들을 검출하고, 자동 보호 스위칭(APS) 바이트(K1, K2)를 추출하고, 성능 모니터링(PM)을 위한 프리미티브들(primitives)을 결정한다. 이들 정보는 허브(54)의 TDM 인터페이스를 통해 제어기(TSC)에 보내지고 집신기 모듈(81)에 의해 모든 라인 카드들로부터 수집된다. 보호 제어 블록(83)은 이들 데이터를 평가하고, 장애 혹은 신호 열화의 경우에 언제 보호 스위칭이 수행될 필요가 있는지를 판정하고, 이에 따라 블록(84)의 접속성 맵을 구성한다. 새로운 접속들을 설정하거나 현존의 접속을 단절하라는 접속/단절 요청들이 통신 제어기(86)에 수신되고, 통신 제어기(86)는 이에 따라 블록(84)의 접속 맵을 구성한다. 접속성 맵(84)은 다음의 방법으로 패브릭 관리자(85)에 의해 구현된다: 임의의 종류의 접속들(유니캐스트 및 멀티캐스트)에 대해서, 패브릭 관리자는 수신측 SAR 모듈(11)을 STS-1당 접속 태그들로 구성하는데, 즉 각각의 특정 STS-1에 대해 셀당 어느 어드레스들을 사용할지를 구성한다.

스위치 패브릭은 자체 경로설정(self-routing)하며 셀 순서를 유지하기 때문에, 멀티캐스트 접속들만이 패브릭 관리자를 통해 구성될 필요가 있다. 이것은 이에 따라 스위치 소자들이 멀티캐스트 어드레스마다 어느 포트들로 각각의 셀들이 갈 필요가 있는지를 알게 스위치 소자들을 구성함으로써 달성된다. 마지막으로, 패브릭 관리자는 STS-1 시간슬롯들뿐만 아니라 멀티캐스트 버퍼들을 할당하도록 송신측 SAR 모듈을 구성한다. 단일 TDM 어드레스를 가진 셀이 하나 이상의 출력 포트에 보내지고 반드시 이들 포트들에서 같은 시간슬롯에서 끝나는 것은 아니기 때문에, 직접 라인 카드들에서 시간슬롯들을 구성하는 것이 필요하다. 또한, 버퍼들은 동일 SAR 모듈이 관할하는 하나 이상의 출력들에 단일 셀의 멀티캐스트를 가능하게 한다.

따라서, 접속성은 입력측에서 셀 어드레스들을 설정함으로써 제공된다. 패브릭 헤더(H1, H2)는 목적지 MA 포트를 어드레스하고 TDM 헤더(P0, P1)는 STS-1시간슬롯을 어드레스한다. 패브릭의 접속성은 TDM 규격 제어기(TSC)에 의해 평가되고 라인 카드들의 분할 및 재조립(SAR) 기능에 다운로드된다. 전체 패브릭을 위한 목적지 헤더들은 경로(SNCP)를 고려하여 계산되고 라인 스위칭은 초당 200번의 레이트(5ms 사이클)로 기능한다(MSP). 매 5ms마다 완전한 접속성이 라인 카드들 및 패브릭 디바이스들에 다운로드된다. 언급된 바와 같이, 패브릭 디바이스들은 멀티캐스트 접속성만을 위해 구성될 필요가 있다.

TDM 라인 카드들에 더하여, 네트워크 소자는 추가로 패킷 라인 카드들을 구비할 수 있고, 이에 따라 실제적인 다중-서비스 스위치를 제공할 수 있다. 이러한 다중-서비스 네트워크 소자는 단일 "타입-애그노스틱(type-agnostic)" 스위치 매트릭스를 사용하여 동기적 TDM 서비스들뿐만 아니라 패킷을 스위치할 수 있게 한다. 통상적으로 완전하게 서로 구별되는 네트워크들이 이들 두 종류의 트래픽용으로 사용되었지만, 단일 노드에 구현으로 단일 네트워크 아키텍처 내에 모든 종류의 서비스들을 구비할 수 있게 된다. 이것은 TDM 트래픽을 위한 TDM 매트릭스 및 패킷 트래픽을 위한 셀 매트릭스 둘 다를 갖는 하이브리드 네트워크 소자들에 비해 상당한 비용을 절감한다.

전술한 원리에 기초하여 특정 실시예에 다양한 수정들이 행해질 수도 있을 있음이 명백할 것이다.

Claims (9)

1. 다수의 입력 포트들(I, IO1 ~ IO8), 다수의 출력 포트들(O; IO1 ~ IO8), 및 상기 입력 포트들(I, IO1 ~ IO8)과 상기 출력 포트들(O, IO1 ~ IO8)을 상호접속하는 스위치 패브릭(SF; 58)을 포함하는 시분할 멀티플렉스 신호들을 스위칭하기 위한 네트워크 소자로서,
   상기 스위치 패브릭(SF; 58)은 고정 길이 셀들을 상기 셀들의 셀 헤더들에 포함된 어드레스들(H1, H2, P0, P1)에 기초하여 스위칭하도록 구성된 하나 이상의 스위치 모듈들(SE1 ~ SEn)을 포함하는 셀 기반 스위치이며,
   상기 출력 포트들(O)은 상기 스위치 패브릭(SF; 58)으로부터 수신된 셀들을 출력 시분할 멀티플렉스 신호로 재조립하기 위한 재조립 디바이스(14; 52a, 52b)를 포함하는, 상기 네트워크 소자에 있어서:
   상기 입력 포트들(I)은 입력 시분할 멀티플렉스 신호의 시간슬롯들을 고정-길이 셀들로 분할(segment)하고 어드레스 정보를 포함하는 각 셀의 셀 헤더에 어드레스 정보를 삽입하기 위한 분할 디바이스(11; 52a, 52b)를 포함하며, 상기 어드레스 정보는 상기 출력 시분할 멀티플렉스 신호를 어드레싱하는 패브릭 어드레스(H1, H2) 및 TDM 어드레스(P0, P1)를 포함하고,
   상기 스위치 패브릭(SF; 58)은 상기 패브릭 어드레스(H1, H2)에 따라 상기 셀들을 대응하는 출력 포트(O; IO1 ~ IO8)에 스위칭하며,
   상기 재조립 디바이스(14; 52a, 52b)는 상기 TDM 어드레스(P0, P1)에 따라 상기 셀들을 재조립하는 것을 특징으로 하는, 네트워크 소자.
2. 제 1 항에 있어서,
   상기 스위치 패브릭(SF; 58)은 자체 경로설정(self-routing)하는, 네트워크 소자.
3. 제 1 항에 있어서,
   상기 스위치 패브릭(SF; 58)은 다수의 동일한 스위치 소자들(SE1 ~ SEn)을 포함하고, 상기 네트워크 소자는 상기 셀들을 상기 스위치 소자들(SE1, SEn)에 분배하는 적어도 하나의 매트릭스 어댑터(12; 53a, 53b)를 더 포함하는, 네트워크 소자.
4. 제 3 항에 있어서,
   상기 매트릭스 어댑터(13; 53a, 53b)는 또한 상기 스위치 패브릭(SF; 58)으로부터 셀들을 수신하고, 이들 셀들을 이들 셀들의 헤더들로부터의 정보에 따라 재정렬하고, 상기 재정렬된 셀들을 상기 대응하는 출력 포트의 상기 재조립 디바이스(14)에 보내는, 네트워크 소자.
5. 제 3 항에 있어서,
   하나 이상의 입력 포트들 및 하나 이상의 출력 포트들은 라인 카드(50)에 배치되며, 상기 라인 카드(50)는 상기 하나 이상의 입력 및 출력 포트들(IO1 ~ IO8)에 대응하는 상기 분할 디바이스(11) 및 상기 재조립 디바이스(14)를 포함하는 분할 및 재조립 모듈(52a, 52b) 및 상기 매트릭스 어댑터(53a, 53b)를 더 포함하고, 상기 네트워크 소자는 복수의 이러한 라인 카드들을 포함하는, 네트워크 소자.
6. 제 1 항에 있어서,
   상기 분할 디바이스(11; 52a, 52b)에 접속되고 각 셀에 어느 어드레스 정보를 입력할지 상기 분할 디바이스(11; 52a, 52b)를 구성하도록 구성된 제어기(TSC)를 더 포함하는, 네트워크 소자.
7. 제 1 항에 있어서,
   상기 네트워크 소자는 또한 멀티캐스트 접속들을 확립하도록 구성되고, 멀티캐스트 접속의 경우 상기 패브릭 어드레스는 멀티캐스트 어드레스로 대체되며, 상기 스위치 패브릭은 상기 멀티캐스트 어드레스에 기초하여 출력 포트들에 셀들을 분배하도록 구성된, 네트워크 소자.
8. 제 1 항에 있어서,
   패킷 트래픽 신호들을 수신하고 상기 패킷 트래픽 신호들을 고정된 길이의 셀들로 변환하는 하나 이상의 패킷 라인 카드들을 더 포함하는, 네트워크 소자.
9. 시분할 멀티플렉스 신호들을 스위칭하는 방법으로서,
   각 셀에 포함된 어드레스 정보를 이용하여 셀 기반 스위치 패브릭(SF; 58)을 통해 셀들을 네트워크 소자의 입력 포트로부터 대응하는 출력 포트(O; IO1 ~ IO8)로 스위칭하는 단계; 및
   상기 출력 포트들(O)에서 상기 스위치 패브릭(SF; 58)으로부터 수신된 셀들을 출력 시분할 멀티플렉스 신호로 재조립하는 단계를 포함하는, 상기 시분할 멀티플렉스 신호들 스위칭 방법에 있어서:
   상기 입력 포트(I)에서, 입력 시분할 멀티플렉스 신호의 시간슬롯들은 고정-길이 셀들로 분할되고, 셀 헤더는 어드레스 정보를 포함하는 각 셀에 삽입되고, 상기 어드레스 정보는 상기 출력 시분할 멀티플렉스 신호를 어드레싱하는 패브릭 어드레스(H1, H2) 및 TDM 어드레스(P0, P1)를 포함하고,
   상기 패브릭 어드레스(H1, H2)는 상기 스위치 패브릭(SF; 58)에 의해 이용되고,
   상기 출력 포트들(O)에서, 상기 스위치 패브릭(SF; 58)으로부터 수신된 셀들은 상기 TDM 어드레스(P0, P1)에 따라 출력 시분할 멀티플렉스 신호로 재조립되는 것을 특징으로 하는, 시분할 멀티플렉스 신호들 스위칭 방법.

Images