KR101226513B1

KR101226513B1 - 액정표시패널

Info

Publication number: KR101226513B1
Application number: KR1020060031068A
Authority: KR
Inventors: 소성진
Original assignee: 엘지디스플레이 주식회사
Priority date: 2006-04-05
Filing date: 2006-04-05
Publication date: 2013-01-25
Anticipated expiration: 2026-04-05
Also published as: KR20070099819A

Abstract

본 발명의 액정표시패널에 관한 것으로써, 보다 상세하게는 듀얼 게이트 구동방식을 적용한 LOG 방식 액정표시패널에서 LOG 신호라인의 수를 절감하여, 라인저항을 감소시킨 액정표시패널에 관한 것이다.

이는 제1 기판과 제2 기판이 합착된 액정패널에서, 상기 제2 기판의 가장자리 부분인 LOG 영역에 형성되는 게이트구동신호라인 중 일부를 단락하는 컨택라인을 상기 제1 기판에 형성하여, 상기 LOG 영역상에 형성되는 신호라인의 일부를 절감하고, 이에 신호라인의 저항을 감소시킨다.

따라서, 본 발명의 액정표시패널은 신호라인의 저항이 감소되어, 화질의 개선에 커다란 효과가 있다.

Description

액정표시패널 { Liquid crystal display panel }

도 1은 종래의 라인 온 글래스 방식의 액정표시패널을 도시한 블록도이다.

도 2a는 듀얼 게이트 구동방식을 적용한 라인 온 글래스 방식의 액정표시패널을 도시한 블록도이다.

도 2b는 도 2a의 액정표시패널의 좌측 게이트TCP 및 신호라인의 구성을 개략적으로 도시한 블록도이다.

도 2c는 도 2a의 액정표시패널의 우측 게이트TCP 및 신호라인의 구성을 개략적으로 도시한 블록도이다.

도 3a는 본 발명의 실시예에 의한 액정표시패널의 구성을 개략적으로 도시한 블록도이다.

도 3b는 도3a의 액정표시패널의 일부분을 구체적으로 도시한 블록도이다.

<도면의 주요부분에 대한 간단한 설명>

141 : 제1 LOG 영역 142 : 제2 LOG 영역

151 : 액정패널 152 : 제1 기판

153 : 제2 기판 161 내지 163 : 제1 게이트TCP

165 내지 167 : 제1 게이트드라이버 171 내지 173 : 제2 게이트TCP

175 내지 177 : 제2 게이트드라이버 180 : 소스PCB

181 내지 184 : 소스TCP 185 내지 188 : 소스드라이버

190 : 제어신호 및 구동신호라인

191,192 : 제1 및 제2 LOG 신호라인군

193,194 : 제1 및 제2 패널신호라인군

본 발명은 액정표시패널에 관한 것으로, 특히 듀얼 게이트 구동방식을 적용한 라인 온 글래스 방식 액정표시패널에서 신호라인수를 절감하여 저항을 감소한 액정표시패널에 관한 것이다.

액정표시장치는 유전 이방성을 갖는 액정물질에 전계를 형성하여 광 투과율을 조절하고 이로써 화상을 표시하는 수광형 표시장치이다. 이러한 액정표시장치는 일반적으로 게이트라인 및 데이터라인이 교차하여 매트릭스형태로 배치되어 있는 어레이기판과, R, G, B의 삼원색이 형성되어 있는 칼라필터기판을 소정거리 이격하여 합착되어 구성되는 액정패널, 및 상기 액정패널에 구동신호를 공급하기 위한 구동드라이버가 구비된다.

또한, 상기 액정패널에서 게이트라인 및 소스라인이 교차되는 지점을 화소로 정의하고, 상기 화소에는 스위칭 소자의 역할을 하는 박막트랜지스터가 구비된다.

상기 구동드라이버는 복수개의 집적회로로 구성되며, 이 구동드라이버는 고분자 물질로 만들어진 얇은 가용성(Flexible) 필름상에 구동드라이버를 실장하는 TCP(Tape Carrier Package)방식으로 구성되고, 이 게이트 및 소스 드라이버가 실장된 TCP는 상기 액정패널의 어레이기판과 가장자리영역과 탭(Tape Automated Bonding)방식으로 연결된다.

또한, 상기 구동드라이버를 액정패널과 연결하는 방법으로 칩 온 글래스(Chip On Grass, 이하 COG)방식이 있는데, 상기 칩 온 글래스 방식은 상기 구동드라이버를 액정패널상에 직접 실장하는 방식이다.

상기의 TCP 방식 및 COG 방식의 액정패널의 구동드라이버는 소스TCP에 직접 연결된 소스 인쇄회로기판(Printed Circuit Board, 이하 PCB)에 실장된 신호라인들을 통해 외부시스템으로부터 입력되는 제어신호와 구동신호 및 데이터신호를 입력받으며, 이를 위해 소스TCP는 상기 소스PCB와 직접 본딩되고, 게이트TCP는 신호라인이 액정패널의 가장자리부분에 본딩되어 라인 온 글래스(Line On Grass, 이하 LOG)방식으로 상기 소스PCB와 전기적으로 연결된다.

도 1은 종래의 라인 온 글래스 방식의 액정표시패널을 도시한 블록도로써, R,G,B 삼원색이 형성되는 제1 기판(2)과 다수개의 화소가 구비되는 제2 기판(3) 을 합착한 액정패널(1)과, 상기 제2 기판(3)의 좌측단 부분에 본딩되고, 게이트드라이버(25 내지 27)가 실장된 게이트TCP(21 내지 23)와, 상기 제2기판(3)의 상측단 부분에 본딩되고, 소스드라이버(35 내지 38)가 실장된 소스TCP(31 내지 34)와, 제어 신호와 구동신호 및 데이터신호를 상기 게이트TCP(21 내지 23) 및 소스TCP(31 내지 34)에 공급하는 구동신호라인(9)이 구비되는 소스PCB(30)로 구성되어 있다. 또한, 상기 게이트TCP(21 내지 23)는 상기 제어신호와 구동신호을 공급받기 위해 상기 구동신호라인(9)과 전기적으로 연결되어 있다. 이 구동신호라인(9)은 상기 제2 기판(3)의 가장자리 모서리부분을 경유하고 이 부분을 LOG 영역(4)으로 정의한다.

또한, 현재 액정표시장치는 사용자의 요구에 따라 점점 대화면화 되는 추세에 있다. 그런데, 대화면으로 액정패널을 구현하면 액정표시장치는 특히, 액정패널의 사이즈가 커짐에 따라서 게이트 구동신호의 신호지연에 따른 화면의 균일성과 화질의 저하의 문제가 발생하였다.

이에, 상기의 문제점을 해결하기 위해 구동드라이버 중 특히, 게이트드라이버를 액정패널의 양 측면에 구성하여 상기 게이트 구동신호의 신호지연을 방지할 수 있는 듀얼 게이트 구동(Dual Gate Driving)방식을 채용한 액정표시장치가 제안되었다.

도 2a는 듀얼 게이트 구동방식을 적용한 라인 온 글래스 방식의 액정표시패널을 도시한 블록도로써, 제1 기판(52) 및 제2 기판(53)이 합착된 액정패널(51)과, 상기 제2 기판(53)의 상측단에 본딩된 소스TCP(81 내지 84) 및 소스드라이버(85 내지 88)의 구성은 종래의 LOG 방식 액정표시패널과 동일하며, 상기 액정패널(51)의 제2 기판(53)의 좌측단에 본딩된 제1 게이트TCP(61 내지 63) 및 제1 게이트드라이버(65 내지 67)와, 소스PCB(180)에 구비되어 제어신호 및 구동신호를 공급하기 위한 구동신호라인(90)과 이 구동신호라인(90)과 연결되는 제1 LOG 신호라인군(91) 과, 상기 제1 LOG 신호라인군(91)이 형성되는 상기 제2 기판(53)의 좌측단 모서리부분인 제1 LOG 영역(41)과, 상기 제2기판(53)의 우측단에 본딩된 제2 게이트TCP(71 내지 73) 및 제2 게이트드라이버(75 내지 77)와, 이에 구동신호를 공급하기 위한 제2 LOG 신호라인군(92)과, 상기 제2 LOG 신호라인군(92)이 형성되는 상기 제2 기판(53)의 우측단 모서리부분인 제2 LOG 영역(42)으로 구성된다.

또한, 도 2b 및 도 2c는 각각 상기 도 2a 에 도시한 액정표시패널의 제1 게이트TCP 및 제2 게이트TCP의 일부를 도시한 블록도로써, 제1 게이트TCP(61)에 구비된 제1 게이트드라이버(65)와 제1 LOG 신호라인군(91) 및, 제2 게이트TCP(71)에 구비된 제2 게이트드라이버(75)와 제2 LOG 신호라인군(92)을 나타내고 있다.

여기서, 상기 제1 및 제2 게이트드라이버(65,75)는 설명을 위해 128개의 출력채널을 갖는 게이트드라이버의 예를 도시한 것으로써, 실제 신호들의 입력단의 위치는 구동드라이버의 제조사마다 상이할 수 있으나, 통상의 출력선택신호(DIR)단과 접지전원(GND)단 사이에는 적어도 하나이상의 신호라인과 연결되는 입력단을 포함하는 형태이다.

상기 제1 및 제2 게이트드라이버(65,75)는 동일한 집적회로이고, 게이트하이신호(VGH), 게이트로우신호(VGL), 공통전압(Vcom), 게이트시작펄스(GSP), 출력선택신호(DIR), 전원전압(VCC), 접지전압(GND), 게이트쉬프트클럭(GSC), 게이트출력인에이블신호(GOE)를 입력받는 입력단과, 이에 대응하는 게이트구동신호를 출력하는 제1 내지 제128 출력채널(CH1 내지 CH128)로 구성된다.

여기서, 상기 출력선택신호(DIR)는 게이트드라이버의 제1 내지 제128 출력채 널(CH1 내지 CH128)의 출력순서를 결정하는 신호로써, 상기 출력선택신호(DIR)가 하이상태(High-State)일 경우, 제1 출력채널(CH1)부터 제128 출력채널(CH128)까지 순차적으로 게이트구동신호가 출력되고, 로우상태(Low-State)일 경우, 제128 출력채널(CH128)부터 제1 출력채널(CH1)까지 역 순차적으로 게이트구동신호가 출력된다.

따라서, 액정패널의 상부의 수평라인부터 순차적으로 게이트구동신호가 출력되기 위해, 도 2b에 도시한 바와 같이, 상기 제1 게이트드라이버(65)는 출력선택신호(DIR)단이 하이상태(High-State)의 전압레벨인 전원전압(VCC)과 게이트TCP(61)상에서 단락(Short)된 구조로 구성된다.

그러나, 상기 제2 게이트드라이버(75)는 도 2c에 도시한 바와 같이, 상기 제1 게이트드라이버(65)를 180도 회전시킨 방향으로 구비됨으로써, 게이트구동신호가 제 128 출력채널(CH128)부터 제1 출력채널(CH1)순으로 출력되어야 하고, 이에 따라, 출력선택신호(DIR)는 로우상태(Low-State)가 되어야 한다. 그러나, 구동드라이버의 구조상 게이트TCP(75)상에서는 출력선택신호(DIR)단이 로우상태(Low-State)의 전압레벨인 접지전압(GND)과 단락될 수 없으므로, 제2 LOG 신호라인군(92)에 출력선택신호(DIR)라인이 더 구비된 구조로 구성되었다.

따라서, 한정된 공간에 형성되는 제2 LOG 영역(도2a 의 42)에 출력선택신호(DIR)라인이 더 구비되어 라인저항이 증가되고, 이에 따라 저항에 민감한 화질의 안정화에 어려움이 있었다.

따라서 본 발명의 목적은 듀얼 게이트 구동 액정표시장치에서 액정패널의 LOG 신호라인군의 신호라인을 절감하여 라인저항을 줄인 액정표시패널을 제공하는 데 있다.

상술한 목적을 달성하기 위해, 본 발명에 따른 액정표시패널은 R,G,B 삼원색이 형성되는 제1 기판 및, 화소가 형성되고 상기 제1 기판과 합착하는 제2 기판과; 상기 화소를 구동하기 위한 제어신호와 구동신호 및 데이터신호를 공급하는 구동신호라인이 형성되는 소스인쇄기판과; 상기 데이터신호를 입력받고 이에 대응하는 신호를 상기 화소에 공급하는 소스드라이버 및, 상기 제어신호 및 구동신호를 입력받고 이에 대응하는 게이트출력신호를 상기 화소에 공급하는 제1 및 제2 게이트드라이버와; 상기 제2 기판의 상측단에 구비되고, 상기 소스드라이버가 실장되는 소스테이프캐리어패키지 및, 상기 제2 기판의 좌/우측단에 구비되고, 상기 제1 및 제2 게이트드라이버가 실장되는 제1 및 제2 게이트테이프캐리어패키지와; 상기 소스테이프캐리어패키지와 상기 제1 및 제2 게이트테이프캐리어패키지를 전기적으로 연결하며, 상기 제2 기판의 양측단 모서리부분에 각각 형성되는 제1 및 제2 LOG 신호라인군과; 상기 소스테이프캐리어패키지와 상기 제1 및 제2 게이트테이프캐리어패키지를 전기적으로 연결하며, 상기 제1 기판과 제2 기판이 합착되는 영역내의 모서리부분에 각각 형성되는 제1 및 제2 패널신호라인군 및; 상기 제1 패널신호라 인군 중 일부의 신호라인을 서로 단락되게 하고, 상기 제2 패널신호라인군 중 일부의 신호라인을 서로 단락되게 하는 컨택라인을 포함하는 것을 특징으로 한다.

상기 컨택라인은 상기 제1 기판상에 구비되는 것을 특징으로 한다.

상기 제1 패널신호라인군은, 전원전압을 공급하는 신호라인과, 상기 제1 게이트드라이버의 출력순서를 결정하는 신호라인을 포함하며, 상기 두 신호라인은 서로 단락된 것을 특징으로 한다.

상기 제2 패널신호라인군은, 접지전압을 공급하는 신호라인과, 상기 제2 게이트드라이버의 출력순서를 결정하는 신호라인을 포함하며, 상기 두 신호라인은 서로 단락된 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 액정표시패널을 설명하면 하기와 같다.

도 3a은 본 발명의 실시예에 따른 액정표시패널의 일부분을 도시한 블록도로써, R,G,B 삼원색이 형성되어 있는 제1 기판(152)과 다수개의 화소가 구비된 제2 기판(153)이 합착된 액정패널(151)과, 상기 제2 기판(153)의 좌측단에 본딩되고, 제1 게이트드라이버(165 내지 167)가 실장된 제1 게이트TCP(161 내지 163)와, 상기 제2 기판(153)의 우측단에 본딩되고, 제2 게이트드라이버(175 내지 177)가 실장된 제2 게이트TCP(171 내지 173)와, 상기 제2 기판(153)의 상측단에 본딩되고, 소스드라이버(185 내지 188)가 실장된 소스TCP(181 내지 184)와, 제어신호와 구동신호 및 데이터신호를 상기 제2 게이트TCP(171 내지 173) 및 소스TCP(181 내지 184)로 공급하는 구동신호라인(190)이 구비되는 소스PCB(180)로 구성되어 있다.

여기서, 상기 제1 게이트TCP(161 내지 163)는 상기 제어신호와 구동신호를 공급받기 위한 다수개의 신호라인으로 구성되어 있는 제1 LOG 라인군(191)과 전기적으로 연결되어 있다. 상기 제1 LOG 라인군(191)은 상기 제1 게이트TCP(161)에 연결되고 상기 제2기판(153)의 좌측단 모서리부분인 제1 LOG 영역(141)에 형성된다.

또한, 상기 제2 게이트TCP(171 내지 173)는 제어신호와 구동전압을 공급받기 위한 다수개의 신호라인으로 구성되어 있는 제2 LOG 라인군(192)과 전기적으로 연결되어 있다. 상기 제2 LOG 라인군(192)은 상기 제2 게이트TCP(171)에 연결되고 상기 제2 기판(153)의 우측단 모서리부분인 제2 LOG 영역(142)에 형성된다.

여기서, 상기 제1 및 제2 게이트드라이버(165 내지 167 및 175 내지 177)는 구동에 필요한 신호들인 게이트출력인에이블신호(GOE), 게이트쉬프트클럭신호(GSC), 접지전압(GND), 전원전압(VCC), 출력선택신호(DIR), 게이트시작펄스신호(GSP), 공통전압(Vcom), 게이트로우전압(VGL), 게이트하이전압(VGH)을 입력받는 입력핀과, 상기 제어 및 구동신호에 대응하는 게이트구동신호를 출력하는 제1 내지 제128 출력채널(CH1 내지 CH128)로 구성된다.

이때, 액정패널(151)의 상부의 수평라인부터 순차적으로 게이트구동신호가 출력되기 위해서는 상기 제1 게이트드라이버(165 내지 167)는 제1 출력채널(CH1)부터 제128 출력채널(CH128)까지 순차적으로 게이트구동신호가 출력되어야 하고, 이에 따라 상기 출력채널의 출력순서를 결정하는 출력선택신호(DIR)의 입력단에 하이상태(High-State)의 전압레벨이 입력되기 위해, 상기 제어신호 및 구동신호 중 전원전압(VCC)을 공급하는 신호라인이 상기 출력선택신호(DIR)의 입력단과 상기 게이 트TCP(161)상에서 단락(Short)하게 된다.

또는, 도 3a 에 도시한 바와 같이, 상기 제1 LOG 신호라인군 중 전원전압(VCC)라인과 출력선택신호(DIR)라인이 상기 제1 기판(152)과 제2 기판(153)이 합착되는 부분에 제1 패널신호라인(193)으로써 구비되고, 상기 제1 기판(152)내 컨택라인을 형성하여, 상기 출력선택신호(DIR)라인과 상기 접지전압(GND)라인이 단락(Short)하게 된다.

또한, 상기 제2 게이트드라이버(175)는 제128 출력채널(CH128)부터 제1 출력채널(CH1)순서로 역 순차적으로 출력되어야 하고, 이에 따라 출력선택신호(DIR)단에 로우상태(Low-State)의 전압레벨이 입력되기 위해, 상기 제2 게이트TCP(171)상에서 상기 출력선택신호(DIR)라인과 로우상태(Low-State)의 전압레벨인 접지전압(GND)라인이 상기 제1 기판(152)과 제2 기판(153)이 합착되는 부분에 제2 패널신호라인군(194)으로써 구비되고, 상기 제1 기판(152)내 컨택라인을 형성하여, 상기 출력선택신호(DIR)라인과 상기 접지전압(GND)신호라인이 단락(Short)하게 된다. 이에 따라, 상기 제2 LOG 영역상에 구비되던 출력선택신호(DIR)라인을 별도로 형성하지 않아도 상기 제2 게이트드라이버(171)에 로우상태(Low-State)의 전압레벨을 공급할 수 있으므로, 신호라인수가 절감되고, 이에 따라 상기 제2 LOG 영역은 절감된 신호라인만큼의 공간을 보다 확보할 수 있다.

도 3b 는 도 3a 의 액정표시패널의 일부분의 구성을 구체적으로 도시한 도면으로써, 제1 기판(152)과 제2 기판(153)이 합작된 액정패널(151)과, 제어 및 구동신호라인(190)이 형성되는 소스PCB(180)와, 소스드라이버(188)가 구비되고 상기 제 2기판(153)의 상측단 및 상기 소스PCB(180)와 본딩되는 소스TCP(184)와, 제2 게이트드라이버(175)가 구비되고 상기 제2 기판(153)의 우측단과 본딩되는 게이트TCP(171)를 나타내고 있다.

상기 액정패널(151)의 제1 기판(152) 및 제2 기판(153)이 중첩되는 부분에는 게이트인에이블신호(GOE), 게이트쉬프트클럭(GSC), 접지전압(GND), 전원전압(VCC), 출력선택신호(DIR)의 신호라인으로 구성되는 제2 패널신호라인군(194)과, 상기 제2기판(153)의 가장자리 모서리부분인 제2 LOG 영역(142)에는 게이트스타트펄스(GSP), 공통전압(Vcom), 게이트하이전압(VGH), 게이트로우전압(VGL)의 신호라인으로 구성되는 제2 LOG 신호라인군(192)이 형성된다.

여기서, 상기 제2 패널신호라인군(194)은 적어도 상기 출력선택신호(DIR)라인과 상기 접지전압(GND)라인을 포함한다.

또한, 상기 제1 기판(152)에 컨택라인(200)이 형성되며 상기 컨택라인(200)을 통하여 상기 접지전압(GND)라인과 출력선택신호(DIR)라인이 단락(Short)되어 있다.

즉, 상기 제2 패널신호라인군(194)중 상기 출력선택신호(DIR)라인을 상기 제1 기판(152)에 형성되어 있는 상기 컨택라인(200)을 통해 상기 접지전압(GND)신호라인과 단락(Short)시킴으로써, 상기 출력선택신호(DIR)라인을 절감하게 되고, 이에 따라 라인저항이 감소하게 된다.

또한, 상기 제2 LOG 영역(142)에 형성되는 제어 및 구동신호라인(192)중 일부를 제1 기판(152)의 제2 패널신호라인군(194)으로 형성하면 한정된 공간인 제2 LOG 영역(142)에 형성되는 신호라인의 수를 절감할 수 있고, 이에 따라 라인저항을 더욱 감소할 수 있다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

따라서, 본 발명의 실시예에 따른 액정표시패널은 듀얼 게이트 구현시에 필연적으로 추가되는 LOG 신호라인군의 신호라인의 개수를 절감하여, 이에 따른 라인저항을 줄임으로써 저항에 민감하게 반응하는 화질을 안정적으로 구현할 수 있다.

Claims

R,G,B 삼원색이 형성되는 제1 기판 및, 화소가 형성되고 상기 제1 기판과 합착하는 제2 기판과;

상기 화소를 구동하기 위한 제어신호와 구동신호 및 데이터신호를 공급하는 구동신호라인이 형성되는 소스인쇄기판과;

상기 데이터신호를 입력받고 이에 대응하는 신호를 상기 화소에 공급하는 소스드라이버 및, 상기 제어신호 및 구동신호를 입력받고 이에 대응하는 게이트출력신호를 상기 화소에 공급하는 제1 및 제2 게이트드라이버와;

상기 제2 기판의 상측단에 구비되고, 상기 소스드라이버가 실장되는 소스테이프캐리어패키지 및, 상기 제2 기판의 좌/우측단에 구비되고, 상기 제1 및 제2 게이트드라이버가 실장되는 제1 및 제2 게이트테이프캐리어패키지와;

상기 소스테이프캐리어패키지와 상기 제1 및 제2 게이트테이프캐리어패키지를 전기적으로 연결하며, 상기 제1기판 외측으로 노출되는 상기 제2 기판의 양측단 모서리부분에 각각 형성되는 제1 및 제2 LOG 신호라인군과;

상기 소스테이프캐리어패키지와 상기 제1 및 제2 게이트테이프캐리어패키지를 전기적으로 연결하며, 상기 제1 기판과 제2 기판이 합착되는 영역내의 모서리부분에 각각 형성되는 제1 및 제2 패널신호라인군 및;

상기 제1기판 상에 형성되고, 상기 제1 패널신호라인군 중 일부의 신호라인을 서로 단락되게 하고, 상기 제2 패널신호라인군 중 일부의 신호라인을 서로 단락되게 하는 컨택라인을 포함하는 것을 특징으로 하는 액정표시패널.
삭제
제1 항에 있어서,

상기 제1 패널신호라인군은, 전원전압을 공급하는 신호라인과, 상기 제1 게이트드라이버의 출력순서를 결정하는 신호라인을 포함하며, 상기 두 신호라인은 서로 단락된 것을 특징으로 하는 액정표시패널.
제1 항에 있어서,

상기 제2 패널신호라인군은, 접지전압을 공급하는 신호라인과, 상기 제2 게이트드라이버의 출력순서를 결정하는 신호라인을 포함하며, 상기 두 신호라인은 서로 단락된 것을 특징으로 하는 액정표시패널.