KR101204109B1

KR101204109B1 - 프로브 웨이퍼, 프로브 장치 및 시험 시스템

Info

Publication number: KR101204109B1
Application number: KR1020107013847A
Authority: KR
Inventors: 요시오 코모토; 요시하루 우메무라
Original assignee: 가부시키가이샤 어드밴티스트
Priority date: 2008-03-26
Filing date: 2008-03-26
Publication date: 2012-11-23
Also published as: KR20100077060A; US8427187B2; TW200947579A; CN101978485A; EP2259296A1; JP5282082B2; US20110121848A1; CN101978485B; JPWO2009118849A1; WO2009118849A1

Abstract

하나의 반도체 웨이퍼에 형성된 복수의 반도체 칩을 시험하는 시험 시스템에 있어서, 웨이퍼 기판과, 웨이퍼 기판에 형성되고, 각각의 반도체 칩에 대해서 적어도 하나씩 설치되어, 대응하는 반도체 칩의 입출력 단자와 전기적으로 접속하는 복수의 웨이퍼측 접속 단자와, 웨이퍼 기판에 형성되고, 각각의 반도체 칩에 대해서 적어도 하나씩 설치되어, 대응하는 반도체 칩의 시험에 이용하는 시험 신호를 생성하여, 대응하는 반도체 칩에 각각 공급하는 것으로, 각각의 반도체 칩을 시험하는 복수의 회로부와, 복수의 회로부를 제어하는 제어 신호를 생성하는 제어 장치를 포함하는 시험 시스템을 제공한다.

Description

프로브 웨이퍼, 프로브 장치 및 시험 시스템{PROBE WAFER, PROBE DEVICE, AND TESTING SYSTEM}

본 발명은, 프로브 웨이퍼, 프로브 장치 및 시험 시스템에 관한 것이다. 본 발명은, 특히, 복수의 반도체 칩이 형성되는 반도체 웨이퍼와 전기적으로 접속하는 프로브 웨이퍼에 관한 것이다.

반도체 칩의 시험에서, 복수의 반도체 칩이 형성된 반도체 웨이퍼의 상태로, 각 반도체 칩의 양부를 시험하는 장치가 알려져 있다(예를 들면, 특허 문헌 1 참조). 해당 장치는, 복수의 반도체 칩과 일괄하여 전기적으로 접속가능한 프로브 카드를 구비하는 것이 생각된다.

일본특허공개 2002－222839호 공보 국제 공개 제2003/062837호 팜플렛

일반적으로 프로브 카드는, 프린트 기판 등을 이용하여 형성된다(예를 들면, 특허 문헌 2 참조). 해당 프린트 기판에 복수의 프로브 핀을 형성하는 것으로, 복수의 반도체 칩과 일괄하여 전기적으로 접속할 수 있다.

그러나, 반도체 웨이퍼와 프린트 기판은 열팽창율이 다르므로, 시험시에 있어서의 반도체 칩의 발열, 가열 시험시 또는 냉각 시험 등에 의해 온도가 변동 하면, 반도체 칩과 프로브 카드의 사이의 전기적인 접속이 끊어지는 것도 생각할 수 있다. 관계되는 과제는, 대면적의 반도체 웨이퍼에 형성되는 반도체 칩의 시험시에, 더욱 현저하게 된다.

또한, 반도체 칩의 시험으로서, 예를 들면 BOST 회로를 이용하는 방법이 있다. 이 때, 프로브 카드에 BOST 회로를 탑재하는 것도 생각할 수 있지만, 반도체 웨이퍼 상태로 시험을 실시하는 경우, 탑재해야 할 BOST 회로가 많은 수가 되어, BOST 회로를 프로브 카드의 프린트 기판에 실장하는 것이 곤란하다.

또한, 반도체 칩의 시험으로서, 반도체 칩 내에 설치한 BIST 회로를 이용하는 방법도 생각할 수 있다. 그러나, 해당 방법은, 반도체 칩 내에, 실동작으로 이용하지 않는 회로를 형성하므로, 반도체 칩의 실동작 회로를 형성하는 영역이 작아져 버린다.

또한, 반도체 칩의 시험 장치는, 제어용의 메인 프레임, 복수의 테스트 모듈 등을 격납하는 테스트 헤드 및 반도체 칩과 접촉하는 프로브 카드 등을 구비하고 있어, 매우 대규모로 된다. 이 때문에, 시험 장치의 소규모화가 바람직하다.

여기에서, 본 발명은, 상기의 과제를 해결할 수 있는 프로브 웨이퍼, 프로브 장치 및 시험 시스템을 제공하는 것을 목적으로 한다. 이 목적은 청구의 범위에서의 독립항에 기재된 특징의 조합에 의해 달성된다. 또한, 종속항은 본 발명의 한층 더 유리한 구체적인 예를 규정한다.

상기 과제를 해결하기 위해서, 본 발명의 제1 형태에서는, 복수의 반도체 칩이 형성된 반도체 웨이퍼와 전기적으로 접속하는 프로브 웨이퍼에 있어서, 웨이퍼 기판과, 웨이퍼 기판에 형성되고, 각각의 반도체 칩에 대해서 적어도 하나씩 설치되어, 대응하는 반도체 칩의 입출력 단자와 전기적으로 접속하는 복수의 웨이퍼측 접속 단자를 포함하는 프로브 웨이퍼를 제공한다.

본 발명의 제2 형태에서는, 복수의 반도체 칩이 형성된 반도체 웨이퍼와 전기적으로 접속하는 프로브 장치에 있어서, 반도체 웨이퍼와 전기적으로 접속되는 제1 프로브 웨이퍼와, 제1 프로브 웨이퍼와 전기적으로 접속되는 제2 프로브 웨이퍼를 포함하고, 제1 프로브 웨이퍼는, 제1 웨이퍼 기판과, 제1 웨이퍼 기판에 형성되고, 각각의 반도체 칩에 대해서 적어도 하나씩 설치되어, 대응하는 반도체 칩의 입출력 단자와 전기적으로 접속하는 복수의 웨이퍼측 접속 단자와, 복수의 웨이퍼측 접속 단자와 전기적으로 접속되는 복수의 제1 중간 접속 단자와, 각각의 반도체 칩에 대해서 적어도 하나씩 설치되어 제2 프로브 웨이퍼로부터 주어지는 신호에 기초하여, 대응하는 반도체 칩에게 주어야 하는 신호의 파형을 각각 성형하여 출력하는 복수의 제1 회로부를 포함하고, 제2 프로브 웨이퍼는, 제1 웨이퍼 기판의 복수의 제1 중간 접속 단자가 형성되는 면과 대향하여 설치되는 제2 웨이퍼 기판과, 제2 웨이퍼 기판에 형성되고, 복수의 제1 중간 접속 단자와 일대일로 대응하여 설치되어, 대응하는 제1 중간 접속 단자와 전기적으로 접속되는 복수의 제2 중간 접속 단자와, 각각의 반도체 칩에 대하여 적어도 하나씩 설치되어, 대응하는 제1 회로부에게 주어야 하는 신호가 가지는 논리 패턴을 생성하고, 논리 패턴에 따른 신호를 대응하는 제1 회로부에 공급하는 복수의 제2 회로부를 포함하는 프로브 장치를 제공한다.

본 발명의 제3 형태에서는, 하나의 반도체 웨이퍼에 형성된 복수의 반도체 칩을 시험하는 시험 시스템에 있어서, 웨이퍼 기판과, 웨이퍼 기판에 형성되고, 각각의 반도체 칩에 대해서 적어도 하나씩 설치되어, 대응하는 반도체 칩의 입출력 단자와 전기적으로 접속하는 복수의 웨이퍼측 접속 단자와, 웨이퍼 기판에 형성되고, 각각의 반도체 칩에 대해서 적어도 하나씩 설치되어, 대응하는 반도체 칩의 시험에 이용하는 시험 신호를 생성하여, 대응하는 반도체 칩에 각각 공급하는 것으로, 각각의 반도체 칩을 시험하는 복수의 회로부와, 복수의 회로부를 제어하는 제어 신호를 생성하는 제어 장치를 포함하는 시험 시스템을 제공한다.

본 발명의 제4 형태에서는, 하나의 반도체 웨이퍼에 형성된 복수의 반도체 칩을 시험하는 시험 시스템에 있어서, 반도체 웨이퍼와 전기적으로 접속되는 제1 프로브 웨이퍼와, 제1 프로브 웨이퍼와 전기적으로 접속되는 제2 프로브 웨이퍼와, 제어 신호를 생성하는 제어 장치를 포함하고, 제1 프로브 웨이퍼는, 제1 웨이퍼 기판과, 제1 웨이퍼 기판에 형성되고, 각각의 반도체 칩에 대해서 적어도 하나씩 설치되어, 대응하는 반도체 칩의 입출력 단자와 전기적으로 접속하는 복수의 웨이퍼측 접속 단자와, 복수의 웨이퍼측 접속 단자와 전기적으로 접속되는 복수의 제1 중간 접속 단자와, 각각의 반도체 칩에 대해서 적어도 하나씩 설치되어, 제2 프로브 웨이퍼로부터 주어지는 신호에 기초하여, 대응하는 반도체 칩에 주어야 하는 신호의 파형을 각각 성형하여 출력하는 복수의 제1 회로부를 포함하고, 제2 프로브 웨이퍼는, 제1 중간 접속 단자가 형성되는 제1 웨이퍼 기판에서의 면과 대향하여 설치되는 제2 웨이퍼 기판과, 제2 웨이퍼 기판에 형성되고, 복수의 제1 중간 접속 단자와 일대일로 대응하여 설치되어, 대응하는 제1 중간 접속 단자와 전기적으로 접속되는 복수의 제2 중간 접속 단자와, 각각의 반도체 칩에 대해서 적어도 하나씩 설치되어 대응하는 반도체 칩에 주어야 하는 신호가 가지는 논리 패턴을 생성하고, 논리 패턴에 따른 신호를 대응하는 제1 회로부에 공급하는 복수의 제2 회로부를 포함하는 시험 시스템을 제공한다.

또한, 상기의 발명의 개요는, 발명의 필요한 특징의 모두를 열거한 것이 아니고, 이러한 특징군의 서브 콤비네이션도 또한 발명이 될 수 있다.

도 1은 하나의 실시 형태에 관한 시험 시스템(400)의 구성예를 나타내는 도면이다.
도 2는 프로브 웨이퍼(100)의 측면도의 일례이다.
도 3은 프로브 웨이퍼(100)를 가지는 프로브 장치(200)의 구성예를 나타내는 단면도이다.
도 4는 회로부(110)의 구성예를 나타내는 도면이다.
도 5는 시험 회로(120)의 기능 구성예를 나타내는 블록도이다.
도 6은 시험 회로(120)의 다른 구성예를 나타내는 도면이다.
도 7은 시험 시스템(400)의 다른 구성예를 나타내는 도면이다.
도 8은 도 7에 관련해 설명한 회로부(110)의 구성예를 나타내는 도면이다.
도 9는 시험 시스템(400)의 다른 구성예를 나타내는 도면이다.
도 10은 2개의 프로브 웨이퍼(100)를 가지는 프로브 장치(200)의 구성예를 나타내는 단면도이다.

이하, 발명의 실시 형태를 통해서 본 발명을 설명하지만, 이하의 실시 형태는 청구의 범위에 걸리는 발명을 한정하는 것은 아니다. 또한, 실시 형태 중에서 설명되는 특징의 조합의 모두가 발명의 해결 수단에 필수라고는 할 수 없다.

도 1은, 하나의 실시 형태에 관한 시험 시스템(400)의 구성예를 나타내는 도면이다. 시험 시스템(400)은, 시험 대상의 반도체 웨이퍼(300)에 형성된 복수의 반도체 칩(310)을 시험하는 시스템이며, 프로브 웨이퍼(100) 및 제어 장치(10)을 구비한다. 또한, 도 1에서는, 반도체 웨이퍼(300) 및 프로브 웨이퍼(100)의 사시도의 일례를 나타낸다.

반도체 웨이퍼(300)는, 예를 들면 원반상의 반도체 기판이어도 된다. 더욱 구체적으로는, 반도체 웨이퍼(300)는 실리콘, 화합물 반도체, 그 외의 반도체 기판이어도 된다. 또한, 반도체 칩(310)은, 반도체 웨이퍼(300)에서 노광 등의 반도체 프로세스를 이용하여 형성되어도 된다.

프로브 웨이퍼(100)는, 반도체 웨이퍼(300)와 전기적으로 접속한다. 더욱 구체적으로는, 프로브 웨이퍼(100)는, 반도체 웨이퍼(300)에 형성된 복수의 반도체 칩(310)의 각각과 전기적으로 접속한다. 프로브 웨이퍼(100)는, 웨이퍼 기판(111) 및 복수의 웨이퍼측 접속 단자(112)를 구비한다.

웨이퍼 기판(111)은, 반도체 웨이퍼(300)의 기판과 동일한 반도체 재료로 형성된다. 예를 들면 웨이퍼 기판(111)은, 실리콘 기판이어도 된다. 또한, 웨이퍼 기판(111)은, 반도체 웨이퍼(300)의 기판과 실질적으로 동일한 열팽창율을 가지는 반도체 재료로 형성되어도 된다.

또한, 웨이퍼 기판(111)은, 반도체 웨이퍼(300)의 반도체 칩(310)이 형성되는 면과 실질적으로 동일한 형상으로 형성된 웨이퍼 접속면을 가진다. 웨이퍼 접속면은, 반도체 웨이퍼의 면과 실질적으로 동일한 직경의 원 형상으로 형성되어도 된다. 웨이퍼 기판(111)은, 웨이퍼 접속면이 반도체 웨이퍼(300)와 대향하도록 배치된다. 또한, 웨이퍼 기판(111)은, 반도체 웨이퍼(300)보다 큰 직경의 원반상의 반도체 기판이어도 된다.

복수의 웨이퍼측 접속 단자(112)는, 웨이퍼 기판(111)의 웨이퍼 접속면에 형성된다. 또한, 웨이퍼측 접속 단자(112)는, 각각의 반도체 칩(310)에 대해서 적어도 하나씩 설치된다. 예를 들면 웨이퍼측 접속 단자(112)는, 각각의 반도체 칩(310)의 각각의 입출력 단자에 대해서, 하나씩 설치되어도 된다. 즉, 각각의 반도체 칩(310)이 복수의 입출력 단자를 가지는 경우, 웨이퍼측 접속 단자(112)는, 각각의 반도체 칩(310)에 대해서 복수 개씩 설치되어도 된다. 각각의 웨이퍼측 접속 단자(112)는, 대응하는 반도체 칩(310)의 입출력 단자와 전기적으로 접속된다.

또한, 전기적으로 접속한다는 것은, 2개의 부재간에 전기 신호를 전송 가능해지는 상태를 나타내어도 된다. 예를 들면, 웨이퍼측 접속 단자(112) 및 반도체 칩(310)의 입출력 단자는, 직접 접촉, 또는, 다른 도체를 통해서 간접적으로 접촉하는 것으로, 전기적으로 접속되어도 된다. 또한, 웨이퍼측 접속 단자(112) 및 반도체 칩(310)의 입출력 단자는, 용량 결합(정전 결합) 또는 유도 결합(자기 결합) 등과 같이, 비접촉 상태로 전기적으로 접속되어도 된다. 또한, 웨이퍼측 접속 단자(112) 및 반도체 칩(310)의 입출력 단자의 사이의 전송 선로의 일부가, 광학적인 전송 선로이어도 된다.

또한, 프로브 웨이퍼(100)는, 웨이퍼측 접속 단자(112)를 통해서, 각각의 반도체 칩(310)과 신호를 주고 받는다. 시험 시스템(400)에 이용되는 본 예의 프로브 웨이퍼(100)는, 각각의 반도체 칩(310)에 시험 신호를 공급한다. 또한, 프로브 웨이퍼(100)는, 각각의 반도체 칩(310)이 시험 신호에 따라 출력하는 응답 신호를 수취한다.

제어 장치(10)로부터 프로브 웨이퍼(100)에 시험 신호를 공급하는 경우, 프로브 웨이퍼(100)는, 웨이퍼 접속면의 이면의 장치 접속면에 형성되는 장치측 접속 단자를 통해서, 제어 장치(10)와 전기적으로 접속된다. 이 경우, 프로브 웨이퍼(100)는, 각각의 반도체 칩(310)으로부터 수취한 응답 신호를, 제어 장치(10)에 송신하여도 된다. 장치측 접속 단자는, 웨이퍼 기판(111)에 설치되는 쓰루홀(비어 홀) 등을 통해서, 웨이퍼측 접속 단자(112)와 접속되어도 된다.

또한, 프로브 웨이퍼(100)에서 시험 신호를 생성하는 경우, 프로브 웨이퍼(100)는, 각각의 반도체 칩(310)에 대해서 적어도 하나씩 설치된 복수의 회로부(110)를 가진다. 각각의 회로부(110)는, 웨이퍼 기판(111)에 형성되어, 웨이퍼측 접속 단자(112)를 통해서, 대응하는 반도체 칩(310)과 신호를 주고 받는다

상술한 바와 같이, 각각의 회로부(110)는, 대응하는 반도체 칩(310)을 시험는 시험 신호를 생성하여, 웨이퍼측 접속 단자(112)를 통해서 반도체 칩(310)에 공급하여도 된다. 또한, 각각의 회로부(110)는, 대응하는 반도체 칩(310)이 출력하는 응답 신호를, 웨이퍼측 접속 단자(112)를 통해서 수취하여도 된다. 각각의 회로부(110)는, 각각의 응답 신호의 논리 패턴과 미리 정해진 기대값 패턴을 비교하는 것으로, 각각의 반도체 칩(310)의 양부를 판정하여도 된다.

본 예의 프로브 웨이퍼(100)는, 웨이퍼 기판(111)이, 반도체 웨이퍼(300)의 기판과 동일한 반도체 재료로 형성되므로, 주위 온도가 변동하는 경우이어도, 프로브 웨이퍼(100)와 반도체 웨이퍼(300)의 사이의 전기적인 접속을 양호하게 유지할 수 있다. 이 때문에, 예를 들면 반도체 웨이퍼(300)를 가열하여 시험을 실시하는 경우이어도, 반도체 웨이퍼(300)를 양호한 정밀도로 시험할 수 있다.

또한, 웨이퍼 기판(111)이 반도체 재료로 형성되므로, 웨이퍼 기판(111)에 고밀도의 회로부(110)를 용이하게 형성할 수 있다. 예를 들면, 노광 등을 이용한 반도체 프로세스에 의해, 웨이퍼 기판(111)에 고밀도의 회로부(110)를 용이하게 형성할 수 있다. 이 때문에, 다수의 반도체 칩(310)에 대응하는 다수의 회로부(110)를, 웨이퍼 기판(111)에 용이하게 형성할 수 있다.

또한, 웨이퍼 기판(111)에 회로부(110)를 설치하는 경우, 제어 장치(10)의 규모를 저감할 수 있다. 예를 들면 제어 장치(10)는, 회로부(110)에 대해서 시험의 개시 등의 타이밍을 통지하는 기능, 회로부(110)에서의 시험 결과를 독출하는 기능, 회로부(110) 및 반도체 칩(310)의 구동 전력을 공급하는 기능의 각 기능을 가지면 된다.

또한, 본 예에서는, 프로브 웨이퍼(100)를, 시험 시스템(400)에 이용하는 예를 설명했지만, 프로브 웨이퍼(100)의 용도는, 시험 시스템(400)에 한정되지 않는다. 예를 들면, 반도체 웨이퍼(300)에 형성된 상태로 복수의 반도체 칩(310)이 전기기기 등에 사용되는 경우, 프로브 웨이퍼(100)는, 해당 전기기기 등에 실장되어, 반도체 웨이퍼(300)와 전기적으로 접속되어도 된다.

도 2는, 프로브 웨이퍼(100)의 측면도의 일례이다. 상술한 바와 같이, 프로브 웨이퍼(100)는, 반도체 웨이퍼(300)와 대향하는 웨이퍼 접속면(102) 및 웨이퍼 접속면(102)의 이면의 장치 접속면(104)을 가진다. 또한, 복수의 웨이퍼측 접속 단자(112)는, 웨이퍼 접속면(102)에 형성되고, 복수의 장치측 접속 단자(114)는, 장치 접속면(104)에 형성된다. 복수의 장치측 접속 단자(114) 및 복수의 웨이퍼측 접속 단자(112)는, 일대일로 대응하여 형성되어도 된다. 프로브 웨이퍼(100)의 단자는, 도전 재료를 도금, 증착 등을 하는 것으로 웨이퍼 기판(111)에 형성되어도 된다.

프로브 웨이퍼(100)는, 대응하는 장치측 접속 단자(114) 및 웨이퍼측 접속 단자(112)를 전기적으로 접속하는 각각의 쓰루홀(116)을 가져도 된다. 각각의 쓰루홀(116)은, 웨이퍼 기판(111)을 관통하여 형성된다.

또한, 각각의 장치측 접속 단자(114)의 간격과, 각각의 웨이퍼측 접속 단자(112)의 간격은, 차이가 나도 된다. 웨이퍼측 접속 단자(112)는, 반도체 칩(310)의 각 입력 단자와 전기적으로 접속할 수 있도록, 각 입력 단자와 동일한 간격으로 배치된다. 이 때문에, 웨이퍼측 접속 단자(112)는, 예를 들면 도 1에 도시된 바와 같이, 반도체 칩(310)마다 미소한 간격으로 설치된다.

이에 대해, 각각의 장치측 접속 단자(114)는, 하나의 반도체 칩(310)에 대응하는 복수의 웨이퍼측 접속 단자(112)의 간격보다 넓은 간격으로 설치되어도 된다. 예를 들면, 장치측 접속 단자(114)는, 장치 접속면(104)의 면내에서, 장치측 접속 단자(114)의 분포가 실질적으로 균등하게 되도록 같은 간격으로 배치되어도 된다. 또한, 웨이퍼 기판(111)에는, 각 단자와 각 쓰루홀(116)을 전기적으로 접속하는 배선(117)이 형성되어도 된다.

또한, 도 2에서는 회로부(110)를 도시하고 있지 않지만, 회로부(110)는, 웨이퍼 기판(111)의 장치 접속면(104)에 형성되어도 되고, 웨이퍼 접속면(102)에 형성되어도 된다. 또한, 회로부(110)는, 웨이퍼 기판(111)의 중간층에 형성되어도 된다. 회로부(110)는, 대응하는 웨이퍼측 접속 단자(112) 및 장치측 접속 단자(114)와 전기적으로 접속된다.

도 3은, 프로브 웨이퍼(100)를 가지는 프로브 장치(200)의 구성예를 나타내는 단면도이다. 본 예에서는, 프로브 장치(200)의 각 구성 요소를 이간시킨 도면을 이용하여 설명하지만, 프로브 장치(200)의 각 구성 요소는, 도 3의 상하 방향에서 서로 이웃하는 다른 구성 요소와 접촉하여 배치된다. 프로브 장치(200)는, 반도체 웨이퍼(300)를 유지하고, 프로브 웨이퍼(100) 및 반도체 웨이퍼(300)를 전기적으로 접속시킨다.

프로브 장치(200)는, 웨이퍼 트레이(210), 웨이퍼측 멤브레인(220), 웨이퍼측 PCR(230), 프로브 웨이퍼(100), 장치측 PCR(240), 장치측 멤브레인(250) 및 장치 기판(260)을 가진다. 웨이퍼 트레이(210)는 반도체 웨이퍼(300)를 유지한다. 예를 들면, 웨이퍼 트레이(210)는, 반도체 웨이퍼(300)의 단자(312)가 형성되어 있지 않은 면과 대향하여 배치된다. 또한, 웨이퍼 트레이(210)는, 반도체 웨이퍼(300)를 유지하는 유지 부재(212)를 가져도 된다.

유지 부재(212)는, 반도체 웨이퍼(300)를 웨이퍼 트레이(210)에 계지하는 계지 부재이어도 된다. 또한, 유지 부재(212)는, 반도체 웨이퍼(300)를 웨이퍼 트레이(210)에 흡착하여도 된다. 이 경우, 웨이퍼 트레이(210)에는 관통공이 형성되고 있어, 유지 부재(212)는, 해당 관통공을 통해서 반도체 웨이퍼(300)를 웨이퍼 트레이(210)에 흡착하여도 된다.

웨이퍼측 멤브레인(220)은, 반도체 웨이퍼(300) 및 웨이퍼측 PCR(230)의 사이에 배치되어, 반도체 웨이퍼(300) 및 웨이퍼측 PCR(230)를 전기적으로 접속한다. 웨이퍼측 멤브레인(220)은, 절연 재료로 형성된 시트의 표리를 관통하는, 복수의 도전체의 범프(222)가 설치된다. 범프(222)는, 반도체 웨이퍼(300)에서의 각 반도체 칩(310)의 각 단자와 전기적으로 접속한다. 범프(222)는, 프로브 웨이퍼(100)의 웨이퍼측 접속 단자(112)와 동일한 배치로 설치되어도 된다.

웨이퍼측 PCR(230)는, 웨이퍼측 멤브레인(220) 및 프로브 웨이퍼(100)의 사이에 배치되어, 웨이퍼측 멤브레인(220)의 범프(222)와 프로브 웨이퍼(100)의 웨이퍼측 접속 단자(112)를 전기적으로 접속한다. 웨이퍼측 PCR(230)는, 범프(222) 및 웨이퍼측 접속 단자(112)에 의해 가압되는 것으로 범프(222) 및 웨이퍼측 접속 단자(112)를 전기적으로 접속하는, 이방성 도전막으로 형성된 시트이어도 된다.

장치측 PCR(240)는, 프로브 웨이퍼(100) 및 장치측 멤브레인(250)의 사이에 배치되어, 프로브 웨이퍼(100)의 장치측 접속 단자(114)와 장치측 멤브레인(250)의 범프(252)를 전기적으로 접속한다. 장치측 PCR(240)는, 장치측 접속 단자(114) 및 범프(252)에 의해 가압되는 것으로 장치측 접속 단자(114) 및 범프(252)를 전기적으로 접속하는, 이방성 도전막으로 형성된 시트이어도 된다.

장치측 멤브레인(250)은, 장치측 PCR(240) 및 장치 기판(260)의 사이에 배치되어, 장치측 PCR(240) 및 장치 기판(260)을 전기적으로 접속한다. 장치측 멤브레인(250)은, 절연 재료로 형성된 시트의 표리를 관통하는 복수의 도전체의 범프(252)가 설치된다. 범프(252)는, 장치 기판(260)에서의 각 단자와 전기적으로 접속한다. 범프(252)는, 프로브 웨이퍼(100)의 장치측 접속 단자(114)와 동일한 배치로 설치되어도 된다.

장치 기판(260)은, 웨이퍼 트레이(210)로부터 장치측 멤브레인(250)까지의 구성이 고정된다. 예를 들면, 나사 고정, 진공 흡착 등에 의해, 웨이퍼 트레이(210)로부터 장치 기판(260)까지의 구성을 고정하여도 된다. 또한, 장치 기판(260)은, 제어 장치(10)와 장치측 멤브레인(250)의 각 범프(252)를 전기적으로 접속한다. 장치 기판(260)은, 프린트 기판이어도 된다.

또한, 각각의 멤브레인은, 멤브레인을 통해서 전기적으로 접속되는 단자(패드)의 면적이 작거나 또는 단자가 알루미늄막 등으로서 표면에 산화막이 형성되는 경우에 유효하다. 이 때문에, 멤브레인을 통해서 전기적으로 접속되는 단자의 면적이 충분히 큰 경우, 멤브레인을 생략하여도 된다. 예를 들면, 장치 기판(260)의 단자는, 대면적인 한편 금 도금 등으로 하는 것이 용이하기 때문에, 프로브 장치(200)는, 장치측 멤브레인(250)을 가지지 않아도 된다.

이러한 구성에 의해, 프로브 웨이퍼(100) 및 반도체 웨이퍼(300)를 전기적으로 접속할 수 있다. 또한, 프로브 웨이퍼(100) 및 제어 장치(10)를 전기적으로 접속할 수 있다. 또한, 웨이퍼측 멤브레인(220)은, 반도체 웨이퍼(300)의 기판과 동일한 정도의 열팽창율을 가지는 재료로 형성되는 것이 바람직하다. 또한, 장치측 멤브레인(250)은, 웨이퍼 기판(111)과 동일한 정도의 열팽창율을 가지는 재료로 형성되는 것이 바람직하다.

도 4는, 회로부(110)의 구성예를 나타내는 도면이다. 본 예에서는, 장치 접속면(104)에 회로부(110)가 형성되는 예를 설명한다. 또한, 웨이퍼 기판(111)에 형성되는 복수의 회로부(110)는, 각각이 동일한 구성을 가져도 된다.

각각의 회로부(110)는, 복수의 시험 회로(120) 및 복수의 스위칭부(118)를 가진다. 또한, 회로부(110)에는, 복수의 패드(119)가 설치된다. 복수의 패드(119)는, 웨이퍼 접속면(102)에 형성되는 웨이퍼측 접속 단자(112)와 쓰루홀(116)을 통해서 전기적으로 접속된다.

각각의 시험 회로(120)는, 장치측 접속 단자(114)를 통해서 제어 장치(10)에 접속된다. 각각의 시험 회로(120)는, 제어 장치(10)로부터의 제어 신호, 전원 전력 등이 주어져도 된다. 또한, 통상시는 제1 시험 회로(120-1)가 동작하고, 다른 시험 회로(120)는, 제1 시험 회로(120-1)가 고장났을 경우에 동작한다. 복수의 시험 회로(120)는, 각각이 동일한 회로이어도 된다.

각각의 스위칭부(118)는, 복수의 시험 회로(120)로부터, 동작하고 있는 시험 회로(120)를 선택한다. 또한, 통상시는 제1 스위칭부(118-1)가 동작하고, 다른 스위칭부(118)는, 제1 스위칭부(118-1)가 고장났을 경우에 동작한다. 복수의 스위칭부(118)는, 각각이 동일한 회로이어도 된다. 스위칭부(118)는, 선택한 시험 회로(120)를, 패드(119)를 통해서 웨이퍼측 접속 단자(112)에 접속하고, 대응하는 반도체 칩(310)을 시험시킨다.

상술한 바와 같이, 회로부(110)는 반도체의 웨이퍼 기판(111)에 형성되므로, 반도체 소자를 가지는 시험 회로(120)를 고밀도로 형성할 수 있다. 이 때문에, 반도체 칩(310)에 대응하는 영역 내에, 예비 회로를 포함한 복수의 시험 회로(120) 등을 용이하게 설치할 수 있다. 또한, 회로부(110)는, 하나의 시험 회로(120)을 가지고 있어 스위칭부(118)를 갖지 않는 구성이어도 된다.

도 5는, 시험 회로(120)의 기능 구성예를 나타내는 블록도이다. 시험 회로(120)는, 패턴 발생부(122), 파형 성형부(130), 드라이버(132), 컴퍼레이터(134), 타이밍 발생부(136), 논리 비교부(138), 특성 측정부(140) 및 전원 공급부(142)를 가진다. 또한, 시험 회로(120)는, 접속되는 반도체 칩(310)의 입출력 핀의 핀마다, 도 5에 나타낸 구성을 가져도 된다.

패턴 발생부(122)는, 시험 신호의 논리 패턴을 생성한다. 본 예의 패턴 발생부(122)는, 패턴 메모리(124), 기대값 메모리(126) 및 페일 메모리(128)를 가진다. 패턴 발생부(122)는, 패턴 메모리(124)에 미리 격납된 논리 패턴을 출력하여도 된다. 패턴 메모리(124)는, 시험 개시 전에 제어 장치(10)로부터 주어지는 논리 패턴을 격납하여도 된다. 또한, 패턴 발생부(122)는, 미리 주어지는 알고리즘에 기초하여 해당 논리 패턴을 생성하여도 된다.

파형 성형부(130)는, 패턴 발생부(122)로부터 주어지는 논리 패턴에 기초하여, 시험 신호의 파형을 성형한다. 예를 들면 파형 성형부(130)는, 논리 패턴의 각논리값에 따른 전압을, 소정의 비트 기간씩 출력하는 것으로, 시험 신호의 파형을 성형하여도 된다.

드라이버(132)는, 파형 성형부(130)로부터 주어지는 파형에 따른 시험 신호를 출력한다. 드라이버(132)는, 타이밍 발생부(136)로부터 주어지는 타이밍 신호에 따라, 시험 신호를 출력하여도 된다. 예를 들면 드라이버(132)는, 타이밍 신호와 동일 주기의 시험 신호를 출력하여도 된다. 드라이버(132)가 출력하는 시험 신호는, 스위칭부(118) 등을 통해서, 대응하는 반도체 칩(310)에 공급된다.

컴퍼레이터(134)는, 반도체 칩(310)이 출력하는 응답 신호를 측정한다. 예를 들면 컴퍼레이터(134)는, 타이밍 발생부(136)로부터 주어지는 스트로브 신호에 따라 응답 신호의 논리값을 순차적으로 검출하는 것으로, 응답 신호의 논리 패턴을 측정하여도 된다.

논리 비교부(138)는, 컴퍼레이터(134)가 측정한 응답 신호의 논리 패턴에 기초하여, 대응하는 반도체 칩(310)의 양부를 판정하는 판정부로서 기능한다. 예를 들면 논리 비교부(138)는, 패턴 발생부(122)로부터 주어지는 기대값 패턴과 컴퍼레이터(134)가 검출한 논리 패턴이 일치하는지 여부에 의해, 반도체 칩(310)의 양부를 판정하여도 된다. 패턴 발생부(122)는, 기대값 메모리(126)에 미리 격납된 기대값 패턴을, 논리 비교부(138)에 공급하여도 된다. 기대값 메모리(126)은, 시험 개시 전에 제어 장치(10)로부터 주어지는 논리 패턴을 격납하여도 된다. 또한, 패턴 발생부(122)는, 미리 주어지는 알고리즘에 기초하여 해당 기대값 패턴을 생성하여도 된다.

페일 메모리(128)는, 논리 비교부(138)에서의 비교 결과를 격납한다. 예를 들면, 반도체 칩(310)의 메모리 영역을 시험하는 경우, 페일 메모리(128)는, 반도체 칩(310)의 어드레스마다, 논리 비교부(138)에서의 양부 판정 결과를 격납하여도 된다. 제어 장치(10)는, 페일 메모리(128)가 격납한 양부 판정 결과를 독출하여도 된다. 예를 들면, 장치측 접속 단자(114)는, 페일 메모리(128)가 격납한 양부 판정 결과를, 프로브 웨이퍼(100)의 외부의 제어 장치(10)에 출력하여도 된다.

또한, 특성 측정부(140)는, 드라이버(132)가 출력하는 전압 또는 전류의 파형을 측정한다. 예를 들면 특성 측정부(140)는, 드라이버(132)로부터 반도체 칩(310)에 공급하는 전류 또는 전압의 파형이, 소정의 사양을 만족하는지 여부에 기초하여, 반도체 칩(310)의 양부를 판정하는 판정부로서 기능하여도 된다.

전원 공급부(142)는, 반도체 칩(310)을 구동하는 전원 전력을 공급한다. 예를 들면 전원 공급부(142)는, 시험 중에 제어 장치(10)로부터 주어지는 전력에 따른 전원 전력을, 반도체 칩(310)에 공급하여도 된다. 또한, 전원 공급부(142)는, 시험 회로(120)의 각 구성 요소에 구동 전력을 공급하여도 된다.

시험 회로(120)가 이러한 구성을 가지는 것으로, 제어 장치(10)의 규모를 저감한 시험 시스템(400)을 실현할 수 있다. 예를 들면 제어 장치(10)로서 범용의 퍼스널 컴퓨터 등을 이용할 수 있다.

도 6은, 시험 회로(120)의 다른 구성예를 나타내는 도면이다. 본 예의 시험 회로(120)는, 도 5에서 설명한 시험 회로(120)의 구성 중 일부를 가진다. 예를 들면 시험 회로(120)는, 드라이버(132), 컴퍼레이터(134) 및 특성 측정부(140)를 가져도 된다. 드라이버(132), 컴퍼레이터(134) 및 특성 측정부(140)는, 도 5에서 설명한 드라이버(132), 컴퍼레이터(134) 및 특성 측정부(140)와 동일하여도 된다.

이 경우, 제어 장치(10)는, 도 5에서 설명한 패턴 발생부(122), 파형 성형부(130), 타이밍 발생부(136), 논리 비교부(138) 및 전원 공급부(142)를 가져도 된다. 시험 회로(120)는, 제어 장치(10)로부터 주어지는 제어 신호에 따라 시험 신호를 출력한다. 또한, 시험 회로(120)는, 컴퍼레이터(134)에서의 측정 결과를, 제어 장치(10)에 송신한다. 이러한 시험 회로(120)의 구성에 의해도, 제어 장치(10)의 규모를 저감할 수 있다.

도 7은, 시험 시스템(400)의 다른 구성예를 나타내는 도면이다. 본 예의 프로브 웨이퍼(100)는, 소정의 개수의 반도체 칩(310)마다, 하나의 회로부(110)를 가진다. 본 예에서의 회로부(110)는, 대응하는 복수의 반도체 칩(310) 가운데, 선택한 어느 하나의 반도체 칩(310)을 시험한다.

도 8은, 도 7에 관련해 설명한 회로부(110)의 구성예를 나타내는 도면이다. 본 예의 회로부(110)는, 시험 회로(120) 및 스위치(106)를 가진다. 시험 회로(120)는, 도 4 내지 도 6에 관련해 설명한 어느 하나의 시험 회로(120)와 동일하여도 된다.

스위치(106)는, 시험 회로(120)를, 어느 반도체 칩(310)에 접속할지를 스위칭한다. 구체적으로는, 스위치(106)는, 시험 회로(120)를, 시험해야 할 반도체 칩(310)에 대응하는 웨이퍼측 접속 단자(112)에 접속한다. 스위치(106)는, 각각의 반도체 칩(310)을 순차적으로 시험하기 위하여, 시험 회로(120)를, 각각의 반도체 칩(310)에 대응하는 웨이퍼측 접속 단자(112)에 순차적으로 접속하여도 된다. 시험 회로(120)는, 각각의 반도체 칩(310)을 순차적으로 시험하여도 된다. 이러한 구성에 의해, 반도체 칩(310)과 같은 수의 시험 회로(120)를, 웨이퍼 기판(111)에 형성할 수 없는 경우이어도, 각각의 반도체 칩(310)을 시험할 수 있다.

도 9는, 시험 시스템(400)의 다른 구성예를 나타내는 도면이다. 본 예의 시험 시스템(400)은, 피시험 웨이퍼측의 프로브 웨이퍼(100-1), 제어 장치측의 프로브 웨이퍼(100-2) 및 제어 장치(10)를 구비한다. 피시험 웨이퍼측의 프로브 웨이퍼(100-1)는, 반도체 웨이퍼(300)와 제어 장치측의 프로브 웨이퍼(100-2)의 사이에 설치된다. 또한, 제어 장치측의 프로브 웨이퍼(100-2)는, 피시험 웨이퍼측의 프로브 웨이퍼(100-1)와 제어 장치(10)의 사이에 설치된다.

본 예에서는, 피시험 웨이퍼측의 프로브 웨이퍼(100-1)가 제1 프로브 웨이퍼로서 기능한다. 또한, 제어 장치측의 프로브 웨이퍼(100-2)가 제2 프로브 웨이퍼로서 기능한다. 또한, 프로브 웨이퍼(100-1) 및 프로브 웨이퍼(100-2)의 각각은, 반도체 웨이퍼(300)의 반도체 칩(310)이 형성되는 면과 실질적으로 동일한 직경의 원 형상으로 형성된 면을 가져도 된다.

피시험 웨이퍼측의 프로브 웨이퍼(100-1) 및 제어 장치측의 프로브 웨이퍼(100-2)의 각각은, 도 1 내지 도 8에 관련해 설명한 프로브 웨이퍼(100)와 동일한 기능 및 구성을 가져도 된다. 단, 피시험 웨이퍼측의 프로브 웨이퍼(100-1)의 제1 회로부(110-1)와 제어 장치측의 프로브 웨이퍼(100-2)에서의 제2 회로부(110-2)는, 다른 회로를 가져도 된다.

예를 들면 제1 회로부(110-1)는, 도 5에 나타낸 시험 회로(120)의 구성의 일부를 가져도 된다. 또한, 제2 회로부(110-2)는, 도 5에 나타낸 시험 회로(120)의 구성 가운데, 제1 회로부(110-1)가 가지는 부분 이외의 구성을 가져도 된다. 즉, 대응하는 제1 회로부(110-1) 및 제2 회로부(110-2)가 협동하는 것으로, 각각의 반도체 칩(310)을 시험하여도 된다. 제2 회로부(110-2)는, 각각의 제1 회로부(110-1)에 대해서 적어도 하나씩 설치되어도 된다. 또한, 제1 회로부(110-1)가, 각각의 제2 회로부(110-2)에 대해서 적어도 하나씩 설치되어도 된다.

더욱 구체적으로는, 제2 회로부(110-2)는, 대응하는 상기 반도체 칩에게 주어야 하는 신호가 가지는 논리 패턴을 생성하고, 생성한 신호를, 대응하는 제1 회로부(110-1)에 공급하여도 된다. 이 경우, 제2 회로부(110-2)는, 도 5에 관련해 설명한 패턴 발생부(122)를 가져도 된다.

또한, 제1 회로부(110-1)는, 대응하는 제2 회로부(110-2)로부터 주어지는 신호에 기초하여, 대응하는 반도체 칩(310)에게 주어야 하는 신호의 파형을 각각 성형하여도 된다. 이 경우, 제1 회로부(110-1)는, 도 5에 관련해 설명한 파형 성형부(130)를 가져도 된다.

또한, 제2 회로부(110-2)는, 반도체 칩(310)을 시험하는 회로 가운데, 반도체 칩(310)의 품종마다 또는 반도체 칩(310)에 대한 시험마다 등에서 공통되어 사용되는 회로 부분을 가져도 된다. 제1 회로부(110-1)는, 반도체 칩(310)을 시험하는 회로 가운데, 반도체 칩(310)의 품종마다 또는 반도체 칩(310)에 대한 시험 마다 바꿀 수 있는 회로 부분을 가져도 된다. 이러한 구성에 의해, 반도체 칩(310)의 복수의 품종 등에 대해서, 제어 장치측의 프로브 웨이퍼(100-2)를 공용할 수 있어 시험 비용을 저감할 수 있다.

또한, 제2 회로부(110-2)는, 예를 들면 도 5에 나타낸 시험 회로(120)의 모든 구성 요소를 가져도 된다. 이 경우, 피시험 웨이퍼측의 프로브 웨이퍼(100-1)는, 제1 회로부(110-1)를 갖지 않아도 된다. 예를 들면 피시험 웨이퍼측의 프로브 웨이퍼(100-1)는, 단자 간격이 다른 제어 장치측의 프로브 웨이퍼(100-2)와 반도체 웨이퍼(300)를 전기적으로 접속하는 피치 변환 기판으로서 기능하여도 된다.

이 경우, 피시험 웨이퍼측의 프로브 웨이퍼(100-1)는, 제어 장치측의 프로브 웨이퍼(100-2)와 대향하는 면에, 제어 장치측의 프로브 웨이퍼(100-2)에서의 제2 중간 접속 단자(115)와 동일한 배치로 형성된 제1 중간 접속 단자를 가져도 된다. 또한, 피시험 웨이퍼측의 프로브 웨이퍼(100-1)는, 반도체 웨이퍼(300)와 대향하는 면에, 반도체 웨이퍼(300)에서의 단자(312)와 동일한 배치로 형성된 웨이퍼측 접속 단자(112)를 가져도 된다. 대응하는 제1 중간 접속 단자 및 웨이퍼측 접속 단자(112)는, 제1 웨이퍼 기판(111-1)을 관통해 형성되는 쓰루홀(116)에 의해 전기적으로 접속된다.

이러한 구성에 의해, 단자(312)의 배치가 다른 복수의 품종의 반도체 웨이퍼(300)를 순차적으로 시험하는 경우이어도, 피시험 웨이퍼측의 프로브 웨이퍼(100-1)를 교환하면, 제어 장치측의 프로브 웨이퍼(100-2)를 공통으로 사용할 수 있다. 이 때문에, 시험 비용을 저감할 수 있다.

또한, 제1 회로부(110-1)는, 각각의 제2 회로부(110-2)를, 어느 반도체 칩(310)에 접속할지를 정하는 배선 회로이어도 된다. 즉, 시험 시스템(400)은, 피시험 웨이퍼측의 프로브 웨이퍼(100-1)를 교환하는 것으로, 각각의 제2 회로부(110-2)를, 어느 반도체 칩(310)에 접속할지를 스위칭하여도 된다.

또한, 제1 회로부(110-1)는, 각각의 제2 회로부(110-2)를, 어느 반도체 칩(310)에 접속할지를 스위칭하는 스위칭 회로이어도 된다. 이 경우, 제어 장치(10)는, 각각의 제1 회로부(110-1)를 제어하는 것으로, 제2 회로부(110-2) 및 반도체 칩(310)의 접속 관계를 스위칭하여도 된다.

또한, 제1 회로부(110-1)는, 대응하는 제2 회로부(110-2)의 각 단자를, 대응하는 반도체 칩(310)의 어느 단자에 접속할지를 정하는 배선 회로이어도 된다. 또한, 제1 회로부(110-1)는, 대응하는 제2 회로부(110-2)의 각 단자를, 대응하는 반도체 칩(310)의 어느 단자에 접속할지를 스위칭하는 스위칭 회로이어도 된다.

이상과 같이, 시험 시스템(400)은, 2개의 프로브 웨이퍼(100)의 적어도 일방을 교환 가능하게 구비한다. 이 때문에, 시험 시스템(400)은, 다양한 반도체 웨이퍼(300)를 저비용으로 시험할 수 있다.

도 10은, 2개의 프로브 웨이퍼(100)를 가지는 프로브 장치(200)의 구성예를 나타내는 단면도이다. 본 예에서는, 프로브 장치(200)의 각 구성 요소를 이간시킨 도면을 이용해 설명하지만, 프로브 장치(200)의 각 구성 요소는, 도 10의 상하 방향에 있어서 서로 이웃이 되는 다른 구성 요소와 접촉하여 배치된다.

프로브 장치(200)는, 웨이퍼 트레이(210), 웨이퍼측 멤브레인(220), 웨이퍼측 PCR(230), 프로브 웨이퍼(100), 장치측 PCR(240), 장치측 멤브레인(250), 중간 PCR(270), 중간 멤브레인(280) 및 장치 기판(260)을 가진다. 웨이퍼 트레이(210)는 반도체 웨이퍼(300)를 유지한다.

웨이퍼 트레이(210), 웨이퍼측 멤브레인(220) 및 웨이퍼측 PCR(230)는, 도 3에 관련해 설명한 웨이퍼 트레이(210), 웨이퍼측 멤브레인(220) 및 웨이퍼측 PCR(230)와 동일한 기능 및 구조를 가져도 된다. 또한, 웨이퍼측 PCR(230)는, 웨이퍼측 멤브레인(220)과 반도체 웨이퍼측의 프로브 웨이퍼(100-1)의 사이에 배치되어 웨이퍼측 멤브레인(220)의 범프(222)와 반도체 웨이퍼측의 프로브 웨이퍼(100-1)에서의 웨이퍼측 접속 단자(112)를 전기적으로 접속한다.

또한, 반도체 웨이퍼측의 프로브 웨이퍼(100-1)는, 중간 PCR(270)와 대향하는 면에, 복수의 제1 중간 접속 단자(113)를 가진다. 각각의 제1 중간 접속 단자(113)는, 도 2에 관련해 설명한 장치측 접속 단자(114)와 같이, 쓰루홀(116)을 통해서, 대응하는 웨이퍼측 접속 단자(112)와 전기적으로 접속되어도 된다. 또한, 복수의 제1 중간 접속 단자(113)는, 후술하는 제2 중간 접속 단자(115)와 동일한 배치로 설치된다. 또한, 제1 중간 접속 단자(113)는, 웨이퍼측 접속 단자(112)와는 다른 배치로 설치되어도 된다.

중간 PCR(270)는, 반도체 웨이퍼측의 프로브 웨이퍼(100-1)와 중간 멤브레인(280)의 사이에 배치되어, 프로브 웨이퍼(100-1)에서의 제1 중간 접속 단자(113)와 중간 멤브레인(280)의 범프(282)를 전기적으로 접속한다. 중간 PCR(270)는, 제1 중간 접속 단자(113) 및 범프(282)에 의해 가압되는 것으로 제1 중간 접속 단자(113) 및 범프(282)를 전기적으로 접속하는, 이방성 도전막으로 형성된 시트이어도 된다.

중간 멤브레인(280)은, 중간 PCR(270)와 제어 장치측의 프로브 웨이퍼(100-2)의 사이에 배치되어, 중간 PCR(270)와 프로브 웨이퍼(100-2)를 전기적으로 접속한다. 중간 멤브레인(280)은, 절연 재료로 형성된 시트의 표리를 관통하는 복수의 도전체의 범프(282)가 설치된다. 범프(282)는, 프로브 웨이퍼(100-2)에서의 제2 중간 접속 단자(115)와 전기적으로 접속한다. 범프(282)는, 프로브 웨이퍼(100-2)의 제2 중간 접속 단자(115)와 동일한 배치로 설치되어도 된다.

또한, 제어 장치측의 프로브 웨이퍼(100-2)는, 제2 웨이퍼 기판(111-2)에서 중간 멤브레인(280)과 대응하는 면에, 복수의 제1 중간 접속 단자(113)와 일대일로 대응하여 설치된 복수의 제2 중간 접속 단자(115)를 가진다. 각각의 제2 중간 접속 단자(115)는, 제2 웨이퍼 기판(111-2)을 관통하여 형성되는 쓰루홀을 통해서, 대응하는 장치측 접속 단자(114)와 전기적으로 접속되어도 된다. 제2 중간 접속 단자(115)는, 장치측 접속 단자(114)와 동일한 배치로 설치되어도 된다.

장치측 PCR(240), 장치측 멤브레인(250) 및 장치 기판(260)은, 도 3에 관련해 설명한 장치측 PCR(240), 장치측 멤브레인(250) 및 장치 기판(260)과 동일한 기능 및 구조를 가져도 된다. 또한, 장치측 PCR(240)는, 제어 장치측의 프로브 웨이퍼(100-2)와 장치측 멤브레인(250)의 사이에 배치되어 프로브 웨이퍼(100-2)와 장치측 멤브레인(250)을 전기적으로 접속한다. 이러한 구성에 의해, 2개의 프로브 웨이퍼(100)를 이용해 반도체 웨이퍼(300)를 시험할 수 있다.

또한, 도 3에 관련해 설명한 바와 같이, 본 예의 프로브 장치(200)에서도, 어느 하나의 멤브레인을 생략하여도 된다. 예를 들면, 도 3에 관련해 설명한 예와 같이, 프로브 장치(200)는, 장치측 멤브레인(250)을 가지지 않아도 된다. 또한, 프로브 웨이퍼(100)의 단자도, 대면적인 한편 금 도금 등으로 형성하는 것이 비교적으로 용이하기 때문에, 프로브 장치(200)는, 중간 멤브레인(280)을 가지지 않아도 된다.

이상, 발명을 실시 형태를 이용해 설명했지만, 발명의 기술적 범위는 상기 실시 형태에 기재된 범위에는 한정되지 않는다. 상기 실시 형태에, 다양한 변경 또는 개량을 더하는 것이 가능하다라고 하는 것이 당업자에게 분명하다. 그와 같은 변경 또는 개량을 더한 형태도 발명의 기술적 범위에 포함될 수 있다는 것이, 청구의 범위의 기재로부터 분명하다.

10???제어 장치 100???프로브 웨이퍼
102???웨이퍼 접속면 104???장치 접속면
106???스위치 111???웨이퍼 기판
112???웨이퍼측 접속 단자 113???제1 중간 접속 단자
114???장치측 접속 단자 115???제2 중간 접속 단자
116???쓰루홀 117???배선
118???스위칭부 119???패드
120???시험 회로 122???패턴 발생부
124???패턴 메모리 126???기대값 메모리
128???페일 메모리 130???파형 성형부
132???드라이버 134???컴퍼레이터
136???타이밍 발생부 138???논리 비교부
140???특성 측정부 142???전원 공급부
200???프로브 장치 210???웨이퍼 트레이
212???유지 부재 220???웨이퍼측 멤브레인
222???범프 230???웨이퍼측 PCR
240???장치측 PCR 250???장치측 멤브레인
252???범프 260???장치 기판
270???중간 PCR 280???중간 멤브레인
282???범프 300???반도체 웨이퍼
310???반도체 칩 400???시험 시스템

Claims

복수의 반도체 칩이 형성된 반도체 웨이퍼와 전기적으로 접속하는 프로브 웨이퍼에 있어서,
웨이퍼 기판; 및
상기 웨이퍼 기판에 형성되고, 각각의 상기 반도체 칩에 대해서 적어도 하나씩 설치되어, 대응하는 상기 반도체 칩의 입출력 단자와 전기적으로 접속하는 복수의 웨이퍼측 접속 단자
를 포함하는,
프로브 웨이퍼.
제1항에 있어서,
상기 웨이퍼 기판에 형성되고, 각각의 상기 반도체 칩에 대해서 적어도 하나씩 설치되어, 상기 웨이퍼측 접속 단자를 통해서, 대응하는 상기 반도체 칩과의 사이에 신호를 주고 받는 복수의 회로부
를 더 포함하는,
프로브 웨이퍼.
제2항에 있어서,
각각의 상기 회로부는, 동일한 구성을 가지는,
프로브 웨이퍼.
제2항에 있어서,
각각의 상기 회로부는, 대응하는 상기 반도체 칩에 공급하는 신호를 생성하는,
프로브 웨이퍼.
제4항에 있어서,
각각의 상기 회로부는, 상기 반도체 칩의 시험에 이용하는 시험 신호를 생성하여, 대응하는 상기 반도체 칩에 각각 공급하는,
프로브 웨이퍼.
제5항에 있어서,
각각의 상기 회로부는, 대응하는 상기 반도체 칩이 상기 시험 신호에 따라 출력하는 응답 신호에 기초하여, 대응하는 상기 반도체 칩의 양부를 판정하는,
프로브 웨이퍼.
제6항에 있어서,
각각의 상기 회로부는,
상기 시험 신호의 논리 패턴을 생성하는 패턴 발생부;
상기 논리 패턴에 기초하여 상기 시험 신호의 파형을 성형하여 출력하는 파형 성형부;
상기 응답 신호를 측정하는 컴퍼레이터; 및
상기 컴퍼레이터에서의 측정 결과에 기초하여, 상기 반도체 칩의 양부를 판정하는 판정부
를 포함하는,
프로브 웨이퍼.
제7항에 있어서,
상기 웨이퍼 기판은,
상기 웨이퍼측 접속 단자가 형성되는 웨이퍼 접속면; 및
상기 웨이퍼 접속면의 이면에 형성되는 장치 접속면
을 포함하고,
상기 프로브 웨이퍼는, 상기 웨이퍼 기판의 상기 장치 접속면에 형성되어, 상기 회로부에서의 양부 판정 결과를 외부의 장치에 출력하는 장치측 접속 단자를 더 포함하는,
프로브 웨이퍼.
제8항에 있어서,
상기 웨이퍼 기판은, 상기 반도체 웨이퍼의 기판과 동일한 반도체 재료로 형성되는,
프로브 웨이퍼.
제8항에 있어서,
상기 웨이퍼 기판의 상기 웨이퍼 접속면은, 상기 반도체 웨이퍼의 상기 반도체 칩이 형성되는 면과 동일한 형상으로 형성되는,
프로브 웨이퍼.
제8항에 있어서,
상기 웨이퍼 기판의 상기 웨이퍼 접속면 및 상기 장치 접속면은, 이방성 도전막을 통해서 상기 반도체 웨이퍼 및 상기 외부의 장치와 접촉하는,
프로브 웨이퍼.
제1항에 있어서,
상기 웨이퍼 기판에 형성되고, 소정의 개수의 상기 반도체 칩마다 하나씩 설치되어, 대응하는 상기 반도체 칩에 공급하는 신호를 생성하는 복수의 회로부; 및
각각의 상기 회로부를, 어느 상기 반도체 칩에 접속할지를 스위칭하는 스위치
를 더 포함하는,
프로브 웨이퍼.
삭제
삭제
삭제
삭제
삭제
삭제