KR101198249B1 - 이미지센서의 컬럼 회로 및 픽셀 비닝 회로 - Google Patents

Abstract

이미지센서의 컬럼 회로는, 제1컬럼 라인에 대한 리드를 담당하며 제1전류원과 제1캐패시터를 포함하는 제1컬럼 리드 회로; 및 제2컬럼 라인에 대한 리드를 담당하며 제2전류원과 제2캐패시터를 포함하는 제2컬럼 리드 회로를 포함하고, 비닝 모드시에, 제1페이즈에서 상기 제1컬럼 라인으로는 2이상의 픽셀로부터 데이터가 출력되어 상기 제1캐패시터에 저장되고, 제2페이즈에서 상기 제2컬럼 라인으로는 2이상의 픽셀로부터 데이터가 출력되어 상기 제2캐패시터에 저장되며, 제3페이즈에서 상기 제1캐패시터와 상기 제2캐패시터 간에 전하가 공유된다.

Description

이미지센서의 컬럼 회로 및 픽셀 비닝 회로{COLUMN CIRCUIT AND PIXEL BINNING CIRCUIT OF IMAGE SENSOR}

본 발명은 다수 픽셀의 데이터를 비닝(binning)하는 기술에 관한 것이다.

최근들어 디지털 카메라(digital camera)는 인터넷을 이용한 영상통신의 발전과 더불어 그 수요가 폭발적으로 증가하고 있는 추세에 있다. 더욱이, 카메라가 장착된 PDA(Personal Digital Assistant), CDMA(Code Division Multiple Access)단말기 등과 같은 이동통신단말기의 보급이 증가됨에 따라 소형 카메라 모듈의 수요가 증가하고 있다.

카메라 모듈은 기본적으로 이미지센서를 포함한다. 일반적으로, 이미지 센서라 함은 광학 영상(optical image)을 전기 신호로 변환시키는 소자를 말한다. 이러한 이미지센서로는 전하 결합 소자(Charge Coupled Device, 이하, CCD라 함)와 시모스(CMOS) 이미지센서가 널리 사용되고 있다.

CCD는 구동방식이 복잡하고, 전력 소모가 많으며, 제조공정시 마스크 공정 수가 많아 공정이 복잡하고, 시그날 프로세싱 회로(signal processing circuit)를 칩 내에 구현할 수 없어 원 칩(one chip)화가 어렵다는 등의 여러 단점이 있다. 이에 반해, 시모스 이미지센서는 하나의 단일 칩 상에 제어, 구동 및 신호처리 회로의 모놀리식 집적화가 가능하기 때문에 최근에 보다 주목을 받고 있다. 게다가, 시모스 이미지센서는 저전압 동작 및 저전력 소모, 주변기기화의 호환성 및 표준 CMOS제조 공정의 유용성으로 인하여 기존의 CCD에 비해 잠재적으로 적은 비용을 제공한다.

기술의 발달로 인하여 이미지센서 내의 픽셀의 개수, 즉 해상도가 높아지고 있는데, 증가하는 픽셀 화상도는 처리해야 할 데이터 양의 증가를 유발한다. 따라서 여러 픽셀의 데이터를 하나의 데이터로 비닝(binning)하는 기술이 사용되고 있다. 기존에는 픽셀 비닝을 할 때 픽셀 어레이 상에서 비닝을 하였는데, 이 경우 특정 픽셀구조만을 사용해야만 한다는 제약이 있다.

본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 픽셀 구조와 상관없이 비닝기능을 수행가능하며, 기존의 컬럼 리드 회로의 역할과 비닝회로의 역할을 수행할 수 있는 이미지센서의 컬럼 회로 및 비닝 회로를 제공하고자 하는데 그 목적이 있다.

상기한 목적을 달성하기 위한 이미지센서의 컬럼 회로는, 제1컬럼 라인에 대한 리드를 담당하며 제1전류원과 제1캐패시터를 포함하는 제1컬럼 리드 회로; 및 제2컬럼 라인에 대한 리드를 담당하며 제2전류원과 제2캐패시터를 포함하는 제2컬럼 리드 회로를 포함하고, 비닝 모드시에, 제1페이즈에서 상기 제1컬럼 라인으로는 2이상의 픽셀로부터 데이터가 출력되어 상기 제1캐패시터에 저장되고, 제2페이즈에서 상기 제2컬럼 라인으로는 2이상의 픽셀 데이터가 출력되어 상기 제2캐패시터가 저장되며, 제3페이즈에서 상기 제1캐패시터와 상기 제2캐패시터 간에 전하가 공유되는 것을 특징으로 할 수 있다.

상기 비닝 모드의 제1페이즈에서 상기 제1전류원과 상기 제2전류원이 상기 제1컬럼 라인으로부터 전류를 방전하고, 상기 비닝 모드의 제2페이즈에서 상기 제1전류원과 상기 제2전류원이 상기 제1컬럼 라인으로부터 전류를 방전하는 것을 특징으로 할 수 있다.

노멀 모드시에는, 상기 제1컬럼 라인으로부터는 하나의 픽셀로부터 데이터가 출력되어 상기 제1캐패시터에 저장되고, 상기 제2컬럼 라인으로부터는 하나의 픽셀로부터 데이터가 출력되어 상기 제2캐패시터에 저장되는 것을 특징으로 할 수 있다.

또한, 이미지 센서의 컬럼 회로는, 제1컬럼 라인; 제2컬럼 라인; 제1캐패시터; 제2캐패시터; 상기 제1컬럼 라인과 제1노드를 연결하는 제1스위치; 상기 제2컬럼 라인과 제2노드를 연결하는 제2스위치; 상기 제1노드에 연결된 제1전류원; 상기 제2노드에 연결된 제2전류원; 상기 제1캐패시터와 상기 제1노드를 연결하는 제3스위치; 상기 제2캐패시터와 상기 제2노드를 연결하는 제4스위치; 및 상기 제1노드와 제2노드를 연결하는 제5스위치를 포함할 수 있다.

비닝 모드의 제1페이즈에서, 상기 제1컬럼 라인으로는 2이상의 픽셀로부터 데이터가 출력되고, 상기 제1스위치와 상기 제3스위치와 상기 제5스위치가 턴온되고, 상기 비닝 모드의 제2페이즈에서, 상기 제2컬럼 라인으로는 2이상의 픽셀로부터 데이터가 출력되고, 상기 제2스위치와 상기 제4스위치와 상기 제5스위치가 턴온되고, 상기 비닝 모드의 제3페이즈에서, 상기 제5스위치가 턴온되는 것을 특징으로 할 수 있다.

노멀 모드시에는 상기 제1,2,3,4스위치가 턴온되고, 상기 제1컬럼 라인으로는 하나의 픽셀로부터 데이터가 출력되고, 상기 제2컬럼 라인으로는 하나의 픽셀로부터 데이터가 출력되는 것을 특징으로 할 수 있다.

또한, 이미지 센서의 픽셀 비닝회로는, 제1페이즈에서 제1컬럼 라인으로부터 2이상의 픽셀 데이터를 전달받고, 제2페이즈에서 제2컬럼 라인으로부터 2이상의 픽셀 데이터를 전달받는 데이터 노드; 상기 제1페이즈와 상기 제2페이즈에서 상기 데이터 노드의 전하를 방전하는 방전부; 상기 제1페이즈와 상기 제3페이즈에서 상기 데이터 노드에 연결되는 제1캐패시터; 및 상기 제2페이즈와 상기 제3페이즈에서 상기 데이터 노드에 연결되는 제2캐패시터를 포함할 수 있다.

본 발명에 따르면, 2개의 컬럼 리드 회로를 이용하는 간단한 구조로 노멀모드와 비닝모드에서 동작하는 회로를 구현하는 것이 가능해져, 회로의 면적을 줄일 수 있다는 장점이 있다.

또한, 본 발명에 따르면, 픽셀 어레이 내부에서 비닝동작이 이루어지는 것이 아니라 주변회로 부분에서 비닝동작이 이루어지므로, 픽셀의 구조와 무관하게 비닝 동작을 수행하는 것이 가능하다는 장점이 있다.

또한, 비닝동작시에 소스 플로워(전류원)의 전류값을 변경하지 않고, 주변 컬럼의 소스 플로워를 같이 사용하는 방식을 사용함으로써, 픽셀 데이터의 정확한 센싱을 보장해준다는 장점이 있다.

도 1은 이미지 센서의 픽셀 어레이와 주변부를 도시한 도면.
도 2는 하나의 데이터로 비닝될 4개의 픽셀을 자세히 도시한 도면.
도 3은 컬럼 회로(130)의 일실시예 구성도.
도 4a,b,c는 컬럼 회로(130)의 비닝 모드 동작을 설명하기 위한 도면으로, 도 4a는 1페이즈, 도 4b는 2페이즈, 도 4c는 3페이즈의 동작을 나타낸다.
도 5는 컬럼 회로(130)의 노멀 모드 동작을 설명하기 위한 도면.
도 6은 본 발명에 따른 비닝 회로의 일실시예 구성도.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.

도 1은 이미지 센서의 픽셀 어레이와 주변부를 도시한 도면이다.

도 1을 참조하면, 이미지 센서는 다수의 픽셀이 구비된 픽셀 어레이(110), 픽셀 데이터를 출력할 로우(row)를 선택하기 위한 로우 디코더(120), 컬럼 라인으로 출력되는 데이터를 리드하기 위한 컬럼 회로(130), 컬럼 회로(130)에 의해 리드된 데이터를 아날로그-디지털 변환하기 위한 아날로그-디지털 변환기(140), 및 비닝(binning) 모드 또는 노멀(normal) 모드를 선택하기 위한 모드 셀렉터(150)를 포함한다.

픽셀 어레이(100)에는 다수개의 픽셀이 구비되는데, 각각의 픽셀은 R(red, 적색),G(green, 녹색),B(blue, 청색) 중 한가지의 색을 감지하도록 구성되며, G를 감지하는 픽셀은 다른 색을 감지하는 픽셀보다 2배 많게 구비되는 것이 일반적이다. 픽셀의 비닝 동작은 동일한 색을 감지하는 인접한 픽셀의 데이터에 대해서 이루어진다. 예를 들어, 2X2방식으로 픽셀을 비닝할 경우에 도면에 빗금으로 표시된 R픽셀에 대해서 비닝 동작이 이루어진다.

로우 디코더(120)는 픽셀 어레이(100)에서 픽셀 데이터를 출력할 로우를 선택한다. 로우 디코더(120)는 노멀 동작시에는 선택된 1개의 로우에서 픽셀 데이터가 출력되도록 제어하며, 비닝 동작시에는 비닝할 2이상의 로우에서 픽셀 데이터가 출력되도록 제어한다.

컬럼 회로(130)는 컬럼 라인으로 출력되는 픽셀 데이터를 리드하기 위한 회로인데, 본 발명의 컬럼 회로(130)는 노멀모드에서의 리드 동작 이외에 비닝 모드에서의 비닝 동작을 지원한다. 컬럼 회로에 대한 자세한 설명은 도면과 함께 후술하기로 한다.

아날로그-디지털 변환기(140)는 컬럼 회로(130)에 의해 리드된 데이터(또는 비닝된 데이터)를 디지털로 변환한다.

도 2는 하나의 데이터로 비닝될 4개의 픽셀을 자세히 도시한 도면이다.

앞서 설명한 바와 같이, 픽셀 비닝은 동일한 색의 인접한 픽셀끼리 이루어지므로, (로우, 컬럼)을 기준으로 (i, j)픽셀(210), (i+2, j)픽셀(220), (i, j+2)픽셀(230), (i+2, j+2)픽셀(240)이 병합된다.

(i,j)픽셀(210)을 참조하여 픽셀 내부의 구성에 대해 알아보기로 한다. 픽셀(210)은 포토 다이오드(PD)와 플로팅 디퓨전(FD)과, 4개의 트랜지스터(T0~T3)를 포함한다. 4개의 트랜지스터(T0~T3)는 전송신호(Tx)에 응답하여 포토 다이오드(PD)에서 집속된 광전하(photo-generated charge)를 플로팅 디퓨전(FD) 영역으로 운송하기 위한 트랜스퍼 트랜지스터(T0), 리셋신호(Rx)에 응답하여 원하는 값으로 플로팅 디퓨전 영역(FD)의 전위를 세팅하고 전하를 배출하여 플로팅 디퓨전(FD) 영역을 리셋시키기 위한 리셋 트랜지스터(T1), 플로팅 디퓨전(FD) 영역에 축적된 전하에 따라 동작하여 버퍼 증폭기(buffer amplifier) 역할을 하는 드라이브 트랜지스터(T2), 로우 라인(Sx_i)의 제어에 따른 스위칭으로 드라이브 트랜지스터(T2)의 구동에 의한 픽셀 데이터를 컬럼 라인(CL_j)으로 전달하기 위한 선택 트랜지스터(T3)를 포함한다. 로우 라인(Sx_i)은 선택되면 'H'의 값을 가지며, 선택되지 않으면 'L'의 값을 갖는다.

노멀 동작시에 픽셀 어레이 내에서 하나의 로우가 선택된다. 즉, 로우 디코더(120)는 다수개의 로우 라인(Sx_0~Sx_N) 중에서 하나의 로우 라인만을 'H'레벨을 만는다. 예를 들어, i번째 로우가 선택되면 로우 라인(Sx_i)이 'H'레벨을 갖고, 나머지 로우 라인은 모두 'L'레벨을 갖는다. 마찬가지로 i+2번째 로우가 선택되면 로우 라인(Sx_i+2)이 'H'레벨을 갖고, 나머지 로우 라인은 모두 'L'레벨을 갖는다.

비닝 동작시에는 2이상의 로우 라인이 선택된다. 즉, 로우 디코더는 비닝 대상인 픽셀에 대응되는 로우 라인을 동시에 'H'레벨로 만든다. 따라서 픽셀(210)과 픽셀(220)이 비닝되는 경우와, 픽셀(230)과 픽셀(240)이 비닝되는 경우에 로우 라인(Sx_i)과 로우 라인(Sx_i+2)이 동시에 'H'레벨이 된다.

도 3은 컬럼 회로(130)의 일실시예 구성도이다.

도 3에 도시된 바와 같이, 컬럼 회로(130)는, 제1캐패시터(C1); 제2캐패시터(C2); 제1컬럼 라인(CL_j)과 제1노드(A)를 연결하는 제1스위치(LSW0); 제2컬럼 라인(CL_j+2)과 제2노드(B)를 연결하는 제2스위치(LSW1); 제1노드(A)에 연결된 제1전류원(311); 제2노드(B)에 연결된 제2전류원(312); 제1캐패시터(C1)와 제1노드(A)를 연결하는 제3스위치(SSW0); 제2캐패시터(C2)와 제2노드(B)를 연결하는 제4스위치(SSW1); 및 제1노드(A)와 제2노드(B)를 연결하는 제5스위치(AV0)를 포함한다.

제1컬럼 리드 회로(310)는 제1컬럼 라인(CL_j)에 대한 리드를 담당하는 회로이며, 제2컬럼 리드 회로(320)는 제2컬럼 라인(CL_j+2)에 대한 리드를 담당하는 회로이다. 제1컬럼 리드 회로(310)와 제2컬럼 리드 회로(320)에 의해 노멀 모드 및 비닝 모드에서의 데이터 리드 동작이 이루어진다.

참고로, 제1캐패시터(C1)와 제2캐패시터(C2)가 연결되는 라인(CML)은 커먼 모드 레벨을 가지는 라인이다.

도 3에서는 컬럼 회로에서 2개의 컬럼 라인에 대응되는 부분만을 도시하였지만, 나머지 컬럼 라인에 대응하는 부분도 도 3과 동일하게 구성될 수 있음은 당연하다.

도 4a,b,c는 컬럼 회로(130)의 비닝 모드 동작을 설명하기 위한 도면으로, 도 4a는 1페이즈, 도 4b는 2페이즈, 도 4c는 3페이즈의 동작을 나타낸다.

(1) 비닝 모드 1페이즈(phase) 동작

비닝 모드의 1페이즈에서는 제1스위치(LSW0), 제3스위치(SSW0), 제5스위치(AV0)가 턴온되어, 도 4a와 같은 연결상태가 된다. 또한, 전류원(311, 321)을 활성화시키기 위한 활성화신호(EN)가 활성화된다.

제1페이즈에서 제1컬럼 라인(CL_j)으로는 (i, j)픽셀(210)과 (i+2, j)픽셀(220)의 데이터가 출력되고 2개 픽셀(210, 220)의 데이터는 제1캐패시터(C1)에 저장된다. 제1컬럼 라인(CL_j)을 통해 2개의 픽셀(210, 220)의 데이터가 출력되므로 제1컬럼 라인(CL_j)의 데이터를 제1캐패시터(C1)에 저장하기 위해서는 2I(I는 하나의 픽셀 데이터를 읽는데 필요한 전류)만큼의 전류가 흘러야 하는데, 1페이즈에서는 제1전류원(311)과 제2전류원(321)이 모두 제1컬럼 라인(CL_j)에 연결되므로 이러한 전류 조건이 만족될 수 있다.

(2) 비닝 모드 2페이즈 동작

비닝 모드의 2페이즈에서는 제2스위치(LSW1), 제4스위치(SSW1), 제5스위치(AV0)가 턴온되어, 도 4b와 같은 연결상태가 된다. 또한, 전류원(331, 321)을 활성화시키기 위한 활성화신호(EN)가 활성화된다.

제2페이즈에서 제2컬럼 라인(CL_j+2)으로는 (i, j+2)픽셀(230)과 (i+2, j+2)픽셀(240)의 데이터가 출력되고 2개의 픽셀(230, 240)의 데이터는 제2캐패시터(C2)에 저장된다. 제2컬럼 라인(CL_j+2)을 통해 2개의 픽셀(230, 240)의 데이터가 출력되므로 제2컬럼 라인(CL_j+2)의 데이터를 제2캐패시터(C2)에 저장하기 위해서는 2I만큼의 전류가 흘러야 하는데, 2페이즈에서 제1전류원(311)과 제2전류원(321)이 모두 제2컬럼 라인(CL_j+2)에 연결되므로 이러한 전류 조건이 만족될 수 있다.

(3) 비닝 모드 제3페이즈 동작

비닝 모드의 제3페이즈에서는 제5스위치(AV0)가 턴온되어, 도 4c와 같은 연결상태가 된다. 또한, 전류원(331, 321)을 활성화시키기 위한 활성화신호(EN)는 비활성화된다.

제3페이즈에서는 제1캐패시터(C1)와 제2캐패시터(C2) 간에 전하의 공유가 일어난다. 따라서, 결국 제1~제4픽셀(210~240)의 데이터를 비닝한 데이터가 제1캐패시터(C1)와 제2캐패시터(C2)에 저장된다.

제1캐패시터(C1)와 제2캐패시터(C2)에 저장된 비닝 데이터는 아날로그-디지털 변환을 통해 디지털 값으로 변환된다(아날로그-디지털 변환기는 도면에 미도시함).

상기한 실시예에서는 2x2비닝을 예시하였지만, 본 발명이 2x2 비닝에만 사용될 수 있는 것은 아니다. 예를 들어, 3x3 비닝에 본 발명을 이용할 경우에, 제1~3컬럼 라인으로 각각 3개의 픽셀 데이터를 출력시키고, 3개의 데이터 리드 회로의 제어를 통해 3x3비닝을 수행할 수 있을 것이다.

도 5는 컬럼 회로(130)의 노멀 모드 동작을 설명하기 위한 도면이다.

노멀 모드 동작시에는 제1스위치(LSW0), 제2스위치(LSW1), 제3스위치(SSW0), 제4스위치(SSW1)가 턴온되고, 전류원(311, 321)을 활성화시키기 위한 활성화신호가 활성화된다.

제1컬럼 라인(CL_j)으로부터 하나의 픽셀 데이터가 출력되어 제1캐패시터(C1)에 저장되고, 제2컬럼 라인(CL_j+2)으로부터 하나의 픽셀 데이터가 출력되어 제2캐패시터(C2)에 저장된다. 그리고 제1캐패시터(C1)에 저장된 데이터와 제2캐패시터(C2)에 저장된 데이터는 각각 아날로그-디지털 변환되어 디지털 값으로 변환된다.

즉, 노멀 모드에서는 제1컬럼 리드 회로(310)와 제2컬럼 리드 회로(320)가 각각 별도로 동작하여 자신에 대응되는 컬럼(CL_j, CL_j+2)으로 출력되는 데이터를 리드한다.

도 6은 본 발명에 따른 비닝 회로의 일실시예 구성도이다.

도 6의 비닝 회로는 도 3의 컬럼 회로(130)에서 노멀 모드 동작을 위한 구성(AV0)을 제외한 회로이다. 즉, 도 3의 컬럼 회로(130)는 비닝 모드와 노멀 모드에서 모두 동작하는 회로이고, 도 6의 비닝 회로는 노멀 모드 동작에 대한 지원 없이 비닝모드에서 동작하는 회로이다.

도 6에 도시된 바와 같이, 비닝 회로는, 제1페이즈에서 제1컬럼 라인(CL_j)으로부터 2이상의 픽셀 데이터를 전달받고, 제2페이즈에서 제2컬럼 라인(CL_j+2)으로부터 2이상의 픽셀 데이터를 전달받는 데이터 노드(A); 제1페이즈와 제2페이즈에서 데이터 노드(A)의 전하를 방전하는 방전부(610); 제1페이즈와 제3페이즈에서 데이터 노드(A)에 연결되는 제1캐패시터(C1); 및 제2페이즈와 제3페이즈에서 데이터 노드(A)에 연결되는 제2캐패시터(C2)를 포함한다.

방전부(610)는 데이터 노드(A)에 연결된 2개의 전류원(311, 321)을 포함하고, 전류원(311, 321) 각각은 하나의 픽셀 데이터를 리드할 때 사용되는 전류(I)와 동일한 전류를 흘려준다. 그리고 방전부(610)를 활성화시키는 신호(EN)는 제1페이즈와 제2페이즈에서 활성화된다.

비닝 회로는 컬럼 회로(130)의 구성 중 비닝 모드와 관련없는 구성(AV0)만을 제거한 구성을 가지며, 컬럼 회로(130)의 비닝 모드와 동일하게 제1~제3페이즈 동작을 하므로, 비닝 회로에 대한 보다 자세한 설명은 생략하기로 한다.

본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.

110: 픽셀 어레이 120: 로우 디코더
130: 컬럼 회로 140: 아날로그-디지털 변환기
150: 모드 셀렉터 210~240: 픽셀
C1~C2: 캐패시터 LSW0~1, SSW0~1, AV0: 스위치
311,312: 전류원 310, 320: 컬럼 리드 회로

Claims (12)

1. 제1컬럼 라인에 대한 리드를 담당하며 제1전류원과 제1캐패시터를 포함하는 제1컬럼 리드 회로; 및
   제2컬럼 라인에 대한 리드를 담당하며 제2전류원과 제2캐패시터를 포함하는 제2컬럼 리드 회로를 포함하고,
   비닝 모드시에, 제1페이즈에서 상기 제1컬럼 라인으로는 2이상의 픽셀로부터 데이터가 출력되어 상기 제1캐패시터에 저장되고, 제2페이즈에서 상기 제2컬럼 라인으로는 2이상의 픽셀로부터 데이터가 출력되어 상기 제2캐패시터에 저장되며, 제3페이즈에서 상기 제1캐패시터와 상기 제2캐패시터 간에 전하가 공유되는
   이미지센서의 컬럼 회로.
   
2. 제 1항에 있어서,
   상기 비닝 모드의 제1페이즈에서 상기 제1전류원과 상기 제2전류원이 상기 제1컬럼 라인으로부터 전류를 방전하고,
   상기 비닝 모드의 제2페이즈에서 상기 제1전류원과 상기 제2전류원이 상기 제1컬럼 라인으로부터 전류를 방전하는
   이미지센서의 컬럼 회로.
   
3. 제 1항에 있어서,
   노멀 모드시에는,
   상기 제1컬럼 라인으로부터는 하나의 픽셀로부터 데이터가 출력되어 상기 제1캐패시터에 저장되고,
   상기 제2컬럼 라인으로부터는 하나의 픽셀로부터 데이터가 출력되어 상기 제2캐패시터에 저장되는
   이미지센서의 컬럼 회로.
   
4. 제 1항에 있어서,
   상기 비닝 모드시에 상기 제1컬럼 라인으로 데이터를 출력하는 픽셀들과 상기 제2컬럼 라인으로 데이터를 출력하는 픽셀들은 동일한 색에 대응되는 서로 인접한 픽셀들인
   이미지센서의 컬럼 회로.
   
5. 제1캐패시터;
   제2캐패시터;
   제1컬럼 라인과 제1노드를 연결하는 제1스위치;
   제2컬럼 라인과 제2노드를 연결하는 제2스위치;
   상기 제1노드에 연결된 제1전류원;
   상기 제2노드에 연결된 제2전류원;
   상기 제1캐패시터와 상기 제1노드를 연결하는 제3스위치;
   상기 제2캐패시터와 상기 제2노드를 연결하는 제4스위치; 및
   상기 제1노드와 제2노드를 연결하는 제5스위치
   를 포함하는 이미지 센서의 컬럼 회로.
   
6. 제 5항에 있어서,
   비닝 모드의 제1페이즈에서, 상기 제1컬럼 라인으로는 2이상의 픽셀로부터 데이터가 출력되고, 상기 제1스위치와 상기 제3스위치와 상기 제5스위치가 턴온되고,
   상기 비닝 모드의 제2페이즈에서, 상기 제2컬럼 라인으로는 2이상의 픽셀로부터 데이터가 출력되고, 상기 제2스위치와 상기 제4스위치와 상기 제5스위치가 턴온되고,
   상기 비닝 모드의 제3페이즈에서, 상기 제5스위치가 턴온되는
   이미지 센서의 컬럼 회로.
   
   
7. 제 6항에 있어서,
   상기 제1전류원과 상기 제2전류원은
   상기 비닝 모드의 제1,2페이즈에서는 활성화되고, 상기 비닝 모드의 제3페이즈에서는 비활성화되는
   이미지 센서의 컬럼 회로.
   
8. 제 5항에 있어서,
   노멀 모드시에는 상기 제1,2,3,4스위치가 턴온되고, 상기 제1컬럼 라인으로는 하나의 픽셀로부터 데이터가 출력되고, 상기 제2컬럼 라인으로는 하나의 픽셀로부터 데이터가 출력되는
   이미지 센서의 컬럼 회로.
   
9. 제 6항에 있어서,
   상기 비닝 모드시에 상기 제1컬럼 라인으로 데이터를 출력하는 픽셀들과 상기 제2컬럼 라인으로 데이터를 출력하는 픽셀들은 동일한 색에 대응되고 인접한 픽셀들인
   이미지 센서의 컬럼 회로.
10. 제1페이즈에서 제1컬럼 라인으로부터 2이상의 픽셀 데이터를 전달받고, 제2페이즈에서 제2컬럼 라인으로부터 2이상의 픽셀 데이터를 전달받는 데이터 노드;
    상기 제1페이즈와 상기 제2페이즈에서 상기 데이터 노드의 전하를 방전하는 방전부;
    상기 제1페이즈와 제3페이즈에서 상기 데이터 노드에 연결되는 제1캐패시터; 및
    상기 제2페이즈와 상기 제3페이즈에서 상기 데이터 노드에 연결되는 제2캐패시터
    를 포함하는 픽셀 비닝 회로.
    
11. 제 10항에 있어서,
    상기 방전부는 상기 데이터 노드에 연결된 2개의 전류원을 포함하고,
    상기 전류원은 하나의 픽셀 데이터를 리드할 때 사용되는 전류와 동일한 전류를 흘려주는
    픽셀 비닝 회로.
    
12. 제 10항에 있어서,
    상기 방전부는
    상기 제1페이즈와 상기 제2페이즈에서 활성화되는
    픽셀 비닝 회로.

Images