[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101197044B1 - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR101197044B1
KR101197044B1 KR1020040100254A KR20040100254A KR101197044B1 KR 101197044 B1 KR101197044 B1 KR 101197044B1 KR 1020040100254 A KR1020040100254 A KR 1020040100254A KR 20040100254 A KR20040100254 A KR 20040100254A KR 101197044 B1 KR101197044 B1 KR 101197044B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
electrode
subpixel
pixel electrode
switching element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1020040100254A
Other languages
English (en)
Other versions
KR20060061490A (ko
Inventor
신경주
이창훈
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020040100254A priority Critical patent/KR101197044B1/ko
Priority to US11/292,682 priority patent/US8194199B2/en
Publication of KR20060061490A publication Critical patent/KR20060061490A/ko
Application granted granted Critical
Publication of KR101197044B1 publication Critical patent/KR101197044B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 한 특징에 따른 액정 표시 장치는 제1 및 제2 부화소를 포함하는 화소, 상기 제1 부화소에 연결되어 있으며 제1 게이트 신호를 전달하는 제1 게이트선, 상기 제2 부화소에 연결되어 있으며 제2 게이트 신호를 전달하는 제2 게이트선, 그리고 상기 제1 및 제2 게이트선과 교차하고 상기 제1 및 제2 부화소에 연결되어 있으며 데이터 전압을 전달하는 복수의 데이터선을 포함하고, 상기 제1 부화소는 상기 제1 게이트선과 상기 데이터선에 연결된 제1 스위칭 소자, 상기 제1 스위칭 소자에 연결된 제1 액정 축전기 및 제1 유지 축전기를 포함하며, 상기 제2 부화소는 상기 제2 게이트선과 상기 데이터선에 연결된 제2 스위칭 소자, 상기 제2 스위칭 소자에 연결된 제2 액정 축전기 및 상기 제2 유지 축전기를 포함하고, 상기 제1 및 제2 스위칭 소자에 생기는 제1 및 제2 기생 축전기의 용량비와 상기 제1 및 제2 유지 축전기의 용량비 중 적어도 하나는 상기 제1 및 상기 제2 액정 축전기의 용량 비에 기초하여 얻어진다. 이로 인해, 제1 및 제2 부화소에서 발생하는 킥백 전압이 동일하므로, 표시 장치의 화질이 좋아진다.
시인성, 화소분할, 이중감마, 계조전압

Description

액정 표시 장치 {LIQUID CRYSTAL DISPLAY}
도 1은 본 발명의 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.
도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 부화소에 대한 등가 회로도이다.
도 3은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이다.
도4는 본 발명의 한 실시예에 따른 액정 표시 장치용 공통 전극 표시판의 배치도이다.
도 5는 도 3의 박막 트랜지스터 표시판과 도 4의 공통 전극 표시판으로 이루어진 액정 표시 장치의 배치도이다.
도 6a 및 도 6b는 각각 도 5의 액정 표시 장치를 VIa-VIa' 선 및 VIb-VIb' 선을 따라 자른 단면도이다.
도 7은 본 발명의 한 실시예에 따른 액정 표시 장치의 감마 곡선을 나타낸 그래프이다.
본 발명은 액정 표시 장치에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전계 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어지며, 전계 생성 전극에 전압을 인가하여 액정층에 전계를 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
그 중에서도 전계가 인가되지 않은 상태에서 액정 분자의 장축을 상하 표시판에 대하여 수직을 이루도록 배열한 수직 배향 모드 액정 표시 장치는 대비비가 크고 넓은 기준 시야각 구현이 용이하여 각광받고 있다. 여기에서 기준 시야각이란 대비비가 1:10인 시야각 또는 계조간 휘도 반전 한계 각도를 의미한다.
수직 배향 모드 액정 표시 장치에서 광시야각을 구현하기 위한 수단으로는 전계 생성 전극에 절개부를 형성하는 방법과 전계 생성 전극 위에 돌기를 형성하는 방법 등이 있다. 절개부와 돌기로 액정 분자가 기우는 방향을 결정할 수 있으므로, 이들을 사용하여 액정 분자의 경사 방향을 여러 방향으로 분산시킴으로써 기준 시야각을 넓힐 수 있다.
그러나 수직 배향 방식의 액정 표시 장치는 전면 시인성에 비하여 측면 시인성이 떨어지는 문제점이 있다. 예를 들어, 절개부가 구비된 PVA(patterned vertically aligned) 방식 액정 표시 장치의 경우에는 측면으로 갈수록 영상이 밝아져서, 심한 경우에는 높은 계조 사이의 휘도 차이가 없어져 그림이 뭉그러져 보 이는 경우도 발생한다.
이러한 문제점을 개선하기 위하여 하나의 화소를 두 개의 부화소로 분할하고 두 부화소를 용량성 결합시킨 후 한 쪽 부화소에는 직접 전압을 인가하고 다른 쪽 부화소에는 용량성 결합에 의한 전압 하강을 일으켜 두 부화소의 전압을 달리 함으로써 투과율을 다르게 하는 방법이 제시되었다.
그러나 이러한 방법은 두 부화소의 투과율을 원하는 수준으로 정확하게 맞출 수 없는 문제점이 있고, 특히 색상에 따라 광투과율이 다르므로 각 색상에 대한 전압 배합을 달리 하여야 함에도 불구하고 이를 행할 수 없다. 또한 용량성 결합을 위한 도전체의 추가 등으로 인한 개구율의 저하가 나타나고 용량성 결합에 의한 전압 강하로 인하여 투과율이 감소하는 문제가 있다.
본 발명이 이루고자 하는 기술적 과제는 이러한 문제점을 해결하는 것이다.
본 발명의 한 특징에 따른 표시 장치는, 제1 및 제2 부화소를 포함하는 화소, 상기 제1 부화소에 연결되어 있으며 제1 게이트 신호를 전달하는 제1 게이트선, 상기 제2 부화소에 연결되어 있으며 제2 게이트 신호를 전달하는 제2 게이트선, 그리고 상기 제1 및 제2 게이트선과 교차하고 상기 제1 및 제2 부화소에 연결되어 있으며 데이터 전압을 전달하는 복수의 데이터선을 포함하고, 상기 제1 부화소는 상기 제1 게이트선과 상기 데이터선에 연결된 제1 스위칭 소자, 상기 제1 스위칭 소자에 연결된 제1 액정 축전기 및 제1 유지 축전기를 포함하며, 상기 제2 부 화소는 상기 제2 게이트선과 상기 데이터선에 연결된 제2 스위칭 소자, 상기 제2 스위칭 소자에 연결된 제2 액정 축전기 및 상기 제2 유지 축전기를 포함하고, 상기 제1 및 제2 스위칭 소자에 생기는 제1 및 제2 기생 축전기의 용량비와 상기 제1 및 제2 유지 축전기의 용량비 중 적어도 하나는 상기 제1 및 상기 제2 액정 축전기의 용량 비에 기초하여 얻어진다.
상기 제1 및 제2 스위칭 소자 각각은 상기 게이트선에 연결된 게이트 전극, 상기 액정 축전기 및 상기 유지 축전기에 연결된 드레인 전극 및 상기 데이터선에 연결된 소스 전극을 구비한 박막 트랜지스터이고, 상기 제1 및 제2 기생 축전기는 게이트 전극과 상기 드레인 전극 사이에 각각 생기는 기생 축전기인 것이 바람직하다.
상기 제1 및 제2 기생 축전기의 용량은 상기 박막 트랜지스터의 채널의 폭/길이에 의존할 수 있다.
상기 제1 및 제2 스위칭 소자의 크기의 비가 상기 제1 및 상기 제2 액정 축전기의 용량비에 기초하여 정해지는 것이 좋다.
상기 제1 및 제2 기생 축전기의 용량비와 상기 제1 및 제2 유지 축전기의 용량비는 상기 제1 및 상기 제2 액정 축전기의 용량비와 동일한 것이 바람직하다.
상기 제1 및 제2 유지 축전기에 연결된 유지 전극선을 더 포함할 수 있다.
상기 데이터선에 적어도 일부분이 중첩되며 상기 데이터선과 전기적으로 절연되어 있는 차폐 전극을 더 포함할 수 있다.
상기 제1 및 제2 액정 축전기는 각각 제1 및 제2 화소 전극을 포함할 수 있 다.
상기 제1 및 제2 화소 전극은 상기 게이트선과 평행한 하나의 직선을 중심으로 실질적으로 대칭인 모양을 가지고 있을 수 있다.
상기 제1 또는 제2 화소 전극 중 적어도 하나는 절개부를 가지고 있는 것이 좋다.
상기 제1 및 제2 화소 전극과 마주 보는 공통 전극을 더 포함할 수 있고, 상기 공통 전극은 절개부를 가지고 있을 수 있다.
상기 제1 또는 제2 화소 전극 중 적어도 하나와 상기 공통 전극은 교대로 배열되어 있는 절개부를 가지고 있을 수 있다.
상기 제1 화소 전극과 상기 제2 화소 전극 사이의 간극과 상기 공통 전극의 절개부는 교대로 배열되어 있는 것이 바람직하다.
상기 공통 전극은 적어도 하나의 노치가 형성되어 있을 수 있다.
또한 상기 특징에 따른 액정 표시 장치는 상기 데이터선에 중첩하며 상기 제1 및 제2 화소 전극과 동일한 층에 위치하는 차폐 전극을 더 포함할 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도 1은 본 발명의 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이며, 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 부화소에 대한 등가 회로도이다.
본 발명의 한 실시예에 따른 액정 표시 장치는 등가 회로로 볼 때 복수의 표시 신호선과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(PX)를 포함한다. 반면 도 1 및 도 2에 도시한 구조로 볼 때, 액정 표시 장치는 박막 트랜지스터 표시판인 하부 표시판(100), 이와 마주보고 있는 공통 전극 표시판인 상부 표시판(200) 및 이들 사이에 들어 있는 액정층(3)을 포함한다. 표시 신호선은 하부 표시판(100)에 구비되어 있으며, 게이트 신호("주사 신호"라고도 함)를 전달하는 복수의 게이트선(GL)과 데이터 신호를 전달하는 데이터선(DL)을 포함한다. 게이트선(GL)은 대략 행 방향으로 뻗어 있으며 서로가 거의 평행하고 데이터선(DL)은 대략 열 방향으로 뻗어 있으며 서로가 거의 평행하다. 또한 표시 신호선은 게이트선(GL)과 데이터선(DL) 이외에도 게이트선(GL)과 거의 나란하게 뻗은 유지 전극선(SL)을 포함한다.
도 1을 참고하면, 각 화소(PX)는 한 쌍의 부화소(PXa, PXb)를 포함하며, 각 부화소(PXa, PXb)는 해당 게이트선(GLa, GLb) 및 데이터선(DL)에 연결되어 있는 스위칭 소자(Qa, Qb)와 이에 연결된 액정 축전기(liquid crystal capacitor)(CLCa, CLCb), 그리고 스위칭 소자(Qa, Qb) 및 유지 전극선(SL)에 연결되어 있는 유지 축전기(storage capacitor)(CSTa, CSTb)를 포함한다. 유지 축전기(CSTa, C STb)는 필요에 따라 생략할 수 있으며 이 경우에는 유지 전극선(SL) 또한 필요 없다.
각 부화소(PXa, PXb)의 스위칭 소자(Qa, Qb)는 하부 표시판(100)에 구비되어 있는 박막 트랜지스터 등으로 이루어지며, 각각 게이트선(GL)에 연결되어 있는 제어 단자, 데이터선(DL)에 연결되어 있는 입력 단자, 그리고 액정 축전기(CLC) 및 유지 축전기(CST)에 연결되어 있는 출력 단자를 가지는 삼단자 소자이다.
도 2를 참고하면, 액정 축전기(CLC)는 하부 표시판(100)의 부화소 전극(PE)과 상부 표시판(200)의 공통 전극(CE)을 두 단자로 하며 두 전극(PE, CE) 사이의 액정층(3)은 유전체로서 기능한다. 부화소 전극(PE)은 스위칭 소자(Q)에 연결되며 공통 전극(CE)은 상부 표시판(200)의 전면에 형성되어 있고 공통 전압(Vcom)을 인가 받는다. 도 2에서와는 달리 공통 전극(CE)이 하부 표시판(100)에 구비되는 경우도 있으며 이때에는 두 전극(PE, CE) 중 적어도 하나가 선형 또는 막대형으로 만들어질 수 있다.
액정 축전기(CLC)의 보조적인 역할을 하는 유지 축전기(CST)는 하부 표시판(100)에 구비된 유지 전극선(SL)과 부화소 전극(PE)이 절연체를 사이에 두고 중첩되어 이루어지며 유지 전극선(SL)에는 공통 전압(Vcom) 따위의 정해진 전압이 인가된다. 그러나 유지 축전기(CST)는 부화소 전극(PE)이 절연체를 매개로 바로 위의 전단 게이트선과 중첩되어 이루어질 수 있다.
도 2에서, 도면 부호 'CF'는 색필터를 나타내고, 이에 대한 설명은 뒤에서 상세히 설명한다.
그러면, 이러한 구조적인 특징을 갖고 있는 액정 표시 장치의 예에 대하여 도 3 내지 도 6b를 참고하여 상세하게 설명한다.
도 3은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도4는 본 발명의 한 실시예에 따른 액정 표시 장치용 공통 전극 표시판의 배치도이고, 도 5는 도 3의 박막 트랜지스터 표시판과 도 4의 공통 전극 표시판으로 이루어진 액정 표시 장치의 배치도이고, 도 6a 및 도 6b는 각각 도 5의 액정 표시 장치를 VIa-VIa' 선 및 VIb-VIb' 선을 따라 자른 단면도이다.
투명한 유리 등으로 이루어진 절연 기판(110) 위에 복수 쌍의 제1 및 제2 게이트선(gate line)(121a, 121b)과 복수의 유지 전극선(storage electrode line)(131)이 형성되어 있다.
게이트선(121a, 121b)은 주로 가로 방향으로 뻗어 있고 물리적, 전기적으로 서로 분리되어 있으며 게이트 신호를 전달한다. 제1 및 제2 게이트선(121a, 121b)은 각각 위쪽 및 아래쪽에 배치되어 있으며, 아래 및 위로 돌출한 복수의 제1 및 제2 게이트 전극(124a, 124b)과 다른 층 또는 외부 구동 회로와의 연결을 위하여 면적이 넓은 끝 부분(129a, 129b)을 포함한다.
유지 전극선(131)은 주로 가로 방향으로 뻗어 있으며 제2 게이트선(121b)보다 제1 게이트선(121a)에 가깝다. 각 유지 전극선(131)은 아래 위로 뻗은 복수 쌍의 제1 및 제2 유지 전극(137a, 137b)을 포함하는데, 제2 유지 전극(137b)은 제1 유지 전극(137a)에 비하여 길이는 길고 너비는 좁다.
그러나 유지 전극(137a, 137b)을 비롯한 유지 전극선(131)의 모양 및 배치는 여러 형태로 변형될 수 있다.
게이트선(121)과 유지 전극선(131)은 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 따위로 이루어지는 것이 바람직하다. 그러나 게이트선(121)과 유지 전극선(131)은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 이 중 한 도전막은 게이트선(121)과 유지 전극선(131)의 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 이루어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 이루어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 상부막 및 알루미늄 하부막과 몰리브덴 상부막을 들 수 있다. 그러나 게이트선(121)과 유지 전극선(131)은 다양한 여러 가지 금속과 도전체로 만들어질 수 있다.
또한 게이트선(121)과 유지 전극선(131)의 측면은 기판(110)의 표면에 대하여 경사져 있으며 그 경사각은 약 30-80°이다.
게이트선(121a, 121b) 및 유지 전극선(131) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(140)이 형성되어 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 또는 다결정 규소 등으로 이루어진 복수의 섬형 반도체(154a, 154b, 152)가 형성되어 있다. 섬형 반도체(154a, 154b)는 주로 게이트 전극(124a, 124b)의 상부에 위치한다.
반도체(154a, 154b)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 복수의 섬형 저항성 접촉 부재(ohmic contact)(163a, 163b, 165a, 165b)가 형성되어 있다. 두 섬형 저항성 접촉 부재(163a, 163b, 165a, 165b)는 쌍을 이루어 각각 반도체(154a, 154b) 위에 배치되어 있는데, 게이트 전극(124a, 124b)을 중심으로 서로 마주한다. 한편 도시하지는 않았으나 반도체(152) 위에도 섬형 접촉 부재가 형성되어 있다.
반도체(154a, 154b, 152)와 저항성 접촉 부재(163a, 163b, 165a 165b)의 측면 역시 기판(110)의 표면에 대하여 경사져 있으며 경사각은 30-80°이다.
저항 접촉 부재(163a, 163b, 165a, 165b) 및 게이트 절연막(140) 위에는 각각 복수의 데이터선(data line)(171)과 복수 쌍의 제1 및 제2 드레인 전극(drain electrode)(175a, 175b)이 형성되어 있다.
데이터선(171)은 주로 세로 방향으로 뻗어 게이트선(121) 및 유지 전극선(131)과 교차하며 데이터 전압(data voltage)을 전달한다. 각 데이터선(171)은 제1 및 제2 드레인 전극(175a, 175b)을 향하여 각각 뻗은 복수의 제1 및 제2 소스 전극(source electrode)(173a, 173b)과 다른 층 또는 외부 장치와의 접속을 위하여 폭이 확장되어 있는 끝 부분(179)을 포함한다.
제1 및 제2 드레인 전극(175a, 175b)은 각각 반도체(154a, 154b) 위에 위치 한 막대형 끝 부분에서 출발하며 제1 및 제2 유지 전극(137a, 137b)과 중첩하는 면적이 넓은 확장부(177a, 177b)를 가진다. 각 소스 전극(173a, 173b)은 드레인 전극(175a, 175b)의 막대형 끝 부분을 감싸도록 휘어져 있다. 제1/제2 게이트 전극(124a/124b), 제1/제2 소스 전극(173a/173b) 및 제1/제2 드레인 전극(175a/175b)은 섬형 반도체(154a/154b)와 함께 제1/제2 박막 트랜지스터(thin film transistor, TFT)(Qa/Qb)를 이루며, 박막 트랜지스터(Qa/Qb)의 채널(channel)은 제1/제2 소스 전극(173a/173b)과 드레인 전극(175a/175b) 사이의 반도체(154a/154b)에 형성된다.
데이터선(171)과 드레인 전극(175a, 175b)은 크롬, 몰리브덴 계열의 금속, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal)으로 이루어지는 것이 바람직하며, 내화성 금속 따위의 하부막(도시하지 않음)과 그 위에 위치한 저저항 물질 상부막(도시하지 않음)으로 이루어진 다층막 구조를 가질 수 있다. 다층막 구조의 예로는 앞서 설명한 크롬 하부막과 알루미늄 상부막 또는 알루미늄 하부막과 몰리브덴 상부막의 이중막 외에도 몰리브덴막-알루미늄막-몰리브덴막의 삼중막을 들 수 있다.
데이터선(171)과 드레인 전극(175a, 175b)도 게이트선(121) 및 유지 전극선(131)과 마찬가지로 그 측면이 약 30-80°의 각도로 경사져 있다.
저항성 접촉 부재(163a, 163b, 165a, 165b)는 그 하부의 반도체(154a, 154b)와 그 상부의 데이터선(171) 및 드레인 전극(175a, 175b) 사이에만 존재하며 접촉 저항을 낮추어 주는 역할을 한다. 섬형 반도체(154a, 154b)는 소스 전극(173a, 173b)과 드레인 전극(175a, 175b) 사이를 비롯하여 데이터선(171) 및 드레인 전극 (175a, 175b)에 가리지 않고 노출된 부분을 가지고 있으며, 게이트선(121a, 121b)과 만나는 부분에서 폭이 커져서 데이터선(171)이 지나가는 게이트선(121a, 121b)의 경계 부분을 덮고 있으므로 경계 부분에서의 표면의 프로파일을 부드럽게 함으로써 데이터선(171)의 단선을 방지한다. 섬형 반도체(152)는 유지 전극선(131)과 데이터선(171)이 만나는 부분에 형성되어 데이터선(171)이 지나가는 유지 전극선(131)의 경계를 덮어 이들 경계 부분에서의 표면의 프로파일을 부드럽게 함으로써 데이터선(171)의 단선을 방지한다.
데이터선(171) 및 드레인 전극(175a, 175b)과 노출된 반도체(154a, 154b) 부분의 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 질화규소 또는 산화규소로 이루어진 무기물, 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기물 또는 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질 등으로 이루어진다. 그러나 보호막(180)은 유기막의 우수한 특성을 살리면서도 노출된 반도체(151) 부분을 보호하기 위하여 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.
보호막(180)에는 데이터선(171)의 끝 부분(179) 및 드레인 전극(175a, 175b)의 확장부(177a, 177b)를 각각 드러내는 복수의 접촉 구멍(contact hole)(182, 187a, 187b)이 형성되어 있으며, 보호막(180)과 게이트 절연막(140)에는 게이트선(121a, 121b)의 끝 부분(129a, 129b)을 드러내는 복수의 접촉 구멍(181a, 181b)이 형성되어 있다.
보호막(180) 위에는 제1 및 제2 부화소 전극(190a, 190b)을 각각 포함하는 복수의 화소 전극(pixel electrode)(190)과 복수의 차폐 전극(88) 및 복수의 접촉 보조 부재(contact assistant)(81a, 81b, 82)가 형성되어 있다. 화소 전극(190)과 차폐 전극(88) 및 접촉 보조 부재(81a, 81b, 82)는 ITO 또는 IZO 따위의 투명 도전체 또는 알루미늄 따위의 반사성 도전체로 이루어진다.
제1/제2 부화소 전극(190a/190b)은 접촉 구멍(185a/185b)을 통하여 제1/제2 드레인 전극(175a/175b)과 물리적?전기적으로 연결되어 제1/제2 드레인 전극(175a/175b)으로부터 데이터 전압을 인가 받는다.
데이터 전압이 인가된 부화소 전극(190a, 190b)은 공통 전극(270)과 함께 전기장을 생성함으로써 두 전극(190, 270) 사이의 액정층(3)의 액정 분자들의 배열을 결정한다.
또한 앞서 설명하였듯이, 각 부화소 전극(190a, 190b)과 공통 전극(270)은 액정 축전기(CLCa, CLCb)를 이루어 박막 트랜지스터(Qa, Qb)가 턴 오프된 후에도 인가된 전압을 유지하며, 전압 유지 능력을 강화하기 위하여 액정 축전기(CLCa, CLCb)와 병렬로 연결된 유지 축전기(CSTa, CSTb)는 제1 및 제2 부화소 전극(190a, 190b) 및 이에 연결되어 되어 있는 드레인 전극(175a, 175b)과 제1 및 제2 유지 전극(137a, 137b)의 중첩 등으로 만들어진다.
각 화소 전극(190)은 오른쪽 모퉁이에서 모따기되어 있으며, 모따기된 빗변은 게이트선(121a, 121b)에 대하여 약 45도의 각도를 이룬다.
하나의 화소 전극(190)을 이루는 한 쌍의 제1 및 제2 부화소 전극(190a, 190b)은 간극(gap)(92)을 사이에 두고 서로 맞물려 있으며, 그 바깥 경계는 대략 사각형 형태이다.
제1 부화소 전극(190a)은 회전한 등변 사다리꼴로서, 유지 전극(137b) 부근에 위치한 오른쪽 변, 데이터선(171) 부근에 위치한 왼쪽 변, 그리고 게이트선(121a, 121b)과 대략 45°를 이루는 위쪽 빗변 및 아래쪽 빗변을 가진다. 제2 부화소 전극(190b)은 제1 부화소 전극(190a)의 빗변과 마주보는 한 쌍의 사다리꼴부와 제1 부화소 전극(190a)의 오른쪽 변과 마주보는 세로부를 포함한다. 따라서 간극(92)은 대략 균일한 너비를 가지며 게이트선(121a, 121b)의 약 45°를 이루는 상부 및 하부 사선부와 실질적으로 균일한 너비를 가지는 세로부를 포함한다.
제1 부화소 전극(190a)은 중앙 절개부(91, 94)를 가지고, 제2 부화소 전극(190b)은 하부 및 상부 절개부(93a, 93b)를 가지며, 제1 및 제2 부화소 전극(190a, 190b) 각각은 이들 절개부(91, 94, 93a, 93b)에 의하여 복수의 소부분(partition)으로 분할된다.
하부 및 상부 절개부(93a, 93b)는 화소 전극(190)의 하반부와 상반부에 각각 위치하고 있으며 중앙 절개부(91, 94)는 하부 절개부(93a)와 상부 절개부(93b)의 사이에 위치한다. 간극(92)과 절개부(91, 94, 93a, 93b)는 유지 전극선(131)에 대하여 대략 반전 대칭(inversion symmetry)을 이룬다.
하부 및 상부 절개부(93a, 93b)는 각각 제2 부화소 전극(190b)의 오른쪽 변 부근에서 아래쪽 및 위쪽 변 부근으로 뻗으며 간극(92)의 하부 및 상부 사선부와 평행하다.
중앙 절개부(91)는 제1 부화소 전극(190a)의 오른쪽 변으로부터 대략 유지 전극선(131)을 따라 뻗어 있는 가로부, 그리고 가로부에서 제1 부화소 전극(190a)의 왼쪽 변으로 뻗으며 각각 하부 및 상부 절개부(93a, 93b)와 평행한 한 쌍의 사선부를 포함한다.
중앙 절개부(94)는 제1 부화소 전극(190a)의 왼쪽 변에서 오목하게 들어가 있으며 하부 및 상부 절개부(93a, 93b)에 각각 평행한 한 쌍의 빗변을 가지고 있다.
따라서 제1 부화소 전극(190a)의 하반부는 중앙 절개부(91)에 의하여 두 개의 부분으로 나뉘고 상반부 또한 중앙 절개부(91)에 의하여 두 개의 부분으로 분할되며, 제2 부화소 전극(190b)의 하반부는 하부 절개부(93a)에 의하여 두 개의 부분으로 나뉘고, 상반부 또한 상부 절개부(93b)에 의하여 두 개의 부분으로 분할된다.
영역의 수효 또는 절개부의 수효는 화소의 크기, 제1 및 제2 부화소 전극(190a, 190b)의 가로변과 세로 변의 길이 비, 액정층(3)의 종류나 특성 등 설계 요소에 따라서 달라진다. 이하에서는 설명의 편의를 위하여 간극(92)도 절개부라고 표현한다.
또한, 제1 부화소 전극(190a)은 제1 게이트선(121a)과 중첩하며 제2 부화소 전극(190b)은 제1 및 제2 게이트선(121a, 121b) 모두와 중첩한다.
차폐 전극(88)은 데이터선(171)을 따라 뻗어 있으며 데이터선(171)을 완전히 덮는다. 차폐 전극(88)에는 공통 전압이 인가되는데, 이를 위하여 보호막(180) 및 게이트 절연막(140)의 접촉 구멍(도시하지 않음)을 통하여 유지 전극선(131)에 연결되거나, 공통 전압을 박막 트랜지스터 표시판(100)에서 공통 전극 표시판(200)으로 전달하는 단락점(short point)(도시하지 않음)에 연결될 수도 있다. 이때, 개구율 감소가 최소가 되도록 차폐 전극(88)과 화소 전극(190) 사이의 거리를 최소로 하는 것이 바람직하다.
이와 같이 공통 전압이 인가되는 차폐 전극(88)을 데이터선(171) 상부에 배치하면 차폐 전극(88)이 데이터선(171)과 화소 전극(190) 사이 및 데이터선(171)과 공통 전극(270) 사이에서 형성되는 전계를 차단하여 화소 전극(190)의 전압 왜곡 및 데이터선(171)이 전달하는 데이터 전압의 신호 지연이 줄어든다.
또한, 화소 전극(190)과 차폐 전극(88)의 단락을 방지하기 위하여 이들 사이에 거리를 두어야 하므로, 화소 전극(190)이 데이터선(171)으로부터 더 멀어져 이들 사이의 기생 용량이 줄어든다. 더욱이, 액정층(3)의 유전율(permittivity)이 보호막(180)의 유전율보다 높기 때문에, 데이터선(171)과 차폐 전극(88) 사이의 기생 용량이 차폐 전극(88)이 없을 때 데이터선(171)과 공통 전극(270) 사이의 기생 용량에 비하여 작다.
뿐만 아니라, 화소 전극(190)과 차폐 전극(88)이 동일한 층으로 만들어지기 때문에 이들 사이의 거리가 일정하게 유지되며 이에 따라 이들 사이의 기생 용량이 일정하다. 화소 전극(190)과 데이터선(171) 사이의 기생 용량이 여전히 분할 노광 과정에서 분할된 노광 영역에 따라 달라질 수 있지만 화소 전극(190)과 데이터선 (171) 사이의 기생 용량이 상대적으로 줄기 때문에 전체 기생 용량은 거의 일정하다고 볼 수 있다. 그러므로 스티치 결함을 최소화할 수 있다.
접촉 보조 부재(81a, 81b, 82)는 접촉 구멍(181a, 181b, 182)을 통하여 게이트선(121a, 121b)의 끝 부분(129a, 129b) 및 데이터선(171)의 끝 부분(179)과 각각 연결된다. 접촉 보조 부재(81a, 81b, 82)는 게이트선(121a, 121b)의 끝 부분(129a, 129b) 및 데이터선(171)의 각 끝 부분(179)과 외부 장치와의 접착성을 보완하고 이들을 보호하는 역할을 한다.
화소 전극(190), 접촉 보조 부재(81a, 81b, 82) 및 보호막(180) 위에는 액정층(3)을 배향할 수 있는 배향막(11)이 도포되어 있다.
다음, 도 4 내지 도 6b를 참고로 하여, 공통 전극 표시판(200)에 대하여 설명한다.
투명한 유리 등으로 이루어진 절연 기판(210) 위에 빛샘을 방지하기 위한 블랙 매트릭스라고 하는 차광 부재(220)가 형성되어 있다. 차광 부재(220)는 화소 전극(190)과 마주보며 화소 전극(190)과 거의 동일한 모양을 가지는 복수의 개구부를 가지고 있다. 이와는 달리 차광 부재(220)는 데이터선(171)에 대응하는 부분과 박막 트랜지스터에 대응하는 부분으로 이루어질 수도 있다. 그러나 차광 부재(220)는 화소 전극(190)과 박막 트랜지스터(Qa, Qb) 부근에서의 빛샘을 차단하기 위하여 다양한 모양을 가질 수 있다.
기판(210) 위에는 또한 복수의 색필터(230)가 형성되어 있다. 색필터(230)는 차광 부재(220)로 둘러싸인 영역 내에 대부분 위치하며, 화소 전극(190)을 따라 서 세로 방향으로 길게 뻗을 수 있다. 색필터(230)는 적색, 녹색 및 청색 등의 원색 중 하나를 표시할 수 있다.
색필터(230) 및 차광 부재(220)의 위에는 색필터(230)가 노출되는 것을 방지하고 평탄면을 제공하기 위한 덮개막(250)이 형성되어 있다.
덮개막(250)의 위에는 ITO, IZO 등의 투명한 도전체 따위로 이루어진 공통 전극(270)이 형성되어 있다.
공통 전극(270)은 복수 벌의 절개부(71, 72, 73a, 73b, 74a, 74b) 집합을 가진다.
하나의 절개부(71, 72, 73a, 73b, 74a, 74b) 집합은 한 쌍의 제1 및 제2 부화소 전극(190a, 190b)과 마주 보며, 복수의 하부 및 상부 절개부(73a, 74a, 73b, 74b)와 중앙 절개부(71, 72)를 포함한다. 각 절개부(71, 72, 73a, 73b, 74a, 74b)는 화소 전극(190)의 인접 절개부(91, 92a, 92b) 사이 또는 가장자리 절개부(93a, 93b)와 화소 전극(190)의 빗변 사이에 배치되어 있다. 또한, 각 절개부(71, 72, 73a, 73b, 74a, 74b)는 화소 전극(190)의 하부 또는 하부(91, 92a, 92b, 93a, 93b)와 평행하게 뻗은 적어도 하나의 사선부를 포함한다.
절개부(71)는 화소 전극(190)의 중앙 가로선을 따라 뻗은 가로부, 가로부에서 화소 전극(190)의 왼쪽 변으로 뻗은 한 쌍의 사선부, 그리고 사선부의 끝에서 화소 전극(190)의 왼쪽 변을 따라 뻗으며 화소 전극(190)의 변과 중첩하고 사선부와 둔각을 이루는 한 쌍의 세로부를 포함한다.
절개부(72)는 화소 전극(190) 오른쪽 변의 중앙 부근에서 간극(92)의 세로부 를 따라 뻗으며 제1 부화소 전극(190a)의 오른쪽 변과 중첩하는 중앙 세로부, 중앙 세로부의 양단에서 화소 전극(190)의 왼쪽 변으로 뻗으며 중앙 세로부와 둔각을 이루는 한 쌍의 사선부, 그리고 한 쌍의 사선부로부터 각각 화소 전극(190)의 왼쪽 변을 따라 뻗으며 화소 전극(190)의 왼쪽 변과 중첩하고 사선부와 둔각을 이루는 종단 세로부를 포함한다.
하부 및 상부 절개부(73a, 73b)는 각각 화소 전극(190)의 오른쪽 변 부근에서 화소 전극(190)의 좌상귀 또는 좌하귀로 뻗는 사선부와 사선부의 끝에서 화소 전극(190)의 왼쪽이나 오른쪽 변을 따라 뻗으며 화소 전극(190)의 왼쪽 변이나 오른쪽 변과 중첩하고 사선부와 둔각을 이루는 세로부를 포함한다.
하부 및 상부 절개부(74a, 74b)는 각각 화소 전극(190)의 오른쪽 변 부근에서 화소 전극(190)의 위 변 또는 아래 변 부근으로 뻗는 사선부, 그리고 사선부의 끝에서 화소 전극(190)의 변을 따라 화소 전극(190)의 변과 중첩되면서 뻗으며 사선부와 둔각을 이루는 가로부 및 세로부를 포함한다.
또한 공통 전극(270)의 절개부(71, 72, 73a, 73b, 74a, 74b)에는 절개부(71, 72, 73a, 73b, 74a, 74b) 내의 액정 분자의 배향을 제어하는 노치(77)가 형성되어 있다.
절개부(71, 72, 73a, 73b, 74a, 74b)의 수효는 설계 요소에 따라 달라질 수 있으며, 차광 부재(220)가 절개부(71, 72, 73a, 73b, 74a, 74b)와 중첩하여 절개부(71, 72, 73a, 73b, 74a, 74b) 부근의 빛샘을 차단할 수 있다.
적어도 하나의 절개부(91-93b, 71-74b)는 돌기나 함몰부로 대체할 수 있으 며, 절개부(91-93b, 71-74b)의 모양 및 배치는 변형될 수 있다.
공통 전극(270) 위에는 액정 분자들을 배향하는 배향막(21)이 도포되어 있다.
표시판(100, 200)의 바깥 면에는 직교 편광판(12, 22)이 구비되어 있는데, 두 편광판(12, 22)의 투과축은 직교하며 이중 한 투과축(또는 흡수축)은 가로 방향과 나란하다. 반사형 액정 표시 장치의 경우에는 두 개의 편광판(12, 22) 중 하나가 생략될 수 있다.
액정층(3)은 음의 유전율 이방성을 가지며 액정 분자는 전계가 없을 때 그 장축이 두 표시판(100, 200)의 표면에 대하여 실질적으로 수직을 이루도록 배향되어 있다.
공통 전극(270)에 공통 전압을 인가하고 화소 전극(190)에 데이터 전압을 인가하면 표시판(100, 200)의 표면에 거의 수직인 전계가 생성된다. 전극(190, 270)의 절개부(91-93b, 71-74b)는 이러한 전계를 왜곡하여 절개부(91-93b, 71-74b)의 변에 대하여 수직한 수평 성분을 만들어낸다. 이에 따라 전계는 표시판(100, 200)의 표면에 수직인 방향에 대하여 기울어진 방향을 가리킨다. 액정 분자들은 전계에 응답하여 그 장축이 전계의 방향에 수직을 이루도록 방향을 바꾸고자 하는데, 이때 절개부(91-93b, 71-74b) 및 화소 전극(190)의 변 부근의 전계는 액정 분자의 장축 방향과 나란하지 않고 일정 각도를 이루므로 액정 분자의 장축 방향과 전계가 이루는 평면 상에서 이동 거리가 짧은 방향으로 액정 분자들이 회전한다. 따라서 하나의 절개부 집합(91-93b, 71-74b)과 화소 전극(190)의 변은 화소 전극(190) 위 에 위치한 액정층(3) 부분을 액정 분자들이 기울어지는 방향이 다른 복수의 도메인으로 나누며, 이에 따라 기준 시야각이 확대된다.
한편, 부화소(PXa, PXb)에 인가된 데이터 전압과 공통 전압(Vcom)의 차이는 액정 축전기(CLCa, CLCb)의 충전 전압, 즉 화소 전압으로서 나타난다. 액정 분자들은 화소 전압의 크기에 따라 그 배열을 달리하며 이에 따라 액정층(3)을 통과하는 빛의 편광이 변화한다. 이러한 편광의 변화는 표시판(100, 200)에 부착된 편광자(도시하지 않음)에 의하여 빛의 투과율 변화로 나타난다.
이와 같은 액정 표시 장치에서, 입력 계조(GS1-GSF)에 대한 투과율의 변화를 나타내는 각 부화소(PXa, PXb)의 감마 곡선(Ta, Tb)은 도 7에 도시한 바와 같이 서로 다르다. 즉, 제1 부화소(Pxa)에 인가되는 화소 전압은 감마 곡선(Ta)을 갖고 제2 부화소(PXb)에 인가되는 화소 전압은 감마 곡선(Tb)을 가지며, 한 화소(PX)의 감마 곡선은 이들을 합성한 곡선(T)이 된다. 각 부화소(PXa, PXb)의 화소 전압을 결정할 때에는 합성 감마 곡선(T)이 정면에서의 기준 감마 곡선에 가깝게 되도록 하는데, 예를 들면 정면에서의 합성 감마 곡선(T)은 가장 적합하도록 정해진 정면에서의 기준 감마 곡선과 일치하도록 하고 측면에서의 합성 감마 곡선(T)은 정면에서의 기준 감마 곡선과 가장 가깝게 되도록 한다. 예를 들면 아래쪽에 위치한 감마 곡선을 저계조에서 더욱 낮게 만들면 시인성이 더욱 향상될 수 있다.
이와 같이, 두 개의 부화소(PXa, PXb)를 별개의 박막 트랜지스터(Qa, Qb)를 이용하여 독립적인 감마 곡선에 기초하여 개별적으로 제어하므로, 두 부화소(PXa, PXb)의 전압을 원하는 수준으로 정확하게 맞춰 각 부화소(PXa, PXb)에서의 계조별 휘도치를 최대로 유지하고, 이로 인해, 시인성이 향상되고 개구율이 높아지고 투과율 역시 향상된다.
이러한 액정 표시 장치에서, 제1 및 제2 부화소(PXa, PXb)의 제1 부화소 전극(190a)과 제2 부화소 전극(190b)의 면적비를 결정하고, 그에 따라 얻어지는 제1 및 제2 액정 축전기(CLCa, CLCb)의 용량의 비에 기초하여 제1 및 제2 부화소(PXa, PXb)를 설계한다.
즉, 이들 제1 및 제2 액정 축전기(CLCa, CLCb)의 용량의 비와 동일하게 제1 및 제2 유지 축전기(CSTa, CSTb)의 용량의 비 및 제1 및 제2 박막 트랜지스터(Qa, Qb)의 게이트 전극-드레인 전극간에 형성되는 제1 및 제2 기생 축전기(CGDa, CGDb)의 용량의 비를 정한다.
제1 및 제2 박막 트랜지스터(Qa, Qb)의 게이트 전극의 면적이 일정하고 채널의 길이(L)는 최소 선폭으로 고정되어 있다고 가정할 때, 채널의 폭(W)이 증가할수록 게이트 전극과 중첩되는 드레인 전극의 면적은 증가하고 채널의 폭(W)이 감소할수록 게이트 전극과 중첩되는 드레인 전극의 면적은 감소하기 때문에, 제1 및 제2 기생 축전기(CGDa, CGDb)의 용량은 제1 및 제2 박막 트랜지스터(Qa,Qb)의 채널의 폭(W)을 조절하여 정할 수 있다.
하지만, 박막 트랜지스터(Qa,Qb)의 채널의 폭(W)과 길이(L) 모두를 조정할 수 있고 채널의 길이(L)만을 조정하여 박막 트랜지스터의 크기를 정할 수도 있다.
제1 및 제2 부화소(PXa, PXb)의 각 화소 전압은 아래의 [수학식 1]과 같이 액정 축전기(CLCa, CLCb), 유지 축전기(CSTa, CSTb) 및 기생 축전기(CGDa, CGDb)의 용량 등에 따라 그 크기가 정해지는 킥백 전압(Vk)에 의해 영향을 받게 된다.
Figure 112004056770643-pat00001
(여기서, CLC는 액정 축전기의 용량이고, CST는 유지 축전기의 용량이며, CGS 는 박막 트랜지스터의 게이트선 전극과 드레인 전극 간에 발생하는 기생 축전기의 기생 용량이고, △Vg는 게이트 신호의 변화폭이다.)
결국, 제1 및 제2 액정 축전기(CLCa, CLCb)의 용량의 비와 동일하게 제1 및 제2 유지 축전기(CSTa, CSTb) 및 제1 및 제2 기생 축전기(CGDa, CGD b)의 용량의 비를 동일하게 하면, 제1 및 제2 부화소(PXa, PXb)에서 생기는 킥백 전압의 크기도 동일하게 된다. 더욱이, 제1 및 제2 부화소(PXa, PXb)의 정전 용량(CLCa+CSTa, CLC b+ CSTb)의 용량비 역시 액정 축전기(CLCa, CLCb)의 용량비와 동일해진다.
이러한 본 발명에 의하면, 두 부화소의 전압을 원하는 수준으로 정확하게 맞춤으로써 시인성을 향상하고 개구율을 높이며 투과율을 향상시킨다.
또한 두 부화소 사이의 킥백 전압을 거의 동일하도록 화소를 설계하므로, 킥백 전압 차이로 인한 두 부화소간의 충전율 편차가 줄어들어 화질이 향상된다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (16)

  1. 제1 부화소 및 제2 부화소를 포함하는 화소,
    상기 제1 부화소에 연결되어 있으며 제1 게이트 신호를 전달하는 제1 게이트선,
    상기 제2 부화소에 연결되어 있으며 제2 게이트 신호를 전달하는 제2 게이트선 그리고
    상기 제1 게이트선 및 상기 제2 게이트선과 교차하고 상기 제1 부화소 및 상기 제2 부화소에 연결되어 있으며 데이터 전압을 전달하는 복수의 데이터선을 포함하고,
    상기 제1 부화소는 상기 제1 게이트선과 상기 데이터선에 연결된 제1 스위칭 소자, 상기 제1 스위칭 소자에 연결된 제1 액정 축전기 및 제1 유지 축전기를 포함하며,
    상기 제2 부화소는 상기 제2 게이트선과 상기 데이터선에 연결된 제2 스위칭 소자, 상기 제2 스위칭 소자에 연결된 제2 액정 축전기 및 제2 유지 축전기를 포함하고,
    상기 제1 액정 축전기의 용량은 상기 제2 액정 축전기의 용량과 다르고,
    상기 제1 스위칭 소자 및 상기 제2 스위칭 소자 각각에 생기는 제1 기생 축전기 및 제2 기생 축전기의 용량비, 상기 제1 유지 축전기 및 상기 제2 유지 축전기의 용량비 및 상기 제1 액정 축전기 및 상기 제2 액정 축전기의 용량비를 서로 동일하게 설계함으로써 상기 제1 부화소의 킥백 전압이 상기 제2 부화소의 킥백 전압과 동일한 액정 표시 장치.
  2. 제1항에서,
    상기 제1 스위칭 소자 및 상기 제2 스위칭 소자 각각은 상기 게이트선에 연결된 게이트 전극, 상기 액정 축전기 및 상기 유지 축전기에 연결된 드레인 전극 및 상기 데이터선에 연결된 소스 전극을 구비한 박막 트랜지스터이고,
    상기 제1 기생 축전기 및 상기 제2 기생 축전기는 게이트 전극과 상기 드레인 전극 사이에 각각 생기는 기생 축전기인 액정 표시 장치.
  3. 제2항에서,
    상기 제1 기생 축전기 및 상기 제2 기생 축전기의 용량은 상기 박막 트랜지스터의 채널의 폭/길이에 의존하는 액정 표시 장치.
  4. 제1항에서,
    상기 제1 스위칭 소자 및 상기 제2 스위칭 소자의 크기의 비가 상기 제1 액정 축전기 및 상기 제2 액정 축전기의 용량비와 동일한 액정 표시 장치.
  5. 삭제
  6. 제1항에서,
    상기 제1 유지 축전기 및 상기 제2 유지 축전기에 연결된 유지 전극선을 더 포함하는 액정 표시 장치.
  7. 제6항에서,
    상기 데이터선에 적어도 일부분이 중첩되며 상기 데이터선과 전기적으로 절연되어 있는 차폐 전극을 더 포함하는 액정 표시 장치.
  8. 제1항에서,
    상기 제1 액정 축전기 및 상기 제2 액정 축전기는 각각 제1 화소 전극 및 제2 화소 전극을 포함하는 액정 표시 장치.
  9. 제8항에서,
    상기 제1 화소 전극 및 상기 제2 화소 전극은 상기 게이트선과 평행한 하나의 직선을 중심으로 실질적으로 대칭인 모양을 가지고 있는 액정 표시 장치.
  10. 제9항에서,
    상기 제1 화소 전극 또는 상기 제2 화소 전극 중 적어도 하나는 절개부를 가지고 있는 액정 표시 장치.
  11. 제10항에서,
    상기 제1 화소 전극 및 상기 제2 화소 전극과 마주 보는 공통 전극을 더 포함하는 액정 표시 장치.
  12. 제11항에서,
    상기 공통 전극은 절개부를 가지고 있는 액정 표시 장치.
  13. 제12항에서,
    상기 제1 화소 전극 또는 상기 제2 화소 전극 중 적어도 하나와 상기 공통 전극은 교대로 배열되어 있는 절개부를 가지고 있는 액정 표시 장치.
  14. 제13항에서,
    상기 제1 화소 전극과 상기 제2 화소 전극 사이의 간극과 상기 공통 전극의 절개부는 교대로 배열되어 있는 액정 표시 장치.
  15. 제14항에서,
    상기 공통 전극의 절개부에는 적어도 하나의 노치가 형성되어 있는 액정 표시 장치.
  16. 제8항에서,
    상기 데이터선에 중첩하며 상기 제1 화소 전극 및 상기 제2 화소 전극과 동일한 층에 위치하는 차폐 전극을 더 포함하는 액정 표시 장치.
KR1020040100254A 2004-12-02 2004-12-02 액정 표시 장치 Expired - Lifetime KR101197044B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040100254A KR101197044B1 (ko) 2004-12-02 2004-12-02 액정 표시 장치
US11/292,682 US8194199B2 (en) 2004-12-02 2005-12-02 Liquid crystal display device having a ratio of liquid crystal capacitances equal to a ratio of parasitic capacitances

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040100254A KR101197044B1 (ko) 2004-12-02 2004-12-02 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20060061490A KR20060061490A (ko) 2006-06-08
KR101197044B1 true KR101197044B1 (ko) 2012-11-06

Family

ID=36573740

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040100254A Expired - Lifetime KR101197044B1 (ko) 2004-12-02 2004-12-02 액정 표시 장치

Country Status (2)

Country Link
US (1) US8194199B2 (ko)
KR (1) KR101197044B1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060073826A (ko) * 2004-12-24 2006-06-29 삼성전자주식회사 박막 트랜지스터 표시판
KR101209051B1 (ko) * 2005-05-04 2012-12-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그를 포함하는 액정 표시 장치
KR101160831B1 (ko) * 2005-06-01 2012-06-28 삼성전자주식회사 액정 표시 장치
KR101246830B1 (ko) * 2006-06-09 2013-03-28 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR101518741B1 (ko) 2006-11-28 2015-05-11 삼성디스플레이 주식회사 액정표시장치
JP5542297B2 (ja) 2007-05-17 2014-07-09 株式会社半導体エネルギー研究所 液晶表示装置、表示モジュール及び電子機器
JP5542296B2 (ja) 2007-05-17 2014-07-09 株式会社半導体エネルギー研究所 液晶表示装置、表示モジュール及び電子機器
KR101394434B1 (ko) * 2007-06-29 2014-05-15 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법
KR20090103461A (ko) 2008-03-28 2009-10-01 삼성전자주식회사 액정 표시 장치
CN102222456B (zh) * 2010-04-16 2013-05-29 北京京东方光电科技有限公司 公共电极驱动方法和电路以及液晶显示器
KR101888516B1 (ko) * 2011-05-24 2018-09-20 엘지디스플레이 주식회사 듀얼 모드 액정표시장치
KR102270258B1 (ko) * 2014-11-28 2021-06-28 삼성디스플레이 주식회사 액정 표시 장치 및 그 구동방법
KR102268587B1 (ko) * 2015-01-08 2021-06-23 삼성디스플레이 주식회사 액정 표시 장치
KR20170029681A (ko) * 2015-09-07 2017-03-16 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조방법
JP7289693B2 (ja) * 2019-03-28 2023-06-12 株式会社ジャパンディスプレイ 表示装置およびその駆動方法
CN110794631B (zh) * 2019-11-21 2022-09-30 京东方科技集团股份有限公司 子像素结构、液晶面板及反射式液晶显示设备
JP6842527B2 (ja) * 2019-12-13 2021-03-17 株式会社半導体エネルギー研究所 液晶表示装置
JP7155452B2 (ja) * 2019-12-13 2022-10-18 株式会社半導体エネルギー研究所 透過型液晶表示装置、電子機器
JP7308341B2 (ja) * 2021-12-03 2023-07-13 株式会社半導体エネルギー研究所 透過型液晶表示装置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2551377B2 (ja) 1993-05-15 1996-11-06 日本電気株式会社 液晶ディスプレイ装置
JPH0772509A (ja) 1993-06-14 1995-03-17 Casio Comput Co Ltd アクティブマトリックス液晶表示素子
JPH07146489A (ja) 1993-11-26 1995-06-06 Fujitsu Ltd 液晶表示装置
JPH07152013A (ja) 1993-11-29 1995-06-16 Nippondenso Co Ltd 液晶表示素子
JP3011072B2 (ja) 1994-09-21 2000-02-21 松下電器産業株式会社 液晶表示装置
US6104450A (en) * 1996-11-07 2000-08-15 Sharp Kabushiki Kaisha Liquid crystal display device, and methods of manufacturing and driving same
KR100436011B1 (ko) 1996-11-26 2004-11-06 삼성전자주식회사 유기절연막을이용한액정표시장치및그제조방법
CN1148600C (zh) * 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法
JPH10197894A (ja) 1996-12-28 1998-07-31 Casio Comput Co Ltd 液晶表示装置及び液晶表示装置の駆動方法
TWI271590B (en) * 1997-06-12 2007-01-21 Sharp Kk Liquid crystal display device
JP3012976B2 (ja) 1997-10-16 2000-02-28 現代電子産業株式会社 液晶表示素子及びその製造方法
JP4077935B2 (ja) 1998-07-01 2008-04-23 キヤノン株式会社 液晶素子
JP3957430B2 (ja) 1998-09-18 2007-08-15 シャープ株式会社 液晶表示装置
US6504592B1 (en) * 1999-06-16 2003-01-07 Nec Corporation Liquid crystal display and method of manufacturing the same and method of driving the same
WO2002035507A1 (fr) * 2000-10-27 2002-05-02 Matsushita Electric Industrial Co., Ltd. Affichage
KR20030042221A (ko) 2001-11-22 2003-05-28 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판
US6862052B2 (en) * 2001-12-14 2005-03-01 Samsung Electronics Co., Ltd. Liquid crystal display, thin film transistor array panel for liquid crystal display and manufacturing method thereof
JP2003186451A (ja) 2001-12-20 2003-07-04 Sharp Corp マトリクス型画像表示装置
KR100852812B1 (ko) 2002-02-01 2008-08-18 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터 액정표시장치의 화소 구동 회로
JP4342200B2 (ja) 2002-06-06 2009-10-14 シャープ株式会社 液晶表示装置
JP4248306B2 (ja) 2002-06-17 2009-04-02 シャープ株式会社 液晶表示装置
KR100840326B1 (ko) 2002-06-28 2008-06-20 삼성전자주식회사 액정 표시 장치 및 그에 사용되는 박막 트랜지스터 기판
TW544940B (en) * 2002-07-03 2003-08-01 Au Optronics Corp Thin film transistor array
KR100961941B1 (ko) 2003-01-03 2010-06-08 삼성전자주식회사 다중 도메인 액정 표시 장치용 박막 트랜지스터 표시판
US20040233343A1 (en) * 2003-05-19 2004-11-25 Samsung Electronics Co., Ltd. Liquid crystal display and thin film transistor array panel therefor
KR100997965B1 (ko) * 2003-09-25 2010-12-02 삼성전자주식회사 액정 표시 장치
US7894026B2 (en) * 2003-10-01 2011-02-22 Samsung Electronics Co., Ltd. Thin film transistor array panel and liquid crystal display including light shield
US7286192B2 (en) * 2005-06-07 2007-10-23 Au Optronics Corporation Transflective liquid crystal display

Also Published As

Publication number Publication date
US8194199B2 (en) 2012-06-05
KR20060061490A (ko) 2006-06-08
US20060119756A1 (en) 2006-06-08

Similar Documents

Publication Publication Date Title
KR101188601B1 (ko) 액정 표시 장치
KR101133761B1 (ko) 액정 표시 장치
KR101197044B1 (ko) 액정 표시 장치
US7545472B2 (en) Liquid crystal display and thin film transistor substrate therefor
KR101209050B1 (ko) 액정 표시 장치 및 그 검사 방법
KR101240642B1 (ko) 액정 표시 장치
US20050030459A1 (en) Liquid crystal display and panel therefor
JP2006293366A (ja) 表示板及びそれを含む液晶表示装置
KR101237011B1 (ko) 액정 표시 장치
KR101420731B1 (ko) 박막 트랜지스터 기판 및 이를 구비하는 액정 표시 장치
KR20060101944A (ko) 액정 표시 장치
US7773165B2 (en) Liquid crystal display
US20100208157A1 (en) Liquid crystal display and manufacturing method thereof
KR101320020B1 (ko) 액정 표시 장치
KR101315381B1 (ko) 액정 표시 장치
KR20070063172A (ko) 액정 표시 장치 및 그 제조 방법
KR101337265B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR20060082318A (ko) 액정 표시 장치
KR20060082098A (ko) 액정 표시 장치
KR20070117073A (ko) 액정 표시 장치
KR20060082139A (ko) 액정 표시 장치
KR20060090159A (ko) 액정 표시 장치
KR20060083645A (ko) 박막 트랜지스터 표시판 및 액정 표시 장치
KR20060125299A (ko) 액정 표시 장치 및 그 검사 방법
KR20060083096A (ko) 박막 트랜지스터 표시판

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20041202

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20091202

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20041202

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110427

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20120831

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20120913

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20121029

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20121029

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20150930

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20170928

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20170928

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20181001

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20201005

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20210927

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20230925

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20240925

Start annual number: 13

End annual number: 13

PC1801 Expiration of term

Termination date: 20250602

Termination category: Expiration of duration