[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101174017B1 - Ｌｃｄ 패널용 ｌｅｄ 드라이버의 ｏｖｐ 검출회로 - Google Patents

Ｌｃｄ 패널용 ｌｅｄ 드라이버의 ｏｖｐ 검출회로 Download PDF

Info

Publication number
KR101174017B1
KR101174017B1 KR1020060034647A KR20060034647A KR101174017B1 KR 101174017 B1 KR101174017 B1 KR 101174017B1 KR 1020060034647 A KR1020060034647 A KR 1020060034647A KR 20060034647 A KR20060034647 A KR 20060034647A KR 101174017 B1 KR101174017 B1 KR 101174017B1
Authority
KR
South Korea
Prior art keywords
converter
ovp
resistor
led driver
fet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020060034647A
Other languages
English (en)
Other versions
KR20070102871A (ko
Inventor
김성은
박미정
한경태
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020060034647A priority Critical patent/KR101174017B1/ko
Publication of KR20070102871A publication Critical patent/KR20070102871A/ko
Application granted granted Critical
Publication of KR101174017B1 publication Critical patent/KR101174017B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336—Illuminating devices
    • G02F1/133602—Direct backlight
    • G02F1/133603—Direct backlight with LEDs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/50—Circuit arrangements for operating light-emitting diodes [LED] responsive to malfunctions or undesirable behaviour of LEDs; responsive to LED life; Protective circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336—Illuminating devices
    • G02F1/133602—Direct backlight
    • G02F1/133612—Electrical details
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 LCD 패널용 LED 드라이버의 OVP 검출회로에 관한 것이다.
본 발명은 LCD 패널용 LED 드라이버의 회로 구성에 있어서, LED들을 구동하기 위하여 각각 FET를 매개로 연결된 복수개의 컨버터로 구성되고, OVP가 동작되면 해당 신호를 출력하는 적어도 하나의 컨버터 블록; 상기 OVP가 동작되면 출력되는 신호를 하나라도 감지하면 LED 드라이버 전체를 셧다운 시키기 위한 동작을 수행하는 마이컴을 포함한다.
본 발명은 LCD 패널용 LED 드라이버에서 R,G,B, LED를 구동하기 위하여 복수개의 컨버터를 동시에 구동하는 구성에 있어서, 한 개의 컨버터에 과전압이 입력되면 LED 드라이버 전체를 셧다운(shut down)시켜 내부회로 전체를 입력되는 과전압으로부터 안정적으로 보호하거나, 상기 컨버터 회로 각각에 과전압 보호 회로를 설치하여, 과전압이 입력되는 해당하는 컨버터를 선택적으로 셧다운시켜 내부 회로를 안정화시킬 수 있는 이점이 있다.
LED 드라이버, FET, OVP, 컨버터

Description

ＬＣＤ 패널용 ＬＥＤ 드라이버의 ＯＶＰ 검출회로{circuit for detecting OVP of LED driver for LCD panel}
도1은 종래 기술에 의한 LCD 패널용 LED 드라이버의 OVP 검출회로를 도시하는 회로도.
도2는 본 발명에 의한 LCD 패널의 LED 드라이버 OVP 검출 회로의 개략도.
도3은 본 발명의 제1실시예에 의한 R-C 적분 회로를 적용한 LCD 패널용 LED 드라이버의 OVP 검출회로를 도시하는 회로도.
도4는 본 발명에 의한 LED 드라이버를 전체적으로 셧다운 시키기 위한 OVP 검출회로를 도시하는 상세회로도.
도5는 본 발명의 제2실시예에 의한 LCD 패널용 LED 드라이버의 OVP 검출회로를 도시하는 회로도.
< 도면의 주요 부호에 대한 설명 >
20, 20', 20'': FET
100, A1~A4, B1~B4, C1~C4, Z1~Z4: 컨버터
120: LED부
본 발명은 LCD 패널용 LED 드라이버의 OVP 검출회로에 관한 것이다.
최근 LCD 패널의 백라이트 유닛의 광원용으로 전력효율이 높고, 광원제어가 용이한 LED를 주로 사용하고 있다.
TFT LCD용 LED는 친환경적이고 색 재현율이 높은 방향으로 기술이 더욱 발전되고 있으며, 시장에서는 이러한 LED을 요구하고 있다.
일반적으로, 과전압 보호(OVP: Output Overvoltage Protection)를 위한 회로는 출력 최대 전압을 제한할 수 있도록 구성된다. 상기의 OVP 회로는 서지 등과 같은 외적 요인에 의하여 발생하는 과전압에 의하여 내부 회로가 오동작을 일으키는 것을 방지하기 위하여 이용된다. 따라서, LED 드라어버에 있어서도 과전압을 효과적으로 검출하여 내부 회로를 보호하는 것이 중요한 문제이다.
도1은 종래 기술에 의한 LCD 패널용 LED 드라이버의 OVP 검출회로를 도시하는 회로도이다.
이에 도시된 바와 같이, 드라이버의 전압출력단(1)과 연산증폭기(2)의 비반전입력단자(2-1) 사이에는 저항(R1)이 연결되어 있으며, 접지(GND1)와 저항(R1) 사이에는 저항(R2)이 연결되어 있다. 그리고 연산증폭기(2)의 반전입력단자(2-2)는 제너다이오드(3)를 통하여 접지(GND2)에 연결되어 있다. 상기 연산증폭기(2)의 에미터 출력전압(2-3)은 접지부(GND4)에 연결되어 있으며, Vcc(2-4)는 연산증폭기(2) 의 구동전원과 연결된다. 그리고 상기 연산증폭기(2)의 게이트 출력단(2-5)은 다이오드(5)를 경유하여 마이콤(6)에 연결되어 있다.
상기와 같은 구성을 갖는 종래 기술에 의한 LCD 패널용 LED 드라이버의 OVP 검출회로에 있어서, 저항(R1 및 R2)을 거쳐 소정 전압으로 분압된 전압이 연산 증폭기(2)의 반전입력단자(2-2)에 연결된 제너다이오드(3)의 설정치보다 클 경우, 즉 과전압이 입력될 경우, 연산증폭기(2)의 출력단(2-5)에 하이신호가 출력되어 다이오드(5)를 거쳐 마이콤(6)으로 입력된다. 이때, 상기 마이콤(6)은 상기와 같이 과전압이 입력됨에 따라 리셋된다. 이와 같은 구성과 작용으로 종래의 과전압 보호회로는 입력되는 과전압에 따라 내부 회로를 보호하는 기능을 수행하게 된다.
그러나 상기와 같은 LCD 패널용 LED 드라이버의 OVP 검출회로에는 연산증폭기와 마이컴을 사용한 OVP 동작 구현에만 적용할 수 있는 문제점이 있다.
본 발명은 종래의 LCD 패널용 LED 드라이버의 OVP 검출회로에 연산증폭기를 이용한 구성에 한하지 않고 보다 다양한 목적에 맞는 OVP 검출회로를 제공하는데 있다.
이하, 첨부된 도면에 근거하여 본 발명의 실시예를 상세히 설명한다.
도2는 본 발명에 의한 LCD 패널의 LED 드라이버 OVP 검출 회로의 개략도이 다. 그리고 도3은 본 발명의 제1실시예에 의한 LCD 패널용 LED 드라이버의 OVP 검출회로를 도시하는 회로도이다.
도2 및 3에 도시된 바와 같이, 일측부에 외부 전원이 입력되는 전원 컨넥터(2)를 구비하는 LED 드라이버 PCB(1)가 제공된다. 상기 LED 드라이버 PCB(1) 상에는 컨버터 블록(3)이 수평, 수직으로 복수개의 일렬로 정렬되어 있다. 상기의 컨버터 블록(3)은 R,G,B LED 색상 및 전기적인 특성별로 분류되어 있다. 예를 들면, A1, B1, C1은 Red LED를 위한 컨버터 블록이며, A2, A3, B2, B3, C2, C3는 Green LED를 위한 컨버터 블록이며, A4, B4, C4는 Blue LED를 위한 컨버터 블록이다. 각각의 수평 컨버터 블록들은 후단에 구성되는 컨버터 블록(Z1, Z2, Z3, Z4)에 각각 연결된다. 상기의 구성에서, 컨버터 블록 A1, A2, A3, A4는 S1의 신호를 공통적으로 발생하며, 컨버터 블록 B1, B2, B3, B4는 S2의 신호를 공통적으로 발생하며, 그리고 컨버터 블록 C1, C2, C3, C4는 S3의 신호를 각각 공통으로 발생한다. 상기와 같이 발생된 각각의 신호 S1, S2, S3에 따라 그 후단에 연결된 컨버터 블록 Z1, Z2, Z3, Z4에서는 Sn의 신호를 공통으로 출력한다.
상기의 구성에 있어서, 컨버터 블록(3)은 각각 FET(20, 20', 20'')를 매개로 연결된 복수개의 컨버터(A1, A2, A3)로 구성되는 제1컨버터 블록(A)과, 각각 FET(40, 40', 40'')를 매개로 연결된 복수개의 컨버터(B1, B2, B3)로 구성되는 제2 컨버터 블록(B)와, 각각 FET(70, 70', 70'')를 매개로 연결된 복수개의 컨버터(Z1, Z2, Z3)로 구성되는 제3컨버터 블록(Z)을 구비한다.
도3을 참조하여, 각각의 OVP 검출회로의 회로 구성을 구체적으로 설명하면 다음과 같다.
상기 다수의 컨버터 블록들 중 한 개의 컨버터에서 OVP가 동작하면, OVP신호가 구형파인 폴트신호(FAULT)로 출력된다.
신호 S1를 공통으로 출력하는 제1컨버터 블록(A)의 각 컨버터 A1, A2, A3...들은 각각 동일한 구성을 갖는다.
예를 들면, 컨버터 A1의 구성에서, 입력부(10)와 FET(20)의 게이트단자 사이에는 저항(R1)이 직렬로 연결되어 있으며, 그리고 상기 저항(R1)과 FET(20)의 게이트 단자와 연결되는 라인은 콘덴서(C1)를 경유하여 접지되어 있다. 저항(R1)은 저항(R')을 경유하여 접지되어 있다. 그리고 상기 FET(20)의 에미터 단자는 저항(R3) 및 레귤레이터(31)를 경유하여 접지되어 있다.
컨버터 A2의 구성에서, 입력부(10')와 FET(20')의 게이트단자 사이에는 저항(R4)이 직렬로 연결되어 있으며, 그리고 상기 저항(R4)과 FET(20')의 게이트 단자와 연결되는 라인은 콘덴서(C2)를 경유하여 접지되어 있다. 저항(R4)은 저항(R')을 경유하여 접지되어 있다. 그리고 상기 FET(20')의 에미터단자는 상기 FET(20)의 컬렉터에 연결되어 있다.
컨버터 A3의 구성에서, 입력부(10'')와 FET(20'')의 게이트단자 사이에는 저항(R5)이 직렬로 연결되어 있으며, 그리고 상기 저항(R5)과 FET(20'')의 게이트단자와 연결되는 라인은 콘덴서(C3)를 경유하여 접지되어 있다. 저항(R5)은 저항(R')을 경유하여 접지되어 있다. 그리고 상기 FET(20'')의 에미터단자는 상기 FER(20')의 컬렉터에 연결되어 있으며, 상기 FET(20'')의 컬렉터는 접지되어 있다.
상기의 구성에서, OVP가 동작되면, 각 컨버터의 입력부(10, 10', 10'')에는 폴트 A1, 폴트 A2, 폴트 A3의 신호가 각각 입력된다. 상기와 같이 입력된 각각의 폴트 신호들은 각각의 FET(20, 20' 및 20'')를 경유하여 R1, R2 및 R3와 C1, C2, C3로 구성되는 R-C 적분 회로를 통하여 OVP 동작하는 해당 컨버터에 하이 신호를 인식하게 된다. 상기와 같이 인식된 하이 신호에 따라, 블록 A의 공통 출력 신호 S1가 출력되어 후단에 연결된 마이콤(6)으로 입력되어, OVP를 인식하게 된다.
신호 S2를 공통으로 출력하는 제2컨버터블록(B)의 컨버터 B1, B2, B3...들은 각각 동일한 구성을 갖는다.
예를 들면, 컨버터 B1의 구성에서, 입력부(30)와 FET(40)의 게이트단자 사이에는 저항(R1)이 직렬로 연결되어 있으며, 그리고 상기 저항(R1)과 FET(40)의 게이트단자와 연결되는 라인은 콘덴서(C1)를 경유하여 접지되어 있다. 저항(R1)은 저항(R')을 경유하여 접지되어 있다. 그리고 상기 FET(40)의 에미터단자는 저항(R3) 및 레귤레이터(51)를 경유하여 접지되어 있다.
컨버터 B2의 구성에서, 입력부(30')와 FET(40')의 게이트단자 사이에는 저항(R4)이 직렬로 연결되어 있으며, 그리고 상기 저항(R4)과 FET(40')의 게이트단자와 연결되는 라인은 콘덴서(C2)를 경유하여 접지되어 있다. 저항(R4)은 저항(R')을 경유하여 접지되어 있다. 그리고 상기 FET(40')의 에미터단자는 상기 FET(40)의 컬렉터에 연결되어 있다.
컨버터 B3의 구성에서, 입력부(30'')와 FET(40'')의 게이트단자 사이에는 저항(R5)이 직렬로 연결되어 있으며, 그리고 상기 저항(R5)과 FET(40'')의 게이트단 자와 연결되는 라인은 콘덴서(C3)를 경유하여 접지되어 있다. 저항(R5)은 저항(R')을 경유하여 접지되어 있다. 그리고 상기 FET(40'')의 에미터단자는 상기 FET(40')의 컬렉터에 연결되어 있으며, 상기 FET(40'')의 컬렉터는 접지되어 있다.
상기의 구성에서, OVP가 동작되면, 각 컨버트의 입력부(30, 30', 30'')에는 폴트 B1, 폴트 B2, 폴트 B3의 신호가 각각 입력된다. 상기와 같이 입력된 각각의 폴트 신호들은 각각의 FET(40, 40' 및 40'')를 경유하여 R1', R2' 및 R3'와 C1', C2', C3'로 구성되는 R-C 적분 회로를 통하여 OVP 동작하는 해당 컨버터에 하이 신호를 인식하게 된다. 상기와 같이 인식된 하이 신호에 따라, 블록 B의 공통 출력 신호 S2가 출력되어 후단에 연결된 마이콤(6)으로 입력되어, OVP를 인식하게 된다.
신호 Sn를 공통으로 출력하는 제3컨버터블록(Z)의 컨버터 Z1, Z2, Z3...들은 각각 동일한 구성을 갖는다.
예를 들면, 컨버터 Z1의 구성에서, 입력부(60)와 FET(70)의 게이트단자 사이에는 저항(R1)이 직렬로 연결되어 있으며, 그리고 상기 저항(R1)과 FET(70)의 게이트단자와 연결되는 라인은 콘덴서(C1)를 경유하여 접지되어 있다. 저항(R1)은 저항(R')을 경유하여 접지되어 있다. 그리고 상기 FET(70)의 에미터단자는 저항(R3) 및 레귤레이터(81)를 경유하여 접지되어 있다.
컨버터 Z2의 구성에서, 입력부(60')와 FET(70')의 게이트단자 사이에는 저항(R4)이 직렬로 연결되어 있으며, 그리고 상기 저항(R4)과 FET(70')의 게이트단자와 연결되는 라인은 콘덴서(C2)를 경유하여 접지되어 있다. 저항(R4)은 저항(R')을 경유하여 접지되어 있다. 그리고 상기 FET(70')의 에미터단자는 상기 FET(70)의 컬렉 터에 연결되어 있다.
컨버터 Z3의 구성에서, 입력부(60'')와 FET(70'')의 게이트단자 사이에는 저항(R5)이 직렬로 연결되어 있으며, 그리고 상기 저항(R5)과 FET(70'')의 게이트단자와 연결되는 라인은 콘덴서(C3)를 경유하여 접지되어 있다. 저항(R5)은 저항(R')을 경유하여 접지되어 있다. 그리고 상기 FET(70'')의 에미터단자는 상기 FET(70')의 컬렉터에 연결되어 있으며, 상기 FET(70'')의 컬렉터는 접지되어 있다.
상기의 구성에서, OVP가 동작되면, 각 컨버트의 입력부(60, 60', 60'')에는 폴트 Z1, 폴트 Z2, 폴트 Z3의 신호가 각각 입력된다. 상기와 같이 입력된 각각의 폴트 신호들은 각각의 FET(70, 70' 및 70'')를 경유하여 R1', R2' 및 R3'와 C1', C2', C3'로 구성되는 R-C 적분 회로를 통하여 OVP 동작하는 해당 컨버터에 하이 신호를 인식하게 된다. 상기와 같이 인식된 하이 신호에 따라, 블록 Z의 공통 출력 신호 Sn가 출력되어 후단에 연결된 마이콤(6)으로 입력되어, OVP를 인식하게 된다.
상기와 같은 구성으로 각각의 컨버터의 OVP를 마이콤을 통하여 별도로 제어함으로써 보다 효과적으로 각각의 컨버터에 입력되는 OVP를 제어할 수 있다.
도4는 본 발명에 의한 LED 드라이버를 전체적으로 셧다운 시키기 위한 OVP 검출회로를 도시하는 상세회로도이다.
이에 도시된 바와 같이, 다수의 컨버터 중에서, 최소한 한개의 컨버터에 OVP가 동작되면, 컨버터 블록 A1~A4, B1~B4 및 Z1~Z4에서는 S1, S2 및 Sn 신호를 각각 출력하게 된다.
상기와 같이 출력된 S1, S2 및 Sn의 신호는 다이오드 D1, D2,.., D4로 각각 입력되고, 상기의 S1, S2 및 Sn의 신호가 최종적으로 후단에 연결된 마이콤(6)에 입력된다. 상기 S1, S2, 및 Sn 신호는 마이컴(6)이 OVP신호를 감지하기 위한 형태의 신호이다. 즉, 상기 마이컴(6)은 상기 S1, S2 또는 Sn 신호를 감지하면 LED 드라이버 전체를 셧다운 시키기 위한 동작을 수행한다.
다수의 컨버터를 동시에 구동하는 구성에서, 최소한 한 개의 컨버터에 OVP가 동작될시, 상기와 같이 각각의 S1, S2 및 Sn 신호 중 OVP가 동작된 컨버터에서 출력되는 신호를 후단에 구성된 마이콤(6)에 전달한다. 상기의 신호를 입력한 마이콤(6)은 입력되는 OVP에 대하여 LED 드라이버 전체를 셧다운 시킨다.
도5는 본 발명의 제2실시예에 의한 LCD 패널용 LED 드라이버의 OVP 검출회로를 도시하는 회로도이다.
상기의 본 발명의 제2실시예에 따른 LCD 패널용 LED 드라이버의 OVP 검출회로에서는 각각의 컨버터에 제너 다이오드를 적용하여 마이컴 없이 보다 간단하게 OVP 방지 기능을 구현한 것이다.
도5에 도시된 바와 같이, 출력단(101)과 접지단(102)을 구비하며 R,G,B LED들을 구동하기 위한 컨버터(100)가 제공된다. 상기 컨버터(100)의 출력단(101)과 접지단(102) 사이에는 제너 다이오드(110)가 연결된다. LED부(120)와 저항(R3)은 상기 제너 다이오드(110)와 병렬로 연결된다.
상기의 구성은 종래의 복수개의 소자들을 이용하여 OVP 회로를 구현한 것과 비교하여, 상기 실시예에서는 제너 다이오드(110)를 적용하여 보다 간단한 구성으로 OVP 기능을 구현한 것이다.
상기의 구성에 있어서, 제너 다이오드(110)를 OVP 설정치로 설정한 경우에 있어서, 출력 전압에 OVP 설정 전압 이상이 인가되면, 상기 제너 다이오드(110)를 통하여 과전류의 흐름이 형성된다. 상기와 같이 형성된 과전류는 저항 R3에 의하여 설정치 이상의 전류를 흐르지 않게 함으로써, 인가된 OVP를 방지하게 된다. 이때, 전류의 세기는 저항(R3)의 값으로 제한된다. 상기의 경우에 있어서, OVP에 대한 기능이 수행되어도, 컨버터(10)는 정상적으로 작동하기 때문에, 출력 전압을 리셋시켜서 정상적인 작동을 구현할 수 있다.
종래 다수의 소자를 이용하여 OVP 검출 방지 회로가 구현되었지만, 본 발명에 의한 제2 실시예에서는 소자 2개를 이용하여 OVP 기능을 구현할 수 있으며, 컨버터 회로 자체에 OVP 기능을 부가하여 보다 간단한 회로 구성을 구현할 수 있는 장점이 있다.
이상에 설명한 바와 같이, 본 발명은 LCD 패널용 LED 드라이버에서 R,G,B, LED를 구동하기 위하여 복수개의 컨버터를 동시에 구동하는 구성에 있어서, 한 개의 컨버터에 과전압이 입력되면 LED 드라이버 전체를 셧다운(shut down)시켜 내부회로 전체를 입력되는 과전압으로부터 안정적으로 보호하거나, 상기 컨버터 회로 각각에 과전압 보호 회로를 설치하여, 과전압이 입력되는 해당하는 컨버터를 선택적으로 셧다운시켜 내부 회로를 안정화시킬 수 있는 이점이 있다.

Claims (7)

  1. LCD 패널용 LED 드라이버의 회로 구성에 있어서,
    LED들을 구동하기 위하여 각각 FET를 매개로 연결된 복수개의 컨버터로 구성되고, OVP가 동작되면 해당 신호를 출력하는 적어도 하나의 컨버터 블록;
    상기 OVP가 동작되면 출력되는 신호를 하나라도 감지하면 LED 드라이버 전체를 셧다운 시키기 위한 동작을 수행하는 마이컴을 포함하는 LCD 패널용 LED 드라이버의 OVP 검출회로.
  2. 제1항에 있어서, 상기 컨버터 블록을 구성하는 각각의 컨버터는,
    입력부와 FET 게이트 단자사이의 제1저항; 및
    상기 제1저항과 상기 FET 게이트 단자 사이에 각각 분기되어 접지된 제2저항과 콘덴서를 포함하고,
    상기 각각의 컨버터의 FET들은 상호 컬렉터 단자와 에미터 단자를 통해서 연결되며, 상기 각각의 컨버터 중, 어느 하나의 컨버터는 FET 에미터 단자를 통해서 제3저항 및 레귤레이터를 경유하여 접지되며 어느 하나의 컨버터는 FET 컬렉터 단자를 통해서
    접지되어 있는 것을 특징으로 하는 LCD 패널용 LED 드라이버의 OVP 검출회로.
  3. 제1항에 있어서, 상기 마이컴은 상기 적어도 하나의 컨버터 블록들과 병렬로 연결되는 것을 특징으로 하는 LCD 패널용 LED 드라이버의 OVP 검출회로.
  4. 제 3항에 있어서, 상기 마이컴과 상기 적어도 하나의 컨버터 블록 사이에는 다이오드가 구비되는 것을 특징으로 하는 LCD 패널용 LED 드라이버의 OVP 검출회로.
  5. LCD 패널용 LED 드라이버의 회로 구성에 있어서,
    컨버터;
    상기 컨버터의 양단 사이에 배치하며, 미리 설정된 OVP 전압보다 높은 상기 OVP 전압이 걸리면 전류의 경로를 형성하는 제너 다이오드; 및
    상기 제너 다이오드의 일단과 전기적으로 연결되며, 상기 제너 다이오드를 통해서 형성된 전류의 세기를 제한하기 위한 값으로 설정된 저항을 포함하는 LCD 패널용 LED 드라이버의 OVP 검출회로.
  6. 제 5항에 있어서,
    상기 제너 다이오드는 상기 컨버터의 입력단과 접지단 사이에 연결되는 것을 특징으로 하는 LCD 패널용 LED 드라이버의 OVP 검출회로.
  7. 제 6항에 있어서,
    상기 저항은 상기 제너 다이오드와 병렬로 연결되는 것을 특징으로 하는 LCD 패널용 LED 드라이버의 OVP 검출회로.
KR1020060034647A 2006-04-17 2006-04-17 Ｌｃｄ 패널용 ｌｅｄ 드라이버의 ｏｖｐ 검출회로 Active KR101174017B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060034647A KR101174017B1 (ko) 2006-04-17 2006-04-17 Ｌｃｄ 패널용 ｌｅｄ 드라이버의 ｏｖｐ 검출회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060034647A KR101174017B1 (ko) 2006-04-17 2006-04-17 Ｌｃｄ 패널용 ｌｅｄ 드라이버의 ｏｖｐ 검출회로

Publications (2)

Publication Number Publication Date
KR20070102871A KR20070102871A (ko) 2007-10-22
KR101174017B1 true KR101174017B1 (ko) 2012-08-16

Family

ID=38817566

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060034647A Active KR101174017B1 (ko) 2006-04-17 2006-04-17 Ｌｃｄ 패널용 ｌｅｄ 드라이버의 ｏｖｐ 검출회로

Country Status (1)

Country Link
KR (1) KR101174017B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103268754A (zh) * 2013-05-28 2013-08-28 上海中科高等研究院 上升下降时间控制电路及amoled驱动控制信号产生电路

Also Published As

Publication number Publication date
KR20070102871A (ko) 2007-10-22

Similar Documents

Publication Publication Date Title
US20150207307A1 (en) Boost apparatus with over-current and over-voltage protection function
CN101599711B (zh) 换流器电路
US8159799B2 (en) Protective device against abnormality for positive and negative dual power supply circuit
CA2753682C (en) Integrated variable output power supply protection circuit
US10819109B2 (en) Chip protection circuit
KR101174017B1 (ko) Ｌｃｄ 패널용 ｌｅｄ 드라이버의 ｏｖｐ 검출회로
US7642805B1 (en) Short detection circuit
US7554782B2 (en) Safety PLC
JP2019144004A (ja) 半導体装置
JP2007189844A (ja) 半導体素子保護回路
US8390965B2 (en) Over-current protection device for multiple high-voltage motive devices and method thereof
US20140347063A1 (en) Fan test device
US11361691B2 (en) Drive circuit and display device
KR20080021254A (ko) 과전압 차단 회로, 구동 장치 및 이를 포함하는 액정 표시장치
CN1355607A (zh) 具有电源极性反接保护的电路
US7130175B2 (en) Monolithic integratable circuit arrangement for protection against a transient voltage
KR20080021255A (ko) 과전압 차단 회로, 구동 장치 및 이를 포함하는 액정 표시장치
US7054124B2 (en) Method for switching over a reference voltage potential for overvoltage protection devices
KR102004269B1 (ko) 정전 보호 장치 및 이를 포함하는 공기 조화기
KR100762001B1 (ko) Ｍｃｕ를 이용한 백라이트 유닛 보호회로
KR102316558B1 (ko) 정전기 보호회로를 구비한 표시장치
KR101847323B1 (ko) 디스플레이 중의 싱글스트링 과출력 보호장치 및 광원 구동회로
KR200471607Y1 (ko) 서지 보호장치
KR20090039508A (ko) 전원공급장치의 보호회로
TWI409740B (zh) 換流器電路

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20060417

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20110418

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20060417

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20120529

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20120731

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20120808

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20120809

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20150706

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20150706

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20160707

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20160707

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20170704

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20180710

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20180710

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20190711

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20190711

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20200713

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20210720

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20220712

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20240715

Start annual number: 13

End annual number: 13