KR101168772B1

KR101168772B1 - Apparatus and method for decoding a burst in orthogonal frequency division multiple access system

Info

Publication number: KR101168772B1
Application number: KR1020050112059A
Authority: KR
Inventors: 김한주; 구영모; 정동운; 김민구
Original assignee: 삼성전자주식회사
Priority date: 2005-09-14
Filing date: 2005-11-22
Publication date: 2012-07-25
Also published as: KR20070031206A

Abstract

The present invention relates to an apparatus and method for decoding bursts in a mobile communication system using an Orthogonal Frequency Division Multiple Access.

The apparatus of the present invention is a decoding apparatus of a burst in an OFDMA mobile communication system, comprising: a first combiner for receiving a received burst and combining a predetermined number of times; and deinterleaving the output of the first combiner to output a burst having a repeated structure A deinterleaver, a second combiner that combines the burst of the repeated structure a predetermined number of times, and delivers the decoded burst to an input of a decoder, a decoder that decodes the combined burst to output decoded data, and a first one of the decoded data. Store the decoder internal memory state value at the time of extracting the decoded bit, store the decoder internal memory state value at the time of extracting the last decoded bit, and if the stored decoder internal memory state values are the same, satisfy the pattern of a specific bit The quality of the burst quality indicator (BQI) It characterized in that it comprises a ring state detector.

Decoding, burst, IEEE 802.16e based OFDMA system, WiBro system

Description

Decoding apparatus and method for burst in mobile communication system of orthogonal frequency division multiple access method {APPARATUS AND METHOD FOR DECODING A BURST IN ORTHOGONAL FREQUENCY DIVISION MULTIPLE ACCESS SYSTEM}

도 1은 일반적인 OFDMA 방식의 이동통신 시스템의 블록 구성도,1 is a block diagram of a typical OFDMA mobile communication system;

도 2는 TDD(Time Division Duplexing) 방식을 사용하는 OFDMA 시스템의 프레임 구조도, 2 is a frame structure diagram of an OFDMA system using a time division duplexing (TDD) scheme;

도 3a 및 도 3b는 일반적인 OFDMA 방식의 이동통신 시스템에서의 송수신기에서 FCH 버스트의 부호화/복호화 과정을 설명하기 위한 블록 구성도,3A and 3B are block diagrams for explaining an encoding / decoding process of an FCH burst in a transceiver in a typical OFDMA mobile communication system.

도 4는 일반적인 길쌈 부호화기의 블록 구성도,4 is a block diagram of a general convolutional encoder;

도 5는 일반적인 OFDMA 방식의 이동통신 시스템에서의 수신기에서의 복호된 데이터 구조도,5 is a decoded data structure diagram of a receiver in a typical OFDMA mobile communication system;

도 6a 및 도 6b는 본 발명의 실시 예에 따른 OFDMA 방식의 이동통신 시스템에서의 송수신기에서 FCH 버스트의 부호화/복호화하는 과정을 설명하기 위한 블록 구성도,6A and 6B are block diagrams for explaining a process of encoding / decoding an FCH burst in a transceiver in an OFDMA mobile communication system according to an embodiment of the present invention;

도 6c는 본 발명의 다른 실시 예에 OFDMA 방식의 이동통신 시스템에서의 수신기에서 FCH 버스트의 복호화하는 과정을 설명하기 위한 블록 구성도,6c is a block diagram illustrating a process of decoding an FCH burst in a receiver in an OFDMA mobile communication system according to another embodiment of the present invention;

도 7은 본 발명의 실시 예에 따른 테일 바이트 길쌈 부호화기의 메모리의 초기화 과정을 설명하기 위한 도면,7 is a diagram illustrating an initialization process of a memory of a tail byte convolutional encoder according to an embodiment of the present invention;

도 8은 본 발명의 실시 예에 따른 OFDMA 방식의 이동통신 시스템에서 FCH 버스트에 대한 테일 바이트 길쌈 부호화기의 입/출력을 도시한 도면,8 illustrates an input / output of a tail byte convolutional encoder for an FCH burst in an OFDMA mobile communication system according to an embodiment of the present invention;

도 9는 본 발명의 실시 예에 따른 OFDMA 방식의 이동통신 시스템에서 FCH 버스트 복호 방법을 설명하기 위한 흐름도,9 is a flowchart illustrating an FCH burst decoding method in an OFDMA mobile communication system according to an embodiment of the present invention;

도 10 및 도 11은 본 발명의 실시 예에 따른 OFDMA 방식의 이동통신 시스템에서 FCH 버스트 복호 방법과 종래의 복호 방법의 성능 비교도,10 and 11 are performance comparison diagrams of an FCH burst decoding method and a conventional decoding method in an OFDMA mobile communication system according to an embodiment of the present invention;

도 12는 본 발명의 다른 실시 예에 따른 OFDMA 방식의 이동통신 시스템에서 FCH 버스트 복호 방법을 설명하기 위한 흐름도.12 is a flowchart illustrating an FCH burst decoding method in an OFDMA mobile communication system according to another embodiment of the present invention.

본 발명은 이동통신 시스템에서 버스트 복호 장치 및 방법에 관한 것으로, 특히 직교주파수분할다중접속 방식의 이동통신 시스템에서 버스트 복호 장치 및 방법에 관한 것이다. The present invention relates to a burst decoding apparatus and method in a mobile communication system, and more particularly, to a burst decoding apparatus and method in a mobile communication system of an orthogonal frequency division multiple access method.

일반적으로 무선랜(Wireless Local Area Network: WLAN)은 도달거리가 짧아서 단말이 이동 중일 때나 AP(Access Point)에서 멀어지면 성능이 떨어지고, 제3세대 이동통신 시스템을 기반으로 하는 무선 인터넷은 무선랜과 같은 문제점은 없지만 가격이 비싼 단점이 있다. 휴대 인터넷으로도 불리는 와이브로(Wireless Broadband Internet: WiBro)는 휴대폰처럼 언제 어디서나 이동하면서 초고속 인터넷을 이용할 수 있는 서비스로, 무선 인터넷과 무선랜의 중간영역에 위치한다. 와이브로는 2.3GHz의 주파수 대역을 사용하고 인터넷 속도(즉 서비스 대역폭)는 1Mbps 정도이다. 상기 와이브로 시스템은 IEEE 802.16e 기반으로 하는 직교주파수분할다중접속(Orthogonal Frequency Division Multiple Access, 이하 'OFDMA'라 칭함) 방식의 이동통신 시스템이다.In general, a wireless local area network (WLAN) has a shorter reach, and thus, a performance decreases when a terminal is moving or away from an access point (AP), and a wireless internet based on a third generation mobile communication system There is no such problem, but it is expensive. Wireless Broadband Internet (WiBro), also called mobile Internet, is a service that allows users to use high-speed Internet while moving anywhere anytime, like a mobile phone, and is located in the middle of wireless Internet and WLAN. WiBro uses a frequency band of 2.3GHz and has Internet speeds of 1Mbps. The WiBro system is an Orthogonal Frequency Division Multiple Access (OFDMA) type mobile communication system based on IEEE 802.16e.

도 1은 전형적인 OFDMA 방식의 이동통신 시스템에서의 네트워크 구조를 나타낸 것이다. 1 illustrates a network structure of a typical OFDMA mobile communication system.

도 1을 참조하면, OFDMA 방식의 이동통신 시스템은 단말에 해당하는 PSS(Portable Subscriber Station)(102), 기지국에 해당하는 RAS(Radio Access Station)(104), 기지국 제어기에 해당하는 ACR(Access Control Router)(106), 홈 에이전트(Home Agent: HA)(108), 인증 서버(Authentication, Authorization and Accounting server: AAA 서버)(110)로 구성된다. 단말(102)은 가입자가 휴대 인터넷 서비스를 제공받기 위해 사용하는 기기이다. 기지국(104)은 유선 네트워크 종단에서 무선 인터페이스를 통해 상기 단말(102)과 송수신하며, 기지국 제어기(106)은 단말(102)과 기지국(104)를 제어하고 IP 패킷을 라우팅한다. HA(108)은 홈 네트워크에서 단말의 IP 이동성을 지원하며, AAA 서버(110)는 적법한 사용자에 한해 휴대 인터넷의 접속을 허용하고, 휴대 인터넷 서비스를 제공하기 위해 사용자 및 기기에 대한 인증, 권한 검증 및 과금을 수행한다. 사업자 IP 네트워크(112)는 상기 기지국 제어기(106)를 HA(108)와 AAA 서버(110) 및 공용 IP 네트워크(114)로 연결한다.Referring to FIG. 1, an OFDMA mobile communication system includes a portable subscriber station (PSS) 102 corresponding to a terminal, a radio access station (RAS) 104 corresponding to a base station, and an access control (ACR) corresponding to a base station controller. Router 106, home agent (HA) 108, and an authentication server (Authentication, Authorization and Accounting server (AAA server) 110). The terminal 102 is a device that a subscriber uses to receive a portable Internet service. The base station 104 transmits and receives with the terminal 102 through a wireless interface at a wired network end, and the base station controller 106 controls the terminal 102 and the base station 104 and routes IP packets. The HA 108 supports IP mobility of the terminal in the home network, and the AAA server 110 permits access of the portable Internet to legitimate users and authenticates and authorizes users and devices to provide the portable Internet service. And charging. The operator IP network 112 connects the base station controller 106 to the HA 108, the AAA server 110, and the public IP network 114.

도 2는 TDD(Time Division Duplexing) 방식을 사용하는 OFDMA 시스템의 프레임 구조의 예를 보여 준다. Downlink(DL) 구간과 Uplink(UL) 구간을 시간상에서 분리하여 사용함을 볼 수 있다. Downlink 프레임의 첫 심볼(symbol)은 프리엠블(Preamble)이다. 단말기에서는 프리엠블을 이용하여 동기 획득, 기지국 ID 획득(Base Station ID Acquisition), 채널 추정한다. 상기 기지국 ID는 scrambling, subcarrier permutation 등의 시드(seed) 값으로 사용되므로, DL 데이터 버스트를 복호화하기 위해서는 상기 기지국 ID 획득이 반드시 필요하다. 상기 프리엠블 다음에는 FCH(Frame Control Header)(200)가 오게 되는데, 상기 FCH(200)에는 DL-MAP decoding에 필요한 정보가 들어 있다. 즉, FCH에는 DL-MAP길이, DL-MAP의 coding 방식 등의 내용이 포함된다. 상기 DL-MAP에는 이번 프레임의 DL data burst decoding에 필요한 정보들이 포함된다. 상기 포함되는 정보에는 각 burst별 위치 및 크기정보, burst들의 MCS(Modulation and Coding Scheme) 정보 등이 있다. 상향링크 전송은 제어 심볼로부터 시작되며, 상하향 전송 시간을 줄이기 위한 보호 시간이 상향링크 프레임의 중간과 마지막에서 하향링크 및 상향링크 사이에 삽입된다. IEEE 802.16e 기반의 OFDMA 방식의 단말은 하향링크에서 전송받은 프리앰블을 측정한후 FCH 버스트를 복호한 후, 복호된 결과에서 DL-MAP 정보를 이용하여 DL-MAP 복호를 수행하고 일반 데이터 버스트를 복호하는 방식으로 수신 과정을 진행하게 된다. 2 shows an example of a frame structure of an OFDMA system using a time division duplexing (TDD) scheme. It can be seen that the downlink (DL) section and the uplink (UL) section are separated in time. The first symbol of the downlink frame is a preamble. The terminal estimates synchronization, base station ID acquisition, and channel estimation using the preamble. Since the base station ID is used as a seed value of scrambling, subcarrier permutation, etc., acquiring the base station ID is necessary to decode the DL data burst. The preamble is followed by a frame control header (FCH) 200, which contains information required for DL-MAP decoding. That is, the FCH includes contents such as a DL-MAP length, a DL-MAP coding scheme, and the like. The DL-MAP includes information necessary for DL data burst decoding of this frame. The included information includes location and size information of each burst, modulation and coding scheme (MCS) information of bursts, and the like. The uplink transmission starts from the control symbol, and a guard time for reducing uplink transmission time is inserted between the downlink and the uplink at the middle and the end of the uplink frame. The IEEE 802.16e-based OFDMA terminal decodes the FCH burst after measuring the preamble received in the downlink, performs DL-MAP decoding using the DL-MAP information in the decoded result, and decodes the general data burst. The reception process is performed in such a way.

OFDMA 방식의 이동통신 시스템에서 FCH 버스트는 24 비트 정보(bit information)로 구성된다. FCH 버스트를 구성하는 24 비트의 데이터는 MAC() 규격에 의해 정의되며 전송되는 현재 프레임에 대한 DL-MAP의 길이정보 8 비트와 DL-MAP 반복형태 정보 2 비트, 기타 프레임정보 10 비트, reserved 4 비트로 구성된다. 802.16e 규격에 의하면 FCH 정보내의 reserved 4 bit는 '0'으로 고정되어 있다. In the OFDMA mobile communication system, the FCH burst is composed of 24 bit information. The 24-bit data constituting the FCH burst is defined by the MAC () standard and includes 8 bits of DL-MAP length information, 2 bits of DL-MAP repetition type information, 10 bits of other frame information, and reserved 4 for the current frame being transmitted. It consists of bits. According to the 802.16e standard, the reserved 4 bits in the FCH information are fixed to '0'.

상기 FCH 버스트의 부호화/복호화하는 과정은 도 3a 및 도 3b를 참조하여 설명하면 다음과 같다. 도 3a 및 도 3b는 일반적인 OFDMA 방식의 이동통신 시스템에서의 송수신기에서 FCH 버스트의 부호화/복호화 과정을 설명하기 위한 블록 구성도이다.The process of encoding / decoding the FCH burst is described below with reference to FIGS. 3A and 3B. 3A and 3B are block diagrams for explaining an encoding / decoding process of an FCH burst in a transceiver in a general OFDMA mobile communication system.

도 3a를 살펴보면, OFDMA 방식의 이동통신 시스템에서의 송신 장치에서 수신 장치로 전송할 24 비트의 데이터는 이중화기(310)로 입력된다. 상기 이중화기(310)에서는 상기 24 비트의 데이터를 두 번 반복하여 48 비트의 데이터를 출력한다. 상기 이중화기(310)에서 24 비트의 데이터를 두 번 반복하는 이유는 OFDMA 방식의 이동통신 시스템에서의 최소 부호화 단위인 48 비트로 만들어 주기 위함이다. Referring to FIG. 3A, 24-bit data to be transmitted from a transmitting apparatus to a receiving apparatus in an OFDMA mobile communication system is input to a duplexer 310. The duplexer 310 outputs 48 bits of data by repeating the 24 bits of data twice. The reason why the duplicater 310 repeats 24-bit data twice is to make 48 bits, which is a minimum coding unit in an OFDMA mobile communication system.

상기 48 비트의 데이터는 길쌈 부호화기(Convolutional Encoder)(320)에 입력된다. 상기 길쌈 부호화기(320)는 1/2의 코딩율을 가진 길쌈 부호화기이므로 48 비트의 데이터가 입력되면 부호화되어 96 비트의 코드워드(codeword)를 출력한다. 상기 길쌈 부호화기(320)에서 출력된 96 비트의 코드워드는 버스트 에러(burst error)를 방지해 주는 인터리버(330)에 입력된다. 상기 인터리버(330)는 96 비트의 코드워드를 인터리빙한 후 출력한다. 상기 인터리버(330)에서 인터리빙된 96 비트의 코드워드는 반복기(340)에 입력된다. 상기 반복기(340)는 96 비트의 코드워드를 4 번 반복한 후, 매퍼(mapper)로 전달한다. 매퍼는 변조기(Demodulator)를 의미하며, 데이터 레이트(data rate)에 따라 QPSK(Quadrature Phase Shift Keying), 8PSK(Phase Shift Keying), 16QAM(Quadrature Amplitude Modulation), 64QAM(Quadrature Amplitude Modulation) 등을 사용한다. FCH 버스트에는 QPSK 변조방식이 적용된다. The 48-bit data is input to a convolutional encoder 320. Since the convolutional encoder 320 is a convolutional encoder having a coding rate of 1/2, when 48 bits of data are input, the convolutional encoder 320 is encoded to output a 96 bit codeword. The 96-bit codeword output from the convolutional encoder 320 is input to the interleaver 330 which prevents a burst error. The interleaver 330 interleaves a 96-bit codeword and outputs the interleaved codeword. The 96-bit codeword interleaved in the interleaver 330 is input to the repeater 340. The repeater 340 repeats the 96-bit codeword four times, and then transfers it to a mapper. Mapper means a modulator and uses Quadrature Phase Shift Keying (QPSK), Phase Shift Keying (8PSK), Quadrature Amplitude Modulation (16QAM), and Quadrature Amplitude Modulation (64QAM), depending on the data rate. . The QPSK modulation scheme is applied to the FCH burst.

한편, 상기 길쌈 부호화기(320)는 일반적으로 에러 정정을 위한 채널 부호화 중에 대표적인 것이다. 상기 길쌈 부호화기(320)는 현재의 비트를 앞에 있는 여러 비트를 이용하여 서로의 관계식을 만들어 새로운 비트 패턴을 생성하는 방법으로 전송 도중에 한 비트에 에러가 발생하더라도 앞 비트를 조사하여 에러가 발생한 비트를 검출하고 수정한다. 이때, 새로운 비트패턴을 만들 때, 원래의 신호 1 비트에 대해서 몇 비트로 코딩하느냐에 따라서 1/2 길쌈 부호화기가 되기도 하고 1/3 길쌈 부호화기가 되기도 한다. 즉, 2 비트로 코딩하면 '1/2 길쌈 부호화기', 3 비트로 코딩하면 '1/3 길쌈 부호화기'라 한다.On the other hand, the convolutional encoder 320 is typically representative of channel coding for error correction. The convolutional encoder 320 generates a new bit pattern by forming a relational expression using a plurality of bits in front of the current bit and generates a new bit pattern. Detect and correct. At this time, when creating a new bit pattern, it may be a 1/2 convolutional encoder or a 1/3 convolutional encoder depending on how many bits are coded for one bit of the original signal. In other words, coding in 2 bits is called a 1/2 convolutional encoder, and coding in 3 bits is called a 1/3 convolutional encoder.

도 4는 OFDMA 방식의 이동통신 시스템에 적용되는 길쌈 부호화기 구조의 간략화된 예를 나타낸 것이다.4 illustrates a simplified example of a convolutional encoder structure applied to an OFDMA mobile communication system.

도 4에 도시한 바와 같이, 입력 비트들은 직렬 연결된 6개의 레지스터들(410-460)에 매 클럭마다 한 비트씩 순차적으로 쉬프트하면서 입력된다. 제1 가산기(470)는 제1 레지스터(410)의 입력 비트, 제1 레지스터(410)의 출력 비트, 제2 레지스터(420)의 출력 비트, 제3 레지스터(430)의 출력 비트, 마지막 레지스터(460)의 출력 비트를 가산하여 부호화된 비트열 X를 출력한다. 제2 가산기(480)는 입력 비트, 제2 레지스터(420)의 출력 비트, 제3 레지스터(430)의 출력 비트, 제5 레지스터(450)의 출력 비트, 마지막 레지스터(460)의 출력 비트를 가산하여 부호화된 비트열 Y를 생성한다. 상기 제1 및 제2 가산기(470, 480)는 각 입력들을 더한 후 모듈로 2 연산을 수행하여 각각 1 비트의 결과를 출력한다. As shown in FIG. 4, the input bits are sequentially input by shifting one bit every clock into six registers 410-460 connected in series. The first adder 470 includes an input bit of the first register 410, an output bit of the first register 410, an output bit of the second register 420, an output bit of the third register 430, and a last register ( The output bit of 460 is added to output the encoded bit string X. The second adder 480 adds an input bit, an output bit of the second register 420, an output bit of the third register 430, an output bit of the fifth register 450, and an output bit of the last register 460. To generate the encoded bit string Y. The first and second adders 470 and 480 add respective inputs and then perform two modulo operations to output a result of 1 bit.

만약, 1/2 길쌈 부호화기에 초기 레지스터의 값이 '00'이라 하고, 데이터 '11010'이 입력된다. 처음 '1'이 입력되면 출력은 '11', 레지스터는 '10'으로 변하고, 다음 '1'이 입력되면, 출력은 '01'이 되고, 레지스터는 다시 '11'로 된다. 이와 같은 과정을 반복하여 출력 데이터를 구해보면, 출력 데이터는 '1101010010'이 된다. If the 1/2 convolutional encoder has an initial register value of '00', data '11010' is input. When the first '1' is inputted, the output is changed to '11', the register is changed to '10', and the next '1' is inputted, the output is '01' and the register becomes '11' again. By repeating the above process to obtain the output data, the output data is '1101010010'.

한편, 도 3b를 살펴보면, 수신 장치에서는 디매퍼(demapper)로부터 출력된 FCH 버스트에 대한 384개의 LLR(Log Likelihood Ratio) 값이 결합기(350)에 입력된다. 상기 결합기(combiner)(350)는 4 번의 결합(combining)을 통해 96개의 LLR값을 출력한다. 상기 96개의 LLR값은 디인터리버(360)로 입력된다. 상기 디인터리버(360)는 상기 96개의 LLR값을 디인터리빙한 후, 비터비 복호기(370)로 입력한다. 상기 비터비 복호기(370)는 상기 96개의 LLR값을 복호화한 후, 48 비트의 복호된 데이터(decoded data)를 출력한다. 여기서, LLR(Log Likelihood Ratio)은 로그 근사율이라 한다.
도 5는 일반적인 OFDMA 방식의 이동통신 시스템에서의 수신기에서의 복호된 데이터 구조도이다.Meanwhile, referring to FIG. 3B, in the receiving device, 384 LLRs (Log Likelihood Ratio) values of the FCH bursts output from the demapper are input to the combiner 350. The combiner 350 outputs 96 LLR values through four combinations. The 96 LLR values are input to the deinterleaver 360. The deinterleaver 360 deinterleaves the 96 LLR values and then inputs the Viterbi decoder 370. The Viterbi decoder 370 decodes the 96 LLR values and then outputs 48 bits of decoded data. Here, the Log Likelihood Ratio (LLR) is called a log approximation rate.
5 is a decoded data structure diagram of a receiver in a general OFDMA mobile communication system.

상기 비터비 복호기(370)에서 복호화된 48 비트의 복호화된 데이터는 도 5의 참조부호 501과 같이 도시하였고, 상기 이중화기(310)에서 24 비트의 데이터가 두 번 반복되어 출력된 48 비트의 데이터는 참조부호 502, 503에 도시하였다. 상기 비터비 복호기(370)에서 출력된 복호된 데이터는 상기 이중화기(310)에서 출력된 48 비트와 동일하게 두 번 반복된 구조를 가지게 된다.The 48-bit decoded data decoded by the Viterbi decoder 370 is shown as shown by reference numeral 501 of FIG. 5, and the 48-bit data output by repeating the 24-bit data twice in the duplicater 310 is output. Are shown at 502 and 503. The decoded data output from the Viterbi decoder 370 has a structure repeated twice, equal to 48 bits output from the duplexer 310.

상기한 바와 같은 반복 구조를 가지는 형태의 FCH 버스트의 복호 방법은 복호화 시간이 길어져서 결과 값의 출력 시간이 지연되는 문제점이 있으며 FCH 버스트의 복호 결과가 반복되는 구조를 가지기 때문에 추가적인 결합을 적용한 성능 이득을 얻을 수 없다.The decoding method of the FCH burst having a repetitive structure as described above has a problem in that the output time of the result value is delayed due to a long decoding time and a performance gain to which an additional combination is applied since the decoding result of the FCH burst is repeated. Can't get it.

또한, FCH 24 비트 정보에는 FCH 버스트의 품질(이하, 'quality'라 칭함)을 나타내는 버스트 품질 지시자(Burst Quality Indicator, 이하 'BQI'라 칭함)가 포함되어 있지 않다. 버스트 품질 지시자란 FCH 버스트의 복호과정후 FCH 버스트의 복호 성공여부를 확인할 수 있는 특정 비트를 의미하고, 일반적인 경우 CRC 비트를 많이 사용한다. 그러나 FCH 버스트의 구조를 이용하여 BQI를 측정 할 수 있다. 즉, 복호된 데이터는 상기 부호화 과정에서 언급하였듯이 24개의 데이터가 2번 반복되어 있다. 따라서 반복되어 있는 24 비트의 복호 데이터를 상호 비교하여 BQI를 얻게 된다. 상호 비교하여 일치하는 경우 FCH 버스트 복호가 성공하여 quality가 높은 것으로 간주된다. 그러나 일치하지 않은 경우는 FCH 버스트 복호가 실패하여 quality가 낮은 것으로 간주된다. 이때, BQI 값은 여러 레벨(level)의 값을 가질 수 있으며 quality가 높을수록 높은 값을 가진다고 가정한다. OFDMA 방식의 단말은 FCH 복호후 quality 값은 상위계층으로 보고되며 상기 상위계층에서는 quality 값을 참고하여 상위 알고리즘을 진행하게 된다.In addition, the FCH 24-bit information does not include a burst quality indicator (hereinafter referred to as 'BQI') indicating the quality of the FCH burst (hereinafter referred to as 'quality'). The burst quality indicator refers to a specific bit that can confirm whether the decoding of the FCH burst succeeds after the decoding process of the FCH burst. In general, the burst quality indicator uses a lot of CRC bits. However, we can measure the BQI using the structure of the FCH burst. That is, in the decoded data, as mentioned in the encoding process, 24 data are repeated twice. Therefore, the repeated 24-bit decoded data is compared with each other to obtain a BQI. In case of a match with each other, the FCH burst decoding succeeds and the quality is regarded as high. However, if there is a mismatch, the FCH burst decoding fails and the quality is considered low. At this time, it is assumed that the BQI value may have values of several levels, and the higher the quality, the higher the value. After the FCH decoding, the OFDMA terminal reports the quality value to the higher layer, and the higher layer performs the higher algorithm with reference to the quality value.

상기한 바와 같은 방법을 통해 FCH 버스트의 성능개선과 개선된 BQI를 얻을 수 있지만 약 50% 정도의 FCH 버스트는 실제 오류가 있음에도 불구하고 정상으로 판단되는 문제가 발생한다. 단말에서 FCH 버스트가 오류가 있으나 정상으로 판단되면 오류가 발생한 FCH 버스트의 내용을 근거로 DL-MAP의 복호 과정을 진행하게 된다. 실제로 DL-MAP에는 BQI 비트인 CRC가 삽입되어 있기 때문에 FCH 버스트가 오류가 있을 경우 DL-MAP에서 BQI 비트에 의해 오류가 발생했음을 알 수 있게 된다. 그러나 단말에서 필요없는 DL-MAP 복호 과정을 진행한다는 문제가 발생한다. 특히 FCH 버스트 내부 정보 중 DL-MAP 정보에 해당하는 DL-MAP 길이와 반복형태 정보의 오류가 발생했을 경우는 잘못된 DL-MAP복호 과정에 소요되는 시간이나 전력이 매우 커지는 문제점이 있다. 예를 들어, DL-MAP길이에 해당하는 8 비트의 값이 10 정도의 값으로 전송되었는데 최상위비트(Most Significant Byte : MSB) 비트인 8번째 비트가 0에서 1로 전송오류가 발생하였을 경우 DL-MAP 길이가 138값이 되기 때문에 실제 복호해야 하는 정보의 14배 정도의 시간과 전력을 소비하게 된다. 또한 DL-MAP 복호 오류시 DL-MAP수신에 오류가 있는것인지 FCH 수신에 오류가 발생한 것이 판단할 수 없게 된다.Through the above-described method, the performance of the FCH burst and the improved BQI can be obtained, but about 50% of the FCH burst has a problem that is determined to be normal despite the actual error. If there is an error in the FCH burst in the UE but is determined to be normal, the decoding process of the DL-MAP is performed based on the content of the FCH burst in which the error occurs. In fact, since the CRC, which is the BQI bit, is inserted in the DL-MAP, when the FCH burst has an error, it can be known that the error is caused by the BQI bit in the DL-MAP. However, there is a problem that the terminal proceeds with the unnecessary DL-MAP decoding process. In particular, when an error of DL-MAP length and repetition information corresponding to DL-MAP information among FCH burst information occurs, there is a problem in that the time or power required for an incorrect DL-MAP decoding process becomes very large. For example, if the 8-bit value corresponding to the DL-MAP length is transmitted with a value of about 10, and the 8th bit, the most significant bit (MSB) bit, has a transmission error from 0 to 1, DL- Since the MAP length is 138, it consumes about 14 times as much time and power as the actual information to be decoded. In addition, when a DL-MAP decoding error occurs, it is impossible to determine whether there is an error in DL-MAP reception or an error in FCH reception.

따라서 본 발명의 목적은 OFDMA 방식의 이동통신 시스템에서 FCH 버스트 복호화 과정에서 복호 시간을 감소시킬 수 있는 OFDMA 방식의 이동통신 시스템에서 버스트의 복호 장치 및 방법을 제공함에 있다.Accordingly, an object of the present invention is to provide an apparatus and method for decoding a burst in an OFDMA mobile communication system capable of reducing a decoding time during an FCH burst decoding process in an OFDMA mobile communication system.

본 발명의 다른 목적은 OFDMA 방식의 이동통신 시스템에서 FCH 버스트에 복호화 성능을 향상시킬 수 있는 OFDMA 방식의 이동통신 시스템에서 버스트의 복호 장치 및 방법을 제공함에 있다.Another object of the present invention is to provide an apparatus and method for decoding a burst in an OFDMA mobile communication system capable of improving decoding performance on an FCH burst in an OFDMA mobile communication system.

본 발명의 또 다른 목적은 FCH 버스트의 구조를 이용한 결합(combine)을 통한 FCH 버스트의 성능 이득을 얻을 수 있는 OFDMA 방식의 이동통신 시스템에서 버스트의 복호 장치 및 방법을 제공함에 있다. Another object of the present invention is to provide an apparatus and method for decoding a burst in an OFDMA mobile communication system that can obtain the performance gain of the FCH burst through a combination using the structure of the FCH burst.

본 발명의 또 다른 목적은 FCH 버스트에 적용되는 길쌈부호화기의 구조를 이용하여 기존 복호방식에 비해 추가적인 FCH 버스트의 성능의 이득을 얻으면서 동시에 BQI 값을 얻을 수 있는 OFDMA 방식의 이동통신 시스템에서 버스트의 복호 장치 및 방법을 제공함에 있다. Another object of the present invention is to use the structure of a convolutional encoder applied to an FCH burst to obtain a BQI value while at the same time gaining the performance of an additional FCH burst compared to a conventional decoding scheme. The present invention provides a decoding apparatus and method.

본 발명의 또 다른 목적은 FCH 버스트 내부에 복호 결과 중 특정 비트 패턴을 이용하여 FCH 버스트 자체 복호 결과에 대한 BQI 값의 정확도를 높이는 OFDMA 방식의 이동통신 시스템에서 버스트의 복호 장치 및 방법을 제공함에 있다. It is still another object of the present invention to provide an apparatus and method for decoding a burst in an OFDMA mobile communication system that improves the accuracy of a BQI value for an FCH burst self-decoding result by using a specific bit pattern among decoding results inside the FCH burst. .

본 발명의 또 다른 목적은 단말이 필요없는 DL-MAP 복화 과정을 수행하지 않도록 한 OFDMA 방식의 이동통신 시스템에서 버스트의 복호 장치 및 방법을 제공함에 있다. Still another object of the present invention is to provide an apparatus and method for decoding a burst in an OFDMA mobile communication system in which a UE does not perform a DL-MAP decoding process.

본 발명의 실시 예에 따른 장치는, 직교주파수분할다중접속방식의 이동통신 시스템에서의 복호 장치에 있어서, 버스트를 입력받아 소정 횟수 만큼 제1 결합하여 출력하는 제1 결합기와, 상기 제1 결합기의 출력을 디인터리빙하여 반복된 구조의 버스트를 출력하는 디인터리버와, 상기 반복된 구조의 버스트를 소정 횟수 만큼 제2 결합하여 출력하는 제2 결합기와, 상기 결합된 버스트를 복호화하여 출력하는 복호기를 포함함을 특징으로 한다.According to an aspect of the present invention, there is provided a decoding apparatus in a mobile communication system using an orthogonal frequency division multiple access method, comprising: a first combiner that receives a burst and first combines the burst a predetermined number of times; A deinterleaver for deinterleaving the output to output bursts of the repeated structure, a second combiner for outputting the second repeated bursts of the repeated structure a predetermined number of times, and a decoder for decoding and outputting the combined bursts; It is characterized by.

본 발명의 실시 예에 따른 방법은, 직교주파수분할다중접속방식의 이동통신 시스템에서의 복호 방법에 있어서, 버스트를 입력받아 소정 횟수 만큼 제1 결합하여 출력하는 과정과, 상기 제1 결합기의 출력을 디인터리빙하여 반복된 구조의 버스트를 출력하는 과정과, 상기 반복된 구조의 버스트를 소정 횟수 만큼 제2 결합하여 출력하는 과정과, 상기 결합된 버스트를 복호화하여 출력하는 과정을 포함한다.According to an embodiment of the present invention, a decoding method in a mobile communication system using an orthogonal frequency division multiple access method includes receiving a burst, first combining a predetermined number of times, and outputting the first coupler, and outputting the output of the first combiner. And deinterleaving to output the burst of the repeated structure, performing the second combined output of the burst of the repeated structure a predetermined number of times, and decoding and outputting the combined burst.

삭제delete

하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
본 발명의 실시 예에서는 FCH 복호 성능을 향상시키기 위해서 FCH 반복 특성을 이용하여 결합(combining)을 한번 더 실시하는 방법을 제안한다.
본 발명의 다른 실시 예에서는 FCH 복호 성능을 향상시키기 위해서 FCH의 반복 특성 및 순환 상태를 갖는 복호기를 적용한 특성을 이용하여 첫 번째 비트의 복호시 선택된 복호기 내부 메모리 상태와 마지막 비트 복호시 선택된 복호기 내부 메모리 상태를 비교하여 그 결과에 따라 BQI(Burst Quality Indicator)를 설정하여 불필요한 복호를 방지하는 방법을 제안한다.In the following description of the present invention, detailed descriptions of well-known functions or configurations will be omitted if it is determined that the detailed description of the present invention may unnecessarily obscure the subject matter of the present invention. The following terms are defined in consideration of the functions of the present invention, and these may be changed according to the intention of the user, the operator, or the like. Therefore, the definition should be based on the contents throughout this specification.
In an embodiment of the present invention, in order to improve FCH decoding performance, a method of performing combining once again using the FCH repetition characteristic is proposed.
In another embodiment of the present invention, a decoder internal memory state selected at the time of decoding the first bit and a decoder internal memory selected at the time of decoding the last bit using the characteristics of applying the decoder having the repetition characteristics and the cyclic state of the FCH to improve the FCH decoding performance A method of preventing unnecessary decoding by comparing states and setting burst quality indicators (BQI) according to the results is proposed.

본 발명의 실시 예에 따른 OFDMA 방식의 이동통신 시스템에서 FCH 버스트의 부호화/복호화하는 과정은 도 6a 내지 6c를 참조하여 설명하면 다음과 같다. 도 6a 및 도 6b는 본 발명의 실시 예에 따른 OFDMA 방식의 이동통신 시스템에서의 송수신기에서 FCH 버스트의 부호화/복호화하는 과정을 설명하기 위한 블록 구성도이다.A process of encoding / decoding an FCH burst in an OFDMA mobile communication system according to an embodiment of the present invention will be described with reference to FIGS. 6A to 6C. 6A and 6B are block diagrams illustrating a process of encoding / decoding an FCH burst in a transceiver in an OFDMA mobile communication system according to an embodiment of the present invention.

본 발명의 실시 예에 따른 OFDMA 방식의 이동통신 시스템에서의 송신기에서는 도 6a에 나타낸 바와 같이, 도 3a의 길쌈 부호화기(320) 대신에 테일 바이트 길쌈 부호화기(tail-bited convolutional coder)(620)를 사용한다. 또한, 본 발명의 실시 예에 따른 OFDMA 방식의 이동통신 시스템에서의 수신기에서는 도 6b에 나타낸 바와 같이, 도3b의 디인터리버(360)와 비터비 복호기(370) 사이에 제2 결합기(670)가 추가되었음을 알 수 있다. 도 6a에서의 구성 요소 즉, 인터리버(630), 반복기(640)는 도 3a에서 설명된 인터리버(330), 반복기(340)와 유사하다.In the OFDMA mobile communication system according to an embodiment of the present invention, as shown in FIG. 6A, a tail-byte convolutional coder 620 is used instead of the convolutional encoder 320 of FIG. 3A. do. In the receiver of the OFDMA mobile communication system according to the embodiment of the present invention, as shown in FIG. 6B, a second combiner 670 is provided between the deinterleaver 360 and the Viterbi decoder 370 of FIG. 3B. You can see that it was added. Components in FIG. 6A, that is, interleaver 630 and repeater 640, are similar to interleaver 330 and repeater 340 described in FIG. 3A.

또한, 본 발명의 다른 실시 예에 따른 수신기에서는 도 6c에 나타낸 바와 같이, 도 6b의 비터비 디코더(680) 출력단에 신호검출기(682)가 추가되었음을 알 수 있다.In addition, in the receiver according to another embodiment of the present invention, as shown in FIG. 6C, it can be seen that the signal detector 682 is added to the output terminal of the Viterbi decoder 680 of FIG. 6B.

우선, 본 발명의 실시 예에 따른 OFDMA 방식의 이동통신 시스템에 적용되는 테일 비트 길쌈 부호화기(620)에 대해서 설명하기로 한다. 상기 테일 비트 길쌈 부호화기(620)는 도 6a에 나타낸 바와 같이, 테일 바이트(tail bited)를 이용한 부호화 방법을 사용한다. First, a tail bit convolutional encoder 620 applied to an OFDMA mobile communication system according to an embodiment of the present invention will be described. The tail bit convolutional encoder 620 uses an encoding method using tail bits, as shown in FIG. 6A.

일반적인 길쌈 부호화기는 부호화 이전과 이후에 도 4의 레지스터들(410 내지 460)의 메모리 상태를 일치시킴으로써, 부호화된 비트들의 복호를 용이하게 한다. 상기 직렬 연결된 레지스터들(410 내지 460)은 부호화 이전에 모두 0으로 초기화된다. N개의 입력 비트들 b₀, b₁, b₂, ... b_N-1의 순서대로 상기 레지스터들(410 내지 460)에 쉬프트하면서 입력되면서, 상기 가산기들(470, 480)에 의해 부호화 비트들이 출력된다. 마지막 비트 b_N-1이 입력된 이후에는, 레지스터 개수만큼의 테일 바이트들이 순차적으로 상기 레지스터들(410 내지 460)에 입력되어, 최종 메모리 상태는 초기와 마찬가지로 0이 된다. 즉 상기 테일 바이트들은, 최종 메모리 상태가 초기 메모리 상태와 동일하게 되도록 정해진다. A general convolutional encoder facilitates decoding of coded bits by matching the memory state of registers 410 through 460 of FIG. 4 before and after encoding. The serially connected registers 410-460 are all initialized to zero prior to encoding. Encoding bits by the adders 470 and 480 while being input while shifting to the registers 410 to 460 in the order of _N input bits b ₀ , b ₁ , b ₂ , ... b _N-1 . Are printed. After the last bit b _N-1 is input, as many tail bytes as the number of registers are sequentially input to the registers 410 through 460, so that the final memory state becomes zero as in the beginning. That is, the tail bytes are set such that the final memory state is equal to the initial memory state.

상기 테일 바이트들은 정보를 담고 있지 않으므로 테일 바이트 부호화는, 상기 테일 비트들의 개수만큼 전송율을 감소시킨다. 이러한 단점을 극복하기 위하여 OFDMA 방식의 이동통신 시스템에서는 입력 데이터를 이용하여 최종 메모리 상태를 초기 상태와 동일하게 만드는 테일 바이트 부호화(tail-bited coding)를 사용한다. 이것은 부호기 메모리 상태를 입력 비트들을 이용하여 초기화하여 최종 메모리 상태가 초기 메모리 상태와 동일하도록 만드는 것이다. 이러한 테일-바이트를 이용하여 테일 바이트들에 의한 전송율의 손실 없이, 성능 열화가 없는 길쌈 부호를 생성할 수 있다.Since the tail bytes do not contain information, tail byte coding reduces the transmission rate by the number of tail bits. In order to overcome this disadvantage, the OFDMA mobile communication system uses tail-bited coding to make the final memory state the same as the initial state by using the input data. This initializes the encoder memory state with input bits so that the final memory state is the same as the initial memory state. This tail-byte can be used to generate a convolutional code without performance degradation without loss of transmission rate by the tail bytes.

길쌈 부호기에서 테일 바이트는, 부호화 하고자 하는 정보 블록의 마지막 K-1개의 비트들(여기서 K는 부호기의 구속장(constraint length)로, 메모리 상태를 초기화함으로써 간단하게 구현 할 수 있다. 도 7은 본 발명의 실시 예에 따른 테일 바이트 길쌈 부호화기의 메모리의 초기화 과정을 설명하기 위한 도면이다. The tail byte in the convolutional encoder is simply implemented by initializing the memory state with the last K-1 bits of the information block to be encoded, where K is the constraint length of the encoder. A diagram for describing an initialization process of a memory of a tail byte convolutional encoder according to an embodiment of the present invention.

도 7에 도시한 바와 같이 N개의 입력 비트들 b₀, b₁, b₂, ... b_N-1으로 구성된 정보 블록이 주어지면, 직렬 연결된 6개의 레지스터들(710 내지 760)은 부호화 이전에 b_N-1, b_N-2, b_N-3, b_N-4, b_N-5,b_N-6으로 각각 초기화된다. N개의 입력 비트들이 순서대로 상기 레지스터들(710 내지 760)에 쉬프트하면서 입력된다. 이후 도 4에 도시한 바와 같은 가산기들에 의해 부호화가 이루어진 후, 마지막 비트 b_N-1이 입력된 이후의 메모리 상태는 초기 메모리 상태와 동일하게 된다. 따라서, 초기 상태와 마지막 상태가 동일한 값을 가지게 하기 위해서는 b₀값이 부호화기에 입력되기 전에 길쌈 부호화기의 메모리 상태를 b_N-1, b_N-2, b_N-3, b_N-4, b_N-5,b_N-6으로 초기화시킴으로써 순환 상태를 가지게 된다. Given an information block consisting of _N input bits b ₀ , b ₁ , b ₂ , ... b _N-1 , as shown in FIG. 7, the six serially connected registers 710-760 are encoded prior to encoding. Are initialized to b _N-1 , b _N-2 , b _N-3 , b _N-4 , b _{N-5, and} b _N-6 , respectively. N input bits are inputted while shifting to the registers 710 to 760 in order. After the encoding is performed by the adders as shown in FIG. 4, the memory state after the last bit b _N-1 is input is equal to the initial memory state. Therefore, in order for the initial state and the last state to have the same value, the memory state of the convolutional encoder is changed to b _N-1 , b _N-2 , b _N-3 , b _N-4 , b before the value b ₀ is input to the encoder. By initializing with _N-5, b _N-6 , a circular state is obtained.

한편, FCH 버스트에 대한 테일 비트 길쌈 부호화기의 입/출력은 도 8에 도시되어 있다. 도 8은 본 발명의 실시 예에 따른 OFDMA 방식의 이동통신 시스템에서 FCH 버스트에 대한 테일 바이트 길쌈 부호화기의 입/출력을 도시한 도면이다. 앞서 언급한대로 FCH 버스트는 도 6a의 이중화기(610)에서 24 비트의 정보가 2번 반복되어 48 비트로 길쌈 부호화기(620)의 입력으로 주어지고, 상기 길쌈 부호화기(620)를 통과하게 되면 96 비트의 코드워드가 출력된다. 상기 96 비트의 코드워드는 테일 바이트 길쌈부호화되기 때문에 48 비트 코드워드가 2번 반복되어 있는 구조를 가지게 된다. On the other hand, the input / output of the tail bit convolutional encoder for the FCH burst is shown in FIG. 8 illustrates input / output of a tail byte convolutional encoder for FCH bursts in an OFDMA mobile communication system according to an embodiment of the present invention. As mentioned above, the FCH burst is given to the input of the convolutional encoder 620 in 48 bits by repeating 24 bits of information twice in the duplexer 610 of FIG. 6A, and passing through the convolutional encoder 620 in 96 bits. The codeword is output. Since the 96-bit codeword is tail byte convolutional coded, a 48-bit codeword is repeated twice.

한편, 본 발명의 실시 예에 따른 OFDMA 방식의 이동통신 시스템에서의 수신기의 동작은 도 6b를 참조하여 설명하면 다음과 같다. Meanwhile, the operation of a receiver in an OFDMA mobile communication system according to an embodiment of the present invention will be described with reference to FIG. 6B.

도 6b를 참조하면, OFDMA 방식의 이동통신 시스템에서의 송신기로부터 전송된 디매퍼 출력 384비트의 LLR값은 제1 결합기(650)로 입력된다. 상기 제1 결합기(650)는 384 LLR값을 96 단위로 4번 결합한 후, 출력한다. 상기 제1 결합기(650)의 출력으로 얻어진 96 LLR값은 디인터리버(660)로 입력된다. 상기 디인터리버(660)는 디인터리빙 후, 96 LLR을 출력한다. 상기 디인터리버(660)를 통과한 후 96 LLR값은 48 LLR이 2번 반복되어 있는 구조를 가지게 된다. 상기 LLR이 반복되기 때문에 96비트의 LLR이 제2 결합기(670)로 입력되면, 상기 제2 결합기(670)는 96 LLR값을 48 단위로 2번 결합한 값을 비터비 복호기(680)로 출력한다. 비터비 복호기(680)는 48비트의 2번 결합된 LLR값으로부터 24비트의 복호된 데이터(decoded data)를 출력한다.Referring to FIG. 6B, the LLR value of the demapper output 384 bits transmitted from the transmitter in the OFDMA mobile communication system is input to the first combiner 650. The first coupler 650 combines 384 LLR values four times in 96 units and then outputs the combined values. The 96 LLR value obtained as the output of the first combiner 650 is input to the deinterleaver 660. The deinterleaver 660 outputs 96 LLRs after deinterleaving. After passing through the deinterleaver 660, the 96 LLR has a structure in which 48 LLRs are repeated twice. When the LLR of 96 bits is input to the second combiner 670 because the LLR is repeated, the second combiner 670 outputs the value obtained by combining the 96 LLR values twice in 48 units to the Viterbi decoder 680. . The Viterbi decoder 680 outputs 24-bit decoded data from the 48-bit twice combined LLR value.

즉, OFDMA 방식의 단말에서 복호시 디인터리버(660)를 통과한 96개의 LLR값은 48개의 LLR이 반복되어 있는 구조를 가지게 된다. 상기 LLR이 반복되어 있기 때문에 96개의 LLR을 48개의 LLR 단위로 결합하게 되면 결합에 의한 성능이득을 얻을 수 있게 된다. 일반적으로 결합에 의한 성능 이득은 SNR 3dB 정도이다. 이때 상기 비터비(Viterbi) 복호기(680)는 결합된 48개의 LLR을 입력으로 24 비트의 복호된 데이터를 얻게 된다.That is, 96 LLR values passed through the deinterleaver 660 during decoding in the OFDMA terminal have a structure in which 48 LLRs are repeated. Since the LLR is repeated, when 96 LLRs are combined into 48 LLR units, a performance gain by combining can be obtained. Typically, the performance gain from coupling is around 3dB SNR. In this case, the Viterbi decoder 680 obtains 24-bit decoded data from the 48 LLRs.

본 발명의 실시 예에 따른 FCH 버스트의 복호 방법은 도 9를 참조하여 설명하기로 한다. 도 9는 본 발명의 실시 예에 따른 OFDMA 방식의 이동통신 시스템에서 FCH 버스트 복호 방법을 설명하기 위한 흐름도이다.A decoding method of an FCH burst according to an embodiment of the present invention will be described with reference to FIG. 9. 9 is a flowchart illustrating an FCH burst decoding method in an OFDMA mobile communication system according to an embodiment of the present invention.

도 9를 참조하면, 제1 결합기(650)는 901 단계에서 FCH 버스트 즉, 디매퍼 출력 384 비트의 LLR 값을 수신한다. 그러면, 제1 결합기(650)는 903 단계에서 384 LLR값을 96 단위로 4번 결합한 후, 96 LLR값을 디인터리버(660)로 출력한다. 여기서의 결합을 제1 결합이라 칭한다. 상기 디인터리버(660)는 905 단계에서 디인터리빙 후, 96 LLR을 출력한다. 디인터리버(660)를 통과한 후 상기 96 LLR 값은 48 LLR이 2번 반복되어 있는 구조를 가지게 된다. 상기 96비트의 LLR이 제2 결합기(670)로 입력되면, 상기 제2 결합기(670)는 907 단계에서 96 LLR값을 48 비트의 2번 결합한 후, 비터비 복호기(680)로 출력한다. 여기서의 결합을 제2 결합이라 칭한다. 상기 비터비 복호기(680)는 909 단계에서 48비트의 2번 결합된 LLR값으로부터 복호화하여 24비트의 복호된 데이터(decoded data)를 출력한다. Referring to FIG. 9, in operation 901, the first combiner 650 receives an FCH burst, that is, an LLR value of 384 bits of a demapper output. Then, the first combiner 650 combines the 384 LLR values four times in 96 units in step 903 and then outputs the 96 LLR values to the deinterleaver 660. The bond here is called a 1st bond. The deinterleaver 660 outputs 96 LLR after deinterleaving in step 905. After passing through the deinterleaver 660, the 96 LLR value has a structure in which 48 LLRs are repeated twice. When the 96-bit LLR is input to the second combiner 670, the second combiner 670 combines the 96 LLR values twice with 48 bits in step 907, and outputs the 48-bit LLR to the Viterbi decoder 680. The bond here is called a second bond. In operation 909, the Viterbi decoder 680 decodes the 48-bit combined LLR value twice and outputs 24-bit decoded data.

한편, 도 10 및 도 11은 본 발명의 제1 실시 예의 효과를 검증하기 위하여 종래의 FCH 버스트 복호 장치 및 방법과 본 발명의 실시 예에서 제안한 FCH 버스트 복호 장치 및 방법에 따라 AWGN 환경과 페이딩(Fading) 환경(VecA, 60km/h)하에서 Frame Error Rate(FER)과 Bit Error Rate(BER)을 측정한 결과이다. 10 and 11 illustrate an AWGN environment and fading according to a conventional FCH burst decoding apparatus and method and a FCH burst decoding apparatus and method proposed in an embodiment of the present invention to verify the effect of the first embodiment of the present invention. ) Frame Error Rate (FER) and Bit Error Rate (BER) are measured under the environment (VecA, 60km / h).

도 10 및 도 11에서 wComb는 본 발명에서 제안한 LLR 결합이 추가된 복호 장치 및 방법을 실행한 결과를 나타낸 것이고, w/oComb는 LLR 결합이 추가되지 않는 종래 기술에서의 복호 장치 및 방법을 실행한 결과를 나타낸 것이다.In FIG. 10 and FIG. 11, wComb shows the result of executing the decoding device and method to which the LLR combination is proposed in the present invention, and w / oComb executes the decoding device and the method in the prior art without the addition of the LLR combination. The results are shown.

도 10 및 도 11을 통해서 본 발명은 종래 기술에 비해 AWGN 환경하에서는 SNR 2.0 dB이상의 성능이득(10^-2 FER기준)을 얻을 수 있고, 페이딩(Fading) 환경하에서도 SNR 2.0dB이상의 성능 이득(10^-2 FER기준)을 얻을 수 있음을 알 수 있다.10 and 11, the present invention can obtain a performance gain of SNR of 2.0 dB or more (based on 10 ^-2 FER) in an AWGN environment, and a performance gain of SNR of 2.0 dB or more even in a fading environment, compared to the prior art. ^-2 FER standard) can be obtained.

한편, 상기 비터비 복호기(680)는 복호 과정에서 순환 상태(Circular State)를 검사함으로써 BQI를 추출한다. 이때, 테일 바이트 길쌈 부호화기(620)에서의 메모리 상태가 순환 상태가 되도록 부호화되어 있기 때문에 비터비 복호기(680)의 복호 과정 중 순환 상태를 검출함으로써 BQI를 얻을 수 있다. 이때, BQI가 높은 경우는 채널 상태가 나쁜 상황에도 불구하고 우연히 순환상태를 가지는 경우와 복호가 성공하여 순환 상태를 가지는 경우로 구분할 수 있다. 하기 <표 1>과 <표 2>는 각각 도 10과 도 11의 실험결과 얻어진 순환 상태 검출의 정확도이다. 상기 정확도는 각 실험에서 실제 에러(error)가 있는 100개 프레임에 대한 순환 상태 검출시, 에러가 있는 프레임으로 판단한 경우의 비율로 정의한다. 전송된 채널과 각 채널별 SNR에 따라 차이가 있지만 SNR이 높은 경우 정확도가 증가하였으며 약 50%정도의 정확도를 가지는 것으로 판단된다. 다시 말해서 50%의 버스트가 순환 상태를 검사함으로써 정확한 BQI를 얻게 된다.Meanwhile, the Viterbi decoder 680 extracts BQI by checking a circular state in the decoding process. In this case, since the memory state in the tail byte convolutional encoder 620 is encoded to be in a cyclic state, the BQI can be obtained by detecting the cyclic state during the decoding process of the Viterbi decoder 680. In this case, a high BQI may be classified into a case in which a cyclic state is coincidentally despite a bad channel state and a case in which decoding is successful and a state in which a cyclic state is present. Tables 1 and 2 below show the accuracy of the cyclic state detection obtained from the experimental results of FIGS. 10 and 11, respectively. The accuracy is defined as the ratio of the case of determining the error frame when detecting the cyclic state for 100 frames with the actual error (error) in each experiment. Although there is a difference depending on the transmitted channel and the SNR for each channel, when the SNR is high, the accuracy is increased and it is determined that the accuracy is about 50%. In other words, 50% of the bursts get the correct BQI by checking the circulation.

상기한 바와 같은 방법을 통해 FCH 버스트의 성능개선과 개선된 BQI를 얻을 수 있지만 50% 정도의 FCH 버스트는 실제 오류가 있음에도 불구하고 정상으로 판단되는 문제가 발생한다.Through the above-described method, the performance of the FCH burst and the improved BQI can be obtained, but the FCH burst of about 50% has a problem that is determined to be normal despite the actual error.

따라서, 본 발명의 다른 실시 예에서는 FCH 버스트 내부의 특정 비트의 패턴을 이용하여 FCH 버스트 자체 복호 결과에 대한 BQI 값의 정확도를 높일 수 있는 방법을 제공한다. 또한, 본 발명의 다른 실시 예에서는 단말이 필요없는 DL-MAP 복호 과정을 수행하지 않게 하는 BQI 값을 얻는 방법을 제공한다.Accordingly, another embodiment of the present invention provides a method for increasing the accuracy of the BQI value for the FCH burst self decoding result by using a pattern of a specific bit inside the FCH burst. In addition, another embodiment of the present invention provides a method for obtaining a BQI value so that the UE does not perform a DL-MAP decoding process.

상기한 바와 같은 목적을 달성하기 위한 본 발명의 다른 실시 예에 따른 OFDMA 방식의 이동통신 시스템에서의 수신기의 동작은 도 6c를 참조하여 설명하면 다음과 같다. Operation of a receiver in an OFDMA mobile communication system according to another embodiment of the present invention for achieving the above object will be described with reference to FIG. 6C.

도 6c를 참조하면, 상기에서도 언급한 바와 같이, 도 6b에서의 비터비 복호기(681) 출력단에 신호검출기(682)가 추가되었음을 알 수 있다. 도 6c의 남아있는 구성요소 예컨대, 제1 결합기(651), 디인터리버(661), 제2 결합기(671)는 도 6b에서 설명된 제1 결합기(650), 디인터리버(660), 제2 결합기(670)와 각각 유사하다.Referring to FIG. 6C, as mentioned above, it can be seen that the signal detector 682 is added to the output terminal of the Viterbi decoder 681 in FIG. 6B. The remaining components of FIG. 6C, for example, the first coupler 651, the deinterleaver 661, and the second coupler 671 are the first coupler 650, the deinterleaver 660, and the second coupler described in FIG. 6B. Similar to 670 respectively.

상기 비터비 복호기(681)는 복호 과정 중 복호 데이터를 추출하는 과정에서 맨 첫 번째 복호 비트를 얻는 과정에서 복호기 내부 메모리 상태(S2)를 저장한다. 또한 상기 비터비 복호기(681)는 다음 복호 비트에 대한 추출 과정을 진행하다가 마지막 복호 비트를 추출하는 과정에서 복호기 내부 메모리 상태(S1)를 저장한다. 상기 신호 검출기(682)는 비터비 복호기(681)의 복호 과정 중 메모리 상태값인 S1, S2값이 동일하지 않은 경우 복호 실패로 간주하여 BQI값을 최하위 값으로 설정하여 상위 레벨로 전달한다. 그러나, 상기 신호 검출기(682)는 비터비 복호기(681)의 복호 과정 중 메모리 상태값인 S1, S2값이 동일한 경우 다시 복호 완료된 24 비트 중 특정 비트의 고정된 패턴을 확인한다. 예컨대, reserved 4bit의 값이 모두 '0'인지를 확인하다. 특정 비트의 패턴이 만족하면 복호 성공으로 간주하여 BQI값을 최상위 값으로 설정하고, 그렇지 않을 경우는 BQI값을 최하위로 설정하여 상위레벨에 전달하게 된다.The Viterbi decoder 681 stores the decoder internal memory state S2 in the process of obtaining the first decoding bit in the process of extracting the decoded data during the decoding process. In addition, the Viterbi decoder 681 stores the decoder internal memory state S1 during the extraction process of the next decoding bit and the extraction of the last decoding bit. When the S1 and S2 values, which are the memory state values, are not the same during the decoding process of the Viterbi decoder 681, the signal detector 682 considers the decoding failure and transmits the BQI value as the lowest value to the upper level. However, the signal detector 682 checks a fixed pattern of a specific bit among the 24 bits which are decoded again when the memory state values S1 and S2 are the same during the decoding process of the Viterbi decoder 681. For example, it is checked whether all reserved 4 bit values are '0'. If a specific bit pattern is satisfied, the decoding is regarded as successful, and the BQI value is set to the highest value. Otherwise, the BQI value is set to the lowest value and transmitted to the upper level.

본 발명의 다른 실시 예에 따른 복호 방법은 도 12를 참조하여 설명하면 다음과 같다. 도 12는 본 발명의 다른 실시 예에 따른 비터비 복호 결과를 이용한 BQI 검출 방법을 나타내는 흐름도이다.Decoding method according to another embodiment of the present invention will be described with reference to FIG. 12 is a flowchart illustrating a BQI detection method using a Viterbi decoding result according to another embodiment of the present invention.

비터비 복호기(681)는 1201 단계에서 복호 과정에서 복호 데이터 추출 시, 맨 마지막 번째 복호 비트의 추출인가를 판단한다. 만약 맨 마지막 번째 복호 비트의 추출이 아닐 경우, 비터비 복호기(681)는 복호 데이터 추출시, 1203 단계에서 맨 첫 번째 복호 비트 추출인가를 판단한다. 만약, 맨 첫 번째 복호 비트 추출이 아닌 경우, 비터비 복호기(681)는 1205 단계에서 복호 비트를 추출한 후, 1201 단계로 귀환한다. 그러나, 맨 첫 번째 복호 비트 추출인 경우, 비터비 복호기(681)는 1207 단계에서 복호기 내부 메모리 상태(S2)값을 저장한다. 이후, 비터비 복호기(681)는 1205 단계에서 복호 비트를 추출한 후, 1201 단계로 귀환한다.The Viterbi decoder 681 determines whether the last decoding bit is extracted when the decoded data is extracted in the decoding process in step 1201. If the last decoded bit is not extracted, the Viterbi decoder 681 determines whether the first decoded bit is extracted in step 1203 when extracting the decoded data. If the first decoding bit extraction is not performed, the Viterbi decoder 681 extracts the decoding bit in step 1205 and then returns to step 1201. However, in the case of extracting the first decoding bit, the Viterbi decoder 681 stores the decoder internal memory state S2 in step 1207. Thereafter, the Viterbi decoder 681 extracts the decoding bit in step 1205 and then returns to step 1201.

한편, 1201 단계에서 복호 데이터 추출시, 맨 마지막 번째 복호 비트의 추출인 경우 비터비 복호기(681)는 1209 단계에서 복호기 내부 메모리 상태(S1)를 저장한다.On the other hand, when extracting the decoded data in step 1201, when extracting the last decoding bit, the Viterbi decoder 681 stores the decoder internal memory state S1 in step 1209.

즉, 비터비 복호기(681)는 복호 과정 중 복호 데이터를 추출하는 과정에서 맨 첫 번째 복호 비트를 얻는 과정에서 복호기 내부 메모리 상태(S2)를 저장한다. 상기 비터비 복호기(681)는 1211 단계에서 다음 복호 비트에 대한 추출과정을 진행하다가 마지막 복호 비트를 추출하는 과정에서 복호기 내부 메모리 상태(S1)를 저장한다. 실제로 복호 비트를 얻는 순서와 복호 데이터 내부 비트 순서는 복호 과정에 적용되는 알고리즘에 따라서 다름을 유의하여야 한다.That is, the Viterbi decoder 681 stores the decoder internal memory state S2 in the process of obtaining the first decoding bit in the process of extracting the decoded data during the decoding process. The Viterbi decoder 681 stores the decoder internal memory state S1 in the process of extracting the next decoding bit in step 1211 and extracting the last decoding bit. In fact, it should be noted that the order of obtaining the decoded bits and the order of the inner bits of the decoded data differ depending on the algorithm applied to the decoding process.

마지막 복호 비트를 얻고 난 후, 상기 신호 검출기(682)는 1213 단계에서 복호기 내부에 저장된 두 개의 메모리 상태 S1, S2를 비교하여 서로 동일한가를 판단한다. 만약, S1과 S2가 동일할 경우 1215 단계에서 상기 신호 검출기(682)는 복호 결과 중에서 특정 비트가 패턴(pattern)을 가지는지 검사한다. 예를 들어, Reserved bit가 모두 '0'의 값을 가지는지 검사한다. 만약, 특정 패턴을 가지는 경우, 상기 신호 검출기(682) 1217 단계에서 복호가 성공한 것으로 간주되어 BQI값을 최상으로 설정한다. FCH 버스트 정보에는 특정 비트의 패턴이 고정되어 있는 부분과 고정되어 있지 않은 부분이 있다. 예를 들어 reserved 4 bit이 삽입되어 있으며 현재 802.16e 규격상 모두 '0'값으로 고정되어 있다. 따라서 802.16e 규격이 closed된 상태이므로 reserved bit가 변경될 가능성은 거의 없다. 따라서 복호 과정을 완료한 후 복호된 24 비트의 FCH 버스트 정보 중 고정되어 있는 부분의 값을 확인함으로써 FCH 버스트 BQI의 정확도를 더욱 향상 시킬 수 있게 된다.After obtaining the last decoding bit, the signal detector 682 compares two memory states S1 and S2 stored inside the decoder in step 1213 to determine whether they are the same. If S1 and S2 are the same, the signal detector 682 checks whether a specific bit has a pattern among decoding results in step 1215. For example, check whether all reserved bits have a value of '0'. If it has a specific pattern, the signal detector 682 deemed successful in step 1217 and sets the BQI value as the best. In the FCH burst information, there are portions in which a specific bit pattern is fixed and portions which are not fixed. For example, reserved 4 bits are inserted and all are fixed to '0' value according to the 802.16e standard. Therefore, since the 802.16e standard is closed, there is little possibility that the reserved bit is changed. Therefore, after the decoding process is completed, the accuracy of the FCH burst BQI can be further improved by checking the fixed portion of the decoded 24-bit FCH burst information.

상기 BQI값을 최상으로 설정한 후, 신호 검출기(682)는 1219 단계에서 비터비 복호기(681)에서 복호 과정을 종료하면, BQI 값을 상위 레벨로 전달한다. After the BQI value is set to the best value, the signal detector 682 transfers the BQI value to a higher level when the decoding process is terminated by the Viterbi decoder 681 in step 1219.

한편, 1213 단계에서 비터비 복호기 내부에 저장된 두 개의 메모리 상태 S1, S2를 비교하여 동일하지 않은 경우, 신호 검출기(682)는 1221 단계에서 복호가 실패한 것으로 간주되어 BQI값을 최하로 설정한다. 그런 후, 신호 검출기(682)는 1219 단계에서 비터비 복호기(681)에서 복호 과정을 종료하면, BQI 값을 상위 레벨로 전달한다. On the other hand, if the two memory states S1 and S2 stored in the Viterbi decoder are not the same in step 1213, the signal detector 682 is deemed to have failed in step 1221 and sets the BQI value to the lowest. Then, the signal detector 682 transfers the BQI value to a higher level when the decoding process is terminated in the Viterbi decoder 681 in step 1219.

하기 <표 3>, <표 4>는 본 발명의 다른 실시 예에서 제안한 바와 같은 방법으로 FCH 버스트의 BQI를 측정한 결과를 나타낸 것이다. 각 주어진 SNR상황에서 100개의 FCH 복호 실패한 FCH 버스트에 대해서 복호 실패라고 판단한 비율을 측정하였다. 실험 결과 90%이상의 정확도를 가진다. 따라서 단순 순환상태만을 검증했을 경우 50%정도였던 정확도가 90%이상으로 얻을 수 있게 됨으로써 FCH의 복호 실패를 성공으로 간주하여 다음 과정을 수행할 확률이 줄어들게 된다. 또한, FCH 버스트 내부 정보 중 DL-MAP 정보에 해당하는 DL-MAP길이와 반복형태 정보의 오류가 발생했을 경우는 잘못된 DL-MAP 복호 과정에 소요되는 시간이나 전력소모를 줄일 수 있게 된다.Table 3 and Table 4 show the results of measuring the BQI of the FCH burst by the method as proposed in another embodiment of the present invention. For each given SNR situation, we measured the rate that the decoding failed for 100 FCH decoding failed FCH bursts. Experimental results have more than 90% accuracy. Therefore, the accuracy of 50% or more can be obtained when the simple cyclic state is verified. Therefore, the probability of performing the following process is reduced by considering the FCH decoding failure as a success. In addition, when an error in the DL-MAP length and repetition information corresponding to the DL-MAP information among the FCH burst internal information occurs, time and power consumption required for an incorrect DL-MAP decoding process can be reduced.

이상에서 상세한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되지 않으며, 후술되는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.In the foregoing detailed description of the invention, specific embodiments have been described, but various modifications are possible without departing from the scope of the invention. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be determined by the scope of the appended claims, and equivalents thereof.

이상에서 상세히 설명한 바와 같이 동작하는 본 발명에 있어서, 개시되는 발명 중 대표적인 것에 의하여 얻어지는 효과를 간단히 설명하면 다음과 같다.In the present invention that operates as described in detail above, the effects obtained by the representative ones of the disclosed inventions will be briefly described as follows.

본 발명은, OFDMA 방식의 이동통신 시스템에서 FCH 버스트에 적용되는 테일 바이트 길쌈 부호화기의 특징을 이용하고, 디인터리버의 출력을 결합하여 복호기의 입력으로 전달함으써 결합에 의한 FCH 버스트의 성능 이득을 얻을 수 있는 효과가 있다.The present invention utilizes the feature of the tail byte convolutional encoder applied to the FCH burst in an OFDMA mobile communication system, and combines the output of the deinterleaver and transfers it to the input of the decoder to obtain a performance gain of the FCH burst by combining. It can be effective.

또한, 본 발명은 OFDMA 방식의 이동통신 시스템에서 비터비 복호기의 입력 개수가 기존의 반으로 줄어들기 때문에 종래 기술에 비해 상대적으로 빠른 복호 결과를 얻게 된다.In addition, since the number of inputs of the Viterbi decoder is reduced by half in the conventional OFDMA mobile communication system, the decoding result is relatively faster than in the prior art.

또한, 본 발명은 FCH의 복호 성공 여부를 정확하게 판단하게 됨으로써, 실패를 성공으로 간주하여 다음 과정을 수행할 확률이 줄어들게 된다. 그로 인한 하드웨어적인 전력 소모나 시간 지연을 줄일 수 있게 된다.In addition, the present invention accurately determines whether the FCH decodes success, thereby reducing the probability of performing the next process by considering the failure as a success. As a result, hardware power consumption and time delay can be reduced.

또한, 본 발명은 FCH 버스트 내부에 복호 결과 중 특정 비트의 패턴을 이용하여 FCH 버스트 자체 복호결과에 대한 BQI값의 정확도를 높일 수 있는 효과가 있다.In addition, the present invention has an effect of increasing the accuracy of the BQI value for the FCH burst itself decoding result by using a pattern of a specific bit of the decoding result inside the FCH burst.

또한, 본 발명은 단말이 필요없는 DL-MAP 복호 과정을 수행하지 않게 하여 하드웨어적인 전력 소모나 시간 지연을 줄일 수 있는 효과가 있다.In addition, the present invention has the effect of reducing the hardware power consumption or time delay by not performing the DL-MAP decoding process that the terminal does not need.

Claims

A decoding apparatus in a mobile communication system having an orthogonal frequency division multiple access method,

A first combiner that receives the burst and combines the first predetermined number of times and outputs the burst;

A deinterleaver for deinterleaving the output of the first combiner and outputting bursts of repeated structures;

A second combiner for outputting the second combined burst of the repeated structure a predetermined number of times;

And a decoder for decoding and outputting the combined burst.

The method of claim 1, wherein the burst,

Decoding apparatus in a mobile communication system of an orthogonal frequency division multiple access method characterized in that the frame control header (FCH).

The method of claim 1,

Store the internal memory state value of the decoder at the time of extracting the first decoded bit from the decoded data, store the internal memory state value of the decoder at the time of extracting the last decoded bit from the decoded data, and And a signal detector for comparing internal memory state values and setting a burst quality indicator (BQI) as a result of the comparison.

The method of claim 3, wherein the burst,

The method of claim 3, wherein the signal detector,

And setting the BQI value to a value indicating that the decoding has been successful when the internal memory state values of the stored decoder are the same.

The method of claim 3, wherein the signal detector,

And if the internal memory state values of the stored decoder are not the same, the BQI value is set to a value indicating that the decoding has failed.

The method of claim 3, wherein the signal detector,

If the internal memory state values of the stored decoder are the same, it is checked whether the pattern of the specific bit is fixed. If the pattern of the specific bit is fixed, the BQI value is set to a value indicating that the decoding was successful. A decoding apparatus in a mobile communication system having an orthogonal frequency division multiple access method.

The method of claim 5, wherein the signal detector,

And a BQI value set to a value indicating that the decoding has failed, to a higher level, wherein the decoding apparatus in the orthogonal frequency division multiple access method mobile communication system.

The method of claim 7, wherein the signal detector,

And the BQI value is set to a value indicating that the decoding has failed, when the pattern of the specific bit is not fixed.

A decoding method in a mobile communication system using an orthogonal frequency division multiple access method,

Receiving the burst and outputting the first combination by a predetermined number of times;

Outputting a burst of a repeated structure by deinterleaving the output of the first combiner;

Outputting the second combined burst of the repeated structure a predetermined number of times;

And decoding the combined bursts and outputting the decoded bursts.

The method of claim 10, wherein the burst,

A decoding method in a mobile communication system using an orthogonal frequency division multiple access method, characterized in that it is a frame control header (FCH).

The method of claim 10,

Storing an internal memory state value of the decoder at the time of extracting the first decoding bit from the decoded data;

Storing an internal memory state value of the decoder at the time of extracting the last decoding bit from the decoded data;

Comparing internal memory state values of the stored decoder;

And decoding a burst quality indicator (BQI) as a result of the comparison.

The method of claim 12, wherein the burst,

The method of claim 12,

And, if the internal memory state values of the stored decoder are the same, setting the BQI value to a value indicating that the decoding succeeded. Decoding method in the system.

The method of claim 12,

And comparing the internal memory state values of the stored decoder with the BQI value to a value indicating that the decoding has failed. Decoding method in a mobile communication system.

The method of claim 12,

As a result of the comparison, when the internal memory state values of the stored decoder are the same, confirming whether a specific bit pattern is fixed;

And setting the BQI value to a value indicating that the decoding has been successful when the pattern of the specific bit is fixed.

The method of claim 14,

And transmitting a BQI value set to a value indicating that the decoding is successful to a higher level.

17. The method of claim 16,

And setting the BQI value to a value indicating that the decoding has failed, when the pattern of the specific bit is not fixed, in the orthogonal frequency division multiple access method. Way.

delete