[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101139189B1 - 플라즈마 에칭 방법, 플라즈마 처리 장치 및 컴퓨터 판독 가능한 기억 매체 - Google Patents

플라즈마 에칭 방법, 플라즈마 처리 장치 및 컴퓨터 판독 가능한 기억 매체 Download PDF

Info

Publication number
KR101139189B1
KR101139189B1 KR1020070031128A KR20070031128A KR101139189B1 KR 101139189 B1 KR101139189 B1 KR 101139189B1 KR 1020070031128 A KR1020070031128 A KR 1020070031128A KR 20070031128 A KR20070031128 A KR 20070031128A KR 101139189 B1 KR101139189 B1 KR 101139189B1
Authority
KR
South Korea
Prior art keywords
gas
etching
film
silicon
flow rate
Prior art date
Application number
KR1020070031128A
Other languages
English (en)
Other versions
KR20080088295A (ko
Inventor
아키히로 기쿠치
다카시 츠노다
유이치로 사카모토
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Priority to KR1020070031128A priority Critical patent/KR101139189B1/ko
Publication of KR20080088295A publication Critical patent/KR20080088295A/ko
Application granted granted Critical
Publication of KR101139189B1 publication Critical patent/KR101139189B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 충분한 대마스크 선택비와 에칭레이트를 확보하면서 레지스트를 마스크로 해서 적층막 중의 실리콘층을 에칭할 수 있는 플라즈마 에칭 방법을 제공한다.
플라즈마 처리 장치(100)의 처리실내에서, 실리콘을 주성분으로 하는 실리콘층과, 해당 실리콘층보다 상층에 적어도 산화규소막, 질화규소막 및 레지스트막이 적층 형성된 피처리체에 대해, 플루오로카본 가스, 하이드로플루오로카본 가스, 희가스 및 O2 가스를 포함하는 처리 가스로부터 생성되는 플라즈마를 이용하고, 레지스트막을 마스크로 해서 질화규소막, 산화규소막 및 실리콘층을 일괄하여 에칭한다.

Description

플라즈마 에칭 방법, 플라즈마 처리 장치 및 컴퓨터 판독 가능한 기억 매체{PLASMA ETCHING METHOD, PLASMA PROCESSING APPARATUS, CONTROL PROGRAM AND COMPUTER REDABLE STORAGE MEDIUM}
도 1은 본 발명 방법의 실시에 바람직한 마그네트론 RIE 플라즈마 에칭 장치를 나타내는 단면도,
도 2는 도 1에 있어서의 처리 가스 공급계의 구조도,
도 3은 도 1의 장치의 챔버의 주위에 배치된 다이폴 링 자석을 모식적으로 나타내는 수평단면도,
도 4는 챔버내에 형성되는 전계 및 자계를 설명하기 위한 모식도,
도 5는 본 발명 방법이 적용되는 반도체 웨이퍼의 적층 구조를 나타내는 단면의 모식도,
도 6은 에칭 후의 반도체 웨이퍼의 단면을 나타내는 도면,
도 7은 본 발명 방법이 적용되는 다른 예의 반도체 웨이퍼의 적층 구조를 나타내는 단면의 모식도,
도 8은 에칭 후의 반도체 웨이퍼의 단면을 나타내는 도면,
도 9는 시험에 사용한 샘플 웨이퍼를 나타내며, (a)는 에칭 전의 단면을 나타내고, (b)는 에칭 후의 단면을 나타내며, (c)는 샘플 웨이퍼 표면의 CD의 측정위치를 나타내는 도면,
도 10은 가스유량비와 압력을 변화시킨 경우의 질화규소막의 레지스트 마스크에 대한 에칭 선택비를 나타내는 도면,
도 11은 가스유량비와 압력을 변화시킨 경우의 질화규소막의 에칭레이트를 나타내는 도면,
도 12는 가스유량비와 압력을 변화시킨 경우의 실리콘의 레지스트 마스크에 대한 에칭 선택비를 나타내는 도면,
도 13은 가스유량비와 압력을 변화시킨 경우의 실리콘의 에칭레이트를 나타내는 도면,
도 14는 압력을 변화시킨 경우의 패턴의 소밀에 의한 측벽 경사 각도차의 변화를 나타내는 도면,
도 15는 CHF3/Ar 유량비를 변화시킨 경우의 패턴의 소밀에 의한 측벽 경사 각도차의 변화를 나타내는 도면,
도 16은 CF4유량을 변화시킨 경우의 패턴의 소밀에 의한 측벽 경사 각도차의 변화를 나타내는 도면,
도 17은 O2유량을 변화시킨 경우의 패턴의 소밀에 의한 측벽 경사 각도차의 변화를 나타내는 도면,
도 18은 압력을 변화시킨 경우의 웨이퍼 면내 위치에 의한 임계 치수차의 변화를 나타내는 도면,
도 19는 CHF3/Ar 유량비를 변화시킨 경우의 웨이퍼 면내 위치에 의한 임계 치수차의 변화를 나타내는 도면,
도 20은 CF4유량을 변화시킨 경우의 웨이퍼 면내 위치에 의한 임계 치수차의 변화를 나타내는 도면,
도 21은 O2유량을 변화시킨 경우의 웨이퍼 면내 위치에 의한 임계 치수차의 변화를 나타내는 도면.
(도면의 주요부분에 관한 부호의 설명)
1 : 챔버 2 : 소자 분리 영역
12 : 배기계 15 : 고주파 전원
17 : 냉매실 18 : 가스도입기구
20 : 샤워헤드(전극) 25 : 처리 가스 공급계
30 : 다이폴 링 자석 101 : 실리콘 기판
102 : 산화규소막(SiO2 ) 103 : 질화규소막(Si3N4)
106 : 반사방지막(BARC) 107 : 레지스트(PR)
110 : 피처리체 201 : 실리콘 기판
202 : 산화규소(SiO2 )막 203 : 질화규소(Si3N4)막
204 : 산질화규소(SiON)막 205 : 산화규소(SiO2 )막
206 : 레지스트(PR) 301 : 실리콘 기판
302 : 산화규소(SiO2 )막 303 : 질화규소(Si3N4)막
304 : 레지스트(PR) W : 웨이퍼
특허문헌 1 : 일본 특허 공개 공보 제 1995-263415 호(단락 0006～0010)
본 발명은 플라즈마를 이용하여 피처리체를 에칭하는 공정을 포함하는 플라즈마 에칭 방법에 관한 것이다.
반도체 장치의 제조과정에 있어서, 패턴 형성된 레지스트막 등의 마스크를 이용하여 적층막을 에칭하는 공정이 반복해서 실행된다. 예를 들면, 게이트 전극의 제조과정에서는 반도체 기판상에, 아래부터 차례로 게이트 절연막으로 되는 산화규소막이나 질화규소막, 게이트 전극으로 되는 다결정 실리콘층, 질화규소 등으로 이루어지는 하드 마스크층, 산화규소 등으로 이루어지는 반사방지막 및 레지스트막을 적층 형성한 것을 준비한다. 그리고, 포토리소그래피기술에 의해서 패턴 형성한 레지스트막을 마스크로 해서 반사방지막 및 하드 마스크를 드라이 에칭하고, 다음에, 레지스트막을 애싱에 의해 제거한 후, 하드 마스크막을 마스크로 해서 다결정 실리콘층을 에칭하는 순서로 게이트 전극형성이 실행되어 왔다.
이 경우, 반사방지막 및 하드 마스크막을 에칭할 때에는 절연막 에칭전용의 플라즈마 에칭 장치를 이용하고, 폴리 실리콘을 에칭할 때에는 실리콘 에칭 전용의 플라즈마 에칭 장치를 사용하고 있었다. 또한, 레지스트의 애싱 제거는 전용의 애싱 장치를 이용하여 실행하고 있었다.
또한, 실리콘 기판에 대해, 소자분리용의 트렌치를 형성하는 STI(Shallow Trench Isolation)에서는 예를 들면 실리콘 기판상에, 아래부터 차례로 산화규소막, 질화규소막, 산질화규소(SiON)막, 옥사이드마스크막 및 레지스트막을 적층 형성한 것을 준비한다. 그리고, 포토리소그래피기술에 의해서 패턴 형성한 레지스트를 마스크로 해서 옥사이드마스크층, 산질화규소(SiON)막, 질화규소막 및 산화규소막까지를 에칭하고, 다음에, 옥사이드마스크층, 산질화규소(SiON)막 및 질화규소막을 마스크로 해서 실리콘 기판을 에칭하여, 실리콘 기판에 트렌치를 형성하고 있었다. 이 경우에도, 옥사이드마스크막, 산질화규소(SiON)막, 질화규소막 및 산화규소막을 에칭할 때에는 절연막 에칭 전용의 에칭 장치를 이용하고, 실리콘 기판을 에칭할 때에는 실리콘 에칭 전용의 에칭 장치를 사용하고 있었다. 또한, 레지스트의 애싱 제거는 전용의 애싱 장치를 이용해서 실행하고 있었다.
이상과 같이, 종래의 에칭 프로세스에서는 실리콘층을 에칭하기 전에, 우선 레지스트막을 이용해서 하드 마스크층을 에칭하여 레지스트 패턴을 하드 마스크층에 전사하고, 그 다음에 하드 마스크를 이용해서 실리콘 에칭을 실행한다고 하는 적어도 2단계의 에칭 공정이 필요하였다. 이것은 레지스트를 마스크로 해서 실리콘을 에칭하고자 하면, 대(對)마스크 선택비가 충분히 얻어지지 않아, 에칭레이트의 확보도 곤란한 점이나, 라인 앤드 스페이스 등의 패턴의 소밀(疏密)이나 반도체 웨이퍼의 중앙부와 주연부 등의 면내 위치에 의해서, 에칭에 의해 형성되는 트렌치 측벽의 각도나 임계 치수(CD; Critical Dimension) 등의 에칭 형상에 차이가 발생하기 때문이다.
또한, 절연막 에칭과 실리콘 에칭에서는 사용하는 가스계가 다르고, 실리콘 에칭에서는 주로 부식성이 강한 가스를 사용하는 점이나, 각 가스의 혼합에 의해서 에칭 정밀도가 저하하는 등의 이유로부터, 에칭의 대상에 따라서, 절연막 전용의 에칭 장치와 실리콘 전용의 에칭 장치를 구분하여 사용할 필요가 있었다(예를 들면, 특허문헌 1).
본 발명의 목적은 충분한 대마스크 선택비와 에칭레이트를 확보하면서 레지스트를 마스크로 해서 적층막내의 실리콘층을 에칭할 수 있는 플라즈마 에칭 방법을 제공하는 것이다. 또한, 상기 에칭에 있어서 패턴 소밀이나 피처리체상의 위치에 의해서 에칭 형상에 차이가 생기는 일이 없는 플라즈마 에칭 방법을 제공하는 것도 과제로 한다.
상기 과제를 해결하기 위해, 본 발명의 제 1 관점은 실리콘을 주성분으로 하는 실리콘층과, 해당 실리콘층보다 상층에 형성되고 또한 미리 패턴 형성된 레지스트막을 갖는 피처리체에 대해, 플루오로카본 가스, 하이드로플루오로카본 가스, 희가스 및 O2 가스를 포함하는 처리 가스로부터 생성되는 플라즈마를 이용하고, 상기 레지스트막을 마스크로 해서 상기 실리콘층을 에칭하는 공정을 포함하는 플라즈마 에칭 방법을 제공한다.
또한, 본 발명의 제 2 관점은 플라즈마 처리 장치의 처리실내에서, 실리콘을 주성분으로 하는 실리콘층과, 해당 실리콘층보다 상층에 적어도 산화규소막, 질화규소막 및 미리 패턴 형성된 레지스트막이 적층 형성된 피처리체에 대해, 플루오로카본 가스, 하이드로플루오로카본 가스, 희가스 및 O2 가스를 포함하는 처리 가스로부터 생성되는 플라즈마를 이용하고, 상기 레지스트막을 마스크로 해서 상기 질화규소막, 상기 산화규소막 및 상기 실리콘층을 일괄하여 에칭하는 것을 특징으로 하는 플라즈마 에칭 방법을 제공한다.
상기 제 1 관점 및 제 2 관점에서, 상기 플루오로카본 가스는 CF4 가스, C2F6 가스, C3F8 가스 또는 C4F8 가스인 것이 바람직하다. 또한, 상기 하이드로플루오로카본 가스는 CHF3 가스, CH2F2 가스 또는 CH3F 가스인 것이 바람직하다.
또한, 상기 플루오로카본 가스의 유량은 10～50㎖/min인 것이 바람직하다. 또한, 상기 O2 가스의 유량은 1～30㎖/min인 것이 바람직하다. 또한, 상기 하이드로플루오로카본 가스와 상기 희가스의 유량비(하이드로플루오로카본 가스 유량/희가스 유량)는 0.019～0.173인 것이 바람직하다.
또한, 처리 압력은 8～12㎩인 것이 바람직하다.
또한, 상기 제 1 관점 및 제 2 관점에 있어서, 상기 플루오로카본 가스 또는 O2 가스의 유량에 의해, 상기 패턴이 소(疏)인(성긴) 부위와 밀(密)한(빽빽한) 부위에 있어서의 에칭 후의 임계 치수를 제어하는 것이 바람직하다. 또한, 상기 플루오로카본 가스의 유량에 의해, 피처리체의 면내에 있어서의 에칭 후의 임계 치수를 제어하는 것이 바람직하다.
또한, 상기 제 2 관점에 있어서, 상기 질화규소막을 에칭할 때의 처리 압력에 대해, 상기 실리콘층을 에칭할 때의 처리 압력을 저하시키거나 혹은 상기 질화규소막을 에칭할 때의 상기 하이드로플루오로카본 가스의 유량에 대해, 상기 실리콘층을 에칭할 때의 상기 하이드로플루오로카본 가스의 유량을 저하시키는 것이 바람직하다.
또한, 상기 제 1 관점 및 제 2 관점에서, 상기 실리콘층은 다결정 실리콘 또는 단결정 실리콘을 주성분으로 하는 것인 것이 바람직하다.
본 발명의 제 3 관점은 컴퓨터상에서 동작하고, 실행시에, 상기 제 1 관점 또는 제 2 관점의 플라즈마 에칭 방법이 실행되도록 상기 플라즈마 처리 장치를 제어하는 제어 프로그램을 제공한다.
본 발명의 제 4 관점은 컴퓨터상에서 동작하는 제어 프로그램이 기억된 컴퓨터 판독 가능한 기억 매체로서, 상기 제어 프로그램은 실행시에, 상기 제 1 관점 또는 제 2 관점의 플라즈마 에칭 방법이 실행되도록 상기 플라즈마 처리 장치를 제어하는 것인 컴퓨터 판독 가능한 기억 매체를 제공한다.
본 발명의 제 5 관점은 피처리체에 대해 플라즈마 에칭 처리를 실행하기 위한 처리실과, 상기 처리실내에서 피처리체를 탑재하는 지지체와, 상기 처리실내를 감압하기 위한 배기 수단과, 상기 처리실내에 처리 가스를 공급하기 위한 가스 공급 수단과, 상기 처리실내에서 상기 제 1 관점 또는 제 2 관점의 플라즈마 에칭 방법이 실행되도록 제어하는 제어부를 구비한 플라즈마 처리 장치를 제공한다.
본 발명의 플라즈마 에칭 방법에 따르면, 처리 가스로서 플루오로카본 가스와 하이드로플루오로카본 가스와 희가스와 O2 가스를 포함하는 가스를 이용하는 것에 의해서, 충분한 에칭레이트를 확보하면서 레지스트를 마스크로 해서 실리콘 에칭을 실행할 수 있다.
또한, 플루오로카본 가스나 O2 가스의 유량을 조정하는 것에 의해서, 패턴의 소밀에 의한 에칭 홈 측벽의 각도차나 피처리체상의 위치에 의한 에칭 후의 임계 치수차를 해소하여, 에칭 형상의 균일화가 가능하게 된다.
따라서, 본 발명의 플라즈마 에칭 방법에 의해, 실리콘 에칭 프로세스에 있어서 공정수의 대폭 삭감과, 처리 시간의 단축화를 실현할 수 있다. 또한, 본 발명의 플라즈마 에칭 방법은 에칭 형상의 균일화가 가능하기 때문에, 신뢰성이 높은 반도체 장치를 제조하는 데에 있어서 유리하게 이용할 수 있는 것이며, 반도체 장치의 디자인룰의 미세화, 고집적화에의 대응도 가능하다.
이하, 도면을 참조하면서, 본 발명의 바람직한 형태에 대해서 설명한다.
도 1은 본 발명의 플라즈마 에칭 방법에 적합하게 이용 가능한 마그네트론 RIE 플라즈마 에칭 장치(100)의 개략을 나타내는 단면도이다. 이 플라즈마 에칭 장치(100)는 기밀하게 구성되며, 소경의 상부(1a)와 대경의 하부(1b)로 이루어지는 단을 갖는 원통 형상을 이루며, 벽부가 예를 들면 알루미늄제의 챔버(처리용기)(1)를 갖고 있다.
이 챔버(1)내에는 피처리체로서 단결정 Si기판인 반도체 웨이퍼(이하, 간략히 「웨이퍼」라 함) W를 수평으로 지지하는 지지테이블(2)이 마련되어 있다. 지지테이블(2)은 예를 들면 알루미늄으로 구성되어 있고, 절연판(3)을 거쳐서 도체의 지지대(4)에 지지되어 있다. 또한, 지지테이블(2)의 위쪽의 외주에는 Si 이외의 재료, 예를 들면 석영으로 형성된 포커스링(5)이 마련되어 있다. 상기 지지테이블(2)과 지지대(4)는 볼나사(7)를 포함하는 볼나사 기구에 의해 승강 가능하게 되어 있으며, 지지대(4)의 아래쪽의 구동 부분은 스테인리스강(SUS)제의 벨로우즈(8)로 덮여져 있다. 벨로우즈(8)의 외측에는 벨로우즈 커버(9)가 마련되어 있다. 또, 상기 포커스링(5)의 외측에는 배플판(10)이 마련되어 있으며, 이 배플판(10), 지지대(4), 벨로우즈(8)를 통해서 챔버(1)와 도통되어 있다. 챔버(1)는 접지되어 있다.
챔버(1)의 하부(1b)의 측벽에는 배기 포트(11)가 형성되어 있고, 이 배기 포트(11)에는 배기계(12)가 접속되어 있다. 그리고, 배기계(12)의 진공 펌프를 작동 시키는 것에 의해 챔버(1)내를 소정의 진공도까지 감압할 수 있도록 되어 있다. 한편, 챔버(1)의 하부(1b)의 측벽 상측에는 웨이퍼 W의 반출입구를 개폐하는 게이트밸브(13)가 마련되어 있다.
지지테이블(2)에는 정합기(14)를 거쳐서 플라즈마 형성용의 고주파 전원(15)이 접속되어 있으며, 이 고주파 전원(15)으로부터 소정의 주파수 예를 들면 l3.36㎒의 고주파 전력이 지지테이블(2)에 공급되도록 되어 있다. 한편, 지지테이블(2)에 대향해서 그 위쪽에는 샤워헤드(20)가 서로 평행하게 마련되어 있으며, 이 샤워헤드(20)는 접지되어 있다. 따라서, 지지테이블(2) 및 샤워헤드(20)는 한쌍의 전극으로서 기능한다.
지지테이블(2)의 표면상에는 웨이퍼 W를 정전 흡착하여 유지하기 위한 정전척(6)이 마련되어 있다. 이 정전척(6)은 절연체(6b)의 사이에 전극(6a)이 개재되어 구성되어 있고, 전극(6a)에는 직류 전원(16)이 접속되어 있다. 그리고 전극(6a)에 전원(16)으로부터 전압이 인가되는 것에 의해, 정전력 예를 들면 쿨롱력에 의해서 웨이퍼 W가 흡착된다.
지지테이블(2)의 내부에는 냉매실(17)이 마련되어 있으며, 이 냉매실(17)에는 냉매가 냉매도입관(17a)을 거쳐서 도입되고 냉매배출관(17b)으로부터 배출되어 순환하고, 그 냉열이 지지테이블(2)을 거쳐서 웨이퍼 W에 대해 전열되고, 이것에 의해 웨이퍼 W의 처리면이 원하는 온도로 제어된다.
또한, 챔버(1)가 배기계(12)에 의해 진공 배기되어 진공으로 유지되어 있어도, 냉매실(17)에 순환되는 냉매에 의해 웨이퍼 W를 유효하게 냉각할 수 있도록, 냉각 가스가 가스도입기구(18)에 의해 그 가스 공급 라인(19)을 거쳐서 정전척(6)의 표면과 웨이퍼 W의 이면의 사이에 도입된다. 이와 같이 냉각 가스를 도입하는 것에 의해, 냉매의 냉열이 웨이퍼 W에 유효하게 전달되어, 웨이퍼 W의 냉각효율을 높게 할 수 있다. 냉각 가스로서는 예를 들면 He 등을 이용할 수 있다.
상기 샤워헤드(20)는 챔버(1)의 천정벽 부분에 지지테이블(2)에 대향하도록 마련되어 있다. 이 샤워헤드(20)는 그 하면에 다수의 가스토출 구멍(22)이 마련되어 있고, 또한 그 상부에 가스도입부(20a)를 갖고 있으며, 또한 그 내부에는 공간(21)이 형성되어 있다. 가스도입부(20a)에는 밸브(23)를 갖는 가스 공급 배관(24)이 접속되어 있으며, 이 가스 공급 배관(24)의 타단에는 에칭 가스 및 희석 가스로 이루어지는 처리 가스를 공급하는 처리 가스 공급계(25)가 접속되어 있다.
처리 가스 공급계(25)는 도 2에 나타내는 바와 같이, CF4 가스 공급원(41), CHF3 가스 공급원(42), Ar 가스 공급원(43) 및 O2 가스 공급원(44)을 갖고 있고, 이들 가스 공급원으로부터의 배관에는 각각 매스플로(질량유량) 콘트롤러(MFC)(45) 및 밸브(46)가 마련되어 있다. 그리고, 에칭 가스로서의 CF4 가스/CHF3 가스/Ar 가스/O2 가스가 처리 가스 공급계(25)의 각각의 가스 공급원으로부터 가스 공급 배관(24), 가스도입부(20a)를 거쳐서 샤워헤드(20)내의 공간(21)에 이르고, 각 가스 토출 구멍(22)으로부터 토출된다.
한편, 챔버(1)의 상부(1a)의 주위에는 동심형상으로, 다이폴 링(dipole ring) 자석(30)이 배치되어 있다. 다이폴 링 자석(30)은 도 3의 수평 단면도에 나타내는 바와 같이, 복수의 이방성 세그먼트 주상자석(31)이 링 형상의 자성체의 케이스(32)에 부착되어 구성되어 있다. 이 예에서는 원기둥 형상을 이루는 16개의 이방성 세그먼트 주상자석(31)이 링 형상으로 배치되어 있다. 도 3에 있어서, 이방성 세그먼트 주상자석(31) 중에 나타내는 화살표는 자화의 방향을 나타내는 것이며, 이 도면에 나타내는 바와 같이, 복수의 이방성 세그먼트 주상자석(31)의 자화의 방향을 조금씩 어긋나게 해서 전체로서 1방향을 향하는 균일한 수평자계 B가 형성되도록 되어 있다.
따라서, 지지테이블(2)과 샤워헤드(20)의 사이의 공간에는 도 4에 모식적으로 나타내는 바와 같이, 고주파 전원(15)에 의해 연직 방향의 전계 EL이 형성되고, 또한 다이폴 링 자석(30)에 의해 수평자계 B가 형성되고, 이와 같이 형성된 직교 전자계에 의해 마그네트론 방전이 생성된다. 이것에 의해서 고에너지 상태의 에칭 가스의 플라즈마가 형성되고, 웨이퍼 W가 에칭된다.
또한, 플라즈마 에칭 장치(100)의 각 구성부는 CPU를 구비한 프로세스 콘트롤러(50)에 접속되어 제어되는 구성으로 되어 있다. 프로세스 콘트롤러(50)에는 공정 관리자가 플라즈마 에칭 장치(100)를 관리하기 위해 커맨드의 입력조작 등을 실행하는 키보드나, 플라즈마 에칭 장치(100)의 가동상황을 가시화해서 표시하는 디스플레이 등으로 이루어지는 사용자 인터페이스(51)가 접속되어 있다.
또한, 프로세스 콘트롤러(50)에는 플라즈마 에칭 장치(100)에서 실행되는 각종 처리를 프로세스 콘트롤러(50)의 제어로 실현하기 위한 제어 프로그램이나 처리 조건 데이터 등이 기록된 레시피가 저장된 기억부(52)가 접속되어 있다.
그리고, 필요에 따라서, 사용자 인터페이스(51)로부터의 지시 등으로 임의의 레시피를 기억부(52)로부터 호출해서 프로세스 콘트롤러(50)에 실행시킴으로써, 프로세스 콘트롤러(50)의 제어하에서, 플라즈마 에칭 장치(100)에서의 원하는 처리가 실행된다. 또한, 상기 레시피는 예를 들면, CD-ROM, 하드디스크, 플렉시블디스크, 플래시메모리 등의 컴퓨터 판독 가능한 기억 매체에 저장된 상태의 것을 이용하거나, 혹은 다른 장치로부터, 예를 들면 전용회선을 거쳐서 수시로 전송시켜 이용하는 것도 가능하다.
다음에, 이와 같이 구성되는 플라즈마 에칭 장치(100)를 이용해서, 실리콘층(단결정 실리콘 또는 폴리 실리콘)을 갖는 웨이퍼 W에 대해 플라즈마 에칭을 실행하는 본 발명의 에칭 방법에 대하여 설명한다.
우선, 게이트밸브(13)를 개방으로 해서 웨이퍼 W를 챔버(1)내에 반입하고, 지지테이블(2)에 탑재한 후, 지지테이블(2)을 도시한 위치까지 상승시키고, 배기계(12)의 진공 펌프에 의해 배기 포트(11)를 거쳐서 챔버(1)내를 배기한다.
그리고, 처리 가스 공급계(25)로부터 에칭 가스 및 희석 가스를 포함하는 처리 가스가 소정의 유량으로 챔버(1)내에 도입되고, 챔버(1)내를 소정의 압력으로 하며, 그 상태에서 고주파 전원(15)으로부터 지지테이블(2)에 소정의 고주파 전력을 공급한다. 이 때, 웨이퍼 W는 직류 전원(16)으로부터 정전척(6)의 전극(6a)에 소정의 전압이 인가되는 것에 의해 예를 들면 쿨롱력에 의해 정전척(6)에 흡착유지됨과 동시에, 상부 전극인 샤워헤드(20)와 하부 전극인 지지테이블(2)의 사이에 고주파 전계가 형성된다. 샤워헤드(20)와 지지테이블(2)의 사이에는 다이폴 링 자석(30)에 의해 수평자계 B가 형성되어 있으므로, 웨이퍼 W가 존재하는 전극간의 처리 공간에는 직교전자계가 형성되고, 이것에 의해서 생긴 전자의 드리프트에 의해 마그네트론 방전이 생성된다. 그리고, 이 마그네트론 방전에 의해 형성된 에칭 가스의 플라즈마에 의해 웨이퍼 W가 에칭된다.
에칭 가스로서는 충분한 대마스크 선택비와 에칭레이트를 확보하고, 또한 에칭 형상의 제어를 실행하는 관점에서 CF4 가스와 CHF3 가스와 Ar 가스와 O2 가스를 포함하는 가스를 이용하고 있는 것이 바람직하다. CF4 가스는 플라즈마중에서 주로 CF4→CF3* + F*로 나타내는 반응에 의해, 주로 에칭에 기여하는 F래디컬(F*)을 생성한다고 여겨진다. F래디컬은 산화규소막, 질화규소막, 실리콘층과 다음 (반응1)～(반응3)과 같이 반응하는 것에 의해 에칭을 진행시킨다.
(반응1) SiO2 + 4F* → SiF4↑ + O2
(반응2) Si3N4 + 12F* → 3SiF4↑ +2N2↑
(반응3) Si + 4F* + SiF4↑
CHF3 가스는 상기 CF4 가스에 첨가하면 HF를 생성하여 F래디컬을 감소시킴과 동시에, CH나 CF계의 폴리머를 생성하는 것에 의해, 이들이 보호막으로서 작용하여, 대레지스트 선택비를 향상시킨다.
Ar 가스는 상기 F래디컬을 생성하는 해리 반응을 촉진함과 동시에, 플라즈마중에 있어서의 래디컬 분포의 균일성을 유지하는 작용을 갖는다. 또한, 에칭 반응을 하고 있는 막을 스퍼터링에 의해 제거하는 효과도 있다.
또한, O2 가스는 에칭한 홈이나 구멍의 바닥에 상기 CH나 CF계의 폴리머가 과잉으로 퇴적하는 것을 방지하는 작용을 갖는다.
에칭의 형상을 양호한 것으로 하기 위해서는 웨이퍼 W의 온도를 조절하는 것도 유효하다. 그 때문에 냉매실(17)이 마련되어 있으며, 이 냉매실(17)에 냉매가 순환되고, 그 냉열이 지지테이블(2)을 거쳐서 웨이퍼 W에 대해 전열되며, 이것에 의해 웨이퍼 W의 처리면이 원하는 온도로 제어된다.
플라즈마 생성용의 고주파 전원(15)은 원하는 플라즈마를 형성하기 위해 그 주파수 및 출력이 적절하게 설정된다. 실리콘 에칭에 있어서는 웨이퍼 W의 바로 위의 플라즈마 밀도를 높게 하는 관점에서, 주파수를 예를 들면 13.56㎒ 혹은 그 이상으로 하는 것이 바람직하다.
다이폴 링 자석(30)은 웨이퍼 W의 바로 위의 플라즈마 밀도를 높게 하기 위해, 대향 전극인 지지테이블(2) 및 샤워헤드(20)의 사이의 처리 공간에 자장을 인가하지만, 그 효과를 유효하게 발휘시키기 위해서는 처리 공간에 10000μT(100G) 이상의 자장을 형성하는 바와 같은 강도의 자석인 것이 바람직하다. 자장은 강하면 강할수록 플라즈마 밀도를 높게 하는 효과가 증가한다고 여겨지지만, 안전성의 관점에서 100000μT(1kG) 이하인 것이 바람직하다.
플라즈마 에칭 장치(100)를 이용해서 적층막을 일괄 에칭할 때의 바람직한 조건은 이하와 같다.
예를 들면, 처리 가스의 유량으로서는 CF4 가스는 10～50㎖/min(sccm), 바람직하게는 20～40㎖/min(sccm), CHF3 가스은 10～100㎖/min(sccm), 바람직하게는 20～70㎖/min(sccm), Ar 가스는 100～2000㎖/min(sccm), 바람직하게는 300～1200㎖/min(sccm), O2 가스는 1～30㎖/min(sccm), 바람직하게는 6～15㎖/min(sccm)으로 설정할 수 있다.
또한, 에칭레이트의 확보와 에칭 형상의 균일성확보(즉, 패턴의 소밀에 의한 에칭 홈의 측벽의 경사 각도차를 억제하고, 웨이퍼 면내 위치에 의한 임계 치수차를 억제함)의 관점에서, 그 유량비를 CF4/CHF3/Ar/O2=1～3/2～4/20～40/0.5～2정도로 설정하는 것이 바람직하다.
처리 압력은 산화규소막, 질화규소막 및 실리콘층의 에칭에 있어서의 대마스크 선택비를 확보하는 관점에서, 1.3～40㎩가 바람직하고, 5～13.3㎩로 하는 것이 더욱 바람직하다.
또한, 에칭 가스의 해리도를 높게 하는 관점에서, 고주파 전원(15)의 고주파의 주파수는 13.56㎒, 고주파 파워는 하부 전극에 공급하는 고주파 전력을 기판의 표면적으로 나눈 전력의 크기가 300W～500W(0.96W/㎠～1.59W/㎠)로 되도록 하는 것이 바람직하다.
또한, 에칭 형상 즉 이방성을 양호하게 제어하는 관점에서, 웨이퍼 W의 온도를 예를 들면 40～70℃ 정도로 조정하는 것이 바람직하다.
<제 1 실시형태>
도 5는 제 1 실시형태의 플라즈마 에칭 방법이 적용되는 반도체 웨이퍼 W 등의 피처리체(110)의 단면 구조를 모식적으로 나타내는 도면이다. 이 피처리체(110)는 실리콘 기판(101)의 위에, 아래부터 차례로, 산화규소(SiO2)막(102), 질화규소(Si3N4)막(103), 다결정 실리콘층(104), 질화규소(Si3N4)막(105), 무기계의 반사방지막(Barc)(106)이 형성되고, 또한 그 위에, 미리 패턴 형성된 레지스트(PR)(107)가 형성되어 있다. 이 에칭 공정은 다결정 실리콘층(104)을 전극층으로서 게이트 전극을 형성하는 하나의 공정이며, 산화규소(SiO2)막(102) 및 질화규소(Si3N4)막(103)은 게이트 절연막으로 된다.
종래의 에칭 방법에서는 도 5의 상태의 피처리체(110)에 대해, 우선 레지스트막(PR)(107)을 마스크로 해서 반사방지막(106) 및 질화규소(Si3N4)막(105)을 에칭하고, 다음에, 레지스트막(PR)(107)을 애싱에 의해 제거한 후, 질화규소(Si3N4)막(105)을 하드 마스크로서 사용하여 다결정 실리콘층(104)을 에칭하는 방법이 채용되어 왔다. 그리고, 반사방지막(106) 및 질화규소(Si3N4)막(105)을 에칭할 때에는 절연막 에칭 전용의 에칭 장치를 이용하고, 다결정 실리콘층(104)을 에칭할 때에는 실리콘 전용의 에칭 장치를 사용하고 있었다. 또한, 레지스트막(PR)(107)의 애싱 제거는 전용의 애싱 장치를 이용하여 실행하고 있었다.
이에 대해, 본 실시형태에 관한 플라즈마 에칭 방법에서는 플라즈마 에칭 장치(100)에 있어서, 처리 가스로서 플루오로카본 가스, 하이드로플루오로카본 가스, 희가스 및 O2를 포함하는 처리 가스, 예를 들면 CF4/CHF3/Ar/O2를 이용하고, 레지스트(PR)(107)를 마스크로 해서 그 패턴에 의거하여, 반사방지막(Barc)(106), 질화규소(Si3N4)막(105), 다결정 실리콘층(104), 질화규소(Si3N4)막(103), 산화규소(SiO2)막(102)까지를 단숨에 에칭한다. 이 적층막 일괄 에칭에 의해, 1단계의 에칭공정으로 도 6에 나타내는 바와 같이 오목부(108)를 형성할 수 있다.
<제 2 실시형태>
도 7은 제 2 실시형태의 플라즈마 에칭 방법이 적용되는 반도체 웨이퍼 등의 피처리체(210)의 단면 구조를 모식적으로 나타내는 도면이다. 이 피처리체(210)는 실리콘 기판(201)의 위에, 아래부터 차례로, 산화규소(SiO2)막(202), 질화규소(Si3N4)막(203), 산질화규소(SiON)막(204), 산화규소(SiO2)막(205)이 형성되며, 또한 그 위에, 미리 패턴 형성된 레지스트막(PR)(206)이 형성되어 있다. 이 에칭공정은 STI에 의해서 실리콘 기판(201)에 절연막 매립용의 트렌치(207)를 형성하기 위한 하나의 공정이다.
종래의 에칭 방법에서는 도 7의 상태의 피처리체(210)에 대해, 우선 레지스트(PR)(206)를 마스크로 해서 산화규소(SiO2)막(205), 산질화규소(SiON)막(204), 질화규소(Si3N4)막(203) 및 산화규소(SiO2)막(202)을 에칭하고, 다음에, 레지스트막(PR)(206)을 애싱에 의해 제거한 후, 산화규소막(205), 산질화규소(SiON)막(204) 및 질화규소(Si3N4)막(203)을 마스크로서 사용하고, 실리콘 기판(201)을 에칭하는 방법이 채용되어 왔다. 그리고, 산화규소(SiO2)막(205), 산질화규소(SiON)막(204), 질화규소(Si3N4)막(203) 및 산화규소(SiO2)막(202)을 에칭할 때에는 절연막 에칭 전용의 에칭 장치를 이용하고, 실리콘 기판(201)을 에칭할 때에는 실리콘 전용의 에칭 장치를 사용하고 있었다. 또한, 레지스트막(PR)(206)의 애싱 제거는 전용의 애싱 장치를 이용해서 실행하고 있었다.
이에 대해, 본 실시형태에 관한 플라즈마 에칭 방법에서는 플라즈마 에칭 장치(100)를 이용하고, 처리 가스로서 플루오로카본 가스, 하이드로플루오로카본 가스, 희가스 및 O2 가스를 포함하는 처리 가스, 예를 들면 CF4/CHF3/Ar/O2를 이용하는 것에 의해, 산화규소(SiO2)막(205), 산질화규소(SiON)막(204), 질화규소(Si3N4)막(203), 산화규소(SiO2)막(202) 및 실리콘 기판(201)을 단숨에 에칭한다. 이 적층막 일괄 에칭에 의해, 1회의 에칭 공정으로 도 8에 나타내는 바와 같이 실리콘 기판(201)에 절연막 매립용의 트렌치(207)를 형성할 수 있다.
이상의 제 1 및 제 2 실시형태로부터 명백한 바와 같이, 상기 특정의 조합의 처리 가스를 사용하는 것에 의해, 적어도 실리콘층과 절연막을 포함하는 적층체를, 단일의 에칭 장치를 사용하여 한 번의 에칭 공정으로 에칭 처리할 수 있으므로, 공용화에 의한 장치의 삭감과, 공정수 및 처리 시간의 대폭적인 삭감이 실현된다.
다음에, 실시예, 시험예를 들어 본 발명을 또한 설명하겠지만, 본 발명은 이들에 의해서 제약되는 것은 아니다.
실시예 1
도 5에 나타내는 적층 구조를 갖는 피처리체(110)에 대해, 플라즈마 에칭 장치(100)를 사용하고, 에칭 가스로서 CF4/CHF3/Ar/O2를 이용해서 에칭을 실시하며, 레지스트막(PR)(107)을 마스크로 해서 오목부(108)를 형성하였다. 여기서, 레지스트막(PR)(107)으로서는 막두께 400㎚이고 원소조성이 C, H, F 및 O로 이루어지는 재료를 이용하고, 반사방지막(Barc)(106)의 막두께는 58㎚, 질화규소(Si3N4)막(105)의 막두께는 60㎚, 다결정 실리콘층(104)의 막두께 65㎚의 것을 사용하였다. 또한, 레지스트막(PR)(107)의 패턴은 라인 0.6㎛, 스페이스 0.24㎛의 라인 앤드 스페이스로 하였다.
에칭 조건은 다음과 같다.
CF4/CHF3/Ar/O2 = 20/25/300/10㎖/min(sccm)
압력=13.3㎩(100mTorr)
RF 주파수[고주파 전원(15)]= 13.56㎒
RF 파워= 400W(l.27W/㎠)
배압(背壓)(센터부/에지부)=1066㎩/2000㎩(8/15Torr; He 가스)
상부 및 하부 전극간 거리=27㎜
온도(상부 전극/챔버측벽/ 하부 전극)=60℃/60℃/30℃
에칭 시간= 111초
에칭의 결과를 표 1에 나타낸다.
상부 CD(반사방지막(Barc)(106)과 질화규소막(105)의 계면의 CD: Critical Dimension)는 웨이퍼 W의 센터부 및 에지부[도 9(c)참조]중의 어느 것에 있어서도 270㎚이며, 웨이퍼 W의 면내에 있어서 균일한 에칭이 가능하였다. 또한, 레지스트(PR)(107)의 잔존 막두께로부터, 레지스트 마스크와의 선택비를 충분히 확보할 수 있었던 것이 확인되었다. 또, 표 중의 레지스트 잔존 막두께에 있어서의「플랫」은 레지스트(PR)(107)의 평탄면의 막두께(레지스트의 전체 두께)인 것을 의미하며, 「파셋(facet)」은 레지스트(PR)(107)의 모서리부에 이온스퍼터 등의 작용에 의해서 깎임[이른바 숄더컷(shoulder cut)]이 발생한 경우에, 레지스트(PR)막(107)의 전체 두께에서 숄더컷 부분의 두께를 뺀 막두께인 것을 의미한다.
웨이퍼상의 위치
센터부 에지부
상부 CD[㎚] 270 270
에칭깊이[㎚] 158 136
레지스트 잔존 막두께(플랫)[㎚] 250 252
레지스트 잔존 막두께(파셋)[㎚] 214 222
실시예 2
도 7에 나타내는 적층 구조를 갖는 피처리체(210)에 대해, 플라즈마 에칭 장치(100)를 사용하고, 에칭 가스로서 CF4/CHF3/Ar/O2를 이용해서 에칭을 실시하고, 레지스트(PR)(206)를 마스크로 해서 트렌치(207)를 형성하였다. 여기서, 레지스트(PR)(206)로서는 막두께 320㎚이고 원소조성이 C, H, F 및 O로 이루어지는 재료를 이용하고, 산화규소(SiO2)막(205)은 막두께 20㎚, 산질화규소(SiON)막(204)은 막두께 32㎚, 질화규소(Si3N4)막(203)은 막두께 265㎚, 산화규소(SiO2)막(202)은 막두께 8㎚의 것을 사용하였다. 또한, 레지스트(PR)(206)의 패턴은 라인폭 0.17㎛, 트렌치폭 0.18㎛로 하였다.
에칭 조건은 다음과 같다.
CF4/CHF3/Ar/O2=20/25/300/10㎖/min(sccm)
압력=13.3㎩(100mTorr)
RF 주파수[고주파 전원(15)]=13.56㎒
RF 파워=400W(1.27W/㎠)
배압(센터부/에지부)=933㎩/5332㎩(7/40Torr; He 가스)
상부 및 하부 전극간 거리=27㎚
온도(상부 전극/ 하부 전극)=60℃/30℃
에칭 시간=130초
에칭의 결과를 표 2에 나타낸다.
웨이퍼 W의 센터부 및 에지부 중의 어디에 있어서도, 상부 CD[본 시험에서는 산화규소막(202)과 질화규소막(203)의 계면의 CD]는 206㎚이며, 트렌치(207)의 바닥부의 CD는 174㎚이기 때문에, 웨이퍼 W의 면내에 있어서 균일한 에칭이 가능하였다.
또한, 실리콘 기판(201)에 형성된 트렌치 깊이 및 측벽각도(180°-θ:도 8 참조)도 웨이퍼 W의 센터부 및 에지부에서 동일하며, 에칭 형상에 대해서 높은 면내 균일성이 얻어지는 것이 표시되었다.
웨이퍼상의 위치
센터부 에지부
상부 CD[㎚] 206 206
트렌치 바닥부 CD[㎚] 174 174
트렌치 측벽각도[°] 87.1 87.1
실리콘 에칭 깊이[㎚] 58 58
다음에 에칭 조건이 에칭레이트, 대마스크 선택비 및 에칭 형상에 주는 영향에 대해서 시험을 하였다. 이 시험에서는 도 9(a)에 나타내는 적층 구조를 갖는 샘플 웨이퍼를 사용하였다. 이 샘플 웨이퍼는 실리콘 기판(301)에, 산화규소(S1O2)막(302), 질화규소(Si3N4)막(303) 및 레지스트막(304)이 적층된 구조를 갖고 있다. 그리고, 처리 가스로서 CF4/CHF3/Ar/O2를 이용하고, 표 3에 나타내는 바와 같이 실험계획법에 의거해서 에칭 조건을 바꾸어 에칭을 실행하고, 오목부(305)를 형성하였다. 그 때의 에칭레이트, 대레지스트 마스크 선택비 및 에칭 형상을 측정하여 비교하였다.
또, 에칭에 있어서의 다른 조건으로서 RF 주파수[고주파 전원(15)]는 13.56㎒, RF 파워는 300W(0.96W/㎠), 배압(센터부/에지부)은 933㎩/2666㎩(7/20Torr; He 가스), 상부 및 하부 전극간 거리=27㎜, 온도(상부 전극/하부 전극)는 60℃/30℃에서 실행하였다.
에칭레이트, 대마스크 선택비의 결과를 표 4 및 도 10～도 13에 나타내었다. 또한, 에칭 형상의 결과를 표 5 및 도 14～도 21에 나타내었다. 또, 도 10～도 13에서는 횡축이 CHF3/Ar의 유량비이고, 종축이 처리 압력이다.
시험구분 압 력 CF4유량
[㎖/min(sccm)]		 CHF3/Ar
유량비		 CHF3 유량
[㎖/min(sccm)]		 Ar 유량
[㎖/min(sccm)]		 O2 유량
[㎖/min(sccm)]
1 8㎩(60Torr) 0 0.019 23 1200 3
2 8㎩(60Torr) 20 0.058 46 800 6
3 8㎩(60Torr) 40 0.173 69 400 9
4 10㎩(75Torr) 40 0.019 23 1200 6
5 10㎩(75Torr) 0 0.058 45 800 9
6 10㎩(75Torr) 20 0.173 69 400 3
7 12㎩(90Torr) 20 0.019 23 1200 9
8 12㎩(90Torr) 40 0.058 46 800 3
9 12㎩(90Torr) 0 0.173 69 400 6
시험구분 레지스트
에칭레이트
[㎚/min]		 SiO2
에칭레이트
[㎚/min]		 SiO2
대마스크 선택비		 SiN
에칭레이트
[㎚/min]		 SiN
대마스크 선택비
1 17.15 16.45 0.96 57.62 3.36
2 35.08 37.78 1.08 99.60 2.84
3 51.28 68.05 1.33 134.90 2.63
4 46.36 46.50 1.00 85.42 1.84
5 55.50 60.64 1.09 93.08 1.68
6 14.65 18.07 1.23 109.45 7.47
7 45.15 57.78 1.28 75.72 1.68
8 19.28 36.15 1.64 116.26 6.03
9 11.76 36.22 3.08 137.57 11.70
시험구분 소밀패턴간의
측벽의 경사각도차[도]		 웨이퍼면내의 CD의 차[㎚]
1 -3.10 26
2 -1.54 8
3 -1.08 -14
4 0.60 2
5 -1.28 18
6 -2.44 2
7 0.00 0
8 -1.92 -8
9 -3.14 16
도 10은 질화규소(Si3N4)막(303)의 레지스트막(304)에 대한 에칭 선택비를 나타내고 있다. 질화규소(Si3N4)막(303)을 에칭할 때의 대마스크 선택비는 1이상이면 좋기 때문에, 이 도 10으로부터, 설정한 조건 범위 내이면 대략 충분한 대마스크 선택비가 얻어지는 것을 알 수 있다. 또한, CHF3/Ar의 유량비가 크고, 또한 처리 압력이 높은 조건(도 10의 우측상부의 영역)을 선택하는 것에 의해서, 대마스크 선택비를 더욱 개선할 수 있는 것을 알 수 있다.
도 11은 질화규소(Si3N4)막(303)의 에칭레이트를 나타내고 있다. 이 도 11로부터, 질화규소(Si3N4)막(303)의 에칭레이트를 향상시키는 조건으로서는 처리 압력은 그다지 효과가 없으며, 오히려 설정한 조건 범위 내에서 CHF3/Ar의 유량비를 크게 하는 것이 유효하다는 것을 알 수 있다.
도 12는 실리콘 기판(301)의 레지스트막(304)에 대한 에칭 선택비를 나타내고 있다. 실리콘 에칭의 대마스크 선택비는 1이상이면 좋기 때문에, 도 12로부터, 설정한 조건 범위 내이면 대략 충분한 대마스크 선택비가 얻어지고 있는 것을 알 수 있다. 또한, CHF3/Ar의 유량비가 크고, 또한 처리 압력이 높은 조건(도 12의 우측상부의 영역)을 선택하는 것에 의해서, 실리콘 에칭에 있어서의 대마스크 선택비를 더욱 개선할 수 있다.
도 13은 실리콘 기판(301)의 에칭레이트를 나타내고 있다. 이 도 13으로부터, 설정한 조건 범위 내에서, CHF3/Ar의 유량비가 큰 경우에는 처리 압력이 작은 쪽이 높은 에칭레이트가 얻어지고, CHF3/Ar의 유량비가 작은 경우에는 처리 압력이 큰 쪽이 높은 에칭레이트가 얻어지는 것이 표시되었다.
이상의 결과를 종합하면, 질화규소(Si3N4)막(303) 및 실리콘 기판(301)을 에칭할 때의 대마스크 선택비를 더욱 개선하고자 하는 경우에는 표 3의 조건 범위 내에서 압력을 높게 설정하고, 또한 CHF3/Ar 유량비를 높게 설정하는 것이 유효하다. 이 경우, 질화규소(Si3N4)막(303)의 에칭레이트도 높일 수 있다. 한편, 실리콘 기판(301)의 에칭레이트를 중시하는 경우에는 도 13에 나타내는 바와 같이 CHF3/Ar의 유량비가 큰 경우에는 처리 압력이 작은 쪽이 좋고, CHF3/Ar의 유량비가 작은 경우에는 처리 압력이 큰 쪽이 좋은 것을 고려하여, 에칭 도중에 CHF3의 유량 또는 처리 압력을 변화시키는 것이 바람직하다.
예를 들면, 질화규소(Si3N4)막(303)을 에칭하는 단계에서는 충분한 대마스크 선택비와 에칭레이트를 얻도록, 표 3의 조건 범위 내에서 압력 및 CHF3/Ar 유량비를 높게 설정해 두고, 오목부(305)가 실리콘 기판(301)에 도달한 후의 실리콘 에칭의 단계에서, CHF3 유량은 그대로 해서 처리 압력을 저하시키거나, 혹은 반대로 처리 압력은 그대로 하고 CHF3 유량을 저하시키는 것에 의해, 실리콘 기판(301)의 에칭레이트를 개선할 수 있다. 이들 경우, 실리콘 에칭의 대마스크 선택비는 1이상이면 좋기 때문에, 도 12의 결과로부터, 대마스크 선택비를 크게 손상시킬 우려는 없다고 생각된다.
또, 질화규소(Si3N4)막(303)을 에칭하는 단계에서, 표 3의 조건 범위 내에서 처리 압력 및 CHF3/Ar 유량비를 모두 낮게 설정하는 것도 가능하고, 이 경우에는 오목부(305)가 실리콘 기판(301)에 도달한 후의 실리콘 에칭의 단계에서 예를 들면 CHF3 유량은 그대로 하고 처리 압력을 상승시키거나, 혹은 반대로 처리 압력은 그대로 하고 CHF3유량을 증가시키는 것에 의해, 실리콘 기판(301)의 에칭레이트를 개선할 수 있다.
다음에, 표 5에 있어서의「소밀 패턴간의 측벽의 경사각도차」와 그것에 대응하는 도 14～도 17의 결과에 대해서 설명한다.
표 5의 결과는 웨이퍼 W상의 에칭 형상의 균일성을 확인하기 위해, 이하의 방법으로 디바이스에 있어서의 홈의 측벽의 경사각도차를 계측한 것이다. 측벽 경사 각도차는 도 9(b)에 나타내는 밀한 부위의 오목부(305)의 측벽의 경사각도 θ1과 소인 부위의 오목부(305)의 측벽의 경사각도 θ2를 측정하고, 그 차[(소인 부위의 측벽 경사 각도 θ2) - (밀한 부위의 측벽 경사 각도 θ1)]로부터 산출하였다.
상기 측벽 경사 각도차에 관한 결과의 표 5에 대해, 분산 분석을 실행한 것이 도 14～도 17이다. 이것에 의해서 각 프로세스 파라미터(압력, CF4유량, CHF3/Ar 유량비, O2유량)의 변동에 대한 측벽 경사 각도차의 변동경향을 알 수 있다.
더욱 구체적으로는 도 9(a)～(c)에 나타내는 바와 같이, 웨이퍼 W의 센터부와 에지부에 있어서의 패턴이 소인 부위(iso)의 측벽 경사 각도를 각 3개소 계측하고, 그 평균값을 구하였다. 마찬가지로, 웨이퍼 W의 센터부와 에지부에 있어서의 패턴이 밀한 부위(dense)의 측벽 경사 각도를 3개소 계측하고, 그 평균값을 구하였다. 그리고, 소인 부위의 측벽 경사 각도의 평균값과, 밀한 부위의 측벽 경사 각도의 평균값의 차를 구하고, 도 14～도 17의 그래프의 종축으로 하였다(단위; 도). 종축의 절대값이 작을수록, 측벽 경사 각도의 소밀차가 적은 것을 나타내고 있다.
도 14로부터, 압력에 대해서는 설정한 조건 범위 내에서 9.3～10.6㎩(70～80mTorr)가 양호하고, 압력이 그것보다 큰 경우 혹은 작은 경우에는 패턴의 소밀에 의한 측벽 경사 각도차가 확대하는 경향이 표시되었다.
도 15로부터, CHF3과 Ar의 유량비 CHF3/Ar에 대해서는 유량비가 커지면(즉, CHF3유량을 증가시키면), 패턴의 소밀에 의한 측벽 경사 각도차가 확대하는 경향이 있고, 유량비 CHF3/Ar에 의해 상기 측벽 경사 각도차를 해소하는 것이 곤란한 것이 판명되었다.
도 16으로부터, CF4유량에 대해서는 설정한 조건 범위 내에서 유량을 증가시킴에 따라, 패턴의 소밀에 의한 측벽 경사 각도차가 축소하는 경향을 확인할 수 있었다. 마찬가지로, 도 17로부터, O2유량에 대해서도 설정한 조건 범위 내에서 유량을 증가시킴에 따라, 상기 측벽 경사 각도차가 축소하는 경향을 확인할 수 있었다. 따라서, CF4유량 및/또는 O2유량을 조정하는 것에 의해서, 패턴의 소밀에 의한 측벽 경사 각도차를 제어할 수 있는 것이 판명하였다.
다음에, 표 5에 있어서의 「웨이퍼면내의 CD의 차」와 그것에 대응하는 도 18～도 21의 결과에 대해서 설명한다.
이 표 5에 나타내는 결과는 웨이퍼 W상의 에칭 형상의 균일성을 확인하기 위해, 이하의 방법으로 웨이퍼면내의 임계치수(CD; critical dimension)의 차를 계측한 것이다. CD는 도 9(b)에 나타내는 바와 같이, 산화규소(SiO2)막(302)과 질화규소(Si3N4)막(303)의 계면에 있어서, 그 폭을 계측하여 구하였다.
더욱 구체적으로는 웨이퍼 W의 센터부와 에지부에 있어서의 CD를 각 3개소 계측하고, 각각의 평균값을 구하였다. 그리고, 센터부의 CD의 평균값과, 에지부의 CD의 평균값의 차를 구한 것이 표 5에 있어서의「웨이퍼면내의 CD 차」이다. 그 표 5에 있어서의 CD차의 결과에 대해 분산분석을 실행한 것이 도 18～도 21이다. 이것에 의해서 각 프로세스 파라미터(압력, CF4유량, CHF3/Ar 유량비, O2유량)의 변동에 대한 웨이퍼면내의 CD의 차의 변동 경향을 알 수 있다. 각 그래프의 종축은 웨이퍼면내의 CD차로 하였다(단위 ㎚).
도 18 및 도 21로부터, 처리 압력 및 O2유량에 대해서는 설정한 조건 범위 내에서 큰 차이는 보이지 않았다. 도 19로부터, 유량비 CHF3/Ar에 대해서는 설정한 조건 범위 내에서 유량비가 증가할수록(즉, CHF3이 증가할 수록), CD의 차가 축소하는 경향이 확인되고, 유량비 CHF3/Ar를 조절하는 것에 의해, CD의 면내차를 제어할 수 있을 가능성이 시사되었다.
또한, 도 20으로부터, CF4유량에 대해서는 설정한 조건 범위 내에서 유량을 증가시킴에 따라, CD의 면내차가 축소하는 경향을 확인할 수 있었다. 따라서, CF4유량을 조정하는 것에 의해서, CD의 면내차를 제어할 수 있는 것이 판명되었다.
이상의 결과(도 14～도 21)를 종합하면, 패턴의 소밀에 의한 측벽 경사 각도차 및 면내위치에 있어서의 CD차를 개선하기 위해서는 CF4의 유량을 조절하는 것이 유효하고, 이 목적을 위해서는 예를 들면 CF4의 유량을 20～40㎖/min(sccm)에 설정하는 것이 바람직하다. 또한, 패턴의 소밀에 의한 측벽 경사 각도차를 개선하기 위해서는 O2의 유량을 조절하는 것도 유효하며, 이 목적을 위해서는 예를 들면 O2의 유량을 6～15㎖/min(sccm)으로 설정하는 것이 바람직하다.
이상과 같이, 본 발명의 플라즈마 에칭 방법에 의하면, 레지스트를 마스크로 해서 절연막과 실리콘층을 포함하는 적층막을 일괄하여 에칭하는 것이 가능하게 된다. 이것에 의해, 예를 들면 트랜지스터의 게이트 전극형성이나, STI에 의한 소자분리용 트렌치형성 등의 공정을 대폭 단축하는 것이 가능하게 된다.
또한, 웨이퍼 W의 면내에 있어서의 에칭 형상의 변동이나, 패턴의 소밀에 의한 에칭 형상의 변동을 억제하여, 에칭 형상의 균일성을 확보하는 것이 가능하게 된다.
따라서, 본 발명의 플라즈마 에칭 방법은 각종 반도체의 제조에 있어서 적합하게 이용할 수 있는 것이다.
이상, 본 발명의 실시형태를 설명했지만, 본 발명은 상기 실시형태에 제약되는 것은 아니며, 각종 변형이 가능하다. 예를 들면, 상기 실시형태에서는 마그네트론 RIE 플라즈마 에칭 장치의 자장형성 수단으로서 다이폴 링 자석을 이용했지만, 이것에 한정되는 것은 아니며, 자장의 형성도 필수인 것은 아니다. 또한, 본 발명의 가스종에 의해서 플라즈마를 형성할 수 있으면 장치는 불문하고, 용량 결합형이나 유도 결합형 등의 각종 플라즈마 에칭 장치를 이용할 수 있다.
본 발명은 예를 들면 트랜지스터 등의 각종 반도체 장치를 제조하는 과정에 있어서 적합하게 이용 가능하다.

Claims (16)

  1. 삭제
  2. 플라즈마 처리 장치의 처리실내에서, 실리콘을 포함하는 실리콘층과, 해당 실리콘층보다 상층에 적어도 산화규소막, 질화규소막 및 미리 패턴 형성된 레지스트막이 적층 형성된 피처리체에 대해, 플루오로카본 가스, 하이드로플루오로카본 가스, 희가스 및 O2 가스를 포함하는 처리 가스로부터 생성되는 플라즈마를 이용하고, 상기 레지스트막을 마스크로 해서 상기 질화규소막, 상기 산화규소막 및 상기 실리콘층을 일괄하여 에칭하는 것을 특징으로 하는
    플라즈마 에칭 방법.
  3. 제 2 항에 있어서,
    상기 플루오로카본 가스가 CF4 가스, C2F6 가스, C3F8 가스 또는 C4F8 가스인
    플라즈마 에칭 방법.
  4. 제 2 항에 있어서,
    상기 하이드로플루오로카본 가스가 CHF3 가스, CH2F2 가스 또는 CH3F 가스인
    플라즈마 에칭 방법.
  5. 제 2 항에 있어서,
    상기 플루오로카본 가스의 유량이 10～50㎖/min인
    플라즈마 에칭 방법.
  6. 제 2 항에 있어서,
    상기 O2 가스의 유량이 1～30㎖/min인
    플라즈마 에칭 방법.
  7. 제 2 항에 있어서,
    상기 하이드로플루오로카본 가스와 상기 희가스의 유량비(하이드로플루오로카본 가스 유량/희가스 유량)가 0.019～0.173인
    플라즈마 에칭 방법.
  8. 제 2 항에 있어서,
    처리 압력이 8～12㎩인
    플라즈마 에칭 방법.
  9. 제 2 항에 있어서,
    상기 플루오로카본 가스 또는 O2 가스의 유량에 의해, 상기 패턴이 소(疏)인(성긴) 부위와 밀(密)한(빽빽한) 부위에 있어서의 에칭 후의 임계 치수를 제어하는
    플라즈마 에칭 방법.
  10. 제 2 항에 있어서,
    상기 플루오로카본 가스의 유량에 의해, 피처리체의 면내에 있어서의 에칭 후의 임계 치수를 제어하는
    플라즈마 에칭 방법.
  11. 제 2 항에 있어서,
    상기 질화규소막을 에칭할 때의 처리 압력에 대해, 상기 실리콘층을 에칭할 때의 처리 압력을 저하시키는
    플라즈마 에칭 방법.
  12. 제 2 항에 있어서,
    상기 질화규소막을 에칭할 때의 상기 하이드로플루오로카본 가스의 유량에 대해, 상기 실리콘층을 에칭할 때의 상기 하이드로플루오로카본 가스의 유량을 저하시키는
    플라즈마 에칭 방법.
  13. 제 2 항에 있어서,
    상기 실리콘층은 다결정 실리콘 또는 단결정 실리콘을 포함하는
    플라즈마 에칭 방법.
  14. 삭제
  15. 컴퓨터상에서 동작하는 제어 프로그램이 기억된 컴퓨터 판독 가능한 기억 매체로서,
    상기 제어 프로그램은 실행시에, 제 2 항에 기재된 플라즈마 에칭 방법이 실행되도록 상기 플라즈마 처리 장치를 제어하는 것인
    컴퓨터 판독 가능한 기억 매체.
  16. 피처리체에 대해 플라즈마 에칭 처리를 실행하기 위한 처리실과,
    상기 처리실내에서 피처리체를 탑재하는 지지체와,
    상기 처리실내를 감압하기 위한 배기 수단과,
    상기 처리실내에 처리 가스를 공급하기 위한 가스 공급 수단과,
    상기 처리실내에서 제 2 항에 기재된 플라즈마 에칭 방법이 실행되도록 제어하는 제어부를 구비한
    플라즈마 처리 장치.
KR1020070031128A 2007-03-29 2007-03-29 플라즈마 에칭 방법, 플라즈마 처리 장치 및 컴퓨터 판독 가능한 기억 매체 KR101139189B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070031128A KR101139189B1 (ko) 2007-03-29 2007-03-29 플라즈마 에칭 방법, 플라즈마 처리 장치 및 컴퓨터 판독 가능한 기억 매체

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070031128A KR101139189B1 (ko) 2007-03-29 2007-03-29 플라즈마 에칭 방법, 플라즈마 처리 장치 및 컴퓨터 판독 가능한 기억 매체

Publications (2)

Publication Number Publication Date
KR20080088295A KR20080088295A (ko) 2008-10-02
KR101139189B1 true KR101139189B1 (ko) 2012-04-26

Family

ID=40150596

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070031128A KR101139189B1 (ko) 2007-03-29 2007-03-29 플라즈마 에칭 방법, 플라즈마 처리 장치 및 컴퓨터 판독 가능한 기억 매체

Country Status (1)

Country Link
KR (1) KR101139189B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020017182A (ko) * 2000-08-29 2002-03-07 윤종용 옥타플루오로부텐으로 이루어지는 식각 가스를 이용한반도체 소자의 제조방법
KR20040098845A (ko) * 2003-05-16 2004-11-26 어댑티브프라즈마테크놀로지 주식회사 유도 결합 플라즈마 장치를 사용하여 높은 포토레지스트선택비를 구현할 수 있는 식각 방법
KR20060063736A (ko) * 2004-12-07 2006-06-12 동경 엘렉트론 주식회사 플라즈마 에칭방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020017182A (ko) * 2000-08-29 2002-03-07 윤종용 옥타플루오로부텐으로 이루어지는 식각 가스를 이용한반도체 소자의 제조방법
KR20040098845A (ko) * 2003-05-16 2004-11-26 어댑티브프라즈마테크놀로지 주식회사 유도 결합 플라즈마 장치를 사용하여 높은 포토레지스트선택비를 구현할 수 있는 식각 방법
KR20060063736A (ko) * 2004-12-07 2006-06-12 동경 엘렉트론 주식회사 플라즈마 에칭방법

Also Published As

Publication number Publication date
KR20080088295A (ko) 2008-10-02

Similar Documents

Publication Publication Date Title
TWI401741B (zh) Plasma etching method
US7364956B2 (en) Method for manufacturing semiconductor devices
US8808562B2 (en) Dry metal etching method
US20060043066A1 (en) Processes for pre-tapering silicon or silicon-germanium prior to etching shallow trenches
KR101772701B1 (ko) 플라즈마 에칭 방법, 플라즈마 에칭 장치 및 컴퓨터 기억 매체
KR20160102356A (ko) 10ｎｍ 이하의 패터닝을 달성하기 위한 물질 처리
US20150126033A1 (en) Method for deep silicon etching using gas pulsing
JP2005508078A (ja) 高アスペクト比形態のエッチング方法
US7794617B2 (en) Plasma etching method, plasma processing apparatus, control program and computer readable storage medium
KR20130102504A (ko) 저 유전상수 손상을 감소시키도록 노출된 저 유전상수 표면에 ＳｉＯＣｌ-함유 층을 형성하는 방법
KR102280572B1 (ko) 플라즈마 처리 방법
US11319630B2 (en) Deposition apparatus and deposition method
JP2003023000A (ja) 半導体装置の製造方法
KR20150016498A (ko) 플라즈마 에칭 방법
US7667281B2 (en) Method for hard mask CD trim
US6972264B2 (en) Method and apparatus for etching Si
JP2007158250A (ja) プラズマエッチング方法
KR100893959B1 (ko) 처리 방법 및 플라즈마 에칭 방법
KR20100004891A (ko) 플라즈마 에칭 방법, 제어 프로그램 및 컴퓨터 기억 매체
JP4653603B2 (ja) プラズマエッチング方法
JP7054759B2 (ja) プラズマ処理方法
US20100248487A1 (en) Method and apparatus for elimination of micro-trenching during etching of a hardmask layer
KR102424479B1 (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치
JP2021028968A (ja) 基板および基板処理方法
KR101139189B1 (ko) 플라즈마 에칭 방법, 플라즈마 처리 장치 및 컴퓨터 판독 가능한 기억 매체

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170322

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180329

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190328

Year of fee payment: 8