KR101136298B1 - 액정 표시 장치 및 그 제조 방법 - Google Patents
액정 표시 장치 및 그 제조 방법 Download PDFInfo
- Publication number
- KR101136298B1 KR101136298B1 KR1020050039950A KR20050039950A KR101136298B1 KR 101136298 B1 KR101136298 B1 KR 101136298B1 KR 1020050039950 A KR1020050039950 A KR 1020050039950A KR 20050039950 A KR20050039950 A KR 20050039950A KR 101136298 B1 KR101136298 B1 KR 101136298B1
- Authority
- KR
- South Korea
- Prior art keywords
- source
- drain
- electrode
- lines
- thin film
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 title claims description 12
- 239000010409 thin film Substances 0.000 claims abstract description 46
- 239000010410 layer Substances 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 24
- 239000010408 film Substances 0.000 claims description 19
- 239000011229 interlayer Substances 0.000 claims description 12
- 239000011159 matrix material Substances 0.000 claims description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 15
- 239000004065 semiconductor Substances 0.000 abstract description 7
- 239000013081 microcrystal Substances 0.000 abstract description 4
- BQENMISTWGTJIJ-UHFFFAOYSA-N 2,3,3',4,5-pentachlorobiphenyl Chemical compound ClC1=CC=CC(C=2C(=C(Cl)C(Cl)=C(Cl)C=2)Cl)=C1 BQENMISTWGTJIJ-UHFFFAOYSA-N 0.000 description 5
- MTCPZNVSDFCBBE-UHFFFAOYSA-N 1,3,5-trichloro-2-(2,6-dichlorophenyl)benzene Chemical compound ClC1=CC(Cl)=CC(Cl)=C1C1=C(Cl)C=CC=C1Cl MTCPZNVSDFCBBE-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910008045 Si-Si Inorganic materials 0.000 description 1
- 229910006411 Si—Si Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/441—Interconnections, e.g. scanning lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명은 액정 표시 장치에 관한 것으로, 채널폭을 극대화한 박막 트랜지스터를 가지는 액정 표시 장치 및 그 제조 방법(Liquid Crystal Display and the fabrication method thereof)에 관한 것이다.
본 발명에 따르면, 액정 패널 내부의 구동 회로에서 극대화된 채널폭을 가지는 메쉬(mesh) 형태의 박막 트랜지스터를 사용함으로써 화면 비표시 영역인 베젤(bezel) 영역이 줄어들어 콤팩트(compact)해지고, 구동회로부의 거대 채널 박막 트랜지스터의 면적 이용률이 극대화됨으로써 소자의 이동도가 개선되는 효과가 있다.
또한, 본 발명은 채널폭을 극대화시킨 메쉬 형태의 박막 트랜지스터를 사용함으로써 소자의 이동도가 현저히 낮은 비정질 실리콘(a-Si), 마이크로크리스탈(microcrystal), 유기 반도체 박막 트랜지스터 등에도 구동 회로를 액정 패널 내부에 내장시킬 수 있어 제조 수율이 향상되고 제조가 간편해지는 장점이 있다.
소스 전극, 드레인 전극, 채널폭
Description
도 1은 종래 액정 패널을 개략적으로 보여주는 평면도.
도 2는 액정 패널의 구동 회로부를 개략적으로 보여주는 평면도.
도 3은 본 발명의 제 1 실시예로서, 액정 표시 장치의 구동회로부 박막 트랜지스터를 보여주는 평면도.
도 4는 A-A'로 절단하여 보여주는 단면도.
도 5는 도 2의 채널폭 및 채널 형성시 전류의 이동 양상을 형상화시킨 개략적인 도면.
도 6은 본 발명의 제 2 실시예로서, 액정 표시 장치의 구동회로부 박막 트랜지스터를 보여주는 평면도.
도 7은 B-B'로 절단하여 보여주는 단면도.
본 발명은 액정 표시 장치에 관한 것으로, 채널폭을 극대화한 박막 트랜지스터를 가지는 액정 표시 장치 및 그 제조 방법(Liquid Crystal Display Panel and the fabrication method thereof)에 관한 것이다.
최근에 액정 표시 장치(Liquid Crystal Display device ; LCD)는 소비전력이 낮고, 휴대성이 양호한 기술 집약적이며 부가가치가 높은 차세대 첨단 디스플레이(display) 소자로 각광받고 있다.
상기 액정 표시 장치는 박막 트랜지스터(Thin Film Transistor ; TFT)를 포함하는 어레이 기판과 컬러 필터(color filter) 기판 사이에 액정을 주입하여, 이 액정의 이방성에 따른 빛의 굴절률 차이를 이용해 영상 효과를 얻는 비발광 소자에 의한 화상표시장치를 뜻한다.
현재에는, 상기 박막 트랜지스터와 화소 전극이 행렬방식으로 배열된 능동행렬 액정 표시 장치(AM-LCD ; Active Matrix Liquid Crystal Display device)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.
상기 박막 트랜지스터 소자로는 수소화된 비정질 실리콘(amorphous-Silicon:H ; 이하 비정질 실리콘(a-Si)이라 약칭함)이 주로 이용되는데, 이는 저온 공정이 가능하여 저가의 절연기판을 사용할 수 있기 때문이다.
그러나, 수소화된 비정질 실리콘은 원자 배열이 무질서하기 때문에 약한 결합(weak Si-Si bond) 및 댕글링 본드(dangling bond)가 존재하여 빛 조사나 전기장 인가시 준 안정상태로 변화되어 박막 트랜지스터 소자로 활용시 안정성이 문제로 대두되고 있다. 특히 비정질 실리콘은 빛조사에 의해 특성이 저하되는 문제점이 있고, 표시화소 구동 소자의 전기적 특성(낮은 전계효과 이동도 : 0.1～1.0㎠/V?s)과 신뢰성 저하로 인해 구동 회로에 쓰기 어렵다.
그러나, 다결정 실리콘은 비정질 실리콘에 비하여 전계효과 이동도가 크기 때문에 기판 위에 구동 회로를 만들 수 있어, 이 다결정 실리콘으로 기판에 직접 구동 회로를 만들면 구동 IC(intergrated circuit) 비용도 줄일 수 있고 실장도 간단해진다.
이와 같은 액정 표시 장치는 데이터 배선들과 게이트 배선들에 접속되어 각각 데이터 신호와 스캔 신호를 데이터 배선들과 게이트 배선들에 공급하기 위한 다수의 구동 IC가 필요하게 된다.
이와 같은 구동 IC들은 인쇄 회로 기판(printed circuit board;PCB)와 액정 패널 사이에 설치되어 상기 인쇄 회로 기판으로부터 공급되는 신호를 액정 패널의 데이터 배선들과 게이트 배선들에 공급하게 된다.
도 1은 종래 액정 패널을 개략적으로 보여주는 평면도이다.
여기서, 상기 구동 IC(108, 112)들은 TAB(tape automated bonding) 방식으로 실장되어 있다.
상기 TAB 방식은 도 1에 도시된 바와 같이, 게이트 드라이버 IC(112) 및 데이터 드라이버 IC(108)를 각각 게이트 TCP(tape carrier package)(114) 및 데이터 TCP(110) 상에 실장하여 형성한다.
상기 게이트 TCP(114)는 게이트 PCB(104)와 액정 패널(102)의 유리 기판 사이에 데이터 TCP(110)는 데이터 PCB(106)와 액정 패널(102)의 유리 기판의 사이에 접속된다.
상기 데이터 PCB(106)는 데이터 드라이버 IC(108)들이 필요로 하는 비디오 데이터 및 각종 제어 신호들은 데이터 PCB(106)의 신호 패드(118)를 통해 외부로부터 입력되는 비디오 데이터 및 동기신호들에 의해 생선된다.
이러한 데이터 PCB(106)는 FPC(116)에 의하여 게이트 PCB(104)와 전기적으로 접속되게 된다.
상기 게이트 PCB(104)는 게이트 드라이버 IC(112)들이 필요로 하는 각종 제어신호들을 공급하는 게이트 회로부(도시되지 않음)와 게이트 회로부의 동작을 제어하기 위한 게이트 제어부(도시되지 않음)를 포함하고 있다.
상기 게이트 PCB(104)에는 데이터 PCB(106) 및 FPC(116)를 경유하여 외부로부터 동기 신호들이 입력된다.
이와 같이, 종래 액정 표시 장치는 상기 게이트 드라이버 IC 및 데이터 드라이버 IC에 대해 각각 게이트 PCB, 데이터 PCB를 구비하였으나, 점차 미세 실장 기술이 발전함에 따라 소형화 제품에 대한 연구가 활발해지고 있다.
그러나, 종래의 액정 표시 장치는 비정질 실리콘을 반도체층으로 사용하여 소자의 이동도가 낮아 구동 IC들을 유리 기판 상에 내장할 수 없는 문제점이 있었다.
따라서, 상기 게이트 드라이버 IC와 데이터 드라이버 IC를 따로 구입하여 부착하여야 하고, 이를 제어하기 위한 각각의 게이트 PCB, 데이터 PCB가 반드시 사용되어야 하므로 부품수가 증가하고, 원가가 상승하는 문제가 있다.
이와 같이, 상기 TCP는 다수의 회로부가 PCB(Printed Circuit Board) 기판과 액정패널 사이에 부착되어, 상기 PCB 기판으로부터 입력되는 신호를 받아 상기 액 정패널에 전달하게 된다. 그런데 이러한 구성은 구동 IC의 실장비용이 원가의 많은 부분을 차지하고 있으며, 액정패널의 해상도가 높아지면서 박막 트랜지스터 기판의 게이트 배선 및 데이터 배선을 상기 TCP와 연결하는 기판 외부의 패드 피치(Pitch)가 짧아져 TCP 본딩 자체가 어려워지고 있다.
따라서, 구동 소자를 포함하는 구동 회로부를 액정 패널 내부에 실장시키는 기술이 점차 개발되고 있다.
그런데, 상기 구동회로부는 다수의 박막 트랜지스터를 포함하고 있으며, 상기 박막 트랜지스터는 소자의 전하 이동도가 좋아야 하고, 전류 구동 능력이 좋아야 하며, 이를 위하여 박막 트랜지스터의 채널폭을 매우 넓게 설계해야 한다.
그런데, 이와 같이 상기 구동회로부의 박막 트랜지스터의 채널 폭을 극대화시킬 경우 화면 외곽의 베젤 영역(bezel area) 사이즈가 커지므로 동일한 화면 크기에 대해 액정 패널의 크기가 커지는 문제점이 있다.
본 발명은 액정 표시 장치에서 화면 외곽의 베젤 영역에 내장되는 구동 회로부의 박막 트랜지스터를 메쉬(mesh) 구조로 형성하여 채널폭을 극대화시키는 액정 표시 장치 및 그 제조 방법을 제공하는 데 목적이 있다.
상기한 목적을 달성하기 위하여 본 발명에 따른 액정 표시 장치는, 기판 상에 복수개의 신호선과 복수개의 주사선이 교차하여 복수개의 화소부 박막 트랜지스터가 매트릭스 형상으로 형성된 화면 표시부와, 상기 복수개의 신호선과 복수개의 주사선에 신호를 입력하는 회로부 박막 트랜지스터가 포함된 구동회로가 형성된 화면 비표시부로 이루어진 액정 표시 장치에 있어서, 상기 회로부 박막 트랜지스터는, 기판 상에 형성된 게이트 전극과; 상기 게이트 전극 상에 형성된 게이트 절연막과; 상기 게이트 절연막 상에 형성된 액티브층과; 상기 액티브층 상에 서로 교번하여 형성된 섬(island) 형태의 복수의 소스 전극 및 드레인 전극과; 상기 소스 전극 및 드레인 전극 상에서 소정 노출시키는 소스 및 드레인 콘택홀을 포함하는 층간 절연막과; 상기 소스 콘택홀을 통해 상기 소스 전극과 접촉하며 연결된 제 1 ~ 제 M 소스 라인과; 상기 제 1 ~ 제 M 소스 라인과 교차하고, 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하며 연결된 제 1 ~ 제 N 드레인 라인;을 포함하여 이루어지는 것을 특징으로 한다.
상기 제 1 ~ M 소스 라인과 상기 제 1 ~ N 드레인 라인은 투명한 도전성 전극으로 이루어지는 것을 특징으로 한다.
상기 소스 전극 및 드레인 전극은 수평 방향 또는 수직 방향으로 교번하여 형성된 것을 특징으로 한다.
상기 소스 라인과 드레인 라인은 소스 전극 및 드레인 전극의 배열 방향에 대해서 대각선 방향으로 형성된 것을 특징으로 한다.
상기 섬 형태의 소스 전극 및 드레인 전극은 이웃하는 드레인 전극 및 소스 전극과 채널을 형성하는 것을 특징으로 한다.
상기 게이트 전극은 복수 개의 게이트 홀을 포함하는 것을 특징으로 한다.
상기 게이트 홀은 상기 소스 전극 및 드레인 전극과 대응되는 위치에 형성된 것을 특징으로 한다.
또한, 상기한 목적을 달성하기 위하여 본 발명에 따른 액정 표시 장치의 제조 방법은, 기판 상에 복수개의 신호선과 복수개의 주사선이 교차하여 복수개의 화소부 박막 트랜지스터가 매트릭스 형상으로 형성된 화면 표시부와, 상기 복수개의 신호선과 복수개의 주사선에 신호를 입력하는 회로부 박막 트랜지스터가 포함된 구동회로가 형성된 화면 비표시부로 이루어지는 액정 표시 장치를 제조하는 방법에 있어서, 상기 회로부 박막 트랜지스터는 상기 기판 상에 게이트 전극을 형성하는 단계와; 상기 게이트 전극 상에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상에 액티브층을 형성하는 단계와; 상기 액티브층 상에 서로 교번하는 섬(island) 형태의 복수의 소스 전극 및 드레인 전극을 형성하는 단계와; 상기 소스 전극 및 드레인 전극 상에서 소정 노출시키는 소스 및 드레인 콘택홀을 포함하는 층간 절연막을 형성하는 단계와; 상기 소스 콘택홀을 통해 상기 소스 전극과 접촉하며 연결된 제 1 ~ 제 M 소스 라인과, 상기 제 1 ~ 제 M 소스 라인과 교차하고 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하며 연결된 제 1 ~ 제 N 드레인 라인을 형성하는 단계;를 포함하여 이루어지는 것을 특징으로 한다.
상기 제 1 ~ M 소스 라인과 상기 제 1 ~ N 드레인 라인은 투명한 도전성 전극으로 이루어지는 것을 특징으로 한다.
상기 소스 라인과 드레인 라인은 소스 전극 및 드레인 전극의 배열 방향에 대해서 대각선 방향으로 형성되는 것을 특징으로 한다.
상기 기판 상에 게이트 전극을 형성하는 단계에 있어서, 상기 게이트 전극에 복수의 게이트 홀을 형성하는 것을 특징으로 한다.
상기 게이트 홀은 상기 소스 전극 및 드레인 전극과 대응되는 위치에 형성되는 것을 특징으로 한다.
이하, 첨부한 도면을 참조로 하여 본 발명에 따른 액정 패널 및 그 제조 방법을 제공하는 데 목적이 있다.
도 2는 본 발명에 따른 액정 표시 장치의 구동 회로부 일부를 보여주는 개략적인 평면도이다.
도 2의 (a)는 일반적인 구동 회로부의 박막 트랜지스터를 개략적으로 보여주는 부분 평면도이며, 소스 전극(210)과 드레인 전극(220)이 지그재그(zigzag) 형태로 이루어져 있으며, 박막 트랜지스터의 채널폭이 24,000㎛로서 가로 1750㎛, 세로180㎛, 면적 315,000㎛2이다.
한편, 도 2의 (b)에 도시된 바와 같이, 본 발명에 따른 액정 패널 내부에 형성된 구동 회로부는 게이트 전극(201)과, 상기 게이트 전극(201) 상에 형성된 게이트 절연막과, 상기 게이트 절연막 상에 형성된 액티브층(205)과, 상기 게이트 전극(201) 상부에 서로 교번하며 섬(island) 형태로 형성된 복수의 드레인 전극(220) 및 소스 전극(210)과, 상기 대각선 방향으로 형성된 드레인 전극(220)들을 전기적으로 연결시키는 제 N 드레인 라인(221)과, 상기 대각선 방향으로 형성된 소스 전극들을 전기적으로 연결시키며 상기 제 N 드레인 라인들과 엇갈린 제 M 소스 라인(211)들을 포함하여 이루어진다.
이때, 상기 소스 및 드레인 전극(210, 220) 상에는 상기 소스 및 드레인 전극(210, 220)을 소정 노출시키는 소스 콘택홀 및 드레인 콘택홀을 형성한 층간 절연막이 형성되어 있다.
그리고, 상기 제 M 소스 라인(211)은 제 1 ~ M 소스 라인들로 이루어지며, 상기 제 M 소스 라인(211)들은 하나로 연결되어 소스 신호가 입력되며, 상기 소스 신호는 상기 제 M 소스 라인(211)들과 접촉된 섬 형태의 소스 전극으로 전달된다.
또한, 상기 제 N 드레인 라인(221)은 제 1 ~ N 드레인 라인들로 이루어지며, 상기 제 N 드레인 라인(221)들은 하나로 연결되어 드레인 신호가 입력되며, 상기 드레인 신호는 상기 제 N 드레인 라인(221)들과 접촉된 섬 형태의 드레인 전극(220)으로 전달된다.
이때, 앞서 언급한 바와 같이, 상기 소스 전극(210)과 드레인 전극(220)은 섬 형태로 이루어지며 서로 엇갈려 구성된다.
따라서, 상기 제 M 소스 라인(211)들과 제 N 드레인 라인(221)들은 각각 소스 전극(210) 및 드레인 전극(220)에 접촉하기 위하여 대각선 방향으로 형성된다.
이때, 도 2의 (a)에 도시된 구동 회로부와 비교하여 동일 면적에 레이아웃(layout)설계를 하여 실행한 결과, 채널폭이 약 30,700㎛ 확보할 수 있어 28%의 채널폭 향상을 기대할 수 있다.
도 2의 (c)에 도시된 본 발명에 따른 구동 회로부는 도 2의 (b)에 도시된 구동회로부와 동일한 메쉬(mesh) 형태의 박막 트랜지스터로 구성되는데, 도 2의 (a)에 도시된 구동 회로부의 박막 트랜지스터 채널폭인 24,000㎛을 얻기 위해 요구되 는 면적은 세로폭 180㎛, 가로폭 1,360㎛으로 구성이 가능하므로 390㎛의 가로폭 감소 효과가 있어 면적이 244,880㎛2으로 감소되어 약 29%의 면적 감소를 이룰 수 있다.
도 3은 본 발명의 제 1 실시예로서, 액정 표시 장치의 구동회로부 박막 트랜지스터를 보여주는 평면도이고, 도 4는 A-A'로 절단하여 보여주는 단면도이다. 또한 도 5는 도 3의 채널폭 및 채널 형성시 전류의 이동 양상을 형상화시킨 개략적인 도면이다.
도 3 및 도 4에 도시된 바와 같이, 본 발명에 따른 액정 표시 장치의 구동 회로부의 박막 트랜지스터는 기판(300) 상에 형성된 게이트 라인(도시되지 않음)에 접속된 게이트 전극(301)과, 상기 게이트 전극(301) 상에 형성된 게이트 절연막(303)과, 상기 게이트 절연막(303) 상에서 상기 게이트 전극(301) 위치에 형성된 반도체 액티브층(305)과, 상기 액티브층(305) 상에 형성된 섬(island) 형태로 엇갈려 형성된 복수의 소스 전극(310) 및 드레인 전극(320)과, 상기 복수의 소스 전극(310)과 드레인 전극(320)을 소정 노출시키는 복수의 소스 콘택홀(312) 및 드레인 콘택홀(322)을 포함한 층간 절연막(308)과, 상기 층간 절연막(308) 상에서 상기 소스 콘택홀(312)을 통해 복수의 소스 전극(310)과 접촉하는 제 1 ~ M 소스 라인(311)과, 상기 층간 절연막(308) 상에서 상기 드레인 콘택홀(322)을 통해 복수의 드레인 전극(320)과 접촉하는 제 1 ~ N 드레인 라인(321)을 포함하여 이루어진다.
이때, 상기 제 1 ~ M 소스 라인(311)들은 서로 연결되어 소스 신호가 입력되 며, 상기 제 1 ~ N 드레인 라인(321)들은 서로 연결되어 드레인 신호가 입력된다.
이때, 상기 소스 전극(310) 및 드레인 전극(320)은 섬(island) 형태로서 게이트 전극(301) 상에 복수 개가 형성되며, 상기 소스 전극(310) 및 드레인 전극(320)은 수직 방향과 수평 방향에서 서로 교번하여 형성된다.
따라서, 상기 소스 전극(310) 및 드레인 전극(320)은 각각 대각선 방향으로 동일한 전극이 형성되게 된다.
그러므로, 상기 소스 전극(310)들을 전기적으로 연결시키는 제 1 ~ M 소스 라인(311)들은 대각선으로 형성되어 상기 소스 콘택홀(312)을 통해 상기 소스 전극(310)들과 접촉하며 연결된다.
그리고, 상기 드레인 전극(320)들을 전기적으로 연결시키는 제 1 ~ N 드레인 라인(321)들은 상기 제 1 ~ M 소스 라인(311)들과 엇갈려 교차하며 상기 드레인 콘택홀(322)을 통해 상기 드레인 전극(320)들과 접촉하여 연결된다.
도 5에 도시된 바와 같이, 섬(island) 형태의 복수의 소스 전극(310) 및 드레인 전극(320)은 서로 소정 간격 이격하여 수직 방향과 수평 방향으로 교번하며 형성되어 있다.
상기와 같이, 게이트 전극(301), 액티브층(305), 소스 및 드레인 전극(310, 320)만 나타낸 경우에, 소스 전극(310)과 드레인 전극(320) 사이의 채널 형성시 채널 폭은 W1, W2, W3, W4....와 같다.
즉, 상기 채널 폭은 섬 형태의 소스 전극(310) 또는 드레인 전극(320)의 사방으로 형성되므로 채널폭은 극대화되게 된다.
따라서, 본 발명은 소자의 이동도가 현저히 낮은 비정질 실리콘(a-Si), 마이크로크리스탈(microcrystal), 유기 반도체 박막 트랜지스터 등을 이용하여 회로를 구성할 경우 본 발명에 따른 극대화된 채널폭을 가지는 메쉬(mesh) 형태의 박막 트랜지스터를 구동 회로부에 사용함으로써 화면 비표시 영역인 베젤(bezel) 영역이 줄어들어 콤팩트(compact)해지는 장점이 있다.
이와 같이, 구동 회로가 내장되는 액정 패널 제작시에 패널 내의 회로 점유 면적이 최소화된다.
도 6은 본 발명의 제 2 실시예로서, 액정 표시 장치의 구동회로부 박막 트랜지스터를 보여주는 평면도이고, 도 7은 B-B'로 절단하여 보여주는 단면도이고, 도 8은 도 6 및 도 7에서의 게이트 전극만을 보여주는 평면도이다.
도 6, 도 7 및 도 8에 도시된 바와 같이, 본 발명에 따른 액정 표시 장치의 구동 회로부의 박막 트랜지스터는 기판(400) 상에 형성된 게이트 라인(도시되지 않음)에 접속되며 복수의 게이트 홀(gate hole)을 포함하는 게이트 전극(401)과, 상기 게이트 전극(401) 상에 형성된 게이트 절연막(403)과, 상기 게이트 절연막(403) 상에서 상기 게이트 전극(401) 위치에 형성된 반도체 액티브층(405)과, 상기 액티브층(405) 상에 형성된 섬(island) 형태로 엇갈려 형성된 복수의 소스 전극(410) 및 드레인 전극(420)과, 상기 복수의 소스 전극(410)과 드레인 전극(420)을 소정 노출시키는 복수의 소스 콘택홀(412) 및 드레인 콘택홀(422)을 포함한 층간 절연막(408)과, 상기 층간 절연막(408) 상에서 상기 소스 콘택홀(412)을 통해 복수의 소스 전극(410)과 접촉하는 제 1 ~ M 소스 라인(411)과, 상기 층간 절연막(408) 상에 서 상기 드레인 콘택홀(422)을 통해 복수의 드레인 전극(420)과 접촉하는 제 1 ~ N 드레인 라인(421)을 포함하여 이루어진다.
이때, 상기 게이트 홀(444)은 상기 소스 전극(410) 및 드레인 전극(420)과 오버랩되어 대응되는 위치에 형성한다. 이는 상기 소스 전극(410)과 게이트 전극(401) 사이의 캐패시턴스(Cgs)와 상기 드레인 전극(420)과 게이트 전극(401) 사이의 캐패시턴스(Cds)를 감소시켜 기생 용량을 저감시키기 위한 것이다.
그리고, 상기 제 1 ~ M 소스 라인(411)들은 서로 연결되어 소스 신호가 입력되며, 상기 제 1 ~ N 드레인 라인(421)들은 서로 연결되어 드레인 신호가 입력된다.
이때, 상기 소스 전극(410) 및 드레인 전극(420)은 섬(island) 형태로서 게이트 전극 상에 복수 개가 형성되며, 상기 소스 전극 및 드레인 전극은 수직 방향과 수평 방향에서 서로 교번하여 형성된다.
따라서, 상기 소스 전극(410) 및 드레인 전극(420)은 각각 대각선 방향으로 동일한 전극이 형성되게 된다.
그러므로, 상기 소스 전극(410)들을 전기적으로 연결시키는 제 1 ~ M 소스 라인(411)들은 대각선으로 형성되어 상기 소스 콘택홀(421)을 통해 상기 소스 전극(410)들과 접촉하며 연결된다.
그리고, 상기 드레인 전극(420)들을 전기적으로 연결시키는 제 1 ~ N 드레인 라인(421)들은 상기 제 1 ~ M 소스 라인(411)들과 엇갈려 교차하며 상기 드레인 콘택홀(422)을 통해 상기 드레인 전극(420)들과 접촉하여 연결된다.
상기와 같이, 섬(island) 형태의 복수의 소스 전극 및 드레인 전극은 서로 소정 간격 이격하여 수직 방향과 수평 방향으로 교번하며 형성될 경우 채널 폭은 섬 형태의 소스 전극 또는 드레인 전극의 사방으로 형성되므로 극대화되게 된다.
따라서, 본 발명은 소자의 이동도가 현저히 낮은 비정질 실리콘(a-Si), 마이크로크리스탈(microcrystal), 유기 반도체 박막 트랜지스터 등을 이용하여 회로를 구성할 경우 본 발명에 따른 극대화된 채널폭을 가지는 메쉬(mesh) 형태의 박막 트랜지스터를 구동 회로부에 사용함으로써 화면 비표시 영역인 베젤(bezel) 영역이 줄어들어 콤팩트(compact)해지는 장점이 있다.
이와 같이, 구동 회로가 내장되는 액정 패널 제작시에 패널 내의 회로 점유 면적이 최소화된다,
이상 전술한 바와 같이, 본 발명에 따른 액정 패널 및 그 제조 방법은 상기 실시예에 한정되지 않고 다양한 구조에 적용될 수 있으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명은 액정 패널 내부의 구동 회로에서 극대화된 채널폭을 가지는 메쉬(mesh) 형태의 박막 트랜지스터를 사용함으로써 화면 비표시 영역인 베젤(bezel) 영역이 줄어들어 콤팩트(compact)해지는 효과가 있다.
또한, 본 발명은 구동회로부의 거대 채널 박막 트랜지스터의 면적 이용률이 극대화됨으로써 소자의 이동도가 개선되는 효과가 있다.
또한, 본 발명은 채널폭을 극대화시킨 메쉬 형태의 박막 트랜지스터를 사용함으로써 소자의 이동도가 현저히 낮은 비정질 실리콘(a-Si), 마이크로크리스탈(microcrystal), 유기 반도체 박막 트랜지스터 등에도 구동 회로를 액정 패널 내부에 내장시킬 수 있어 제조 수율이 향상되고 제조가 간편해지는 효과가 있다.
Claims (12)
- 기판 상에 복수개의 신호선과 복수개의 주사선이 교차하여 복수개의 화소부 박막 트랜지스터가 매트릭스 형상으로 형성된 화면 표시부와, 상기 복수개의 신호선과 복수개의 주사선에 신호를 입력하는 회로부 박막 트랜지스터가 포함된 구동회로가 형성된 화면 비표시부로 이루어진 액정 표시 장치에 있어서,상기 회로부 박막 트랜지스터는, 기판 상에 형성된 단일한 게이트 전극과;상기 단일한 게이트 전극 상에 형성된 게이트 절연막과;상기 게이트 절연막 상에 형성된 단일한 액티브층과;상기 단일한 액티브층 상에 서로 교번하여 형성된 섬(island) 형태의 복수의 소스 전극 및 드레인 전극과;상기 소스 전극 및 드레인 전극이 노출되도록 소스 및 드레인 콘택홀이 형성된 층간 절연막과;상기 소스 콘택홀을 통해 상기 소스 전극과 접촉하며 연결된 제 1 ~ 제 M 소스 라인과;상기 제 1 ~ 제 M 소스 라인과 교차하고, 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하며 연결된 제 1 ~ 제 N 드레인 라인;을 포함하고,상기 복수의 소스 및 드레인 전극들은 섬 형태로 단일한 액티브층 상에 수평 방향 또는 수직 방향으로 교번하여 형성되고, 상기 소스 전극들을 연결하는 제 1 ~제 M 소스 라인들과 상기 드레인 전극들을 연결하는 제1 ~제 N 드레인 라인들은 상기 단일한 액티브층 상에 대각선 방향으로 서로 교대로 배치되는 것을 특징으로 하는 액정 표시 장치.
- 제 1항에 있어서,상기 제 1 ~ M 소스 라인과 상기 제 1 ~ N 드레인 라인은 투명한 도전성 전극으로 이루어지는 것을 특징으로 하는 액정 표시 장치.
- 삭제
- 삭제
- 제 1항에 있어서,상기 섬 형태의 소스 전극 및 드레인 전극들은 이웃하는 드레인 전극 및 소스 전극들과 채널을 형성하는 것을 특징으로 하는 액정 표시 장치.
- 제 1항에 있어서,상기 단일한 게이트 전극은 복수 개의 게이트 홀을 포함하는 것을 특징으로 하는 액정 표시 장치.
- 제 6항에 있어서,상기 게이트 홀은 상기 소스 전극 및 드레인 전극과 대응되는 위치에 형성된 것을 특징으로 하는 액정 표시 장치.
- 기판 상에 복수개의 신호선과 복수개의 주사선이 교차하여 복수개의 화소부 박막 트랜지스터가 매트릭스 형상으로 형성된 화면 표시부와, 상기 복수개의 신호선과 복수개의 주사선에 신호를 입력하는 회로부 박막 트랜지스터가 포함된 구동회로가 형성된 화면 비표시부로 이루어지는 액정 표시 장치를 제조하는 방법에 있어서,상기 회로부 박막 트랜지스터는 상기 기판 상에 단일한 게이트 전극을 형성하는 단계와;상기 단일한 게이트 전극 상에 게이트 절연막을 형성하는 단계와;상기 게이트 절연막 상에 단일한 액티브층을 형성하는 단계와;상기 단일한 액티브층 상에 서로 교번하는 섬(island) 형태의 복수의 소스 전극 및 드레인 전극을 형성하는 단계와;상기 소스 전극 및 드레인 전극이 노출되는 소스 및 드레인 콘택홀을 포함하는 층간 절연막을 형성하는 단계와;상기 소스 콘택홀을 통해 상기 소스 전극과 접촉하며 연결된 제 1 ~ 제 M 소스 라인과, 상기 제 1 ~ 제 M 소스 라인과 교차하고 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하며 연결된 제 1 ~ 제 N 드레인 라인을 형성하는 단계;를 포함하고,상기 복수의 소스 및 드레인 전극들은 섬 형태로 단일한 액티브층 상에 수평 방향 또는 수직 방향으로 교번하여 형성되고, 상기 소스 전극들을 연결하는 제 1 ~제 M 소스 라인들과 상기 드레인 전극들을 연결하는 제1 ~제 N 드레인 라인들은 상기 단일한 액티브층 상에 대각선 방향으로 서로 교대로 배치되는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
- 제 8항에 있어서,상기 제 1 ~ M 소스 라인과 상기 제 1 ~ N 드레인 라인은 투명한 도전성 전극으로 이루어지는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
- 삭제
- 제 8항에 있어서,상기 기판 상에 단일한 게이트 전극을 형성하는 단계에 있어서,상기 단일한 게이트 전극에 복수의 게이트 홀을 형성하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
- 제 11항에 있어서,상기 게이트 홀은 상기 소스 전극 및 드레인 전극과 대응되는 위치에 형성되는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050039950A KR101136298B1 (ko) | 2005-05-13 | 2005-05-13 | 액정 표시 장치 및 그 제조 방법 |
| US11/259,029 US7710525B2 (en) | 2005-05-13 | 2005-10-27 | Thin film transistor, fabrication method thereof, liquid crystal display panel device having the same, and fabrication method thereof |
| CNB2005101259349A CN100426528C (zh) | 2005-05-13 | 2005-11-29 | 薄膜晶体管及具有其的液晶显示器件及它们的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050039950A KR101136298B1 (ko) | 2005-05-13 | 2005-05-13 | 액정 표시 장치 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060117146A KR20060117146A (ko) | 2006-11-16 |
| KR101136298B1 true KR101136298B1 (ko) | 2012-04-19 |
Family
ID=37389789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050039950A KR101136298B1 (ko) | 2005-05-13 | 2005-05-13 | 액정 표시 장치 및 그 제조 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7710525B2 (ko) |
| KR (1) | KR101136298B1 (ko) |
| CN (1) | CN100426528C (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11232754B2 (en) | 2019-02-11 | 2022-01-25 | Samsung Display Co., Ltd. | Display device |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI370311B (en) * | 2008-09-05 | 2012-08-11 | Au Optronics Corp | Pixel structure of a display panel |
| TWI544525B (zh) * | 2011-01-21 | 2016-08-01 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
| KR102022698B1 (ko) | 2012-05-31 | 2019-11-05 | 삼성디스플레이 주식회사 | 표시 패널 |
| KR102004397B1 (ko) | 2012-09-19 | 2019-07-29 | 삼성디스플레이 주식회사 | 표시 패널 |
| KR102249523B1 (ko) * | 2014-10-22 | 2021-05-12 | 삼성디스플레이 주식회사 | 표시 장치 |
| TWI569456B (zh) * | 2015-10-15 | 2017-02-01 | 友達光電股份有限公司 | 薄膜電晶體及其製造方法 |
| CN108878515B (zh) | 2017-05-12 | 2022-02-25 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010060808A (ko) * | 1999-12-28 | 2001-07-07 | 구본준, 론 위라하디락사 | 반사투과형 액정 표시장치 |
| KR20030094528A (ko) * | 2002-06-04 | 2003-12-18 | 엘지.필립스 엘시디 주식회사 | 저온폴리실리콘 액정표시장치용 어레이 기판과 그 제조방법 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5247375A (en) * | 1990-03-09 | 1993-09-21 | Hitachi, Ltd. | Display device, manufacturing method thereof and display panel |
| JPH04165678A (ja) | 1990-10-30 | 1992-06-11 | Nippon Motoroola Kk | メッシュゲート型ｍｏｓトランジスタ |
| US6255130B1 (en) | 1998-11-19 | 2001-07-03 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and a method for manufacturing the same |
| KR100390456B1 (ko) * | 2000-12-13 | 2003-07-07 | 엘지.필립스 엘시디 주식회사 | 액정 디스플레이 패널 및 그 제조방법 |
| JP3791355B2 (ja) | 2001-06-04 | 2006-06-28 | セイコーエプソン株式会社 | 駆動回路、及び駆動方法 |
| TWI256732B (en) * | 2002-08-30 | 2006-06-11 | Sharp Kk | Thin film transistor, liquid crystal display apparatus, manufacturing method of thin film transistor, and manufacturing method of liquid crystal display apparatus |
| US7479642B2 (en) * | 2003-01-15 | 2009-01-20 | Koninklijke Philips Electronics N.V. | Device comprising an array of electronic elements, based on diagonal line routing |
| KR100493059B1 (ko) * | 2003-04-18 | 2005-06-02 | 삼성전자주식회사 | 게이트 캐패시턴스를 감소시킬 수 있는 트랜지스터 |
-
2005
- 2005-05-13 KR KR1020050039950A patent/KR101136298B1/ko active IP Right Grant
- 2005-10-27 US US11/259,029 patent/US7710525B2/en not_active Expired - Fee Related
- 2005-11-29 CN CNB2005101259349A patent/CN100426528C/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010060808A (ko) * | 1999-12-28 | 2001-07-07 | 구본준, 론 위라하디락사 | 반사투과형 액정 표시장치 |
| KR20030094528A (ko) * | 2002-06-04 | 2003-12-18 | 엘지.필립스 엘시디 주식회사 | 저온폴리실리콘 액정표시장치용 어레이 기판과 그 제조방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11232754B2 (en) | 2019-02-11 | 2022-01-25 | Samsung Display Co., Ltd. | Display device |
Also Published As
| Publication number | Publication date |
|---|---|
| US7710525B2 (en) | 2010-05-04 |
| CN1862324A (zh) | 2006-11-15 |
| US20060258034A1 (en) | 2006-11-16 |
| KR20060117146A (ko) | 2006-11-16 |
| CN100426528C (zh) | 2008-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4544809B2 (ja) | 液晶表示装置 | |
| JP2791422B2 (ja) | 電気光学装置およびその作製方法 | |
| CN103901641B (zh) | 用于显示装置的阵列基板 | |
| CN100454122C (zh) | 能够减小漏电流的液晶显示装置及其制造方法 | |
| US20090051636A1 (en) | Display device | |
| KR20070117268A (ko) | 박막 트랜지스터 기판 및 이를 포함하는 액정 표시판 | |
| KR20070075583A (ko) | 액정 표시 장치 | |
| KR100961268B1 (ko) | 액정표시장치용 어레이 기판 | |
| US8629443B2 (en) | Active matrix substrate and display device | |
| KR101136298B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| CN100444405C (zh) | 双栅级薄膜电晶体与像素结构及其制造方法 | |
| US20100149141A1 (en) | Wiring of a display | |
| JP3850510B2 (ja) | 表示装置 | |
| KR20170081057A (ko) | 표시 패널의 데이터 패드부와 이를 포함하는 표시 장치 및 표시패널의 데이터 패드부 제조방법 | |
| JP3133248B2 (ja) | 電気光学装置 | |
| JP2997737B2 (ja) | 液晶表示装置 | |
| KR101048983B1 (ko) | 부분 결정화된 박막트랜지스터를 구비한 액정표시장치 및그 제조방법 | |
| KR101440432B1 (ko) | 액정표시장치용 어레이 기판 | |
| KR100699694B1 (ko) | 액정표시장치 | |
| JP4064298B2 (ja) | 表示装置 | |
| JP3672084B2 (ja) | 表示装置、液晶表示装置及び集積回路 | |
| JP2010175632A (ja) | 表示素子用基板装置 | |
| JP2009059988A (ja) | 電気光学装置用基板及び電気光学装置、並びに電気光学装置用基板の製造方法 | |
| JP2005250114A (ja) | 表示装置 | |
| KR20040048206A (ko) | 화소전극을 이용한 액정표시장치 패널의 화소부 주변회로연결구조 및 그 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20050513 |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20100421 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20050513 Comment text: Patent Application |
|
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20110701 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20120312 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20120405 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20120405 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20150331 Start annual number: 4 End annual number: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160329 Year of fee payment: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20160329 Start annual number: 5 End annual number: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20170320 Year of fee payment: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20170320 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20180315 Start annual number: 7 End annual number: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20190318 Year of fee payment: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20190318 Start annual number: 8 End annual number: 8 |