KR101113503B1 - Method for fabricating silicon solar cell using induced current apparatus - Google Patents
Method for fabricating silicon solar cell using induced current apparatus Download PDFInfo
- Publication number
- KR101113503B1 KR101113503B1 KR1020090104608A KR20090104608A KR101113503B1 KR 101113503 B1 KR101113503 B1 KR 101113503B1 KR 1020090104608 A KR1020090104608 A KR 1020090104608A KR 20090104608 A KR20090104608 A KR 20090104608A KR 101113503 B1 KR101113503 B1 KR 101113503B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal electrode
- solar cell
- type
- heat treatment
- forming
- Prior art date
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photovoltaic Devices (AREA)
- Manufacturing & Machinery (AREA)
Abstract
본 발명은 유도전류 장치를 이용한 실리콘 태양전지의 제조 방법에 관한 것으로, 제1 타입 결정질 실리콘 기판 상부에 에미터가 되는 제2 타입 실리콘층을 형성하는 단계와, 상기 제2 타입 실리콘층 상부에 패시베이션막 또는 반사방지막을 형성하는 단계와, 상기 패시베이션막 또는 반사방지막 상부에 전면 금속전극을 형성하고, 상기 제1 타입 결정질 실리콘 기판 하부에 후면 금속전극을 순차적으로 형성하는 단계와, 유도전류 장치를 이용하여 상기 전면 금속전극에 선택적으로 열처리(Firing)하는 단계 및 상기 제1 타입 결정질 실리콘 기판 하부에 후면금속전극 접촉 및 후면전계를 형성하는 단계를 제공하는 발명에 관한 것이다.The present invention relates to a method for manufacturing a silicon solar cell using an induction current device, comprising: forming a second type silicon layer that becomes an emitter on a first type crystalline silicon substrate, and passivation on the second type silicon layer Forming a film or an anti-reflection film, forming a front metal electrode on the passivation film or an anti-reflection film, and sequentially forming a rear metal electrode on the bottom of the first type crystalline silicon substrate, and using an induction current device. And selectively heat-treating the front metal electrode and forming a back metal electrode contact and a back electric field under the first type crystalline silicon substrate.
Description
본 발명은 유도전류 장치를 이용한 실리콘 태양전지의 제조 방법에 관한 것으로, 실리콘 태양전지의 상부 및 하부에 금속 전극을 형성한 후 열처리 공정을 유도전류 장치를 이용하여 수행함으로써, 금속 전극뿐만 아니라 이미 제작된 다른 소자들에 열적 영향이 미치는 문제를 해결할 수 있는 기술에 관한 것이다.The present invention relates to a method for manufacturing a silicon solar cell using an induction current device, by forming a metal electrode on the upper and lower parts of the silicon solar cell and then performing a heat treatment process using an induction current device, as well as the metal electrode already fabricated The present invention relates to a technique for solving the problem of thermal effects on other devices.
태양 에너지(solar energy)를 이용하는 신재생(renewable) 에너지 (renewable)는 크게 태양열을 이용하는 태양열 발전 시스템과 태양광을 이용한 태양 전지(solar cells)로 나눌 수 있다.Renewable energy using solar energy can be divided into solar power generation system using solar heat and solar cells using solar light.
이 중 태양광을 이용한 전지는 전기 에너지를 빛에너지로 바꾸는 LED나 레이저 다이오드와 반대원리를 가진 것으로, 대부분 대면적의 P-N 접합 다이오드(P-N junction diode)로 이루어져 있다.Among them, solar cells have the opposite principle to LEDs or laser diodes that convert electrical energy into light energy, and are mostly composed of large-area P-N junction diodes.
태양광 전지에는 n-type 영역과 p-type 영역으로 구성되어 있는데, 이때 n- type 영역은 큰 전자밀도(electron density)와 작은 정공밀도(hole density)를 가지고 있고, p-type 영역은 그와 정반대로 되어 있다.The solar cell is composed of n-type region and p-type region, where n-type region has large electron density and small hole density, and p-type region is The opposite is true.
이와 같은 구조에 있어서 열적 평형상태(Thermal Equlibrium)에서는 p-type 반도체와 n-type 반도체의 접합으로 이루어진 다이오드에서는 캐리어(carrier)의 농도 차이에 의한 확산으로 전하(charge)의 불균형이 생기고, 이 때문에 전기장(electric field)이 형성되어 더 이상 캐리어의 확산이 일어나지 않게 된다.In this structure, in the thermal equilibrium, in the diode composed of a junction of a p-type semiconductor and an n-type semiconductor, an unbalance of charge occurs due to diffusion due to a difference in carrier concentration. An electric field is formed so that diffusion of the carrier no longer occurs.
이러한 다이오드에 그 물질의 전도대(conduction band)와 가전자대(valence band) 사이의 에너지 차이인 밴드갭 에너지(band gap energy) 이상의 빛을 가했을 경우, 이 빛에너지를 받아서 전자들은 가전자대에서 전도대로 여기(excited)된다.When these diodes are subjected to light above the band gap energy, which is the difference in energy between the conduction band and valence band of the material, they receive this light energy and the electrons are excited from the valence band to the conduction band. (excited)
이때 전도대로 여기 된 전자들은 자유롭게 이동할 수 있게 되며, 가전자대에는 전자들이 빠져나간 자리에 정공이 생성된다. 이것을 잉여캐리어(excess carrier)라고 하며, 이 잉여캐리어들은 전도대 또는 가전자대 내에서 농도차이에 의해서 확산하게 된다.At this time, the electrons excited by the conduction band can move freely, and holes are generated in the valence band where electrons escape. This is called an excess carrier, and these excess carriers diffuse by concentration differences in the conduction band or the valence band.
이때 p-type 영역에서 여기된 전자들과, n-type 영역에서 만들어진 정공을 각각의 소수캐리어(minority carrier)라고 부르며, 기존 접합 전의 p-type 또는 n-type 반도체 내의 캐리어(p-type의 정공, n-type의 전자)는 이와 구분해 주요캐리어(majority carrier)라고 부른다.At this time, electrons excited in the p-type region and holes made in the n-type region are referred to as minority carriers, and carriers in a p-type or n-type semiconductor before bonding are conventional. , n-type electrons) are called major carriers.
또한, 주요캐리어들은 전기장으로 생긴 에너지 장벽(energy barrier) 때문에 흐름의 방해를 받지만 p-type의 소수캐리어인 전자는 n-type 영역쪽으로, n-type의 소수캐리어인 정공은 p-type 영역쪽으로 각각 이동할 수 있다.In addition, the main carriers are interrupted by the energy barrier caused by the electric field, but the electrons of the p-type minority carriers toward the n-type region and the holes of the n-type minority carriers toward the p-type region, respectively. I can move it.
이와 같은 소수캐리어의 확산에 의해 재료 내부의 전기적 중성(charge neutrality)이 깨짐으로써, 전압차(potential drop)가 생기고 이때 P-N접합 다이오드의 양극단에 발생된 기전력을 외부 회로에 연결하게 되면 태양전지로 작용하게 된다.The diffusion of a small number of carriers breaks the electrical neutrality of the material, which leads to a potential drop. When the electromotive force generated at the anode terminal of the PN junction diode is connected to an external circuit, it acts as a solar cell. Done.
상기와 같은 태양광을 이용한 태양전지는 P-N 접합에 사용되는 p영역과 n영역의 성질에 따라 동종접합(homojunction)과 (heterojunction)으로 나눌 수 있는데, 이중 이종 접합은 서로 다른 결정구조 혹 서로 다른 물질로 결합된 경우를 의미한다.Such solar cells can be divided into homojunctions and heterojunctions according to the properties of p and n regions used for PN junctions. When combined with.
여기서, 일반적인 실리콘 태양전지 구조를 살펴보면, 먼저 결정질 실리콘 기판(베이스) 전면에 POCl3 나 스크린 프린터, 스핀코팅 등을 이용할 수 있는 5족 물질을 도핑 소스로 코팅한다. Here, looking at the structure of a typical silicon solar cell, first, a Group 5 material that can use POCl 3 , a screen printer, spin coating, or the like is coated on a crystalline silicon substrate (base) front surface with a doping source.
다음에는, 고온에서 확산 공정을 통하여 P-N 접합구조를 형성하고 플라즈마 화학기상 증착장치(PECVD)를 이용하여 SiNx등의 산화막을 패시베이션 또는 반사방지막으로 증착한다.Next, a PN junction structure is formed through a diffusion process at a high temperature, and an oxide film such as SiN x is deposited as a passivation or antireflection film by using a plasma chemical vapor deposition apparatus (PECVD).
그 다음에는, 다음으로 빛이 들어오는 전면에 은과 같은 금속을 후면에는 후면전계를 위해 알루미늄 등의 물질을 형성시킨 후, 고온 열처리를 통해 전극 접촉 및 후면 전계를 형성함으로 실리콘 태양전지의 기본적인 구조가 만들어 진다.Next, the basic structure of the silicon solar cell is formed by forming a metal such as silver on the front side where light comes in and aluminum or the like on the back side to form a back side electric field, and then forming an electrode contact and a back side field through high temperature heat treatment. Is made.
이때, 실리콘 태양전지의 전, 후면 전극의 접촉형성을 위해 고온공정을 수행함에 따라서, 얇은 웨이퍼의 경우에는 휨현상이 나타날 수 있다.In this case, as the high temperature process is performed to form contact between the front and rear electrodes of the silicon solar cell, warpage may occur in the case of a thin wafer.
한편, 금속 라인은 금속 페이스트를 이용한 스크린 프린팅 공정 및 열처리 공정에 의해 형성되는데, 금속라인 형성을 위한 전극의 열처리 공정 온도에 대해 살펴 보면 다음과 같다.On the other hand, the metal line is formed by a screen printing process and a heat treatment process using a metal paste, looking at the heat treatment process temperature of the electrode for forming the metal line as follows.
도 1은 종래기술에 따른 전극 열처리 공정의 온도 및 시간 경과별 공정 형태를 나타낸 그래프이다.1 is a graph showing a process shape according to temperature and time of an electrode heat treatment process according to the prior art.
도 1을 참조하면, 전극 형성 후 200℃이하의 온도에서 건조 공정(Drying)을 수행한 후, 300 ~ 400℃의 온도에서 레진을 제거하는 번 아웃(Burn-out) 공정을 수행하는 것을 알 수 있다.Referring to FIG. 1, after the electrode is formed, a drying process is performed at a temperature of 200 ° C. or lower, and a burn-out process of removing resin at a temperature of 300 to 400 ° C. is performed. have.
그 다음에는, 실리콘 웨이퍼에 금속전극을 접합시키기 위한 열처리(Firing) 공정을 700 ~ 800℃의 온도에서 수행한다. 이때, 열처리 공정은 소성 공정이라 할 수 있으나, 이하에서는 열처리(Firing)로 통일하여 기재하는 것으로 한다.Next, a heat treatment (Firing) process for bonding the metal electrode to the silicon wafer is performed at a temperature of 700 ~ 800 ℃. In this case, the heat treatment process may be referred to as a firing process, but hereinafter, the heat treatment process will be described as a uniform heat treatment.
여기서, 열처리 공정이 진행되는 동안 발생하는 전극 열처리 공정의 종류를 살펴보면 다음과 같다.Here, looking at the type of electrode heat treatment process that occurs during the heat treatment process is as follows.
도 2는 종래 기술에 따른 전극 열처리 공정의 온도별 공정 형태를 나타낸 그래프이다.Figure 2 is a graph showing the process form by temperature of the electrode heat treatment process according to the prior art.
도 2를 참조하면, 200℃이하의 온도에서 유기 용제가 증발(Solvent Evaporation)되는 건조 과정이 진행되고, 200 ~ 400℃의 온도에서 레진이 제거(Resin Removal)되는 번 아웃 과정이 진행되고, 400 ~ 600℃의 온도에서 은 소결 과정(Ag sintering)과 유리 용융 과정(Glass melting)이 진행되고, 600 ~ 800℃의 온도에서 유리-SiNx/Si 반응(Glass-SiNx/Si reaction) 및 Ag-Si 반응(Ag-Si reaction)이 진행된다.Referring to FIG. 2, a drying process is performed in which an organic solvent is evaporated at a temperature of 200 ° C. or less, and a burnout process is performed in which resin is removed at a temperature of 200 to 400 ° C., 400. at a temperature of ~ 600 ℃, the sintering process (sintering Ag) and glass melting process (melting glass) is conducted, at a temperature of 600 ~ 800 ℃ glass -SiN x / Si reaction (glass-SiN x / Si reaction ) and Ag -Si reaction (Ag-Si reaction) proceeds.
상술한 일련의 과정들은 핫 월(Hot Wall)을 이용하는 배치식 노(Furnace), 벨트식 노(Furnace) 또는 콜드 월(Cold Wall)을 이용하는 싱글웨이퍼식 RTP(Rapid thermal process) 장치 내에서 이루어진다.The above-described series of processes are performed in a single-wafer Rapid Thermal Process (RTP) apparatus using a batch furnace (Furnace), a belt furnace (Furnace) or a cold wall (Hot Wall).
배치식 노(Furnace)와 벨트식 노(Furnace)는 장시간 가열하여 얻어지는 열적 평형상태에서 전극 열처리 공정이 이루어지도록 하는 것이다. 이는 웨이퍼의 온도를 안정적으로 상승시킬 수 있고, 처리의 균일성이 높은 장점이 있다. 따라서, 단위 시간당 처리량이 증가될 수 있으나, 온도 상승에 대한 시간 및 비용이 증가되고, 웨이퍼의 온도는 직접적으로 측정할 수 없다는 문제가 있다. 또한, 유지 보수가 용이하지 못하고 상기와 같은 일련의 과정들이 진행되는 동안에는 일시 정지나 추가 작업을 수행할 수 없기 때문에 프로세스의 유연성이 제한되는 문제가 있다.Batch furnace (Furnace) and belt furnace (Furnace) is to make the electrode heat treatment process in the thermal equilibrium state obtained by heating for a long time. This can stably raise the temperature of the wafer and has the advantage of high uniformity of processing. Therefore, the throughput per unit time can be increased, but there is a problem that the time and cost for the temperature rise are increased, and the temperature of the wafer cannot be measured directly. In addition, there is a problem that the flexibility of the process is limited because the maintenance is not easy and the pause or additional work cannot be performed while the above series of processes are in progress.
아울러, 싱글웨이퍼식 RTP 장치는 열적 비평형 상태를 이용하므로 단시간에 가열하고, 프로세스를 유연하게 처리할 수 있는 장점이 있다. 그러나, RTP 장치의 경우 단위시간당 처리량이 제한되고, 웨이퍼의 온도 계측 방법이 용이하지 못하며, 처리의 균일성이 저하될 수 있다.In addition, since the single-wafer type RTP apparatus uses a thermal non-equilibrium state, the single-wafer type RTP apparatus has an advantage of heating in a short time and flexibly processing the process. However, in the case of the RTP apparatus, the throughput per unit time is limited, the temperature measurement method of the wafer is not easy, and the uniformity of the processing may be reduced.
상술한 바와 같은, 종래의 배치식 노(Furnace), 벨트식 노(Furnace) 및 싱글웨이퍼식 RTP 장치 모두 종국에는 700 ~ 800℃의 고온에서 열처리가 이루어져야 하는 문제가 있다. 이와 같은 고온 하에서는 금속 전극뿐 아니라 이미 제조된 다른 소자들에게도 열적 영향이 가해져, 태양전지의 성능이 저하되고 원하는 효율을 얻지 못하게 되는 경우가 발생할 수 있다.As described above, the conventional batch furnace (Furnace), belt furnace (Furnace) and single-wafer type RTP apparatus all have a problem that the heat treatment must be made at a high temperature of 700 ~ 800 ℃. Under such high temperatures, thermal effects may be applied not only to the metal electrode but also to other devices already manufactured, thereby degrading the performance of the solar cell and failing to achieve desired efficiency.
본 발명이 이루고자 하는 기술적 과제는 결정질 실리콘 태양전지의 금속 전극을 형성하는데 있어서 금속 페이스트를 이용한 스크린 프린팅 공정을 수행한 후 열처리 공정을 유도 전류 장치를 이용하여 수행함으로써, 금속전극만 가열되고, 이미 제조된 다른 소자들에는 영향이 미치지 않도록 하여 효율 안정성과 재연성이 높은 실리콘 태양전지를 제공하는 것으로, 유도전류 장치를 이용한 실리콘 태양전지의 제조 방법을 제공하는 것을 그 목적으로 한다.The technical problem to be achieved by the present invention is to form a metal electrode of a crystalline silicon solar cell by performing a screen printing process using a metal paste and then performing a heat treatment process using an induction current device, only the metal electrode is heated, and already manufactured It is an object of the present invention to provide a silicon solar cell having high efficiency stability and reproducibility without affecting other devices, and to provide a method for manufacturing a silicon solar cell using an induction current device.
본 발명에 따른 유도전류 장치를 이용한 실리콘 태양전지의 제조 방법은 제1 타입 결정질 실리콘 기판 상부에 제2 타입 실리콘층을 형성하는 단계와, 상기 제2 타입 실리콘층 상부에 패시베이션막 또는 반사방지막을 형성하는 단계와, 상기 패시베이션막 또는 반사방지막 상부에 전면 금속전극을 형성하고, 상기 제1 타입 결정질 실리콘 기판 하부에 후면 금속전극을 순차적으로 형성하는 단계 및 유도전류 장치를 이용하여 상기 전면 금속전극을 선택적으로 열처리(Firing)하는 단계를 포함하는 것을 특징으로 하는 포함하는 것을 특징으로 한다.In a method of manufacturing a silicon solar cell using an induction current device according to the present invention, forming a second type silicon layer on the first type crystalline silicon substrate, and forming a passivation film or an antireflection film on the second type silicon layer Forming a front metal electrode on the passivation film or an anti-reflection film, sequentially forming a back metal electrode on the bottom of the first type crystalline silicon substrate, and selectively selecting the front metal electrode by using an induction current device. It characterized in that it comprises a step comprising the heat treatment (Firing).
여기서, 상기 제1 타입은 p형이고, 제2 타입은 n형인 것을 특징으로 하고, 상기 제1 타입은 n형이고, 제2 타입은 p형인 것을 특징으로 하고, 상기 제1 타입 결정질 실리콘 기판과 상기 제2 타입 실리콘층 사이의 계면에 패시베이션막을 형성 하는 것을 특징으로 하고, 상기 패시베이션막은 SiO2, SiC, SiNx 및 진성 비정질 실리콘(Intrinsic amorphors-Si) 중 선택되는 것을 특징으로 하고, 상기 패시베이션막은 5 ~ 100nm의 두께로 형성하는 것을 특징으로 하고, 상기 전면금속전극은 70 ~ 80중량%의 Ag 분말, 5 ~ 20중량%의 유리 프릿(Glass Frit), 5 ~ 20중량%의 레진(Resin) 및 잔량의 유기 용제를 포함하는 금속 페이스트로 형성되는 것을 특징으로 하고, 상기 Ag 분말은 1 ~ 20㎛의 입경을 가지는 플레이크(Flake) 또는 구형입자인 것을 특징으로 하고, 상기 전면금속전극은 상기 제2 타입 패시베이션막 또는 반사방지막에 접속되는 것을 특징으로 하고, 상기 전면금속전극은 700 ~ 800℃의 온도까지 가열되는 것을 특징으로 한다.Wherein the first type is p-type, the second type is n-type, the first type is n-type, and the second type is p-type, and the first type crystalline silicon substrate A passivation film is formed at an interface between the second type silicon layers, and the passivation film is selected from SiO 2 , SiC, SiN x, and intrinsic amorphous silicon (Intrinsic amorphors-Si). Forming a thickness of 5 ~ 100nm, the front metal electrode is 70 to 80% by weight of Ag powder, 5 to 20% by weight of glass frit (Glass Frit), 5 to 20% by weight of resin (Resin) And a metal paste containing a residual amount of an organic solvent, wherein the Ag powder is a flake or spherical particle having a particle diameter of 1 to 20 μm. 2 types And a passivation film or an anti-reflection film, wherein the front metal electrode is heated to a temperature of 700 to 800 ° C.
또한, 상기 후면금속전극은 상기 유도전류 장치에 의해서 선택적으로 열처리(Firing)되고, 상기 열처리에 의해서 상기 제1 타입 실리콘 기판 및 상기 후면금속전극 사이의 계면에 전계 형성층(BSF)이 형성되는 것을 특징으로 하고, 상기 열처리는 1,000 ~ 1,000,000 Hz를 갖는 주파수를 사용한 유도전류를 이용하는 것을 특징으로 한다.The rear metal electrode may be selectively heat-treated by the induction current device, and an electric field forming layer BSF is formed at an interface between the first type silicon substrate and the rear metal electrode by the heat treatment. The heat treatment is characterized in that using an induced current using a frequency having 1,000 ~ 1,000,000 Hz.
본 발명의 실시예에 따른 유도전류 장치를 이용한 실리콘 태양전지의 제조 방법에 의하면 전면금속전극인 Ag 전극 열처리 공정에서 패시베이션막 또는 반사방지막에 발생하는 열 데미지를 최소화 할 수 있고, 제2 타입 에미터에 대한 열 손실 을 최소화 할 수 있다. 또한, 유도전류 장치를 이용하여 Ag 전극만을 가열하게 되므로, 금속 전극만 정확하게 에미터에 접속될 수 있도록 조절할 수 있다.According to the method of manufacturing a silicon solar cell using an induction current device according to an embodiment of the present invention, it is possible to minimize the thermal damage generated in the passivation film or the anti-reflection film in the Ag electrode heat treatment process as the front metal electrode, the second type emitter To minimize heat loss. In addition, since only the Ag electrode is heated by using the induction current device, only the metal electrode can be adjusted to be accurately connected to the emitter.
또한, 700 ~ 800℃의 고열이 전극 이외의 다른 소자들에게는 영향을 미치지 않으므로, 열에 의해서 각 소자들 사이에 발생하는 간섭을 최소화할 수 있고, 계면 결함을 감소시킴으로써, P-N 다이오드 특성향상을 통한 태양전지의 충진율의 증가를 최대화 시킬 수 있다. 아울러, 본 발명은 태양전지 변환 효율을 극대화 시킬 수 있는 효과를 제공한다.In addition, since high heat of 700-800 ° C. does not affect other devices other than the electrode, it is possible to minimize interference generated between the devices by heat and to reduce interface defects, thereby improving the characteristics of the PN diode. The increase in battery fill rate can be maximized. In addition, the present invention provides an effect that can maximize the solar cell conversion efficiency.
이하에서는 상술한 본 발명의 기술에 근거하여 고효율의 실리콘 태양전지 및 이를 제조하는 방법에 대해 상세히 설명하는 것으로 한다.Hereinafter, a highly efficient silicon solar cell and a method of manufacturing the same will be described in detail based on the technology of the present invention described above.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.Advantages and features of the present invention and methods for achieving them will be apparent with reference to the embodiments described below in detail. It should be understood, however, that the invention is not limited to the disclosed embodiments, but is capable of many different forms and should not be construed as limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, To fully disclose the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims.
도 3 및 도 4는 본 발명에 따른 유도 전류를 이용한 전극 열처리 공정을 도시한 단면도들이다.3 and 4 are cross-sectional views showing an electrode heat treatment process using an induced current according to the present invention.
도 3 및 도 4에 도시된 단면은 먼저 본 발명의 실시예에 따른 실리콘 태양전지로서, 제1 타입 실리콘 기판(100), 제2 타입 실리콘층(120), 패시베이션막 또는 반사방지막(130), 전면금속전극(150), 전계 형성층(BSF, 135) 및 후면금속전극(140)을 포함한다.3 and 4 are cross-sectional views of a silicon solar cell according to an embodiment of the present invention. The first
여기서, 상기에서 제1 타입과 제2 타입은 각각 p 또는 n 형을 의미하는 것으로서, 서로 같은 타입일 수는 없으며, 이하에서는 설명의 편의를 위하여 제1 타입을 p타입, 제2 타입을 n타입에 국한하여 설명하도록 한다.Here, the first type and the second type means p or n type, respectively, and may not be the same type. Hereinafter, for convenience of description, the first type and the second type are n type. Explain only to.
먼저, 제1 타입 실리콘 기판(100)은 결정질(crystal) p형 실리콘 기판으로서, 단결정 또는 다결정 중 어느 것이라도 무방하다.First, the first
다음으로, 에미터로 사용되는 제2 타입 실리콘층(120)은 결정질(crystal) n형 실리콘층으로 되어 있으며, 이 또한 결정질 실리콘이 아닌 다른 물질의 n형이어도 무방하다.Next, the second
그 다음으로, 제2 타입 실리콘층(120) 상부에 패시베이션막 또는 반사방지막(130)이 형성된다. Next, a passivation film or an
또한, 제2 타입 실리콘층(120)과 제1 타입 실리콘 기판(100)의 계면에 생기는 계면결함(interface defect)을 감소시켜 전자와 홀의 재결합(recombination)을 최소화 시키고, 최종적으로 제조되는 태양전지의 효율을 향상시켜 안정된 효율을 나타낼 수 있도록 하기 위하여 패시베이션막(미도시)이 형성될 수 있다.In addition, by reducing interface defects occurring at the interface between the second
즉, 결정질 실리콘의 경우 결정질의 계면에서의 결함밀도가 태양전지의 특성을 좌우하는 가장 큰 요소인데, 이러한 결함밀도의 발생원인이 되는 플라즈마 손 상(plasma damage), 도펀트에 의한 손상 등을 최소화하기 위하여 결정질 사이의 계면에 결함생성을 최소화시켜줄 수 있는 물질로 결정질을 패시베이션(passivation) 해줌으로써, 계면결함 밀도를 낮출 수 있고 이로 인한 계면에서의 캐리어들의 재결합율을 낮출 수 있는 것이다.In other words, in the case of crystalline silicon, the defect density at the crystalline interface is the biggest factor that determines the characteristics of the solar cell, and to minimize the plasma damage and the dopant damage that cause the defect density. In order to passivate the crystalline with a material that can minimize defect generation at the interface between the crystalline, it is possible to lower the interface defect density, thereby lowering the recombination rate of the carriers at the interface.
이와 같은 패시베이션막은 제1 타입 실리콘 기판(100)의 소수캐리어(minority carrier)인 정공을 n형 실리콘층(120)으로 이동시켜줄 수 있어야 하고, n형 실리콘층(120)의 소수캐리어인 전자(e-)를 p형 실리콘 기판(100)으로 이동시켜 줄 수 있어야 하기 때문에, 일정한 공극으로 연결되어 있어야 한다.Such a passivation film must be able to move holes, which are minority carriers of the first
상기한 바와 같이, 패시베이션막은 P-N 계면 결함을 최소화할 수 있는 물질로 형성하여 P-N계면 결함을 최소화하는 버퍼층(buffer layer) 층의 역할을 수행함과 동시에 그 내부에는 패시베이션막의 상면과 하면을 관통(through)하는 복수개의 공극(through hole)을 형성함으로써, 상기에서 설명한 소수캐리어들의 이동을 자유롭게 해줄 수 있도록 하는 기능을 하는 층인 것이다.As described above, the passivation film is formed of a material capable of minimizing PN interface defects to serve as a buffer layer layer that minimizes PN interface defects, and at the same time passes through the top and bottom surfaces of the passivation film. By forming a plurality of pores (through holes), it is a layer that functions to free the movement of the minority carriers described above.
다만, 이와 같은 패시베이션막을 두게 되면 P-N접합이 전면적에서 이루어지는 것이 아니라, 공극을 통해서만 제1 타입 결정질 실리콘 기판(100)과 제2 타입 실리콘층(130)이 점접촉, 또는 일부면 접촉의 방식으로 이루어지므로 소수캐리어의 수집능력 내지는 이동력은 떨어질 수 있으나, 표면의 패시베이션에 의한 벌크영역에서 소수캐리어들의 확산에 의한 수집능력은 오히려 증가할 수 있게 된다.However, when such a passivation film is provided, the PN junction is not formed entirely, but the first type
따라서, 패시베이션막은 상기에서 설명한 바와 같이 P-N계면의 결함을 최소 화시켜줄 수 있는 물질로 형성하는데, 구체적으로 SiO2, SiC, SiNx 및 진성 비정질 실리콘(Intrinsic a-Si:H) 중 선택되는 하나로 형성하는 것이 바람직하다.Therefore, the passivation film is formed of a material capable of minimizing defects in the PN interface as described above. Specifically, the passivation film is formed of one selected from SiO 2 , SiC, SiN x, and intrinsic a-Si: H. It is desirable to.
상술한 패시베이션막에 있어서, 평면도 표면적을 기준으로 공극이 차지하는 비율은 평면도 기준 전체 표면적의 50% 이하의 범위를 가지는 것이 바람직하고, 서로 이웃하는 공극의 중심간의 거리(d)는 수 ㎛ ~ 수백 ㎛ 범위, 구체적으로 5㎛ ~ 100㎛에서 자유롭게 결정될 수 있다. 그리고 공극의 형상은 평면도를 기준으로 볼 때 사각형, 삼각형, 원형, 타원형, 기타 다각형의 형태로 자유롭게 설계할 수 있다.In the above passivation film, it is preferable that the proportion of the voids based on the planar surface area is in the range of 50% or less of the total surface area based on the planar view, and the distance d between the centers of the neighboring pores is several µm to several hundred µm. It can be freely determined in the range, specifically 5 μm to 100 μm. And the shape of the voids can be freely designed in the form of squares, triangles, circles, ovals, and other polygons when viewed from the top view.
이상과 같이, 상기에서 패시베이션막에 형성된 공극의 구체적인 사항에 대하여 설명하였으나, 상기에서 설명한 패시베이션막의 기능을 원활하게 수행하기 위하여, 즉 P-N 다이오드 형성을 통한 내부 전계효과에 의한 전자 및 홀의 수집이 가능하게 할 수 있도록 하기 위해서는, 공극의 크기와 서로 이웃하는 공극간의 간격은 적절히 조절될 필요가 있다.As described above, specific details of the voids formed in the passivation film have been described, but in order to smoothly perform the function of the passivation film described above, that is, collection of electrons and holes by the internal field effect through PN diode formation is possible. In order to be able to do so, the size of the pores and the spacing between neighboring pores need to be properly adjusted.
이를 위해서, 패시베이션막의 두께는 수 nm ~ 수백 nm 인 것이 바람직하지다. 즉, 반사방지막을 겸하는 패시베이션막(SiNx)의 경우 80nm정도를 증착하는 것이 바람직하고, 반사방지막으로 SiNx을 사용하면서 실리콘 패시베이션막을 사용하는 경우에는 반사율을 최소화하기 위한 조건으로 5 ~ 10nm 의 범위에서 자유롭게 결정되도록 하는 것이 바람직하다.For this purpose, the thickness of the passivation film is preferably several nm to several hundred nm. That is, it is preferable to deposit about 80 nm in the case of the passivation film (SiN x ) which serves as the anti-reflection film, and in the range of 5 to 10 nm as a condition for minimizing the reflectance when using the silicon passivation film while using SiN x as the anti-reflection film. It is desirable to be freely determined at.
그 다음으로, 상기 패시베이션막 또는 반사방지막(130)의 상부에는 태양전지가 외부도선과 연결되도록 하는 전면금속전극(150)을 형성하되, 외부에서 입사되는 빛의 입사를 위하여 일정한 간격을 유지한 상태로 형성한다.Next, the
여기서, 전면금속전극(150)은 금속 페이스트를 이용한 스크린 프린팅 공정 및 열처리 공정에 의해 형성되는데, 금속 페이스트는 Al, Pt, Au, Cu 및 Ag 중 하나 이상을 이용하여 형성하는 것이 바람직하다.Here, the
특히, Ag 페이스트를 이용하는 경우 전체 페이스트 중량% 대비 70 ~ 80중량%의 Ag 분말, 5 ~ 20중량%의 유리 프릿(Glass Frit), 5 ~ 20중량%의 레진(Resin) 및 잔량의 유기 용제를 포함하는 금속 페이스트로 형성하는 것이 바람직하다. 이때, Ag 분말은 1 ~ 20㎛의 입경을 가지는 플레이크(Flake) 또는 구형입자를 이용하는 것이 바람직하다.In particular, when using an Ag paste, 70 to 80% by weight of Ag powder, 5 to 20% by weight of glass frit, 5 to 20% by weight of resin, and the remaining amount of organic solvent are used. It is preferable to form with the metal paste containing. At this time, Ag powder is preferably used to flake (Flake) or spherical particles having a particle diameter of 1 ~ 20㎛.
Ag 분말이 70중량% 미만으로 첨가될 경우 전극으로서의 충분한 전도율을 갖지 못하고, 유도전류 효율이 감소될 수 있다. 또한, 80중량%를 초과하는 경우 유리 프릿 또는 레진의 함량이 상대적으로 감소시키는 결과를 초래하므로, 전면금속전극을 위한 열처리 공정(Firing) 공정이 정상적으로 진행되지 못할 수 있다.When Ag powder is added at less than 70% by weight, it may not have sufficient conductivity as an electrode, and the induced current efficiency may be reduced. In addition, since the content of the glass frit or resin is relatively reduced when it exceeds 80% by weight, the heat treatment process for the front metal electrode may not be normally performed.
유리 프릿은 금속의 융점을 낮추고 금속분말간 또는 금속-실리콘 간의 결합을 유도하여, 열처리 공정 중 실리콘 기판 표면에 형성되는 절연층을 에칭하는 역할을 한다. 따라서, 유리 프릿의 첨가량이 5 중량%미만인 경우 융점이 낮아지지 않는 문제가 발생할 수 있고, 첨가량이 20 중량%를 초과하는 경우에는 절연층이 과도하게 식각되어 션트(Shunt)가 발생할 위험이 있다.The glass frit lowers the melting point of the metal and induces bonding between metal powders or metal-silicon, thereby etching the insulating layer formed on the surface of the silicon substrate during the heat treatment process. Therefore, when the addition amount of the glass frit is less than 5% by weight may cause a problem that the melting point is not lowered, and when the addition amount exceeds 20% by weight there is a risk that the insulation layer is excessively etched and shunt (Shunt) occurs.
레진은 페이스트의 분산 정도를 조절하고, 점도를 조절하는 역할을 한다. 따라서, 레진의 첨가량이 5 중량%미만인 경우 스크린 프린팅 공정이 정상적으로 수행되지 못할 수 있으며, 첨가량이 20 중량%인 경우에는 스크린 프린팅 공정 후 페이스트의 분산 정도가 심해져서 전극 패턴의 형상이 정상적으로 형성되지 못하는 문제가 발생할 수 있다.Resin serves to control the degree of dispersion of the paste and to control the viscosity. Therefore, if the amount of resin added is less than 5% by weight, the screen printing process may not be normally performed. If the amount is 20% by weight, the dispersion degree of paste may become severe after the screen printing process, and thus the shape of the electrode pattern may not be formed normally. Problems may arise.
상기와 같은 조성 범위는 모두 본 발명에 따른 유도전류 장치를 이용할 경우에 최적의 효율을 얻을 수 있다.All of the composition ranges as described above can obtain the optimum efficiency when using the induction current device according to the present invention.
유도전류 장치를 전면금속전극(150)의 상부에 위치시킨 후 유도전류를 가하면 상기의 금속 페이스트가 가열되면서 열처리 공정이 수행된다. 이때, 상기 열처리는 유도전류 장치의 주파수 대역이 1,000 ~ 1,000,000 Hz 사이에서 조절되도록 하여 수행하는 것이 바람직하다. 유도전류 주파수 대역이 1,000 Hz 미만일 경우 비접촉(No Contact) 상태의 전면금속전극이 형성되어 열처리가 완전하게 수행될 수 없고, 1,000,000 Hz를 초과할 경우 션트(Shunt) 상태의 전면금속전극이 형성되거나, 전극이 녹아내릴 수 있다.When the induction current device is placed on top of the
여기서, 유도전류 장치에 의해서 전면금속전극(150)이 열처리 되는 과정을 살펴보면 다음과 같다.Here, the process of the heat treatment of the
먼저, 200℃이하의 온도에서 유기 용제가 증발(Solvent Evaporation)되는 건조 과정이 진행되고, 다음으로 200 ~ 400℃의 온도에서 레진이 제거(Resin Removal)되는 번 아웃 과정이 진행된다.First, a drying process is performed in which an organic solvent is evaporated at a temperature of 200 ° C. or less, and a burnout process is performed in which resin is removed at a temperature of 200 to 400 ° C.
그 다음으로, 400 ~ 600℃의 온도에서 은 소결 과정(Ag sintering)과 유리 용융 과정(Glass melting)이 진행되고, 600 ~ 800℃의 온도에서 유리-SiNx/Si 반응(Glass-SiNx/Si reaction) 및 Ag-Si 반응(Ag-Si reaction)이 진행된다.Next, silver sintering and glass melting proceed at a temperature of 400-600 ° C. and glass-SiN x / Si reaction (Glass-SiN x /) at a temperature of 600-800 ° C. Si reaction) and Ag-Si reaction (Ag-Si reaction) proceed.
여기서, 유도전류 장치에 의해서 전면금속전극만 가열되므로, 700 ~ 800℃의 고온에서도 다른 소자들에 영향을 미치지 않고, 안정적으로 제2 타입 실리콘 기판(120)에 전면금속전극이 접속되는 열처리 공정이 진행될 수 있다.Here, since only the front metal electrode is heated by the induction current device, a heat treatment process in which the front metal electrode is stably connected to the second
그 다음으로, 본 발명에 따른 태양전지의 후면금속전극(140)은 제1 타입 실리콘 기판(100)의 하부에 형성되어 있으며, 상기에서 설명한 전면금속전극(150)과 같이 후면금속전극(140) 또한 전기전도도가 우수한 Al, Pt, Au, Cu 및 Ag 중 하나 이상을 이용하여 형성할 수 있다. Next, the
또한, 후면금속전극(140) 또한 유도전류 장치를 이용하여 열처리할 수 있으며, 그 결과 도 4에 도시된 바와 같이, 제1 타입 실리콘 기판(100) 및 후면금속전극(140) 사이의 계면에는 전계 형성층(BSF, 135)이 적용되어 있는 구조가 형성될 수도 있다. 후면 전계 형성층(135)은 후면금속전극으로서의 금속층을 도포한 후에 열처리해줌으로써 형성되는데, 이러한 후면 전계 형성층(135)에 의해서 후면금속전극의 금속층이 결정질 실리콘 기판 후면에서 불순물로 작용하여 기판 후면을 p+형으로 변환시키게 되고, 이러한 p+ 층은 빛에 의해 생성된 정공의 후면 재결합을 줄 여주어 태양전지의 효율을 높여주게 되는 것이다.In addition, the
한편, 도시되지는 않았으나 상술한 각 층들 사이의 계면에는 에칭(etching) 처리에 의한 텍스처링(texturing) 구조의 표면이 형성될 수 있는데, 이러한 텍스처링 구조는 반사율을 낮추고 빛을 모아주는 기능을 향상시킬 수 있도록 한다. Although not shown, a surface of a texturing structure may be formed at an interface between the above-described layers by an etching process. Such a texturing structure may lower reflectance and improve light collection. Make sure
상술한 바와 같이, 본 발명에 따른 실리콘 태양전지는 금속전극을 유도전류 장치를 이용하여 선택적으로 가열하여 열처리하는 것을 특징으로 한다. 따라서, 효율적인 전면금속전극 형성 공정이 진행될 수 있으며 이에 대한 기본 적인 실시예를 살펴보면, 하기와 같이 나타날 수 있다.As described above, the silicon solar cell according to the present invention is characterized in that the heat treatment by selectively heating the metal electrode using an induction current device. Therefore, an efficient front metal electrode forming process may be performed and a basic embodiment thereof may be described as follows.
도 5 및 도 6은 본 발명에 따른 전극 열처리 공정을 도시한 단면도들이다.5 and 6 are cross-sectional views illustrating an electrode heat treatment process according to the present invention.
도 5 및 도 6을 참조하면, 하부에서부터 후면금속전극(240, 340), 후면 전계 형성층(235, 325), 제1 타입 실리콘 기판(210, 310), 제2 타입 실리콘층(220, 320) 및 패시베이션막 또는 반사방지막(230, 330)이 형성된다.5 and 6, the
다음으로, 스크린 프린트 상태의 제1전면금속전극(250, 350)이 구비된다. 여기에 유도전류 장치를 이용하여 전면금속전극을 열처리(소성)하면, 비접촉(No Contact) 상태의 제2전면금속전극(260, 360)에서 오믹 콘택(Ohmic Contact) 상태의 제3전면금속전극(270, 370)으로 변환된다.Next, the first front
이때, 유도전류 장치는 다른 소자들에게는 영향을 주지 않고, 전면금속전극만 균일하게 가열하므로, 패시베이션막 또는 반사방지막(230, 330) 상부의 모든 제3전면금속전극(270, 370)의 상태를 동일하게 조절할 수 있다.In this case, the induction current device does not affect other devices, and uniformly heats only the front metal electrode, thus changing the state of all the third
여기서, 유도전류 과정이 일부 과도하게 수행될 경우 션트(Shunt) 상태의 제 4전면금속전극(280, 380)이 형성될 수 있다. 이러한 경우 도 5의 제4전면금속전극(280)과 같이 제1 타입 실리콘 기판(210)과 제4전면금속전극(280)이 단락되는 형상이 발생하는데, 종래의 경우에는 열처리 분위기를 해제시킨 상태에서 별도의 과정을 수행하여야 하므로, 공정이 복잡하고 시간이 지체되는 문제가 있었다.Here, when some of the induced current process is excessively performed, fourth front
그러나, 본 발명에서는 열처리 로(Furnace) 또는 RTP 장치를 사용하지 않으므로, 별도의 열처리 분위 해제 과정이 필요가 없다. 따라서, 신속하게 전극 부분에만 도핑 과정을 수행할 수 있으며, 그 결과로 도 6에서와 같이 셀프 도핑 (Self-doping)제2 타입 실리콘층(315)을 형성할 수 있고, 용이하게 제5전면금속전극(390)을 형성할 수 있다. However, the present invention does not use a heat treatment furnace (Furnace) or RTP apparatus, there is no need for a separate heat treatment ambience release process. Therefore, it is possible to quickly perform the doping process only on the electrode portion, and as a result, it is possible to form a self-doping second
상술한 바와 같이, 본 발명의 실시예들에 따른 실리콘 태양전지에 의할 경우, 유도전류 장치를 이용한 전극 형성 공정에 따라서 태양전지 효율의 안정성과 재연성이 매우 우수하게 나타날 수 있다.As described above, when the silicon solar cell according to the embodiments of the present invention, the stability and reproducibility of the solar cell efficiency can be very excellent according to the electrode forming process using the induction current device.
이상 첨부된 도면을 참조하여 본발명의 실시예들을 설명하였으나, 본발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 변형될 수 있으며, 본발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상부에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.Although the embodiments of the present invention have been described above with reference to the accompanying drawings, the present invention is not limited to the above embodiments and can be modified in various forms, and having ordinary skill in the art to which the present invention pertains. It will be understood by those skilled in the art that the present invention may be embodied in other specific forms without changing the technical spirit or essential features of the present invention. Therefore, it should be understood that the embodiments described above are exemplary in all respects and not restrictive.
도 1은 종래기술에 따른 전극 열처리 공정의 온도 및 시간 경과별 공정 형태를 나타낸 그래프.Figure 1 is a graph showing the process shape over time and temperature of the electrode heat treatment process according to the prior art.
도 2는 종래 기술에 따른 전극 열처리 공정의 온도별 공정 형태를 나타낸 그래프.Figure 2 is a graph showing the process form by temperature of the electrode heat treatment process according to the prior art.
도 3 및 도 4는 본 발명에 따른 유도 전류를 이용한 전극 열처리 공정을 도시한 단면도들.3 and 4 are cross-sectional views showing an electrode heat treatment process using an induced current according to the present invention.
도 5는 본 발명의 일실시예에 따른 전극 열처리 공정을 도시한 단면도.5 is a cross-sectional view showing an electrode heat treatment process according to an embodiment of the present invention.
도 6은 본 발명의 다른 실시예에 따른 전극 열처리 공정을 도시한 단면도.6 is a cross-sectional view showing an electrode heat treatment process according to another embodiment of the present invention.
Claims (11)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090104608A KR101113503B1 (en) | 2009-10-30 | 2009-10-30 | Method for fabricating silicon solar cell using induced current apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090104608A KR101113503B1 (en) | 2009-10-30 | 2009-10-30 | Method for fabricating silicon solar cell using induced current apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110047829A KR20110047829A (en) | 2011-05-09 |
KR101113503B1 true KR101113503B1 (en) | 2012-02-29 |
Family
ID=44239060
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090104608A KR101113503B1 (en) | 2009-10-30 | 2009-10-30 | Method for fabricating silicon solar cell using induced current apparatus |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101113503B1 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040087111A1 (en) | 2001-03-16 | 2004-05-06 | Canon Kabushiki Kaisha | Method for manufacturing a semiconductor film |
KR20080068638A (en) * | 2005-10-20 | 2008-07-23 | 도요 알루미늄 가부시키가이샤 | Paste composition and solar battery element using the same |
KR20090057212A (en) * | 2006-08-09 | 2009-06-04 | 신에츠 한도타이 가부시키가이샤 | Semiconductor substrate, method for forming electrode, and method for manufacturing solar cell |
US20090238994A1 (en) * | 2006-01-25 | 2009-09-24 | Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. | Method for producing a metal contact structure of a solar cell |
-
2009
- 2009-10-30 KR KR1020090104608A patent/KR101113503B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040087111A1 (en) | 2001-03-16 | 2004-05-06 | Canon Kabushiki Kaisha | Method for manufacturing a semiconductor film |
KR20080068638A (en) * | 2005-10-20 | 2008-07-23 | 도요 알루미늄 가부시키가이샤 | Paste composition and solar battery element using the same |
US20090238994A1 (en) * | 2006-01-25 | 2009-09-24 | Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. | Method for producing a metal contact structure of a solar cell |
KR20090057212A (en) * | 2006-08-09 | 2009-06-04 | 신에츠 한도타이 가부시키가이샤 | Semiconductor substrate, method for forming electrode, and method for manufacturing solar cell |
Also Published As
Publication number | Publication date |
---|---|
KR20110047829A (en) | 2011-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20190140114A1 (en) | Solar cell, method for manufacturing solar cell, and solar cell module | |
KR101436357B1 (en) | Back junction solar cell with selective front surface field | |
US20090283141A1 (en) | Solar Cells and Methods for Manufacturing Same | |
US9224888B2 (en) | Solar cell and solar-cell module | |
US20160197209A1 (en) | Solar cell and method for manufacturing the same | |
US8927313B2 (en) | Method for manufacturing a solar cell | |
JP2009164544A (en) | Passivation layer structure of solar cell, and fabricating method thereof | |
US9978888B2 (en) | Solar cell and method for manufacturing the same | |
US20170133545A1 (en) | Passivated contacts for photovoltaic cells | |
JP2019004159A (en) | Method of manufacturing solar battery | |
TWI509826B (en) | Back-contact solar cell and manufacturing method thereof | |
Raval et al. | Industrial silicon solar cells | |
US9214584B2 (en) | Solar cell, method for manufacturing dopant layer, and method for manufacturing solar cell | |
KR20110008541A (en) | Sollar cell and fabrication method thereof | |
KR20140140200A (en) | Solar cell and method for manufacturing the same | |
KR102060709B1 (en) | Method for manufacturing solar cell | |
KR101115195B1 (en) | Silicon heterojunction solar cell and method for fabricating the same | |
Sepeai et al. | Fabrication and characterization of Al-BSF bifacial solar cell | |
KR101113503B1 (en) | Method for fabricating silicon solar cell using induced current apparatus | |
KR101223021B1 (en) | Method of preparing solar cell and solar cell | |
KR101223061B1 (en) | Method of preparing solar cell and solar cell prepared by the same | |
KR102065595B1 (en) | Method for manufacturing solar cell | |
JP2011018748A (en) | Method of manufacturing solar battery cell | |
KR20080105268A (en) | Method of forming passivation layer of solar cell, method of preparing solar cell and solar cell | |
KR20180036504A (en) | Solar cell and the method for manufacturing the solar cell |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20150108 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20160125 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20170109 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20180108 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20190114 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20200120 Year of fee payment: 9 |