[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101113188B1 - 동작 속도가 가변되는 비휘발성 메모리 장치 및 이를 위한 상보신호 제어 방법 - Google Patents

동작 속도가 가변되는 비휘발성 메모리 장치 및 이를 위한 상보신호 제어 방법 Download PDF

Info

Publication number
KR101113188B1
KR101113188B1 KR1020100095078A KR20100095078A KR101113188B1 KR 101113188 B1 KR101113188 B1 KR 101113188B1 KR 1020100095078 A KR1020100095078 A KR 1020100095078A KR 20100095078 A KR20100095078 A KR 20100095078A KR 101113188 B1 KR101113188 B1 KR 101113188B1
Authority
KR
South Korea
Prior art keywords
signal
complementary signal
complementary
data strobe
controller
Prior art date
Application number
KR1020100095078A
Other languages
English (en)
Inventor
오승민
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100095078A priority Critical patent/KR101113188B1/ko
Priority to US12/968,085 priority patent/US8482996B2/en
Application granted granted Critical
Publication of KR101113188B1 publication Critical patent/KR101113188B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load

Landscapes

  • Read Only Memory (AREA)
  • Dram (AREA)

Abstract

제 1 동작모드 및 제 2 동작모드로 동작하는 비휘발성 메모리 장치로서, 제 1 동작모드로의 진입 명령에 응답하여 상보신호 입출력 버퍼를 인에이블하고, 제 1 동작모드로 동작 중 제 2 동작모드로의 천이 명령에 응답하여 상보신호 입출력 버퍼를 디스에이블하는 컨트롤러를 포함하는 동작 속도가 가변되는 플래시 메모리 장치 및 이를 위한 상보신호 제어 방법을 제시한다.

Description

동작 속도가 가변되는 비휘발성 메모리 장치 및 이를 위한 상보신호 제어 방법{Operation Speed Changeable Nonvolatile Memory Apparatus and Control Method of Complementary Signal Therefor}
본 발명은 비휘발성 메모리 장치에 관한 것으로, 보다 구체적으로는 동작 속도가 가변되는 비휘발성 메모리 장치 및 이를 위한 상보신호 제어 방법에 관한 것이다.
플래시 메모리 장치는 비휘발성 메모리 장치의 대표적인 예이며, 사용되는 어플리케이션에 따라 별도로 개발되지 않고 동일한 플래시 메모리 장치를 여러 어플리케이션에 사용하는 것이 일반적이다. 즉, DRAM은 모바일용, 그래픽용, 메인 메모리용 등 적용 분야에 따라 각기 다르게 제조되지만, 플래시 메모리 장치는 동일한 구조를 다양한 어플리케이션에 적용하는 것이다.
따라서, 플래시 메모리 장치는 고속 동작을 위한 프로토콜과 함께 저속 동작을 위한 프로토콜을 유지하여야 하는 환경을 갖추고 있는 것이 바람직하다.
도 1은 일반적인 저속 플래시 메모리 장치의 동작 방법을 설명하기 위한 도면이다.
플래시 메모리 장치에 전원이 인가됨에 따라(S101), 플래시 메모리 장치는 디폴트(Default) 모드 즉, 비동기 모드로 설정된다(S103). 그리고, 비동기 모드에서의 동작, 예를 들어 리드, 프로그램, 소거 등이 이루어진다(S105).
이러한 저속 플래시 메모리 장치는 전체적인 동작을 제어하는 컨트롤러 및 데이터 저장 영역으로서의 플래시 메모리 모듈을 포함하며, 도 2를 참조하여 설명하면 다음과 같다.
도 2는 저속 플래시 메모리 장치에서의 프로토콜 구성을 설명하기 위한 도면이다.
도시한 것과 같이, 컨트롤러(110)와 플래시 메모리 모듈(120) 간에 송수신되는 신호는 라이트 인에이블 신호(/WE), 어드레스 래치 인에이블 신호(ALE), 커맨드 래치 인에이블 신호(CLE), 리드 인에이블 신호(/RE), 입출력 데이터(IO<0:N>), 상태 확인 신호(/RB, Ready/Busy), 칩 인에이블 신호(/CE) 및 라이트 프로텍트 신호(/WP)를 포함한다.
이러한 프로토콜은 저속 동작에 적합한 프로토콜로, 고속 동작을 위해서는 컨트롤러와 플래시 메모리 모듈 간의 신호를 동기시키기 위한 신호가 필요하다.
도 3은 동작 속도가 가변되는 일반적인 플래시 메모리 장치에서의 프로토콜 구조를 설명하기 위한 도면이다.
도 3을 참조하면, 동일한 플래시 메모리 장치를 저속 어플리케이션은 물론 고속 어플리케이션에도 적용하기 위해 클럭 신호(CLK) 및 데이터 스트로브 신호(DQS)가 도입된 것을 알 수 있다.
이러한 플래시 메모리 장치에서는 동기모드로 진입시 라이트 인에이블 신호(/WE) 전송용 핀을 클럭 신호(CLK) 전송용 핀으로 설정하고, 리드 인에이블 신호(/RE) 전송용 핀을 라이트 신호(/WR) 전송용 핀으로 설정한다. 그리고, 클럭 신호(CLK)를 이용하여 컨트롤러(210)와 플래시 메모리 모듈(220) 간의 신호를 동기시키며, 데이터 스트로브 신호(DQS)를 이용하여 입출력 데이터를 스트로브하여 고속 모드 즉, 동기식 모드로 동작한다.
하나의 플래시 메모리 장치에서 고속/저속 모드로의 전환은 셋 피쳐(Set feature) 커맨드에 의해 이루어진다. 디폴트 모드는 저속 모드이며, 고속 모드 즉, 동기식 모드로 전환하기 위한 셋 피쳐가 입력되면 플래시 메모리 장치가 동기식 모드로 전환된다. 아울러, 동기식 모드로 전환하기 위해, 비동기식 모드(저속 모드)에서 라이트 인에이블 신호(/WE) 전송에 사용되던 핀이 클럭(CLK) 핀으로 전환되고, 리드 인에이블 신호(/RE) 전송에 사용되던 핀이 라이트 신호(WR) 핀으로 전환된다. 아울러, 데이터 스트로브 신호(DQS) 전송을 위한 핀이 인에이블된다.
여기에서, 셋 피쳐란 플래시 메모리 장치의 내부 동작을 운용자의 목적대로 변경하고자 할 때 사용하는 명령어를 의미한다.
이와 같이, 저속 및 고속 모드를 모두 지원하기 위해 클럭 신호(CLK) 및 데이터 스트로브 신호(DQS)를 선택적으로 사용하고 있지만, 어플리케이션에서 요구하는 속도가 더욱 증가하게 되면 데이터 아이(Data eye)가 더욱 협소해 지고, 결국 신호의 노이즈에 의한 영향이 증가하여 패일(fail)이 발생할 수 있다.
데이터 아이의 협소화, 노이즈에 의한 영향을 최소화하기 위해서는 상보신호가 필요하다. 상보신호는 신호의 노이즈 효과를 감소시키는 데에 중요한 역할을 하나, 이를 사용할 경우 전류 소모가 2배 이상 증가하는 단점이 있다. 따라서, 저속 모드(비동기 모드)에서는 상보신호를 사용하지 않고, 고속 모드(동기식 모드)에서만 상보신호를 사용할 수 있도록 셋 피쳐를 설정하고 있다.
도 4은 동작 속도가 가변되는 일반적인 플래시 메모리 장치에서 상보신호가 추가된 프로토콜 구성을 설명하기 위한 도면이다.
도 4에 도시한 것과 같이, 컨트롤러(310)와 플래시 메모리 모듈(320) 간에 송수신되는 신호에 상보 신호로서 클럭 신호의 상보신호(/CLK), 데이터 스트로브 신호의 상보신호(/DQS)가 적용된 것을 알 수 있다.
플래시 메모리 장치가 동기 모드로 전환한 후, 상보신호를 인에이블하기 위한 셋 피쳐가 입력되면, 클럭 신호의 상보신호(/CLK) 및 데이터 스트로브 신호의 상보신호(/DQS)를 입출력하는 버퍼들을 인에이블하여, 노이즈 효과 등을 상보신호에 의해 감소시키게 된다.
동기 모드에서 비동기 모드로 전환은 비동기 모드 전환용 셋 피쳐에 의해 이루어지는데, 상보신호는 비동기 모드에서 사용하지 않는 것이 효율적이므로, 상보신호를 디스에이블하기 위한 셋 피쳐를 별도로 입력해 주어야 한다.
즉, 현재의 플래시 메모리 장치는 플래시 메모리 장치가 동기 모드에서 비동기 모드로 전환한 후에도 상보신호가 계속해서 인에이블 상태를 유지하며, 이를 디스에이블시키기 위해서는 별도의 셋 피쳐를 사용하여야 한다.
결국, 상보신호 디스에이블용 셋 피쳐가 입력될 때까지 상보신호가 인에이블 상태를 유지하므로, 플래시 메모리 장치의 동작 전류 소모량을 증가시키는 요인이 된다.
본 발명은 동기 모드에서 비동기 모드로 진입시 즉각적으로 상보신호를 디스에이블할 수 있는 동작 속도가 가변되는 플래시 메모리 장치 및 이를 위한 상보신호 제어 방법을 제공하는 데 그 기술적 과제가 있다.
본 발명의 다른 기술적 과제는 동기 모드에서 동작 중 리셋 커맨드가 입력되면 즉시 상보신호를 디스에이블하고 비동기 모드로 전환하는 동작 속도가 가변되는 플래시 메모리 장치 및 이를 위한 상보신호 제어 방법을 제공하는 데 있다.
본 발명의 또 다른 기술적 과제는 동기 모드 및 비동기 모드로 선택적으로 동작하는 플래시 메모리 장치에서 비동기 모드 동작시 상보신호의 디스에이블 타이밍을 제어하여 전류 소모를 최소화할 수 있는 동작 속도가 가변되는 플래시 메모리 장치 및 이를 위한 상보신호 제어 방법을 제공하는 데 있다.
본 발명의 일 실시예에 의한 동작 속도가 가변되는 플래시 메모리 장치는 제 1 동작모드 및 제 2 동작모드로 동작하는 비휘발성 메모리 장치로서, 상기 제 1 동작모드로의 진입 명령에 응답하여 상보신호 입출력 버퍼를 인에이블하고, 상기 제 1 동작모드로 동작 중 상기 제 2 동작모드로의 천이 명령에 응답하여 상기 상보신호 입출력 버퍼를 디스에이블하는 컨트롤러를 포함한다.
한편, 본 발명의 다른 실시예에 의한 동작 속도가 가변되는 플래시 메모리 장치는 전체적인 동작을 제어하며, 제 1 상보신호 입출력 버퍼를 구비하는 컨트롤러; 및 상기 컨트롤러에 의해 제어되는 제 2 상보신호 입출력 버퍼를 구비하는 데이터 저장 공간으로서의 비휘발성 메모리 모듈;을 포함하고, 상기 컨트롤러는 제 1 동작모드 진입시 상기 제 1 및 제 2 상보신호 입출력 버퍼를 인에이블시키고, 상기 제 1 동작모드 동작 중 제 2 동작모드로의 천이 명령에 응답하여 상기 제 1 및 제 2 상보신호 입출력 버퍼를 디스에이블시키도록 한다.
한편, 본 발명의 일 실시예에 의한 동작 속도가 가변되는 플래시 메모리 장치를 위한 상보신호 제어 방법은 컨트롤러 및 상기 컨트롤러에 의해 동작하는 비휘발성 메모리 모듈을 포함하는 비휘발성 메모리 장치에서의 상보신호 제어 방법으로서, 제 1 동작모드로의 진입 명령에 응답하여 상기 컨트롤러가 상보신호를 인에이블하는 단계; 및 상기 제 2 동작모드로의 천이 명령에 응답하여 상기 컨트롤러가 상기 상보신호를 디스에이블하는 단계;를 포함한다.
아울러, 본 발명의 다른 실시예에 의한 동작 속도가 가변되는 플래시 메모리 장치를 위한 상보신호 제어 방법은 컨트롤러 및 상기 컨트롤러에 의해 동작하는 비휘발성 메모리 모듈을 포함하는 비휘발성 메모리 장치에서의 상보신호 제어 방법으로서, 전원이 공급됨에 따라 제 2 동작모드로 진입하는 단계; 제 1 동작모드로의 진입 명령에 응답하여 상기 컨트롤러가 상보신호를 인에이블하고 상기 제 1 동작모드로 진입하는 단계; 상기 제 1 동작모드에서 동작 중 상기 제 2 동작모드로의 천이 명령에 응답하여 상기 컨트롤러가 상기 상보신호를 디스에이블하는 단계; 및 상기 제 2 동작모드로 진입하는 단계;를 포함한다.
본 발명에서는 저속 및 고속 동작을 지원하는 비휘발성 메모리에 있어서, 고속 모드에서는 상보신호를 인에이블시키고, 저속 모드로의 천이를 위한 명령이 입력되면 즉시 상보신호를 디스에이블시켜 상보신호가 불필요하게 인에이블되어 있지 않도록 한다. 따라서, 상보신호의 디스에이블 시점을 적절히 제어할 수 있어 비휘발성 메모리 장치의 전류 소모를 최소화할 수 있다.
또한, 고속 모드로 진입하기 전 충분한 시간 대기하여 비휘발성 메모리 장치가 안정화된 후 동작 속도를 셋팅함으로써, 상보신호를 보다 안정적으로 인에이블시킬 수 있다. 결국, 상보신호가 인에이블되지 않은 상태에서 비휘발성 메모리 장치가 과도한 속도로 동작하는 것을 방지할 수 있어 불량을 유발하는 위험 요소를 제거할 수 있는 이점이 있다.
도 1은 일반적인 저속 플래시 메모리 장치의 동작 방법을 설명하기 위한 도면,
도 2는 저속 플래시 메모리 장치에서의 프로토콜 구성을 설명하기 위한 도면,
도 3은 동작 속도가 가변되는 일반적인 플래시 메모리 장치에서의 프로토콜 구조를 설명하기 위한 도면,
도 4은 동작 속도가 가변되는 일반적인 플래시 메모리 장치에서 상보신호가 추가된 프로토콜 구성을 설명하기 위한 도면,
도 5는 본 발명의 일 실시예에 의한 비휘발성 메모리 장치의 구성도,
도 6은 본 발명의 일 실시예에 의한 상보신호 제어 방법을 설명하기 위한 흐름도,
도 7은 도 6에 도시한 동기모드 전환 과정을 설명하기 위한 흐름도,
도 8은 본 발명의 다른 실시예에 의한 상보신호 제어 방법을 설명하기 위한 흐름도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 구체적으로 설명한다.
도 5는 본 발명의 일 실시예에 의한 비휘발성 메모리 장치의 구성도이다.
본 발명의 일 실시예에 의한 비휘발성 메모리 장치는 전체적인 동작을 제어하는 컨트롤러(410) 및 컨트롤러(410)에 의해 동작하는 데이터 저장 공간으로서의 비휘발성 메모리 모듈(420)을 포함한다.
저속 및 고속 모드를 모두 지원하기 위해 컨트롤러(410)는 제 1 상보신호 입출력 버퍼(411, 412, 413, 414, 415, 416)를 구비하고, 비휘발성 메모리 모듈(420)은 컨트롤러(410)에 의해 제어되는 제 2 상보신호 입출력 버퍼(421, 422, 423, 424, 425, 426)를 구비한다.
제 1 상보신호 입출력 버퍼는 클럭신호 및 클럭신호의 상보신호를 위한 출력 버퍼(411, 412)와, 데이터 스트로브 신호 및 데이터 스트로브 신호의 상보신호를 위한 입출력 버퍼(413, 414, 415, 416)를 포함한다.
아울러, 클럭신호 출력 버퍼(411)는 싱글엔드(Single-end)로 구성할 수 있으며, 데이터 스트로브 신호 입력 버퍼는 데이터 스트로브 신호 싱글엔드 입력버퍼(413) 및 데이터 스트로브 신호/데이터 스트로브 신호의 상보신호 차동 입력버퍼(414)를 포함할 수 있다.
고속으로 동작하는 동기 모드에서, 저속 동작시 라이트 인에이블 신호(/WE)를 전송하는 데 사용되던 핀이 클럭신호(CLK) 출력용 핀으로 사용될 수 있고, 저속 동작시 리드 인에이블 신호(/RE)를 전송하는 데 사용되던 핀이 라이트 신호(/WR)를 전송용 핀으로 사용될 수 있다. 또한, 동기 모드로 진입하면 클럭 신호의 상보신호 출력 버퍼(412), 데이터 스트로브 신호/데이터 스트로브 신호의 상보신호 차동 입력버퍼(414), 데이터 스트로브 신호 출력 버퍼(415) 및 데이터 스트로브 신호의 상보신호 출력 버퍼(416)가 인에이블되는 한편, 데이터 스트로브 신호 싱글엔드 입력 버퍼(413)가 디스에이블된다.
한편, 제 2 상보신호 입출력 버퍼는 클럭신호 및 클럭 신호의 상보신호를 위한 입력 버퍼(421, 422) 및 데이터 스트로브 신호 및 데이터 스트로브 신호의 상보신호를 위한 입출력 버퍼(423, 424, 425, 426)를 포함한다.
아울러, 클럭신호 입력 버퍼는 클럭 신호 싱글엔드 입력 버퍼(421) 및 클럭신호/클럭신호의 상보신호 차동 입력 버퍼(422)를 포함할 수 있으며, 데이터 스트로브 신호 입력 버퍼는 데이터 스트로브 신호 싱글엔드 입력버퍼(423) 및 데이터 스트로브 신호/데이터 스트로브 신호의 상보신호 차동 입력버퍼(424)를 포함할 수 있다.
고속으로 동작하는 동기 모드로 진입하면 클럭신호/클럭신호의 상보신호 차동 입력 버퍼(422), 데이터 스트로브 신호/데이터 스트로브 신호의 상보신호 차동 입력버퍼(424), 데이터 스트로브 신호 출력 버퍼(425) 및 데이터 스트로브 신호의 상보신호 출력 버퍼(426)가 인에이블되는 한편, 클럭신호 싱글엔드 입력 버퍼(421) 및 데이터 스트로브 신호 싱글엔드 입력 버퍼(413)가 디스에이블된다.
결국, 동기 모드에서 컨트롤러(410)의 클럭신호 싱글엔드 출력 버퍼(411) 및 클럭신호의 상보신호 출력 버퍼(412)에서 출력되는 클럭신호 및 그 상보신호는 비휘발성 메모리 모듈(420)의 클럭신호/클럭신호의 상보신호 차동 입력 버퍼(422)로 입력되게 된다. 또한, 컨트롤러(410)의 데이터 스트로브 신호/데이터 스트로브 신호의 상보신호 차동 입력 버퍼(414)는 비휘발성 메모리 모듈(420)의 데이터 스트로브 신호 출력 버퍼(425) 및 데이터 스트로브 신호의 상보신호 출력 버퍼(426)를 통해 출력되는 데이터 스트로브 신호 및 그 상보신호를 수신하고, 비휘발성 메모리 모듈(420)의 데이터 스트로브 신호/데이터 스트로브 신호의 상보신호 차동 입력 버퍼(424)는 컨트롤러(410)의 데이터 스트로브 신호 출력 버퍼(415) 및 데이터 스트로브 신호의 상보신호 출력 버퍼(416)로부터 데이터 스트로브 신호 및 그 상보신호를 수신하게 된다.
일반적으로, 비휘발성 메모리 장치는 파워-온시 비동기 모드로 동작하도록 설정되어 있으며, 동기 모드로 전환하기 위해서는 별도의 셋 피쳐가 입력된다. 동기 모드 진입을 위한 셋 피쳐가 입력되면, 컨트롤러(410)는 상술한 것과 같이, 동기 모드 동작에 필요한 상보신호 입출력 버퍼들을 인에이블시키고, 이에 따라 컨트롤러(410)와 비휘발성 메모리 모듈(420) 간에 송수신되는 신호들이 동기화될 수 있고, 고속 동작에서 신호 노이즈에 의한 영향을 최소화할 수 있다.
본 발명의 바람직한 실시예에서, 비휘발성 메모리 장치는 안정화부(430)를 더 포함한다.
안정화부(430)는 동기모드로 진입하기 위한 셋 피쳐 입력 후, 기 설정된 시간동안 비휘발성 메모리 장치를 대기 상태로 유지하여 안정화될 수 있도록 한다. 비휘발성 메모리 장치를 안정화시킨 후 동작 속도를 셋팅하고 필요한 상보신호를 인에이블하면, 상보신호가 인에이블되기 전에 비휘발성 메모리 장치가 고속으로 동작하는 것을 방지할 수 있다. 상보신호가 디스에이블되어 있는 상태에서 비휘발성 메모리가 고속으로 동작하게 되면 불량이나 오류가 발생할 수 있으나, 본 발명에서와 같이 기 설정된 시간 대기하여 비휘발성 메모리 장치가 안정화된 후 고속 동작을 수행하도록 하면, 불량을 유발하는 다양한 요소들을 제거할 수 있다.
도 6은 본 발명의 일 실시예에 의한 상보신호 제어 방법을 설명하기 위한 흐름도이다.
비휘발성 메모리 장치에 전원이 공급되면(S201), 비휘발성 메모리 장치는 디폴트 모드, 예를 들어 비동기 모드로 설정된다.
이러한 상태에서, 동기 모드로 진입하기 위한 셋 피쳐가 입력되면(S203), 컨트롤러(410)는 상보신호를 인에이블하는 등 비휘발성 메모리 장치를 동기 모드로 전환하여(S205) 동작(소거, 프로그램, 리드 등)을 수행한다(S207).
이후, 리셋 명령 즉, 비동기 모드로 천이하기 위한 명령이 입력되면(S209), 컨트롤러(410)는 상보신호를 디스에이블시킨 후(S211) 비휘발성 메모리 장치를 비동기 모드로 전환한다(S213).
단계, S203에서 동기 모드 진입을 위한 셋 피쳐가 입력되지 않으면, 디폴트 모드인 비동기 모드로 동작(S215)함은 물론이다.
도 7은 도 6에 도시한 동기모드 전환 과정을 설명하기 위한 흐름도이다.
셋 피쳐를 통해 동기 모드 진입이 요구된 경우, 먼저, 컨트롤러(410)는 비동기 모드에서 사용되는 신호 중 동기 모드에서 용도가 변경되는 신호들을 재설정한다. 즉, 라이트 인에이블 신호(/WE) 전송용 핀을 클럭 신호(CLK) 전송용 핀으로, 리드 인에이블 신호(/RE) 전송용 핀을 라이트 신호(/WR) 전용용 핀으로 전환하는 것이다(S301). 그리고, 컨트롤러(410)는 컨트롤러(410) 및 비휘발성 메모리 모듈(420)에 구비된 데이터 스트로브 신호 입출력 버퍼(413, 415, 423, 425)를 인에이블한다(S303).
결국 단계 S301 및 S303에 따라, 클럭신호(CLK) 및 데이터 스트로브 신호(DQS)가 인에이블된다.
이후, 클럭신호(CLK) 및 데이터 스트로브 신호(DQS)의 각 상보신호를 인에이블시키기 위한 셋 피쳐가 입력되면(S305), 컨트롤러(410)는 상보신호를 인에이블한다(S311).
보다 구체적으로, 컨트롤러(410)는 클럭신호의 상보신호(/CLK)를 입출력하기 위한 버퍼들(412, 422)을 인에이블시키는 한편, 데이터 스트로브 신호의 상보신호(/DQS)를 입출력하기 위한 버퍼들(414, 416, 424, 426)를 인에이블시킨다. 또한, 컨트롤러(410)는 데이터 스트로브 신호 싱글엔드 입력 버퍼(413, 423) 및 클럭 신호 싱글엔드 입력 버퍼(421)를 디스에이블시켜 차동 입력 버퍼들(422, 414, 424)에 의해 클럭 신호 및 그 상보신호, 데이터 스트로브 신호 및 그 상보신호가 상호 전송될 수 있도록 한다.
본 발명의 바람직한 실시예에서, 컨트롤러(410)에 의해 상보신호를 인에이블하기 전, 안정화부(430)에 의해 기 설정된 시간 동안 비휘발성 메모리 장치를 대기 상태로 유지할 수 있다(S307). 그리고 기 설정된 시간 경과 후 비휘발성 메모리의 동작 속도를 셋팅(S309)한 후 상보신호를 인에이블시키면(S311), 상보신호가 인에이블되기 전에 비휘발성 메모리 장치가 과도한 속도로 동작함으로 인한 불량 요소들을 제거할 수 있다.
한편, 단계 S305에서 상보신호를 인에이블시키기 위한 셋 피쳐가 입력되지 않는 경우에는 클럭 신호(CLK) 입출력 버퍼(411, 421), 데이터 스트로브 신호 입출력 버퍼(413, 415, 423, 425)만이 인에이블된 상태에서 동작한다(S313).
그리고, 이 경우에도 리셋 명령이 입력되면 비동기 모드로 전환할 수 있어야 하며, 도 8을 참조하여 설명하면 다음과 같다.
도 8은 본 발명의 다른 실시예에 의한 상보신호 제어 방법을 설명하기 위한 흐름도이다.
클럭 신호 입출력 버퍼 및 데이터 스트로브 신호 입출력 버퍼만이 인에이블된 상태에서 비동기 모드로 동작하던 중(S313), 리셋 명령이 입력될 수 있다(S411).
컨트롤러는 리셋 명령에 응답하여, 단계 S303에서 인에이블시킨 데이터 스트로브 신호 입출력 버퍼, 바람직하게는 도 5에 도시한 데이터 스트로브 신호 싱글엔드 입력 버퍼(413, 423) 데이터 스트로브 신호의 상보신호 출력 버퍼(416, 426)을 디스에이블시키고, 비동기 모드로 전환한다(213).
단계 S213에서는 비동기 모드로의 완전한 전환을 위해, 클럭 신호(CLK) 전송용 핀을 다시 라이트 인에이블 신호(/WE) 전송용 핀으로, 라이트 신호(/WR) 전소용 핀을 다시 리드 인에이블 신호(/RE) 전송용 핀으로 전환한다.
한편, 단계 S311에서와 같이 상보신호가 인에이블된 후, 도 6의 단계 S209에서와 같이 리셋 명령(비동기 모드로의 천이 명령)이 입력되면, 컨트롤러(410) 측의 클럭신호의 상보신호 출력 버퍼(412), 데이터 스트로브 신호/데이터 스트로브 신호의 상보신호 차동 입력 버퍼(414), 데이터 스트로브 신호 출력 버퍼(415) 및 데이터 스트로브 신호의 상보신호 출력 버퍼(416)를 디스에이블시키는 한편, 데이터 스트로브 신호 싱글엔드 입력 버퍼(413)를 인에이블시킨다. 아울러, 비휘발성 메모리 모듈(420) 측의 클럭신호/클럭신호의 상보신호 차동 입력 버퍼(422), 데이터 스트로브 신호/데이터 스트로브신호의 상보신호 차동 입력 버퍼(424), 데이터 스트로브 신호 출력 버퍼(425) 및 데이터 스트로브 신호의 상보신호 출력 버퍼(426)를 디스에이블시키는 한편, 클럭신호 싱글엔드 입력 버퍼(421) 및 데이터 스트로브 신호 싱글엔드 입력 버퍼(423)를 인에이블시킨다.
그리고, 비동기 모드로 전환(S213)하기 위해 클럭 신호(CLK) 전송용 핀을 다시 라이트 인에이블 신호(/WE) 전송용 핀으로, 라이트 신호(/WR) 전소용 핀을 다시 리드 인에이블 신호(/RE) 전송용 핀으로 전환한다.
이상에서 설명한 것과 같이, 본 발명에서는 상보신호를 디스에이블시키기 위해 셋 피쳐를 사용하는 것이 아닌 리셋 명령(FF, 헥사코드)을 이용한다. 즉, 동기 모드로 동작 중, 리셋 명령이 입력되면 즉시 상보신호를 디스에이블시켜 상보신호가 불필요하게 인에이블되어 있는 시간을 감소시킬 수 있다.
상보신호는 신호의 노이즈를 제거하는 역할을 하여 고속 동작에서는 반드시 필요하지만 전류 소모를 증가시키는 단점이 있다. 따라서, 상보신호가 불필요한 저속 모드로 진입시 즉각적으로 상보신호를 디스에이블시킴으로써 비휘발성 메모리 장치의 동작 전류를 최소화할 수 있게 된다.
나아가, 동기 모드 진입시 기 설정된 시간 대기한 후 상보신호를 인에이블시키면, 상보신호가 인에이블되지 않은 상태에서 비휘발성 메모리 장치가 과도한 속도로 동작함으로 인한 불량 요인을 제거할 수 있어, 비휘발성 메모리 장치의 동작 신뢰성을 향상시킬 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
410 : 컨트롤러
411 : 클럭신호 싱글엔드 출력버퍼
412 : 클럭신호의 상보신호 출력버퍼
413, 423 : 데이터 스트로브 신호 싱글엔드 입력 버퍼
414. 424 : 데이터 스트로브 신호/데이터 스트로브 신호의 상보신호 차동 입력버퍼
415, 425 : 데이터 스트로브 신호 출력 버퍼
416, 426 : 데이터 스트로브 신호의 상보신호 출력 버퍼
420 : 비휘발성 메모리 모듈
421 : 클럭신호 싱글엔드 입력버퍼
422 : 클럭신호/클럭신호의 상보신호 차동 입력 버퍼

Claims (31)

  1. 제 1 동작모드 및 제 2 동작모드로 동작하는 비휘발성 메모리 장치로서,
    상기 제 1 동작모드로의 진입 명령에 응답하여 상보신호 입출력 버퍼를 인에이블하고, 상기 제 1 동작모드로 동작 중 상기 제 2 동작모드로의 천이 명령에 응답하여 상기 상보신호 입출력 버퍼를 디스에이블하는 컨트롤러를 포함하는 비휘발성 메모리 장치.
  2. 제 1 항에 있어서,
    상기 컨트롤러는, 클럭신호 출력 버퍼, 클럭신호의 상보신호 출력 버퍼, 제 1 데이터 스트로브 신호 입출력 버퍼 및 제 1 데이터 스트로브 신호의 상보신호 입출력 버퍼를 포함하는 비휘발성 메모리 장치.
  3. 제 1 항에 있어서,
    상기 컨트롤러에 의해 동작하는 데이터 저장 영역으로서의 비휘발성 메모리 모듈을 더 포함하고,
    상기 비휘발성 메모리 모듈은, 클럭신호 입력 버퍼, 클럭신호의 상보신호 입력 버퍼, 제 2 데이터 스트로브 신호 입출력 버퍼, 제 2 데이터 스트로브 신호의 상보신호 입출력 버퍼를 포함하는 비휘발성 메모리 장치.
  4. 제 1 항에 있어서,
    상기 제 1 동작모드로의 진입 명령에 응답하여 기 설정된 시간 동안 상기 비휘발성 메모리 장치를 대기시키는 안정화부를 더 포함하고, 상기 컨트롤러는 상기 기 설정된 시간 경과 후 상기 상보신호 입출력 버퍼를 인에이블시키는 비휘발성 메모리 장치.
  5. 제 4 항에 있어서,
    상기 컨트롤러는 상기 기 설정된 시간 경과하면 동작 속도를 셋팅한 후 상기 상보신호 입출력 버퍼를 인에이블시키는 비휘발성 메모리 장치.
  6. 전체적인 동작을 제어하며, 제 1 상보신호 입출력 버퍼를 구비하는 컨트롤러; 및
    상기 컨트롤러에 의해 제어되는 제 2 상보신호 입출력 버퍼를 구비하는 데이터 저장 공간으로서의 비휘발성 메모리 모듈;을 포함하고,
    상기 컨트롤러는 제 1 동작모드 진입시 상기 제 1 및 제 2 상보신호 입출력 버퍼를 인에이블시키고, 상기 제 1 동작모드 동작 중 제 2 동작모드로의 천이 명령에 응답하여 상기 제 1 및 제 2 상보신호 입출력 버퍼를 디스에이블시키는 비휘발성 메모리 장치.
  7. 제 6 항에 있어서,
    상기 제 1 동작모드는 동기 모드인 비휘발성 메모리 장치.
  8. 제 7 항에 있어서,
    상기 제 2 동작모드는 비동기 모드인 비휘발성 메모리 장치.
  9. 제 6 항에 있어서,
    상기 제 1 상보신호 입출력 버퍼는, 클럭신호 출력버퍼, 클럭신호의 상보신호 출력버퍼, 제 1 데이터 스트로브신호 입력/출력 버퍼, 제 1 데이터 스트로브 신호의 상보신호 입력/출력 버퍼를 포함하는 비휘발성 메모리 장치.
  10. 제 9 항에 있어서,
    상기 제 1 데이터 스트로브 신호 입력버퍼 및 상기 제 1 데이터 스트로브 신호의 상보신호 입력버퍼는, 데이터 스트로브 신호/데이터 스트로브 신호의 상보신호 차동 입력버퍼인 비휘발성 메모리 장치.
  11. 제 10 항에 있어서,
    상기 컨트롤러는, 제 1 데이터 스트로브 신호 싱글엔드 입력 버퍼를 더 포함하고, 상기 제 1 동작모드시 상기 제 1 데이터 스트로브 신호 싱글엔드 입력버퍼를 디스에이블시키는 비휘발성 메모리 장치.
  12. 제 11 항에 있어서,
    상기 컨트롤러는 상기 제 2 동작모드로의 천이 명령에 응답하여, 상기 제 1 데이터 스트로브 신호 싱글엔드 입력 버퍼를 인에이블시키는 비휘발성 메모리 장치.
  13. 제 9 항에 있어서,
    상기 제 2 상보신호 입출력 버퍼는, 클럭신호 입력버퍼, 제 2 데이터 스트로브신호 신호 입력/출력 버퍼 및 제 2 데이터 스트로브 신호의 상보신호 입력/출력 버퍼를 포함하는 비휘발성 메모리 장치.
  14. 제 13 항에 있어서,
    상기 클럭신호 입력버퍼는, 클럭신호/클럭신호의 상보신호 차동 입력버퍼인 비휘발성 메모리 장치.
  15. 제 14 항에 있어서,
    상기 제 2 데이터 스트로브 신호 입력 버퍼 및 상기 제 2 데이터 스트로브 신호의 상보신호 입력 버퍼는, 데이터 스트로브 신호/데이터 스트로브 신호의 상보신호 차동 입력버퍼인 비휘발성 메모리 장치.
  16. 제 15 항에 있어서,
    상기 비휘발성 메모리 모듈은, 제 2 데이터 스트로브 신호 싱글엔드 입력 버퍼를 더 포함하고, 상기 컨트롤러는 상기 제 1 동작모드시 상기 제 2 데이터 스트로브 신호 싱글엔드 입력 버퍼를 디스에이블시키는 비휘발성 메모리 장치.
  17. 제 16 항에 있어서,
    상기 컨트롤러는 상기 제 2 동작모드로의 천이 명령에 응답하여 상기 제 2 데이터 스트로브 싱글엔드 입력 버퍼를 인에이블시키는 비휘발성 메모리 장치.
  18. 제 15 항에 있어서,
    상기 비휘발성 메모리 모듈은, 클럭 신호 싱글엔드 입력 버퍼를 더 포함하고, 상기 컨트롤러는 상기 제 1 동작모드시 상기 클럭 신호 싱글엔드 입력 버퍼를 디스에이블시키는 비휘발성 메모리 장치.
  19. 제 18 항에 있어서,
    상기 컨트롤러는 상기 제 2 동작모드로의 천이 커맨드에 응답하여 상기 클럭 신호 싱글엔드 입력 버퍼를 인에이블시키는 비휘발성 메모리 장치.
  20. 제 6 항에 있어서,
    상기 제 1 동작모드로 진입하기 위한 커맨드에 응답하여 기 설정된 시간동안 상기 비휘발성 메모리 장치를 대기시키는 안정화부를 더 포함하는 비휘발성 메모리 장치.
  21. 제 20 항에 있어서,
    상기 컨트롤러는 상기 안정화부에 의해 상기 기 설정된 시간이 경과 후 상기 제 1 및 제 2 상보신호 입출력 버퍼를 인에이블시키는 비휘발성 메모리 장치.
  22. 제 21 항에 있어서,
    상기 컨트롤러는 상기 기 설정된 시간 경과하면 동작 속도를 셋팅한 후 상기 제 1 및 제 2 상보신호 입출력 버퍼를 인에이블시키는 비휘발성 메모리 장치.
  23. 컨트롤러 및 상기 컨트롤러에 의해 동작하는 비휘발성 메모리 모듈을 포함하는 비휘발성 메모리 장치에서의 상보신호 제어 방법으로서,
    제 1 동작모드로의 진입 명령에 응답하여 상기 컨트롤러가 상보신호를 인에이블하는 단계; 및
    상기 제 2 동작모드로의 천이 명령에 응답하여 상기 컨트롤러가 상기 상보신호를 디스에이블하는 단계;
    를 포함하는 비휘발성 메모리 장치를 위한 상보신호 제어 방법.
  24. 제 23 항에 있어서,
    상기 상보신호를 인에이블하기 전 상기 제 1 동작모드로의 진입 명령에 응답하여 기 설정된 시간 대기한 후 상기 상보신호를 인에이블하는 비휘발성 메모리 장치를 위한 상보신호 제어 방법.
  25. 제 24 항에 있어서,
    상기 기 설정된 시간 대기한 후 상기 컨트롤러가 동작 속도를 셋팅한 후 상기 상보신호를 인에이블하는 비휘발성 메모리 장치를 위한 상보신호 제어 방법.
  26. 제 23 항에 있어서,
    상기 상보신호를 인에이블하는 단계는, 클럭 신호, 상기 클럭신호의 상보신호, 데이터 스트로브 및 상기 데이터 스트로브 신호의 상보신호를 인에이블하는 단계인 비휘발성 메모리 장치를 위한 상보신호 제어 방법.
  27. 컨트롤러 및 상기 컨트롤러에 의해 동작하는 비휘발성 메모리 모듈을 포함하는 비휘발성 메모리 장치에서의 상보신호 제어 방법으로서,
    전원이 공급됨에 따라 제 2 동작모드로 진입하는 단계;
    제 1 동작모드로의 진입 명령에 응답하여 상기 컨트롤러가 상보신호를 인에이블하고 상기 제 1 동작모드로 진입하는 단계;
    상기 제 1 동작모드에서 동작 중 상기 제 2 동작모드로의 천이 명령에 응답하여 상기 컨트롤러가 상기 상보신호를 디스에이블하는 단계; 및
    상기 제 2 동작모드로 진입하는 단계;
    를 포함하는 비휘발성 메모리 장치를 위한 상보신호 제어 방법.
  28. 제 27 항에 있어서,
    상기 제 1 동작모드는 동기 모드인 비휘발성 메모리 장치를 위한 상보신호 제어 방법.
  29. 제 27 항에 있어서,
    상기 제 2 동작모드는 비동기 모드인 비휘발성 메모리 장치를 위한 상보신호 제어 방법.
  30. 제 27 항에 있어서,
    상기 상보신호는, 클럭신호, 상기 클럭 신호의 상보신호, 데이터 스트로브 신호 및 상기 데이터 스트로브 신호의 상보신호를 포함하는 비휘발성 메모리 장치를 위한 상보신호 제어 방법.
  31. 제 27 항에 있어서,
    상기 제 1 동작모드로 진입하는 단계는, 상기 제 1 동작모드로의 진입 명령에 응답하여 기 설정된 시간동안 대기하는 단계;
    동작 속도를 셋팅하는 단계; 및
    상기 상보신호를 인에이블하는 단계;
    를 포함하는 비휘발성 메모리 장치를 위한 상보신호 제어 방법.
KR1020100095078A 2010-09-30 2010-09-30 동작 속도가 가변되는 비휘발성 메모리 장치 및 이를 위한 상보신호 제어 방법 KR101113188B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100095078A KR101113188B1 (ko) 2010-09-30 2010-09-30 동작 속도가 가변되는 비휘발성 메모리 장치 및 이를 위한 상보신호 제어 방법
US12/968,085 US8482996B2 (en) 2010-09-30 2010-12-14 Nonvolatile memory apparatus with changeable operation speed and related signal control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100095078A KR101113188B1 (ko) 2010-09-30 2010-09-30 동작 속도가 가변되는 비휘발성 메모리 장치 및 이를 위한 상보신호 제어 방법

Publications (1)

Publication Number Publication Date
KR101113188B1 true KR101113188B1 (ko) 2012-02-16

Family

ID=45840256

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100095078A KR101113188B1 (ko) 2010-09-30 2010-09-30 동작 속도가 가변되는 비휘발성 메모리 장치 및 이를 위한 상보신호 제어 방법

Country Status (2)

Country Link
US (1) US8482996B2 (ko)
KR (1) KR101113188B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5687412B2 (ja) * 2009-01-16 2015-03-18 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体記憶装置及びそのリード待ち時間調整方法、メモリシステム、並びに半導体装置
KR20120076793A (ko) * 2010-12-30 2012-07-10 에스케이하이닉스 주식회사 집적회로, 메모리 시스템 및 이의 동작방법
KR20120098325A (ko) * 2011-02-28 2012-09-05 에스케이하이닉스 주식회사 비휘발성 메모리 시스템 및 이를 위한 특성 정보 설정 방법
KR102641515B1 (ko) 2016-09-19 2024-02-28 삼성전자주식회사 메모리 장치 및 그것의 클록 분배 방법
US10033524B1 (en) * 2017-05-16 2018-07-24 Western Digital Technologies, Inc. Differential signal mismatch compensation
US10541897B2 (en) 2017-05-16 2020-01-21 Western Digital Technologies, Inc. Mismatch compensation at differential signal receiver
US11132307B2 (en) * 2018-05-25 2021-09-28 Rambus Inc. Low latency memory access

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030087922A (ko) * 2002-05-10 2003-11-15 삼성전자주식회사 전파 지연 시간을 제어하는 멀티모드 데이터 버퍼 및 그제어 방법
KR20050003894A (ko) * 2003-07-04 2005-01-12 삼성전자주식회사 차동 데이터 스트로빙 모드와 데이터 반전 스킴을 가지는단일 데이터 스트로빙 모드를 선택적으로 구현할 수 있는반도체 장치
KR20070119378A (ko) * 2006-06-15 2007-12-20 주식회사 하이닉스반도체 조절 가능한 프리앰블 값에 기초하여 데이터 스트로브신호를 발생하는 데이터 스트로브 신호 발생기 및 이를포함하는 반도체 메모리 장치
JP2010020801A (ja) 2009-10-26 2010-01-28 Renesas Technology Corp マイクロコンピュータ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05250263A (ja) 1992-03-05 1993-09-28 Hitachi Ltd 仮想プロセッサ方式及び不揮発化記憶方式
US5696917A (en) 1994-06-03 1997-12-09 Intel Corporation Method and apparatus for performing burst read operations in an asynchronous nonvolatile memory
US5502835A (en) 1994-08-31 1996-03-26 Motorola, Inc. Method for synchronously accessing memory
US6400611B1 (en) 2001-03-23 2002-06-04 Atmel Corporation Independent asynchronous boot block for synchronous non-volatile memory devices
CN101617371B (zh) * 2007-02-16 2014-03-26 莫塞德技术公司 具有多个外部电源的非易失性半导体存储器
US7920431B2 (en) * 2008-06-02 2011-04-05 Micron Technology, Inc. Asynchronous/synchronous interface

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030087922A (ko) * 2002-05-10 2003-11-15 삼성전자주식회사 전파 지연 시간을 제어하는 멀티모드 데이터 버퍼 및 그제어 방법
KR20050003894A (ko) * 2003-07-04 2005-01-12 삼성전자주식회사 차동 데이터 스트로빙 모드와 데이터 반전 스킴을 가지는단일 데이터 스트로빙 모드를 선택적으로 구현할 수 있는반도체 장치
KR20070119378A (ko) * 2006-06-15 2007-12-20 주식회사 하이닉스반도체 조절 가능한 프리앰블 값에 기초하여 데이터 스트로브신호를 발생하는 데이터 스트로브 신호 발생기 및 이를포함하는 반도체 메모리 장치
JP2010020801A (ja) 2009-10-26 2010-01-28 Renesas Technology Corp マイクロコンピュータ

Also Published As

Publication number Publication date
US8482996B2 (en) 2013-07-09
US20120081981A1 (en) 2012-04-05

Similar Documents

Publication Publication Date Title
KR101113188B1 (ko) 동작 속도가 가변되는 비휘발성 메모리 장치 및 이를 위한 상보신호 제어 방법
KR101924836B1 (ko) 고속 인터칩 통신 장치 및 방법
US20130044844A1 (en) Electronics device capable of efficient communication between components with asyncronous clocks
US20150154135A1 (en) Semiconductor memory device and i/o control circuit therefor
JP2010086246A (ja) メモリインターフェース及びメモリインターフェースの動作方法
US9697145B2 (en) Memory interface system
US20120030433A1 (en) Method, Mobile Terminal and Computer Program Product for Sharing Storage Device
JP2011081553A (ja) 情報処理装置及びその制御方法
US9201822B2 (en) Host controller apparatus, information processing apparatus, and event information output method
CN107068177B (zh) 控制存储器的控制设备及其控制方法
KR100591524B1 (ko) 버스 구조하에서 다이나믹 클록 게이팅이 가능한 슬레이브장치 및 그 동작방법
US10268606B2 (en) Method, device and system for switching access modes for data storage device
JP2010267259A (ja) メモリデバイスおよびメモリデバイス制御装置
WO2004061860A1 (ja) 半導体記憶装置、および半導体記憶装置の制御方法
US7277976B2 (en) Multilayer system and clock control method
EP3417379B1 (en) Systems and methods for individually configuring dynamic random access memories sharing a common command access bus
US8395483B2 (en) Power controller for an electronic reader device
JP5058890B2 (ja) バス制御装置
US20210360118A1 (en) Communication apparatus, imaging apparatus, control method of the same, and storage medium
JP2007048022A (ja) 非同期バスインタフェース及びその処理方法
JP4633334B2 (ja) 情報処理装置およびメモリアクセス調停方法
JP2007286807A (ja) 情報処理装置及び情報処理方法
US9727121B2 (en) Wireless communication device
US20160277324A1 (en) Information processing apparatus,information processing method, and non-transitory computer readable medium
WO2011016154A1 (ja) 外部バスインタフェース、ｌｓｉおよびシステム

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141218

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151221

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171220

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181219

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191224

Year of fee payment: 9