[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101102698B1 - Thermistor and manufacture method the same - Google Patents

Thermistor and manufacture method the same Download PDF

Info

Publication number
KR101102698B1
KR101102698B1 KR1020090131617A KR20090131617A KR101102698B1 KR 101102698 B1 KR101102698 B1 KR 101102698B1 KR 1020090131617 A KR1020090131617 A KR 1020090131617A KR 20090131617 A KR20090131617 A KR 20090131617A KR 101102698 B1 KR101102698 B1 KR 101102698B1
Authority
KR
South Korea
Prior art keywords
thermistor
layer
metal layer
forming
substrate
Prior art date
Application number
KR1020090131617A
Other languages
Korean (ko)
Other versions
KR20110075230A (en
Inventor
송재진
박승식
Original Assignee
주식회사 케이이씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 케이이씨 filed Critical 주식회사 케이이씨
Priority to KR1020090131617A priority Critical patent/KR101102698B1/en
Publication of KR20110075230A publication Critical patent/KR20110075230A/en
Application granted granted Critical
Publication of KR101102698B1 publication Critical patent/KR101102698B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/04Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/008Thermistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/02Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/04Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient
    • H01C7/042Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient mainly consisting of inorganic non-metallic substances
    • H01C7/043Oxides or oxidic compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Thermistors And Varistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

본 발명은 써미스터 및 그 제조 방법에 관한 것으로, 해결하고자 하는 기술적 과제는 저항값을 용이하게 조절하는데 있다.The present invention relates to a thermistor and a method of manufacturing the same, and a technical problem to be solved is to easily adjust the resistance value.

이를 위해 본 발명은 기판과, 기판의 상면에 형성된 금속층과, 금속층의 상면에 형성된 저항층과, 저항층의 상면에 형성되고, 상호간 이격된 적어도 두 개의 전극층으로 이루어진 써미스터 및 그 제조 방법을 개시한다.To this end, the present invention discloses a thermistor comprising a substrate, a metal layer formed on the upper surface of the substrate, a resistance layer formed on the upper surface of the metal layer, and at least two electrode layers formed on the upper surface of the resistance layer and spaced apart from each other, and a method of manufacturing the same. .

Description

써미스터 및 그 제조 방법{THERMISTOR AND MANUFACTURE METHOD THE SAME}Thermistor and its manufacturing method {THERMISTOR AND MANUFACTURE METHOD THE SAME}

본 발명은 써미스터 및 그 제조 방법에 관한 것이다.The present invention relates to a thermistor and a method of manufacturing the same.

일반적으로 써미스터는 산화금속으로 만들어진 반도체로서, 온도계수(단위 온도당 저항 변화량)가 큰 특징을 가지고 있다. 써미스터는 온도계수가 정의 계수인 PTC(Positive Temperature Coefficient) 써미스터가 있고, 온도 계수가 부인 NTC(Negative Temperature Coefficient) 써미스터가 있다.In general, thermistors are semiconductors made of metal oxides, and have a large temperature coefficient (change in resistance per unit temperature). The thermistor has a positive temperature coefficient (PTC) thermistor whose temperature coefficient is a positive coefficient, and a negative temperature coefficient (NTC) thermistor whose temperature coefficient is negative.

이러한 써미스터의 재료는 망간, 니켈, 코발트, 철, 동 등의 천이금속 산화물을 2원계 또는 3원계로 필요 특성에 따라 서로 다른 산화물계를 이용한 원료 분말을 혼합시켜 1300~1500℃ 정도의 고온에서 소성하여 벌크형으로 제조하고 있다.The material of these thermistors is a binary or ternary transition metal oxide such as manganese, nickel, cobalt, iron, copper, etc., mixed with raw material powders using different oxides, and then fired at a high temperature of about 1300 ~ 1500 ° C. To be manufactured in bulk form.

본 발명은 저항값 조절이 용이한 고정도의 박막형 써미스터 및 그 제조 방법을 제공한다.The present invention provides a highly accurate thin-film thermistor and a method of manufacturing the same which can easily adjust the resistance value.

또한, 본 발명은 저항층의 하부에 금속층을 형성함으로써, 다양한 종류의 기 판을 사용할 수 있는 박막형 써미스터 및 그 제조 방법을 제공한다.In addition, the present invention provides a thin film thermistor capable of using various kinds of substrates by forming a metal layer under the resistive layer, and a method of manufacturing the same.

본 발명에 의한 써미스터는 기판; 상기 기판의 상면에 형성된 금속층;Thermistor according to the present invention is a substrate; A metal layer formed on an upper surface of the substrate;

상기 금속층의 상면에 형성된 저항층; 및 상기 저항층의 상면에 형성되고, 상호간 이격된 적어도 두 개의 전극층을 포함한다.A resistance layer formed on the upper surface of the metal layer; And at least two electrode layers formed on an upper surface of the resistance layer and spaced apart from each other.

상기 기판은 글래스, 알루미나 또는 실리콘 웨이퍼로 이루어질 수 있다.The substrate may be made of glass, alumina or silicon wafer.

상기 금속층은 Pt, Ag, Ni 또는 Ti로 이루어질 수 있다.The metal layer may be made of Pt, Ag, Ni, or Ti.

상기 저항층은 PTC(Positive Temperature Coefficient) 재료 또는 NTC(Negative Temperature Coefficient) 재료로 이루어질 수 있다.The resistor layer may be made of a positive temperature coefficient (PTC) material or a negative temperature coefficient (NTC) material.

상기 전극층은 Pt, Ag, Ni 또는 Ti로 이루어질 수 있다.The electrode layer may be made of Pt, Ag, Ni or Ti.

또한, 본 발명에 따른 써미스터의 제조 방법은 기판을 준비하는 기판 준비 단계; 상기 기판의 상면에 스퍼터링, 증착 또는 도금 방식으로 금속층을 형성하는 금속층 형성 단계; 상기 금속층의 상면에 스퍼터링 방식으로 저항층을 형성하는 저항층 형성 단계; 및 상기 저항층의 상면에 상호간 이격된 적어도 두 개의 전극층을 스퍼터링, 증착 또는 도금 방식으로 형성하는 전극층 형성 단계를 포함한다.In addition, the method of manufacturing a thermistor according to the present invention includes a substrate preparation step of preparing a substrate; Forming a metal layer on the upper surface of the substrate by sputtering, vapor deposition, or plating; Forming a resistive layer on the upper surface of the metal layer by sputtering; And an electrode layer forming step of forming at least two electrode layers spaced apart from each other on the upper surface of the resistance layer by sputtering, vapor deposition, or plating.

상기 기판 준비 단계에서는 글래스, 알루미나 또는 실리콘 웨이퍼로 이루어진 기판을 준비할 수 있다.In the substrate preparation step, a substrate made of glass, alumina or silicon wafer may be prepared.

상기 금속층 형성 단계에서는 Pt, Ag, Ni 또는 Ti로 이루어진 금속층을 형성할 수 있다.In the metal layer forming step, a metal layer made of Pt, Ag, Ni, or Ti may be formed.

상기 저항층 형성 단계에서는 PTC(Positive Temperature Coefficient) 재료 또는 NTC(Negative Temperature Coefficient) 재료로 이루어진 저항층을 형성할 수 있다.In the resistive layer forming step, a resistive layer made of a positive temperature coefficient (PTC) material or a negative temperature coefficient (NTC) material may be formed.

상기 전극층 형성 단계에서는 Pt, Ag, Ni 또는 Ti로 이루어진 전극층을 형성할 수 있다.In the electrode layer forming step, an electrode layer made of Pt, Ag, Ni, or Ti may be formed.

본 발명에 따른 써미스터 및 그 제조 방법은 박박 형태로 저항층을 형성하기 때문에, 고정도의 저항값 조절이 용이하다.Since the thermistor and its manufacturing method according to the present invention form a resistive layer in the form of foil, it is easy to adjust the resistance value with high accuracy.

더욱이, 본 발명에 따른 써미스터 및 그 제조 방법은 저항층의 하부에 금속층을 형성함으로써, 다양한 종류의 기판을 사용할 수 있다.Moreover, in the thermistor and its manufacturing method according to the present invention, various kinds of substrates can be used by forming a metal layer under the resistance layer.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings, so that those skilled in the art can easily carry out the present invention.

도 1a는 본 발명에 따른 써미스터를 도시한 단면도이고, 도 1b는 그 등가 저항을 도시한 회로도이다.1A is a cross-sectional view showing a thermistor according to the present invention, and FIG. 1B is a circuit diagram showing an equivalent resistance thereof.

도 1a에 도시된 바와 같이 본 발명에 따른 써미스터(100)는 기판(110), 금속층(120), 저항층(130) 및 한쌍의 전극층(140)을 포함한다.As shown in FIG. 1A, the thermistor 100 according to the present invention includes a substrate 110, a metal layer 120, a resistor layer 130, and a pair of electrode layers 140.

상기 기판(110)은 대략 평평하며, 절연성이다. 예를 들면, 상기 기판(110)은 글래스, 알루미나, 실리콘 웨이퍼 및 그 등가물로 이루어질 수 있다. 그러나, 여기서 그 재질을 한정하는 것은 아니다.The substrate 110 is approximately flat and insulating. For example, the substrate 110 may be made of glass, alumina, silicon wafer, and the like. However, the material is not limited thereto.

상기 금속층(120)은 상기 기판(110)의 상면에 형성된다. 상기 금속층(120)은 비저항이 상대적으로 작은 Pt, Ag, Ni, Ti 및 그 등가물로 형성될 수 있다. 그러나, 여기서 그 재질을 한정하는 아니다.The metal layer 120 is formed on the upper surface of the substrate 110. The metal layer 120 may be formed of Pt, Ag, Ni, Ti, and equivalents thereof having a relatively low specific resistance. However, the material is not limited here.

상기 저항층(130)은 상기 금속층(120)의 상면에 형성된다. 상기 저항층(130)은 PTC(Positive Temperature Coefficient) 재료 또는 NTC(Negative Temperature Coefficient) 재료로 이루어질 수 있다. The resistance layer 130 is formed on the upper surface of the metal layer 120. The resistor layer 130 may be made of a positive temperature coefficient (PTC) material or a negative temperature coefficient (NTC) material.

상기 전극층(140)은 상기 저항층(130)의 상면에 형성되고, 상호간 이격되어 형성된다. 상기 전극층(140)은 Pt, Ag, Ni, Ti 및 그 등가물로 형성될 수 있다. 그러나, 여기서 그 재질을 한정하는 것은 아니다. 더불어, 상기 전극층(140)은 제1전극층(141)과 제2전극층(142)으로 구분할 수 있다.The electrode layer 140 is formed on the upper surface of the resistance layer 130, and is formed spaced apart from each other. The electrode layer 140 may be formed of Pt, Ag, Ni, Ti, and equivalents thereof. However, the material is not limited thereto. In addition, the electrode layer 140 may be divided into a first electrode layer 141 and a second electrode layer 142.

이러한 구성에 의해 본 발명에 따른 써미스터(100)는, 도 1b에 도시된 바와 같이, 대략 두 개의 저항(R1,R2)을 갖는 형태를 한다. 여기서, 상기 저항(R1)은 예를 들면 제1전극층(141)과 대응되는 면적의 저항층(130)에 의해 형성된 것이고, 상기 저항(R2)은 예를 들면, 제2전극층(142)과 대응되는 면적의 저항층(130)에 의해 형성된 것이다. 상기 저항(R1)과 상기 저항(R2) 사이의 배선은 상기 금속층(120)에 대응한다.With this configuration, the thermistor 100 according to the present invention has a form having approximately two resistors R1 and R2, as shown in FIG. 1B. Here, the resistor R1 is formed by, for example, a resistance layer 130 having an area corresponding to the first electrode layer 141, and the resistor R2 corresponds to, for example, the second electrode layer 142. It is formed by the resistive layer 130 having an area. The wiring between the resistor R1 and the resistor R2 corresponds to the metal layer 120.

따라서, 본 발명에 따른 써미스터(100)는 상기 제1전극층(141) 및 제2전극층(142)의 면적을 조절함으로써, 저항값을 쉽게 조정할 수 있다. 즉, 본 발명에 따른 써미스터(100)는 저항값의 조절이 쉽다.Therefore, the thermistor 100 according to the present invention can easily adjust the resistance value by adjusting the areas of the first electrode layer 141 and the second electrode layer 142. That is, the thermistor 100 according to the present invention is easy to adjust the resistance value.

더불어, 본 발명은 저항층(130)의 하부에 금속층(120)을 형성함으로써, 다양 한 종류의 기판(110)을 사용할 수 있다. 즉, 본 발명은 기판(110)의 상면에 금속층(120)을 형성하고, 상기 금속층(120) 상면에 저항층(130)이 형성됨으로써, 기판(110)이 절연성이기만 하면, 기판(110)의 재질에 특별한 제한이 없다.In addition, according to the present invention, various types of substrates 110 may be used by forming the metal layer 120 under the resistance layer 130. That is, according to the present invention, since the metal layer 120 is formed on the upper surface of the substrate 110 and the resistance layer 130 is formed on the upper surface of the metal layer 120, the substrate 110 may be insulative. There is no particular limitation on the material.

도 2는 본 발명에 따른 써미스터의 제조 방법을 도시한 순서도이다.2 is a flowchart illustrating a method of manufacturing a thermistor according to the present invention.

도 2에 도시된 바와 같이, 본 발명에 따른 써미스터(100)의 제조 방법은 기판 제공 단계(S1), 금속층 형성 단계(S2), 저항층 형성 단계(S3) 및 전극층 형성 단계(S4)를 포함한다.As shown in FIG. 2, the method of manufacturing the thermistor 100 according to the present invention includes a substrate providing step S1, a metal layer forming step S2, a resistance layer forming step S3, and an electrode layer forming step S4. do.

도 3a 내지 도 3d는 본 발명에 따른 써미스터의 제조 방법을 도시한 순차 단면도이다. 3A to 3D are sequential cross-sectional views illustrating a method of manufacturing a thermistor according to the present invention.

도 3a에 도시된 바와 같이, 기판 제공 단계(S1)에서는, 대략 평평한 절연성 기판(110)을 준비한다. 예를 들면, 상기 기판(110)은 글래스, 알루미나, 실리콘 웨이퍼 및 그 등가물중에서 선택된 어느 하나로 이루어질 수 있다. 그러나, 여기서 그 재질을 한정하는 것은 아니다.As shown in FIG. 3A, in the substrate providing step S1, an approximately flat insulating substrate 110 is prepared. For example, the substrate 110 may be made of any one selected from glass, alumina, silicon wafer, and equivalents thereof. However, the material is not limited thereto.

도 3b에 도시된 바와 같이, 금속층 형성 단계(S2)에서는, 상기 기판(110)의 상면에 스퍼터링, 증착 또는 도금 방식으로 금속층(120)을 형성한다. 예를 들면, 상기 금속층(120)은 Pt, Ag, Ni, Ti 및 그 등가물중에서 어느 하나로 이루어질 수 있다.As shown in FIG. 3B, in the metal layer forming step S2, the metal layer 120 is formed on the upper surface of the substrate 110 by sputtering, vapor deposition, or plating. For example, the metal layer 120 may be made of any one of Pt, Ag, Ni, Ti, and equivalents thereof.

도 3c에 도시된 바와 같이, 저항층 형성 단계(S3)에서는, 상기 금속층(120)의 상면에 스퍼터링 방식으로 저항층(130)을 형성한다. 즉, 금속층(120)의 상면에 PTC(Positive Temperature Coefficient) 재료 또는 NTC(Negative Temperature Coefficient) 재료를 증착한다. 좀 더 구체적으로, BaTiO3에 Sr, Al, Zn, Ca, Pb 등 첨가물이 혼합된 PTC 산화물 소결 성형체, Ni-Mn-O, Ni-Mn-Fe-O, Ni-Mn-Co-O, Ni-Mn-Co-Zn-O, 등의 2원계, 3원계, 4원계 NTC 산화물 소결 성형체를 고주파 스퍼터링 장치를 사용하여 저항층(130)을 형성한다. 물론, 이러한 고주파 스퍼터링 공정은 Ar 분위기, 500℃의 온도, 800W의 고주파 전기 전력 및 대략 3㎛/H의 성막 속도의 조건하에서 이루어질 수 있다. 그러나, 이러한 제조 방법은 일례일 뿐이며, 이러한 스퍼터링 조건으로 본 발명을 한정하는 것은 아니다.As shown in FIG. 3C, in the resistive layer forming step S3, the resistive layer 130 is formed on the upper surface of the metal layer 120 by sputtering. That is, a positive temperature coefficient (PTC) material or a negative temperature coefficient (NTC) material is deposited on the upper surface of the metal layer 120. More specifically, PTC oxide sintered compact in which BaTiO 3 is mixed with additives such as Sr, Al, Zn, Ca, Pb, Ni-Mn-O, Ni-Mn-Fe-O, Ni-Mn-Co-O, Ni The resistive layer 130 is formed by using a high frequency sputtering apparatus for binary, ternary and quaternary NTC oxide sintered compacts such as -Mn-Co-Zn-O and the like. Of course, such a high frequency sputtering process may be performed under conditions of an Ar atmosphere, a temperature of 500 ° C., a high frequency electric power of 800 W, and a deposition rate of approximately 3 μm / H. However, such a manufacturing method is only an example and does not limit this invention to such sputtering conditions.

한편, 이러한 저항층(130)의 형성 단계 이후에는 대략 300∼1000℃의 온도 범위 내에서 열처리를 수행함으로써, 저항층(130)의 결정성을 향상시키고, 저항층(130)을 안정화시킨다.On the other hand, after the step of forming the resistive layer 130 by performing a heat treatment within a temperature range of approximately 300 ~ 1000 ℃, to improve the crystallinity of the resistive layer 130, stabilizes the resistive layer 130.

도 3d에 도시된 바와 같이, 전극층 형성 단계(S4)에서는, 상기 저항층(130)의 상면에 스퍼터링, 증착 또는 도금 방식으로 전극층(140)을 형성한다. 예를 들면, 상기 전극층(140)은 Pt, Ag, Ni, Ti 및 그 등가물중에서 어느 하나로 이루어질 수 있다.As shown in FIG. 3D, in the electrode layer forming step S4, the electrode layer 140 is formed on the upper surface of the resistance layer 130 by sputtering, vapor deposition, or plating. For example, the electrode layer 140 may be formed of any one of Pt, Ag, Ni, Ti, and equivalents thereof.

더불어, 도면에 도시되어 있지는 않지만, 상기 전극층(140)의 형성 단계 이후에는 상기 저항층(130)을 보호하기 위해, 그 표면에 산화막, 폴리이미드, 에폭시 및 그 등가물중에서 선택된 어느 하나를 보호막으로 형성할 수 있다. 물론, 상기 전극층(140)은 상기 보호막을 통하여 외부로 노출된 형태를 한다.In addition, although not shown in the drawing, in order to protect the resistance layer 130 after the step of forming the electrode layer 140, any one selected from an oxide film, polyimide, epoxy, and equivalents thereof is formed as a protective film on the surface thereof. can do. Of course, the electrode layer 140 has a form exposed to the outside through the protective film.

이상에서 설명한 것은 본 발명에 따른 써미스터 및 그 제조 방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.What has been described above is just one embodiment for implementing the thermistor and its manufacturing method according to the present invention, the present invention is not limited to the above embodiment, as claimed in the following claims of the present invention Without departing from the gist of the present invention, one of ordinary skill in the art will have the technical spirit of the present invention to the extent that various modifications can be made.

도 1a는 본 발명에 따른 써미스터를 도시한 단면도이고, 도 1b는 그 등가 저항을 도시한 회로도이다.1A is a cross-sectional view showing a thermistor according to the present invention, and FIG. 1B is a circuit diagram showing an equivalent resistance thereof.

도 2는 본 발명에 따른 써미스터의 제조 방법을 도시한 순서도이다.2 is a flowchart illustrating a method of manufacturing a thermistor according to the present invention.

도 3a 내지 도 3d는 본 발명에 따른 써미스터의 제조 방법을 도시한 순차 단면도이다.3A to 3D are sequential cross-sectional views illustrating a method of manufacturing a thermistor according to the present invention.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

100; 본 발명에 따른 써미스터100; Thermistor according to the present invention

110; 기판 120; 금속층110; A substrate 120; Metal layer

130; 저항층 140; 전극층130; Resistance layer 140; Electrode layer

141; 제1전극층 142; 제2전극층141; A first electrode layer 142; Second electrode layer

Claims (10)

절연성 기판;Insulating substrates; 상기 절연성 기판의 상면에 형성된 금속층;A metal layer formed on an upper surface of the insulating substrate; 상기 금속층의 상면에 형성된 저항층; 및,A resistance layer formed on the upper surface of the metal layer; And, 상기 저항층의 상면에 형성되고, 상호간 이격된 적어도 두 개의 전극층을 포함하고,It is formed on the upper surface of the resistance layer, and comprises at least two electrode layers spaced apart from each other, 상기 저항층은 BaTiO3에 Sr, Al, Zn, Ca, Pb가 첨가된 PTC(Positive Temperature Coefficient) 산화물 소결 성형체 또는 Ni-Mn-O, Ni-Mn-Fe-O, Ni-Mn-Co-O, Ni-Mn-Co-Zn-O의 NTC(Negative Temperature Coefficient) 산화물 소결 성형체가 고주파 스퍼터링되어 형성된 것을 특징으로 하는 써미스터.The resistive layer may be formed of a positive temperature coefficient (PTC) oxide sintered compact having Ni, Mn, O, Ni, Mn, Fe, O, Ni, Mn, Co, O, Sr, Al, Zn, Ca, and Pb added to BaTiO 3 . , The NTC (Negative Temperature Coefficient) oxide sintered compact of Ni-Mn-Co-Zn-O is formed by high frequency sputtering. 제 1 항에 있어서,The method of claim 1, 상기 절연성 기판은The insulating substrate is 글래스, 알루미나 또는 실리콘 웨이퍼로 이루어진 것을 특징으로 하는 써미스터.A thermistor comprising glass, alumina or silicon wafer. 제 1 항에 있어서,The method of claim 1, 상기 금속층은The metal layer is Pt, Ag, Ni 또는 Ti로 이루어진 것을 특징으로 하는 써미스터.Thermistor characterized by consisting of Pt, Ag, Ni or Ti. 삭제delete 제 1 항에 있어서,The method of claim 1, 상기 전극층은The electrode layer is Pt, Ag, Ni 또는 Ti로 이루어진 것을 특징으로 하는 써미스터.Thermistor characterized by consisting of Pt, Ag, Ni or Ti. 절연성 기판을 준비하는 기판 준비 단계;A substrate preparation step of preparing an insulating substrate; 상기 절연성 기판의 상면에 스퍼터링, 증착 또는 도금 방식으로 금속층을 형성하는 금속층 형성 단계;Forming a metal layer on a top surface of the insulating substrate by sputtering, vapor deposition, or plating; 상기 금속층의 상면에 스퍼터링 방식으로 저항층을 형성하는 저항층 형성 단계; 및,Forming a resistive layer on the upper surface of the metal layer by sputtering; And, 상기 저항층의 상면에 상호간 이격된 적어도 두 개의 전극층을 스퍼터링, 증착 또는 도금 방식으로 형성하는 전극층 형성 단계를 포함하고,An electrode layer forming step of forming at least two electrode layers spaced apart from each other on an upper surface of the resistive layer by sputtering, vapor deposition, or plating; 상기 저항층은 BaTiO3에 Sr, Al, Zn, Ca, Pb가 첨가된 PTC(Positive Temperature Coefficient) 산화물 소결 성형체 또는 Ni-Mn-O, Ni-Mn-Fe-O, Ni-Mn-Co-O, Ni-Mn-Co-Zn-O의 NTC(Negative Temperature Coefficient) 산화물 소결 성형체를 고주파 스퍼터링하여 형성함을 특징으로 하는 써미스터의 제조 방법.The resistive layer may be formed of a positive temperature coefficient (PTC) oxide sintered compact having Ni, Mn, O, Ni, Mn, Fe, O, Ni, Mn, Co, O, Sr, Al, Zn, Ca, and Pb added to BaTiO 3 . And Ni-Mn-Co-Zn-O forming a thermistor of NTC (Negative Temperature Coefficient) oxide sintered compact by high frequency sputtering. 제 6 항에 있어서,The method of claim 6, 상기 절연성 기판 준비 단계는The insulating substrate preparation step 글래스, 알루미나 또는 실리콘 웨이퍼로 이루어진 기판을 준비함을 특징으로 하는 써미스터의 제조 방법.A method of manufacturing a thermistor, comprising preparing a substrate made of glass, alumina or silicon wafer. 제 6 항에 있어서,The method of claim 6, 상기 금속층 형성 단계는The metal layer forming step Pt, Ag, Ni 또는 Ti로 이루어진 금속층을 형성함을 특징으로 하는 써미스터의 제조 방법.A method of manufacturing a thermistor, characterized in that it forms a metal layer made of Pt, Ag, Ni or Ti. 삭제delete 제 6 항에 있어서,The method of claim 6, 상기 전극층 형성 단계는The electrode layer forming step Pt, Ag, Ni 또는 Ti로 이루어진 전극층을 형성함을 특징으로 하는 써미스터의 제조 방법.A method of manufacturing a thermistor, comprising forming an electrode layer made of Pt, Ag, Ni, or Ti.
KR1020090131617A 2009-12-28 2009-12-28 Thermistor and manufacture method the same KR101102698B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090131617A KR101102698B1 (en) 2009-12-28 2009-12-28 Thermistor and manufacture method the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090131617A KR101102698B1 (en) 2009-12-28 2009-12-28 Thermistor and manufacture method the same

Publications (2)

Publication Number Publication Date
KR20110075230A KR20110075230A (en) 2011-07-06
KR101102698B1 true KR101102698B1 (en) 2012-01-05

Family

ID=44915259

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090131617A KR101102698B1 (en) 2009-12-28 2009-12-28 Thermistor and manufacture method the same

Country Status (1)

Country Link
KR (1) KR101102698B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220117622A (en) 2021-02-17 2022-08-24 삼성전자주식회사 A pcb board and a storage system including the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980042925U (en) * 1996-12-24 1998-09-25 오상수 N.T.C Thermistor
KR20040046879A (en) * 2002-11-28 2004-06-05 엘지전선 주식회사 PTC thermistor having electrodes on the same surface and method thereof
JP2008244342A (en) * 2007-03-28 2008-10-09 Mitsubishi Materials Corp Thin-film thermistor and method of manufacturing thin-film thermistor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980042925U (en) * 1996-12-24 1998-09-25 오상수 N.T.C Thermistor
KR20040046879A (en) * 2002-11-28 2004-06-05 엘지전선 주식회사 PTC thermistor having electrodes on the same surface and method thereof
JP2008244342A (en) * 2007-03-28 2008-10-09 Mitsubishi Materials Corp Thin-film thermistor and method of manufacturing thin-film thermistor

Also Published As

Publication number Publication date
KR20110075230A (en) 2011-07-06

Similar Documents

Publication Publication Date Title
KR101721630B1 (en) Ceramic electronic component and manufacturing method therefor
KR101741132B1 (en) Ceramic electronic component and manufacturing method therefor
CN102826602B (en) Thermistor material, temperature sensor, and manufacturing method thereof
KR101227607B1 (en) Divided sputtering target and method for producing same
US9959975B2 (en) Ceramic electronic component
TWI555039B (en) Thin film type thermistor sensor
US10575404B2 (en) Electronic component
US20110068890A1 (en) Ntc thin film thermal resistor and a method of producing it
KR20150109292A (en) Voltage nonlinear resistive element and method for manufacturing the same
JP3489000B2 (en) NTC thermistor, chip type NTC thermistor, and method of manufacturing temperature-sensitive resistive thin-film element
TWI482870B (en) Resistor material, spattering target for forming a resistor film, resistor film, film resistor, and methods for making them
KR101102698B1 (en) Thermistor and manufacture method the same
US6880234B2 (en) Method for thin film NTC thermistor
CN107240466B (en) Voltage nonlinear resistance element and manufacturing method thereof
JP2008084991A (en) Thermistor thin film and thin film thermistor device
JP2016054225A (en) Semiconductor ceramic composition for negative characteristic thermistor, and negative characteristic thermistor
TWI839332B (en) Method of producing a ntcr sensor
JPH07235405A (en) Thermistor sintered body
JP4907138B2 (en) Chip type NTC element
EP1371070B1 (en) Thin film ntc thermistor
KR101875333B1 (en) Positive temperature coefficiency ceramic thermister and method producing thereof
JP6801517B2 (en) Dielectric composition and electronic components
JPWO2020090489A1 (en) Thermistor sintered body and temperature sensor element
JP2012216699A (en) Chip ptc thermistor
JPH11233305A (en) Ptc thermistor thin-film element

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131128

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151123

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161121

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181112

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191112

Year of fee payment: 9