KR101058495B1 - Method of manufacturing diode type phase change memory device - Google Patents
Method of manufacturing diode type phase change memory device Download PDFInfo
- Publication number
- KR101058495B1 KR101058495B1 KR1020100006194A KR20100006194A KR101058495B1 KR 101058495 B1 KR101058495 B1 KR 101058495B1 KR 1020100006194 A KR1020100006194 A KR 1020100006194A KR 20100006194 A KR20100006194 A KR 20100006194A KR 101058495 B1 KR101058495 B1 KR 101058495B1
- Authority
- KR
- South Korea
- Prior art keywords
- phase change
- film
- insulating film
- diode
- memory device
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 40
- 238000000034 method Methods 0.000 claims abstract description 77
- 238000005530 etching Methods 0.000 claims abstract description 40
- 239000012782 phase change material Substances 0.000 claims abstract description 30
- 238000005520 cutting process Methods 0.000 claims abstract description 3
- 239000010410 layer Substances 0.000 claims description 91
- 229910052751 metal Inorganic materials 0.000 claims description 35
- 239000002184 metal Substances 0.000 claims description 35
- 239000011229 interlayer Substances 0.000 claims description 34
- 229920002120 photoresistant polymer Polymers 0.000 claims description 25
- 239000012535 impurity Substances 0.000 claims description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 16
- 229920005591 polysilicon Polymers 0.000 claims description 16
- 229910021332 silicide Inorganic materials 0.000 claims description 15
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 14
- 150000004767 nitrides Chemical class 0.000 claims description 13
- 239000010936 titanium Substances 0.000 claims description 12
- 239000010949 copper Substances 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 7
- 238000000231 atomic layer deposition Methods 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 5
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 238000004544 sputter deposition Methods 0.000 claims description 5
- 229910052715 tantalum Inorganic materials 0.000 claims description 5
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 5
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- 239000010941 cobalt Substances 0.000 claims description 3
- 229910017052 cobalt Inorganic materials 0.000 claims description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910021334 nickel silicide Inorganic materials 0.000 claims description 3
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 84
- 230000010354 integration Effects 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 5
- 239000000126 substance Substances 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 238000007517 polishing process Methods 0.000 description 3
- 229910000618 GeSbTe Inorganic materials 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- -1 chalcogenide compound Chemical class 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 150000001805 chlorine compounds Chemical class 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 150000002222 fluorine compounds Chemical class 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8825—Selenides, e.g. GeSe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 다이오드형 상변화 메모리 장치의 제조방법을 공개한다. 이 방법은 원기둥 형의 홀 내에 갭필된 제1 절연막의 외측을 식각하여 원통 형의 콘택홀을 형성하는 단계; 상기 콘택홀 내에 다이오드, 하부 전극 콘택 및 상변화 물질층을 순차적으로 형성하여 원통 형의 콘택을 생성하는 단계; 상기 원통 형의 콘택을 제1 방향 및 상기 제1 방향과 수직인 제2 방향으로 절단하여 4분 원통 형의 콘택을 생성하는 단계; 상기 4분 원통 형의 콘택 상에 라인 형태의 상부 전극을 형성하는 단계; 를 포함하는 것을 특징으로 한다. 따라서 본 발명에 의할 경우, 반도체 메모리 장치의 한정된 면적 내에서 최대의 면적효과를 도모하여 정전용량을 증가시킬 수 있고, 동일한 전류밀도를 유지하면서도 리셋 전류를 감소시켜 소모 전력을 절감할 수 있다.The present invention discloses a method of manufacturing a diode type phase change memory device. The method includes forming a cylindrical contact hole by etching an outer side of the gap-filled first insulating film in the cylindrical hole; Sequentially forming a diode, a lower electrode contact, and a phase change material layer in the contact hole to generate a cylindrical contact; Cutting the cylindrical contact in a first direction and in a second direction perpendicular to the first direction to create a four-minute cylindrical contact; Forming an upper electrode in a line shape on the four-minute cylindrical contact; Characterized in that it comprises a. Therefore, according to the present invention, the capacitance can be increased by achieving the maximum area effect within a limited area of the semiconductor memory device, and the power consumption can be reduced by reducing the reset current while maintaining the same current density.
Description
본 발명은 다이오드형 상변화 메모리 장치의 제조 방법에 관한 것으로, 특히 인접하는 셀 들 간에 전기적 교란을 최소화시키면서 집적도를 높이고 작은 리셋 전류로도 용이하게 상변환을 시킬 수 있는 다이오드형 상변화 메모리 장치의 제조 방법에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a diode type phase change memory device. In particular, the present invention relates to a diode type phase change memory device capable of easily integrating a phase with a small reset current while minimizing electrical disturbance between adjacent cells. It relates to a manufacturing method.
일반적으로 반도체 메모리 장치는 전원이 차단되면 입력된 정보를 잃어버리는 휘발성의 램(Random Access Memory; RAM) 소자와, 전원이 차단되더라도 입력된 정보의 저장 상태를 계속해서 유지하는 비휘발성의 롬(Read Only Memory: ROM) 소자로 크게 구분된다. 휘발성의 램 소자로는 디램(DRAM) 및 에스램(SRAM)을 들 수 있으며, 비휘발성의 롬 소자로는 EEPROM(Elecrtically Erasable and Programmable ROM)과 같은 플래쉬 메모리(Flash Memory)를 들 수 있다. In general, a semiconductor memory device may include a volatile random access memory (RAM) device that loses input information when a power supply is cut off, and a nonvolatile read (RAM) device that continuously maintains a stored state of input information even when a power supply is cut off. Only Memory (ROM) device is largely classified. Volatile RAM devices include DRAM and SRAM, and nonvolatile ROM devices include flash memory such as EEPROM (Elecrtically Erasable and Programmable ROM).
DRAM의 경우, 잘 알려진 바와 같이 매우 우수한 반도체 메모리 장치임에도 불구하고 높은 전하 저장 능력이 요구되고, 이를 위해, 전극 표면적을 증가시켜야만 하므로 고집적화에 어려움이 있다. 또한, 플래쉬 메모리는 두 개의 게이트가 적층된 구조를 갖는 것과 관련해서 전원전압에 비해 높은 동작전압이 요구되고, 이에 따라, 쓰기 및 소거 동작에 필요한 전압을 형성하기 위해 별도의 승압 회로를 필요로 하므로 고집적화에 어려움이 있다.In the case of DRAM, although it is a very good semiconductor memory device as is well known, high charge storage capability is required, and for this purpose, it is difficult to achieve high integration since an electrode surface area must be increased. In addition, since the flash memory has a structure in which two gates are stacked, a higher operating voltage than a power supply voltage is required, and thus a separate boost circuit is required to form a voltage required for write and erase operations. There is difficulty in high integration.
이에, 비휘발성 메모리 장치의 특성을 가지면서 고집적화를 이룰 수 있고, 구조가 단순한 새로운 기억 소자를 개발하기 위한 많은 연구들이 진행되고 있으며, 그 한 예로서 상변화 메모리 장치(Phase-Change Memory Device : PRAM)가 제안되었다. Accordingly, many studies have been conducted to develop new memory devices having characteristics of nonvolatile memory devices and simple structures, and as an example, a phase-change memory device (PRAM) ) Has been proposed.
이러한, 상변화 메모리 장치는 하부전극과 상부전극 사이의 전류 흐름을 통해 전극들 사이에 개재된 상변화막이 결정 상태에서 비정질 상태로 상변화가 일어나는 것으로부터 결정질과 비정질에 따른 저항 차이를 이용하여 셀에 저장된 정보를 판별한다.In the phase change memory device, a phase change film interposed between electrodes through a current flow between a lower electrode and an upper electrode causes a phase change from a crystalline state to an amorphous state, thereby using a difference in resistance between crystalline and amorphous cells. Determine the information stored in
그런데, 최근에 정보통신 기술의 급격한 발전에 따라 대용량의 정보를 무선으로 처리하는 휴대 정보통신 시스템 및 기기의 개발에 적합한 고집적ㆍ대용량ㆍ저 소비전력 등의 특성을 구비하는 반도체 메모리 장치의 필요성이 크게 요구되고 있는 현 추세에서 상변화 메모리 장치의 고집적화에 가장 큰 걸림돌은 단위 셀이 차지하는 면적이 너무 크다는 것이다. However, with the recent rapid development of information and communication technology, there is a great need for a semiconductor memory device having characteristics such as high integration, large capacity, and low power consumption, which are suitable for the development of portable information communication systems and devices that process large amounts of information wirelessly. In the current trend, the biggest obstacle to high integration of phase change memory devices is that the unit cells occupy too much space.
이렇게 상변화 메모리 장치의 셀 사이즈가 큰 이유는 상변화 물질을 고저항의 비정질상으로 만드는 데 많은 양의 전류가 필요하고, 이를 위해서는 셀 선택 게이트 트랜지스터 게이트의 면적이 충분히 길어야 하기 때문이다. The reason for the large cell size of the phase change memory device is that a large amount of current is required to make the phase change material a high resistance amorphous phase, and the area of the cell selection gate transistor gate must be long enough for this purpose.
이를 보완하기 위하여 PN 다이오드를 사용하여 상변화 물질을 비정질화 시키고 있지만, PN 다이오드를 이용한 고집적화도 이미 한계에 다다르고 있을 뿐 아니라, 이러한 다이오드형 상변화 메모리 장치는 서로 인접하는 셀들 간에 기생 바이폴라 트랜지스터(parasitic Bipolar Junction Transistor)가 생성될 수 있어 상변화 메모리 장치가 동작할 때 서로 인접하는 셀 들 간에 전기적 교란(electrical disturbance)이 유발될 수 있는 문제점이 있다.In order to compensate for this, PN diodes are used to amorphize phase change materials, but high integration using PN diodes is already reaching its limit, and such diode type phase change memory devices have parasitic bipolar transistors between adjacent cells. A parasitic Bipolar Junction Transistor may be generated, which may cause electrical disturbance between adjacent cells when the phase change memory device operates.
한편, 리셋(RESET) 과 셋(SET)에 의하여 상변화 물질층을 동작시키기 위해서는 하부 전극 콘택을 통하여 유입되는 전류와 하부 전극 콘택의 저항에 의하여 발생하는 열이 중요하다.Meanwhile, in order to operate the phase change material layer by RESET and SET, heat generated by current flowing through the lower electrode contact and resistance of the lower electrode contact is important.
하부 전극 콘택의 상부와 접촉되는 상변화 물질층, 즉 상변화 영역을 작은 리셋 전류에도 쉽게 비결정질 혹은 결정질 상변화 물질층으로 변환시키기 위해서는 하부 전극 콘택의 저항이 커야 하므로 하부 전극 콘택과 상변화 물질층의 접촉 면적이 작아야 하는 필요성이 있었다.
In order to convert the phase change material layer contacting the upper portion of the lower electrode contact, that is, the phase change region into an amorphous or crystalline phase change material layer easily even with a small reset current, the resistance of the lower electrode contact must be large, so the lower electrode contact and the phase change material layer There was a need for the contact area of to be small.
본 발명의 목적은 다이오드형 상변화 메모리 장치에서 메모리 셀을 분할하여 인접한 다이오드간의 간섭 현상을 방지하고 하부 전극 콘택과 상변화 물질층의 접촉 면적을 감소시키는 상변화 메모리 장치의 제조방법을 제공하는 것이다.
SUMMARY OF THE INVENTION An object of the present invention is to provide a method of manufacturing a phase change memory device in which a memory cell is divided in a diode type phase change memory device to prevent interference between adjacent diodes and to reduce the contact area between the lower electrode contact and the phase change material layer. .
상기 목적을 달성하기 위한 본 발명의 다이오드형 상변화 메모리 장치의 제조 방법은 원기둥 형의 홀 내에 갭필된 제1 절연막의 외측을 식각하여 원통 형의 콘택홀을 형성하는 단계; 상기 콘택홀 내에 다이오드, 하부 전극 콘택 및 상변화 물질층을 순차적으로 형성하여 원통 형의 콘택을 생성하는 단계; 상기 원통 형의 콘택을 제1 방향 및 상기 제1 방향과 수직인 제2 방향으로 절단하여 4분 원통 형의 콘택을 생성하는 단계; 상기 4분 원통 형의 콘택 상에 라인 형태의 상부 전극을 형성하는 단계; 를 포함하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of manufacturing a diode type phase change memory device, the method including: forming a cylindrical contact hole by etching an outer side of a gap-filled first insulating layer in a cylindrical hole; Sequentially forming a diode, a lower electrode contact, and a phase change material layer in the contact hole to generate a cylindrical contact; Cutting the cylindrical contact in a first direction and in a second direction perpendicular to the first direction to create a four-minute cylindrical contact; Forming an upper electrode in a line shape on the four-minute cylindrical contact; Characterized in that it comprises a.
상기 목적을 달성하기 위한 본 발명의 다이오드형 상변화 메모리 장치의 제조 방법의 상기 콘택홀을 형성하는 단계는 기판에 형성된 액티브 영역 상에 층간 절연막을 형성하고 노광 및 식각 공정을 이용하여 상기 층간 절연막을 부분 식각하여 상기 액티브 영역을 노출시키는 상기 원기둥 형의 홀을 형성하는 단계; 상기 층간 절연막 및 상기 원기둥 형의 홀 상에 제1 절연막을 증착하고 상기 층간 절연막의 상부 면이 노출될 때까지 상기 제1 절연막에 평탄화 공정을 수행하는 단계; 상기 평탄화된 표면 상에 제1 감광막을 덮고 상기 노광 및 식각 공정 을 수행하여 상기 콘택홀을 형성하는 단계; 를 포함하는 것을 특징으로 한다.The step of forming the contact hole in the method of manufacturing a diode-type phase change memory device of the present invention for achieving the above object is to form an interlayer insulating film on an active region formed on a substrate and to expose the interlayer insulating film using an exposure and etching process. Partially etching to form the cylindrical hole exposing the active region; Depositing a first insulating film on the interlayer insulating film and the cylindrical hole and performing a planarization process on the first insulating film until the upper surface of the interlayer insulating film is exposed; Covering the first photoresist layer on the planarized surface and performing the exposure and etching processes to form the contact hole; Characterized in that it comprises a.
상기 목적을 달성하기 위한 본 발명의 다이오드형 상변화 메모리 장치의 제조 방법의 상기 제1 감광막은 상기 제1 절연막의 외측의 상부에 링 형태의 개구가 만들어 지도록 마스크 패턴이 형성되는 것을 특징으로 한다.The first photosensitive film of the method of manufacturing a diode-type phase change memory device of the present invention for achieving the above object is characterized in that the mask pattern is formed so that an opening in the form of a ring is formed on the outer side of the first insulating film.
상기 목적을 달성하기 위한 본 발명의 다이오드형 상변화 메모리 장치의 제조 방법의 상기 제1 절연막은 상기 층간 절연막에 대하여 식각 선택 비를 갖는 물질을 사용하는 것을 특징으로 한다.The first insulating film of the method of manufacturing a diode-type phase change memory device of the present invention for achieving the above object is characterized by using a material having an etching selectivity with respect to the interlayer insulating film.
상기 목적을 달성하기 위한 본 발명의 다이오드형 상변화 메모리 장치의 제조 방법의 상기 다이오드를 형성하는 단계는 상기 액티브 영역을 씨드층으로 하여 선택적 에피택시얼 성장 공정을 수행하여 제1 도전형의 폴리실리콘 막을 형성하는 단계; 상기 제1 도전형의 폴리실리콘 막 상에 제2 도전형의 이온 주입 공정을 수행하여 상부 불순물 영역을 형성하는 단계; 를 포함하는 것을 특징으로 한다.Forming the diode of the method of manufacturing a diode-type phase change memory device of the present invention for achieving the above object is a polysilicon of the first conductivity type by performing a selective epitaxial growth process using the active region as a seed layer Forming a film; Performing an ion implantation process of a second conductivity type on the polysilicon film of the first conductivity type to form an upper impurity region; Characterized in that it comprises a.
상기 목적을 달성하기 위한 본 발명의 다이오드형 상변화 메모리 장치의 제조 방법의 상기 다이오드는 상기 제 1 도전형의 하부 불순물 영역과 상기 제 2 도전형의 상기 상부 불순물 영역이 형성되는 PN 다이오드 또는 쇼트키 배리어 다이오드인 것을 특징으로 한다.The diode of the method of manufacturing a diode-type phase change memory device of the present invention for achieving the above object is a PN diode or a Schottky in which the lower impurity region of the first conductivity type and the upper impurity region of the second conductivity type are formed. Characterized in that it is a barrier diode.
상기 목적을 달성하기 위한 본 발명의 다이오드형 상변화 메모리 장치의 제조 방법의 상기 하부 전극 콘택을 형성하는 단계는 상기 다이오드 상에 금속 실리사이드막을 형성하고 열처리하여 상기 다이오드 상부의 소정 깊이만큼 금속을 확산시키는 단계; 상기 층간 절연막 및 상기 금속 실리사이드막 상에 하부 전극막을 증착하는 단계; 상기 하부 전극막을 층간 절연막의 표면이 노출될 때까지 식각하여 원통 형의 상기 하부 전극 콘택을 형성하는 단계; 를 포함하는 것을 특징으로 한다.Forming the lower electrode contact of the method of manufacturing a diode-type phase change memory device of the present invention for achieving the above object is to form a metal silicide film on the diode and heat treatment to diffuse the metal to a predetermined depth above the diode. step; Depositing a lower electrode film on the interlayer insulating film and the metal silicide film; Etching the lower electrode film until the surface of the interlayer insulating film is exposed to form the cylindrical lower electrode contact; Characterized in that it comprises a.
상기 목적을 달성하기 위한 본 발명의 다이오드형 상변화 메모리 장치의 제조 방법의 상기 금속 실리사이드막은 코발트 실리사이드막, 니켈 실리사이드막 또는 타이타늄 실리사이드막을 포함하고 상기 제1 방향으로 평행하게 복수개의 벽 형태로 형성되는 것을 특징으로 한다.The metal silicide film of the method of manufacturing a diode-type phase change memory device of the present invention for achieving the above object comprises a cobalt silicide film, a nickel silicide film or a titanium silicide film and formed in a plurality of wall shapes in parallel in the first direction. It is characterized by.
상기 목적을 달성하기 위한 본 발명의 다이오드형 상변화 메모리 장치의 제조 방법의 상기 하부 전극막은 불순물로 도핑된 폴리실리콘, 금속 및 도전성 금속 질화물 중 어느 하나를 스퍼터링 공정, 화학 기상 증착 공정, 원자층 적층 공정 중 어느 하나를 이용하여 형성되는 것을 특징으로 한다.The lower electrode layer of the method of manufacturing a diode-type phase change memory device of the present invention for achieving the above object is a sputtering process, chemical vapor deposition process, atomic layer deposition of any one of polysilicon, metal and conductive metal nitride doped with impurities It is characterized in that it is formed using any one of the steps.
상기 목적을 달성하기 위한 본 발명의 다이오드형 상변화 메모리 장치의 제조 방법의 상기 금속은 텅스텐(W), 티타늄(Ti), 탄탈륨(Ta), 알루미늄(Al), 및 구리(Cu) 중 어느 하나를 포함하고, 상기 도전성 금속 질화물은 텅스텐 질화물(WN), 티타늄 질화물(TiN), 탄탈륨 질화물(TaN), 알루미늄 질화물(AlN) 및 티타늄 알루미늄 질화물(TiAlN) 중 어느 하나를 포함하는 것을 특징으로 한다.The metal of the method of manufacturing a diode-type phase change memory device of the present invention for achieving the above object is any one of tungsten (W), titanium (Ti), tantalum (Ta), aluminum (Al), and copper (Cu). The conductive metal nitride includes tungsten nitride (WN), titanium nitride (TiN), tantalum nitride (TaN), aluminum nitride (AlN), and titanium aluminum nitride (TiAlN).
상기 목적을 달성하기 위한 본 발명의 다이오드형 상변화 메모리 장치의 제조 방법의 상기 상변화 물질층을 형성하는 단계는 상기 노출된 층간 절연막, 상기 하부 전극 콘택 및 상기 제1 절연막 상에 상변화 물질막을 증착하여 상기 콘택홀에 남아 있는 리세스를 갭필하는 단계; 상기 제1 절연막의 상부 면이 노출될 때까지 상기 상변화 물질막에 평탄화 공정을 수행하여 상기 제1 절연막에 의해 분리된 상기 상변화 물질층을 형성하는 단계를 포함하는 것을 특징으로 한다.Forming the phase change material layer of the method of manufacturing a diode-type phase change memory device of the present invention for achieving the above object comprises forming a phase change material film on the exposed interlayer insulating film, the lower electrode contact and the first insulating film. Depositing a gapfill gap remaining in the contact hole; And forming a phase change material layer separated by the first insulating film by performing a planarization process on the phase change material film until the upper surface of the first insulating film is exposed.
상기 목적을 달성하기 위한 본 발명의 다이오드형 상변화 메모리 장치의 제조 방법의 상기 4분 원통 형의 콘택을 생성하는 단계는 상기 평탄화된 표면 상에 제2 감광막을 덮고 상기 제2 방향으로 식각하여 상기 원통형의 콘택을 2등분하여 반 원통형의 콘택을 생성하는 단계; 상기 제2 감광막 상에 제3 감광막을 덮고 제1 방향으로 식각하여 상기 반 원통형의 콘택을 2등분하여 상기 4분 원통형의 콘택을 생성하는 단계를 포함하는 것을 특징으로 한다.The step of generating the quarter-shaped cylindrical contact of the method of manufacturing a diode-type phase change memory device of the present invention for achieving the above object is to cover the second photosensitive film on the planarized surface and to etch in the second direction Dividing the cylindrical contact into two to create a semi-cylindrical contact; And covering the third photoresist film on the second photoresist film and etching in the first direction to divide the semi-cylindrical contact into two parts to generate the quarter-shaped cylindrical contact.
상기 목적을 달성하기 위한 본 발명의 다이오드형 상변화 메모리 장치의 제조 방법의 상기 제2 감광막은 상기 원통형의 콘택 중심 상에 상기 제2 방향으로 라인 형태의 개구가 신장되도록 마스크 패턴이 형성되고, 상기 제3 감광막은 상기 원통형의 콘택 중심 상에 상기 제1 방향으로 라인 형태의 개구가 신장되도록 마스크 패턴이 형성되는 것을 특징으로 한다.In the second photosensitive film of the method of manufacturing a diode-type phase change memory device of the present invention for achieving the above object, a mask pattern is formed such that a line-shaped opening is elongated in the second direction on the cylindrical contact center, In the third photoresist layer, a mask pattern is formed on the cylindrical contact center to extend the line-shaped opening in the first direction.
상기 목적을 달성하기 위한 본 발명의 다이오드형 상변화 메모리 장치의 제조 방법의 상기 상부 전극을 형성하는 단계는 상기 제1 및 제3 감광막을 제거하고 상기 층간 절연막 및 상기 4분 원통형의 콘택 상에 제2 절연막을 증착한 후에 상기 층간 절연막의 상부 면이 노출될 때까지 상기 제2 절연막에 평탄화 공정을 수행하는 단계; 상기 평탄화된 표면 상에 제3 절연막을 증착하고 제4 감광막을 마스크로 하여 부분 식각하여 상부 전극 홀을 형성하는 단계; 상기 제3 절연막 및 상기 상부 전극 홀 상에 상부 전극막을 증착하여 상기 상부 전극 홀을 갭필하고 상기 제3 절연막의 상부 면이 노출될 때까지 상기 상부 전극막에 평탄화 공정을 수행한 후에 상기 제3 절연막을 식각하여 상기 제2 방향으로 신장되는 라인 형태의 상기 상부 전극을 형성하는 단계; 를 포함하는 것을 특징으로 한다.The forming of the upper electrode of the method of manufacturing a diode-type phase change memory device of the present invention for achieving the above object is performed by removing the first and third photoresist layers, and removing the first and third photoresist layers on the interlayer insulating layer and the four-minute cylindrical contact. After depositing an insulating film, performing a planarization process on the second insulating film until the upper surface of the interlayer insulating film is exposed; Depositing a third insulating film on the planarized surface and partially etching the fourth photoresist film as a mask to form an upper electrode hole; Depositing an upper electrode film on the third insulating film and the upper electrode hole to gapfill the upper electrode hole, and performing a planarization process on the upper electrode film until the upper surface of the third insulating film is exposed, and then the third insulating film Etching to form the upper electrode in a line shape extending in the second direction; Characterized in that it comprises a.
상기 목적을 달성하기 위한 본 발명의 다이오드형 상변화 메모리 장치의 제조 방법의 상기 제4 감광막은 상기 4분 원통형의 셀 내 상기 상변화 물질층의 상부에 제2 방향으로 라인 형태의 개구가 신장되도록 마스크 패턴이 형성되는 것을 특징으로 한다.The fourth photosensitive film of the method of manufacturing the diode-type phase change memory device of the present invention for achieving the above object is such that an opening in the form of a line is extended in the second direction on top of the phase-change material layer in the quadrant cylindrical cell. A mask pattern is formed.
상기 목적을 달성하기 위한 본 발명의 다이오드형 상변화 메모리 장치의 제조 방법의 상기 제2 절연막은 상기 제1 절연막에 대하여 식각 선택 비를 갖는 물질을 사용하는 것을 특징으로 한다.The second insulating film of the method of manufacturing a diode-type phase change memory device of the present invention for achieving the above object is characterized by using a material having an etching selectivity with respect to the first insulating film.
상기 목적을 달성하기 위한 본 발명의 다이오드형 상변화 메모리 장치의 제조 방법의 상기 상부 전극막은 불순물로 도핑된 폴리실리콘, 금속 및 도전성 금속 질화물 중 어느 하나를 스퍼터링 공정, 화학 기상 증착 공정, 원자층 적층 공정 중 어느 한 공정을 이용하여 형성하는 것을 특징으로 한다.In order to achieve the above object, the upper electrode layer of the method of manufacturing a diode-type phase change memory device of the present invention may be formed by sputtering, chemical vapor deposition, or atomic layer deposition of any one of polysilicon, a metal, and a conductive metal nitride doped with impurities. It is characterized by forming using any one of the steps.
상기 목적을 달성하기 위한 본 발명의 다이오드형 상변화 메모리 장치의 제조 방법의 상기 금속은 텅스텐(W), 티타늄(Ti), 탄탈륨(Ta), 알루미늄(Al), 및 구리(Cu) 중 어느 하나를 포함하고, 상기 도전성 금속 질화물은 텅스텐 질화물(WN), 티타늄 질화물(TiN), 탄탈륨 질화물(TaN), 알루미늄 질화물(AlN) 및 티타늄 알루미늄 질화물(TiAlN) 중 어느 하나를 포함하는 것을 특징으로 한다.
The metal of the method of manufacturing a diode-type phase change memory device of the present invention for achieving the above object is any one of tungsten (W), titanium (Ti), tantalum (Ta), aluminum (Al), and copper (Cu). The conductive metal nitride includes tungsten nitride (WN), titanium nitride (TiN), tantalum nitride (TaN), aluminum nitride (AlN), and titanium aluminum nitride (TiAlN).
본 발명의 다이오드형 상변화 메모리 장치의 제조 방법은 반도체 메모리 장치의 한정된 면적 내에서 최대의 면적효과를 도모하여 정전용량을 증가시킬 수 있고, 동일한 전류밀도를 유지하면서도 리셋 전류를 감소시켜 소모 전력을 절감할 수 있다.The method of manufacturing the diode-type phase change memory device of the present invention can increase the capacitance by achieving the maximum area effect within a limited area of the semiconductor memory device, and reduce the power consumption by reducing the reset current while maintaining the same current density. Can be saved.
또한, 인접한 다이오드간의 간섭현상으로 인한 셀 들간의 전기적 교란을 최소화하면서 반도체 메모리 장치의 고집적화를 이룰 수 있어 메모리 셀의 효율을 향상시킬 수 있다.
In addition, high integration of the semiconductor memory device may be achieved while minimizing electrical disturbance between cells due to interference between adjacent diodes, thereby improving efficiency of the memory cell.
도 1 내지 도 13은 본 발명의 일실시예에 따른 다이오드형 상변화 메모리 장치의 제조 방법을 설명하기 위한 공정별 단면도이다.
도 14는 본 발명의 실시예에 따른 다이오드형 상변화 메모리 장치를 설명하기 위한 사시도이다. 1 to 13 are cross-sectional views of processes for describing a method of manufacturing a diode type phase change memory device according to an embodiment of the present invention.
14 is a perspective view illustrating a diode type phase change memory device according to an exemplary embodiment of the present invention.
이하, 본 발명의 다이오드형 상변화 메모리 장치의 제조 방법을 설명하면 다음과 같다.Hereinafter, a method of manufacturing the diode type phase change memory device of the present invention will be described.
도 1 내지 도 13은 본 발명의 일실시예에 따른 다이오드형 상변화 메모리 장치의 제조 방법을 설명하기 위한 공정별 단면도이다.1 to 13 are cross-sectional views of processes for describing a method of manufacturing a diode type phase change memory device according to an embodiment of the present invention.
먼저, 도 1에 도시한 것과 같이, 기판(100)에 형성된 액티브 영역(150) 상에 층간 절연막(200)을 형성한 후에 노광 및 식각 공정 을 이용하여 층간 절연막(200)을 부분적으로 식각함으로써, 층간 절연막(200)에 액티브 영역(150)을 부분적으로 노출시키는 복수개의 원기둥 형의 홀(250H)들을 형성한다.First, as shown in FIG. 1, by forming the
액티브 영역(150)은 기판(100) 상에 형성된 제 1 도전형(예를 들면, N형)의 불순물을 포함하고, 층간 절연막(200)은 적어도 하나의 산화막 또는 질화막을 포함하며, 원기둥 형의 홀(250H)은 이방성 식각 공정을 이용하여 형성된다.The
여기에서, 노광 및 식각 공정 이란 산화 공정이나 박막 증착 공정의 결과로 기판 위에 형성되어 있는 층을 선택적으로 제거하는 공정을 말하고, 이방성 식각 공정이란 식각 반응이 한쪽 방향, 예를 들어 수직 방향으로만 진행되는 식각 공정을 말한다.
Here, the exposure and etching process refers to a process of selectively removing a layer formed on the substrate as a result of an oxidation process or a thin film deposition process, and the anisotropic etching process means that the etching reaction proceeds in one direction only, for example, in a vertical direction. Refers to the etching process.
도 2에 도시한 것과 같이, 층간 절연막(200) 및 복수개의 원기둥 형의 홀(250H) 상에 제1 절연막(250)을 증착한다. As shown in FIG. 2, the first
제1 절연막(250)은 층간 절연막(200)에 대하여 식각 선택 비를 갖는 물질을 사용하여 형성되는데, 예를 들어 층간 절연막(200)이 TEOS(tetraethly orthosilicate), USG(undoped silicate glass), SOG(spin on glass) 등의 산화막을 사용하는 경우, 제1 절연막(250)은 실리콘 질화물과 같은 질화물이나 실리콘 옥시나이트라이드(SiON) 또는 티타늄 옥시나이트라이드(SiON) 등의 산질화물을 사용하여 형성된다. The first insulating
제1 절연막(250)은 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 원자층 적층 공정을 이용하여 형성된다.
The first insulating
도 3에 도시한 것과 같이, 층간 절연막(200)의 상부 면이 노출될 때까지 제1 절연막(250)에 에칭 백 공정 또는 화학적 기계적 연마(Chemical Mechanical Polishing, CMP) 공정을 수행한 후에 평탄화된 표면 상에 제1 감광막(300)과 하드마스크(350)를 덮는다. As shown in FIG. 3, the planarized surface after the etching back process or the chemical mechanical polishing (CMP) process is performed on the first insulating
상기 제1 감광막(300)과 하드마스크(350)는 복수개의 제1 절연막(250)들의 외측의 상부에 링 형태의 개구가 만들어 지도록 마스크 패턴을 형성한다.
The
도 4에 도시한 것과 같이, 제1 감광막(300)과 하드마스크(350) 상에 습식 식각 또는 건식 식각 중에서 선택된 한가지 방법으로 노광 및 식각 공정을 수행하여 복수개의 원기둥 형의 홀(250H) 내에 증착되어 있던 제1 절연막(250)의 원기둥 외측을 식각함으로써 콘택홀(400H)을 형성한다.As illustrated in FIG. 4, the exposure and etching processes are performed on the
습식 식각의 방법으로 질산(HNO3), 불산(HF) 및 아세트산(CH3COOH)을 포함하는 용액을 식각액으로 이용하거나 과산화수소 및 불산을 포함하는 용액을 식각액으로 이용할 수 있다. 또한, 건식 식각의 방법으로 수소(H2), 질소(N2),산소(O2), 불소 화합물 및 염소 화합물로 이루어지는 그룹에서 선택된 하나의 기체의 플라즈마를 식각 가스로 이용할 수 있다.
In the wet etching method, a solution containing nitric acid (HNO 3), hydrofluoric acid (HF) and acetic acid (CH 3 COOH) may be used as an etching solution, or a solution containing hydrogen peroxide and hydrofluoric acid may be used as an etching solution. In addition, a plasma of one gas selected from the group consisting of hydrogen (H 2), nitrogen (N 2), oxygen (O 2), a fluorine compound, and a chlorine compound may be used as an etching gas by dry etching.
도 5에 도시한 것과 같이, 층간 절연막(200)으로 구성된 배리어 사이에 형성된 원통형의 복수개의 콘택홀(400H) 내에 노출된 액티브 영역(150)을 씨드층으로 사용하는 선택적 에피택시얼 성장법(selective epitaxial growth method; SEG method)을 사용하여 제 1 도전형(예를 들면, N형)의 폴리실리콘 막(400)을 형성한다.As shown in FIG. 5, a selective epitaxial growth method using the
상기 폴리실리콘 막(400)은 화학기상증착(CVD) 기술 또는 물리기상증착(PVD) 기술을 이용하여 형성할 수 있는데, 증착 공정에서 인시튜(in-situ)로 도핑되는 제 1 도전형의 불순물들을 포함할 수 있다.
The
도 6에 도시한 것과 같이, 제 1 도전형의 폴리실리콘 막(400) 상에 이온 주입 공정을 실시하여 노출된 폴리실리콘 막(400)의 상부 영역에 상부 불순물 영역(450)을 형성한다. 상기 상부 불순물 영역(450)은 상기 폴리실리콘 막(400)과는 다른 제 2 도전형(예를 들면, P형)을 갖도록 형성된다.As shown in FIG. 6, an
결과적으로, 상기 폴리실리콘 막(400)에는 제 1 도전형의 하부 불순물 영역과 제 2 도전형의 상부 불순물 영역(450)이 형성되며, 상기 하부 및 상부 불순물 영역들은 PN-다이오드(400, 450)를 구성한다. As a result, a lower impurity region of a first conductivity type and an
이때, 제1 절연막(250)은 인접하는 PN-다이오드(400, 450)간 간섭 현상을 막기 위한 배리어(barrier) 역할을 한다.
In this case, the first insulating
도 7에 도시한 것과 같이, 상기 폴리실리콘 막(400) 위에 형성된 PN-다이오드(400, 450) 상에 금속 실리사이드막(500)를 형성하고 어닐링(annealing)하여 원통형의 복수개의 상부 불순물 영역(450) 상부의 소정 깊이만큼 금속을 확산시킨다.As illustrated in FIG. 7, the
여기에서, 상기 금속 실리사이드막(500)은 후술하는 하부 전극 콘택과의 접촉 저항을 줄이기 위한 것으로서, 코발트 실리사이드막, 니켈 실리사이드막 또는 타이타늄 실리사이드막으로 형성할 수 있다.The
그 후에 층간 절연막(200) 및 금속 실리사이드막(500) 상에 제1 도전막(550)을 증착하고 제1 절연막(250)과 식각 선택비를 달리하여 제1 도전막(550)을 층간 절연막(200)의 표면이 노출될 때까지 식각한다. Thereafter, the first
상기 제1 도전막(550)은 하부 전극 콘택용으로 금속 또는 도전성 금속 질화물을 사용하여 형성되는데, 예를 들어 텅스텐(W), 티타늄(Ti), 탄탈륨(Ta), 알루미늄(Al), 구리(Cu), 텅스텐 질화물(WN), 티타늄 질화물(TiN), 탄탈륨 질화물(TaN), 알루미늄 질화물(AlN) 또는 티타늄 알루미늄 질화물(TiAlN) 등을 사용하여 스퍼터링 공정, 화학 기상 증착 공정, 원자층 적층 공정을 이용하여 형성된다.
The first
도 8에 도시한 것과 같이, 식각되어 노출된 층간 절연막(200)과 하부 전극 콘택(550) 및 제1 절연막(250)을 모두 덮도록 상변화 물질막(600)을 증착하여 복수개의 콘택홀들(400H)에 남아 있는 리세스들을 갭필한다. As illustrated in FIG. 8, a plurality of contact holes may be deposited by depositing the phase
또한, 제1 절연막(250)의 상부 면이 노출될 때까지 상변화 물질막(600)에 에치 백 공정 또는 화학적 기계적 연마 공정을 수행하여 평탄화하여 분리된 상변화 물질층(600)을 형성함으로써 제1 절연막(250)을 통하여 원통형의 각 콘택들을 분리시킨다.In addition, by performing an etch back process or a chemical mechanical polishing process on the phase
이를 통하여 다이오드(400, 450)간의 간섭현상으로 인한 서로 인접하는 셀 들간의 전기적 교란을 최소화 시킬 수 있게 된다.Through this, it is possible to minimize the electrical disturbance between the adjacent cells due to the interference between the diodes (400, 450).
상변화 물질막(600)은 칼코겐 화합물을 포함하는데, 예로서는 게르마늄-안티몬-텔루륨(Ge-Sb-Te),비소-안티몬-텔루륨(As-Sb-Te),주석-안티몬-텔루륨(Sn-Sb-Te),주석-인듐-안티몬-텔루륨(Sn-In-Sb-Te),비소-게르마늄-안티몬-텔루륨(As-Ge-Sb-Te) 등을 들 수 있다.
The phase
도 9는 상기 도 1 내지 도 8을 통해 형성된 PN-다이오드(400, 450), 금속 실리사이드막(500), 하부 전극 콘택(550), 상변화 물질층(600)의 적층 구조 원통형의 복수개의 콘택들 및 제2 감광막(650)을 제1 방향(예를 들어, X축 방향)에 의해 절단한 단면도로서, 도면을 참조하면 평탄화된 표면 상에 제2 감광막(650)을 덮고 제2 방향(예를 들어, Y축 방향)으로 식각하여 원통형의 복수개의 콘택들을 각각 2등분하여 한다. 9 illustrates a plurality of contacts in a stacked structure cylindrical structure of the PN-
제2 감광막(650)은 원통형의 복수개의 콘택들 각각의 중심에 형성된 제1 절연막(250) 상에 제2 방향으로 복수개의 라인 형태의 개구들이 신장되도록 마스크 패턴을 형성한다.
The second photosensitive layer 650 forms a mask pattern on the first insulating
도 10은 상기 도 9를 통해 형성된 제1 방향에 의해 절단된 반 원통형의 복수개의 콘택들 및 제3 감광막(700)을 제2 방향에 의해 절단한 단면도로서, 도면을 참조하면 평탄화된 표면 상에 제3 감광막(700)을 덮고 제1 방향으로 식각하여 도 9에서 형성된 반 원통형의 복수개의 콘택들을 각각 다시 2등분하여 4분 원통형의 복수개의 콘택들을 형성한다.FIG. 10 is a cross-sectional view of a plurality of semi-cylindrical contacts and a third
제3 감광막(700)은 반 원통형의 복수개의 콘택들 각각의 중심에 형성된 제1 절연막(250) 상에 제1 방향으로 복수개의 라인 형태의 개구들이 신장되도록 마스크 패턴을 형성한다.
The
도 11에 도시한 것과 같이, 제2 및 제3 감광막(650, 700)을 제거하고 층간 절연막(200) 및 4분 원통형의 복수개의 콘택들 상에 제2 절연막(750)을 증착하여 복수개의 4분 원통형의 복수개의 콘택들에 형성된 십자형의 리세스들을 갭필한다. As shown in FIG. 11, the second and
제2 절연막(750)은 제1 절연막(250)에 대하여 식각 선택 비를 갖는 물질을 사용하여 형성되는데, 예를 들어 제1 절연막(250)으로 실리콘 질화물과 같은 질화물이나 실리콘 옥시나이트라이드(SiON) 또는 티타늄 옥시나이트라이드(SiON) 등의 산질화물을 사용한 경우에는 제2 절연막(750)으로 TEOS(tetraethly orthosilicate), USG(undoped silicate glass), SOG(spin on glass) 등의 산화막을 사용하여 형성된다. The second
제2 절연막(750)은 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 원자층 적층 공정 을 이용하여 형성된다.
The second
도 12 및 도 13에 도시한 것과 같이, 층간 절연막(200)의 상부 면이 노출될 때까지 제2 절연막(750)에 에치 백 공정 또는 화학적 기계적 연마 공정을 수행하여 평탄화시킨 후에 제3 절연막(800)을 증착하고 제4 감광막(미도시)을 덮어 노광 및 식각 공정을 이용하여 부분적으로 식각하여 상부 전극 홀(850H)을 형성한다. As shown in FIGS. 12 and 13, the third insulating film 800 may be planarized by performing an etch back process or a chemical mechanical polishing process on the second
제4 감광막은 4분 원통형의 복수개의 콘택들 내 복수개의 상변화 물질층(600)들 각각의 상부에 제2 방향으로 라인 형태의 개구가 만들어 지도록 마스크 패턴을 형성한다.The fourth photoresist layer forms a mask pattern so that an opening in the form of a line is formed in the second direction on each of the plurality of phase change material layers 600 in the plurality of quarter-shaped contacts.
또한, 제3 절연막(800) 및 상부 전극 홀(850H) 상에 제2 도전막(850)을 증착하여 상부 전극 홀(850H)을 갭필함으로써 4분 원통형의 복수개의 콘택들 내 복수개의 상변화 물질층(600)들에 제2 도전막(850)이 접촉되도록 한다. In addition, the second conductive layer 850 is deposited on the third insulating layer 800 and the
제2 도전막(850)은 상부 전극(855)용 물질로서 증착성과 스텝 카버리지(STEP Coverage)가 좋은 금속 또는 도전성 금속 질화물을 스퍼터링 공정, 화학 기상 증착 공정, 원자층 적층 공정을 이용하여 형성한다.The second conductive layer 850 is a material for the
또한, 제3 절연막(800)의 상부 면이 노출될 때까지 제2 도전막(850)에 에치 백 공정 또는 화학적 기계적 연마 공정을 수행하여 평탄화시킨 후에 제3 절연막(800)을 식각하여 제2 방향으로 신장되는 라인 형태의 상부 전극(855)을 형성한다.
In addition, the planarization process is performed by performing an etch back process or a chemical mechanical polishing process on the second conductive layer 850 until the upper surface of the third insulating layer 800 is exposed, and then etching the third insulating layer 800 in the second direction. An
도 14는 본 발명의 실시예에 따른 다이오드형 상변화 메모리 장치를 설명하기 위한 사시도로서, 기판(100), 액티브 영역(150), 제 1 도전형의 하부 불순물 영역(400)과 제 2 도전형의 상부 불순물 영역(450)으로 구성된 PN-다이오드(400, 450), 금속 실리사이드막(500), 하부 전극 콘택(550), 상변화 물질층(600), 제2 절연막(750), 상부 전극(855)을 구비한다.FIG. 14 is a perspective view illustrating a diode-type phase change memory device according to an exemplary embodiment of the present invention, wherein the
도 14에 도시한 것과 같이, 본 발명의 실시예에 따른 다이오드형 상변화 메모리 장치는 4분 원통형의 4개의 콘택들 상부에서 4분 원호 모양의 상변화 물질층(600)이 4분 원호 모양의 하부 전극 콘택(550)과 접촉되므로 상변화가 일어나는 영역의 크기를 감소시킴으로써 동일한 전류밀도를 유지하면서 리셋 전류를 감소시킬 수 있다.As shown in FIG. 14, in the diode type phase change memory device according to the exemplary embodiment of the present invention, the quadrant arc-shaped phase
또한, 인접한 다이오드(400, 450)간의 간섭현상으로 인한 셀 들간의 전기적 교란을 제1 절연막(250)을 통하여 최소화하면서 반도체 메모리 장치의 고집적화를 이룰 수 있어 메모리 셀의 효율을 향상시킬 수 있다. In addition, while minimizing electrical disturbance between cells due to interference between
상기에서는 이해의 편의를 위하여 PN-다이오드를 하나의 실시예로 들어 설명하였으나 다른 실시예로서 쇼트키 배리어 다이오드(Schottky Barrier Diode)가 사용될 수도 있다.In the above description, the PN-diode is described as one embodiment for convenience of understanding, but as another embodiment, a Schottky Barrier Diode may be used.
PN-다이오드인 경우에는 상기 폴리실리콘 막(400)에 제 1 도전형의 하부 불순물 영역과 제 2 도전형의 상부 불순물 영역(450)이 구분되어 함께 형성되는 반면, 쇼트키 배리어 다이오드인 경우에는 제 1 도전형 또는 제 2 도전형의 불순물 영역이 독립적으로 형성되어 N형 또는 P형 쇼트키 배리어 다이오드를 구성하게 된다.In the case of the PN-diode, the lower impurity region of the first conductivity type and the
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 당업계에서 통상의 지식을 가진 자라면 이하의 특허 청구범위에 기재된 본 발명의 사상 및 영역을 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Although the above has been described with reference to a preferred embodiment of the present invention, those skilled in the art can be variously modified and modified within the scope of the present invention without departing from the spirit and scope of the present invention described in the claims below. It will be appreciated that it can be changed.
100 : 기판 150 : 액티브 영역
200 : 층간 절연막 250 : 제1 절연막
400 : 하부 불순물 영역 450 : 상부 불순물 영역
500 : 금속 실리사이드막 550 : 하부 전극 콘택
600 : 상변화 물질층 750 : 제2 절연막
855 : 상부 전극 100
200: interlayer insulating film 250: first insulating film
400: lower impurity region 450: upper impurity region
500: metal silicide film 550: lower electrode contact
600: phase change material layer 750: second insulating film
855: upper electrode
Claims (18)
상기 콘택홀 내에 다이오드, 하부 전극 콘택 및 상변화 물질층을 순차적으로 형성하여 원통 형의 콘택을 생성하는 단계;
상기 원통 형의 콘택을 제1 방향 및 상기 제1 방향과 수직인 제2 방향으로 절단하여 4분 원통 형의 콘택을 생성하는 단계;
상기 4분 원통 형의 콘택 상에 라인 형태의 상부 전극을 형성하는 단계;
를 포함하는 것을 특징으로 하는 다이오드형 상변화 메모리 장치의 제조 방법.
Etching the outer side of the gap-filled first insulating layer in the cylindrical hole to form a cylindrical contact hole;
Sequentially forming a diode, a lower electrode contact, and a phase change material layer in the contact hole to generate a cylindrical contact;
Cutting the cylindrical contact in a first direction and in a second direction perpendicular to the first direction to create a four-minute cylindrical contact;
Forming an upper electrode in a line shape on the four-minute cylindrical contact;
Method of manufacturing a diode-type phase change memory device comprising a.
상기 콘택홀을 형성하는 단계는
기판에 형성된 액티브 영역 상에 층간 절연막을 형성하고 노광 및 식각 공정 을 이용하여 상기 층간 절연막을 부분 식각하여 상기 액티브 영역을 노출시키는 상기 원기둥 형의 홀을 형성하는 단계;
상기 층간 절연막 및 상기 원기둥 형의 홀 상에 제1 절연막을 증착하고 상기 층간 절연막의 상부 면이 노출될 때까지 상기 제1 절연막에 평탄화 공정을 수행하는 단계;
상기 평탄화된 표면 상에 제1 감광막을 덮고 노광 및 식각 공정을 수행하여 상기 콘택홀을 형성하는 단계;
를 포함하는 것을 특징으로 하는 다이오드형 상변화 메모리 장치의 제조 방법.
The method of claim 1,
Forming the contact hole
Forming an interlayer insulating film on an active region formed in a substrate, and partially etching the interlayer insulating layer using an exposure and etching process to form the cylindrical hole exposing the active region;
Depositing a first insulating film on the interlayer insulating film and the cylindrical hole and performing a planarization process on the first insulating film until the upper surface of the interlayer insulating film is exposed;
Covering the first photoresist layer on the planarized surface and performing an exposure and etching process to form the contact hole;
Method of manufacturing a diode-type phase change memory device comprising a.
상기 제1 감광막은
상기 제1 절연막의 외측의 상부에 링 형태의 개구가 만들어 지도록 마스크 패턴이 형성되는 것을 특징으로 하는 다이오드형 상변화 메모리 장치의 제조 방법.
The method of claim 2,
The first photosensitive film is
And a mask pattern is formed on the outer side of the first insulating layer to form a ring-shaped opening.
상기 제1 절연막은
상기 층간 절연막에 대하여 식각 선택 비를 갖는 물질을 사용하는 것을 특징으로 하는 다이오드형 상변화 메모리 장치의 제조 방법.
The method of claim 2,
The first insulating film is
And using a material having an etch selectivity with respect to the interlayer insulating film.
상기 다이오드를 형성하는 단계는
상기 액티브 영역을 씨드층으로 하여 선택적 에피택시얼 성장 공정을 수행하여 제1 도전형의 폴리실리콘 막을 형성하는 단계;
상기 제1 도전형의 폴리실리콘 막 상에 제2 도전형의 이온 주입 공정을 수행하여 상부 불순물 영역을 형성하는 단계;
를 포함하는 것을 특징으로 하는 다이오드형 상변화 메모리 장치의 제조 방법.
The method of claim 1,
Forming the diode
Performing a selective epitaxial growth process using the active region as a seed layer to form a polysilicon film of a first conductivity type;
Performing an ion implantation process of a second conductivity type on the polysilicon film of the first conductivity type to form an upper impurity region;
Method of manufacturing a diode-type phase change memory device comprising a.
상기 다이오드는
PN 다이오드 또는 쇼트키 배리어 다이오드인 것을 특징으로 하는 다이오드형 상변화 메모리 장치의 제조 방법.
The method of claim 1,
The diode
A method of manufacturing a diode type phase change memory device, characterized in that it is a PN diode or a Schottky barrier diode.
상기 하부 전극 콘택을 형성하는 단계는
상기 다이오드 상에 금속 실리사이드막을 형성하고 열처리하여 상기 다이오드 상부의 소정 깊이만큼 금속을 확산시키는 단계;
상기 층간 절연막 및 상기 금속 실리사이드막 상에 하부 전극막을 증착하는 단계;
상기 하부 전극막을 상기 제1 절연막과 식각 선택비를 달리하여 층간 절연막의 표면이 노출될 때까지 식각하여 원통 형의 상기 하부 전극 콘택을 형성하는 단계;
를 포함하는 것을 특징으로 하는 다이오드형 상변화 메모리 장치의 제조 방법.
The method of claim 2,
Forming the lower electrode contact
Forming a metal silicide film on the diode and heat-treating it to diffuse the metal to a predetermined depth above the diode;
Depositing a lower electrode film on the interlayer insulating film and the metal silicide film;
Etching the lower electrode layer with a different etching selectivity from the first insulating layer until the surface of the interlayer insulating layer is exposed to form the cylindrical lower electrode contact;
Method of manufacturing a diode-type phase change memory device comprising a.
상기 금속 실리사이드막은
코발트 실리사이드막, 니켈 실리사이드막 또는 타이타늄 실리사이드막을 포함하고 상기 제1 방향으로 평행하게 복수개의 벽 형태로 형성되는 것을 특징으로 하는 다이오드형 상변화 메모리 장치의 제조 방법.
The method of claim 7, wherein
The metal silicide film
A method of manufacturing a diode-type phase change memory device comprising a cobalt silicide film, a nickel silicide film or a titanium silicide film and formed in a plurality of walls in parallel in the first direction.
상기 하부 전극막은
불순물로 도핑된 폴리실리콘, 금속 및 도전성 금속 질화물 중 어느 하나를 스퍼터링 공정, 화학 기상 증착 공정, 원자층 적층 공정 중 어느 하나를 이용하여 형성되는 것을 특징으로 하는 다이오드형 상변화 메모리 장치의 제조 방법.
The method of claim 7, wherein
The lower electrode film is
A method of manufacturing a diode-type phase change memory device, wherein any one of polysilicon, a metal, and a conductive metal nitride doped with an impurity is formed using a sputtering process, a chemical vapor deposition process, or an atomic layer deposition process.
상기 금속은
텅스텐(W), 티타늄(Ti), 탄탈륨(Ta), 알루미늄(Al), 및 구리(Cu) 중 어느 하나를 포함하고,
상기 도전성 금속 질화물은
텅스텐 질화물(WN), 티타늄 질화물(TiN), 탄탈륨 질화물(TaN), 알루미늄 질화물(AlN) 및 티타늄 알루미늄 질화물(TiAlN) 중 어느 하나를 포함하는 것을 특징으로 하는 다이오드형 상변화 메모리 장치의 제조 방법.
The method of claim 9,
The metal is
Tungsten (W), titanium (Ti), tantalum (Ta), aluminum (Al), and copper (Cu), any one of
The conductive metal nitride is
A method of manufacturing a diode-type phase change memory device comprising any one of tungsten nitride (WN), titanium nitride (TiN), tantalum nitride (TaN), aluminum nitride (AlN) and titanium aluminum nitride (TiAlN).
상기 상변화 물질층을 형성하는 단계는
상기 노출된 층간 절연막, 상기 하부 전극 콘택 및 상기 제1 절연막 상에 상변화 물질막을 증착하여 상기 제1 절연막의 식각 선택비 차이에 의해 상기 콘택홀에 남아 있는 리세스를 갭필하는 단계;
상기 제1 절연막의 상부 면이 노출될 때까지 상기 상변화 물질막에 평탄화 공정을 수행하여 상기 제1 절연막에 의해 분리된 상기 상변화 물질층을 형성하는 단계를 포함하는 것을 특징으로 하는 다이오드형 상변화 메모리 장치의 제조 방법.
The method of claim 7, wherein
Forming the phase change material layer
Depositing a phase change material film on the exposed interlayer insulating film, the lower electrode contact, and the first insulating film to gap fill recesses remaining in the contact hole due to a difference in etching selectivity of the first insulating film;
And performing a planarization process on the phase change material film until the upper surface of the first insulating film is exposed to form the phase change material layer separated by the first insulating film. Method of manufacturing a change memory device.
상기 4분 원통 형의 콘택을 생성하는 단계는
상기 평탄화된 표면 상에 제2 감광막을 덮고 상기 제2 방향으로 식각하여 상기 원통형의 콘택을 2등분하여 반 원통형의 콘택을 생성하는 단계;
상기 제2 감광막 상에 제3 감광막을 덮고 제1 방향으로 식각하여 상기 반 원통형의 콘택을 2등분하여 상기 4분 원통형의 콘택을 생성하는 단계를 포함하는 것을 특징으로 하는 다이오드형 상변화 메모리 장치의 제조 방법.
The method of claim 11,
The step of creating the four-minute cylindrical contact
Covering a second photoresist film on the planarized surface and etching in the second direction to bisect the cylindrical contact into a semi-cylindrical contact;
And covering the third photoresist layer on the second photoresist layer and etching in the first direction to divide the semi-cylindrical contacts into two parts to generate the quadrant cylindrical contacts. Manufacturing method.
상기 제2 감광막은
상기 원통형의 콘택 중심 상에 상기 제2 방향으로 라인 형태의 개구가 신장되도록 마스크 패턴이 형성되고,
상기 제3 감광막은
상기 원통형의 콘택 중심 상에 상기 제1 방향으로 라인 형태의 개구가 신장되도록 마스크 패턴이 형성되는 것을 특징으로 하는 다이오드형 상변화 메모리 장치의 제조 방법.
The method of claim 12,
The second photosensitive film is
A mask pattern is formed on the cylindrical contact center to extend the line-shaped opening in the second direction.
The third photoresist film
And a mask pattern is formed on the cylindrical contact center to extend the line-shaped opening in the first direction.
상기 상부 전극을 형성하는 단계는
상기 제2 및 제3 감광막을 제거하고 상기 층간 절연막 및 상기 4분 원통형의 콘택 상에 제2 절연막을 증착한 후에 상기 층간 절연막의 상부 면이 노출될 때까지 상기 제2 절연막에 평탄화 공정을 수행하는 단계;
상기 평탄화된 표면 상에 제3 절연막을 증착하고 제4 감광막을 마스크로 하여 부분 식각하여 상부 전극 홀을 형성하는 단계;
상기 제3 절연막 및 상기 상부 전극 홀 상에 상부 전극막을 증착하여 상기 상부 전극 홀을 갭필하고 상기 제3 절연막의 상부 면이 노출될 때까지 상기 상부 전극막에 평탄화 공정을 수행한 후에 상기 제3 절연막을 식각하여 상기 제2 방향으로 신장되는 라인 형태의 상기 상부 전극을 형성하는 단계;
를 포함하는 것을 특징으로 하는 다이오드형 상변화 메모리 장치의 제조 방법.
The method of claim 12,
Forming the upper electrode
Removing the second and third photoresist films, depositing a second insulating film on the interlayer insulating film and the four-minute cylindrical contact, and then performing a planarization process on the second insulating film until the upper surface of the interlayer insulating film is exposed. step;
Depositing a third insulating film on the planarized surface and partially etching the fourth photoresist film as a mask to form an upper electrode hole;
Depositing an upper electrode film on the third insulating film and the upper electrode hole to gapfill the upper electrode hole, and performing a planarization process on the upper electrode film until the upper surface of the third insulating film is exposed, and then the third insulating film Etching to form the upper electrode in a line shape extending in the second direction;
Method of manufacturing a diode-type phase change memory device comprising a.
상기 제4 감광막은
상기 4분 원통형의 콘택 내 상기 상변화 물질층의 상부에 제2 방향으로 라인 형태의 개구가 신장되도록 마스크 패턴이 형성되는 것을 특징으로 하는 다이오드형 상변화 메모리 장치의 제조 방법.
The method of claim 14,
The fourth photosensitive film is
And a mask pattern is formed on the 4-minute cylindrical contact to extend the line-shaped opening in the second direction on top of the phase change material layer.
상기 제2 절연막은
상기 제1 절연막에 대하여 식각 선택 비를 갖는 물질을 사용하는 것을 특징으로 하는 다이오드형 상변화 메모리 장치의 제조 방법.
The method of claim 12,
The second insulating film
And using a material having an etching selectivity with respect to the first insulating film.
상기 상부 전극막은
불순물로 도핑된 폴리실리콘, 금속 및 도전성 금속 질화물 중 어느 하나를 스퍼터링 공정, 화학 기상 증착 공정, 원자층 적층 공정 중 어느 한 공정을 이용하여 형성하는 것을 특징으로 하는 다이오드형 상변화 메모리 장치의 제조 방법.
The method of claim 12,
The upper electrode film is
A method of manufacturing a diode type phase change memory device, wherein any one of polysilicon, a metal, and a conductive metal nitride doped with an impurity is formed using a sputtering process, a chemical vapor deposition process, or an atomic layer deposition process. .
상기 금속은
텅스텐(W), 티타늄(Ti), 탄탈륨(Ta), 알루미늄(Al), 및 구리(Cu) 중 어느 하나를 포함하고,
상기 도전성 금속 질화물은
텅스텐 질화물(WN), 티타늄 질화물(TiN), 탄탈륨 질화물(TaN), 알루미늄 질화물(AlN) 및 티타늄 알루미늄 질화물(TiAlN) 중 어느 하나를 포함하는 것을 특징으로 하는 다이오드형 상변화 메모리 장치의 제조 방법.
The method of claim 17,
The metal is
Tungsten (W), titanium (Ti), tantalum (Ta), aluminum (Al), and copper (Cu), any one of
The conductive metal nitride is
A method of manufacturing a diode-type phase change memory device comprising any one of tungsten nitride (WN), titanium nitride (TiN), tantalum nitride (TaN), aluminum nitride (AlN) and titanium aluminum nitride (TiAlN).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100006194A KR101058495B1 (en) | 2010-01-22 | 2010-01-22 | Method of manufacturing diode type phase change memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100006194A KR101058495B1 (en) | 2010-01-22 | 2010-01-22 | Method of manufacturing diode type phase change memory device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110086452A KR20110086452A (en) | 2011-07-28 |
| KR101058495B1 true KR101058495B1 (en) | 2011-08-24 |
Family
ID=44922855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100006194A KR101058495B1 (en) | 2010-01-22 | 2010-01-22 | Method of manufacturing diode type phase change memory device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101058495B1 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101872777B1 (en) | 2012-02-27 | 2018-08-02 | 삼성전자주식회사 | Method of forming a contact and Method of manufacturing a phase change memory device using thereof |
| KR102099712B1 (en) * | 2013-01-15 | 2020-04-10 | 삼성전자주식회사 | Method of forming a pattern and method of manufacturing a semiconductor device using the same |
| CN112204746B (en) * | 2018-05-24 | 2024-09-03 | 三星电子株式会社 | Phase change memory integrated with selection element and manufacturing method thereof |
| WO2019226000A1 (en) | 2018-05-24 | 2019-11-28 | 한양대학교 산학협력단 | Selection element-integrated phase-change memory and method for producing same |
-
2010
- 2010-01-22 KR KR1020100006194A patent/KR101058495B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110086452A (en) | 2011-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11251369B2 (en) | Semiconductor constructions | |
| US10991759B2 (en) | Methods of forming vertical field-effect transistor with selfaligned contacts for memory devices with planar periphery/array and intermediate structures formed thereby | |
| US8901009B2 (en) | Methods of manufacturing semiconductor devices | |
| US7811879B2 (en) | Process for PCM integration with poly-emitter BJT as access device | |
| US10483463B2 (en) | Memory cells, memory arrays, and methods of forming memory cells and arrays | |
| US20080272355A1 (en) | Phase change memory device and method for forming the same | |
| US8890110B2 (en) | Vertical memory device and method of fabricating the same | |
| US8468692B2 (en) | Method of manufacturing a variable resistance memory device | |
| US11043537B2 (en) | Three-dimensional phase change memory device including vertically constricted current paths and methods of manufacturing the same | |
| JP2009021602A (en) | Method of forming phase change memory device having bottom electrode | |
| US8853044B2 (en) | Phase-change random access memory device and method of manufacturing the same | |
| US20150325787A1 (en) | Method of filling an opening and method of manufacturing a phase-change memory device using the same | |
| US9159740B2 (en) | Vertical type semiconductor device and fabrication method thereof | |
| US20130017663A1 (en) | Method of forming a phase change material layer pattern and method of manufacturing a phase change memory device | |
| KR20080100053A (en) | Method of manufacturing phase change ram device using pn diode | |
| KR101058495B1 (en) | Method of manufacturing diode type phase change memory device | |
| US20100059732A1 (en) | Phase change memory device having heat sinks formed under heaters and method for manufacturing the same | |
| US8853660B2 (en) | Semiconductor memory devices having lower and upper interconnections, selection components and memory components | |
| KR100650752B1 (en) | Phase change ram device and method of manufacturing the same | |
| KR101119222B1 (en) | a Method of manufacturing Phase Change RAM having controllable contact area of bottom electrode contact | |
| KR101115512B1 (en) | a Phase change memory device and a manufacturing method thereof | |
| KR20100032583A (en) | Method of manufacturing phase change ram |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |