[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101055485B1 - 범프볼을 갖는 반도체 패키지 - Google Patents

범프볼을 갖는 반도체 패키지 Download PDF

Info

Publication number
KR101055485B1
KR101055485B1 KR1020080097302A KR20080097302A KR101055485B1 KR 101055485 B1 KR101055485 B1 KR 101055485B1 KR 1020080097302 A KR1020080097302 A KR 1020080097302A KR 20080097302 A KR20080097302 A KR 20080097302A KR 101055485 B1 KR101055485 B1 KR 101055485B1
Authority
KR
South Korea
Prior art keywords
layer
bump
semiconductor package
core layer
bump ball
Prior art date
Application number
KR1020080097302A
Other languages
English (en)
Other versions
KR20100037946A (ko
Inventor
이창배
박상훈
김진수
최종우
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080097302A priority Critical patent/KR101055485B1/ko
Priority to US12/320,122 priority patent/US20100084765A1/en
Priority to TW098101477A priority patent/TW201015682A/zh
Priority to JP2009010387A priority patent/JP4996632B2/ja
Publication of KR20100037946A publication Critical patent/KR20100037946A/ko
Application granted granted Critical
Publication of KR101055485B1 publication Critical patent/KR101055485B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11825—Plating, e.g. electroplating, electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13561—On the entire surface of the core, i.e. integral coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13575—Plural coating layers
    • H01L2224/1358—Plural coating layers being stacked
    • H01L2224/13582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 범프볼을 갖는 반도체 패키지에 관한 것으로서, 외부 접속단자로서 범프볼을 포함하며, 상기 범프볼이 구리, 구리 합금, 알루미늄, 알루미늄 합금 또는 이들의 조합을 함유하는 코어층과, 상기 코어층을 감싸며, 주석, 주석 합금 또는 이들의 조합을 함유하는 외곽층을 포함하는 것을 특징으로 한다.
범프볼, 반도체 패키지, 외부 접속단자, 구리 합금, 알루미늄 합금

Description

범프볼을 갖는 반도체 패키지 {Semiconductor package having bump ball}
본 발명은 범프볼을 갖는 반도체 패키지에 관한 것이다. 좀 더 구체적으로는, 본 발명은 구리, 구리 합금, 알루미늄, 알루미늄 합금 또는 이들의 조합을 함유하는 코어층과, 상기 코어층을 감싸며, 주석, 주석 합금 또는 이들의 조합을 함유하는 외곽층을 포함하는 범프볼을 갖는 반도체 패키지에 관한 것이다.
전자제품 및 부품의 소형화, 박형화에 대한 경향이 갈수록 가속됨에 따라 최근에는 웨이퍼 레벨 패키지(wafer level package)에 대한 연구개발이 활발하게 이루어지고 이를 응용한 제품이 시장에 속속 출시되고 있다. 웨이퍼 레벨 패키지 기술을 이용한 모듈 구현에 있어서 가장 큰 기술적 이슈는 웨이퍼(다이)와 인쇄회로기판 사이의 열팽창계수(CTE: Coefficient of Thermal Expansion), 강성도(stiffness) 차이에 의해서 발생하는 응력(stress)과 변형(strain)을 최소화하는 것이다.
한편, 웨이퍼의 표면에 솔더볼 및 솔더페이스트 재료를 이용하여 인쇄/도금/볼 어태치(ball attach) 방법 등을 통해서 패키지 상호접속(Interconnection)을 위 한 솔더 범프(solder bump)를 형성하고 이들 범프를 매개로 패키지 모듈 구현을 위해 인쇄회로기판과 접합을 하게 되는데 이때 접합부의 솔더 범프는 일부 또는 전체가 용융(melting) 후 응고되면서 웨이퍼의 각 다이에 형성된 UBM(Under Bump Metallurgy) 표면 및 인쇄회로기판 접합 패드 표면과 용해 및 확산 반응에 의해 중간 반응 생성물(Intermetallic Compound)을 형성하게 된다. 형성된 중간 반응 생성물은 생성시의 체적수축 및 CTE 불일치(mismatch)에 의해 응력이 집중되어 파괴에 이르게 된다.
이하, 도 1을 참조하여 종래의 범프볼을 갖는 반도체 기판의 접속 패드와의 부착 상태에 대해서 설명한다.
도 1에 도시된 바와 같이, 종래기술에 따른 범프볼(10)은, 응력 완화 및 범프 높이(stand off) 향상을 위하여, 내부에 폴리머 코어(polymer core; 11), 폴리머 코어(11)를 감싸는 니켈층(12), 니켈층(12)을 감싸는 구리층(13) 및 구리층(13)을 감싸는 솔더층(14)으로 이루어져 있다. 범프볼(10)의 솔더층(14)은 반도체 기판(20), 실질적으로는 반도체 기판(20)에 형성된 접속 패드 영역(21)과 부착되어 있다. 반도체 기판(20)에서 범프볼(10)의 접합 부분을 제외한 영역은 보호층(22)으로 보호되어 있다.
그러나, 이러한 형태의 범프볼(10)은 솔더 조인트 신뢰성 향상에 한계가 있다. 범프볼(10)은 구리층(13)과 솔더층(14)이 접촉 형성되어 있으므로, 범프볼(10)을 반도체 기판(20)에 부착시키는 과정에서 범프볼(10)에 가해지는 열에 의 한 용해 및 확산 반응에 의해 구리층(13)과 솔더층(14)이 상호 작용하여 이들 접합 계면에 2층의 중간 반응 생성물층(Intermetallic Compound Layer), 예를 들어, (Cu6Sn5/Cu3Sn)층이 형성된다.
상기 2층의 중간 반응 생성물은 그 강도에 있어서 쉽게 깨어지는 특성이 있어, 범프볼(10) 부착 후 크랙(crack) 발생의 원인으로 작용한다. 또한, 접합 공정 진행시 범프볼(10)을 반도체 기판(20)에 부착시키는 과정에서 범프볼(10)에 가해지는 열에 의해 구리층(13)의 용해 및 확산이 솔더층(14)으로 발생하고 용해 및 확산된 구리(Cu)는 확산 작용을 통해 범프볼(10)과 접속패드 영역(21) 사이, 보다 정확하게는 범프볼(10)과 반도체 기판(20)의 접속 패드 영역(21)의 접합계면으로 확산 이동되어, 이 부분에도 또한, 2층의 중간 반응 생성물층(15)을 형성하여, 범프볼(10)과 접속 패드 영역(21) 간의 밀착력을 약화시킨다. 접속 패드 영역(21)이 구리(Cu)로 구성되었을 경우 접합계면으로 확산 이동한 구리(Cu)에 의해 2층의 중간 반응 생성물층 형성이 더욱 용이하게 된다. 이하, 도 1의 A 부분을 확대하여 나타낸 도 2를 참고하여 2층의 중간 반응 생성물층이 형성된 양상을 설명한다.
도 2에 도시된 바와 같이, 범프볼(10)의 구리층(13)과 솔더층(14)의 접합 계면에는 2층의 중간 반응 생성물층(15)이 형성되고, 또한 확산을 통해 솔더층(14)과 반도체 기판(20)의 접속 패드 영역(21) 사이의 접합 계면에도 2층의 중간 반응 생성물층(15)이 형성된다. 이러한 2층의 중간 반응 생성물층(15)은 구리의 확산 현상에 의해 발생되는 것인데, 상술한 2층의 중간 반응 생성물층(15)은 쉽게 깨어지 는 특성이 있어, 범프볼과 반도체 기판간의 솔더 조인트 신뢰성이 저하된다.
또한, 종래기술에 따른 폴리머 코어의 경우 통상 범프볼에 사용되는 기타 금속성분과 그 재료 특성이 상이하여 제작 및 적용이 용이하지 않다는 단점이 있다.
따라서, 금속 성분의 코어를 적용하는 동시에 상술한 2층의 중간 반응 생성물의 형성을 억제하고 단층의 안정한 계면을 형성할 수 있는 범프볼의 개발이 시급히 요구되고 있다.
이에 본 발명에서는 상기와 같은 문제점을 해결하기 위하여 광범위한 연구를 거듭한 결과, 범프볼의 코어층을 특정 금속 또는 금속 합금으로 대체하여 2층의 중간 반응 생성물의 생성을 억제함으로써 접합부에 집중되는 응력을 완화하고 크랙 발생을 저감시킬 수 있음을 발견하였고, 본 발명은 이에 기초하여 완성되었다.
따라서, 본 발명의 일 측면은 범프 형성 및 패키지 상호접속 시 응력 집중의 원인인 2층의 중간 반응 생성물의 형성을 억제할 수 있는 범프볼을 갖는 반도체 패키지를 제공하는 것이다.
본 발명의 또 다른 측면은 특정 금속 코어층에 솔더 성분만을 적용하고도 우수한 패키지 접합 신뢰 특성을 나타내는 범프볼을 갖는 반도체 패키지를 제공하는 것이다.
본 발명의 또 다른 측면은 열충격 및 드롭(drop) 특성이 우수한 범프볼을 갖는 반도체 패키지를 제공하는 것이다.
본 발명의 바람직한 일 실시형태에 따른 범프볼을 갖는 반도체 패키지는:
외부 접속단자로서 범프볼을 포함하며;
상기 범프볼이:
구리, 구리 합금, 알루미늄, 알루미늄 합금 또는 이들의 조합을 함유하는 코 어층과,
상기 코어층을 감싸며, 주석, 주석 합금 또는 이들의 조합을 함유하는 외곽층을 포함하는 것을 특징으로 한다.
상기 범프볼을 갖는 반도체 패키지에서, 좀 더 바람직하게는, 상기 코어층은 구리 합금으로 이루어질 수 있다. 좀 더 바람직하게는, 상기 코어층은 구리로 된 제1층과, 상기 제1층을 감싸며 구리 합금을 함유하는 제2층으로 이루어질 수 있다.
상기 구리 합금은 바람직하게는 CuZn, CuCo, CuNi 또는 이들의 조합이다.
상기 코어층은 또한 Zn, Co, Ni 또는 이들의 조합을 더 포함할 수 있다.
제1실시예에 따르면, 상기 코어층은 CuZn으로 이루어지며, 상기 CuZn의 성분조성은 40∼99.9중량%의 Cu와 0.1∼60중량%의 Zn을 포함한다.
제2실시예에 따르면, 상기 코어층은 CuCo로 이루어지며, 상기 CuCo의 성분조성은 0.1∼99.9중량%의 Cu와 0.1∼99.9중량%의 Co를 포함한다.
제3실시예에 따르면, 상기 코어층은 CuNi로 이루어지며, 상기 CuNi의 성분조성은 0.1∼99.9중량%의 Cu와 0.1∼99.9중량%의 Ni을 포함한다.
또한, 제1실시예에 따르면, 상기 제2층은 CuZn으로 이루어지며, 상기 CuZn의 성분조성은 0.1∼99.9중량%의 Cu와 0.1∼99.9중량%의 Zn을 포함한다.
제2실시예에 따르면, 상기 제2층은 CuCo로 이루어지며, 상기 CuCo의 성분조성은 0.1∼99.9중량%의 Cu와 0.1∼99.9중량%의 Co를 포함한다.
제3실시예에 따르면, 상기 제2층은 CuNi로 이루어지며, 상기 CuNi의 성분조성은 0.1∼99.9중량%의 Cu와 0.1∼99.9중량%의 Ni을 포함한다.
상기 코어층이 알루미늄 또는 알루미늄 합금으로 이루어진 경우, 상기 범프볼은 상기 코어층과 외곽층 사이에 니켈을 함유하는 중간층을 더욱 포함할 수 있다.
상기 알루미늄 합금은 바람직하게는 AlCu, AlZn, AlSi, AlMn, AlMg 또는 이들의 조합이다.
본 발명의 바람직한 일 실시형태에 따른 범프볼을 갖는 반도체 패키지는 통상의 확산방지층(Diffusion Barrier Layer)을 사용하지 않고도 코어층에 직접 주석계 솔더 성분을 적용하고도 패키지 접합 신뢰성에 악영향을 미치는 2층의 중간 반응 생성물의 형성 및 커켄달 보이드(Kirkendall Void)의 억제가 가능하다.
또한, 중간 반응 생성물의 형성 및 성장 제어를 통해서 열충격 및 드롭 특성을 향상시킬 수 있다.
본 발명의 특징 및 이점들은 첨부된 도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
첨부된 도면의 전체에 걸쳐, 동일하거나 대응하는 구성요소는 동일한 도면부호로 지칭되며, 중복되는 설명은 생략한다. 또한, 본 발명을 설명함에 있어서, 발명의 특징부를 명확히 하는 동시에 설명의 편의를 위하여 기타 공지 기술에 대한 구체적인 설명은 생략될 수 있다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.
이하, 본 발명을 첨부된 도면을 참조하여 좀 더 구체적으로 살펴보면 다음과 같다.
도 3 내지 도 5는 본 발명의 3가지 바람직한 실시형태에 따른 반도체 패키지의 범프볼 구조를 설명하기 위하여 개략적으로 나타낸 단면도이다.
상기 도면에서는 해당 실시예의 특징부를 제외한 반도체 기판의 기타 상세한 구성요소를 생략하고 개략적으로 나타내었으나, 당업자라면 당업계에 공지된 모든 반도체 패키지 구조라면 특별히 한정되지 않고 본 발명에 따른 범프볼 구조가 적용될 수 있음을 충분히 인식할 수 있을 것이다.
이하, 도 3을 참조하여 본 발명의 바람직한 일 실시형태에 따른 범프볼을 갖는 반도체 패키지를 설명한다.
본 발명의 바람직한 일 실시형태에 따른 반도체 패키지는 웨이퍼와 같은 반 도체 기판(20)의 접속 패드 영역(21) 상에 외부 접속단자로서 구리, 구리합금, 알루미늄 또는 알루미늄 합금을 함유하는 코어층(31)과 상기 코어층(31)을 감싸면서 주석 또는 주석 합금을 함유하는 외곽층(32)을 포함하는 범프볼(30)을 갖는다. 상기 외곽층(32)은 특별히 한정되지 않고 전해 도금, 무전해 도금, 디핑(dipping) 등 당업계에 공지된 코팅 방법에 따라 형성될 수 있다.
좀 더 바람직하게는, 상기 코어층(31)은 구리 합금으로 이루어질 수 있고, 더욱 바람직하게는, 상기 코어층(31)은 CuZn, CuCo, CuNi 및 이들의 조합 중 어느 하나의 구리 합금으로 이루어질 수 있다.
가장 바람직하게는, 제1실시예에 따라, 상기 코어층(31)은 CuZn으로 이루어지며, 상기 CuZn의 성분조성은 40∼99.9중량%의 Cu와 0.1∼60중량%의 Zn을 포함하는 것이 2층의 중간 반응 생성물 생성 억제 및 접합 신뢰성 측면에서 좋다.
제2실시예에 따르면, 상기 코어층(31)은 CuCo로 이루어지며, 상기 CuCo의 성분조성은 0.1∼99.9중량%의 Cu와 0.1∼99.9중량%의 Co를 포함하는 것이 2층의 중간 반응 생성물 생성 억제 및 접합 신뢰성 측면에서 좋다.
제3실시예에 따르면, 상기 코어층(31)은 CuNi로 이루어지며, 상기 CuNi의 성분조성은 0.1∼99.9중량%의 Cu와 0.1∼99.9중량%의 Ni을 포함하는 것이 2층의 중간 반응 생성물 생성 억제 및 접합 신뢰성 측면에서 좋다.
상기 코어층(31)은 또한 Zn, Co, Ni 중 어느 하나 또는 2 이상의 조합을 더욱 포함할 수 있다.
상술한 실시형태에 따른 범프볼을 갖는 반도체 패키지는 통상의 중간 반응 생성물(Intermetallic Compound)의 생성 억제를 위한 확산방지층, 예를 들어, 니켈 함유층을 생략하고 주석계 솔더 성분으로 이루어진 외곽층을 바로 적용하고도 반도체 패키지 접합 신뢰성에 영향을 미치는 2층의 중간 반응 생성물층, 예를 들어 (Cu6Sn5/Cu3Sn)층 형성을 억제할 수 있다.
즉, 2층의 중간 반응 생성물의 생성 및 성장은 두 상의 형성시 체적 수축(Volume Shrinkage), 열적 불일치(Thermal Mismatch) 및 커켄달 보이드에 의해 패키지 접합 신뢰성에 좋지 않은 영향을 미치게 되나, 본 실시형태에 따르면 이러한 2층의 중간 반응 생성물의 생성을 억제함으로써 좀 더 우수한 접합 신뢰성을 얻을 수 있다.
특히, CuZn, CuCo, CuNi과 같은 구리 합금을 코어층으로 사용하는 경우 각 조성에 따라 예상되는 중간 반응 생성물은 다음과 같다.
CuZn : Cu6Sn5, CuZn (Cu5Zn8)
CuCo : Cu6Sn5, CoSn2, (Cu,Co)6Sn5
CuNi : (Cu,Ni)6Sn5, (Cu,Ni)3Sn4
이처럼, 공통적으로 2층의 (Cu6Sn5/Cu3Sn)와 같은 중간 반응 생성물층이 형성되지 않고 커켄달 보이드의 발생을 억제할 수 있다.
또한, Zn, Co, Ni 등의 원소를 첨가하는 경우, 코어층(31)과 외곽층(32) 사이에 생성되는 중간 반응 생성물의 성장을 억제할 수 있어 별도의 확산방지층을 구 성하지 않고도 목적하는 접합 신뢰성을 얻을 수 있다.
이하, 도 4를 참조하여 본 발명의 바람직한 다른 일 실시형태에 따른 범프볼을 갖는 반도체 패키지를 설명한다.
본 발명의 바람직한 다른 일 실시형태에 따른 반도체 패키지는 반도체 기판(20)의 접속 패드 영역(21) 상에 외부 접속단자로서 구리로 된 제1층(41)과 상기 제1층(41)을 감싸며 구리합금을 함유하는 제2층(42)으로 이루어진 코어층, 및 상기 코어층을 감싸면서 주석 또는 주석 합금을 함유하는 외곽층(43)을 포함하는 범프볼(40)을 갖는다. 상기 제2층(42) 및 외곽층(43)은 특별히 한정되지 않고 전해 도금, 무전해 도금, 디핑(dipping) 등 당업계에 공지된 코팅 방법에 따라 형성될 수 있다.
좀 더 바람직하게는, 상기 제2층(42)은 CuZn, CuCo, CuNi 및 이들의 조합 중 어느 하나의 구리 합금으로 이루어질 수 있다.
가장 바람직하게는, 제1실시예에 따라, 상기 제2층(42)은 CuZn으로 이루어지며, 상기 CuZn의 성분조성은 0.1∼99.9중량%의 Cu와 0.1∼99.9중량%의 Zn을 포함하는 것이 2층의 중간 반응 생성물 생성 억제 및 접합 신뢰성 측면에서 좋다.
제2실시예에 따르면, 상기 제2층(42)은 CuCo로 이루어지며, 상기 CuCo의 성분조성은 0.1∼99.9중량%의 Cu와 0.1∼99.9중량%의 Co를 포함하는 것이 2층의 중간 반응 생성물 생성 억제 및 접합 신뢰성 측면에서 좋다.
제3실시예에 따르면, 상기 제2층(42)은 CuNi로 이루어지며, 상기 CuNi의 성 분조성은 0.1∼99.9중량%의 Cu와 0.1∼99.9중량%의 Ni을 포함하는 것이 2층의 중간 반응 생성물 생성 억제 및 접합 신뢰성 측면에서 좋다.
상기 제2층(42)은 또한 Zn, Co, Ni 중 어느 하나 또는 2 이상의 조합을 더욱 포함할 수 있다.
상술한 실시형태에 따른 범프볼을 갖는 반도체 패키지는 반도체 패키지 접합 신뢰성에 영향을 미치는 2층의 중간 반응 생성물층, 예를 들어 (Cu6Sn5/Cu3Sn)층 형성을 억제할 수 있으며, 또한 커켄달 보이드의 생성을 억제할 수 있다.
이하, 도 5를 참조하여 본 발명의 바람직한 또 다른 일 실시형태에 따른 범프볼을 갖는 반도체 패키지를 설명한다.
본 발명의 바람직한 또 다른 일 실시형태에 따른 반도체 패키지는 반도체 기판(20)의 접속 패드 영역(21) 상에 외부 접속단자로서 알루미늄 또는 알루미늄 합금으로 이루어진 코어층(51)과, 상기 코어층(51)을 감싸면서 니켈을 함유하는 중간층(52)과, 상기 중간층(52)을 감싸면서 주석 또는 주석 합금을 함유하는 외곽층(53)을 포함하는 범프볼(50)을 갖는다. 상기 중간층(52)은 통상의 확산방지층 역할을 할 수 있다. 상기 중간층(52) 및 외곽층(53)은 특별히 한정되지 않고 전해 도금, 무전해 도금, 디핑(dipping) 등 당업계에 공지된 코팅 방법에 따라 형성될 수 있다.
상기 알루미늄 합금은 바람직하게는 AlCu, AlZn, AlSi, AlMn, AlMg 및 이들 의 조합 중 어느 하나로 이루어질 수 있다.
상술한 실시형태에 따른 범프볼을 갖는 반도체 패키지는 반도체 패키지 접합 신뢰성에 영향을 미치는 2층의 중간 반응 생성물층 형성을 억제할 수 있으며, 또한 커켄달 보이드의 생성을 억제할 수 있다.
뿐만 아니라, 알루미늄계 코어를 코어층(코어볼)으로 사용하는 경우, 일정 수준 이상의 강성도를 얻을 수 있어 특정 수준 이상의 강도 및/또는 범프 높이가 요구되는 반도체 패키지 구조에 적용할 수 있는 이점이 있다.
상술한 바와 같이, 본 발명에 따르면, 반도체 패키지의 범프볼에 폴리머 코어 대신 구리, 구리 합금, 알루미늄 또는 알루미늄 합금을 함유하는 코어층을 도입하여 접합 공정 후 (가속시험 후) 접합 신뢰성에 악영향을 미치는 중간 반응 생성물의 종류 및 성장 속도 등을 조절할 수 있다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 범프볼을 갖는 반도체 패키지는 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
도 1은 종래기술에 따른 범프볼을 갖는 반도체 패키지의 일례를 개략적으로 나타낸 단면도이다.
도 2는 도 1의 A 부분의 확대도이다.
도 3은 본 발명의 바람직한 일 실시형태에 따른 범프볼을 갖는 반도체 패키지를 개략적으로 나타낸 단면도이다.
도 4는 본 발명의 바람직한 다른 실시형태에 따른 범프볼을 갖는 반도체 패키지를 개략적으로 나타낸 단면도이다.
도 5는 본 발명의 바람직한 또 다른 실시형태에 따른 범프볼을 갖는 반도체 패키지를 개략적으로 나타낸 단면도이다.
※ 도면의 주요 부분에 대한 부호의 설명 ※
20 : 웨이퍼 또는 반도체 기판 21 : 접속 패드 영역
22 : 보호층
30 : 범프볼 31 : 코어층
32 : 외곽층
40 : 범프볼 41 : 제1코어층
42 : 제2코어층 43 : 외곽층
50 : 범프볼 51 : 코어층
52 : 중간층 53 : 외곽층

Claims (14)

  1. 외부 접속단자로서 범프볼을 포함하며;
    상기 범프볼이:
    알루미늄, 알루미늄 합금 또는 이들의 조합을 함유하는 코어층과,
    상기 코어층을 감싸며, 주석, 주석 합금 또는 이들의 조합을 함유하는 외곽층을 포함하는 것을 특징으로 하는 범프볼을 갖는 반도체 패키지.
  2. 삭제
  3. 외부 접속단자로서 범프볼을 포함하며;
    상기 범프볼이:
    구리로 된 제1층과, 상기 제1층을 감싸며 구리 합금을 함유하는 제2층으로 이루어진 코어층과,
    상기 코어층을 감싸며, 주석, 주석 합금 또는 이들의 조합을 함유하는 외곽층을 포함하는 것을 특징으로 하는 범프볼을 갖는 반도체 패키지.
  4. 삭제
  5. 청구항 3에 있어서,
    상기 코어층은 Zn, Co, Ni 또는 이들의 조합을 더 포함하는 것을 특징으로 하는 범프볼을 갖는 반도체 패키지.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 청구항 3에 있어서,
    상기 구리 합금은 CuZn, CuCo, CuNi 또는 이들의 조합인 것을 특징으로 하는 범프볼을 갖는 반도체 패키지.
  10. 청구항 3에 있어서,
    상기 제2층은 CuZn으로 이루어지며, 상기 CuZn의 성분조성은 0.1∼99.9중량%의 Cu와 0.1∼99.9중량%의 Zn을 포함하는 것을 특징으로 하는 범프볼을 갖는 반도체 패키지.
  11. 청구항 3에 있어서,
    상기 제2층은 CuCo로 이루어지며, 상기 CuCo의 성분조성은 0.1∼99.9중량%의 Cu와 0.1∼99.9중량%의 Co를 포함하는 것을 특징으로 하는 범프볼을 갖는 반도체 패키지.
  12. 청구항 3에 있어서,
    상기 제2층은 CuNi로 이루어지며, 상기 CuNi의 성분조성은 0.1∼99.9중량%의 Cu와 0.1∼99.9중량%의 Ni을 포함하는 것을 특징으로 하는 범프볼을 갖는 반도체 패키지.
  13. 청구항 1에 있어서,
    상기 범프볼은 상기 코어층과 외곽층 사이에 니켈을 함유하는 중간층을 더욱 포함하는 것을 특징으로 하는 범프볼을 갖는 반도체 패키지.
  14. 청구항 1에 있어서,
    상기 알루미늄 합금은 AlCu, AlZn, AlSi, AlMn, AlMg 또는 이들의 조합인 것을 특징으로 하는 범프볼을 갖는 반도체 패키지.
KR1020080097302A 2008-10-02 2008-10-02 범프볼을 갖는 반도체 패키지 KR101055485B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080097302A KR101055485B1 (ko) 2008-10-02 2008-10-02 범프볼을 갖는 반도체 패키지
US12/320,122 US20100084765A1 (en) 2008-10-02 2009-01-16 Semiconductor package having bump ball
TW098101477A TW201015682A (en) 2008-10-02 2009-01-16 Semiconductor package having bump balls
JP2009010387A JP4996632B2 (ja) 2008-10-02 2009-01-20 バンプボールを有する半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080097302A KR101055485B1 (ko) 2008-10-02 2008-10-02 범프볼을 갖는 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20100037946A KR20100037946A (ko) 2010-04-12
KR101055485B1 true KR101055485B1 (ko) 2011-08-08

Family

ID=42075148

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080097302A KR101055485B1 (ko) 2008-10-02 2008-10-02 범프볼을 갖는 반도체 패키지

Country Status (4)

Country Link
US (1) US20100084765A1 (ko)
JP (1) JP4996632B2 (ko)
KR (1) KR101055485B1 (ko)
TW (1) TW201015682A (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10163681B2 (en) 2011-08-30 2018-12-25 Ev Group E. Thallner Gmbh Method for permanently bonding wafers by a connecting layer by means of solid state diffusion or phase transformation
DE102012109922B4 (de) 2012-04-16 2020-04-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package-on-Package-Struktur und Verfahren zur Herstellung derselben
US9219030B2 (en) 2012-04-16 2015-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Package on package structures and methods for forming the same
KR101383002B1 (ko) * 2012-05-25 2014-04-08 엘지이노텍 주식회사 반도체 패키지 기판, 이를 이용한 패키지 시스템 및 이의 제조 방법
JP5594324B2 (ja) 2012-06-22 2014-09-24 株式会社村田製作所 電子部品モジュールの製造方法
TWI476883B (zh) * 2012-11-15 2015-03-11 Ind Tech Res Inst 焊料、接點結構及接點結構的製作方法
TW201422083A (zh) * 2012-11-16 2014-06-01 Samsung Electro Mech 焊球及使用其之印刷電路基板、以及半導體封裝件
KR101284363B1 (ko) * 2013-01-03 2013-07-08 덕산하이메탈(주) 금속코어 솔더볼 및 이를 이용한 반도체 장치의 방열접속구조
JP5580954B1 (ja) * 2013-02-28 2014-08-27 積水化学工業株式会社 導電性微粒子、異方性導電材料、及び、導電接続構造体
EP3006158A4 (en) * 2013-05-29 2017-01-18 Nippon Steel & Sumikin Materials Co., Ltd. Solder ball and electronic member
WO2015068685A1 (ja) * 2013-11-05 2015-05-14 千住金属工業株式会社 Ｃｕ核ボール、はんだペースト、フォームはんだ、Ｃｕ核カラム及びはんだ継手
CN104485318A (zh) * 2014-12-10 2015-04-01 华进半导体封装先导技术研发中心有限公司 用于小间距PoP封装结构的焊球
US9597752B2 (en) 2015-03-13 2017-03-21 Mediatek Inc. Composite solder ball, semiconductor package using the same, semiconductor device using the same and manufacturing method thereof
US10679930B2 (en) 2015-11-30 2020-06-09 Hana Micron Inc. Metal core solder ball interconnector fan-out wafer level package
US9741682B2 (en) * 2015-12-18 2017-08-22 International Business Machines Corporation Structures to enable a full intermetallic interconnect
CN105609437A (zh) * 2016-01-05 2016-05-25 重庆群崴电子材料有限公司 一种3d封装用镀金或镀镍锡铜球制备方法
KR20170125557A (ko) * 2016-05-04 2017-11-15 덕산하이메탈(주) 솔더볼, 이의 제조방법 및 이를 이용한 전자부품
US10453817B1 (en) * 2018-06-18 2019-10-22 Texas Instruments Incorporated Zinc-cobalt barrier for interface in solder bond applications
US11664300B2 (en) * 2019-12-26 2023-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. Fan-out packages and methods of forming the same
US11495557B2 (en) * 2020-03-20 2022-11-08 Advanced Semiconductor Engineering, Inc. Semiconductor device and method of manufacturing the same
CN113113374A (zh) * 2021-04-08 2021-07-13 重庆群崴电子材料有限公司 一种封装用圆球及其封装结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007046087A (ja) 2005-08-09 2007-02-22 Millenium Gate Technology Co Ltd 金属ボール
JP2007044718A (ja) 2005-08-09 2007-02-22 Millenium Gate Technology Co Ltd 金属ボール、金属ボールの作製方法、めっき構造物および半田付け方法
JP2007075856A (ja) * 2005-09-14 2007-03-29 Nippon Steel Materials Co Ltd Ｃｕコアボール
KR20080058886A (ko) * 2006-12-22 2008-06-26 삼성전자주식회사 무연 솔더 볼

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0267731A (ja) * 1988-09-02 1990-03-07 Toshiba Corp はんだバンプ形半導体装置とその製造方法
JP3470245B2 (ja) * 1995-04-13 2003-11-25 住友特殊金属株式会社 バンプ形成用金属粒
JP2001319994A (ja) * 2000-02-29 2001-11-16 Allied Material Corp 半導体パッケージとその製造方法
US6610591B1 (en) * 2000-08-25 2003-08-26 Micron Technology, Inc. Methods of ball grid array
JP3891346B2 (ja) * 2002-01-07 2007-03-14 千住金属工業株式会社 微小銅ボールおよび微小銅ボールの製造方法
JP4175858B2 (ja) * 2002-10-03 2008-11-05 株式会社Ｎｅｏｍａｘマテリアル はんだ被覆ボールの製造方法
KR20050042060A (ko) * 2002-09-27 2005-05-04 가부시키가이샤 네오맥스 땜납 피복 볼 및 그 제조방법과 반도체 접속구조의 형성방법
JP3919106B2 (ja) * 2003-02-17 2007-05-23 千住金属工業株式会社 ＣｕまたはＣｕ合金ボールの金属核はんだボール
TWI222910B (en) * 2003-08-04 2004-11-01 Univ Nat Central Constituents of solder
US20050067699A1 (en) * 2003-09-29 2005-03-31 Intel Corporation Diffusion barrier layer for lead free package substrate
JP2007081141A (ja) * 2005-09-14 2007-03-29 Nippon Steel Materials Co Ltd Ｃｕコアボールとその製造方法
KR100719905B1 (ko) * 2005-12-29 2007-05-18 삼성전자주식회사 Ｓｎ-Ｂｉ계 솔더 합금 및 이를 이용한 반도체 소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007046087A (ja) 2005-08-09 2007-02-22 Millenium Gate Technology Co Ltd 金属ボール
JP2007044718A (ja) 2005-08-09 2007-02-22 Millenium Gate Technology Co Ltd 金属ボール、金属ボールの作製方法、めっき構造物および半田付け方法
JP2007075856A (ja) * 2005-09-14 2007-03-29 Nippon Steel Materials Co Ltd Ｃｕコアボール
KR20080058886A (ko) * 2006-12-22 2008-06-26 삼성전자주식회사 무연 솔더 볼

Also Published As

Publication number Publication date
KR20100037946A (ko) 2010-04-12
TW201015682A (en) 2010-04-16
JP4996632B2 (ja) 2012-08-08
US20100084765A1 (en) 2010-04-08
JP2010087456A (ja) 2010-04-15

Similar Documents

Publication Publication Date Title
KR101055485B1 (ko) 범프볼을 갖는 반도체 패키지
US7951701B2 (en) Semiconductor device having elastic solder bump to prevent disconnection
US7964492B2 (en) Semiconductor device and automotive AC generator
KR100719905B1 (ko) Ｓｎ-Ｂｉ계 솔더 합금 및 이를 이용한 반도체 소자
US7939939B1 (en) Stable gold bump solder connections
EP1987540B1 (en) Method for fabricating a package-on-package stacked semiconductor device using sn-ag-pt solder bodies
US7952207B2 (en) Flip-chip assembly with organic chip carrier having mushroom-plated solder resist opening
KR101010241B1 (ko) 회로 기판, 반도체 장치, 및 반도체 장치의 제조 방법
US20110042815A1 (en) Semiconductor device and on-vehicle ac generator
US8018063B2 (en) Solder joint reliability in microelectronic packaging
KR101279291B1 (ko) 납프리 땜납 접속 구조체 및 땜납 볼
US20090160052A1 (en) Under bump metallurgy structure of semiconductor device package
US9013042B2 (en) Interconnection structure for semiconductor package
JP2001060760A (ja) 回路電極およびその形成方法
KR101009067B1 (ko) 솔더 범프를 갖는 반도체 패키지 및 그 제조방법
KR100945507B1 (ko) 본딩 와이어 및 이를 갖는 반도체 패키지
KR101009192B1 (ko) 반도체 장치의 범프 구조물 및 그 제조방법
KR101693609B1 (ko) 필러범프제조방법 및 이를 이용하여 제조된 필러범프
US20110042802A1 (en) Semiconductor device, external connection terminal, method of manufacturing semiconductor device, and method of manufacturing external connection terminal
US20070228111A1 (en) Microelectronic package and method of forming same
Park et al. 2nd Level Reliability Improvement on WLCSP

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150707

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee