[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101040270B1 - Apparatus for preventing reception error of data in rs-422 serial communication and method thereof - Google Patents

Apparatus for preventing reception error of data in rs-422 serial communication and method thereof Download PDF

Info

Publication number
KR101040270B1
KR101040270B1 KR1020100129385A KR20100129385A KR101040270B1 KR 101040270 B1 KR101040270 B1 KR 101040270B1 KR 1020100129385 A KR1020100129385 A KR 1020100129385A KR 20100129385 A KR20100129385 A KR 20100129385A KR 101040270 B1 KR101040270 B1 KR 101040270B1
Authority
KR
South Korea
Prior art keywords
data
bit
bit value
clock
noise
Prior art date
Application number
KR1020100129385A
Other languages
Korean (ko)
Inventor
김정훈
Original Assignee
엘아이지넥스원 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘아이지넥스원 주식회사 filed Critical 엘아이지넥스원 주식회사
Priority to KR1020100129385A priority Critical patent/KR101040270B1/en
Application granted granted Critical
Publication of KR101040270B1 publication Critical patent/KR101040270B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/33—Director till display
    • G05B2219/33187—Serial transmission rs232c, rs422, rs485 communication link

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Dc Digital Transmission (AREA)
  • Communication Control (AREA)

Abstract

PURPOSE: An apparatus and a method for preventing a data receiving error in the RS-422 serial communication are provided to receive data stably by preventing a data receiving error caused by a noise of an end bit. CONSTITUTION: A data receiving part(410) receives data by unit of bit. A memory buffer(420) stores the received data. A noise detecting part(430) detects a noise of an end bit from the received bits. A state switching part(440) switches a data receiving state. A counter(450) counts stored data. The data receiving part receives the data by the unit of bit by using data acquisition clock.

Description

ＲＳ－４２２ 직렬 통신에서 데이터의 수신 오류를 방지하기 위한 장치 및 그 방법{APPARATUS FOR PREVENTING RECEPTION ERROR OF DATA IN RS-422 SERIAL COMMUNICATION AND METHOD THEREOF}RS-422 The apparatus and method for preventing data reception error in serial communication {APPARATUS FOR PREVENTING RECEPTION ERROR OF DATA IN RS-422 SERIAL COMMUNICATION AND METHOD THEREOF}

본 발명은 RS-422 직렬 통신에 관한 것으로, 특히, 데이터 획득 클럭에 따라 데이터를 수신하는 과정에서 수신 비트로 종료 비트 '1'을 수신하다가 '0'을 일시적으로 수신하게 되는 경우 데이터 획득 클럭보다 빠른 주기의 노이즈 탐지 클럭을 발생시켜 획득한 수신 비트 값을 통해 '0'이 시작 비트인지 종료 비트의 노이즈인지 여부를 판단할 수 있는 RS-422 직렬 통신에서 데이터의 수신 오류를 방지하기 위한 장치 및 그 방법에 관한 것이다.The present invention relates to RS-422 serial communication. In particular, the present invention relates to an RS-422 serial communication. In particular, the present invention relates to an RS-422 serial communication. Apparatus for preventing data reception error in RS-422 serial communication capable of determining whether '0' is a start bit or an end bit noise through a reception bit value obtained by generating a period noise detection clock and its It is about a method.

일반적인 데이터 통신방식으로는 병렬과 직렬 두 가지 방식이 존재하는데, 병렬 통신은 전송 속도가 빠른 장점이 있으나 구현하기가 힘들고 고가이며 거리의 제약이 심한 단점이 있어, 고속의 데이터 처리가 필요한 근거리 데이터 통신에 사용되고 있다.There are two general data communication methods, parallel and serial. Parallel communication has the advantage of fast transmission speed, but it is difficult to implement, expensive, and severely constrained in distance. Therefore, short-range data communication requiring high-speed data processing is required. It is used for.

반면, RS-232C, RS-422, RS-485 등의 직렬 인터페이스를 이용하는 직렬 통신은 전송 속도는 느리나, 구현하기가 쉽고, 저가이며 거리의 제약을 덜 받는 장점이 있어 비교적 느린 전송 속도로도 목적 달성이 충분한 원거리 데이터 통신에 주로 이용되고 있다.
On the other hand, serial communication using a serial interface such as RS-232C, RS-422, or RS-485 has a low transmission speed, but is easy to implement, inexpensive, and limited by distance. It is mainly used for long-distance data communication with sufficient purpose.

도 1은 종래 기술에 따른 RS-422 직렬 통신 시스템의 수신 상태도를 나타내는 예시도이다.1 is an exemplary view showing a reception state diagram of a conventional RS-422 serial communication system.

도 1에 도시한 바와 같이, 종래 기술에 따른 수신부에서 종료 비트 '1'을 수신하다가 시작 비트 '0'을 수신하게 되면, 곧바로 데이터를 수신하게 된다. 이때, 시작 비트 '0'은 데이터 획득 클럭의 한 주기동안 유지되어야 다음 데이터 획득 클럭 발생하는 시점부터 데이터를 수신하게 된다.As shown in FIG. 1, when the receiving unit receives the end bit '1' and receives the start bit '0', the receiver receives data immediately. At this time, the start bit '0' must be maintained for one period of the data acquisition clock to receive data from the time when the next data acquisition clock occurs.

그러나 종료 비트에 노이즈가 발생하여 '1' 대신에 '0'이 일시적으로 수신되는 경우가 발생할 수 있는데, 이때 수신한 '0'을 시작 비트로 오인하여 데이터를 수신할 수 있다.
However, noise may occur in the end bit so that '0' may be temporarily received instead of '1'. At this time, the received bit may be mistaken for the start bit to receive data.

이처럼 RS-422 직렬 통신에서 종료 비트에 노이즈가 발생하면 시작 비트로 잘못 인지하는 경우가 발생하고 이를 올바르게 인지하지 못하는 상황에서 잘못된 시점에 데이터를 수신하기 시작함으로써 데이터를 온전히 수신하지 못하는 문제점이 있다.As such, when RS-422 serial communication generates noise in the end bit, the end bit may be incorrectly recognized as a start bit, and in the situation where the end bit is not recognized correctly, the data may not be received completely at the wrong time.

따라서 이러한 종래 기술의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 데이터 획득 클럭에 따라 데이터를 수신하는 과정에서 수신 비트로 종료 비트 '1'을 수신하다가 '0'을 일시적으로 수신하게 되는 경우 데이터 획득 클럭보다 빠른 주기의 노이즈 탐지 클럭을 발생시켜 획득한 수신 비트 값을 통해 '0'이 시작 비트인지 종료 비트의 노이즈인지 여부를 판단할 수 있는 RS-422 직렬 통신에서 데이터의 수신 오류를 방지하기 위한 장치 및 그 방법을 제공하는데 있다.Accordingly, an object of the present invention is to solve the problem of the prior art, and an object of the present invention is to acquire data when receiving a stop bit '1' as a receive bit and receiving '0' temporarily while receiving data according to a data acquisition clock. To prevent errors in receiving data in RS-422 serial communication, which can determine whether '0' is the start bit or the end bit by the received bit value obtained by generating the clock of noise detection cycle faster than the clock. An apparatus and a method thereof are provided.

상기 목적들을 달성하기 위한 본 발명의 한 관점에 따른 데이터의 수신 오류를 방지하기 위한 장치는 한 프레임 내의 데이터를 획득하기 위한 데이터 획득 클럭과 종료 비트의 노이즈를 탐지하기 위한 노이즈 탐지 클럭을 발생하는 타이밍 제어모듈; 및 상기 데이터 획득 클럭을 이용하여 획득한 제1 비트값과 상기 노이즈 탐지 클럭을 이용하여 획득한 제2 비트값을 근거로 상기 제1 비트값이 종료 비트의 노이즈인지를 판단하여 그 판단한 결과에 따라 비트 단위로 상기 한 프레임 내의 데이터를 획득하는 수신 모듈을 포함하는 것을 특징으로 한다.An apparatus for preventing a reception error of data according to an aspect of the present invention for achieving the above objects is a timing for generating a data acquisition clock for acquiring data in one frame and a noise detection clock for detecting noise of an end bit. Control module; And determining whether the first bit value is the noise of the end bit based on the first bit value obtained by using the data acquisition clock and the second bit value obtained by using the noise detection clock. And a receiving module for acquiring data in the one frame in units of bits.

바람직하게, 상기 노이즈 탐지 클럭은 상기 데이터 획득 클럭보다 적어도 2배 이상 빠른 주기를 갖는 것을 특징으로 한다.Preferably, the noise detection clock has a period of at least two times faster than the data acquisition clock.

바람직하게, 상기 수신 모듈은 그 획득한 상기 제1 비트값이 '0'이고, 상기 데이터 획득 클럭의 한 주기 내에서 상기 노이즈 탐지 클럭을 이용하여 획득한 제2 비트값들이 모두 '0'이면, 상기 제1 비트값을 시작 비트로 판단하여 비트 단위로 상기 데이터를 획득하는 것을 특징으로 한다.Preferably, if the first bit value obtained is '0' and the second bit values acquired using the noise detection clock are all '0' within one period of the data acquisition clock, The data may be obtained in bit units by determining the first bit value as a start bit.

바람직하게, 상기 수신 모듈은 그 획득한 상기 제1 비트값이 '0'이고, 상기 제1 비트값을 획득한 상기 데이터 획득 클럭의 한 주기 내에서 상기 노이즈 탐지 클럭을 이용하여 획득한 제2 비트값이 '1'인 경우가 발생하면, 상기 제1 비트값을 상기 종료 비트의 노이즈로 판단하여 상기 데이터를 수신하지 않는 것을 특징으로 한다.Preferably, the receiving module has a second bit obtained by using the noise detection clock within one period of the data acquisition clock in which the obtained first bit value is '0' and obtained the first bit value. When the value '1' occurs, the first bit value is determined as noise of the end bit, and the data is not received.

바람직하게, 상기 수신 모듈은 상기 데이터 획득 클럭에 따라 수신되는 제1 비트값을 획득하여 그 획득한 제1 비트값에 따라 비트 단위로 데이터를 획득하는 데이터 수신부; 획득한 상기 데이터를 저장하는 메모리 버퍼; 그 획득한 상기 제1 비트값이 '0'이면 상기 노이즈 탐지 클럭을 이용하여 수신되는 제2 비트값을 획득하고 그 획득한 제2 비트값을 근거로 상기 제1 비트값이 종료 비트의 노이즈인지를 판단하는 노이즈 탐지부; 및 상기 메모리 버퍼에 저장되는 상기 데이터를 비트 단위로 카운트하는 카운터(counter)를 포함하는 것을 특징으로 한다.Preferably, the receiving module comprises: a data receiving unit obtaining a first bit value received according to the data acquisition clock and acquiring data in bit units according to the obtained first bit value; A memory buffer for storing the obtained data; If the obtained first bit value is '0', a second bit value received using the noise detection clock is obtained, and whether the first bit value is noise of an end bit based on the obtained second bit value. Noise detection unit for determining; And a counter for counting the data stored in the memory buffer in units of bits.

여기서, 상기 프레임은 시작 비트, 데이터, 및 종료 비트로 이루어지고, 상기 시작 비트는 '0'으로, 상기 종료 비트는 '1'로 설정되는 것을 특징으로 한다.
Here, the frame is composed of a start bit, data, and an end bit, the start bit is set to '0', and the end bit is set to '1'.

본 발명의 다른 한 관점에 따른 데이터의 수신 오류를 방지하기 위한 방법은 (a) 한 프레임 내의 데이터를 획득하기 위한 데이터 획득 클럭과 종료 비트의 노이즈를 탐지하기 위한 노이즈 탐지 클럭을 발생하는 단계; (b) 상기 데이터 획득 클럭이 발생하는 시점에서의 수신되는 제1 비트값을 획득하여 확인하는 단계; (c) 상기 노이즈 탐지 클럭이 발생하는 시점에서의 수신되는 제2 비트값을 획득하는 단계; 및 (d) 상기 제1 비트값과 상기 제2 비트값을 근거로 상기 제1 비트값이 종료 비트의 노이즈인지를 판단하여 그 판단한 결과에 따라 비트 단위로 상기 한 프레임 내의 데이터를 획득하는 단계를 포함하는 것을 특징으로 한다.According to another aspect of the present invention, a method for preventing a reception error of data includes: (a) generating a data acquisition clock for acquiring data in one frame and a noise detection clock for detecting noise of an end bit; (b) acquiring and confirming a received first bit value at the time when the data acquisition clock is generated; (c) acquiring a received second bit value at the time when the noise detection clock is generated; (D) determining whether the first bit value is noise of an end bit based on the first bit value and the second bit value, and acquiring data in the one frame on a bit-by-bit basis according to the determination result. It is characterized by including.

바람직하게, 상기 노이즈 탐지 클럭은 상기 데이터 획득 클럭보다 적어도 2배 이상 빠른 주기를 갖는 것을 특징으로 한다.Preferably, the noise detection clock has a period of at least two times faster than the data acquisition clock.

바람직하게, 상기 (d) 단계는 상기 제1 비트값이 '0'이고 상기 제2 비트값들이 상기 데이터 획득 클럭의 한 주기 동안 모두 '0'이면, 상기 제1 비트값을 시작 비트로 판단하여 비트 단위로 상기 데이터를 획득하는 것을 특징으로 한다.Preferably, in step (d), if the first bit value is '0' and the second bit values are all '0' during one period of the data acquisition clock, the first bit value is determined as a start bit. The data may be obtained in units.

바람직하게, 상기 (d) 단계는 상기 제1 비트값이 '0'이고 상기 제1 비트값을 획득한 상기 데이터 획득 클럭의 한 주기 내에서 상기 노이즈 탐지 클럭을 이용하여 획득한 상기 제2 비트값이 '1'인 경우가 발생하면, 상기 제1 비트값을 상기 종료 비트의 노이즈로 판단하여 상기 데이터를 수신하지 않는 것을 특징으로 한다.Preferably, in the step (d), the second bit value obtained by using the noise detection clock within one period of the data acquisition clock in which the first bit value is '0' and obtained the first bit value. If '1' occurs, the first bit value is determined as noise of the end bit, and the data is not received.

여기서, 상기 프레임은 시작 비트, 데이터, 및 종료 비트로 이루어지고, 상기 시작 비트는 '0'으로, 상기 종료 비트는 '1'로 설정되는 것을 특징으로 한다.Here, the frame is composed of a start bit, data, and an end bit, the start bit is set to '0', and the end bit is set to '1'.

이를 통해, 본 발명은 데이터 획득 클럭에 따라 데이터를 수신하는 과정에서 수신 비트로 종료 비트 '1'을 수신하다가 '0'을 일시적으로 수신하게 되는 경우 데이터 획득 클럭보다 빠른 주기의 노이즈 탐지 클럭을 발생시켜 획득한 수신 비트 값을 통해 종료 비트의 노이즈 발생 여부를 판단함으로써, 종료 비트의 노이즈로 인하여 발생되는 수신 오류를 방지할 수 있는 효과가 있다.
Accordingly, the present invention generates a noise detection clock having a period faster than the data acquisition clock when receiving the end bit '1' as a reception bit and temporarily receiving '0' in the process of receiving data according to the data acquisition clock. By determining whether the end bit noise is generated based on the obtained reception bit value, there is an effect of preventing a reception error caused by the noise of the end bit.

또한, 본 발명은 종료 비트의 노이즈로 인하여 발생되는 데이터의 수신 오류를 미연에 방지할 수 있기 때문에, 데이터를 안정적으로 수신할 수 있는 효과가 있다.In addition, the present invention can prevent the reception error of the data generated due to the noise of the end bit in advance, so that the data can be stably received.

도 1은 종래 기술에 따른 RS-422 직렬 통신 시스템의 수신 상태도를 나타내는 예시도이다.
도 2는 본 발명의 실시예에 따른 데이터 송수신 장치를 나타내는 예시도이다.
도 3은 본 발명의 실시예에 따른 RS-422 직렬 통신 방식의 데이터 포맷을 나타내는 예시도이다.
도 4는 도 1에 도시된 수신 모듈(230)의 상세한 구성을 나타내는 예시도이다.
도 5는 본 발명의 실시예에 따른 데이터를 수신하는 원리를 설명하기 위한 예시도이다.
도 6은 본 발명에 따른 노이즈를 탐지하는 원리를 설명하기 위한 예시도이다.
도 7은 본 발명의 실시예에 따른 RS-422 직렬 통신 시스템의 수신 상태도를 나타내는 예시도이다.
도 8은 도 4에 도시된 수신 모듈(230)의 실제 하드웨어 설계도를 나타내는 예시도이다.
도 9는 본 발명의 실시예에 따른 데이터의 수신 오류를 방지하기 위한 방법을 나타내는 예시도이다.1 is an exemplary view showing a reception state diagram of a conventional RS-422 serial communication system.
2 is an exemplary view showing a data transmission and reception apparatus according to an embodiment of the present invention.
3 is an exemplary view showing a data format of RS-422 serial communication method according to an embodiment of the present invention.
4 is an exemplary view showing a detailed configuration of the receiving module 230 shown in FIG.
5 is an exemplary view for explaining a principle of receiving data according to an embodiment of the present invention.
6 is an exemplary view for explaining a principle of detecting noise according to the present invention.
7 is an exemplary diagram illustrating a reception state diagram of an RS-422 serial communication system according to an embodiment of the present invention.
FIG. 8 is an exemplary diagram illustrating an actual hardware design diagram of the reception module 230 illustrated in FIG. 4.
9 is an exemplary view illustrating a method for preventing a reception error of data according to an embodiment of the present invention.

이하에서는, 본 발명의 실시예에 따른 RS-422 직렬 통신에서 데이터의 수신 오류를 방지하기 위한 장치 및 그 방법을 첨부된 도 2 내지 9를 참조하여 설명한다. 본 발명에 따른 동작 및 작용을 이해하는데 필요한 부분을 중심으로 상세히 설명한다. 명세서 전체를 통하여 각 도면에서 제시된 동일한 참조 부호는 동일한 구성 요소를 나타낸다.Hereinafter, an apparatus and method for preventing a data reception error in RS-422 serial communication according to an embodiment of the present invention will be described with reference to FIGS. 2 to 9. It will be described in detail focusing on the parts necessary to understand the operation and action according to the present invention. Like reference numerals in the drawings denote like elements throughout.

본 발명에서는 데이터 획득 클럭에 따라 데이터를 수신하는 과정에서 수신 비트로 종료 비트 '1'을 수신하다가 '0'을 일시적으로 수신하게 되는 경우 데이터 획득 클럭보다 빠른 주기의 노이즈 탐지 클럭을 발생시켜 획득한 수신 비트 값을 통해 종료 비트의 노이즈 발생 여부를 판단할 수 있는 RS-422 직렬 통신 시스템에서 데이터를 수신하기 위한 장치 및 그 방법을 제안한다.In the present invention, when receiving the end bit '1' as a reception bit and temporarily receiving '0' in the process of receiving data according to the data acquisition clock, the reception is obtained by generating a noise detection clock having a period faster than the data acquisition clock. An apparatus and method for receiving data in an RS-422 serial communication system capable of determining whether a noise occurs in an end bit through a bit value are provided.

여기서, 직렬 인터페이스를 이용하는 RS-422 직렬 통신 방식은 컴퓨터와 다른 컴퓨터 등의 장치를 직렬 전송 방식으로 연결하는데 필요한 규격 중의 하나이다. 특히, RS-422 직렬 통신 방식은 전송 속도는 느리나, 구현하기가 쉽고 저가일 뿐 아니라 거리의 제약을 덜 받는다는 장점이 있다.Here, the RS-422 serial communication method using a serial interface is one of the standards required for connecting a computer and other devices such as a serial transmission method. In particular, RS-422 serial communication has the advantage of low transmission speed, easy implementation, low cost, and less distance.

이때, RS-422 직렬 통신 방식에서는 보(baud) 단위로 데이터를 수신하게 되며, 온/오프의 2레벨을 사용하는 경우에 보는 비트(bit)가 되어 1비트 단위로 데이터를 수신한다.
At this time, in the RS-422 serial communication method, data is received in baud units, and when two levels of on / off are used, the data becomes a bit to be received in units of 1 bit.

도 2는 본 발명의 실시예에 따른 데이터 송수신 장치를 나타내는 예시도이다.2 is an exemplary view showing a data transmission and reception apparatus according to an embodiment of the present invention.

도 2에 도시한 바와 같이, 본 발명에 따른 데이터 송수신 장치는 데이터 획득 클럭과 노이즈 탐지 클럭 등을 발생시키는 타이밍 제어모듈(210), 데이터를 일정 보드레이트(baudrate)로 송신하는 송신 모듈(220), 데이터를 일정 보드레이트(baudrate)로 수신하는 수신 모듈(230), 송수신 직렬 데이터를 CPU에서 접근이 용이하도록 병렬로 변환하는 UART(Universal Asynchronous Receiver/Transmitter) 모듈(240), 및 각종 모듈을 제어하는 CPU(Central Processing Unit)(250) 등을 포함하여 구성될 수 있다.As shown in FIG. 2, the apparatus for transmitting and receiving data according to the present invention includes a timing control module 210 for generating a data acquisition clock, a noise detection clock, and the like, and a transmission module 220 for transmitting data at a constant baud rate. Control the reception module 230 for receiving data at a constant baud rate, the UART (Universal Asynchronous Receiver / Transmitter) module 240 for converting serial transmission / reception data in parallel for easy access from the CPU, and various modules It may be configured to include a central processing unit (CPU) 250 or the like.

타이밍 제어모듈(210)은 데이터를 수신하는데 필요한 데이터 획득 클럭과 수신 비트 중 종료 비트의 노이즈를 탐지하는데 필요한 노이즈 탐지 클럭 등을 발생시킨다. 여기서 노이즈 탐지 클럭은 데이터 획득 클럭보다 몇배 빠른 주기를 갖는데, 예컨대, 데이터 획득 클럭의 한 주기 동안 8번의 노이즈 탐지 클럭이 발생할 수 있다.Timing control module 210 A data acquisition clock necessary for receiving data and a noise detection clock necessary for detecting noise of an end bit among the reception bits are generated. Here, the noise detection clock has a period several times faster than the data acquisition clock. For example, eight noise detection clocks may occur during one period of the data acquisition clock.

물론, 이러한 노이즈 탐지 클럭의 주기는 필요에 따라 변경될 수 있다.Of course, the period of this noise detection clock can be changed as needed.

송신 모듈(220)은 데이터를 비트 단위로 송신하는 역할을 한다. 그리고 수신 모듈(230)은 데이터를 비트 단위로 수신하는 역할을 하는데, 수신 비트 중 종료 비트의 노이즈로 인하여 발생할 수 있는 데이터의 수신 오류를 방지하는 역할도 함께 수행하게 된다.
The transmitting module 220 transmits data in bit units. In addition, the reception module 230 receives data in units of bits, and also serves to prevent a reception error of data that may occur due to noise of an end bit among the reception bits.

도 3은 본 발명의 실시예에 따른 RS-422 직렬 통신 방식의 데이터 포맷을 나타내는 예시도이다.3 is an exemplary view showing a data format of RS-422 serial communication method according to an embodiment of the present invention.

도 3에 도시한 바와 같이, 본 발명에 따른 RS-422 직렬 통신 방식의 데이터 포맷은 1비트의 시작 비트(start bit), 8비트의 데이터, 및 1비트의 종료 비트(stop bit) 등을 포함하여 구성될 수 있다.As shown in FIG. 3, the data format of the RS-422 serial communication method according to the present invention includes a start bit of one bit, eight bits of data, a stop bit of one bit, and the like. Can be configured.

시작 비트는 데이터 전송의 시작을 알리는데 사용되는 비트로서, 항상 '0'으로 설정된다.The start bit is a bit used to signal the start of data transmission and is always set to '0'.

종료 비트는 데이터 전송의 종료를 알리는데 사용되는 비트로서, 항상 '1'으로 설정된다.
The end bit is a bit used to signal the end of data transmission and is always set to '1'.

수신 모듈(230)은 종료 비트를 수신하다가 시작 비트가 인지되면 데이터를 수신할 준비를 한다. 이때, 수신 모듈(230)은 종료 비트의 노이즈로 인하여 시작 비트로 잘못 인지하는 문제점을 해결하기 위하여 종료 비트 '1'을 수신하다가 '0'을 수신하게 될 경우 이 신호가 노이즈 인지를 판단하고 노이즈일 경우에는 데이터를 수신하지 않는다.
The receiving module 230 receives the end bit and prepares to receive data when the start bit is recognized. In this case, in order to solve the problem of incorrectly recognizing the start bit due to the noise of the end bit, the receiving module 230 determines whether the signal is noise when receiving the end bit '1' and receiving '0'. If no data is received.

도 4는 도 1에 도시된 수신 모듈(230)의 상세한 구성을 나타내는 예시도이다.4 is an exemplary view showing a detailed configuration of the receiving module 230 shown in FIG.

도 4에 도시한 바와 같이, 본 발명에 따른 수신 모듈(230)은 비트 단위로 데이터를 수신하는 데이터 수신부(410), 수신되는 데이터를 저장하는 메모리 버퍼(420), 수신되는 비트에서 종료 비트의 노이즈를 탐지하는 노이즈 탐지부(430), 데이터 수신 상태를 변환하는 상태 전환부(440), 및 저장되는 데이터를 카운트하는 카운터(450) 등을 포함하여 구성될 수 있다.As shown in FIG. 4, the reception module 230 according to the present invention includes a data receiver 410 for receiving data in units of bits, a memory buffer 420 for storing received data, and a termination bit in the received bits. And a noise detector 430 for detecting noise, a state switcher 440 for converting a data reception state, a counter 450 for counting stored data, and the like.

데이터 수신부(410)는 데이터 획득 클럭을 이용하여 비트 단위로 데이터를 수신한다. 이를 도 5를 참조하여 설명한다.
The data receiver 410 receives data in units of bits by using a data acquisition clock. This will be described with reference to FIG. 5.

도 5는 본 발명의 실시예에 따른 데이터를 수신하는 원리를 설명하기 위한 예시도이다.5 is an exemplary view for explaining a principle of receiving data according to an embodiment of the present invention.

도 5에 도시한 바와 같이, 본 발명에 따른 데이터 수신부(410)는 데이터 획득 클럭에 따라 데이터를 수신하는데, 수신되는 데이터는 데이터 획득 클럭의 한 주기 동안 '0' 또는 '1'로 유지된다.As shown in FIG. 5, the data receiver 410 according to the present invention receives data according to a data acquisition clock, and the received data is maintained at '0' or '1' for one period of the data acquisition clock.

예컨대, (a)의 데이터 획득 클럭이 발생하는 시점에 데이터 '0'을 수신하고, (b)의 데이터 획득 클럭이 발생하는 시점에 데이터 '1'을 수신하며, (c)의 데이터 획득 클럭이 발생하는 시점에 데이터 '0'을 수신하며, (d)의 데이터 획득 클럭이 발생하는 시점에 데이터 '1'을 수신하며, (e)의 데이터 획득 클럭이 발생하는 시점에 데이터 '1'을 수신하며, (f)의 데이터 획득 클럭이 발생하는 시점에 데이터 '0'을 수신하는 것을 볼 수 있다.
For example, data '0' is received when the data acquisition clock of (a) occurs, data '1' is received when the data acquisition clock of (b) occurs, and the data acquisition clock of (c) Receive data '0' at the time of occurrence, receive data '1' at the time of data acquisition clock of (d), and receive data '1' at the time of data acquisition clock of (e) And, it can be seen that the data '0' is received at the time when the data acquisition clock of (f) occurs.

이때, 데이터 수신부(410)는 데이터 획득 클럭이 발생하는 시점에 시작 비트 '0'을 수신하고 그 수신된 시작 비트 '0'이 데이터 획득 클럭의 한 주기 동안 유지되면, 데이터를 수신할 준비를 한다. 그리고나서 데이터 수신부(410)는 다음 데이터 획득 클럭이 발생하는 시점부터 데이터를 수신하고 종료 비트 '1'을 수신하면 데이터 수신을 종료한다.At this time, the data receiving unit 410 receives the start bit '0' at the time when the data acquisition clock is generated, and if the received start bit '0' is maintained for one period of the data acquisition clock, it is ready to receive data. . Then, the data receiver 410 receives data from the time when the next data acquisition clock is generated, and terminates data reception when the end bit '1' is received.

노이즈 탐지부(430)는 노이즈 탐지 클럭을 이용하여 종료 비트의 노이즈를 탐지하는데, 이를 도 6을 참조하여 설명한다.
The noise detector 430 detects noise of an end bit by using a noise detection clock, which will be described with reference to FIG. 6.

도 6은 본 발명에 따른 노이즈를 탐지하는 원리를 설명하기 위한 예시도이다.6 is an exemplary view for explaining a principle of detecting noise according to the present invention.

도 6에 도시한 바와 같이, 노이즈 탐지부(430)는 종료 비트 '1'을 수신하다가 데이터 획득 클럭이 발생하는 시점에 '0'을 수신할 수 있다(a). 이때, 노이즈 탐지부(430)는 그 수신한 '0'이 시작 비트인지 또는 종료 비트의 노이즈인지를 판단하기 위하여 데이터 획득 클럭의 주기보다 적어도 2배 이상 빠른 주기를 갖도록 발생된 노이즈 탐지 클럭을 이용한다. 여기서는 8배 빠른 주기를 갖는 노이즈 탐지 클럭을 이용한 예시이다.As illustrated in FIG. 6, the noise detector 430 may receive a stop bit '1' and receive a '0' at a time when a data acquisition clock is generated (a). At this time, the noise detector 430 uses the noise detection clock generated to have a period of at least two times faster than the period of the data acquisition clock to determine whether the received '0' is the start bit or the end bit noise. . Here is an example using a noise detection clock with a period eight times faster.

노이즈 탐지부(430)는 노이즈 탐지 클럭을 이용하여 수신 비트를 획득한다(b). 노이즈 탐지부(430)는 획득한 수신 비트값이 '1'이면, '0'을 시작 비트가 아닌 종료 비트의 노이즈로 판단하게 된다. 본 발명에 따른 노이즈 탐지부(430)는 노이즈 탐지 클럭을 이용하여 수신 비트를 획득하되, 적어도 2번 이상의 수신 비트를 획득하여 확인하게 된다.The noise detector 430 obtains a reception bit using the noise detection clock (b). If the obtained reception bit value is '1', the noise detector 430 may determine '0' as noise of an end bit rather than a start bit. The noise detector 430 according to the present invention acquires a reception bit using a noise detection clock, and acquires and confirms at least two reception bits.

이때, (C)처럼, 노이즈 탐지부(430)는 노이즈 탐지 클럭을 이용하여 데이터 클럭의 한 주기 동안 획득한 수신 비트값이 모두 '0'이면, '0'을 시작 비트로 판단하게 된다. 여기서는 데이터 클럭의 한 주기동안 노이즈 탐지 클럭에 따라 8번 획득한 수신 비트 값이 모두 '0'이면, '0'을 시작 비트로 판단하게 된다.In this case, as shown in (C), when the reception bit values acquired during one period of the data clock are all '0' using the noise detection clock, the noise detector 430 determines '0' as the start bit. In this case, if all of the received bit values acquired eight times according to the noise detection clock during one period of the data clock are '0', '0' is determined as the start bit.

그래서 데이터 수신부(410)는 시작 비트 '0'이 데이터 획득 클럭의 한 주기동안 유지되면, 데이터를 메모리 버퍼(420)에 저장한다. 이때, 카운터(460)는 메모리 버퍼에 저장되는 데이터를 카운트하게 되는데, 8비트 단위로 데이터를 처리하기 위하여 저장되는 데이터를 비트 단위로 카운트하게 된다.Thus, when the start bit '0' is maintained for one period of the data acquisition clock, the data receiver 410 stores the data in the memory buffer 420. At this time, the counter 460 counts the data stored in the memory buffer, and counts the stored data in bit units to process the data in 8 bit units.

상태 전환부(450)는 데이터를 수신하는 과정에서 그 수신 상태를 여러 가지로 전환할 수 있는데, 이를 도 7을 참조하여 설명한다.
The state switching unit 450 may switch the reception state in various ways in the process of receiving data, which will be described with reference to FIG. 7.

도 7은 본 발명의 실시예에 따른 RS-422 직렬 통신 시스템의 수신 상태도를 나타내는 예시도이다.7 is an exemplary diagram illustrating a reception state diagram of an RS-422 serial communication system according to an embodiment of the present invention.

도 7에 도시한 바와 같이, 상태 전환부(450)는 데이터 수신 상태를 크게 초기상태, 종료비트 탐지상태, 시작비트 탐지상태, 및 데이터 수신상태 등으로 전환할 수 있다.As illustrated in FIG. 7, the state switching unit 450 may switch the data reception state into an initial state, an end bit detection state, a start bit detection state, a data reception state, and the like.

1)초기 상태는 데이터 수신을 대기하는 상태를 나타내고, 2)종료비트 탐지상태는 수신 비트로 종료 비트 '1'을 수신하는 상태를 나타내며, 3)시작비트 탐지상태는 수신 비트로 시작 비트 '0'을 수신하는 상태를 나타내며, 4)데이터 수신상태는 실제 데이터를 수신하는 상태를 나타낸다.1) The initial state indicates the state waiting for data reception, 2) The end bit detection state indicates the reception bit '1' as the reception bit, and 3) The start bit detection state indicates the start bit '0' as the reception bit. 4) A data reception state represents a state of receiving actual data.

이때, 상태 전환부(450)는 시작비트 탐지상태에서 수신 비트로 '0'을 일정 주기 즉, 데이터 획득 클럭의 한 주기 동안 '0'을 유지하면 시작 비트로 판단하여 다음 데이터 획득 클럭에서 데이터를 수신하기 위한 데이터 수신상태로 전환된다.At this time, if the state switch unit 450 maintains a '0' for a certain period, that is, one period of the data acquisition clock in the start bit detection state, it is determined as the start bit and receives data from the next data acquisition clock. Switch to the data reception state for.

상태 전환부(450)는 종료비트 탐지상태에서 수신 비트로 '0'을 수신하는 경우에 시작비트 탐지상태로 전환하게 되나, 그 시작비트 탐지상태에서 종료 비트의 노이즈인지를 판단하여 종료 비트의 노이즈로 판단되면 다시 종료비트 탐지상태로 전환하게 된다.
The state switching unit 450 switches to the start bit detection state when receiving '0' as the reception bit in the end bit detection state, but determines whether it is the end bit noise in the start bit detection state to determine the noise of the end bit. If it is determined, it switches back to the end bit detection state.

도 8은 도 4에 도시된 수신 모듈(230)의 실제 하드웨어 설계도를 나타내는 예시도이다.FIG. 8 is an exemplary diagram illustrating an actual hardware design diagram of the reception module 230 illustrated in FIG. 4.

도 8에 도시한 바와 같이, 데이터의 수신 오류를 방지할 수 있도록 각종 논리 게이트를 이용하는 앞의 도 4에 도시된 수신 모듈(230)의 실제 하드웨어 설계도를 보여주고 있다.
As shown in FIG. 8, the actual hardware design of the receiving module 230 shown in FIG. 4 using various logic gates is shown to prevent errors in data reception.

도 9는 본 발명의 실시예에 따른 데이터의 수신 오류를 방지하기 위한 방법을 나타내는 예시도이다.9 is an exemplary view illustrating a method for preventing a reception error of data according to an embodiment of the present invention.

도 9에 도시한 바와 같이, 본 발명에 따른 데이터 송수신 장치는 초기 상태에 진입하여 데이터 획득 클럭과 노이즈 탐지 클럭을 발생하여 데이터를 수신할 준비를 한다(S901).As shown in FIG. 9, the apparatus for transmitting and receiving data according to the present invention enters an initial state, generates a data acquisition clock and a noise detection clock, and prepares to receive data (S901).

다음으로, 데이터 송수신 장치는 초기 상태에서 데이터 획득 클럭을 이용하여 수신되는 제1 비트값을 획득하는데, 데이터 획득 클럭이 발생하는 시점에서의 수신되는 제1 비트값을 획득하게 된다(S902). 그리고 나서 데이터 송수신 장치는 그 획득한 제1 비트값이 종료 비트 '1'인지를 확인하게 된다(S903).Next, the data transmission and reception apparatus acquires a first bit value received using the data acquisition clock in an initial state, and acquires the first bit value received at the time when the data acquisition clock is generated (S902). Thereafter, the data transmission / reception apparatus checks whether the acquired first bit value is the end bit '1' (S903).

다음으로, 데이터 송수신 장치는 획득한 제1 비트값이 종료 비트 '1'에 해당하면, 종료비트 탐지상태로 전환하고 데이터 획득 클럭이 발생하는 시점마다 수신되는 제1 비트값을 획득하여 확인하게 된다.Next, when the acquired first bit value corresponds to the end bit '1', the data transmission / reception apparatus switches to the end bit detection state and acquires and confirms the first bit value received every time the data acquisition clock is generated. .

반면, 데이터 송수신 장치는 그 획득한 제1 비트값이 '0'이면, 시작비트 탐지상태로 전환하고 노이즈 탐지 클럭을 이용하여 수신되는 제2 비트값을 획득하는데, 노이즈 탐지 클럭이 발생하는 시점에서의 수신되는 제2 비트값을 획득하게 된다(S904).On the other hand, when the acquired first bit value is '0', the data transceiving device switches to the start bit detection state and acquires the second bit value received using the noise detection clock. The received second bit value of is obtained (S904).

다음으로, 데이터 송수신 장치는 그 획득한 제2 비트값 '1'인지를 확인하게 된다(S905).Next, the data transmission and reception apparatus checks whether the acquired second bit value '1' (S905).

다음으로, 데이터 송수신 장치는 그 획득한 제2 비트값이 '1'이면, 이전에 획득한 제1 비트값 '0'이 종료 비트의 노이즈라고 판단하게 된다(S906). 그래서 데이터 송수신 장치는 다시 종료비트 탐지 상태로 전환하고 데이터 획득 클럭이 발생하는 시점마다 수신되는 제1 비트값을 획득하여 확인하게 된다.Next, when the acquired second bit value is '1', the data transmitting and receiving apparatus determines that the previously obtained first bit value '0' is noise of the end bit (S906). Thus, the data transmission / reception apparatus switches to the end bit detection state again and acquires and confirms the first bit value received every time the data acquisition clock is generated.

반면, 데이터 송수신 장치는 데이터 획득 클럭 한 주기 동안 획득한 제2 비트값이 모두 '0'이면, 이전에 획득한 제1 비트값 '0'이 시작비트라 판단하여(S907) 데이터 수신상태로 전환하고 다음 데이터 획득 클럭이 발생하는 시점부터 수신되는 제1 비트값 즉, 시작 비트 이후의 데이터를 획득하게 된다(S908).In contrast, when the second bit values acquired during one period of the data acquisition clock are all '0', the data transmitting and receiving device determines that the previously acquired first bit value '0' is the start bit (S907) and switches to the data receiving state. In operation S908, the first bit value received from the time point at which the next data acquisition clock is generated, that is, the data after the start bit, is acquired.

다음으로, 데이터 송수신 장치는 데이터 수신상태에서 비트 단위로 수신되는 데이터를 카운트하게 된다. 그래서 데이터 송수신 장치는 그 카운트값이 한 프레임에 상응하는 8비트이면 한 프레임의 수신이 완료되었다고 판단하고(S909) 다시 초기 상태로 전환하게 된다.
Next, the data transmission / reception apparatus counts data received in units of bits in a data reception state. Thus, when the counting value is 8 bits corresponding to one frame, the data transmitting and receiving device determines that reception of one frame is completed (S909), and switches back to the initial state.

이와 같이, 본 발명은 수신 비트로 종료 비트 '1'을 수신하다가 데이터 획득 클럭이 발생되는 시점에 '0'을 일시적으로 수신하게 되는 경우 데이터 획득 클럭보다 빠른 주기의 노이즈 탐지 클럭을 발생시켜 획득한 수신 비트 값을 통해 종료 비트의 노이즈 발생 여부를 판단함으로써, 종료 비트의 노이즈로 인하여 발생하는 수신 오류를 방지할 수 있고 이로 인해 데이터를 안정적으로 수신할 수 있다.
As described above, in the present invention, when the end bit '1' is received as the reception bit and '0' is temporarily received at the time when the data acquisition clock is generated, the reception is obtained by generating a noise detection clock having a period faster than the data acquisition clock. By determining whether the end bits generate noise based on the bit value, a reception error caused by the noise of the end bits can be prevented and data can be stably received.

본 발명에 의한 RS-422 직렬 통신에서 데이터의 수신 오류를 방지하기 위한 장치 및 그 방법이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.Various modifications and variations may be made by those skilled in the art to prevent an error in data reception in the RS-422 serial communication according to the present invention and a method thereof. will be. Therefore, the embodiments disclosed in the present invention are not intended to limit the technical idea of the present invention but to describe the present invention, and the scope of the technical idea of the present invention is not limited by these embodiments. The protection scope of the present invention should be interpreted by the following claims, and all technical ideas within the equivalent scope should be interpreted as being included in the scope of the present invention.

210: 타이밍 제어모듈
220: 송신 모듈
230: 수신 모듈
240: UART 모듈
250: CPU
410: 데이터 수신부
420: 메모리 버퍼
430: 노이즈 탐지부
440: 상태 전환부
450: 카운터210: timing control module
220: transmission module
230: receiving module
240: UART module
250: CPU
410: data receiving unit
420: memory buffer
430: noise detector
440: state transition unit
450: counter

Claims (11)

한 프레임 내의 데이터를 획득하기 위한 데이터 획득 클럭과 종료 비트의 노이즈를 탐지하기 위한 노이즈 탐지 클럭을 발생하는 타이밍 제어모듈; 및
상기 데이터 획득 클럭을 이용하여 획득한 제1 비트값과 상기 노이즈 탐지 클럭을 이용하여 획득한 제2 비트값을 근거로 상기 제1 비트값이 종료 비트의 노이즈인지를 판단하여 그 판단한 결과에 따라 비트 단위로 상기 한 프레임 내의 데이터를 획득하는 수신 모듈
을 포함하고, 상기 수신 모듈은 상기 데이터 획득 클럭을 이용하여 획득한 상기 제1 비트값이 '0'이고, 상기 데이터 획득 클럭의 한 주기 내에서 상기 노이즈 탐지 클럭을 이용하여 획득한 제2비트값이 모두 '0'이면, 상기 제1 비트값을 시작 비트로 판단하여 비트 단위로 상기 데이터를 획득하는 것을 특징으로 하는 데이터의 수신 오류를 방지하기 위한 장치.A timing control module for generating a data acquisition clock for acquiring data in one frame and a noise detection clock for detecting noise of end bits; And
Based on the first bit value obtained by using the data acquisition clock and the second bit value obtained by using the noise detection clock, it is determined whether the first bit value is the noise of the end bit and according to the result of the determination Receiving module for acquiring data in the one frame in units
Wherein the receiving module comprises a second bit value obtained by using the noise detection clock within one period of the data acquisition clock when the first bit value acquired using the data acquisition clock is '0'. If all are '0', the device for preventing a reception error of data, characterized in that to obtain the data in units of bits by determining the first bit value as a start bit. 제1 항에 있어서,
상기 노이즈 탐지 클럭은, 상기 데이터 획득 클럭보다 적어도 2배 이상 빠른 주기를 갖는 것을 특징으로 하는 데이터의 수신 오류를 방지하기 위한 장치.The method according to claim 1,
And the noise detection clock has a period of at least two times faster than the data acquisition clock. 삭제delete 제1 항에 있어서,
상기 수신 모듈은,
그 획득한 상기 제1 비트값이 '0'이고, 상기 제1 비트값을 획득한 상기 데이터 획득 클럭의 한 주기 내에서 상기 노이즈 탐지 클럭을 이용하여 획득한 제2 비트값이 '1'이면, 상기 제1 비트값을 상기 종료 비트의 노이즈로 판단하여 상기 데이터를 획득하지 않는 것을 특징으로 하는 데이터의 수신 오류를 방지하기 위한 장치.The method according to claim 1,
The receiving module,
If the acquired first bit value is '0' and the second bit value acquired using the noise detection clock within one period of the data acquisition clock that obtained the first bit value is '1', And determining the first bit value as noise of the end bit so as not to acquire the data. 제1 항에 있어서,
상기 수신 모듈은,
상기 데이터 획득 클럭에 따라 수신되는 제1 비트값을 획득하여 그 획득한 제1 비트값에 따라 비트 단위로 데이터를 획득하는 데이터 수신부;
획득한 상기 데이터를 저장하는 메모리 버퍼;
그 획득한 상기 제1 비트값이 '0'이면 상기 노이즈 탐지 클럭을 이용하여 수신되는 제2 비트값을 획득하고 그 획득한 제2 비트값을 근거로 상기 제1 비트값이 종료 비트의 노이즈인지를 판단하는 노이즈 탐지부; 및
상기 메모리 버퍼에 저장되는 상기 데이터를 비트 단위로 카운트하는 카운터(counter)를 포함하는 것을 특징으로 하는 데이터의 수신 오류를 방지하기 위한 장치.The method according to claim 1,
The receiving module,
A data receiving unit obtaining a first bit value received according to the data acquisition clock and acquiring data in bit units according to the obtained first bit value;
A memory buffer for storing the obtained data;
If the obtained first bit value is '0', a second bit value received using the noise detection clock is obtained, and whether the first bit value is noise of an end bit based on the obtained second bit value. Noise detection unit for determining; And
And a counter for counting the data stored in the memory buffer in units of bits. 제1 항에 있어서,
상기 프레임은,
시작 비트, 데이터, 및 종료 비트로 이루어지고, 상기 시작 비트는 '0'으로, 상기 종료 비트는 '1'로 설정되는 것을 특징으로 하는 데이터의 수신 오류를 방지하기 위한 장치.The method according to claim 1,
The frame includes:
And a start bit is set to '0' and the end bit is set to '1'. (a) 한 프레임 내의 데이터를 획득하기 위한 데이터 획득 클럭과 종료 비트의 노이즈를 탐지하기 위한 노이즈 탐지 클럭을 발생하는 단계;
(b) 상기 데이터 획득 클럭이 발생하는 시점에서 수신되는 제1 비트값을 획득하여 확인하는 단계;
(c) 상기 노이즈 탐지 클럭이 발생하는 시점에서 수신되는 제2 비트값을 획득하는 단계; 및
(d) 상기 제1 비트값과 상기 제2 비트값을 근거로 상기 제1 비트값이 종료 비트의 노이즈인지를 판단하여 그 판단한 결과에 따라 비트 단위로 상기 한 프레임 내의 데이터를 획득하는 단계
를 포함하고, 상기 (d) 단계는 상기 제1 비트값이 '0'이고 상기 제2 비트값이 상기 데이터 획득 클럭의 한 주기 동안 '0'으로 유지되면, 상기 제1 비트값을 시작 비트로 판단하여 비트 단위로 상기 데이터를 획득하는 것을 특징으로 하는 데이터의 수신 오류를 방지하기 위한 방법.(a) generating a data acquisition clock for acquiring data in one frame and a noise detection clock for detecting noise of an end bit;
(b) acquiring and confirming a first bit value received at the time when the data acquisition clock is generated;
(c) acquiring a second bit value received at the time when the noise detection clock is generated; And
(d) determining whether the first bit value is noise of an end bit based on the first bit value and the second bit value, and acquiring data in the one frame in units of bits according to the result of the determination;
Wherein the step (d) includes determining that the first bit value is a start bit when the first bit value is '0' and the second bit value is maintained at '0' for one period of the data acquisition clock. And acquiring the data on a bit-by-bit basis. 제7 항에 있어서,
상기 노이즈 탐지 클럭은, 상기 데이터 획득 클럭보다 적어도 2배 이상 빠른 주기를 갖는 것을 특징으로 하는 데이터의 수신 오류를 방지하기 위한 방법.The method of claim 7, wherein
The noise detection clock has a period of at least two times faster than the data acquisition clock. 삭제delete 제7 항에 있어서,
상기 (d) 단계는,
상기 제1 비트값이 '0'이고 상기 제1 비트값을 획득한 상기 데이터 획득 클럭의 한 주기 내에서 상기 노이즈 탐지 클럭을 이용하여 획득한 상기 제2 비트값이 '1'이면, 상기 제1 비트값을 상기 종료 비트의 노이즈로 판단하여 상기 데이터를 수신하지 않는 것을 특징으로 하는 데이터의 수신 오류를 방지하기 위한 방법.The method of claim 7, wherein
In step (d),
If the first bit value is '0' and the second bit value acquired by using the noise detection clock within one period of the data acquisition clock that obtains the first bit value is '1', the first And receiving the data by determining a bit value as noise of the end bit. 제7 항에 있어서,
상기 프레임은,
시작 비트, 데이터, 및 종료 비트로 이루어고, 상기 시작 비트는 '0'으로, 상기 종료 비트는 '1'로 설정되는 것을 특징으로 하는 데이터의 수신 오류를 방지하기 위한 방법.The method of claim 7, wherein
The frame includes:
A start bit, data, and end bit, wherein the start bit is set to '0' and the end bit is set to '1'.
KR1020100129385A 2010-12-16 2010-12-16 Apparatus for preventing reception error of data in rs-422 serial communication and method thereof KR101040270B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100129385A KR101040270B1 (en) 2010-12-16 2010-12-16 Apparatus for preventing reception error of data in rs-422 serial communication and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100129385A KR101040270B1 (en) 2010-12-16 2010-12-16 Apparatus for preventing reception error of data in rs-422 serial communication and method thereof

Publications (1)

Publication Number Publication Date
KR101040270B1 true KR101040270B1 (en) 2011-06-09

Family

ID=44405331

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100129385A KR101040270B1 (en) 2010-12-16 2010-12-16 Apparatus for preventing reception error of data in rs-422 serial communication and method thereof

Country Status (1)

Country Link
KR (1) KR101040270B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001273199A (en) * 2000-03-24 2001-10-05 Matsushita Electric Ind Co Ltd Serial interface

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001273199A (en) * 2000-03-24 2001-10-05 Matsushita Electric Ind Co Ltd Serial interface

Similar Documents

Publication Publication Date Title
KR101610916B1 (en) Receiving system for use in near field communication and mode detection method therefore
KR101775981B1 (en) Communication circuit and sampling adjusting method
US10396921B2 (en) Multi-lane synchronization method, synchronization apparatus and system, and computer storage medium
CN102355382A (en) Method for analyzing and triggering controller area network (CAN) bus
TWI408931B (en) Data communication device, communication control method, and program
CN103618588A (en) Automatic Baud rate detection method and detection module
CN103297060B (en) A kind of decoding circuit being applicable to two-forty correction miller coding signal
CN105340223A (en) Apparatus and measurement method for ascertaining the internal delay time of a CAN bus access unit
JP2015008455A (en) Receiver and detection method of number of same value bits in received bit string
US20140161442A1 (en) Data sending or receiving method, device, and apparatus used in optical fiber transmission
CN203574663U (en) Automatic baud rate detection module
CN105955915A (en) Method, device, and system for removing deflection of parallel data
JP5217919B2 (en) Serial communication device, communication control method, communication control program
CN112235218B (en) Manchester signal decoding method and device
KR101040270B1 (en) Apparatus for preventing reception error of data in rs-422 serial communication and method thereof
US10462268B2 (en) Data transmitting/receiving apparatus and data transmitting/receiving method
CN113824501A (en) Asynchronous serial signal sampling decoding method based on CPLD
CN104639176A (en) Asynchronous decoder and asynchronous decoding method for BMC (Biphase Mark Coding) signal
CN101626320A (en) Method and device for detecting loopback of channel
RU126162U1 (en) COMMUNICATION INTERFACE DEVICE FOR NETWORK Space Wire
CN112235221B (en) BPSK signal decoding method and device
CN114342311B (en) Apparatus and method for synchronous serial data transmission
CN102932103A (en) Data transmission rate self-adaptive receiving method based on digital substation
CN107786309B (en) Chip data transmission method and system free of clock synchronization and electronic equipment
US20240267267A1 (en) Signal transmission and reception system, reception device, and reception method

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140602

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160602

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee