KR101030950B1

KR101030950B1 - 듀얼 모드 위성 신호 수신 장치 및 위성 신호 수신 방법

Info

Publication number: KR101030950B1
Application number: KR1020090007133A
Authority: KR
Inventors: 유창식; 조준기; 박성언
Original assignee: 주식회사 코아로직
Priority date: 2008-02-29
Filing date: 2009-01-29
Publication date: 2011-04-28
Also published as: US20090219204A1; US8184048B2; CN102016630B; JP2011518317A; CN102016630A; EP2257830A2; KR20090093803A; WO2009107949A2; WO2009107949A3

Abstract

본 발명은, 적어도 두 개 이상의 위성 항법 시스템에 적용이 가능한 듀얼 모드 위성 신호 수신 장치 및 위성 신호 수신 방법에 관한 것으로, 본 발명에 따른 듀얼 모드 위성 신호 수신 장치는, 복수의 기준 주파수를 지원하되 기준 주파수에 근거하여 국부 발진 신호를 생성하는 주파수 합성기; 상기 국부 발신 신호와 위성 신호를 혼합하여 중간 주파수 대역의 신호로 출력하는 혼합기; 상기 혼합기로부터 출력되는 신호에서 이미지 신호를 억제하여 실제 신호만을 출력하는 제 1 필터; 상기 제 1 필터로부터 출력된 실제 신호 중 위치 측정 모드에 따른 소정의 대역폭만 필터링하여 출력하는 제 2 필터; 및 상기 제 2 필터로부터 출력된 신호를 일정한 레벨로 증폭하여 출력하는 증폭기;를 포함하는 것을 특징으로 한다.

GPS, 갈릴레오, 위성 항법 시스템, 듀얼 모드, 수신 장치

Description

듀얼 모드 위성 신호 수신 장치 및 위성 신호 수신 방법{DUAL MODE SATELLITE SIGNAL RECEIVER AND METHOD THEREOF}

본 발명은 위성 신호 수신 장치 및 방법에 관한 것으로, 구체적으로 다수의 위성 항법 시스템을 지원하는 위성 신호 수신 장치 및 방법에 관한 것이다.

위성 항법 시스템(GNSS:Global Navigation Satellite System)은 우주 상공에 띄운 인공 위성의 네트워크를 이용, 지상에 있는 목표물의 위치를 정확히 추적해내는 시스템으로, 미국 국방부에서 운영하는 GPS(Global Positioning System) 및 유럽 연합을 위주로 하여 개발중인 갈릴레오 위치 결정 시스템(Galileo Positioning System) 등을 지칭한다. 이러한 위성 항법 시스템은 항공기, 선박의 위치확인 및 텔레매틱스 등 정보통신 분야에 광범위하게 사용되고 있다.

GPS(Global Position System)는 우주 궤도를 돌고 있는 위성을 이용해 위치 정보를 제공하는 위성 항법 시스템으로 초기에는 군사용 목적으로 구축되었지만 2000년 이후 고의 잡음인 SA(Selective Availability)를 제거하면서 다양한 분야에서 널리 사용되고 있다. 한편, 갈릴레오(Galileo) 위치 결정 시스템은 미국 주도의 GPS에 대항하기 위해 추진되고 있는 민간용 위성 항법 시스템으로서, GPS 보다 정 밀도에서 뛰어나며 신호 체계가 향상되어 향후 다양한 분야에서 활용될 것으로 예상된다. 그러나 GPS와 갈릴레오 위치 결정 시스템은 상호 보완적이기 때문에, 궁극적으로는 두 시스템이 공존할 것으로 예상되고, 이에 따라 위성 신호 수신기는 GPS와 갈릴레오 위치 결정 시스템 모두에 적용이 가능해야 할 것이다.

본 발명은 상기와 같은 점에 착안된 것으로, GPS와 갈릴레오 위치 결정 시스템에 모두 적용이 가능한 듀얼 모드 위성 신호 수신 장치 및 그 위성 신호 수신 장치에서의 위성 신호 수신 방법을 제안하는데 그 목적이 있다.

본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있으며, 본 발명의 실시예에 의해 보다 분명하게 알게 될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.

상기 목적을 달성하기 위한 본 발명의 제 1 측면에 따른, 적어도 두 개 이상의 위성 항법 시스템을 지원하는 듀얼 모드 위성 신호 수신 장치는, 복수의 기준 주파수를 지원하되 기준 주파수에 근거하여 국부 발진 신호를 생성하는 주파수 합성기; 상기 국부 발진 신호와 위성 신호를 혼합하여 중간 주파수 대역의 신호로 출력하는 혼합기; 상기 혼합기로부터 출력되는 신호에서 이미지 신호를 억제하여 실제 신호만을 출력하는 제 1 필터; 상기 제 1 필터로부터 출력된 실제 신호 중 위치 측정 모드에 따른 소정의 대역폭만 필터링하여 출력하는 제 2 필터; 및 상기 제 2 필터로부터 출력된 신호를 일정한 레벨로 증폭하여 출력하는 가변 이득 증폭기;를 포함하는 것을 특징으로 한다.

또한, 상기 목적을 달성하기 위한 본 발명의 제 2 측면에 따른, 적어도 두 개 이상의 위성 항법 시스템을 지원하는 듀얼 모드 위성 신호 수신 장치는, 기준 주파수에 근거하여 국부 발진 신호를 생성하는 주파수 합성기; 상기 국부 발진 신호와 위성 신호를 혼합하여 중간 주파수 대역의 신호로 출력하는 혼합기; 상기 혼합기로부터 출력되는 신호에서 이미지 신호를 억제하여 실제 신호만을 출력하는 제 1 필터; 상기 제 1 필터로부터 출력된 실제 신호 중 위치 측정 모드에 따른 소정의 대역폭만 필터링하여 출력하는 제 2 필터; 및 내부적으로 발생된 두 전류의 비가 오직 NMOS에만 의존하거나 또는 오직 PMOS에만 의존하도록 구성되어 상기 제 2 필터로부터 출력된 신호를 일정한 레벨로 증폭하여 출력하는 가변 이득 증폭기;를 포함하는 것을 특징으로 한다.

또한, 상기 목적을 달성하기 위한 본 발명의 제 3 측면에 따른, 적어도 두 개 이상의 위성 항법 시스템을 지원하는 듀얼 모드 위성 신호 수신 장치에서의 위성 신호 수신 방법은, 기준 주파수에 근거하여 국부 발진 신호를 발생하는 단계; 상기 국부 발진 신호와 위성 신호를 혼합하여 중간 주파수 대역의 신호로 출력하는 단계; 중간 주파수 대역의 출력 신호에서 이미지 신호를 억제하고 실제 신호만을 필터링하여 출력하는 단계; 상기 실제 신호 중 위치 측정 모드에 따른 소정의 대역폭만 필터링하여 출력하는 단계; 및 상기 소정의 대역폭의 신호를 일정한 레벨로 증폭하는 단계;를 포함하는 것을 특징으로 한다.

이상과 같은 본 발명은 GPS와 갈릴레오 위치 결정 시스템에 모두 적용이 가능하여 향후 위성 항법 시스템의 통합시 설계 변경에 따른 비용 소모를 줄일 수 있 다.

상술한 목적, 특징 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 또한, 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명하기로 한다.

도 1은 본 발명의 일 실시예에 따른 듀얼 모드 위성 신호 수신 장치의 블록 회로도이다.

도 1에 도시된 바와 같이, 본 실시예에 따른 듀얼 모드 위성 신호 수신 장치는, 저잡음 증폭기(100), 혼합기(101, 102), 버퍼(103, 104), 수동 다상 필터(105), 버퍼(106), 대역 필터(107), 가변 이득 증폭기(108), 아날로그-디지털 변환기(109) 및 분수 위상 고정 루프(110)를 포함한다.

저잡음 증폭기(Low Noise Amplifier)(100)는 위성 신호 수신 장치에서 수신한 위성 신호를 증폭하여 출력한다. 이때, 저잡음 증폭기(100)는 단일 위상의 위성 신호를 차동 신호로 출력한다. 즉, I(In-phase) 신호 및 Q(Quadrature-phase) 신호로 출력한다. 바람직하게, 위성 신호는 1.575GHz 주파수의 신호이다. 저잡음 증폭기(100)는 잡음 지수가 작으면서 26dB 정도의 이득을 갖도록 설계된다.

혼합기(101, 102)는 상기 저잡음 증폭기(100)로부터 출력된 위성 신호와 분수 위상 고정 루프(110)로부터 출력되는 신호를 혼합하여 상기 위성 신호를 중간 주파수 대역으로 주파수 하향 변환한다. 이때, 혼합기(101)는 I(In-phase) 혼합기로서 저잡음 증폭기(100)로부터 출력된 I 신호를 중간 주파수 대역으로 변환하고, 혼합기(102)는 Q(Quadrature-phase) 혼합기로서 저잡음 증폭기(100)로부터 출력된 Q 신호를 중간 주파수 대역으로 변환한다. 혼합기(101)와 혼합기(102)는 90도의 위상차를 갖는다. 바랍직하게, 혼합기(101, 102)는 1.575GHz의 위성 신호를 4MHz로 주파수 하향 변환한다.

1.575GHz의 위성 신호를 4MHz로 주파수 하향 변환하면 1.567GHz 주파수 대역의 잡음 성분도 -4MHz로 주파수 하향 변환되어 4MHz의 신호 성분과 구분할 수 없게 된다. 따라서 -4MHz로 주파수 하향 변환된 신호 성분을 제거하기 위해 90도 위상차의 혼합기(101, 102)를 구성한다. 이와 같이 혼합기(101, 102)로부터 출력된 중간 주파수 신호는 버퍼(103, 104)에 저장된다.

수동 다상 필터(Passive Polyphase filter)(105)는 상기 버퍼(103, 104)로부터 90도 위상차의 신호를 받아 실제 신호 이외 이미지 신호를 억제하여 상기 실제 신호만을 버퍼(106)에 출력한다. 즉, 4MHz의 신호와 -4MHz의 신호 중 잡음 신호인 -4MHz 대역의 신호를 억제하고 상기 4MHz 대역의 신호를 통과시킨다.

대역 필터(107)는 상기 수동 다상 필터(105)에서 출력되어 버퍼(106)에 저장된 신호를 4MHz의 중심 주파수를 기준으로 소정의 대역폭만 통과시키고 나머지 대역폭은 차단하여 출력한다. 즉, GPS 모드에서 대역 필터(107)는 4MHz의 중심 주파 수를 기준으로 2MHz 또는 4MHz 대역폭을 통과시키고, 갈릴레오 모드에서 4MHz의 중심 주파수를 기준으로 6MHz의 대역폭을 통과시킨다. 이때, 대역 필터(107)의 중심 주파수는 튜닝 루프(111)에 의해 4MHz로 자동 조절된다.

가변이득증폭기(Variable Gain Amplifier)(108)는 상기 대역 필터(107)를 통과한 신호를 일정한 레벨로 증폭하여 아날로그-디지털 변환기(109)로 출력한다. 아날로그-디지털 변환기(109)가 제대로 동작하기 위해서는 신호 레벨이 일정해야 한다. 자동이득제어루프(AGC loop:Automatic Gain Control loop)(112)는 가변이득증폭기(108)의 출력 레벨을 감지하여 출력 레벨이 높으면 이득 제어 전압을 감소시켜 가변이득증폭기(108)의 이득이 감소되도록 하고, 반대로 출력 레벨이 낮으면 이득 제어 전압을 증가시켜 가변이득증폭기(108)의 이득이 증가되도록 한다. 이때, 가변이득증폭기(108)는 dB-선형적으로 이득을 조절한다. 이에 관해서는 자세히 후술한다.

아날로그-디지털 변환기(109)는 상기 가변이득증폭기(108)로부터 출력되는 아날로그 신호를 디지털 신호로 변환한다. 바람직하게, 아날로그-디지털 변환기(109)는 분수 위상 고정 루프(110)로부터 제공되는 클럭에 따라 상기 가변이득증폭기(108)로부터 출력되는 아날로그 신호를 2 비트의 디지털 신호로 변환하여 출력한다.

분수 위상 고정 루프(fractional-N Phase Locked Loop)(110)는 주파수 합성기로서 기준 주파수(Fref)를 이용하여 정확한 국부 발진 신호(F_LO)를 발생하여 혼합 기(101, 102)에 출력한다. GPS와 갈릴레오 시스템은 하나의 채널만 있기 때문에 정수(integer) 위상 고정 루프를 주파수 합성기로서 사용할 수 있다. 그러나 본 발명에 따른 위성 신호 수신 장치는 해당 위성 신호 수신 장치가 구비되는 시스템에 함께 존재하는 다른 RF 송수신기와 온도 보상 수정 발진기(TCXO:Temperature Compensated Crystal Oscillator)를 공유할 수 있다. 따라서 온도 보상 수정 발진기에서 발생하는 다중 기준 주파수를 지원할 수 있는 분수 위상 고정 루프를 사용한다.

또한, 분수 위상 고정 루프(110)는 국부 발진 신호뿐만 아니라 대역 필터(107)의 중심 주파수를 자동 조절하는 튜닝 루프에 클럭 신호를 제공하고 또한 아날로그-디지털 변환기(A/D:Analog to Digital converter)(109)의 신호 샘플링을 위한 클럭 신호를 제공한다.

도 2는 도 1의 가변이득증폭기의 세부 구성을 나타낸 도면이다.

도 2에 도시된 바와 같이, 도 1의 가변이득증폭기(108)는, 지수 전류 발생부(201), 지수 전류-전압 변환부(203) 및 증폭부(205)를 포함한다.

지수 전류 발생부(201)는 자동이득제어루프로부터 전달된 선형 이득 조절 전압에 따라 지수 전류를 발생시킨다. 지수 전류는 두 개의 전류의 비가 지수 함수의 특성을 갖는 것을 의미한다. 이때, 두 전류의 비의 수식은 NMOS 또는 PMOS만으로 나타내어진다. 지수 전류 비의 수식이 NMOS와 PMOS 모두를 포함하는 경우 NMOS와 PMOS의 물리적 차이에 따라 지수 전류의 특성에 영향이 발생한다. 그러나 NMOS 또는 PMOS만으로 구현된 경우 그러한 영향을 제거할 수 있다. 지수 전류 발생부(201) 에서 발생된 지수 전류는 dB 단위로 변환시 선형적인 특성을 보인다.

지수 전류-전압 변환부(203)는 상기 지수 전류 발생부(201)에서 발생된 지수 전류를 전압으로 변환하여 출력한다. 즉, 상기 지수 전류는 전류비가 지수인 두 개의 전류로서, 지수 전류-전압 변환부(203)는 상기 두 개의 전류를 전압으로 변환하여 출력한다. 지수 전류-전압 변환부(203)에서 출력된 전압은 차동 전압이라 칭한다.

증폭부(205)는 상기 지수 전류-전압 변환부(203)에서 출력된 차동 전압에 따라 이득을 조절하여 입력 신호를 증폭하여 출력한다. 증폭부(205)에서의 이득 조절은 dB 선형적인 특성을 갖는다. 즉, dB 스케일로 보면 이득의 증가 또는 감소가 선형 특성을 갖는다.

도 3은 본 발명의 일 실시예에 따른 도 2의 지수 전류 발생부의 회로도이다. 도 3을 참조하면, 도 2의 지수 전류 발생부(201)는, 단일-차동 변환기(301), 제 1 전류 발생부(303), 제 1 전류 미러(304), 제 2 전류 발생부(305), 제 2 전류 미러(306)를 포함한다.

단일-차동 변환기(single to differential converter)(301)는 단일 종단 입력 신호를 증폭하여 두 개의 차동 신호로 출력하는 것으로, 도 3에서는 차동 증폭기만을 도시한다. 단일-차동 변환기(301)는 차동 신호로서 공통 모드 전압(Vcm)과 제어 전압(Vc)의 합, 그리고 공통 모드 전압(Vcm)과 제어 전압(Vc)의 차를 출력한다.

제 1 전류 발생부(303)는 PMOS 트랜지스터(M_p1), NMOS 트랜지스터(M_n1)로 구성된다. PMOS 트랜지스터(M_p1)의 소스 단자는 직류 전원(VDD)에 연결되고 드레인 단자는 NMOS 트랜지스터(M_n1)의 드레인 단자에 연결되며 게이트 단자는 제 1 전류 미러(304)의 게이트 단자에 연결된다.

제 1 전류 발생부(303)의 NMOS 트랜지스터(M_n1)의 게이트 단자에는 상기 단일-차동 변환기(301)로부터 출력된 공통 모드 전압(Vcm)과 제어 전압(Vc)의 차(Vcm-Vc)가 입력되고, 드레인 단자에는 전류 소스(I_on1)가 연결되며 소스 단자는 접지된다. 제 1 전류 발생부(303)에 있어서, NMOS 트랜지스터(M_n1)에 의해 발생한 전류(I_D1)와 전류 소스(I_on1)가 PMOS 트랜지스터(M_p1)의 게이트 단자를 통해 제 1 전류 미러(304)에 미러링되어 출력된다. 따라서 제 1 전류 미러(304)에 출력되는 전류는 상기 NMOS 트랜지스터(M_n1)에 의해 발생한 전류(I_D1)와 전류 소스(I_on1)의 합이다.

제 1 전류 미러(304)는 NMOS 트랜지스터(M_n3)와 PMOS 트랜지스터(M_p3)로 구성되어, 상술한 바와 같이 제 1 전류 발생부(303)의 NMOS 트랜지스터(M_n1)에 의해 발생한 전류(I_D1)와 전류 소스(I_on1)의 합을 제 1 전류(I_c1)로 출력한다.

한편, 제 2 전류 발생부(305)는 상기 제 1 전류 발생부(303)와 동일한 회로 구성을 갖는다. 제 2 전류 발생부(305)의 PMOS 트랜지스터(M_p2)의 소스 단자는 직류 전원(VDD)에 연결되고 드레인 단자는 NMOS 트랜지스터(M_n2)의 드레인 단자에 연결되며 게이트 단자는 제 2 전류 미러(306)의 게이트 단자에 연결된다. 다만, 제 2 전류 발생부(305)의 NMOS 트랜지스터(M_n2)의 게이트 단자에는 상기 단일-차동 변환기(301)로부터 출력된 공통 모드 전압(Vcm)과 제어 전압(Vc)의 합(Vcm+Vc)이 입력된다.

제 2 전류 발생부(305)에 있어서, NMOS 트랜지스터(M_n2)에 의해 발생한 전류(I_D2)와 전류 소스(I_on2)가 PMOS 트랜지스터(M_p2)의 게이트 단자를 통해 제 2 전류 미러(306)에 미러링되어 출력된다. 따라서 제 2 전류 미러(306)에 출력되는 전류는 상기 NMOS 트랜지스터(M_n2)에 의해 발생한 전류(I_D2)와 전류 소스(I_on2)의 합이다. 이때, 제 1 전류 발생부(303)의 전류 소스(I_on1)와 제 2 전류 발생부(305)의 전류 소스(I_on2)는 서로 동일하다.

제 2 전류 미러(306)는 NMOS 트랜지스터(M_n4)와 PMOS 트랜지스터(M_p4)로 구성되어, 상술한 바와 같이 제 2 전류 발생부(305)의 NMOS 트랜지스터(M_n2)에 의해 발생한 전류(I_D2)와 전류 소스(I_on2)의 합을 제 2 전류(I_c2)로 출력한다.

이상과 같이 제 1 전류 미러(304)로 출력된 제 1 전류(I_c1)과 제 2 전류 미 러(306)로 출력된 제 2 전류(I_c2)는 도 2의 지수 전류-전압 변환부(203)에 입력되어 차동 전압으로 변환되어 증폭부(205)에 출력된다.

도 2의 증폭부(205)의 이득은 입력 신호의 전압과 출력 신호의 전압의 비로서, 그 전압 비가 dB-선형 특성을 나타내기 위해서는 상기 지수 전류 발생부(201)의 제 1 전류(I_c1)와 제 2 전류(I_c2)의 비를 지수 함수로 나타낼 수 있어야 한다. 이러한 지수 함수는 통상 테일러(Tayler) 급수로 근사화하여 구현한다. 근사화 수식은 다음 [수학식 1]과 같다.

그런데, 도 3의 회로에서 제 1 전류(I_c1)와 제 2 전류(I_c2)를 구하여 그 비를 계산하면 다음 [수학식 2]와 같다.

여기서, K_n1 및 K_n2는 NMOS 트랜지스터(M_n1) 및 NMOS 트랜지스터(M_n2)의 전류 상수이고, V_THn1 및 V_THn2은 NMOS 트랜지스터(M_n1) 및 NMOS 트랜지스터(M_n2)의 문턱(Threshold) 전압이다.

[수학식 2]에서 보는 바와 같이, 제 1 전류(I_c1)와 제 2 전류(I_c2)의 비는 상기 [수학식 1]의 근사화 식과 동일 형태로서 지수 함수 특성을 나타낸다. 따라서 도 2의 증폭부(205)의 이득은 dB 스케일에서 선형 특성을 나타낸다. 또한 [수학식 2]에서 알 수 있듯이 두 전류의 비는 오직 NMOS의 상수인 K_n1, K_n2, V_THn1 및 V_THn2로만으로 이루어져 있으므로 온도, 공정, 공급 전압의 변화에 의한 NMOS와 PMOS의 부정합이 발생한다고 해도 수식은 변하지 않고 지수 함수 특성을 그대로 유지한다.

도 4는 본 발명의 다른 실시예에 따른 도 2의 지수 전류 발생부의 회로도이다. 도 4를 참조하면, 도 2의 지수 전류 발생부(201)는, 단일-차동 변환기(401), 제 1 전류 발생부(403), 제 1 전류 미러(404), 제 2 전류 발생부(405), 제 2 전류 미러(406)를 포함한다.

단일-차동 변환기(single to differential converter)(401)는 단일 종단 출력 신호를 증폭하고 이를 차동 출력으로 변환하여 두 개의 차동 신호를 출력하는 것으로, 도 4에서는 차동 증폭기만을 도시한다. 단일-차동 변환기(401)는 차동 신호로서 공통 모드 전압(Vcm)과 제어 전압(Vc)의 합, 그리고 공통 모드 전압(Vcm)과 제어 전압(Vc)의 차를 출력한다.

제 1 전류 발생부(403)는 PMOS 트랜지스터(M_p1), NMOS 트랜지스터(M_n1)로 구성된다. 도 3의 실시예와 달리, PMOS 트랜지스터(M_p1)의 소스 단자는 직류 전원(VDD)에 연결되고 드레인 단자는 NMOS 트랜지스터(M_n1)의 드레인 단자에 연결되며 게이트 단자는 상기 단일-차동 변환기(401)로부터 출력된 공통 모드 전압(Vcm)과 제어 전압(Vc)의 합(Vcm+Vc)이 입력된다.

한편, 제 1 전류 발생부(403)의 NMOS 트랜지스터(M_n1)의 게이트 단자는 제 1 전류 미러(404)의 NMOS 트랜지스터(M_n3)의 게이트 단자에 연결된다. 제 1 전류 발생부(403)에 있어서, PMOS 트랜지스터(M_p1)에 의해 발생한 전류(I_D1)와 전류 소스(I_on1)가 NMOS 트랜지스터(M_n1)의 게이트 단자를 통해 제 1 전류 미러(404)에 미러링되어 출력된다. 따라서 제 1 전류 미러(404)에 출력되는 전류는 상기 PMOS 트랜지스터(M_p1)에 의해 발생한 전류(I_D1)와 전류 소스(I_on1)의 합이다.

제 1 전류 미러(404)는 NMOS 트랜지스터(M_n3)와 PMOS 트랜지스터(M_p3)로 구성되어, 상술한 바와 같이 제 1 전류 발생부(403)의 PMOS 트랜지스터(M_p1)에 의해 발생한 전류(I_D1)와 전류 소스(I_on1)의 합을 제 1 전류(I_c1)로 출력한다.

한편, 제 2 전류 발생부(405)는 상기 제 1 전류 발생부(403)와 동일한 회로 구성을 갖는다. 제 2 전류 발생부(405)의 PMOS 트랜지스터(M_p2)의 소스 단자는 직류 전원(VDD)에 연결되고 드레인 단자는 NMOS 트랜지스터(M_n2)의 드레인 단자에 연결된다. 다만, 게이트 단자에는 상기 단일-차동 변환기(401)로부터 출력된 공통 모드 전압(Vcm)과 제어 전압(Vc)의 차(Vcm-Vc)가 입력된다.

제 2 전류 발생부(405)에 있어서, PMOS 트랜지스터(M_p2)에 의해 발생한 전류(I_D2)와 전류 소스(I_on2)가 NMOS 트랜지스터(M_n2)의 게이트 단자를 통해 제 2 전류 미러(406)에 미러링되어 출력된다. 따라서 제 2 전류 미러(406)에 출력되는 전류는 상기 PMOS 트랜지스터(M_p2)에 의해 발생한 전류(I_D2)와 전류 소스(I_on2)의 합이다. 이때, 제 1 전류 발생부(403)의 전류 소스(I_on1)와 제 2 전류 발생부(405)의 전류 소스(I_on2)는 동일하다.

제 2 전류 미러(406)는 NMOS 트랜지스터(M_n4)와 PMOS 트랜지스터(M_p4)로 구성되어, 상술한 바와 같이 제 2 전류 발생부(405)의 PMOS 트랜지스터(M_p2)에 의해 발생한 전류(I_D2)와 전류 소스(I_on2)의 합을 제 2 전류(I_c2)로 출력한다.

이상과 같이 제 1 전류 미러(404)로 출력된 제 1 전류(I_c1)과 제 2 전류 미러(406)로 출력된 제 2 전류(I_c2)는 도 2의 지수 전류-전압 변환부(203)에 입력되어 차동 전압으로 변환되어 증폭부(205)에 출력된다.

도 4의 회로에서 제 1 전류(I_c1)와 제 2 전류(I_c2)를 구하여 그 비를 계산하면 다음 [수학식 3]과 같다.

여기서, K_p1 및 K_p2는 PMOS 트랜지스터(M_p1) 및 PMOS 트랜지스터(M_p2)의 전류 상수이고, V_THp1 및 V_THp2은 PMOS 트랜지스터(M_p1) 및 PMOS 트랜지스터(M_p2)의 문 턱(Threshold) 전압이다.

[수학식 3]에서 보는 바와 같이, 제 1 전류(I_c1)와 제 2 전류(I_c2)의 비는 상기 [수학식 1]의 근사화 식과 동일 형태로서 지수 함수 특성을 나타낸다. 따라서 도 2의 증폭부(205)의 이득은 dB 스케일에서 선형 특성을 나타낸다. 또한 [수학식 3]에서 알 수 있듯이 두 전류의 비는 PMOS의 상수인 K_p1, K_p2, V_THp1 및 V_THp2로만 이루어져 있으므로 온도, 공정, 공급 전압의 변화에 의한 NMOS와 PMOS의 부정합이 발생한다고 해도 수식은 변하지 않고 지수 함수 특성을 그대로 유지한다.

도 5는 도 1의 분수 위상 고정 루프(fractional-N Phase Locked Loop)의 세부 구성을 나타낸 도면이다.

도 5에 도시된 바와 같이, 도 1의 분수 위상 고정 루프(110)는 비교기(510), 펄스-전압 변환부(520), 전압 제어 발진기(530), 1/2 분주기(540) 및 분수 분주기(550)를 포함한다.

비교기(Frequency detector)(510)는 기준 주파수(Reference Frequency)와 분수 분주부(550)의 출력 주파수를 비교하여 그에 따른 펄스 신호를 펄스-전압 변환부(520)로 출력한다. 구체적으로 비교기(510)는 기준 주파수와 분수 분주기(550)의 출력 주파수를 비교하여, 기준 주파수가 크면 업(up) 펄스 신호를 출력하고, 기준 주파수가 작으면 다운(down) 펄스 신호를 출력한다.

여기서, 기준 주파수는 고정적이지 않을 수 있다. 상술한 바와 같이, 본 발명에 따른 위성 신호 수신 장치는 해당 위성 신호 수신 장치가 구비되는 시스템에 함께 존재하는 다른 RF 송수신기와 기준 주파수를 발생하는 온도 보상 수정 발진기(TCXO:Temperature Compensated Crystal Oscillator)를 공유할 수 있다. 따라서 다른 RF 송수신기에 의해 온도 보상 수정 발진기에서 출력되는 기준 주파수는 경우에 따라 달라질 수 있다.

펄스-전압 변환부(520)는 상기 비교기(510)로부터 출력되는 펄스 신호에 따른 소정의 전압을 발생시켜 출력한다. 펄스-전압 변환부(520)는 전하-펌프(charge pump)(521)와 루프 필터(loop filter)(522)를 포함하여 구성된다. 전하-펌프(521)는 상기 비교부(510)의 출력 신호에 따라 전류를 공급하거나 공급받는다. 즉, 비교부(510)로부터 업(up) 펄스 신호를 수신하면 루프 필터(522)로 전류를 공급하고, 다운(down) 펄스 신호를 수신하면 루프 필터(522)로부터 전류를 공급받는다. 루프 필터(522)는 전하-펌프(521)로부터 전류를 공급받으면 캐패시터(capacitor)에 전하가 쌓여 출력 전압이 올라가게 되고, 전하-펌프(521)로 전류를 공급하게 되면 캐패시터(capacitor)에 있던 전하가 빠져나가 출력 전압이 내려간다. 이러한 출력 전압이 전압 제어 발진기(530)의 조절 전압이 된다.

전압 제어 발진기(530)는 상기 펄스-전압 변환부(520)의 출력 전압에 따라 소정의 주파수를 갖는 신호를 출력한다. 이때, 전압 제어 발진기(530)는 코스 튜닝 제어기(coarse tuning controller)(570)에 의해 대략적인 동작 주파수가 결정되고, 상기 펄스-전압 변환부(520)의 출력 전압에 따라 주파수를 조정하여 신호를 출력한다.

1/2 분주기(540)는 상기 전압 제어 발진기(530)의 출력 주파수를 1/2 분주하 여 출력한다. 구체적으로, 1/2 분주기(540)는 전압 제어 발진기(530)의 출력 주파수를 1/2 분주하여, 위상이 서로 다른(0도, 180도) 두 개의 I-Phase의 국부 발진 신호와, 위상이 서로 다른(90도, 270도) 두 개의 Q-Phase의 국부 발신 신호를 출력한다.

분수 분주기(550)는 상기 1/2 분주기(540)로부터 출력되는 국부 발신 신호의 주파수를 분수(fractional) 분주하여 비교기(510)로 출력한다. 이때, 분수 분주기(550)의 분주비(1/N에서 N의 값)는 기준 주파수에 따라 결정된다. 상술한 바와 같이, 기준 주파수는 시스템에 함께 존재하는 다른 RF 송수신기에 따라 가변될 수 있고, 그 결정되는 기준 주파수에 따라 분수 분주기(550)의 분주비가 결정된다.

한편, 분수 분주기(550)는 시그마-델타 변조기(560)로부터 출력되는 신호에 따라 분주비를 선택하여 위상 잡음 성능을 높인다. 즉, 분수 분주기(550)는 시그마-델타 변조기(560)로부터 출력되는 신호에 따라 두 개의 분주비(N, N+1)를 선택적으로 선택하여 신호를 분주하는데, 이때 시그마-델타 변조기(460)는 분수 분주기(550)에서 선택되는 분주비의 평균이 일정하도록 제어하여 주파수 해상도를 높이고 스퍼(fractional spur)를 감쇄시킨다.

도 6은 본 발명의 일 실시예에 따른 듀얼 모드 위성 신호 수신 장치의 위성 신호 수신 방법을 설명하는 순서도이다.

도 6을 참조하면, 먼저 듀얼 모드 위성 신호 수신 장치는 GPS 모드 또는 갈릴레오 시스템 모드 중 어느 하나의 모드로 설정된다(S601).

이와 같이 GPS 모드 또는 갈릴레오 시스템 모드 중 어느 하나의 모드로 설정 된 후, 듀얼 모드 위성 신호 수신 장치는 위성 신호를 수신하고, 듀얼 모드 위성 신호 수신 장치의 저잡음 증폭기(100)는 상기 수신된 위성 신호를 증폭하여 출력한다(S603). 구체적으로, 저잡음 증폭기(100)는 잡음 지수가 낮으면서 26dB 정도의 이득으로 신호를 증폭하고 그 단일 위상의 신호를 차동 신호(I 및 Q 신호)로 출력한다.

다음으로, 듀얼 모드 위성 신호 수신 장치의 혼합기(101, 102)는 상기 저잡음 증폭기(100)로부터 출력된 위선 신호와 분수 위상 고정 루프(110)로부터 출력되는 국부 발진 신호를 혼합하여 중간 주파수 대역으로 주파수 하향 변환한다(S605). 이때, 혼합기(101)와 혼합기(102)는 90도 위상 차이를 가지고, 따라서 혼합기(101)의 출력 신호는 중간 주파수 대역의 I 신호이고, 혼합기(102)의 출력 신호는 중간 주파수 대역의 Q 신호이다. 바람직하게, 1.575GHz의 위성 신호를 4MHz로 주파수 하향 변환한다.

이어서, 듀얼 모드 위성 신호 수신 장치의 수동 다상 필터(105)는 상기 혼합기(101, 102)로부터 90도 위상차의 I 및 Q 신호를 받아 실제 신호 이외 이미지 신호를 억제하여 상기 실제 신호만을 출력한다(S607). 즉, 4MHz의 신호와 -4MHz의 신호 중 잡음 신호인 -4MHz 대역의 신호를 억제하고 상기 4MHz 대역의 신호를 통과시킨다.

다음으로, 듀얼 모드 위성 신호 수신 장치의 대역 필터(107)는 상기 수동 다상 필터(105)에서 출력된 신호를 4MHz의 중심 주파수를 기준으로 소정의 대역폭만 통과시키고 나머지 대역폭은 차단하여 출력한다(S609). 즉, GPS 모드에서 대역 필 터(107)는 4MHz의 중심 주파수를 기준으로 2MHz 또는 4MHz 대역폭을 통과시키고, 갈릴레오 모드에서 4MHz의 중심 주파수를 기준으로 6MHz의 대역폭을 통과시킨다.

이어서, 듀얼 모드 위성 신호 수신 장치의 가변이득증폭기(108)는 상기 대역 필터(107)를 통과한 신호를 일정한 레벨로 증폭하여 아날로그-디지털 변환기(109)로 출력한다(S611). 아날로그-디지털 변환기(109)가 제대로 동작하기 위해서는 신호 레벨이 일정해야 한다. 자동이득제어루프(AGC loop:Automatic Gain Control loop)는 가변이득증폭기(108)의 출력 레벨을 감지하여 출력 레벨이 높으면 이득 제어 전압을 감소시켜 가변이득증폭기(108)의 이득이 감소되도록 하고, 반대로 출력 레벨이 낮으면 이득 제어 전압을 증가시켜 가변이득증폭기(108)의 이득이 증가되도록 한다. 이때, 가변이득증폭기(108)는 dB-선형적으로 이득을 조절한다.

그리고 나서, 아날로그-디지털 변환기(109)는 상기 가변이득증폭기(108)로부터 출력되는 아날로그 신호를 디지털 신호로 변환한다. 바람직하게, 아날로그-디지털 변환기(109)는 아날로그 신호를 2 비트의 디지털 신호로 변환하여 출력한다.

이러한 본 발명에 따른 방법을 기록매체(씨디롬, 램, 롬, 플로피 디스크, 하드 디스크, 광자기 디스크 등)에 저장하는 과정은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있으므로 더 이상 상세히 설명하지 않기로 한다.

이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다.

도 3은 본 발명의 일 실시예에 따른 도 2의 지수 전류 발생부의 회로도이다.

도 4는 본 발명의 다른 실시예에 따른 도 2의 지수 전류 발생부의 회로도이다.

도 5는 본 발명의 일 실시예에 따른 도 1의 분수 위상 고정 루프의 상세한 구성도이다.

<도면의 주요 부분에 대한 부호의 설명>

100 : 저잡음 증폭기 101, 102 : 혼합기

103, 104, 106 : 버퍼 105 : 수동 다상 필터

107 : 대역 필터 108 : 가변 이득 증폭기

109 : 아날로그-디지털 변환기 110 : 분수 위상 고정 루프

Claims

적어도 두 개 이상의 위성 항법 시스템을 지원하는 듀얼 모드 위성 신호 수신 장치로서,

복수의 기준 주파수를 지원하되 기준 주파수에 근거하여 국부 발진 신호를 생성하는 주파수 합성기;

상기 국부 발진 신호와 위성 신호를 혼합하여 중간 주파수 대역의 신호로 출력하는 혼합기;

상기 혼합기로부터 출력되는 신호에서 이미지 신호를 억제하여 실제 신호만을 출력하는 제 1 필터;

상기 제 1 필터로부터 출력된 실제 신호 중 위치 측정 모드에 따른 소정의 대역폭만 필터링하여 출력하는 제 2 필터; 및

상기 제 2 필터로부터 출력된 신호를 일정한 레벨로 증폭하여 출력하는 가변 이득 증폭기;를 포함하는 듀얼 모드 위성 신호 수신 장치.
제 1 항에 있어서,

상기 주파수 합성기는,

복수의 기준 주파수를 지원하는 분수 위상 고정 루프(Fractional-N Phase Locked Loop)인 것을 특징으로 하는 듀얼 모드 위성 신호 수신 장치.
제 2 항에 있어서,

상기 주파수 합성기는,

소정 주파수의 국부 발진 신호를 제공하는 전압 제어 발진기;

기준 주파수에 근거하여 결정된 분수 분주비에 따라 상기 발진 신호의 주파수를 분수 분주하는 분수 분주기;

기준 주파수와 상기 분수 분주기에서 분주된 신호의 주파수를 비교하여 그에 따른 제어 신호를 출력하는 비교기;를 포함하고,

상기 전압 제어 발진기는, 상기 제어 신호에 기초하여 주파수를 가변하여 국부 발진 신호를 출력하는 것을 특징으로 하는 듀얼 모드 위성 신호 수신 장치.
제 1 항에 있어서,

상기 제 2 필터의 중심 주파수는,

상기 주파수 합성기에 의해 제공되는 클럭 신호에 의해 제어되는 것을 특징으로 하는 듀얼 모드 위성 신호 수신 장치.
적어도 두 개 이상의 위성 항법 시스템을 지원하는 듀얼 모드 위성 신호 수신 장치로서,

기준 주파수에 근거하여 국부 발진 신호를 생성하는 주파수 합성기;

상기 국부 발진 신호와 위성 신호를 혼합하여 중간 주파수 대역의 신호로 출력하는 혼합기;

상기 혼합기로부터 출력되는 신호에서 이미지 신호를 억제하여 실제 신호만을 출력하는 제 1 필터;

상기 제 1 필터로부터 출력된 실제 신호 중 위치 측정 모드에 따른 소정의 대역폭만 필터링하여 출력하는 제 2 필터; 및

내부적으로 발생된 두 전류의 비가 오직 NMOS에만 의존하거나 또는 오직 PMOS에만 의존하도록 구성되어 상기 제 2 필터로부터 출력된 신호를 일정한 레벨로 증폭하여 출력하는 가변 이득 증폭기;를 포함하는 듀얼 모드 위성 신호 수신 장치.
제 5 항에 있어서,

상기 가변 이득 증폭기는,

제 1 전류와 제 2 전류의 비가 선형 이득 제어 전압으로 지수적으로 변하도록 상기 제 1 전류 및 상기 제 2 전류를 발생시키는 지수 전류 발생부;

상기 제 1, 2 전류를 전압으로 변환하는 지수 전류-전압 변환부;

상기 지수 전류-전압 변환부에서 변환된 두 개의 전압에 따라 이득이 제어되어 신호를 증폭하는 증폭부를 포함하는 것을 특징으로 하는 듀얼 모드 위성 신호 수신 장치.
제 6 항에 있어서,

상기 지수 전류 발생부는,

단일 종단 입력 신호를 두 개의 차동 신호로 출력하는 단일-차동 변환부;

게이트 단자에 상기 두 개의 차동 신호 중 하나가 입력되고 드레인 단자에 전류 소스가 연결되어 제 1 전류를 발생하는 NMOS 트랜지스터를 포함하는 제 1 전류 발생부;

상기 제 1 전류를 미러링하여 출력하는 제 1 전류 미러링부;

게이트 단자에 상기 두 개의 차동 신호 중 다른 하나가 입력되고 드레인 단자에 전류 소스가 연결되어 제 2 전류를 발생하는 NMOS 트랜지스터를 포함하는 제 2 전류 발생부; 및

상기 제 2 전류를 미러링하여 출력하는 제 2 전류 미러링부;를 포함하는 듀얼 모드 위성 신호 수신 장치.
제 6 항에 있어서,

상기 지수 전류 발생부는,

단일 종단 입력 신호를 두 개의 차동 신호로 출력하는 단일-차동 변환부;

게이트 단자에 상기 두 개의 차동 신호 중 하나가 입력되고 소스 단자에 전류 소스가 연결되어 제 1 전류를 발생하는 PMOS 트랜지스터를 포함하는 제 1 전류 발생부;

상기 제 1 전류를 미러링하여 출력하는 제 1 전류 미러링부;

게이트 단자에 상기 두 개의 차동 신호 중 다른 하나가 입력되고 소드 단자에 전류 소스가 연결되어 제 2 전류를 발생하는 PMOS 트랜지스터를 포함하는 제 2 전류 발생부; 및

상기 제 2 전류를 미러링하여 출력하는 제 2 전류 미러링부;를 포함하는 듀얼 모드 위성 신호 수신 장치.
제 5 항에 있어서,

상기 주파수 합성기는,

복수의 기준 주파수를 지원하는 분수 위상 고정 루프(Fractional-N Phase Locked Loop)인 것을 특징으로 하는 듀얼 모드 위성 신호 수신 장치.
제 9 항에 있어서,

상기 주파수 합성기는,

소정 주파수의 국부 발진 신호를 제공하는 전압 제어 발진기;

기준 주파수에 근거하여 결정된 분수 분주비에 따라 상기 발진 신호의 주파수를 분수 분주하는 분수 분주기;

기준 주파수와 상기 분수 분주기에서 분주된 신호의 주파수를 비교하여 그에 따른 제어 신호를 출력하는 비교기;를 포함하고,

상기 전압 제어 발진기는, 상기 제어 신호에 기초하여 주파수를 가변하여 국부 발진 신호를 출력하는 것을 특징으로 하는 듀얼 모드 위성 신호 수신 장치.
제 5 항에 있어서,

상기 제 2 필터의 중심 주파수는,

상기 주파수 합성기에 의해 제공되는 클럭 신호에 의해 제어되는 것을 특징으로 하는 듀얼 모드 위성 신호 수신 장치.
제 5 항에 있어서,

상기 혼합기는,

상기 국부 발진 신호와 위성 신호를 혼합하여 90도 위상 차이를 갖는 두 개의 중간 주파수 대역의 신호로 혼합하는 것을 특징으로 하는 듀얼 모드 위성 신호 수신 장치.
적어도 두 개 이상의 위성 항법 시스템을 지원하는 듀얼 모드 위성 신호 수신 장치에서의 위성 신호 수신 방법으로서,

기준 주파수에 근거하여 국부 발진 신호를 발생하는 단계;

상기 국부 발진 신호와 위성 신호를 혼합하여 중간 주파수 대역의 신호로 출력하는 단계;

중간 주파수 대역의 출력 신호에서 이미지 신호를 억제하고 실제 신호만을 필터링하여 출력하는 단계;

상기 실제 신호 중 위치 측정 모드에 따른 소정의 대역폭만 필터링하여 출력하는 단계; 및

상기 소정의 대역폭의 신호를 일정한 레벨로 증폭하는 단계;를 포함하는 위성 신호 수신 방법.
제 13 항에 있어서,

상기 증폭 단계는,

제 1 전류와 제 2 전류의 비가 선형 이득 제어 전압으로 지수적으로 변하도록 상기 제 1 전류 및 상기 제 2 전류를 발생시키는 단계;

상기 제 1, 2 전류를 전압으로 변환하는 단계;

변환된 두 개의 전압에 따라 이득을 제어하여 상기 소정의 대역폭의 신호를 증폭하는 단계;를 포함하는 것을 특징으로 하는 위성 신호 수신 방법.
제 14 항에 있어서,

상기 제 1 전류와 상기 제 2 전류를 발생시키는 단계는,

단일 종단 입력 신호를 두 개의 차동 신호로 변환하는 단계;

드레인 단자에 전류 소스가 연결된 제 1 NMOS 트랜지스터의 게이트 단자에 상기 차동 신호 중 하나를 입력시켜 제 1 전류를 발생시키는 단계; 및

드레인 단자에 전류 소스가 연결된 제 2 NMOS 트랜지스터의 게이트 단자에 상기 차동 신호 중 나머지 하나를 입력시켜 제 2 전류를 발생시키는 단계;를 포함하는 것을 특징으로 하는 위성 신호 수신 방법.
제 14 항에 있어서,

상기 제 1 전류와 상기 제 2 전류를 발생시키는 단계는,

단일 종단 입력 신호를 두 개의 차동 신호로 변환하는 단계;

소스 단자에 전류 소스가 연결된 제 1 PMOS 트랜지스터의 게이트 단자에 상기 차동 신호 중 하나를 입력시켜 제 1 전류를 발생시키는 단계; 및

소스 단자에 전류 소스가 연결된 제 2 PMOS 트랜지스터의 게이트 단자에 상기 차동 신호 중 다른 하나를 입력시켜 제 2 전류를 발생시키는 단계;를 포함하는 것을 특징으로 하는 위성 신호 수신 방법.
제 13 항에 있어서,

상기 국부 발진 신호를 발생하는 단계는,

소정 주파수의 국부 발진 신호를 발생하는 단계;

기준 주파수에 근거하여 결정된 분수 분주비에 따라 상기 발진 신호의 주파수를 분수 분주하는 단계;

기준 주파수와 상기 분수 분주된 신호의 주파수를 비교하여 그에 따른 제어 신호를 생성하는 단계; 및

상기 제어 신호에 기초하여 상기 국부 발진 신호의 주파수를 변경하는 단계;를 포함하는 것을 특징으로 하는 위성 신호 수신 방법.
제 13 항에 있어서,

상기 국부 발진 신호와 위선 신호의 혼합 단계는,

상기 국부 발진 신호와 위성 신호를 혼합하여 90도 위상 차이를 갖는 두 개 의 중간 주파수 대역의 신호로 출력하는 것을 특징으로 하는 위성 신호 수신 방법.