[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100995630B1 - Liquid crystal display device of in-plane switching and method for fabricating the same - Google Patents

Liquid crystal display device of in-plane switching and method for fabricating the same Download PDF

Info

Publication number
KR100995630B1
KR100995630B1 KR1020030013787A KR20030013787A KR100995630B1 KR 100995630 B1 KR100995630 B1 KR 100995630B1 KR 1020030013787 A KR1020030013787 A KR 1020030013787A KR 20030013787 A KR20030013787 A KR 20030013787A KR 100995630 B1 KR100995630 B1 KR 100995630B1
Authority
KR
South Korea
Prior art keywords
electrode
gate
wiring
common
pixel electrode
Prior art date
Application number
KR1020030013787A
Other languages
Korean (ko)
Other versions
KR20040078949A (en
Inventor
김우현
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030013787A priority Critical patent/KR100995630B1/en
Publication of KR20040078949A publication Critical patent/KR20040078949A/en
Application granted granted Critical
Publication of KR100995630B1 publication Critical patent/KR100995630B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)

Abstract

개구율을 향상시키고, 상/하부기판 합착시 블랙 매트릭스층의 미스얼라인 문제를 방지하고, TFT 광누설 전류를 줄이기에 알맞은 횡전계 방식(In-Plane Switching : IPS)의 액정표시장치 및 그의 제조방법을 제공하기 위한 것으로, 이와 같은 목적을 달성하기 위한 본 발명의 횡전계 방식(IPS)의 액정표시장치는 소정 간격을 두고 서로 대향되는 제 1 기판 및 제 2 기판과; 상기 제 1 기판상에 제1 방향으로 형성되는 게이트배선과; 상기 게이트배선을 포함한 상기 제 1 기판의 전면에 형성된 게이트 절연막과; 화소영역이 정의되도록, 상기 게이트 절연막 상에 상기 제1 방향에 수직한 제2 방향으로 형성된 데이터배선과; 상기 게이트배선 및 데이터배선의 교차 부위에 형성된 박막 트랜지스터와; 상기 게이트 절연막 상에, 상기 박막 트랜지스터의 드레인전극과 연결되고, 상기 화소영역과 대응하여 상기 제2 방향으로 형성된 제1 화소전극과; 상기 데이터배선, 상기 박막 트랜지스터 및 상기 제1 화소전극을 포함한 상기 게이트 절연막의 전면에 형성된 층간절연막과; 상기 층간절연막에 상기 제1 화소전극의 일영역과 대응되어 형성된 콘택홀과; 상기 층간절연막 상에, 상기 게이트배선과 중첩되어 형성된 공통배선과; 상기 층간절연막 상에 형성되고, 상기 데이터배선 및 상기 박막 트랜지스터의 액티브영역과 중첩되도록 형성된 일부와, 상기 화소영역 내에 상기 제1 화소전극과 교번하도록 상기 제2 방향으로 형성된 다른 일부를 포함하며, 상기 공통배선과 연결되는 공통전극과; 상기 층간절연막 상에, 상기 화소영역 내의 상기 제1 화소전극과 중첩되도록 형성되고, 상기 콘택홀을 통해 상기 제1 화소전극의 일영역과 콘택되는 제2 화소전극을 포함하여 구성됨을 특징으로 한다.In-Plane Switching (IPS) liquid crystal display device and a method of manufacturing the same for improving the aperture ratio, preventing the misalignment of the black matrix layer when reducing the upper and lower substrates, and reducing the TFT optical leakage current. In order to achieve the above object, a liquid crystal display (IPS) of the transverse electric field method (IPS) of the present invention for achieving the above object includes a first substrate and a second substrate facing each other at a predetermined interval; A gate wiring formed on the first substrate in a first direction; A gate insulating film formed on the entire surface of the first substrate including the gate wirings; A data wiring formed on the gate insulating film in a second direction perpendicular to the first direction so that the pixel region is defined; A thin film transistor formed at an intersection of the gate wiring and the data wiring; A first pixel electrode connected to the drain electrode of the thin film transistor on the gate insulating layer and formed in the second direction to correspond to the pixel region; An interlayer insulating film formed on an entire surface of the gate insulating film including the data line, the thin film transistor, and the first pixel electrode; A contact hole formed in the interlayer insulating layer to correspond to a region of the first pixel electrode; A common wiring formed on the interlayer insulating film so as to overlap the gate wiring; A portion formed on the interlayer insulating layer and overlapping with the data line and the active region of the thin film transistor; and another portion formed in the pixel region in the second direction so as to alternate with the first pixel electrode. A common electrode connected to the common wiring; And a second pixel electrode formed on the interlayer insulating layer so as to overlap the first pixel electrode in the pixel region and contacting one region of the first pixel electrode through the contact hole.

공통전극, 공통배선, 개구율, 블랙 매트릭스층 Common electrode, common wiring, aperture ratio, black matrix layer

Description

횡전계 방식의 액정표시장치 및 그의 제조방법{LIQUID CRYSTAL DISPLAY DEVICE OF IN-PLANE SWITCHING AND METHOD FOR FABRICATING THE SAME}Transverse electric field type liquid crystal display device and its manufacturing method {LIQUID CRYSTAL DISPLAY DEVICE OF IN-PLANE SWITCHING AND METHOD FOR FABRICATING THE SAME}

도 1은 일반적인 TN 액정표시장치의 일부를 나타낸 분해 사시도1 is an exploded perspective view showing a part of a typical TN liquid crystal display device

도 2는 일반적인 횡전계 방식(IPS)의 액정표시장치를 나타낸 개략적인 단면도 Figure 2 is a schematic cross-sectional view showing a liquid crystal display device of a typical transverse electric field (IPS)

도 3a 내지 도 3b는 IPS 모드에서 전압 온(on)/오프(off)시 액정의 상 변이 모습을 나타내는 도면 3A to 3B are diagrams illustrating phase transitions of liquid crystals when voltage on / off is performed in IPS mode.

도 4a 및 도 4b는 각각 오프상태와 온 상태일 때 IPS 모드 액정표시장치의 동작을 나타낸 사시도 4A and 4B are perspective views showing the operation of the IPS mode LCD in the off and on states, respectively.

도 5는 종래 기술에 따른 횡전계 방식(IPS)의 액정표시장치의 평면도 5 is a plan view of a liquid crystal display device of a transverse electric field method (IPS) according to the prior art;

도 6은 도 5의 Ⅰ-Ⅰ'선상의 구조 단면도 6 is a structural cross-sectional view taken along line II ′ of FIG. 5.

도 7은 종래의 다른 기술에 따른 횡전계 방식(IPS)의 액정표시장치의 평면도 7 is a plan view of a liquid crystal display device of a transverse electric field method (IPS) according to another conventional technology

도 8은 도 7의 Ⅱ-Ⅱ' 선상의 구조 단면도 FIG. 8 is a structural cross-sectional view taken along line II-II 'of FIG. 7;

도 9는 종래 기술에 따른 상,하판 합착 평면도 9 is a plan view of the upper and lower plates in accordance with the prior art

도 10은 본 발명의 제 1 실시예에 따른 횡전계 방식(IPS)의 액정표시장치의 평면도 10 is a plan view of a liquid crystal display device of a transverse electric field system (IPS) according to a first embodiment of the present invention;

도 11은 도 10의 Ⅲ-Ⅲ'선상의 구조단면도 FIG. 11 is a structural cross-sectional view taken along line III-III ′ of FIG. 10.                 

도 12a 내지 도 12d는 본 발명의 제 1 실시예에 따른 횡전계 방식(IPS)의 액정표시장치의 제조방법을 나타낸 평면도 12A to 12D are plan views illustrating a method of manufacturing a liquid crystal display device of a transverse electric field system (IPS) according to a first embodiment of the present invention.

도 13a 내지 도 13d는 본 발명의 제 1 실시예에 따른 횡전계 방식(IPS)의 액정표시장치의 제조방법을 나타낸 공정단면도 13A to 13D are cross-sectional views illustrating a method of manufacturing a liquid crystal display device of a transverse electric field system (IPS) according to a first embodiment of the present invention.

도 14는 본 발명의 제 2 실시예에 따른 횡전계 방식(IPS)의 액정표시장치의 평면도 14 is a plan view of a liquid crystal display device of a transverse electric field system (IPS) according to a second embodiment of the present invention;

도 15는 도 14의 Ⅳ-Ⅳ'선상의 구조단면도 15 is a cross-sectional view taken along the line IV-IV 'of FIG.

도 16a 내지 도 16c는 본 발명의 제 2 실시예에 따른 횡전계 방식(IPS)의 액정표시장치의 제조방법을 나타낸 평면도 16A to 16C are plan views illustrating a method of manufacturing a liquid crystal display device of a transverse electric field system (IPS) according to a second embodiment of the present invention.

도 17a 내지 도 17c는 본 발명의 제 2 실시예에 따른 횡전계 방식(IPS)의 액정표시장치의 제조방법을 나타낸 공정단면도 17A through 17C are cross-sectional views illustrating a method of manufacturing a transverse electric field type (IPS) liquid crystal display device according to a second embodiment of the present invention.

도 18은 본 발명의 제 3 실시예에 따른 횡전계 방식(IPS)의 액정표시장치의 평면도 18 is a plan view of a liquid crystal display device of a transverse electric field system (IPS) according to a third embodiment of the present invention;

도 19a는 도 18의 Ⅴ-Ⅴ'선상의 구조단면도 19A is a structural cross-sectional view along the line VV ′ of FIG. 18.

도 19b는 도 18의 Ⅵ-Ⅵ'선상의 구조단면도 19B is a cross-sectional view taken along the line VI-VI 'of FIG. 18.

도 20a 내지 도 20c는 본 발명의 제 3 실시예에 따른 횡전계 방식(IPS)의 액정표시장치의 제조방법을 나타낸 평면도 20A to 20C are plan views illustrating a method of manufacturing a liquid crystal display device of a transverse electric field method (IPS) according to a third embodiment of the present invention.

도 21a 내지 도 21c는 본 발명의 제 3 실시예에 따른 횡전계 방식(IPS)의 액정표시장치의 제조방법을 나타낸 공정단면도 21A to 21C are cross-sectional views illustrating a method of manufacturing a transverse electric field (IPS) liquid crystal display device according to a third exemplary embodiment of the present invention.

도 22는 본 발명의 제 4 실시예에 따른 횡전계 방식(IPS)의 액정표시장치의 평면도 22 is a plan view of a liquid crystal display device of a transverse electric field system (IPS) according to a fourth embodiment of the present invention.

도 23은 도 22의 Ⅶ-Ⅶ'선상의 구조단면도 FIG. 23 is a cross-sectional view taken along the line VII-VII 'of FIG. 22;

도 24a 내지 도 24d는 본 발명의 제 4 실시예에 따른 횡전계 방식(IPS)의 액정표시장치의 제조방법을 나타낸 평면도 24A to 24D are plan views illustrating a method of manufacturing a liquid crystal display device of a transverse electric field system (IPS) according to a fourth embodiment of the present invention.

도 25a 내지 도 25d는 본 발명의 제 4 실시예에 따른 횡전계 방식(IPS)의 액정표시장치의 제조방법을 나타낸 공정단면도
25A to 25D are cross-sectional views illustrating a method of manufacturing a transverse electric field type (IPS) liquid crystal display device according to a fourth embodiment of the present invention.

도 26은 본 발명의 제 5 실시예에 따른 횡전계 방식(IPS)의 액정표시장치의 평면도 26 is a plan view of a liquid crystal display device of a transverse electric field system (IPS) according to a fifth embodiment of the present invention.

도 27a는 도 26의 Ⅷ-Ⅷ'선상의 구조 단면도FIG. 27A is a structural cross sectional view along the line VII-VII 'of FIG. 26;

도 27b는 도 26의 Ⅸ-Ⅸ'선상의 구조 단면도FIG. 27B is a structural cross sectional view taken along the line VII-VII 'of FIG. 26;

도 28a 내지 도 28c는 본 발명의 제 5 실시예에 따른 횡전계 방식(IPS)의 액정표시장치의 제조방법을 나타낸 평면도 28A to 28C are plan views illustrating a method of manufacturing a liquid crystal display device of a transverse electric field method (IPS) according to a fifth embodiment of the present invention.

도 29a 내지 도 29c는 본 발명의 제 5 실시예에 따른 횡전계 방식(IPS)의 액정표시장치의 제조방법을 나타낸 공정단면도 29A to 29C are cross-sectional views illustrating a method of manufacturing a transverse electric field type (IPS) liquid crystal display device according to a fifth embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 * Explanation of symbols on the main parts of the drawings

50, 90, 190, 220, 290 : 상부기판 91, 191 : 블랙 매트릭스층 50, 90, 190, 220, 290: upper substrate 91, 191: black matrix layer

52, 92, 192, 235, 305 : 칼라필터층 53, 93, 193 : 오버코트층 52, 92, 192, 235, 305: color filter layer 53, 93, 193: overcoat layer

60, 100, 200, 230, 300 : 하부기판 60, 100, 200, 230, 300: lower substrate

61, 101, 201, 231, 301 : 게이트배선 61, 101, 201, 231, 301: gate wiring                 

61a, 101a, 201a, 231a, 301a : 게이트전극 61a, 101a, 201a, 231a, 301a: gate electrode

62, 102, 202, 232, 302 : 게이트절연막62, 102, 202, 232, 302: gate insulating film

63, 103, 203, 233, 303 : 액티브층 63, 103, 203, 233, 303: active layer

64, 104, 204, 234, 304 : 데이터배선64, 104, 204, 234, 304: data wiring

64a, 104a, 204a, 234a, 304a : 소오스전극 64a, 104a, 204a, 234a, 304a: source electrode

64b, 104b, 204b, 234b, 304b : 드레인전극 64b, 104b, 204b, 234b, 304b: drain electrode

65, 105, 205, 236, 306 : 층간절연막 65, 105, 205, 236, 306: interlayer insulating film

66a, 106a, 206a, 237a, 307a : 공통배선 66a, 106a, 206a, 237a, 307a: Common wiring

66b, 106b, 206b, 237b, 307b : 공통전극 66b, 106b, 206b, 237b, 307b: common electrode

67, 238 : 보호막 68, 239 : 콘택홀67, 238: Shield 68, 239: Contact hole

69, 104c, 204c, 240, 304c : 화소전극 69, 104c, 204c, 240, 304c: pixel electrode

69a, 104d, 204d, 240a, 304d : 스토리지 전극 206c, 307c : 상부 화소전극 69a, 104d, 204d, 240a, 304d: storage electrodes 206c, 307c: upper pixel electrodes

본 발명은 액정표시장치(Liquid Crystal Display Device)에 관한 것으로, 특히 개구율을 향상시키기에 알맞은 횡전계 방식(In-Plane Switching : 이하, IPS라고 한다)의 액정표시장치 및 그의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device of an in-plane switching (hereinafter referred to as IPS) suitable for improving an aperture ratio and a manufacturing method thereof.

정보화 사회가 발전함에 따라 표시장치에 대한 요구도 다양한 형태로 점증하 고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시장치로 활용되고 있다.As the information society develops, the demand for display devices is increasing in various forms, and in recent years, liquid crystal display (LCD), plasma display panel (PDP), electro luminescent display (ELD), and vacuum fluorescent (VFD) have been developed. Various flat panel display devices such as displays have been studied, and some of them are already used as display devices in various devices.

그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 장점으로 인하여 이동형 화상 표시장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송신호를 수신하여 디스플레이하는 텔레비전, 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.Among them, LCD is the most widely used as a substitute for CRT (Cathode Ray Tube) for the use of mobile image display device because of the excellent image quality, light weight, thinness and low power consumption. In addition, it is being developed in various ways, such as a television for receiving and displaying broadcast signals, and a monitor of a computer.

이와 같이 액정표시장치가 여러 분야에서 화면 표시장치로서의 역할을 하기 위해 여러 가지 기술적인 발전이 이루어졌음에도 불구하고 화면 표시장치로서 화상의 품질을 높이는 작업은 상기 장점과 배치되는 면이 많이 있다.As described above, although various technical advances have been made in order for the liquid crystal display device to serve as a screen display device in various fields, the task of improving the image quality as the screen display device has many advantages and disadvantages.

따라서, 액정표시장치가 일반적인 화면 표시장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저 소비전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고 품위 화상을 얼마나 구현할 수 있는가에 발전의 관건이 걸려 있다고 할 수 있다.Therefore, in order to use a liquid crystal display device in various parts as a general screen display device, the key to development is how much high definition images such as high definition, high brightness, and large area can be realized while maintaining the characteristics of light weight, thinness, and low power consumption. It can be said.

이와 같은 액정표시장치는, 화상을 표시하는 액정 패널과 상기 액정 패널에 구동신호를 인가하기 위한 구동부로 크게 구분될 수 있으며, 상기 액정 패널은 공간을 갖고 합착된 제 1, 제 2 유리 기판과, 상기 제 1, 제 2 유리 기판 사이에 주입된 액정층으로 구성된다. Such a liquid crystal display device may be broadly divided into a liquid crystal panel displaying an image and a driving unit for applying a driving signal to the liquid crystal panel, wherein the liquid crystal panel includes first and second glass substrates having a space and are bonded to each other; It consists of a liquid crystal layer injected between the said 1st, 2nd glass substrate.                         

여기서, 상기 제 1 유리 기판(TFT 어레이 기판)에는, 일정 간격을 갖고 일 방향으로 배열되는 복수개의 게이트 라인과, 상기 각 게이트 라인과 수직한 방향으로 일정한 간격으로 배열되는 복수개의 데이터 라인과, 상기 각 게이트 라인과 데이터 라인이 교차되어 정의된 각 화소영역에 매트릭스 형태로 형성되는 복수개의 화소 전극과 상기 게이트 라인의 신호에 의해 스위칭되어 상기 데이터 라인의 신호를 상기 각 화소 전극에 전달하는 복수개의 박막 트랜지스터가 형성되어 있다.The first glass substrate (TFT array substrate) may include a plurality of gate lines arranged in one direction at a predetermined interval, a plurality of data lines arranged at regular intervals in a direction perpendicular to the gate lines, and A plurality of pixel electrodes formed in a matrix form in each pixel region defined by crossing each gate line and data line, and a plurality of thin films that transmit signals of the data line to each pixel electrode by being switched by signals of the gate line The transistor is formed.

그리고 제 2 유리 기판(컬러필터 기판)에는, 상기 화소 영역을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층과, 컬러 색상을 표현하기 위한 R,G,B 컬러 필터층과 화상을 구현하기 위한 공통 전극이 형성되어 있다. 물론, 횡전계 방식의 액정표시장치에서는 공통전극이 제 1 유리 기판에 형성되어 있다.The second glass substrate (color filter substrate) includes a black matrix layer for blocking light in portions other than the pixel region, an R, G, B color filter layer for expressing color colors, and a common electrode for implementing an image. Is formed. Of course, the common electrode is formed on the first glass substrate in the transverse electric field type liquid crystal display device.

이와 같은 상기 제 1, 제 2 유리 기판은 스페이서(spacer)에 의해 일정 공간을 갖고 액정 주입구를 갖는 씨일재에 의해 합착되고 상기 두 기판 사이에 액정이 주입된다.The first and second glass substrates are bonded by a sealing material having a predetermined space by a spacer and having a liquid crystal injection hole, and a liquid crystal is injected between the two substrates.

이때, 액정 주입 방법은 상기 실재에 의해 합착된 두 기판 사이를 진공 상태로 유지하여 액정 용기에 상기 액정 주입구가 잠기도록 하면 삼투압 현상에 의해 액정이 두 기판 사이에 주입된다. 이와 같이 액정이 주입되면 상기 액정 주입구를 밀봉재로 밀봉하게 된다.In this case, in the liquid crystal injection method, the liquid crystal is injected between the two substrates by osmotic pressure when the liquid crystal injection hole is immersed in the liquid crystal container by maintaining the vacuum state between the two substrates bonded by the reality. When the liquid crystal is injected as described above, the liquid crystal injection hole is sealed with a sealing material.

한편, 상기와 같이 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다.On the other hand, the driving principle of the liquid crystal display device as described above uses the optical anisotropy and polarization of the liquid crystal.

상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향을 가지고 있으 며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.Since the liquid crystal is thin and long in structure, the liquid crystal has a direction in the arrangement of the molecules, and the direction of the molecular array can be controlled by artificially applying an electric field to the liquid crystal.

따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 편광된 빛이 임의로 변조되어 화상정보를 표현할 수 있다.Accordingly, when the molecular arrangement direction of the liquid crystal is arbitrarily adjusted, the molecular arrangement of the liquid crystal is changed, and light polarized by optical anisotropy may be arbitrarily modulated to express image information.

이러한 액정은 전기적인 특정분류에 따라 유전율 이방성이 양(+)인 포지티브 액정과 음(-)인 네거티브 액정으로 구분될 수 있으며, 유전율 이방성이 양인 액정분자는 전기장이 인가되는 방향으로 액정분자의 장축이 평행하게 배열하고, 유전율 이방성이 음인 액정분자는 전기장이 인가되는 방향과 액정분자의 장축이 수직하게 배열한다.Such liquid crystals may be classified into positive liquid crystals having a positive dielectric anisotropy and negative liquid crystals having a negative dielectric anisotropy according to an electrical specific classification, and liquid crystal molecules having a positive dielectric anisotropy are long axes of liquid crystal molecules in a direction in which electric fields are applied. The liquid crystal molecules arranged in parallel and having negative dielectric anisotropy are arranged perpendicularly to the direction in which the electric field is applied and the major axis of the liquid crystal molecules.

도 1은 일반적인 TN 액정표시장치의 일부를 나타낸 분해 사시도이다.1 is an exploded perspective view illustrating a part of a general TN liquid crystal display device.

도 1에 도시한 바와 같이, 일정 공간을 갖고 합착된 하부기판(1) 및 상부기판(2)과, 상기 하부기판(1)과 상부기판(2) 사이에 주입된 액정층(3)으로 구성되어 있다.As shown in FIG. 1, the lower substrate 1 and the upper substrate 2 bonded to each other with a predetermined space, and the liquid crystal layer 3 injected between the lower substrate 1 and the upper substrate 2 are composed of. It is.

보다 구체적으로 설명하면, 상기 하부기판(1)은 화소영역(P)을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트 라인(4)이 배열되고, 상기 게이트 라인(4)에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터 라인(5)이 배열되며, 상기 게이트 라인(4)과 데이터 라인(5)이 교차하는 각 화소영역(P)에는 화소전극(6)이 형성되고, 상기 각 게이트 라인(4)과 데이터 라인(5)이 교차하는 부분에 박막 트랜지스터(T)가 형성되어 있다.More specifically, the lower substrate 1 has a plurality of gate lines 4 arranged in one direction at regular intervals to define the pixel region P, and in a direction perpendicular to the gate lines 4. A plurality of data lines 5 are arranged at regular intervals, and a pixel electrode 6 is formed in each pixel region P where the gate line 4 and the data line 5 intersect, and each gate line The thin film transistor T is formed at the portion where (4) and the data line 5 intersect.

그리고 상기 상부기판(2)은 상기 화소영역(P)을 제외한 부분의 빛을 차단하 기 위한 블랙 매트릭스층(7)과, 컬러 색상을 표현하기 위한 R,G,B 컬러 필터층(8)과, 화상을 구현하기 위한 공통전극(9)이 형성되어 있다.The upper substrate 2 may include a black matrix layer 7 for blocking light in portions other than the pixel region P, an R, G, B color filter layer 8 for expressing color colors, The common electrode 9 for forming an image is formed.

여기서, 상기 박막 트랜지스터(T)는 상기 게이트 라인(4)으로부터 돌출된 게이트 전극과, 전면에 형성된 게이트 절연막(도면에는 도시되지 않음)과 상기 게이트 전극 상측의 게이트 절연막위에 형성된 액티브층과, 상기 데이터 라인(5)으로부터 돌출된 소오스 전극과, 상기 소오스 전극에 대향되도록 드레인 전극을 구비하여 구성된다.The thin film transistor T may include a gate electrode protruding from the gate line 4, a gate insulating film (not shown) formed on the front surface, an active layer formed on the gate insulating film above the gate electrode, and the data. And a source electrode protruding from the line 5 and a drain electrode to face the source electrode.

상기 화소전극(6)은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명 도전성 금속을 사용한다. The pixel electrode 6 uses a transparent conductive metal having a relatively high light transmittance, such as indium-tin-oxide (ITO).

전술한 바와 같이 구성되는 액정표시장치는 상기 화소전극(6)상에 위치한 액정층(3)이 상기 박막 트랜지스터(T)로부터 인가된 신호에 의해 배향되고, 상기 액정층(3)의 배향 정도에 따라 액정층(3)을 투과하는 빛의 양을 조절하는 방식으로 화상을 표현할 수 있다.In the liquid crystal display device configured as described above, the liquid crystal layer 3 positioned on the pixel electrode 6 is aligned by a signal applied from the thin film transistor T, and the liquid crystal layer 3 is aligned with the alignment degree of the liquid crystal layer 3. Accordingly, the image can be expressed by controlling the amount of light passing through the liquid crystal layer 3.

전술한 바와 같은 액정패널은 상-하로 걸리는 전기장에 의해 액정을 구동하는 방식으로, 투과율과 개구율 등의 특성이 우수하며, 상부기판(2)의 공통전극(9)이 접지역할을 하게 되어 정전기로 인한 액정 셀의 파괴를 방지할 수 있다. As described above, the liquid crystal panel drives the liquid crystal by an electric field applied up and down, and has excellent characteristics such as transmittance and aperture ratio, and the common electrode 9 of the upper substrate 2 serves as a ground to discharge static electricity. It is possible to prevent the destruction of the liquid crystal cell.

그러나, 상-하로 걸리는 전기장에 의한 액정 구동은 시야각 특성이 우수하지 못한 단점을 갖고 있다. However, the liquid crystal drive by the electric field applied up-down has a disadvantage that the viewing angle characteristics are not excellent.

따라서, 상기의 단점을 극복하기 위해 새로운 기술 즉, IPS의 액정표시장치가 제안되고 있다. Accordingly, in order to overcome the above disadvantages, a new technology, namely, a liquid crystal display device of IPS, has been proposed.                         

도 2는 일반적인 IPS의 액정표시장치를 나타낸 개략적인 단면도이다.2 is a schematic cross-sectional view showing a liquid crystal display of a general IPS.

도 2에 도시한 바와 같이, 하부기판(11)상에 화소전극(12)과 공통전극(13)이 동일 평면상에 형성되어 있다. As shown in FIG. 2, the pixel electrode 12 and the common electrode 13 are formed on the lower substrate 11 on the same plane.

그리고 상기 하부기판(11)과 일정 공간을 갖고 합착된 상부기판(15) 사이에 형성된 액정층(14)은 상기 하부기판(11)상의 상기 화소전극(12)과 공통전극(13) 사이의 횡전계에 의해 작동한다.In addition, the liquid crystal layer 14 formed between the lower substrate 11 and the upper substrate 15 bonded to the lower substrate 11 may be disposed between the pixel electrode 12 and the common electrode 13 on the lower substrate 11. It works by electric field.

도 3a 내지 도 3b는 IPS 모드에서 전압 온(on)/오프(off)시 액정의 상 변이 모습을 나타내는 도면이다.3A to 3B are diagrams illustrating phase transitions of liquid crystals when voltages are turned on and off in the IPS mode.

즉, 도 3a는 화소전극(12) 또는 공통전극(13)에 횡전계가 인가되지 않은 오프(off)상태로써, 액정층(14)의 상 변이가 일어나지 않음을 알 수 있다. 예를 들어 화소전극(12)과 공통전극(13)의 수평 방향에서 기본적으로 45°틀어져있다.That is, FIG. 3A shows an off state in which no transverse electric field is applied to the pixel electrode 12 or the common electrode 13, so that the phase change of the liquid crystal layer 14 does not occur. For example, the pixel electrode 12 and the common electrode 13 are basically shifted by 45 ° in the horizontal direction.

도 3b는 상기 화소전극(12)과 공통전극(13)에 횡전계가 인가된 온(on) 상태로써, 액정층(14)의 상 변이가 일어나고, 도 3a의 오프 상태와 비교해서 45°정도로 뒤틀림 각을 가지고, 화소전극(12)과 공통전극(13)의 수평방향과 액정의 비틀림 방향이 일치함을 알 수 있다.FIG. 3B is an on state in which a transverse electric field is applied to the pixel electrode 12 and the common electrode 13, and a phase shift of the liquid crystal layer 14 occurs, and is about 45 ° compared to the off state of FIG. 3A. It can be seen that the horizontal direction of the pixel electrode 12 and the common electrode 13 and the twist direction of the liquid crystal have a twist angle.

상술한 바와 같이 IPS의 액정표시장치는 동일 평면상에 화소전극(12)과 공통전극(13)이 모두 존재한다. As described above, in the liquid crystal display of the IPS, both the pixel electrode 12 and the common electrode 13 exist on the same plane.

상기 횡전계 방식의 장점으로는 광시야각이 가능하다는 것이다. An advantage of the transverse electric field method is that a wide viewing angle is possible.

즉, 액정표시장치를 정면에서 보았을 때, 상/하/좌/우 방향으로 약 70°방향에서 가시 할 수 있다. That is, when the liquid crystal display device is viewed from the front, the liquid crystal display device may be visible in the up / down / left / right directions at about 70 °.                         

그리고, 일반적으로 사용되는 액정표시장치에 비해 제작 공정이 간단하고, 시야각에 따른 색의 이동이 적은 장점이 있다.In addition, there is an advantage that the manufacturing process is simpler and the color shift according to the viewing angle is smaller than that of the liquid crystal display device.

그러나, 공통전극(13)과 화소전극(12)이 동일 기판상에 존재하기 때문에 빛에 의한 투과율 및 개구율이 저하되는 단점이 있다. However, since the common electrode 13 and the pixel electrode 12 are present on the same substrate, there is a disadvantage in that transmittance and aperture ratio due to light are reduced.

또한, 구동전압에 의한 응답시간을 개선해야 하고, 셀 갭(cell gap)의 정렬오차 마진(misalign margin)이 작기 때문에 상기 셀 갭을 균일하게 해야 하는 단점이 있다.In addition, there is a disadvantage in that the response time due to the driving voltage must be improved and the cell gap is made uniform because the misalign margin of the cell gap is small.

즉, 횡전계 방식의 액정표시장치는 상기와 같은 장점과 단점이 있으므로 사용자의 사용 용도에 따라 선택해서 사용할 수 있다.That is, the transverse electric field type liquid crystal display device has the advantages and disadvantages as described above can be selected according to the user's use.

도 4a 및 도 4b는 각각 오프상태와 온 상태일 때 IPS의 액정표시장치의 동작을 나타낸 사시도이다.4A and 4B are perspective views showing the operation of the liquid crystal display of the IPS in the off state and the on state, respectively.

도 4a에 도시한 바와 같이, 화소전극(12) 또는 공통전극(13)에 횡전계 전압이 인가되지 않았을 경우에는 액정분자 배열방향(16)은 초기 배향막(도시되지 않음)의 배열 방향과 동일한 방향으로 배열된다.As shown in FIG. 4A, when no transverse electric field voltage is applied to the pixel electrode 12 or the common electrode 13, the alignment direction of the liquid crystal molecules 16 is the same as that of the initial alignment layer (not shown). Is arranged.

그리고 도 4b에 도시한 바와 같이, 화소전극(12)과 공통전극(13)에 횡전계 전압이 인가되었을 때 액정분자의 배열방향(16)은 전기장이 인가되는 방향(17)으로 배열함을 알 수 있다.As shown in FIG. 4B, when the transverse electric field voltage is applied to the pixel electrode 12 and the common electrode 13, the alignment direction 16 of the liquid crystal molecules is arranged in the direction 17 to which the electric field is applied. Can be.

이하, 첨부된 도면을 참고하여 종래의 횡전계 방식(IPS)의 액정표시장치에 대하여 설명하기로 한다. Hereinafter, a liquid crystal display of a conventional transverse electric field method (IPS) will be described with reference to the accompanying drawings.

도 5는 종래 기술에 따른 횡전계 방식(IPS)의 액정표시장치의 평면도이고, 도 6은 도 5의 Ⅰ-Ⅰ'선상의 구조 단면도이며, 도 6은 종래 기술에 따른 상,하판 합착 평면도이다. 5 is a plan view of a liquid crystal display device of a transverse electric field method (IPS) according to the prior art, FIG. 6 is a structural cross-sectional view taken along line II ′ of FIG. 5, and FIG. .

먼저, 종래 기술에 따른 횡전계 방식의 액정표시장치는 도 5와 도 6에 도시한 바와 같이 투명한 하부기판(30)상의 일정영역에 게이트 배선(도 5의 31)으로부터 돌출되어 형성되는 게이트 전극(31a) 및 상기 게이트 전극(31a)과 일정한 간격을 갖는 공통전극(31b)과, 상기 게이트 전극(31a)을 포함한 하부기판(30)의 전면에 SiNx 또는 SiOx와 같은 물질로 형성되는 게이트 절연막(32)과, 상기 게이트 전극(31a)과 대응되면서 상기 게이트 절연막(32)상에 아일랜드 형태로 형성되는 액티브층(33)과, 상기 액티브층(33)에 일정부분이 오버랩되면서 상기 데이터 배선(도 5의 34)으로부터 돌출되어 형성되는 소오스 전극(34a)과 상기 소오스 전극(34a)과 일정한 간격을 갖고 형성되는 드레인 전극(34b)과, 상기 소오스/드레인전극(34a/34b)과 액티브층(33) 사이에 형성된 오믹콘택층(33a)과, 상기 드레인전극(34b)에 콘택홀을 갖도록 상기 하부기판(30)의 전면에 SiNx 또는 SiOx로 이루어진 물질로 형성되는 보호막(35)과, 상기 콘택홀을 통해 드레인전극(34b)과 콘택된 화소전극(36)으로 구성된다.First, a transverse electric field type liquid crystal display device according to the related art includes a gate electrode protruding from a gate wiring 31 in a predetermined region on a transparent lower substrate 30 as shown in FIGS. 5 and 6. 31a) and the gate insulating layer 32 formed of a material such as SiNx or SiOx on the entire surface of the lower substrate 30 including the common electrode 31b having a predetermined distance from the gate electrode 31a and the gate electrode 31a. ), An active layer 33 formed in an island shape on the gate insulating layer 32 while corresponding to the gate electrode 31a, and a portion of the active layer 33 overlapping the data line (FIG. 5). The source electrode 34a and the drain electrode 34b formed at regular intervals from the source electrode 34a, and the source / drain electrodes 34a / 34b and the active layer 33. An ohmic contact layer 33a formed therebetween, A passivation layer 35 formed of a material made of SiNx or SiOx on the entire surface of the lower substrate 30 to have a contact hole in the drain electrode 34b, and the pixel electrode contacted with the drain electrode 34b through the contact hole. It consists of 36.

여기서 상기 화소영역내의 공통전극(31b)은 상기 공통배선(31c)에 접속되며, 상기 화소전극(36)은 화소영역내의 공통전극(31b) 사이 및 공통배선(31c)의 일영역상에 형성된다. The common electrode 31b in the pixel region is connected to the common wiring 31c, and the pixel electrode 36 is formed between the common electrode 31b in the pixel region and on one region of the common wiring 31c. .

또한, 상기 보호막(35)상에는 폴리이미드(polyimide)로 이루어진 배향막(도시되지 않음)이 형성되어 있다. In addition, an alignment film (not shown) made of polyimide is formed on the passivation layer 35.                         

또한, 상기와 같은 구성을 갖는 하부기판(31)과 대응하는 상부기판(20) 상에는 도 6 및 도 9에 도시한 바와 같이 빛의 누설을 방지하기 위한 블랙 매트릭스층(21) 및 색을 구현하기 위한 R,G,B의 컬러 필터 소자로 이루어진 컬러 필터층(22) 및 오버 코트층(23)이 차례로 적층되어 있다.In addition, on the lower substrate 31 and the corresponding upper substrate 20 having the above configuration, as shown in FIGS. 6 and 9, the black matrix layer 21 and the color for preventing leakage of light may be implemented. The color filter layer 22 and the overcoat layer 23 which consist of R, G, and B color filter elements for this purpose are laminated | stacked in order.

이때 블랙 매트릭스층(21)은 데이터배선(34)과 게이트배선(31) 및 박막트랜지스터(TFT)('T')에 대응되는 영역에 상, 하판 합착 마진을 고려하여 넓게 형성되어 있다. In this case, the black matrix layer 21 is widely formed in the region corresponding to the data line 34, the gate line 31, and the thin film transistor TFT ('T') in consideration of the upper and lower bonding margins.

다음에 종래의 다른 기술에 따른 횡전계 방식의 액정표시장치에 대하여 설명한다. Next, a transverse electric field type liquid crystal display device according to another conventional technique will be described.

그리고 도 7은 종래의 다른 기술에 따른 횡전계 방식(IPS)의 액정표시장치의 평면도이고, 도 8은 도 7의 Ⅱ-Ⅱ'선상의 구조 단면도이다. 7 is a plan view of a liquid crystal display device of a transverse electric field system (IPS) according to another conventional technology, and FIG. 8 is a cross-sectional view of the structure along the line II-II 'of FIG.

종래의 다른 기술에 따른 횡전계 방식(IPS)의 액정표시장치는 도 7과 도 8에 도시한 바와 같이 투명한 하부기판(30)상의 일정영역에 게이트 배선(31)으로부터 돌출되어 형성되는 게이트 전극(31a) 및 상기 게이트 전극(31a)과 일정한 간격을 갖는 공통전극(31b)과, 상기 게이트 전극(31a)을 포함한 하부기판(30)의 전면에 SiNx 또는 SiOx와 같은 물질로 형성되는 게이트 절연막(32)과, 상기 게이트 전극(31a)과 대응되면서 상기 게이트 절연막(32)상에 아일랜드 형태로 형성되는 액티브층(33)과, 상기 액티브층(33)에 일정부분이 오버랩되면서 상기 데이터 배선(34)으로부터 돌출되어 형성되는 소오스 전극(34a)과 상기 소오스 전극(34a)과 일정한 간격을 갖고 형성되는 드레인 전극(34b) 및 화소전극(34c)과, 상기 하부기 판(30)의 전면에 SiNx 또는 SiOx로 이루어진 물질로 형성되는 보호막(35)으로 구성된다.As shown in FIGS. 7 and 8, a liquid crystal display device of a transverse electric field method (IPS) according to another conventional technology may include a gate electrode protruding from a gate wiring 31 in a predetermined region on a transparent lower substrate 30. 31a) and the gate insulating layer 32 formed of a material such as SiNx or SiOx on the entire surface of the lower substrate 30 including the common electrode 31b having a predetermined distance from the gate electrode 31a and the gate electrode 31a. ), An active layer 33 formed in an island shape on the gate insulating layer 32 while corresponding to the gate electrode 31a, and a predetermined portion of the active layer 33 overlaps the data line 34. A source electrode 34a protruding from the source electrode, a drain electrode 34b and a pixel electrode 34c formed at regular intervals from the source electrode 34a, and SiNx or SiOx on the entire surface of the lower substrate 30; Beams formed of a material consisting of It consists of the arc film 35.

여기서 상기 화소영역내의 공통전극(31b)은 상기 공통배선(31c)에 접속되며, 상기 화소전극(34c)은 액티브층(33)의 일측상부에 오버랩된 박막 트랜지스터의 드레인 전극(34b)에 연결되며, 공통전극(31b) 사이 및 공통배선(31c)의 일영역상에 형성된다.Here, the common electrode 31b in the pixel region is connected to the common wiring 31c, and the pixel electrode 34c is connected to the drain electrode 34b of the thin film transistor overlapped on one side of the active layer 33. Are formed between the common electrodes 31b and on one region of the common wiring 31c.

또한, 상기 보호막(35)상에는 폴리이미드(polyimide)로 이루어진 배향막(도시되지 않음)이 형성되어 있다.In addition, an alignment film (not shown) made of polyimide is formed on the passivation layer 35.

또한, 상기와 같이 형성된 하부기판(30)과 대응하는 상부기판(20)위에는 빛의 누설을 방지하기 위한 블랙 매트릭스층(21) 및 색을 구현하기 위한 R,G,B의 컬러 필터 소자로 이루어진 컬러 필터층(22) 및 오버 코트층(23)이 차례로 적층되어 있다. In addition, the upper substrate 20 corresponding to the lower substrate 30 formed as described above includes a black matrix layer 21 for preventing light leakage and color filter elements of R, G, and B for implementing colors. The color filter layer 22 and the overcoat layer 23 are laminated one by one.

이때 블랙 매트릭스층(21)은 도면에는 도시되지 않았지만, 데이터배선(34)과 게이트배선(31) 및 박막트랜지스터(TFT)('T')에 대응되는 영역에 상, 하판 합착 마진을 고려하여 넓게 형성되어 있다. Although the black matrix layer 21 is not shown in the drawing, the black matrix layer 21 is widely considered in the area corresponding to the data wiring 34, the gate wiring 31, and the thin film transistor TFT ('T') in consideration of the upper and lower bonding margins. Formed.

상술한 바와 같이 IPS 액정표시장치는 공통전극과 화소전극이 동일 기판상에 형성된 구조로서, 시야각 향상에 큰 이점을 갖고 있다. As described above, the IPS liquid crystal display has a structure in which the common electrode and the pixel electrode are formed on the same substrate, and have a great advantage in improving the viewing angle.

그러나 상기와 같은 종래의 횡전계 방식(IPS)의 액정표시장치는 다음과 같은 문제점이 있었다.However, the liquid crystal display of the conventional transverse electric field (IPS) as described above has the following problems.

첫째, 공통배선이 게이트배선과 데이터배선과는 별도로, 화소영역의 일영역 을 점유하고 있으므로 개구율이 낮아지는 문제가 있다. First, since the common wiring occupies one region of the pixel region separately from the gate wiring and the data wiring, the aperture ratio is lowered.

둘째, 상부기판에 형성되는 블랙 매트릭스층이 상/하판 합착 마진을 고려하여 ??게 설계되어 있으므로 개구율이 낮아지는 문제가 있다. Second, since the black matrix layer formed on the upper substrate is designed to be ?? considering the upper / lower plate bonding margin, there is a problem that the opening ratio is lowered.

셋째, TFT에 대응되는 상부기판에 블랙 매트릭스층이 형성되어 있으므로, 외부광에 의해 광누설 전류가 발생할 수 있다. Third, since the black matrix layer is formed on the upper substrate corresponding to the TFT, the light leakage current may be generated by external light.

본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 특히, 본 발명의 목적은 개구율을 향상시키기에 알맞은 횡전계 방식(In-Plane Switching : IPS)의 액정표시장치 및 그의 제조방법을 제공하는데 있다. The present invention has been made to solve the above problems, and in particular, an object of the present invention is to provide a liquid crystal display device of the In-Plane Switching (IPS) suitable for improving the aperture ratio and a manufacturing method thereof. .

본 발명의 다른 목적은 상/하부기판 합착시 블랙 매트릭스층의 미스얼라인 문제가 발생하는 것을 방지하기에 알맞은 횡전계 방식(In-Plane Switching : IPS)의 액정표시장치 및 그의 제조방법을 제공하는데 있다. Another object of the present invention is to provide a liquid crystal display device of an in-plane switching (IPS) suitable for preventing misalignment of the black matrix layer when the upper and lower substrates are bonded, and a manufacturing method thereof. have.

본 발명의 또 다른 목적은 TFT의 광누설전류를 줄이기에 알맞은 횡전계 방식(In-Plane Switching : IPS)의 액정표시장치 및 그의 제조방법을 제공하는데 있다.It is still another object of the present invention to provide a liquid crystal display device having an in-plane switching (IPS) suitable for reducing the light leakage current of a TFT and a manufacturing method thereof.

상기와 같은 목적을 달성하기 위한 본 발명의 횡전계 방식(IPS)의 액정표시장치는 소정 간격을 두고 서로 대향되는 제 1 기판 및 제 2 기판과; 상기 제 1 기판상에 제1 방향으로 형성되는 게이트배선과; 상기 게이트배선을 포함한 상기 제 1 기판의 전면에 형성된 게이트 절연막과; 화소영역이 정의되도록, 상기 게이트 절연막 상에 상기 제1 방향에 수직한 제2 방향으로 형성된 데이터배선과; 상기 게이트배선 및 데이터배선의 교차 부위에 형성된 박막 트랜지스터와; 상기 게이트 절연막 상에, 상기 박막 트랜지스터의 드레인전극과 연결되고, 상기 화소영역과 대응하여 상기 제2 방향으로 형성된 제1 화소전극과; 상기 데이터배선, 상기 박막 트랜지스터 및 상기 제1 화소전극을 포함한 상기 게이트 절연막의 전면에 형성된 층간절연막과; 상기 층간절연막에 상기 제1 화소전극의 일영역과 대응되어 형성된 콘택홀과; 상기 층간절연막 상에, 상기 게이트배선과 중첩되어 형성된 공통배선과; 상기 층간절연막 상에 형성되고, 상기 데이터배선 및 상기 박막 트랜지스터의 액티브영역과 중첩되도록 형성된 일부와, 상기 화소영역 내에 상기 제1 화소전극과 교번하도록 상기 제2 방향으로 형성된 다른 일부를 포함하며, 상기 공통배선과 연결되는 공통전극과; 상기 층간절연막 상에, 상기 화소영역 내의 상기 제1 화소전극과 중첩되도록 형성되고, 상기 콘택홀을 통해 상기 제1 화소전극의 일영역과 콘택되는 제2 화소전극을 포함하여 구성됨을 특징으로 한다.In order to achieve the above object, a liquid crystal display (IPS) of the transverse electric field system (IPS) of the present invention includes: a first substrate and a second substrate facing each other at a predetermined interval; A gate wiring formed on the first substrate in a first direction; A gate insulating film formed on the entire surface of the first substrate including the gate wirings; A data wiring formed on the gate insulating film in a second direction perpendicular to the first direction so that the pixel region is defined; A thin film transistor formed at an intersection of the gate wiring and the data wiring; A first pixel electrode connected to the drain electrode of the thin film transistor on the gate insulating layer and formed in the second direction to correspond to the pixel region; An interlayer insulating film formed on an entire surface of the gate insulating film including the data line, the thin film transistor, and the first pixel electrode; A contact hole formed in the interlayer insulating layer to correspond to a region of the first pixel electrode; A common wiring formed on the interlayer insulating film so as to overlap the gate wiring; A portion formed on the interlayer insulating layer and overlapping with the data line and the active region of the thin film transistor; and another portion formed in the pixel region in the second direction so as to alternate with the first pixel electrode. A common electrode connected to the common wiring; And a second pixel electrode formed on the interlayer insulating layer so as to overlap the first pixel electrode in the pixel region and contacting one region of the first pixel electrode through the contact hole.

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

또한, 본 발명의 다른 실시예에 따른 횡전계 방식의 액정표시장치는 소정 간격을 두고 서로 대향되는 제 1 기판 및 제 2 기판과; 상기 제 1 기판상에 제1 방향으로 형성된 게이트배선과; 상기 게이트배선을 포함한 상기 제 1 기판의 전면에 형성된 게이트 절연막과; 화소영역이 정의되도록, 상기 게이트 절연막 상에 상기 제1 방향에 수직한 제2 방향으로 형성된 데이터배선과; 상기 게이트배선 및 데이터배선의 교차 부위에 형성된 박막 트랜지스터와; 상기 게이트 절연막 상에, 상기 박막 트랜지스터의 드레인전극과 연결되고, 상기 화소영역과 대응하여 상기 제2 방향으로 형성된 제1 화소전극과; 상기 데이터배선, 상기 제1 화소전극 및 상기 박막 트랜지스터를 포함한 상기 게이트 절연막의 전면에 형성된 칼라필터층과; 상기 칼라필터층의 전면에 형성된 층간절연막과; 상기 칼라필터층과 상기 층간절연막에 상기 제1 화소전극의 일영역과 대응되어 형성된 콘택홀과; 상기 층간절연막 상에, 상기 게이트배선과 중첩되어 형성된 공통배선과; 상기 층간절연막 상에 형성되고, 상기 데이터배선 및 상기 박막 트랜지스터의 액티브영역과 중첩되도록 형성된 일부와 상기 화소영역 내에 상기 제1 화소전극과 교번하도록 상기 제2 방향으로 형성된 다른 일부를 포함하며, 상기 공통배선과 연결되는 공통전극과; 상기 층간절연막 상에, 상기 제2 방향으로 형성된 상기 화소영역 내의 상기 제1 화소전극과 중첩되도록 형성되고, 상기 콘택홀을 통해 상기 제1 화소전극의 일영역과 콘택되는 제2 화소전극을 포함하여 구성됨을 특징으로 한다.In addition, a transverse electric field type liquid crystal display device according to another embodiment of the present invention includes a first substrate and a second substrate facing each other at a predetermined interval; A gate wiring formed on the first substrate in a first direction; A gate insulating film formed on the entire surface of the first substrate including the gate wirings; A data wiring formed on the gate insulating film in a second direction perpendicular to the first direction so that the pixel region is defined; A thin film transistor formed at an intersection of the gate wiring and the data wiring; A first pixel electrode connected to the drain electrode of the thin film transistor on the gate insulating layer and formed in the second direction to correspond to the pixel region; A color filter layer formed on an entire surface of the gate insulating layer including the data line, the first pixel electrode, and the thin film transistor; An interlayer insulating film formed on the entire surface of the color filter layer; A contact hole formed in the color filter layer and the interlayer insulating layer so as to correspond to a region of the first pixel electrode; A common wiring formed on the interlayer insulating film so as to overlap the gate wiring; A portion formed on the interlayer insulating layer and overlapping the data line and the active region of the thin film transistor, and another portion formed in the second region so as to alternate with the first pixel electrode in the pixel region; A common electrode connected to the wiring; A second pixel electrode formed on the interlayer insulating layer so as to overlap the first pixel electrode in the pixel area formed in the second direction, and contacting one region of the first pixel electrode through the contact hole; Characterized in that configured.

삭제delete

삭제delete

삭제delete

삭제delete

또한, 본 발명의 실시예에 따른 횡전계 방식의 액정표시장치의 제조방법은 기판상에 제1 방향을 갖는 게이트배선과, 상기 게이트배선의 일측에 구비된 게이트전극을 형성하는 단계; 상기 게이트전극 및 상기 게이트배선을 포함한 상기 기판의 전면에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에, 상기 게이트전극의 적어도 일부와 중첩하는 액티브층을 형성하는 단계; 상기 게이트 절연막 상에, 화소영역이 정의되도록 상기 제1 방향과 수직한 제2 방향을 갖는 데이터배선과, 상기 액티브층의 일측 및 타측에 각각 오버랩되는 소오스전극 및 드레인전극과, 상기 드레인전극과 연결되고 상기 화소영역과 대응하며 상기 제2 방향을 갖는 제1 화소전극을 형성하는 단계; 상기 기판의 전면에 대응하여 층간절연막을 형성하는 단계; 및 상기 층간절연막 상에, 상기 게이트배선과 중첩되는 공통배선과, 상기 화소영역과 대응되어 상기 제1 화소전극과 교번하고 제2 방향을 갖는 일부와 상기 데이터배선 및 상기 액티브층과 중첩되는 다른 일부를 포함하는 공통전극과, 상기 화소영역 내의 상기 제1 화소전극과 중첩하여 상기 공통전극의 일부와 교번하는 제2 화소전극을 형성하는 단계를 포함함을 특징으로 한다.In addition, a method of manufacturing a transverse electric field type liquid crystal display device according to an exemplary embodiment of the present invention includes forming a gate wiring having a first direction on a substrate and a gate electrode provided at one side of the gate wiring; Forming a gate insulating film on an entire surface of the substrate including the gate electrode and the gate wiring; Forming an active layer on the gate insulating layer, the active layer overlapping at least a portion of the gate electrode; A data line having a second direction perpendicular to the first direction so as to define a pixel region, a source electrode and a drain electrode overlapping one side and the other side of the active layer, and the drain electrode; Forming a first pixel electrode corresponding to the pixel region and having the second direction; Forming an interlayer insulating film on the entire surface of the substrate; And a common line overlapping the gate line on the interlayer insulating layer, a portion corresponding to the pixel area, alternately with the first pixel electrode and having a second direction, and another portion overlapping with the data line and the active layer. And forming a second pixel electrode which alternates with a part of the common electrode by overlapping the common electrode including the common electrode and the first pixel electrode in the pixel region.

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

이하, 첨부 도면을 참조하여 실시예별로 본 발명의 횡전계 방식(IPS)의 액정표시장치 및 그의 제조방법에 대하여 설명하기로 한다. Hereinafter, a liquid crystal display (IPS) of a transverse electric field system (IPS) of the present invention and a manufacturing method thereof will be described with reference to the accompanying drawings.

제 1 실시예First embodiment

본 발명의 제 1 실시예에서는 공통배선, 공통전극을 게이트배선 및 데이터배선과 액티브층(특히, 채널영역) 상부에 중첩되도록 형성하여 상부기판의 블랙 매트 릭스층의 역할을 할 수 있도록 하고, 전단 게이트배선 상부에 화소전극이 오버랩되는 것에 특징이 있는 것이다. In the first embodiment of the present invention, the common wiring and the common electrode are formed to overlap the gate wiring and the data wiring with the active layer (especially, the channel region) to serve as a black matrix layer of the upper substrate. The pixel electrode overlaps the gate wiring.

먼저, 본 발명의 제 1 실시예에 따른 횡전계 방식의 액정표시장치에 대하여 설명한다. First, a transverse electric field type liquid crystal display device according to a first embodiment of the present invention will be described.

도 10은 본 발명의 제 1 실시예에 따른 횡전계 방식(IPS)의 액정표시장치의 평면도이고, 도 11은 도 10의 Ⅲ-Ⅲ'선상의 구조단면도이다. FIG. 10 is a plan view of a liquid crystal display device of a transverse electric field system (IPS) according to a first embodiment of the present invention, and FIG. 11 is a structural cross-sectional view taken along line III-III 'of FIG.

본 발명의 제 1 실시예에 따른 횡전계 방식의 액정표시장치는 도 10과 도 11에 도시한 바와 같이 투명한 하부기판(60)상에 종횡으로 배열되어 화소영역을 정의하는 게이트 배선(61) 및 데이터 배선(64)과, 상기 게이트 배선(61)의 일측에서 돌출 형성된 게이트 전극(61a)과, 상기 게이트 전극(61a)을 포함한 하부기판(60)의 전면에 SiNx 또는 SiOx와 같은 물질로 형성된 게이트 절연막(62)과, 상기 게이트 전극(61a) 상부의 상기 게이트 절연막(62)상에 아일랜드 형태로 형성되는 액티브층(63)과, 상기 데이터 배선(64)으로부터 돌출되어 상기 액티브층(63)의 일측 상부에 오버랩된 소오스 전극(64a)과, 상기 소오스 전극(64a)과 일정 간격 이격되고 액티브층(63)의 타측에 오버랩된 드레인 전극(64b)과, 소오스 전극(64a)과 드레인 전극(64b)을 포함한 하부기판(60)의 전면에 형성된 층간절연막(65)과, 상기 게이트배선(61)과 데이터배선(64) 및 액티브층(63)(특히, 채널영역) 상부에 중첩되며, 화소영역을 가로지르도록 층간절연막(65)상에 형성된 공통배선(66a) 및 공통전극(66b)과, 상기 드레인전극(64b)에 콘택홀(68)을 갖도록 하부기판(60)의 전면에 형성된 보호막(67)과, 상기 콘택홀(68)을 통해서 드레인전극(64b)과 콘택되고 전단 의 게이트배선(61) 상부에 오버랩되며 화소영역의 공통전극(66b) 양쪽에 일정 간격을 갖고 형성된 화소전극(69)으로 구성된다. As shown in FIGS. 10 and 11, the horizontal liquid crystal display device according to the first embodiment of the present invention includes a gate wiring 61 arranged vertically and horizontally on a transparent lower substrate 60 to define a pixel region; A gate formed of a material such as SiNx or SiOx on the entire surface of the data line 64, the gate electrode 61a protruding from one side of the gate line 61, and the lower substrate 60 including the gate electrode 61a. An insulating layer 62, an active layer 63 formed in an island shape on the gate insulating layer 62 on the gate electrode 61a, and protruding from the data line 64 to form an active layer 63. An overlapping source electrode 64a on one side, a drain electrode 64b spaced apart from the source electrode 64a by a predetermined interval, and overlapping on the other side of the active layer 63, a source electrode 64a, and a drain electrode 64b. Layer formed on the front surface of the lower substrate 60 including A common layer formed on the interlayer insulating film 65 so as to overlap the insulating film 65 and the gate wiring 61, the data wiring 64, and the active layer 63 (particularly, the channel region) and to cross the pixel region. Drain through the wiring 66a and the common electrode 66b, the passivation layer 67 formed on the entire surface of the lower substrate 60 to have the contact hole 68 in the drain electrode 64b, and the contact hole 68. The pixel electrode 69 is formed of a pixel electrode 69 which is in contact with the electrode 64b and overlaps the upper portion of the gate wiring 61 at the front end and is formed at regular intervals on both sides of the common electrode 66b of the pixel region.

또한, 상기 보호막(67)상에는 폴리이미드(polyimide)로 이루어진 배향막(도시되지 않음)이 형성되어 있다. In addition, an alignment film (not shown) made of polyimide is formed on the passivation film 67.

상기에서 공통배선(66a)은 게이트배선(66a)상부에 중첩 형성되고, 공통전극(66b)은 데이터배선(64) 및 액티브층(63)(특히, 채널영역) 상부에 중첩 형성되며, 공통배선(66a)와 연결되어 상기 화소영역을 가로지르도록 형성되어 있다. In this case, the common wiring 66a overlaps the gate wiring 66a and the common electrode 66b overlaps the data wiring 64 and the active layer 63 (particularly, the channel region). It is formed to intersect the pixel area in connection with 66a.

상기 층간절연막(65)은 공통배선(66a)과 공통전극(66b)에 의해서 게이트배선(61)과 데이터라인(64)의 신호가 지연되는 문제를 방지하기 위해서, 2~3㎛ 정도의 두께를 갖는 아크릴, 폴리 이미드, BCB(Benzo Cyclo Butene), 산화막, 질화막중 적어도 어느 하나로 형성되어 있고, 표면은 평탄하다. The interlayer insulating layer 65 may have a thickness of about 2 μm to 3 μm in order to prevent a delay of signals of the gate line 61 and the data line 64 by the common line 66a and the common electrode 66b. It is formed of at least one of acryl, polyimide, BCB (Benzo Cyclo Butene), an oxide film, and a nitride film which has, and the surface is flat.

또한, 상기와 같이 형성된 하부기판(60)과 대응하는 상부기판(50)위에는 색을 구현하기 위한 R,G,B의 컬러 필터 소자로 이루어진 컬러 필터층(52) 및 오버 코트층(53)이 차례로 적층되어 있다. In addition, on the lower substrate 60 and the corresponding upper substrate 50 formed as described above, the color filter layer 52 and the overcoat layer 53 made of color filter elements of R, G, and B for realizing color are sequentially. It is stacked.

이때, 일반적으로 상부기판에 빛의 누설을 방지하기 위해 형성되는 블랙 매트릭스층은 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W)과 같은 불투명 금속으로 형성된 공통배선(66a) 및 공통전극(66b)이 그 역할을 대신할 수 있으므로 생략하였다.In this case, the black matrix layer which is generally formed to prevent light leakage on the upper substrate is a common wiring 66a formed of an opaque metal such as aluminum (Al), chromium (Cr), molybdenum (Mo), and tungsten (W). And the common electrode 66b may be omitted since the common electrode 66b may take its role.

한편, 상기에서 공통배선(66a) 및 공통전극(66b)을 ITO와 같은 투명 금속 물질로 형성할 수도 있는데, 이때는 상기 상부기판(50)에 박막 트랜지스터의 액티브 층을 가려주도록 아일랜드 형태의 블랙 매트릭스층을 더 구비한다. Meanwhile, the common wiring 66a and the common electrode 66b may be formed of a transparent metal material such as ITO. In this case, an island-type black matrix layer is formed to cover the active layer of the thin film transistor on the upper substrate 50. It is further provided.

다음에, 상기 구성을 갖도록 본 발명의 제 1 실시예에 따른 횡전계 방식의 액정표시장치의 제조방법에 대하여 설명한다. Next, a manufacturing method of the transverse electric field type liquid crystal display device according to the first embodiment of the present invention will be described to have the above configuration.

도 12a 내지 도 12d는 본 발명의 제 1 실시예에 따른 횡전계 방식(IPS)의 액정표시장치의 제조방법을 나타낸 평면도이고, 도 13a 내지 도 13d는 본 발명의 제 1 실시예에 따른 횡전계 방식(IPS)의 액정표시장치의 제조방법을 나타낸 공정단면도이다. 12A to 12D are plan views illustrating a method of manufacturing a liquid crystal display device of a transverse electric field method (IPS) according to a first embodiment of the present invention, and FIGS. 13A to 13D are transverse electric fields according to a first embodiment of the present invention. The process cross-sectional view which shows the manufacturing method of the liquid crystal display device of IP system (IPS).

먼저, 도 12a와 도 13a에 도시한 바와 같이 투명한 하부 기판(60)상에 도전성 금속을 증착하고, 포토 및 식각 공정을 이용하여 도전성 금속을 패터닝하여, 일 끝단이 소정면적으로 넓게 구성되는 게이트 패드(도시되지 않음)와 상기 게이트 패드에서 일 방향으로 연장된 게이트 배선(61)과 상기 게이트 배선(61)에서 일 방향으로 돌출 형성된 게이트 전극(61a)을 형성한다.First, as illustrated in FIGS. 12A and 13A, a conductive metal is deposited on a transparent lower substrate 60, and the conductive metal is patterned by using a photo and etching process, so that one end thereof is formed with a wider predetermined area. (Not shown) and a gate wiring 61 extending in one direction from the gate pad and a gate electrode 61a protruding from the gate wiring 61 in one direction.

이후에 상기 게이트 전극(61a)이 형성된 하부기판(60)의 전면에 게이트 절연막(62)을 형성한다. Thereafter, a gate insulating layer 62 is formed on the entire surface of the lower substrate 60 on which the gate electrode 61a is formed.

여기서 상기 게이트 절연막(62)은 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiO2)을 사용할 수 있다.The gate insulating layer 62 may be formed of silicon nitride (SiNx) or silicon oxide (SiO 2 ).

이후에 도 12b와 도 13b에 도시한 바와 같이, 상기 게이트 절연막(62)상에 반도체층(아몰퍼스실리콘 + 불순물 아몰퍼스실리콘)을 형성한다. 12B and 13B, a semiconductor layer (amorphous silicon + impurity amorphous silicon) is formed on the gate insulating layer 62.

이어, 상기 반도체층을 포토 및 식각 공정으로 패터닝하여, 상기 게이트 전 극(61a) 상부에 아일랜드(island) 형태를 갖는 액티브층(63)을 형성한다.Subsequently, the semiconductor layer is patterned by photo and etching processes to form an active layer 63 having an island shape on the gate electrode 61a.

이후에 상기 액티브층(63)이 형성된 하부기판(60)의 전면에 도전성 금속을 증착하고 포토 및 식각 공정을 통해 패터닝하여, 상기 게이트 배선(61)과 교차하여 화소영역을 정의하는 데이터 배선(64)을 형성하고, 끝단에 소정면적을 갖는 소오스 패드(도시되지 않음)와, 상기 데이터 배선(64)에서 일 방향으로 돌출 연장된 소오스전극(64a)과, 소오스전극(64a)과 일정간격 격리된 드레인전극(64b)을 형성한다. 이때 채널영역 상부의 액티브층(63)의 불순물 아몰퍼스실리콘도 식각하여 오믹 콘택층(63a)을 형성한다. Subsequently, a conductive metal is deposited on the entire surface of the lower substrate 60 on which the active layer 63 is formed, and patterned through photo and etching processes to cross the gate line 61 to define a pixel region 64. A source pad (not shown) having a predetermined area at the end, a source electrode 64a protruding in one direction from the data line 64, and a source electrode 64a separated from the source electrode 64a by a predetermined distance. A drain electrode 64b is formed. At this time, the impurity amorphous silicon of the active layer 63 on the channel region is also etched to form the ohmic contact layer 63a.

이후에 도 12c와 도 13c에 도시한 바와 같이 데이터라인(64)이 형성된 하부기판(60)의 전면에 표면이 평탄한 층간절연막(65)을 형성한다. 12C and 13C, an interlayer insulating film 65 having a flat surface is formed on the entire surface of the lower substrate 60 on which the data lines 64 are formed.

상기 층간절연막(65)은 아크릴, 폴리 이미드, BCB(Benzo Cyclo Butene), 산화막, 질화막 중에서 적어도 하나를 사용하여 형성할 수 있다.The interlayer insulating layer 65 may be formed using at least one of acryl, polyimide, benzocyclobutene (BCB), oxide film, and nitride film.

다음에 상기 층간절연막(65)상에 도전성 금속을 증착하고, 포토 및 사진식각을 통해 패터닝하여 공통배선(66a)과 공통전극(66b)을 형성한다. Next, a conductive metal is deposited on the interlayer insulating film 65 and patterned through photo and photolithography to form a common wiring 66a and a common electrode 66b.

여기서 상기 도전성 금속은 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W) 등의 금속을 사용하거나, ITO와 같은 투명금속으로 형성할 수도 있다. The conductive metal may be formed of a metal such as aluminum (Al), chromium (Cr), molybdenum (Mo), tungsten (W), or may be formed of a transparent metal such as ITO.

상기 공통배선(66a)은 게이트배선(61)상부에 중첩되도록 형성한다.The common wiring 66a is formed to overlap the gate wiring 61.

그리고 공통전극(66b)은 데이터배선(64) 및 액티브층(63) 상부에 중첩되도록 형성함과 동시에, 상기 게이트배선(61) 상부에 형성된 공통배선(66a)과 연결되어 화소영역을 가로지르도록 형성한다. The common electrode 66b is formed to overlap the data line 64 and the active layer 63, and is connected to the common line 66a formed on the gate line 61 to cross the pixel area. Form.                     

이후에 공통배선(66a)과 공통전극(66b)을 포함한 하부기판(60)의 전면에 보호막(67)을 형성한 후에 드레인전극(64b)의 일영역이 드러나도록 콘택홀(68)을 형성한다. Thereafter, after the passivation layer 67 is formed on the entire surface of the lower substrate 60 including the common wiring 66a and the common electrode 66b, the contact hole 68 is formed to expose one region of the drain electrode 64b. .

상기 보호막(67)은 산화막, 질화막 중에서 어느 하나를 사용하여 형성한다.The protective film 67 is formed using either an oxide film or a nitride film.

여기서 상기 콘택홀(68)을 형성할 때 도면에는 도시되지 않았지만, 상기 게이트 패드 및 소오스 패드 부분도 노출되도록 한다. When the contact hole 68 is formed, although not shown in the drawing, the gate pad and the source pad portion are also exposed.

다음에 도 12d와 도 13d에 도시한 바와 같이 콘택홀(68)을 포함한 하부기판(60)의 전면에 도전성 금속을 증착하고, 포토 및 식각 공정을 통해 상기 도전성 금속을 선택적으로 제거하여 상기 콘택홀(68)을 통해서 드레인전극(64b)과 콘택되고, 전단의 게이트배선(61) 상부에 오버랩되며, 화소영역의 공통전극(66b) 양쪽에 일정 간격을 갖도록 한다. Next, as shown in FIGS. 12D and 13D, a conductive metal is deposited on the entire surface of the lower substrate 60 including the contact hole 68, and the conductive metal is selectively removed through photo and etching processes to remove the conductive metal. The contact electrode 68 contacts the drain electrode 64b, overlaps the upper portion of the gate wiring 61 at the front end, and has a predetermined interval on both sides of the common electrode 66b of the pixel region.

이때 콘택홀(68)을 통해서 드레인전극(64b)과 콘택되고, 화소영역의 공통전극(66b) 양쪽에 일정 간격을 갖는 도전성 금속은 화소전극(69)을 이루고, 전단의 게이트배선(61) 상부에 오버랩된 도전성 금속은 스토리지전극(69b)을 이룬다. At this time, the conductive metal contacting the drain electrode 64b through the contact hole 68 and having a predetermined interval on both sides of the common electrode 66b of the pixel region forms the pixel electrode 69, and the upper portion of the gate wiring 61 in the front end. The conductive metal overlapped on each other forms the storage electrode 69b.

이때 화소전극(69)은 스토리지 전극(69b)과 연결되어 있다. In this case, the pixel electrode 69 is connected to the storage electrode 69b.

스토리지 구조는 스토리지 온 게이트(Storage On Gate)와 스토리지 온 콤온(Storage On Common)을 둘다 적용한 하이브리드 스토리지(Hybrid Storage) 구조이다. The storage structure is a hybrid storage structure that employs both a storage on gate and a storage on common.

도면에는 도시되지 않았지만, 상기 화소전극(69) 및 공통배선(66a), 공통전극(66b)을 포함한 하부기판(60)의 전면에 폴리이미드(polyimide)나 광배향성 물질 로 이루어진 배향막을 형성한다.Although not shown in the drawing, an alignment layer made of polyimide or photo-alignment material is formed on the entire surface of the lower substrate 60 including the pixel electrode 69, the common wiring 66a, and the common electrode 66b.

여기서 폴리이미드로 이루어진 배향막은 기계적인 러빙에 의해 배향방향이 결정되며, PVCN계 물질(polyvinylcinnamate based material)이나 폴리실록산계 물질(polysiloxane based material)로 이루어진 광반응성 물질은 자외선과 같은 광의 조사에 의해 배향방향이 결정된다. Here, the alignment layer made of polyimide is determined by mechanical rubbing, and the photoreactive material made of polyvinylcinnamate based material or polysiloxane based material is oriented by irradiation with light such as ultraviolet rays. This is determined.

이때, 배향방향은 광의 조사방향이나 조사되는 광의 성질, 즉 편광방향 등에 의해 결정된다. At this time, the orientation direction is determined by the irradiation direction of the light or the property of the irradiated light, that is, the polarization direction.

이후에 칼라필터층(52)과 오버코트층(53)이 형성된 컬러 필터 어레이 기판인 상부기판(50)을 준비한다.Thereafter, the upper substrate 50, which is the color filter array substrate on which the color filter layer 52 and the overcoat layer 53 are formed, is prepared.

상기 하부기판(60)과 상부기판(50)을 합착하기 위한 씨일재(미도시)를 하부기판(60) 또는 상부기판(50)에 형성한다. A seal material (not shown) for bonding the lower substrate 60 and the upper substrate 50 is formed on the lower substrate 60 or the upper substrate 50.

이어, 상기 컬러 필터 기판인 상부기판(50)과 박막 트랜지스터 배열 기판인 하부기판(60)을 합착한다. Subsequently, the upper substrate 50, which is the color filter substrate, and the lower substrate 60, which is a thin film transistor array substrate, are bonded to each other.

여기서, 도면에는 도시되지 않았지만 상기 상부기판(50)의 전면에는 하부기판(60)과 동일한 물질의 배향막이 형성되어 있다. Although not shown in the drawing, an alignment layer of the same material as that of the lower substrate 60 is formed on the front surface of the upper substrate 50.

상기에서 공통배선(66a)과 공통전극(66b)을 투명 금속으로 형성할 경우, 상기 상부기판(50)에는 박막 트랜지스터의 액티브층을 가려주도록 아일랜드 형태의 블랙 매트릭스층을 더 구비한다. In the case where the common wiring 66a and the common electrode 66b are formed of a transparent metal, the upper substrate 50 further includes an island-type black matrix layer to cover the active layer of the thin film transistor.

제 2 실시예Second embodiment

먼저, 본 발명의 제 2 실시예에 따른 횡전계 방식의 액정표시장치에 대하여 설명한다. First, a transverse electric field type liquid crystal display device according to a second embodiment of the present invention will be described.

도 14는 본 발명의 제 2 실시예에 따른 횡전계 방식(IPS)의 액정표시장치의 평면도이고, 도 15는 도 14의 Ⅳ-Ⅳ'선상의 구조단면도이다. FIG. 14 is a plan view of a liquid crystal display device of a transverse electric field system (IPS) according to a second embodiment of the present invention, and FIG. 15 is a structural cross-sectional view taken along the line IV-IV 'of FIG.

본 발명의 제 2 실시예에 따른 횡전계 방식의 액정표시장치는 도 14와 도 15에 도시한 바와 같이 투명한 하부기판(100)상에 종횡으로 배열되어 화소영역을 정의하는 게이트 배선(도 16a의 101) 및 데이터 배선(104)과, 상기 게이트 배선(101)의 일측에서 돌출 형성된 게이트 전극(101a)과, 상기 게이트 전극(101a)을 포함한 하부기판(100)의 전면에 SiNx 또는 SiOx와 같은 물질로 형성된 게이트 절연막(102)과, 상기 게이트 전극(101a) 상부의 상기 게이트 절연막(102)상에 아일랜드 형태로 형성되는 액티브층(103)과, 상기 데이터 배선(도 16b의 104)으로부터 돌출되어 상기 액티브층(103)의 일측 상부에 오버랩된 소오스 전극(104a)과, 상기 소오스 전극(104a)과 일정 간격 이격되고 액티브층(103)의 타측에 오버랩된 드레인 전극(104b)과, 상기 드레인전극(104b)과 연결되고 화소영역에 일정간격을 갖도록 형성된 화소전극(104c)과, 화소전극(104c)을 포함한 하부기판(100)의 전면에 형성된 층간절연막(105)과, 게이트배선(101) 상부에 오버랩되어 형성된 공통배선(106a)과, 상기 게이트배선(101) 상부에 형성된 공통배선(106a)과 연결되어 화소전극(104c)과 데이터배선(104)의 사이 및 상기 두 개의 화소전극(104c) 사이에 일정간격 이격되어 있는 공통전극(106b)으로 구성된다.In the transverse electric field type liquid crystal display device according to the second exemplary embodiment of the present invention, as illustrated in FIGS. 14 and 15, gate wirings arranged vertically and horizontally on a transparent lower substrate 100 to define pixel regions (see FIG. 16A). 101 and the data line 104, a gate electrode 101a protruding from one side of the gate line 101, and a material such as SiNx or SiOx on the entire surface of the lower substrate 100 including the gate electrode 101a Protruded from the gate insulating film 102 formed of the semiconductor layer, the active layer 103 formed in an island shape on the gate insulating film 102 above the gate electrode 101a, and the data line (104 in FIG. 16B). The source electrode 104a overlapped on one side of the active layer 103, the drain electrode 104b spaced apart from the source electrode 104a by a predetermined interval, and overlapped on the other side of the active layer 103, and the drain electrode ( 104b) and work on the pixel area The interlayer insulating film 105 formed on the entire surface of the lower substrate 100 including the pixel electrode 104c, the pixel electrode 104c, and the common wiring 106a overlapped on the gate wiring 101; The common electrode connected to the common wiring 106a formed on the gate wiring 101 and spaced apart from each other between the pixel electrode 104c and the data wiring 104 and between the two pixel electrodes 104c ( 106b).

그리고 상기 화소전극(104c)과 연결되며 전단의 게이트배선의 상부에 스토리지 전극(104d)이 형성되어 있다. The storage electrode 104d is connected to the pixel electrode 104c and is formed on an upper portion of the gate wiring.                     

상기 전단의 게이트 배선(101) 상부에는 게이트절연막, 화소전극, 증착절연막과 공통배선이 적층된 스토리지 커패시터가 구비된다. A storage capacitor in which a gate insulating layer, a pixel electrode, a deposition insulating layer and a common wiring are stacked is disposed on the gate wiring 101 at the front end.

또한, 상기 층간절연막(105)상에는 폴리이미드(polyimide)로 이루어진 배향막(도시되지 않음)이 형성되어 있다.Also, an alignment film (not shown) made of polyimide is formed on the interlayer insulating film 105.

상기 층간절연막(105)은 아크릴, 폴리 이미드, BCB(Benzo Cyclo Butene), 산화막, 질화막 중에서 적어도 어느 하나로 형성되어 있다. The interlayer insulating film 105 is formed of at least one of acryl, polyimide, Benzo cyclobutene (BCB), oxide film, and nitride film.

또한, 상기와 같이 형성된 하부기판(100)과 대응하는 상부기판(90)위에는 빛의 누설을 방지하기 위한 블랙 매트릭스층(91) 및 색을 구현하기 위한 R,G,B의 컬러 필터 소자로 이루어진 컬러 필터층(92) 및 오버 코트층(93)이 차례로 적층되어 있다. In addition, the lower substrate 100 and the upper substrate 90 formed as described above are formed of a black matrix layer 91 for preventing light leakage and color filter elements of R, G, and B for implementing colors. The color filter layer 92 and the overcoat layer 93 are laminated one by one.

다음에, 상기 구성을 갖도록 본 발명의 제 2 실시예에 따른 횡전계 방식의 액정표시장치의 제조방법에 대하여 설명한다. Next, a method of manufacturing a transverse electric field type liquid crystal display device according to a second embodiment of the present invention will be described so as to have the above configuration.

도 16a 내지 도 16c는 본 발명의 제 2 실시예에 따른 횡전계 방식(IPS)의 액정표시장치의 제조방법을 나타낸 평면도이고, 도 17a 내지 도 17d는 본 발명의 제 2 실시예에 따른 횡전계 방식(IPS)의 액정표시장치의 제조방법을 나타낸 공정단면도이다. 16A to 16C are plan views illustrating a method of manufacturing a liquid crystal display device of a transverse electric field method (IPS) according to a second embodiment of the present invention, and FIGS. 17A to 17D are transverse electric fields according to a second embodiment of the present invention. The process cross-sectional view which shows the manufacturing method of the liquid crystal display device of IP system (IPS).

먼저, 도 16a와 도 17a에 도시한 바와 같이 투명한 하부 기판(100)상에 도전성 금속을 증착하고, 포토 및 식각 공정을 이용하여 도전성 금속을 패터닝하여, 일 끝단이 소정면적으로 넓게 구성되는 게이트 패드(도시되지 않음)와 상기 게이트 패드에서 일 방향으로 연장된 게이트 배선(101)과 상기 게이트 배선(101)에서 일 방 향으로 돌출 형성된 게이트 전극(101a)을 형성한다.First, as illustrated in FIGS. 16A and 17A, a conductive metal is deposited on a transparent lower substrate 100, and the conductive metal is patterned by using a photo and etching process, so that one end of the gate pad is formed to have a predetermined area. (Not shown), a gate wiring 101 extending in one direction from the gate pad and a gate electrode 101a protruding in one direction from the gate wiring 101 are formed.

이후에 상기 게이트 전극(101a)이 형성된 하부기판(100)의 전면에 게이트 절연막(102)을 형성한다. Thereafter, the gate insulating layer 102 is formed on the entire surface of the lower substrate 100 on which the gate electrode 101a is formed.

여기서 상기 게이트 절연막(102)은 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiO2)을 사용할 수 있다.The gate insulating layer 102 may use a silicon nitride layer (SiNx) or a silicon oxide layer (SiO 2 ).

이후에 도 16b와 도 17b에 도시한 바와 같이, 상기 게이트 절연막(102)상에 반도체층(아몰퍼스실리콘 + 불순물 아몰퍼스실리콘)을 형성한다. Thereafter, as shown in FIGS. 16B and 17B, a semiconductor layer (amorphous silicon + impurity amorphous silicon) is formed on the gate insulating film 102.

이어, 상기 반도체층을 포토 및 식각 공정으로 패터닝하여, 상기 게이트 전극(101a) 상부에 아일랜드(island) 형태를 갖는 액티브층(103)을 형성한다.Subsequently, the semiconductor layer is patterned by photo and etching processes to form an active layer 103 having an island shape on the gate electrode 101a.

이후에 상기 액티브층(103)이 형성된 하부기판(100)의 전면에 도전성 금속을 증착하고 포토 및 식각 공정을 통해 패터닝하여, 상기 게이트 배선(101)과 교차하여 화소영역을 정의하는 데이터 배선(104)을 형성하고, 끝단에 소정면적을 갖는 소오스 패드(도시되지 않음)와, 상기 데이터 배선(104)에서 일 방향으로 돌출 연장된 소오스전극(104a)과, 소오스전극(104a)과 일정간격 격리되는 영역에 드레인전극(104b)을 형성한다. 이때 채널영역 상부의 액티브층(103)의 불순물 아몰퍼스실리콘을 식각하여 오믹 콘택층(103a)을 형성한다. Thereafter, a conductive metal is deposited on the entire surface of the lower substrate 100 on which the active layer 103 is formed, and patterned through photo and etching processes to intersect the gate wiring 101 to define a pixel region 104. A source pad (not shown) having a predetermined area at an end thereof, the source electrode 104a protruding in one direction from the data line 104, and the source electrode 104a separated from the source electrode 104a by a predetermined distance. A drain electrode 104b is formed in the region. At this time, the impurity amorphous silicon of the active layer 103 on the channel region is etched to form an ohmic contact layer 103a.

또한, 상기 드레인전극(104b)에서 연장되고, 화소영역에서 일정 간격을 갖도록 화소전극(104c)을 형성한다. In addition, the pixel electrode 104c is formed to extend from the drain electrode 104b and have a predetermined interval in the pixel region.

상기 화소전극(104c)을 형성할 때, 전단의 게이트배선 상부에는 상기 화소전 극(104c)과 연결되며 동일층상에 존재하도록 스토리지 전극(104d)을 형성한다. When the pixel electrode 104c is formed, the storage electrode 104d is formed on the gate wiring of the front end so as to be connected to the pixel electrode 104c and exist on the same layer.

즉, 상기 화소전극(104c)과 스토리지 전극(104d)은 전단의 게이트배선 상부에서 연결된다. That is, the pixel electrode 104c and the storage electrode 104d are connected above the gate wiring of the front end.

스토리지 구조는 스토리지 온 게이트(Storage On Gate)와 스토리지 온 콤온(Storage On Common)을 둘다 적용한 하이브리드 스토리지(Hybrid Storage) 구조로 형성되어 있다. The storage structure is formed of a hybrid storage structure in which both a storage on gate and a storage on common are applied.

이후에 도 16c와 도 17c에 도시한 바와 같이 데이터라인(104)이 형성된 하부기판(100)의 전면에 층간절연막(105)을 형성한다. Thereafter, as shown in FIGS. 16C and 17C, an interlayer insulating layer 105 is formed on the entire surface of the lower substrate 100 on which the data lines 104 are formed.

상기 층간절연막(105)은 아크릴, 폴리 이미드, BCB(Benzo Cyclo Butene), 산화막, 질화막 중에서 적어도 어느 하나를 사용하여 형성할 수 있다.The interlayer insulating layer 105 may be formed using at least one of acryl, polyimide, benzocyclobutene (BCB), oxide film, and nitride film.

다음에 상기 층간절연막(105)상에 도전성 금속을 증착하고, 포토 및 사진식각을 통해 패터닝하여 공통배선(106a)과 공통전극(106b)을 형성한다. Next, a conductive metal is deposited on the interlayer insulating layer 105 and patterned through photo and photolithography to form a common wiring 106a and a common electrode 106b.

여기서 상기 도전성 금속은 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W) 등의 금속을 사용할 수 있다. The conductive metal may be a metal such as aluminum (Al), chromium (Cr), molybdenum (Mo), tungsten (W).

이때 공통배선(106a)은 게이트배선(101)의 일영역 상부에 형성한다. In this case, the common wiring 106a is formed on an upper portion of the gate wiring 101.

그리고 공통전극(106b)은 상기 게이트배선(101) 상부에 형성된 공통배선(106a)과 연결되어 화소전극(104c)과 데이터 배선(104) 사이 및 상기 두 개의 화소전극(104c) 사이에 일정간격 이격되도록 형성한다. The common electrode 106b is connected to the common wiring 106a formed on the gate wiring 101 to be spaced apart from each other between the pixel electrode 104c and the data line 104 and between the two pixel electrodes 104c. To form.

도면에는 도시되지 않았지만, 상기 화소전극(104c) 및 공통배선(106a), 공통전극(106b)을 포함한 하부기판(100)의 전면에 폴리이미드(polyimide)나 광배향성 물질로 이루어진 배향막을 형성한다.Although not shown in the drawing, an alignment layer made of polyimide or photo-alignment material is formed on the entire surface of the lower substrate 100 including the pixel electrode 104c, the common wiring 106a, and the common electrode 106b.

여기서 폴리이미드로 이루어진 배향막은 기계적인 러빙에 의해 배향방향이 결정되며, PVCN계 물질(polyvinylcinnamate based material)이나 폴리실록산계 물질(polysiloxane based material)로 이루어진 광반응성 물질은 자외선과 같은 광의 조사에 의해 배향방향이 결정된다. Here, the alignment layer made of polyimide is determined by mechanical rubbing, and the photoreactive material made of polyvinylcinnamate based material or polysiloxane based material is oriented by irradiation with light such as ultraviolet rays. This is determined.

이때, 배향방향은 광의 조사방향이나 조사되는 광의 성질, 즉 편광방향 등에 의해 결정된다. At this time, the orientation direction is determined by the irradiation direction of the light or the property of the irradiated light, that is, the polarization direction.

이후에 블랙 매트릭스층(91)과 칼라필터층(92)과 오버코트층(93)이 형성된 컬러 필터 어레이 기판인 상부기판(90)을 준비한다.Thereafter, the upper substrate 90, which is a color filter array substrate on which the black matrix layer 91, the color filter layer 92, and the overcoat layer 93 are formed, is prepared.

상기 하부기판(100)과 상부기판(90)을 합착하기 위한 씨일재(미도시)를 하부기판(100) 또는 상부기판(90)에 형성한다. A seal material (not shown) for bonding the lower substrate 100 and the upper substrate 90 is formed on the lower substrate 100 or the upper substrate 90.

이어, 상기 컬러 필터 기판인 상부기판(90)과 박막 트랜지스터 배열 기판인 하부기판(100)을 합착한다. Next, the upper substrate 90 as the color filter substrate and the lower substrate 100 as the thin film transistor array substrate are bonded to each other.

여기서, 도면에는 도시되지 않았지만 상기 상부기판(90)의 전면에는 하부기판(100)과 동일한 물질의 배향막을 형성한다. Although not shown in the drawing, an alignment layer of the same material as the lower substrate 100 is formed on the front surface of the upper substrate 90.

상기와 같이 본 발명의 제 2 실시예에 따른 횡전계 방식의 액정표시장치는 공통배선(106a)과 공통전극(106b)이 액정을 동작시키기 위해 전계를 인가하기 위해 돌출된 브랜치(branch)부를 제외하고는 화소영역의 개구부를 점유하지 않으므로, 종래 기술 대비 개구율이 높아지는 효과가 있다. As described above, the transverse electric field type liquid crystal display device according to the second exemplary embodiment of the present invention excludes a branch portion in which the common wiring 106a and the common electrode 106b protrude to apply an electric field to operate the liquid crystal. Since it does not occupy the opening of the pixel area, there is an effect that the opening ratio becomes higher than the prior art.

제 3 실시예Third Embodiment

먼저, 본 발명의 제 3 실시예에 따른 횡전계 방식의 액정표시장치에 대하여 설명한다. First, a transverse electric field type liquid crystal display device according to a third embodiment of the present invention will be described.

도 18은 본 발명의 제 3 실시예에 따른 횡전계 방식(IPS)의 액정표시장치의 평면도이고, 도 19a는 도 18의 Ⅴ-Ⅴ'선상의 구조단면도이며, 도 19b는 도 18의 Ⅵ-Ⅵ'선상의 구조단면도이다. FIG. 18 is a plan view of a liquid crystal display device of a transverse electric field system (IPS) according to a third exemplary embodiment of the present invention, FIG. 19A is a structural cross-sectional view taken along the line VV ′ of FIG. 18, and FIG. 19B is a VI- FIG. It is a structural cross section on line VI '.

본 발명의 제 3 실시예에 따른 횡전계 방식의 액정표시장치는 도 18과 도 19a와 도 19b에 도시한 바와 같이, 투명한 하부기판(200)상에 종횡으로 배열되어 화소영역을 정의하는 게이트 배선(도 20a의 201) 및 데이터 배선(204)과, 상기 게이트 배선(201)의 일측에서 돌출 형성된 게이트 전극(201a)과, 상기 게이트 전극(201a)을 포함한 하부기판(200)의 전면에 SiNx 또는 SiOx와 같은 물질로 형성된 게이트 절연막(202)과, 상기 게이트 전극(201a) 상부의 상기 게이트 절연막(202)상에 아일랜드 형태로 형성되는 액티브층(203)과, 상기 데이터 배선(도 120b의 204)으로부터 돌출되어 상기 액티브층(203)의 일측 상부에 오버랩된 소오스 전극(204a)과, 상기 소오스 전극(204a)과 일정 간격 이격되고 액티브층(203)의 타측에 오버랩된 드레인 전극(204b)과, 상기 드레인전극(204b)과 연결되고 일정간격을 갖도록 화소영역에 형성된 화소전극(204c)과, 화소전극(204c)을 포함한 하부기판(200)의 전면에 형성되며 드레인전극(204b)에 콘택홀을 갖는 층간절연막(205)과, 상기 게이트배선(201)과 데이터배선(204) 및 액티브층(203) 상부에 중첩되고, 상기 전단 게이트배선(201) 상부의 공통배선(206a)과 연결되어 상기 화소영역의 상기 화소전극(204c) 사이에 돌출 형성된 공통배선(206a) 및 공통전극(206b)과, 상기 콘택 홀을 통해 화소전극(204c)과 연결되고 상기 공통배선(206a) 및 공통전극(206b)과 이격되도록 상기 화소전극(204c) 상부에 중첩 형성된 상부 화소전극(206c)으로 구성된다. In the transverse electric field type liquid crystal display device according to the third exemplary embodiment of the present invention, as shown in FIGS. 18, 19A, and 19B, the gate wirings are arranged vertically and horizontally on the transparent lower substrate 200 to define pixel regions. 20N of FIG. 20A and the data wiring 204, the gate electrode 201a protruding from one side of the gate wiring 201, and the SiNx or the like on the front surface of the lower substrate 200 including the gate electrode 201a. A gate insulating film 202 formed of a material such as SiOx, an active layer 203 formed in an island shape on the gate insulating film 202 on the gate electrode 201a, and the data line 204 of FIG. 120B. A source electrode 204a protruding from the second electrode 204a overlapping the upper side of the active layer 203, a drain electrode 204b spaced apart from the source electrode 204a by a predetermined interval, and overlapping the other side of the active layer 203, and Connected to the drain electrode 204b and constant An interlayer insulating film 205 formed on the entire surface of the lower substrate 200 including the pixel electrode 204c and the pixel electrode 204c and having a contact hole in the drain electrode 204b and the gate; Overlapping the wiring 201, the data wiring 204, and the active layer 203, and being connected to the common wiring 206a on the front gate wiring 201 and between the pixel electrode 204c of the pixel region. An upper portion of the pixel electrode 204c protruding from the common wiring 206a and the common electrode 206b and the pixel electrode 204c through the contact hole and spaced apart from the common wiring 206a and the common electrode 206b. And an upper pixel electrode 206c superimposed thereon.

이때 공통배선(206a) 및 공통전극(206b)은 상부 화소전극(206c)과 동일층상에 형성되고, 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같은 투명물질로 형성된다. In this case, the common wiring 206a and the common electrode 206b are formed on the same layer as the upper pixel electrode 206c, and are formed of a transparent material such as indium-tin-oxide (ITO).

또한, 상기 층간절연막(205)상에는 폴리이미드(polyimide)로 이루어진 배향막(도시되지 않음)이 형성되어 있다.An alignment film (not shown) made of polyimide is formed on the interlayer insulating film 205.

상기 층간절연막(205)은 아크릴, 폴리 이미드, BCB(Benzo Cyclo Butene), 산화막, 질화막 중에서 적어도 어느 하나로 형성되며, 표면이 평탄하다. The interlayer insulating film 205 is formed of at least one of acryl, polyimide, Benzo cyclobutene (BCB), oxide film, and nitride film, and has a flat surface.

상기에서 화소전극(204c)과 연결되도록 상부 화소전극(206c)을 형성한 이유는, 층간절연막(205)의 두께에 의해서 화소전극(204c)과 공통전극(206b)간에 횡전계가 발생하지 않는 문제를 방지하기 위해서이다. The reason why the upper pixel electrode 206c is formed to be connected to the pixel electrode 204c is that a transverse electric field does not occur between the pixel electrode 204c and the common electrode 206b due to the thickness of the interlayer insulating film 205. To prevent it.

또한, 상기와 같이 형성된 하부기판(200)과 대응하는 상부기판(190)위에는 빛의 누설을 방지하기 위한 블랙 매트릭스층(191) 및 색을 구현하기 위한 R,G,B의 컬러 필터 소자로 이루어진 컬러 필터층(192) 및 오버 코트층(193)이 차례로 적층되어 있다.In addition, the upper substrate 190 corresponding to the lower substrate 200 formed as described above includes a black matrix layer 191 for preventing light leakage and color filter elements of R, G, and B for implementing colors. The color filter layer 192 and the overcoat layer 193 are laminated one by one.

상기 공통전극(206b)과 공통배선(206a)은 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W)등과 같은 금속으로 형성할 수도 있다. The common electrode 206b and the common wiring 206a may be formed of a metal such as aluminum (Al), chromium (Cr), molybdenum (Mo), tungsten (W), or the like.

상기와 같이, 공통전극(206b)과 공통배선(206a)을 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W)등과 같은 불투명 금속으로 형성할 때는, 상부기판(190)은 색을 구현하기 위한 R,G,B의 컬러 필터 소자로 이루어진 컬러 필터층(192) 및 오버 코트층(193)으로 구성된다. As described above, when the common electrode 206b and the common wiring 206a are formed of an opaque metal such as aluminum (Al), chromium (Cr), molybdenum (Mo), tungsten (W), or the like, the upper substrate 190 It is composed of a color filter layer 192 and an overcoat layer 193 composed of color filter elements of R, G, and B for realizing color.

다음에, 상기 구성을 갖도록 본 발명의 제 3 실시예에 따른 횡전계 방식의 액정표시장치의 제조방법에 대하여 설명한다.Next, a manufacturing method of the transverse electric field type liquid crystal display device according to the third embodiment of the present invention will be described to have the above configuration.

도 20a 내지 도 20c는 본 발명의 제 3 실시예에 따른 횡전계 방식(IPS)의 액정표시장치의 제조방법을 나타낸 평면도이고, 도 21a 내지 도 21e는 본 발명의 제 3 실시예에 따른 횡전계 방식(IPS)의 액정표시장치의 제조방법을 나타낸 공정단면도이다. 20A to 20C are plan views illustrating a method of manufacturing a transverse electric field (IPS) liquid crystal display device according to a third embodiment of the present invention, and FIGS. 21A to 21E are transverse electric fields according to a third embodiment of the present invention. The process cross-sectional view which shows the manufacturing method of the liquid crystal display device of IP system (IPS).

먼저, 도 20a와 도 21a에 도시한 바와 같이 투명한 하부 기판(200)상에 도전성 금속을 증착하고, 포토 및 식각 공정을 이용하여 도전성 금속을 패터닝하여, 일 끝단이 소정면적으로 넓게 구성되는 게이트 패드(도시되지 않음)와 상기 게이트 패드에서 일 방향으로 연장된 게이트 배선(201)과 상기 게이트 배선(201)에서 일 방향으로 돌출 형성된 게이트 전극(201a)을 형성한다. First, as illustrated in FIGS. 20A and 21A, a conductive metal is deposited on a transparent lower substrate 200, and the conductive metal is patterned by using a photo and etching process, so that one end thereof is widened to a predetermined area. (Not shown) and a gate wiring 201 extending in one direction from the gate pad and a gate electrode 201a protruding from the gate wiring 201 in one direction.

이후에 상기 게이트 전극(201a)이 형성된 하부기판(200)의 전면에 게이트 절연막(202)을 형성한다. Thereafter, the gate insulating layer 202 is formed on the entire surface of the lower substrate 200 on which the gate electrode 201a is formed.

여기서 상기 게이트 절연막(202)은 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiO2)을 사용할 수 있다.The gate insulating layer 202 may use a silicon nitride layer (SiNx) or a silicon oxide layer (SiO 2 ).

이후에 도 20b와 도 21b에 도시한 바와 같이, 상기 게이트 절연막(202)상에 반도체층(아몰퍼스실리콘 + 불순물 아몰퍼스실리콘)을 증착한다. Thereafter, as shown in FIGS. 20B and 21B, a semiconductor layer (amorphous silicon + impurity amorphous silicon) is deposited on the gate insulating film 202.

이어, 상기 반도체층을 포토 및 식각 공정으로 패터닝하여, 상기 게이트 전극(101a) 상부에 아일랜드(island) 형태를 갖는 액티브층(203)을 형성한다.Subsequently, the semiconductor layer is patterned by photo and etching processes to form an active layer 203 having an island shape on the gate electrode 101a.

이후에 상기 액티브층(203)이 형성된 하부기판(200)의 전면에 도전성 금속을 증착하고 포토 및 식각 공정을 통해 패터닝하여, 상기 게이트 배선(201)과 교차하여 화소영역을 정의하는 데이터 배선(204)을 형성하고, 끝단에 소정면적을 갖는 소오스 패드(도시되지 않음)와, 상기 데이터 배선(204)에서 일 방향으로 돌출 연장된 소오스전극(204a)과, 소오스전극(204a)과 일정간격 격리되는 영역에 드레인전극(204b)을 형성한다. 이때 채널영역 상부의 액티브층(203)의 불순물 아몰퍼스실리콘을 식각하여 오믹 콘택층(203a)을 형성한다. Subsequently, a conductive metal is deposited on the entire surface of the lower substrate 200 on which the active layer 203 is formed, and patterned through photo and etching processes to intersect the gate wiring 201 and define a data region 204. A source pad (not shown) having a predetermined area at an end thereof, the source electrode 204a protruding in one direction from the data line 204, and the source electrode 204a separated from each other by a predetermined distance. A drain electrode 204b is formed in the region. At this time, the impurity amorphous silicon of the active layer 203 on the channel region is etched to form an ohmic contact layer 203a.

또한, 상기 드레인전극(204b)에서 연장되고, 화소영역에서 일정 간격을 갖고 돌출되도록 화소전극(204c)을 형성한다. In addition, the pixel electrode 204c is formed to extend from the drain electrode 204b and protrude at a predetermined interval in the pixel region.

그리고 화소전극(204c)을 형성할 때, 화소전극(204c)과 연결되도록 전단 게이트배선(201) 상부에 스토리지 전극(204d)을 형성한다. When the pixel electrode 204c is formed, the storage electrode 204d is formed on the front gate wiring 201 so as to be connected to the pixel electrode 204c.

스토리지 구조는 스토리지 온 게이트(Storage On Gate)와 스토리지 온 콤온(Storage On Common)을 둘다 적용한 하이브리드 스토리지(Hybrid Storage) 구조이다. The storage structure is a hybrid storage structure that employs both a storage on gate and a storage on common.

이후에 도 20c와 도 21c에 도시한 바와 같이 데이터라인(204)이 형성된 하부기판(200)의 전면에 층간절연막(205)을 형성한다. Thereafter, as shown in FIGS. 20C and 21C, an interlayer insulating layer 205 is formed on the entire surface of the lower substrate 200 on which the data lines 204 are formed.

상기 층간절연막(205)은 아크릴, 폴리 이미드, BCB(Benzo Cyclo Butene), 산 화막, 질화막 중에서 적어도 어느 하나를 사용하여 형성할 수 있다.The interlayer insulating layer 205 may be formed using at least one of acryl, polyimide, benzocyclobutene (BCB), oxide film, and nitride film.

이후에 상기 화소전극(204c)의 일영역이 드러나도록 콘택홀을 형성한다. Thereafter, contact holes are formed to expose one region of the pixel electrode 204c.

다음에 상기 층간절연막(205)상에 투명 도전 물질을 증착하고, 포토 및 사진식각을 통해 패터닝하여 공통배선(206a)과 공통전극(206b) 및 상부 화소전극(206c)을 형성한다. Next, a transparent conductive material is deposited on the interlayer insulating layer 205 and patterned through photo and photolithography to form a common wiring 206a, a common electrode 206b, and an upper pixel electrode 206c.

여기서 상기 투명 도전 물질은 인듐-틴-옥사이드(indium-tin-oxide : ITO)를 사용할 수 있다. In this case, the transparent conductive material may use indium-tin-oxide (ITO).

상기 공통배선(206a), 공통전극(206b) 및 상부 화소전극(206c)은 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W) 등과 같은 불투명 금속으로 형성할 수도 있다. The common wiring 206a, the common electrode 206b, and the upper pixel electrode 206c may be formed of an opaque metal such as aluminum (Al), chromium (Cr), molybdenum (Mo), tungsten (W), or the like.

상기 공통배선(206a)은 게이트배선(201)상부에 중첩되도록 형성하고, 공통전극(206b)은 데이터배선(204) 및 액티브층(203) 상부에 중첩되며 상기 게이트배선(201) 상부에 형성된 공통배선(206a)과 연결되어 화소전극(204c) 사이에 일정간격 이격되도록 형성한다. The common wiring 206a is formed to overlap the gate wiring 201, and the common electrode 206b overlaps the data wiring 204 and the active layer 203 and is formed on the gate wiring 201. It is connected to the wiring 206a and formed to be spaced apart from each other by the pixel electrode 204c.

그리고 상부 화소전극(206c)은 콘택홀을 통해 화소전극(204c)과 콘택되고, 상기 공통배선(206a) 및 공통전극(206b)과 이격되도록 상기 화소전극(204c) 상부에 중첩 형성한다. The upper pixel electrode 206c is contacted with the pixel electrode 204c through a contact hole, and is formed on the pixel electrode 204c so as to be spaced apart from the common wiring 206a and the common electrode 206b.

도면에는 도시되지 않았지만, 공통배선(206a)과 공통전극(206b) 및 상부 화소전극(206c)을 포함한 하부기판(200)의 전면에 폴리이미드(polyimide)나 광배향성 물질로 이루어진 배향막을 형성한다. Although not shown in the drawing, an alignment layer made of polyimide or photo-alignment material is formed on the entire surface of the lower substrate 200 including the common wiring 206a, the common electrode 206b, and the upper pixel electrode 206c.                     

여기서 폴리이미드로 이루어진 배향막은 기계적인 러빙에 의해 배향방향이 결정되며, PVCN계 물질(polyvinylcinnamate based material)이나 폴리실록산계 물질(polysiloxane based material)로 이루어진 광반응성 물질은 자외선과 같은 광의 조사에 의해 배향방향이 결정된다. Here, the alignment layer made of polyimide is determined by mechanical rubbing, and the photoreactive material made of polyvinylcinnamate based material or polysiloxane based material is oriented by irradiation with light such as ultraviolet rays. This is determined.

이때, 배향방향은 광의 조사방향이나 조사되는 광의 성질, 즉 편광방향 등에 의해 결정된다. At this time, the orientation direction is determined by the irradiation direction of the light or the property of the irradiated light, that is, the polarization direction.

이후에 블랙 매트릭스층(191)과 칼라필터층(192)과 오버코트층(193)이 형성된 컬러 필터 어레이 기판인 상부기판(190)을 준비한다.Thereafter, the upper substrate 190, which is a color filter array substrate on which the black matrix layer 191, the color filter layer 192, and the overcoat layer 193 are formed, is prepared.

이때 상기 공통배선(206a)과 공통전극(206b) 및 상부 화소전극(206c)이 투명 도전 물질로 형성되어 있을 경우, 블랙 매트릭스층(191)은 박막 트랜지스터의 채널영역을 가리도록 형성한다. In this case, when the common wiring 206a, the common electrode 206b, and the upper pixel electrode 206c are formed of a transparent conductive material, the black matrix layer 191 is formed to cover the channel region of the thin film transistor.

상기 공통배선(206a)과 공통전극(206b) 및 상부 화소전극(206c)을 불투명 금속으로 형성할 경우에는, 상기 공통배선(206a)과 공통전극(206b) 및 상부 화소전극(206c)이 광 차단 역할을 하기 때문에, 상부기판(190)에 블랙 매트릭스층을 형성하지 않아도 된다. When the common wiring 206a, the common electrode 206b, and the upper pixel electrode 206c are formed of an opaque metal, the common wiring 206a, the common electrode 206b, and the upper pixel electrode 206c block light. Since it plays a role, it is not necessary to form the black matrix layer on the upper substrate 190.

상기 하부기판(200)과 상부기판(190)을 합착하기 위한 씨일재(미도시)를 하부기판(200) 또는 상부기판(190)에 형성한다. A seal material (not shown) for bonding the lower substrate 200 and the upper substrate 190 is formed on the lower substrate 200 or the upper substrate 190.

이어, 상기 컬러 필터 기판인 상부기판(190)과 박막 트랜지스터 배열 기판인 하부기판(200)을 합착한다. Next, the upper substrate 190, which is the color filter substrate, and the lower substrate 200, which is a thin film transistor array substrate, are bonded to each other.

여기서, 도면에는 도시되지 않았지만 상기 상부기판(190)의 전면에는 하부기 판(200)과 동일한 물질의 배향막을 형성한다. Although not shown in the drawing, an alignment layer of the same material as the lower substrate 200 is formed on the front surface of the upper substrate 190.

제 4 실시예Fourth embodiment

먼저, 본 발명의 제 4 실시예에 따른 횡전계 방식의 액정표시장치에 대하여 설명한다. First, a transverse electric field type liquid crystal display device according to a fourth embodiment of the present invention will be described.

도 22는 본 발명의 제 4 실시예에 따른 횡전계 방식(IPS)의 액정표시장치의 평면도이고, 도 23은 도 22의 Ⅶ-Ⅶ'선상의 구조단면도이다. FIG. 22 is a plan view of a liquid crystal display device of a transverse electric field system (IPS) according to a fourth embodiment of the present invention, and FIG. 23 is a structural cross-sectional view taken along the line XX 'of FIG.

본 발명의 제 4 실시예에 따른 횡전계 방식의 액정표시장치는 칼라필터층(235)을 상부기판(220)에 형성하지 않고, 하부기판(230)에 형성한 것에 특징이 있는 것으로, 공통배선(237a)과 공통전극(237b)이 블랙매트릭스층 역할을 한다. The transverse electric field type liquid crystal display according to the fourth exemplary embodiment of the present invention is characterized in that the color filter layer 235 is formed on the lower substrate 230 instead of the upper substrate 220. 237a and the common electrode 237b serve as a black matrix layer.

따라서 상부기판(220)에는 도면에는 도시되지 않았지만 배향막만 형성되어 있다. Therefore, although not shown in the figure, only the alignment layer is formed on the upper substrate 220.

즉, 칼라필터층(235)을 층간절연막(236)과 소오스/드레인전극(234a, 234b) 사이에 형성하고 블랙매트릭스층을 형성하지 않은 것을 제외하고는 본 발명의 제 1 실시예의 구성과 동일하다. That is, the same as that of the first embodiment of the present invention except that the color filter layer 235 is formed between the interlayer insulating film 236 and the source / drain electrodes 234a and 234b and no black matrix layer is formed.

이때 칼라필터층(235)은 데이터배선(234)의 양측에 일부 오버랩되며 화소영역을 따라 형성되어 있다. In this case, the color filter layer 235 partially overlaps both sides of the data line 234 and is formed along the pixel area.

다음에, 상기 구성을 갖는 본 발명의 제 4 실시예에 따른 횡전계 방식(IPS)의 액정표시장치의 제조방법에 대하여 설명한다. Next, a method of manufacturing a liquid crystal display device of a transverse electric field system (IPS) according to a fourth embodiment of the present invention having the above configuration will be described.

도 24a 내지 도 24d는 본 발명의 제 4 실시예에 따른 횡전계 방식(IPS)의 액 정표시장치의 제조방법을 나타낸 평면도이고, 도 25a 내지 도 25d는 본 발명의 제 4 실시예에 따른 횡전계 방식(IPS)의 액정표시장치의 제조방법을 나타낸 공정단면도이다. 24A to 24D are plan views illustrating a method of manufacturing a liquid crystal display device of a transverse electric field method (IPS) according to a fourth embodiment of the present invention, and FIGS. 25A to 25D are horizontal views according to a fourth embodiment of the present invention. It is a process sectional drawing which shows the manufacturing method of the liquid crystal display device of an electric field system (IPS).

본 발명의 제 4 실시예에 따른 횡전계 방식(IPS)의 액정표시장치의 제조방법은 도 24a, 도 24b, 도 25a, 도 25b에 도시된 바와 같이 게이트배선(231), 게이트전극(231a), 게이트절연막(232), 액티브층(233), 데이터배선(234), 소오스전극(234a) 및 드레인전극(234b)의 형성방법은 본 발명의 제 1 실시예와 동일한 방법에 의해서 형성한다. According to the fourth embodiment of the present invention, a method of manufacturing a liquid crystal display (IPS) of a transverse electric field method (IPS) is shown in FIGS. 24A, 24B, 25A, and 25B. The gate insulating film 232, the active layer 233, the data wiring 234, the source electrode 234a, and the drain electrode 234b are formed by the same method as the first embodiment of the present invention.

이후에 도 24c와 도 25c에 도시된 바와 같이, 하부기판(230) 전면에 R,G,B의 칼라필터층(235)을 각각 형성하고, 칼라필터층(235)상에 표면이 평탄하게 층간절연막(236)을 형성한다. Subsequently, as shown in FIGS. 24C and 25C, the color filter layers 235 of R, G, and B are respectively formed on the entire surface of the lower substrate 230, and the interlayer insulating film (the surface is flat on the color filter layer 235). 236).

다음에 공통배선(237a), 공통전극(237b) 및 도 24d와 도 25d에 도시한 바와 같이 보호막(238), 화소전극(240)과 스토리지전극(240a)과 배향막도 본 발명의 제 1 실시예와 동일한 방법에 의해서 형성한다. Next, the common wiring 237a, the common electrode 237b, and the protective film 238, the pixel electrode 240, the storage electrode 240a and the alignment film as shown in Figs. 24D and 25D are also shown in the first embodiment of the present invention. It is formed by the same method as.

차이가 있다면 화소전극(240)을 드레인전극(234b)과 콘택시키기 위한 콘택홀을 보호막(238)과 층간절연막(236)과 칼라필터층(235)을 식각하여 형성한다는 것과, 상부기판(220)에 칼라필터층과 블랙매트릭스층과 오버코트층을 형성하지 않고, 배향막만을 형성한다는 것이다. If there is a difference, a contact hole for contacting the pixel electrode 240 with the drain electrode 234b is formed by etching the passivation layer 238, the interlayer insulating layer 236, and the color filter layer 235, and the upper substrate 220. It is to form only the alignment film without forming the color filter layer, the black matrix layer and the overcoat layer.

제 5 실시예Fifth Embodiment

먼저, 본 발명의 제 5 실시예에 따른 횡전계 방식의 액정표시장치에 대하여 설명한다. First, a transverse electric field type liquid crystal display device according to a fifth embodiment of the present invention will be described.

도 26은 본 발명의 제 5 실시예에 따른 횡전계 방식(IPS)의 액정표시장치의 평면도이고, 도 27a는 도 26의 Ⅷ-Ⅷ'선상의 구조 단면도이며, 도 27b는 도 26의 Ⅸ-Ⅸ'선상의 구조 단면도이다. FIG. 26 is a plan view of a liquid crystal display device of a transverse electric field system (IPS) according to a fifth embodiment of the present invention. FIG. 27A is a cross-sectional view taken along the line VII-VII 'of FIG. 26, and FIG. 27B is VII- Ⅸ 'Cross section of the structure.

본 발명의 제 5 실시예에 따른 횡전계 방식의 액정표시장치는 본 발명의 제 3 실시예의 구성과 비교하여, 칼라필터층(305)이 상부기판(290)에 형성되지 않고, 하부기판(300)에 형성된다는 것에 구성적 차이가 있다. In the transverse electric field type liquid crystal display device according to the fifth embodiment of the present invention, the color filter layer 305 is not formed on the upper substrate 290, and the lower substrate 300 is compared with the configuration of the third embodiment of the present invention. There is a structural difference in that it is formed.

또한, 공통배선(206a)과 공통전극(206b)이 블랙 매트릭스층 역할을 하므로 상부기판(290)에는 배향막(미도시)만 형성된다. In addition, since the common wiring 206a and the common electrode 206b serve as a black matrix layer, only an alignment layer (not shown) is formed on the upper substrate 290.

즉, 칼라필터층(305)을 층간절연막(306)과 소오스/드레인전극(304a/304b) 사이의 화소영역에 형성하고 블랙 매트릭스층을 형성하지 않는다는 것을 제외하고는 본 발명의 제 3 실시예의 구성과 동일하다. That is, except that the color filter layer 305 is formed in the pixel region between the interlayer insulating film 306 and the source / drain electrodes 304a / 304b, and the black matrix layer is not formed. same.

이때 칼라필터층(305)은 데이터배선(304)의 양측에 오버랩되며 화소영역을 따라 형성되어 있다. In this case, the color filter layer 305 overlaps both sides of the data line 304 and is formed along the pixel area.

다음에, 상기 구성을 갖는 본 발명의 제 5 실시예에 따른 횡전계 방식(IPS)의 액정표시장치의 제조방법에 대하여 설명한다. Next, a manufacturing method of a liquid crystal display device of a transverse electric field system (IPS) according to a fifth embodiment of the present invention having the above configuration will be described.

도 28a 내지 도 28c는 본 발명의 제 5 실시예에 따른 횡전계 방식(IPS)의 액정표시장치의 제조방법을 나타낸 평면도이고, 도 29a 내지 도 29c는 본 발명의 제 5 실시예에 따른 횡전계 방식(IPS)의 액정표시장치의 제조방법을 나타낸 공정단면도이다. 28A to 28C are plan views illustrating a method of manufacturing a transverse electric field (IPS) liquid crystal display device according to a fifth embodiment of the present invention, and FIGS. 29A to 29C are transverse electric fields according to a fifth embodiment of the present invention. The process cross-sectional view which shows the manufacturing method of the liquid crystal display device of IP system (IPS).                     

본 발명의 제 5 실시예에 따른 횡전계 방식(IPS)의 액정표시장치의 제조방법은 도 28a 내지 도 28b, 도 29a, 도 29b에 도시된 바와 같이 게이트배선(301), 게이트전극(301a)과, 게이트절연막(302), 액티브층(303), 데이터배선(304), 소오스전극(304a) 및 드레인전극(304b) 및 화소전극(304c)의 형성방법은 본 발명의 제 3 실시예와 동일한 방법에 의해서 형성한다. A method of manufacturing a transverse electric field type (IPS) liquid crystal display device according to a fifth embodiment of the present invention is as shown in FIGS. 28A to 28B, 29A, and 29B. The method of forming the gate insulating film 302, the active layer 303, the data wiring 304, the source electrode 304a, the drain electrode 304b, and the pixel electrode 304c is the same as that of the third embodiment of the present invention. Form by the method.

이후에 하부기판(300)의 화소영역에 R,G,B의 칼라필터층(305)을 각각 형성한다. Thereafter, R, G, and B color filter layers 305 are formed in the pixel region of the lower substrate 300, respectively.

다음에, 도 28c와 도 29c에 도시된 바와 같이 칼라필터층(305)상에 표면이 평탄하게 층간절연막(306)을 형성한다. Next, as shown in FIGS. 28C and 29C, an interlayer insulating film 306 is formed on the color filter layer 305 with a flat surface.

이후에 공통배선(307a), 공통전극(307b) 및 상부 화소전극(307c)도 본 발명의 제 3 실시예와 동일한 방법에 의해서 형성한다. Thereafter, the common wiring 307a, the common electrode 307b, and the upper pixel electrode 307c are also formed by the same method as in the third embodiment of the present invention.

차이가 있다면, 화소전극(304c)과 상부 화소전극(307c)을 콘택시키기 위한 콘택홀을 층간절연막(306)과 칼라필터층(305)을 식각하여 형성한다는 것이다. If there is a difference, a contact hole for contacting the pixel electrode 304c and the upper pixel electrode 307c is formed by etching the interlayer insulating film 306 and the color filter layer 305.

상기와 같은 본 발명의 횡전계 방식의 액정표시장치 및 그의 제조방법은 다음과 같은 효과가 있다. As described above, the transverse electric field type liquid crystal display device and the manufacturing method thereof have the following effects.

첫째, 공통배선과 공통전극이 게이트배선, 데이터배선 및 액티브층상에 중첩 형성되어 블랙 매트릭스층 역할을 하므로, 상/하부기판 합착에 의한 상부기판의 블랙 매트릭스층의 미스얼라인 문제가 발생하는 것을 방지할 수 있다. First, since the common wiring and the common electrode are overlapped on the gate wiring, the data wiring, and the active layer to serve as a black matrix layer, it is possible to prevent the misalignment of the black matrix layer of the upper substrate by the upper / lower substrate bonding. can do.

이에 의해서 블랙 매트릭스층을 생략하거나 그의 폭을 좁게 형성할 수 있으 므로 개구율을 향상시킬 수 있다. As a result, since the black matrix layer can be omitted or its width can be narrowed, the aperture ratio can be improved.

둘째, 공통배선과 공통전극이 박막 트랜지스터(TFT)의 액티브층(특히, 채널영역)을 완전히 가리고 있으므로 TFT의 광누설 전류를 줄일 수 있다. Second, since the common wiring and the common electrode completely cover the active layer (particularly, the channel region) of the TFT, the light leakage current of the TFT can be reduced.

셋째, 공통배선과 공통전극이 액정을 동작시키기 위해 전계를 인가하는 부분을 제외하고는 화소영역의 다른 개구부를 점유하지 않으므로 종래 기술 대비 개구율이 높아진다. Third, since the common wiring and the common electrode do not occupy other openings of the pixel region except for the portion where the electric field is applied to operate the liquid crystal, the aperture ratio is higher than in the prior art.

넷째, 액정을 구동하는 전극들(공통전극, 상부 화소전극)이 동일층에 존재하므로, 액정을 구동하는 전기장을 형성하는 전극들이 서로 다른 층에 존재하는 경우보다 잔상 특성이 우수하다. Fourth, since the electrodes (common electrode, upper pixel electrode) for driving the liquid crystal exist in the same layer, the afterimage property is superior to the case where the electrodes for forming the electric field for driving the liquid crystal exist in different layers.

Claims (52)

소정 간격을 두고 서로 대향되는 제 1 기판 및 제 2 기판과; A first substrate and a second substrate facing each other at a predetermined interval; 상기 제 1 기판상에 제1 방향으로 형성되는 게이트배선과; A gate wiring formed on the first substrate in a first direction; 상기 게이트배선을 포함한 상기 제 1 기판의 전면에 형성된 게이트 절연막과;A gate insulating film formed on the entire surface of the first substrate including the gate wirings; 화소영역이 정의되도록, 상기 게이트 절연막 상에 상기 제1 방향에 수직한 제2 방향으로 형성된 데이터배선과; A data wiring formed on the gate insulating film in a second direction perpendicular to the first direction so that the pixel region is defined; 상기 게이트배선 및 데이터배선의 교차 부위에 형성된 박막 트랜지스터와; A thin film transistor formed at an intersection of the gate wiring and the data wiring; 상기 게이트 절연막 상에, 상기 박막 트랜지스터의 드레인전극과 연결되고, 상기 화소영역과 대응하여 상기 제2 방향으로 형성된 제1 화소전극과;A first pixel electrode connected to the drain electrode of the thin film transistor on the gate insulating layer and formed in the second direction to correspond to the pixel region; 상기 데이터배선, 상기 박막 트랜지스터 및 상기 제1 화소전극을 포함한 상기 게이트 절연막의 전면에 형성된 층간절연막과; An interlayer insulating film formed on an entire surface of the gate insulating film including the data line, the thin film transistor, and the first pixel electrode; 상기 층간절연막에 상기 제1 화소전극의 일영역과 대응되어 형성된 콘택홀과;A contact hole formed in the interlayer insulating layer to correspond to a region of the first pixel electrode; 상기 층간절연막 상에, 상기 게이트배선과 중첩되어 형성된 공통배선과;A common wiring formed on the interlayer insulating film so as to overlap the gate wiring; 상기 층간절연막 상에 형성되고, 상기 데이터배선 및 상기 박막 트랜지스터의 액티브영역과 중첩되도록 형성된 일부와, 상기 화소영역 내에 상기 제1 화소전극과 교번하도록 상기 제2 방향으로 형성된 다른 일부를 포함하며, 상기 공통배선과 연결되는 공통전극과;A portion formed on the interlayer insulating layer and overlapping with the data line and the active region of the thin film transistor; and another portion formed in the pixel region in the second direction so as to alternate with the first pixel electrode. A common electrode connected to the common wiring; 상기 층간절연막 상에, 상기 화소영역 내의 상기 제1 화소전극과 중첩되도록 형성되고, 상기 콘택홀을 통해 상기 제1 화소전극의 일영역과 콘택되는 제2 화소전극상기 층간절연막 상에, 상기 화소영역 내의 상기 제1 화소전극과 중첩되도록 형성되고, 상기 콘택홀을 통해 상기 제1 화소전극의 일영역과 콘택되는 제2 화소전극과;A second pixel electrode formed on the interlayer insulating layer so as to overlap the first pixel electrode in the pixel region, and contacting one region of the first pixel electrode through the contact hole; A second pixel electrode formed to overlap the first pixel electrode therein and contacting one region of the first pixel electrode through the contact hole; 상기 게이트 절연막 상에, 상기 제1 화소전극에서 연장되어 전단 게이트배선과 중첩되어 형성된 스토리지 전극을 포함하여 구성되고,A storage electrode formed on the gate insulating layer, the storage electrode extending from the first pixel electrode and overlapping with a front gate wiring; 상기 전단 게이트배선 및 상기 스토리지 전극은 상기 게이트 절연막을 사이에 두고 중첩하여 스토리지 온 게이트를 형성하고, 상기 스토리지 전극 및 상기 전단 게이트배선과 중첩하는 공통배선은 상기 층간절연막을 사이에 두고 중첩하여 스토리지 온 콤온을 형성하여, 상기 스토리지 전극, 상기 전단 게이트 배선 및 상기 전단 게이트 배선과 중첩되는 공통배선은 하이브리드 스토리지 구조를 형성함을 특징으로 하는 횡전계 방식의 액정표시장치. The front gate gate and the storage electrode overlap each other with the gate insulating layer interposed therebetween to form a storage on gate, and the common wire overlapping the storage electrode and the front gate gate wiring overlap each other with the interlayer insulating layer interposed therebetween. And a common wiring overlapping the storage electrode, the front gate line, and the front gate line to form a hybrid storage structure. 제 1 항에 있어서, The method of claim 1, 상기 층간절연막은 아크릴, 폴리 이미드, BCB(Benzo Cyclo Butene), 산화막, 질화막중 적어도 어느 하나로 형성되는 것을 특징으로 하는 횡전계 방식의 액정표시장치. The interlayer dielectric layer is formed of at least one of acrylic, polyimide, benzocyclobutene (BCB), oxide film, and nitride film. 제 1 항에 있어서, The method of claim 1, 상기 층간절연막은 표면이 평탄한 것을 특징으로 하는 횡전계 방식의 액정표시장치. And the interlayer insulating film has a flat surface. 삭제delete 삭제delete 제 1 항에 있어서, The method of claim 1, 상기 공통전극과 공통배선은 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W) 등과 같은 금속으로 형성됨을 특징으로 하는 횡전계 방식의 액정표시장치. The common electrode and the common wiring are formed of a metal such as aluminum (Al), chromium (Cr), molybdenum (Mo), tungsten (W) and the like. 제 1 항에 있어서, The method of claim 1, 상기 제 2 기판에는 색을 구현하기 위한 R,G,B의 컬러 필터 소자로 이루어진 컬러 필터층 및 오버 코트층이 구비되는 것을 특징으로 하는 횡전계 방식의 액정표시장치. The second substrate includes a color filter layer and an overcoat layer formed of color filter elements of R, G, and B for realizing color. 삭제delete 제 1 항에 있어서, The method of claim 1, 상기 제2 화소전극, 상기 공통배선 및 상기 공통전극을 포함한 상기 층간절연막의 전면에 형성된 보호막을 더 포함하고,And a passivation layer formed on an entire surface of the interlayer insulating layer including the second pixel electrode, the common wiring, and the common electrode. 상기 보호막은 산화막, 질화막 중에서 어느 하나로 구성됨을 특징으로 하는 횡전계 방식의 액정표시장치. The protective film is a liquid crystal display device of a transverse electric field characterized in that the protective film is composed of any one of an oxide film and a nitride film. 제 1 항에 있어서, The method of claim 1, 상기 공통전극, 상기 공통배선 및 상기 제2 화소전극은 ITO와 같은 투명 도전 물질로 형성되는 것을 특징으로 하는 횡전계 방식의 액정표시장치. The common electrode, the common wiring, and the second pixel electrode are formed of a transparent conductive material such as ITO. 제 10 항에 있어서, The method of claim 10, 상기 공통전극과 공통배선이 ITO와 같은 투명 금속 물질로 형성될 경우, When the common electrode and the common wiring are formed of a transparent metal material such as ITO, 상기 제 2 기판에 상기 박막 트랜지스터의 액티브층을 가려주는 아일랜드 형태로 형성된 블랙 매트릭스층을 포함하는을 특징으로 하는 횡전계 방식의 액정표시장치. And a black matrix layer formed in an island shape covering the active layer of the thin film transistor on the second substrate. 삭제delete 삭제delete 삭제delete 제 1 항에 있어서, The method of claim 1, 상기 공통전극의 다른 일부는 두 개의 상기 제2 화소전극 사이에 형성됨을 특징으로 하는 횡전계 방식의 액정표시장치. And the other part of the common electrode is formed between two second pixel electrodes. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 제 1 항에 있어서, The method of claim 1, 상기 제 2 기판 상에 배향막이 구비되는 것을 더 포함함을 특징으로 하는 횡전계 방식의 액정표시장치. An alignment film is provided on the second substrate further comprises a transverse electric field type liquid crystal display device. 삭제delete 소정 간격을 두고 서로 대향되는 제 1 기판 및 제 2 기판과; A first substrate and a second substrate facing each other at a predetermined interval; 상기 제 1 기판상에 제1 방향으로 형성된 게이트배선과; A gate wiring formed on the first substrate in a first direction; 상기 게이트배선을 포함한 상기 제 1 기판의 전면에 형성된 게이트 절연막과;A gate insulating film formed on the entire surface of the first substrate including the gate wirings; 화소영역이 정의되도록, 상기 게이트 절연막 상에 상기 제1 방향에 수직한 제2 방향으로 형성된 데이터배선과; A data wiring formed on the gate insulating film in a second direction perpendicular to the first direction so that the pixel region is defined; 상기 게이트배선 및 데이터배선의 교차 부위에 형성된 박막 트랜지스터와; A thin film transistor formed at an intersection of the gate wiring and the data wiring; 상기 게이트 절연막 상에, 상기 박막 트랜지스터의 드레인전극과 연결되고, 상기 화소영역과 대응하여 상기 제2 방향으로 형성된 제1 화소전극과; A first pixel electrode connected to the drain electrode of the thin film transistor on the gate insulating layer and formed in the second direction to correspond to the pixel region; 상기 데이터배선, 상기 제1 화소전극 및 상기 박막 트랜지스터를 포함한 상기 게이트 절연막의 전면에 형성된 칼라필터층과; A color filter layer formed on an entire surface of the gate insulating layer including the data line, the first pixel electrode, and the thin film transistor; 상기 칼라필터층의 전면에 형성된 층간절연막과; An interlayer insulating film formed on the entire surface of the color filter layer; 상기 칼라필터층과 상기 층간절연막에 상기 제1 화소전극의 일영역과 대응되어 형성된 콘택홀과;A contact hole formed in the color filter layer and the interlayer insulating layer so as to correspond to a region of the first pixel electrode; 상기 층간절연막 상에, 상기 게이트배선과 중첩되어 형성된 공통배선과; A common wiring formed on the interlayer insulating film so as to overlap the gate wiring; 상기 층간절연막 상에 형성되고, 상기 데이터배선 및 상기 박막 트랜지스터의 액티브영역과 중첩되도록 형성된 일부와 상기 화소영역 내에 상기 제1 화소전극과 교번하도록 상기 제2 방향으로 형성된 다른 일부를 포함하며, 상기 공통배선과 연결되는 공통전극과;A portion formed on the interlayer insulating layer and overlapping the data line and the active region of the thin film transistor, and another portion formed in the second region so as to alternate with the first pixel electrode in the pixel region; A common electrode connected to the wiring; 상기 층간절연막 상에, 상기 제2 방향으로 형성된 상기 화소영역 내의 상기 제1 화소전극과 중첩되도록 형성되고, 상기 콘택홀을 통해 상기 제1 화소전극의 일영역과 콘택되는 제2 화소전극과;A second pixel electrode formed on the interlayer insulating layer so as to overlap the first pixel electrode in the pixel region formed in the second direction and contacting one region of the first pixel electrode through the contact hole; 상기 게이트 절연막 상에, 상기 제1 화소전극에서 연장되어 전단 게이트배선과 중첩되는 스토리지 전극을 포함하여 구성되고,A storage electrode on the gate insulating layer, the storage electrode extending from the first pixel electrode and overlapping a front gate wiring; 상기 스토리지 전극은, 상기 게이트 절연막을 사이에 두고 중첩하는 상기 전단 게이트배선과 함께 스토리지 온 게이트를 형성하고, 상기 층간절연막을 사이에 두고 상기 공통배선과 함께 스토리지 온 콤온을 형성하여, 하이브리드 스토리지 구조가 발생됨을 특징으로 하는 횡전계 방식의 액정표시장치.The storage electrode may form a storage on gate with the shear gate wiring overlapping the gate insulating layer, and may form a storage on comon with the common wiring with the interlayer insulating layer interposed therebetween, thereby forming a hybrid storage structure. Transverse electric field type liquid crystal display device characterized in that the generated. 삭제delete 제 26 항에 있어서, The method of claim 26, 상기 공통배선, 상기 공통전극 및 상기 제2 화소전극은 ITO와 같은 투명 도전 물질로 구성됨을 특징으로 하는 횡전계 방식의 액정표시장치. And wherein the common wiring, the common electrode and the second pixel electrode are made of a transparent conductive material such as ITO. 제 28 항에 있어서, 29. The method of claim 28, 상기 공통배선, 상기 공통전극 및 상기 제2 화소전극이 ITO와 같은 투명 도전 물질로 구성될 경우, When the common wiring, the common electrode and the second pixel electrode are made of a transparent conductive material such as ITO, 상기 제 2 기판에 상기 박막 트랜지스터의 액티브층에 대응되어 아일랜드 형태로 형성된 블랙 매트릭스층을 더 포함하는 것을 특징으로 하는 횡전계 방식의 액정표시장치. The second substrate further comprises a black matrix layer formed in an island shape corresponding to the active layer of the thin film transistor. 제 26 항에 있어서, The method of claim 26, 상기 칼라필터층은 상기 데이터배선의 양측에 오버랩되는 것을 특징으로 하는 횡전계 방식의 액정표시장치. And the color filter layer is overlapped on both sides of the data line. 기판상에 제1 방향을 갖는 게이트배선과, 상기 게이트배선의 일측에 구비된 게이트전극을 형성하는 단계; Forming a gate wiring having a first direction on the substrate and a gate electrode provided on one side of the gate wiring; 상기 게이트전극 및 상기 게이트배선을 포함한 상기 기판의 전면에 게이트 절연막을 형성하는 단계;Forming a gate insulating film on an entire surface of the substrate including the gate electrode and the gate wiring; 상기 게이트 절연막 상에, 상기 게이트전극의 적어도 일부와 중첩하는 액티브층을 형성하는 단계; Forming an active layer on the gate insulating layer, the active layer overlapping at least a portion of the gate electrode; 상기 게이트 절연막 상에, 화소영역이 정의되도록 상기 제1 방향과 수직한 제2 방향을 갖는 데이터배선과, 상기 액티브층의 일측 및 타측에 각각 오버랩되는 소오스전극 및 드레인전극과, 상기 드레인전극과 연결되고 상기 화소영역과 대응하며 상기 제2 방향을 갖는 제1 화소전극과, 상기 제1 화소전극에서 연장되어 전단 게이트배선과 중첩되는 스토리지 전극을 형성하는 단계; A data line having a second direction perpendicular to the first direction so as to define a pixel region, a source electrode and a drain electrode overlapping one side and the other side of the active layer, and the drain electrode; Forming a first pixel electrode corresponding to the pixel area and having the second direction, and a storage electrode extending from the first pixel electrode and overlapping a front gate wiring; 상기 기판의 전면에 대응하여 층간절연막을 형성하는 단계; 및Forming an interlayer insulating film on the entire surface of the substrate; And 상기 층간절연막 상에, 상기 게이트배선과 중첩되는 공통배선과, 상기 화소영역과 대응되어 상기 제1 화소전극과 교번하고 제2 방향을 갖는 일부와 상기 데이터배선 및 상기 액티브층과 중첩되는 다른 일부를 포함하는 공통전극과, 상기 화소영역 내의 상기 제1 화소전극과 중첩하여 상기 공통전극의 일부와 교번하는 제2 화소전극을 형성하는 단계를 포함하고,On the interlayer insulating layer, a common wiring overlapping with the gate wiring, a portion corresponding to the pixel region alternately with the first pixel electrode and having a second direction, and another portion overlapping with the data wiring and the active layer may be formed. And forming a common electrode including a second pixel electrode which overlaps with a portion of the common electrode by overlapping with the first pixel electrode in the pixel region, 상기 스토리지 전극은, 상기 게이트 절연막을 사이에 두고 중첩하는 상기 전단 게이트배선과 함께 스토리지 온 게이트를 형성하고, 상기 층간절연막을 사이에 두고 상기 공통배선과 함께 스토리지 온 콤온을 형성하여, 하이브리드 스토리지 구조가 형성됨을 특징으로 하는 횡전계 방식의 액정표시장치의 제조방법.The storage electrode may form a storage on gate with the shear gate wiring overlapping the gate insulating layer, and may form a storage on comon with the common wiring with the interlayer insulating layer interposed therebetween, thereby forming a hybrid storage structure. A method of manufacturing a transverse electric field type liquid crystal display device, characterized in that formed. 삭제delete 제 31 항에 있어서, The method of claim 31, wherein 상기 층간절연막을 형성하는 단계에서, 상기 층간절연막은 표면이 평탄하도록 형성됨을 특징으로 하는 횡전계 방식의 액정표시장치의 제조방법. And in the forming of the interlayer insulating film, the interlayer insulating film is formed to have a flat surface. 삭제delete 삭제delete 삭제delete 삭제delete 제 31 항에 있어서, The method of claim 31, wherein 상기 공통배선과, 공통전극과, 제2 화소전극을 형성하는 단계에서,In the forming of the common wiring, the common electrode, and the second pixel electrode, 상기 공통전극은 상기 제2 화소전극 사이에, 상기 게이트배선과 중첩하는 제1 공통배선과 전단 게이트배선과 중첩하는 제2 공통배선에 연결되어, 상기 화소영역을 상기 제2 방향으로 가로지르도록 형성됨을 특징으로 하는 횡전계 방식의 액정표시장치의 제조방법. The common electrode is connected to the first common line overlapping the gate line and the second common line overlapping the front gate line between the second pixel electrode, and crosses the pixel area in the second direction. Method of manufacturing a transverse electric field type liquid crystal display device characterized in that. 삭제delete 제 31 항에 있어서, The method of claim 31, wherein 상기 공통배선과, 공통전극과, 제2 화소전극을 형성하는 단계에서,In the forming of the common wiring, the common electrode, and the second pixel electrode, 상기 공통배선, 공통전극 및 상기 제2 화소전극은 인듐-틴-옥사이드(indium-tin-oxide : ITO)막으로 형성함을 특징으로 하는 횡전계 방식의 액정표시장치의 제조방법. And wherein the common wiring, the common electrode, and the second pixel electrode are formed of an indium-tin-oxide (ITO) film. 삭제delete 삭제delete 제 31항에 있어서,32. The method of claim 31, 상기 층간절연막을 형성하기 전에, Before forming the interlayer insulating film, 상기 기판의 전면에 대응하여 칼라필터층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 횡전계 방식의 액정표시장치의 제조방법. And forming a color filter layer corresponding to the entire surface of the substrate. 삭제delete 삭제delete 삭제delete 삭제delete 제 31 항에 있어서, The method of claim 31, wherein 상기 공통배선과, 공통전극과, 제2 화소전극을 형성하는 단계에서,In the forming of the common wiring, the common electrode, and the second pixel electrode, 상기 공통배선, 공통전극은 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W) 등과 같은 금속으로 형성하는 것을 특징으로 하는 횡전계 방식의 액정표시장치의 제조방법. The common wiring and the common electrode may be formed of a metal such as aluminum (Al), chromium (Cr), molybdenum (Mo), tungsten (W), or the like. 삭제delete 삭제delete 제26항에 있어서,The method of claim 26, 상기 공통전극의 다른 일부는, 상기 제2 화소전극 사이에, 상기 게이트배선과 중첩하는 제1 공통배선과 전단 게이트배선과 중첩하는 제2 공통배선에 연결되어, 상기 화소영역을 상기 제2 방향으로 가로지르도록 형성됨을 특징으로 하는 횡전계 방식의 액정표시장치.The other part of the common electrode is connected between the second pixel electrode to a first common line overlapping the gate line and a second common line overlapping the previous gate line, thereby moving the pixel area in the second direction. A transverse electric field type liquid crystal display device, characterized in that formed to cross. 삭제delete
KR1020030013787A 2003-03-05 2003-03-05 Liquid crystal display device of in-plane switching and method for fabricating the same KR100995630B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030013787A KR100995630B1 (en) 2003-03-05 2003-03-05 Liquid crystal display device of in-plane switching and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030013787A KR100995630B1 (en) 2003-03-05 2003-03-05 Liquid crystal display device of in-plane switching and method for fabricating the same

Publications (2)

Publication Number Publication Date
KR20040078949A KR20040078949A (en) 2004-09-14
KR100995630B1 true KR100995630B1 (en) 2010-11-19

Family

ID=37364025

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030013787A KR100995630B1 (en) 2003-03-05 2003-03-05 Liquid crystal display device of in-plane switching and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR100995630B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11257431B2 (en) 2020-06-11 2022-02-22 Samsung Display Co., Ltd. Pixel of an organic light emitting diode display device, and organic light emitting diode display device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101432570B1 (en) * 2007-11-23 2014-08-21 엘지디스플레이 주식회사 In plane switching mode liquid crystal display device and method of fabricating the same
KR101987405B1 (en) * 2013-01-11 2019-09-30 엘지디스플레이 주식회사 Array substrate of liquid crystal display and method of fabricating thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11257431B2 (en) 2020-06-11 2022-02-22 Samsung Display Co., Ltd. Pixel of an organic light emitting diode display device, and organic light emitting diode display device
US11670232B2 (en) 2020-06-11 2023-06-06 Samsung Display Co., Ltd. Pixel of an organic light emitting diode display device, and organic light emitting diode display device

Also Published As

Publication number Publication date
KR20040078949A (en) 2004-09-14

Similar Documents

Publication Publication Date Title
KR100741890B1 (en) Liquid crystal display device of in-plane switching and method for fabricating the same
KR100493869B1 (en) IPS mode Liquid crystal display device and method for fabricating the same
US6970223B2 (en) In-plane switching mode LCD device and method for fabricating the same
KR100710166B1 (en) Liquid crystal display device and method for fabricating the same
KR100731045B1 (en) Liquid crystal display device of in-plane switching and method for fabricating the same
KR20010106862A (en) IPS mode Liquid crystal display device and method for fabricating the same
KR20060001662A (en) In plane switching mode liquid crystal display device and method for fabricating thereof
KR100760940B1 (en) Liquid crystal display device and method for fabricating the same
KR101085150B1 (en) Liquid crystal display device of in-plane switching and method for fabricating the same
KR100995630B1 (en) Liquid crystal display device of in-plane switching and method for fabricating the same
KR100577299B1 (en) Liquid Crystal Display Device
KR100943469B1 (en) Liquid crystal display device and method for fabricating the same
KR100949495B1 (en) Liquid crystal display device of in-plane switching and method for fabricating the same
KR100983578B1 (en) Liquid crystal display device of in-plane switching and method for fabricating the same
KR20040061594A (en) Liquid crystal display device of in-plane switching
KR20050069105A (en) Liquid crystal display device and method for fabricating the same
KR100760946B1 (en) Liquid crystal display device of in-plane switching and method for fabricating the same
KR101232166B1 (en) Liquid Crystal Display Device and method for fabricating the same
KR20090056641A (en) In-plane switching liquid crystal display and method for fabricating the same
KR100840680B1 (en) Inplane switching mode liquid crystal display device and method for fabricating the same
KR20040018106A (en) liquid crystal display device and method for fabricating the same
KR100983579B1 (en) Liquid crystal display device and method for fabricating the same
KR100853780B1 (en) Liquid crystal display device of in-plane switching
KR101023731B1 (en) Liquid Crystal Display Device
KR20010010518A (en) IPS mode Liquid crystal display and method for fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 9