KR100972111B1 - Batch Method Semiconductor Manufacturing Equipment - Google Patents
Batch Method Semiconductor Manufacturing Equipment Download PDFInfo
- Publication number
- KR100972111B1 KR100972111B1 KR1020030031180A KR20030031180A KR100972111B1 KR 100972111 B1 KR100972111 B1 KR 100972111B1 KR 1020030031180 A KR1020030031180 A KR 1020030031180A KR 20030031180 A KR20030031180 A KR 20030031180A KR 100972111 B1 KR100972111 B1 KR 100972111B1
- Authority
- KR
- South Korea
- Prior art keywords
- chamber
- gas
- manufacturing apparatus
- batch type
- semiconductor manufacturing
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 94
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 title abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 78
- 238000005192 partition Methods 0.000 claims description 18
- 238000000151 deposition Methods 0.000 abstract description 5
- 239000012535 impurity Substances 0.000 abstract description 3
- 230000008021 deposition Effects 0.000 abstract description 2
- -1 Deposition Substances 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 90
- 239000010409 thin film Substances 0.000 description 13
- 238000002347 injection Methods 0.000 description 9
- 239000007924 injection Substances 0.000 description 9
- 238000010926 purge Methods 0.000 description 6
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 239000012495 reaction gas Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000000376 reactant Substances 0.000 description 2
- 239000006227 byproduct Substances 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000000746 purification Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
- C23C16/45563—Gas nozzles
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
- C23C16/4582—Rigid and flat substrates, e.g. plates or discs
- C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
본 발명은 복수개의 반도체 기판을 하나의 챔버 내에서 증착할 수 있는 배치 방식 반도체 제조 장치에 관한 것이다. 본 발명은 복수개의 반도체 기판을 일괄 처리할 수 있으며, 챔버 내에 노출되는 부분이 작고, 가스의 잔존 시간을 감소시키며 불순물 발생을 억제하는 배치 방식 반도체 제조 장치를 제공하는 것을 목적으로 한다. 이러한 목적을 달성하기 위한 복수개의 반도체 기판을 일괄 처리하는 본 발명의 반도체 제조 장치는 복수의 반도체 기판을 수용하는 챔버와, 상기 챔버 내에 가스를 공급하는 가스 공급원과, 상기 복수의 반도체 기판을 지지하는 반도체 기판 지지부와, 상기 챔버의 벽에 지지되어 상기 반도체 기판에 가스를 분사하기 위한 복수의 인젝터와, 상기 가스 공급원과 인젝터를 연결하는 복수의 가스 공급 라인을 포함하고, 상기 복수의 반도체 기판의 각각에는 적어도 하나의 인젝터가 대응하도록 마련되어 있다.The present invention relates to a batch type semiconductor manufacturing apparatus capable of depositing a plurality of semiconductor substrates in one chamber. SUMMARY OF THE INVENTION An object of the present invention is to provide a batch type semiconductor manufacturing apparatus capable of collectively processing a plurality of semiconductor substrates, having a small portion exposed in the chamber, reducing the remaining time of gas and suppressing the generation of impurities. A semiconductor manufacturing apparatus of the present invention which collectively processes a plurality of semiconductor substrates for achieving the above object includes a chamber accommodating a plurality of semiconductor substrates, a gas supply source for supplying gas into the chamber, and a plurality of semiconductor substrates. A semiconductor substrate support, a plurality of injectors supported on a wall of the chamber, for injecting gas into the semiconductor substrate, and a plurality of gas supply lines connecting the gas supply source and the injector, each of the plurality of semiconductor substrates At least one injector is provided to correspond.
반도체, 증착, 기판, 챔버, 인젝터, 배치식, 일괄 처리Semiconductor, Deposition, Substrates, Chambers, Injectors, Batch Type, Batch Processing
Description
도1은 본 발명에 따른 배치 방식 반도체 제조 장치의 챔버 일부를 절개한 사시도.1 is a perspective view showing a portion of a chamber of a batch type semiconductor manufacturing apparatus according to the present invention;
도2는 도1과 유사한 장치로 주 공급 라인에서 분기되는 부 공급 라인에 의해 가스가 챔버로 공급되는 배치 방식 반도체 제조 장치의 챔버 일부를 절개한 사시도.FIG. 2 is a perspective view of a portion of a chamber of a batch type semiconductor manufacturing apparatus in which gas is supplied to the chamber by a sub supply line branching from the main supply line with a device similar to FIG. 1; FIG.
도3 및 도4는 도2에 도시된 장치에서 가스의 인입을 개폐하는 공압 밸브를 각각 주 가스 공급 라인 및 부 가스 공급 라인에 장착한 경우를 도시한 도면.3 and 4 show a case in which the pneumatic valve for opening and closing the gas inlet and outlet in the apparatus shown in FIG. 2 is attached to the main gas supply line and the sub gas supply line, respectively.
도5는 인젝터가 챔버의 상부벽에 장착된 배치 방식 반도체 제조 장치의 챔버의 단면도.5 is a cross-sectional view of the chamber of the batch-type semiconductor manufacturing apparatus in which the injector is mounted on the upper wall of the chamber.
도6 내지 도9는 챔버 덮개가 각각 반구형, 원통형, 원추형 및 절두 원추형인 오목부를 포함하는 배치 방식 반도체 제조 장치의 챔버 덮개의 단면도.6-9 are cross-sectional views of a chamber lid of a batch type semiconductor manufacturing apparatus, wherein the chamber lid includes recesses that are hemispherical, cylindrical, conical, and truncated conical, respectively.
도10은 챔버 내의 각 반도체 기판이 격벽에 의해 분리된 배치 방식 반도체 제조 장치의 챔버의 단면도.Fig. 10 is a sectional view of a chamber of the batch type semiconductor manufacturing apparatus in which each semiconductor substrate in the chamber is separated by a partition wall.
도11은 챔버 내의 격벽이 상부벽에 설치된 것을 도시하는 단면도.Fig. 11 is a sectional view showing that a partition wall in a chamber is installed on an upper wall.
도12는 챔버 내의 격벽이 바닥벽에 설치된 것을 도시하는 단면도. 12 is a cross-sectional view showing that a partition wall in a chamber is installed on a bottom wall.
도13은 인젝터가 챔버의 측부벽에 장착된 배치 방식 반도체 제조 장치의 챔버의 단면도.Fig. 13 is a sectional view of the chamber of the batch-type semiconductor manufacturing apparatus in which the injector is mounted on the side wall of the chamber.
도14는 종래의 배치 방식 반도체 제조 장치의 샤워 헤드를 도시한 도면.14 is a view showing a shower head of a conventional batch type semiconductor manufacturing apparatus.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
1: 챔버1: chamber
2a, 2b: 가스 공급원2a, 2b: gas source
3: 반도체 기판3: semiconductor substrate
4: 반도체 기판 지지대4: semiconductor substrate support
5: 인젝터5: injector
6: 가스 공급 라인6: gas supply line
8: 주 공급 라인8: main supply line
9: 부 공급 라인9: department supply line
10, 20: 공압 밸브10, 20: pneumatic valve
71, 72, 73, 74: 챔버 덮개71, 72, 73, 74: chamber cover
103: 반도체 기판103: semiconductor substrate
104: 기판 지지대104: substrate support
105: 샤워 헤드105: shower head
106a, 106b: 가스 주입관106a, 106b: gas injection pipe
107: 주 가스 주입관107: main gas injection pipe
본 발명은 복수개의 반도체 기판을 하나의 챔버 내에서 증착할 수 있는 배치 방식 반도체 제조 장치에 관한 것이다. The present invention relates to a batch type semiconductor manufacturing apparatus capable of depositing a plurality of semiconductor substrates in one chamber.
일반적인 CVD(Chemical Vapor Deposition) 공정에서 TiN 박막을 증착할 경우, Ti의 소스 가스(source gas)로 사용되는 TiCl4 가스와 N의 소스 가스로 사용되는 NH3 가스를 동시에 흘린다. ALD(Atomic Layer Deposition) 공정의 경우에서는 TiCl4를 먼저 흘린 후, Ar이나 N2로 반응기 내부의 미반응 TiCl4 가스를 정화(purge)하고, NH3 가스를 흘리고 마지막으로 Ar이나 N2로 미반응 NH3 가스 및 반응 부산물을 정화하는 데, 이러한 1사이클의 과정이 반복되어 목표 두께의 TiN막을 형성한다. When the TiN thin film is deposited in a general chemical vapor deposition (CVD) process, TiCl 4 gas used as the source gas of Ti and NH 3 gas used as the source gas of N are simultaneously flowed. In the case of ALD (Atomic Layer Deposition) process, TiCl 4 is flowed first, followed by purging the unreacted TiCl 4 gas inside the reactor with Ar or N 2 , flowing NH 3 gas, and finally, Ar or N 2 . In purifying the reaction NH 3 gas and the reaction by-product, this one cycle process is repeated to form a TiN film of the target thickness.
이러한 CVD 또는 ALD 공정이 이루어지는 챔버 내에 상기 가스들은 인젝터 또는 샤워 헤드에 의해 흘려지게 된다. 기존의 단일 웨이퍼 챔버(single wafer chamber)에 사용하여 왔던 인젝터는 두 가지 가스가 섞이지 않고 챔버 안에 인입할 수 있도록 고안되어 있는데, 증착된 박막의 두께를 포함하여 박막 물성의 균일성을 위해 챔버에 노출되는 인젝터의 부위는 원형으로 구멍이 뚫려 있다. 이러한 인젝터 방식은 가스 도입을 층류 흐름(larminar flow)으로 제어하는 방식과는 달리 챔버의 윗부분에서 가스를 분사하여 가스가 기판 전면에 골고루 퍼지게 하여, 짧은 단계별 시간(step time)과 균일한 박막을 얻을 수 있었다. 그러나, 이러한 단일 웨이퍼 챔버로는 시간당 많은 수의 반도체 기판을 증착 처리할 수 없다는 단점 때문에, 근래에는 복수의 반도체 기판을 일괄 처리하여 생산성을 높이기 위해 배치 방식 반도체 제조 장치가 개발되었다. The gases are flowed by an injector or shower head in the chamber where this CVD or ALD process takes place. The injector, which has been used in a single wafer chamber, is designed to be introduced into the chamber without mixing the two gases. The injector is exposed to the chamber for uniformity of thin film properties including the thickness of the deposited thin film. The part of the injector that is being drilled is circular. Unlike the method of controlling gas introduction by laminar flow, the injector method injects gas from the upper part of the chamber to spread the gas evenly over the front surface of the substrate, thereby obtaining a short step time and a uniform thin film. Could. However, due to the disadvantage that such a single wafer chamber is not capable of depositing a large number of semiconductor substrates per hour, a batch type semiconductor manufacturing apparatus has recently been developed to increase productivity by collectively processing a plurality of semiconductor substrates.
도14는 종래의 배치 방식 반도체 제조 장치에 사용되는 샤워 헤드를 도시한다. 챔버내에 유입될 가스A 및 가스B는 개별 가스 주입관(106a, 106b)을 통하여 주 가스 주입관(107)에 유입 및 혼합된다. 주 가스 주입관(107)에 유입 및 혼합된 반응가스는, 주 가스 주입관(107)과 연결되고 챔버내에 장착된, 샤워 헤드(105)에 의해 공정 챔버 내부로 분사된다. 분사된 혼합 반응 가스는 챔버내의 기판 지지대(104)상에 위치된 반도체 기판(103)에 공급된다. Fig. 14 shows a shower head used in a conventional batch type semiconductor manufacturing apparatus. Gas A and gas B to be introduced into the chamber are introduced into and mixed with the main
이러한 장치는 챔버 내부에서 샤워 헤드의 노출부위가 크기 때문에, 잔존하는 가스를 제거하기 위하여 각각의 가스 분사 단계 사이마다 정화가스(purge gas)를 분사하여 정화해야 하고 반응가스를 개별적으로 제어하는데 어려움이 있다. 즉, 챔버 내부에서 샤워 헤드의 노출 표면적이 인젝터의 경우보다 상당히 크기 때문에, 샤워 헤드에는 인젝터보다 가스가 잔존하거나 표면에 흡착되기 쉽다. 따라서, 샤워헤드를 사용하는 경우 이러한 가스를 제거하기 위하여 각각의 가스 분사 단계 사이마다 분사하는 정화가스의 양과 분사시간이 인젝터를 사용하는 경우보다 크고 길다. 결국 샤워헤드를 사용하면 단위시간당 생산되는 웨이퍼의 수가 줄어든다. 더욱이, 이러한 잔존 가스에 대한 충분한 정화가 이루어지지 않게 되면, 잔존가스들 사이의 반응에 의한 불순물이 파티클로 작용하기 때문에 박막의 질이 저하되어 제품의 품질이 저하되는 문제를 가져올 수 있다. Due to the large exposed area of the shower head in the chamber, such a device needs to be purged by injecting purge gas between each gas injection step to remove residual gas, and it is difficult to control the reaction gas individually. have. That is, since the exposed surface area of the shower head inside the chamber is considerably larger than that of the injector, the shower head is more likely to retain gas or adsorb to the surface than the injector. Therefore, when using the shower head, the amount and the injection time of the purge gas injected between each gas injection step to remove such gas are larger and longer than when using the injector. After all, using a showerhead reduces the number of wafers produced per unit time. In addition, when sufficient purification of the remaining gas is not performed, impurities due to the reaction between the remaining gases act as particles, which may lead to a problem that the quality of the thin film is deteriorated and the quality of the product is deteriorated.
본 발명은 복수개의 반도체 기판을 일괄 처리할 수 있으며, 챔버 내에서 가스 노출 부분을 줄이면서 분사하여 반응 가스가 복수의 반도체 기판의 전면에 균일하게 도달하도록 하는 배치 방식 반도체 제조 장치를 제공하는 것을 목적으로 한다. Disclosure of Invention An object of the present invention is to provide a batch type semiconductor manufacturing apparatus capable of collectively processing a plurality of semiconductor substrates, and spraying while reducing the gas exposure portion in the chamber so that the reaction gas uniformly reaches the front surfaces of the plurality of semiconductor substrates. It is done.
본 발명은 가스의 잔존 시간을 감소시키고 불순물 발생을 억제하는 배치 방식 반도체 제조 장치를 제공하는 것을 목적으로 한다. An object of the present invention is to provide a batch type semiconductor manufacturing apparatus which reduces the gas remaining time and suppresses the generation of impurities.
이러한 목적을 달성하기 위한 복수개의 반도체 기판을 일괄 처리하는 본 발명의 반도체 제조 장치는 복수의 반도체 기판을 수용하는 챔버와, 상기 챔버 내에 가스를 공급하는 가스 공급원과, 상기 복수의 반도체 기판을 지지하는 반도체 기판 지지부와, 상기 챔버의 벽에 지지되어 상기 반도체 기판에 가스를 분사하기 위한 복수의 인젝터와, 상기 가스 공급원과 인젝터를 연결하는 복수의 가스 공급 라인을 포함하고, 상기 복수의 반도체 기판의 각각에는 적어도 하나의 인젝터가 대응하도록 마련되어 있다.A semiconductor manufacturing apparatus of the present invention which collectively processes a plurality of semiconductor substrates for achieving the above object includes a chamber accommodating a plurality of semiconductor substrates, a gas supply source for supplying gas into the chamber, and a plurality of semiconductor substrates. A semiconductor substrate support, a plurality of injectors supported on a wall of the chamber, for injecting gas into the semiconductor substrate, and a plurality of gas supply lines connecting the gas supply source and the injector, each of the plurality of semiconductor substrates At least one injector is provided to correspond.
상기 가스 공급 라인은 가스 공급원에 연결된 주 공급 라인과 인젝터에 연결된 부 공급 라인을 포함하고, 상기 부 공급 라인 중에서 동일한 가스를 공급하는 부 공급 라인들은 각각 해당 주 공급 라인에서 분기될 수 있다. 상기 복수의 가스 공급 라인의 각각에, 상기 주 공급 라인의 각각에, 또는 상기 부 공급 라인에 마련되어 가스의 인입을 개폐할 수 있는 밸브를 더 포함할 수 있다. 또한, 상기 인젝 터는 반도체 기판의 상부 또는 측부에서 가스를 분사할 수 있고, 각각의 경우 인젝터는 챔버의 상부벽 또는 측부벽에 장착될 수 있다. 상기 인젝터가 지지된 벽에는 오목부가 형성되고, 상기 오목부의 바닥벽에는 인젝터가 장착되고 상기 오목부는 인젝터에서 분사된 가스가 해당 반도체 기판의 주연부까지 도달하고 인접 반도체 기판에는 도달하지 않도록 구성될 수 있다. 이러한 오목부는 반구, 원통형, 원추형, 또는 절두 원추형일 수 있다. 상기 챔버는 격벽을 더 포함하고, 상기 복수의 반도체 기판은 격벽에 의해 분리될 수 있다. The gas supply line includes a main supply line connected to a gas supply source and a sub supply line connected to an injector, and the sub supply lines supplying the same gas among the sub supply lines may be branched from the main supply line. Each of the plurality of gas supply lines may further include a valve provided in each of the main supply lines or in the sub supply line to open and close the intake of gas. The injector may also inject gas from the top or side of the semiconductor substrate, in which case the injector may be mounted on the top wall or side wall of the chamber. A recess is formed on a wall on which the injector is supported, an injector is mounted on a bottom wall of the recess, and the recess may be configured such that gas injected from the injector reaches the periphery of the semiconductor substrate and does not reach the adjacent semiconductor substrate. . Such recesses may be hemispherical, cylindrical, conical, or truncated conical. The chamber may further include a partition wall, and the plurality of semiconductor substrates may be separated by a partition wall.
도1은 본 발명에 따른 배치 방식 반도체 제조 장치의 챔버 일부를 절개한 사시도이다. 도1에 도시된 본 발명의 장치는 (비록 하나만 도시되어 있으나) 복수의 반도체 기판(3)을 수용하는 챔버(1)와, 챔버(1) 내에 가스를 공급하는 가스 공급원(2a, 2b)과, 반도체 기판(3)을 각각 지지하는 반도체 기판 지지부(4)와, 챔버(1)의 벽에 지지된 인젝터(5)와, 복수의 가스 공급원(2a, 2b)과 인젝터(5)를 연결하는 8개의 가스 공급 라인(6)과 도시되지 않은 가스 배출부를 포함한다. 반도체 기판을 지지하는 기판 지지부는 개별 기판 지지부에 하나의 기판을 지지할 수 있으며, 또한 하나의 넓은 기판 지지부에 복수개의 기판을 지지하도록 설계될 수도 있다. 가스 공급원은 각 공정에 맞추어 반응가스, 캐리어 가스, 정화가스등을 공급할 수있으며, 증착시키려는 박막에 따라 개수 및 특성이 정해지고 가스를 원활히 공급하기 위해 가스봄베, 밸브, 가스센서, 유량 콘트롤러, 제어기 등을 포함한다. 도1에는 챔버(1)에는 소스 가스(source gas) 및 정화 가스(purge gas) 두 가지가 가스 공급원(2a) 및 가스 공급원(2b)으로부터 각각 4개씩의 가스 공급 라인(6)을 거쳐 공급된다. 소스 가스 및 정화 가스를 각각 분사하는 한 쌍의 인젝터(5)는, 도5에 도시된 바와 같이, 각 반도체 기판(3)의 중심부에서 반도체 기판(3)을 대면하여 배열된다. 상기와 같은 구성에 의해 하나의 챔버(1) 내에서 다수의 반도체 기판(3)에 박막을 일괄적으로 증착시킬 수 있다. 비록 도1에서 공급 가스가 두 가지인 경우를 예로서 설명하고 있으나, 예를 들어 Si 증착의 경우와 같이 단원종의 박막을 증착시킬 경우 SiH4 가스 한 가지만 흘려준다. 공급 가스는 그 외에 세 가지 이상일 수도 있다. 그러므로 증착시키고자 하는 물질에 따라 도입되는 가스의 개수가 결정되며 도입 가스의 수에 따라 반도체 기판당 배치되는 인젝터의 수 및 배치가 정해진다.1 is a perspective view showing a portion of a chamber of a batch type semiconductor manufacturing apparatus according to the present invention. The apparatus of the present invention shown in FIG. 1 includes a
도2는 가스 공급원(2a) 및 가스 공급원(2b)의 각각은 하나의 주 공급 라인(8)에 일 단부가 연결되고, 주 공급 라인의 타 단부에서는 챔버(1) 내에 배치되는 반도체 기판(3)의 개수만큼 부 공급 라인(9)으로 분기되어 가스가 챔버(1)로 공급되는 배치 방식 반도체 제조 장치를 도시한다. 분기된 복수의 부 공급 라인(9)은 복수의 인젝터(5)에 연결되어 챔버(1) 내에 가스를 공급한다.2 shows a
가스 도입을 보다 정밀하게 조절하기 위해 가스의 인입을 개폐할 수 있는 밸브(10), 바람직하게는 공압 밸브가 가스 공급 라인(6), 주 공급 라인(8), 또는 부 공급 라인(9)에 장착될 수 있다. 도3에 도시된 바와 같이, 밸브(10)가 주 공급 라인(8)에 장착된 경우, 밸브의 개수를 줄일 수 있어, 비용을 절감할 수 있다. 그러나, 이러한 경우 밸브(10)의 개폐시 유로가 길어져 유량 제어가 어렵고, 잔류 가스 가 존재하는 라인이 길어져 가스의 역류가 발생할 경우 공정에 손실이 발생할 수 있다. 따라서, 이러한 문제를 해결하기 위해 도4에 도시된 바와 같이, 밸브(10)가 인젝터 근처의 부 공급 라인(8)에 장착될 수 있다. 또한 가스 밸브와 함께 도시 되지 않은 유량 콘트롤러를 장착하여 챔버 내로의 가스 도입을 보다 더 정밀하게 제어할 수 있다. A
도6 내지 도9는 하나의 인젝터(5)가 챔버 상부의 챔버 덮개(71, 72, 73, 74)에 부착되어 반도체 기판의 상부에서 가스를 흘리는 방식의 반도체 제조 장치의 챔버의 단면을 도시한다. 챔버 덮개(71, 72, 73, 74)의 챔버 내향 표면에는 도6의 반구형, 도7의 원통형, 도8의 원추형, 또는 도9의 절두 원추형 등의 오목부가 형성되고, 그 바닥부에 인젝터(5)가 설치되어 있다. 이러한 오목부는 증착 공정에 불필요한 챔버 내부의 공간을 줄일 수 있으며, 인접한 반도체 기판들 사이의 가스의 간섭을 방지하여 기판 상에 형성되는 박막의 균일성과 기판 사이의 독립성을 확보할 수 있다. 6 to 9 show a cross section of the chamber of the semiconductor manufacturing apparatus in which one
도10 내지 도12는 반도체 기판 사이에 격벽이 설치된 반도체 제조 장치의 단면을 도시한다. 반도체 기판과 기판 사이에 전체 또는 일부에 격벽을 설치한다. 즉, 도10과 같이 반도체 기판과 기판을 전체적으로 분리하기도 하며 도11 및 도12와 같이 챔버의 상부 또는 하부에 격벽을 설치하여 기판들을 분리한다. 이러한 격벽의 설치는 인접한 기판에 분사되는 반응 가스 사이의 간섭을 방지하여 기판 에지 영역에서 발생되는 박막 불균일성을 방지할 수 있으며 기판들 사이의 독립성을 확보할 수 있다. 10 to 12 show a cross section of a semiconductor manufacturing apparatus provided with partition walls between semiconductor substrates. Partition walls are provided in whole or in part between the semiconductor substrate and the substrate. That is, as shown in FIG. 10, the semiconductor substrate and the substrate may be separated as a whole, and as shown in FIGS. 11 and 12, barrier ribs may be installed at the top or the bottom of the chamber to separate the substrates. The installation of the barrier ribs may prevent interference between reactant gases injected to adjacent substrates, thereby preventing thin film nonuniformity generated in the substrate edge region and ensuring independence between the substrates.
이와 같이 인젝터(5)가 챔버 상부에 부착되어 반도체 기판의 상부에서 가스를 흘리는 방식이 설명되었으나, 본 발명의 반도체 제조 장치는, 도13에 도시된 바와 같이, 챔버(1)의 측벽에 인젝터(5)가 설치된 경우에도 적용될 수 있다.As described above, the method of flowing the gas from the upper portion of the semiconductor substrate by attaching the
전술된 구성에 따른 본 발명의 배치 방식 반도체 제조 장치는 최적의 공정 조건을 확보하여 우수한 막질의 박막을 증착하고 공정 진행 속도를 향상시킬 수 있다. 인젝터를 챔버의 벽에 장착하여 챔버 내에 노출되는 부위를 작게 함으로써, 샤워 헤드가 갖는 문제점을 해결할 수 있다. 복수의 반응 가스를 독립적으로 정밀하게 조절하여 원하는 특성의 박막을 용이하게 얻을 수 있다. 또한 이러한 정밀하고 독립적인 가스 공급의 제어는 ALD 공정을 보다 용이하게 진행할 수 있다. In the batch type semiconductor manufacturing apparatus of the present invention according to the above-described configuration, it is possible to secure optimum process conditions to deposit a thin film of excellent film quality and to improve process progress speed. By mounting the injector on the wall of the chamber to reduce the area exposed in the chamber, the problem with the shower head can be solved. A plurality of reaction gases can be precisely controlled independently and easily to obtain a thin film having desired characteristics. This precise and independent control of gas supply can also facilitate the ALD process.
특히, 가스의 인입을 개폐할 수 있는 밸브를 인젝터 근처에 장착하면 밸브의 개폐시 유로가 짧아져 유량 제어가 쉽고, 잔류 가스가 존재하는 라인도 짧아져 가스의 역류가 억제되어 공정에 손실을 줄일 수 있다. 반도체 기판 상에 증착되는 박막의 균일성을 고려한 다양한 형태의 챔버 덮개와 격벽에 의해 챔버 내의 불필요한 공간을 감소시키고 도입 반응 가스 사이의 간섭을 감소시키며 기판들 사이의 독립성을 확보하여 제품의 품질을 향상시키고 생산성을 높일 수 있다.In particular, when the valve is installed near the injector to open and close the gas, the flow path is shortened when opening and closing the valve, and the flow rate is easily controlled. Can be. Various types of chamber cover and partition wall considering the uniformity of thin films deposited on semiconductor substrates reduce unnecessary space in the chamber, reduce interference between introduced reaction gases and improve independence between substrates. To increase productivity.
Claims (16)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030031180A KR100972111B1 (en) | 2003-05-16 | 2003-05-16 | Batch Method Semiconductor Manufacturing Equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030031180A KR100972111B1 (en) | 2003-05-16 | 2003-05-16 | Batch Method Semiconductor Manufacturing Equipment |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020100050548A Division KR100972112B1 (en) | 2010-05-28 | 2010-05-28 | Batch type semiconductor manufacturing apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040098875A KR20040098875A (en) | 2004-11-26 |
KR100972111B1 true KR100972111B1 (en) | 2010-07-23 |
Family
ID=37376572
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030031180A KR100972111B1 (en) | 2003-05-16 | 2003-05-16 | Batch Method Semiconductor Manufacturing Equipment |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100972111B1 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030002776A (en) * | 2001-06-29 | 2003-01-09 | 주식회사 하이닉스반도체 | Apparatus for depositing a thin film |
-
2003
- 2003-05-16 KR KR1020030031180A patent/KR100972111B1/en active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030002776A (en) * | 2001-06-29 | 2003-01-09 | 주식회사 하이닉스반도체 | Apparatus for depositing a thin film |
Also Published As
Publication number | Publication date |
---|---|
KR20040098875A (en) | 2004-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20080072821A1 (en) | Small volume symmetric flow single wafer ald apparatus | |
KR100332313B1 (en) | Apparatus and method for depositing thin film on wafer | |
KR100614648B1 (en) | Substrate Processing Apparatus Used for Manufacturing Semiconductor Devices | |
US6821347B2 (en) | Apparatus and method for depositing materials onto microelectronic workpieces | |
US7378127B2 (en) | Chemical vapor deposition methods | |
CN105839077B (en) | Method and apparatus for depositing III-V main group semiconductor layers | |
KR101132262B1 (en) | Gas injecting assembly and Apparatus for depositing thin film on wafer using the same | |
WO2007076195A2 (en) | Small volume symmetric flow single wafer ald apparatus | |
JP2000212752A (en) | Reaction chamber gas flowing method and shower head used therefor | |
JP5710002B2 (en) | Thin film deposition equipment | |
US6818249B2 (en) | Reactors, systems with reaction chambers, and methods for depositing materials onto micro-device workpieces | |
KR20110054833A (en) | Shower head assembly, thin film deposition apparatus and thin film deposition method comprising the same | |
KR101185376B1 (en) | Gas injecting assembly and Apparatus for depositing thin film on wafer using the same | |
US20210214846A1 (en) | Showerhead assembly and components | |
KR100972112B1 (en) | Batch type semiconductor manufacturing apparatus | |
KR100972111B1 (en) | Batch Method Semiconductor Manufacturing Equipment | |
KR100422398B1 (en) | Apparatus for depositing a thin film | |
US20210310123A1 (en) | Flush fixture for showerhead | |
JP7468926B2 (en) | Shower head and substrate processing apparatus | |
KR20040102600A (en) | Deposition apparatus for manufacturing semiconductor devices | |
KR20060100961A (en) | Shower head and atomic layer deposition equipment | |
KR101789021B1 (en) | Thin film deposition apparatus | |
KR20250015179A (en) | Substrate processing apparatus and substrate processing method | |
KR20190014645A (en) | Thin film deposition apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20030516 |
|
PG1501 | Laying open of application | ||
A201 | Request for examination | ||
PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20080425 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20030516 Comment text: Patent Application |
|
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20100329 Patent event code: PE09021S01D |
|
A107 | Divisional application of patent | ||
PA0107 | Divisional application |
Comment text: Divisional Application of Patent Patent event date: 20100528 Patent event code: PA01071R01D |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20100625 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20100719 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20100719 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
FPAY | Annual fee payment |
Payment date: 20130710 Year of fee payment: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20130710 Start annual number: 4 End annual number: 4 |
|
FPAY | Annual fee payment |
Payment date: 20140603 Year of fee payment: 5 |
|
PR1001 | Payment of annual fee |
Payment date: 20140603 Start annual number: 5 End annual number: 5 |
|
FPAY | Annual fee payment |
Payment date: 20150603 Year of fee payment: 6 |
|
PR1001 | Payment of annual fee |
Payment date: 20150603 Start annual number: 6 End annual number: 6 |
|
FPAY | Annual fee payment |
Payment date: 20160712 Year of fee payment: 7 |
|
PR1001 | Payment of annual fee |
Payment date: 20160712 Start annual number: 7 End annual number: 7 |
|
FPAY | Annual fee payment |
Payment date: 20170717 Year of fee payment: 8 |
|
PR1001 | Payment of annual fee |
Payment date: 20170717 Start annual number: 8 End annual number: 8 |
|
FPAY | Annual fee payment |
Payment date: 20180702 Year of fee payment: 9 |
|
PR1001 | Payment of annual fee |
Payment date: 20180702 Start annual number: 9 End annual number: 9 |
|
PR1001 | Payment of annual fee |
Payment date: 20200701 Start annual number: 11 End annual number: 11 |
|
PR1001 | Payment of annual fee |
Payment date: 20210701 Start annual number: 12 End annual number: 12 |
|
PR1001 | Payment of annual fee |
Payment date: 20220621 Start annual number: 13 End annual number: 13 |
|
PC1801 | Expiration of term |
Termination date: 20231116 Termination category: Expiration of duration |