KR100966443B1 - In plane switching mode liquid crystal display device and fabrication method threrof - Google Patents
In plane switching mode liquid crystal display device and fabrication method threrof Download PDFInfo
- Publication number
- KR100966443B1 KR100966443B1 KR1020030028263A KR20030028263A KR100966443B1 KR 100966443 B1 KR100966443 B1 KR 100966443B1 KR 1020030028263 A KR1020030028263 A KR 1020030028263A KR 20030028263 A KR20030028263 A KR 20030028263A KR 100966443 B1 KR100966443 B1 KR 100966443B1
- Authority
- KR
- South Korea
- Prior art keywords
- liquid crystal
- electric field
- crystal display
- display device
- transverse electric
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
Abstract
본 발명은 외부광에 의해 거울효과를 억제할 수 있는 횡전계방식 액정표시소자 및 그 제조방법에 관한 것으로, 제 1 및 제 2기판과; 상기 제 1기판에 종횡으로 배치된 게이트라인 및 데이터라인과; 상기 게이트라인 및 데이터라인에 의해서 정의된 화소영역과; 상기 화소영역에 배치되며, 화소영역 내에서 횡전계를 발생시키는 공통전극 및 화소전극과; 상기 화소전극 및 공통전극을 포함하는 기판 전면에 형성된 보호막과; 상기 보호막 상에 형성되며, 적어도 두층 이상의 굴절률이 서로 다른 절연층이 교대로 적층된 완충층을 포함하여 구성된다.The present invention relates to a transverse electric field type liquid crystal display device capable of suppressing a mirror effect by external light, and a manufacturing method thereof, comprising: first and second substrates; Gate lines and data lines arranged vertically and horizontally on the first substrate; A pixel region defined by the gate line and the data line; A common electrode and a pixel electrode disposed in the pixel region and generating a transverse electric field in the pixel region; A protective film formed on an entire surface of the substrate including the pixel electrode and the common electrode; The buffer layer is formed on the passivation layer, and includes a buffer layer in which insulating layers having different refractive indices of at least two or more layers are alternately stacked.
Description
도 1은 일반적인 횡전계방식 액정표시소자의 구조를 도시한 도면.1 is a view showing the structure of a general transverse electric field type liquid crystal display device.
도 2는 본 발명에 의한 횡전계방식 액정표시소자를 나타낸 도면.2 is a view showing a transverse electric field type liquid crystal display device according to the present invention.
도 3은 본 발명의 다른 실시예를 나타낸 도면.Figure 3 shows another embodiment of the present invention.
도 4는 본 발명의 또 다른 실시예를 나타낸 도면.4 illustrates another embodiment of the present invention.
도 5는 종래의 구조와 본 발명에 의한 구조에 대하여 파장에 따른 반사율을 나타낸 그래프.5 is a graph showing the reflectance according to the wavelength of the conventional structure and the structure according to the present invention.
도 6은 본 발명에 의한 횡전계방식 액정표시소자의 제조공정을 나타낸 공정순서도.6 is a process flowchart showing a manufacturing process of a transverse electric field type liquid crystal display device according to the present invention.
***도면의 주요부분에 대한 부호의 설명****** Explanation of symbols for main parts of drawing ***
101: 게이트라인 103: 데이터라인101: gate line 103: data line
104: 공통전극라인 108: 게이트절연막104: common electrode line 108: gate insulating film
109: 박막트랜지스터 111: 보호막109: thin film transistor 111: protective film
114: 화소전극라인 130: 완충층114: pixel electrode line 130: buffer layer
130a: 제 1티타늄산화막(TiO2) 130a: first titanium oxide film (TiO 2 )
130b: 제 1실리콘산화막(SiO2)130b: first silicon oxide film (SiO 2 )
130c: 제 2티타늄산화막(TiO2)130c: second titanium oxide film (TiO 2 )
130d: 제 2실리콘산화막(SiO2)130d: second silicon oxide film (SiO 2 )
본 발명은 액정표시소자에 관한 것으로, 특히 화소영역에 배치된 불투명한 금속물질로 이루어진 공통전극 및 화소전극에 반사되는 외부광에 의하여 발생하는 거울효과를 억제할수 있는 횡전계방식 액정표시소자 및 그 제조방법에 관한 것이다.BACKGROUND OF THE
고화질, 저전력의 평판표시소자(flat panel display device)로서 주로 사용되는 트위스트네마틱방식(twisted nematic mode) 액정표시소자(liquid crystal display device)는 시야각이 좁다는 단점이 있다. 이것은 액정분자의 굴절율 이방성(refractive anisotropy)에 기인하는 것으로, 기판과 수평하게 배향된 액정분자가 액정패널(liquid crystal display panel)에 전압이 인가될 때 기판과 거의 수직방향으로 배향되기 때문이다.The twisted nematic mode liquid crystal display device, which is mainly used as a high-definition, low power flat panel display device, has a narrow viewing angle. This is due to the refractive anisotropy of the liquid crystal molecules, because the liquid crystal molecules oriented horizontally with the substrate are oriented almost perpendicular to the substrate when a voltage is applied to the liquid crystal display panel.
따라서, 액정분자를 기판과 거의 수평한 방향으로 배향하여 시야각 문제를 해결하는 횡전계방식 액정표시소자(In Plane Switching mode LCD)가 최근에 활발하게 연구되고 있다. Accordingly, in-plane switching mode LCD (LCD), which solves the viewing angle problem by aligning liquid crystal molecules in a substantially horizontal direction with a substrate, has been actively studied in recent years.
도 1은 일반적인 횡전계방식 액정표시소자의 단위 화소를 개략적으로 도시한 것으로, 도 1a는 평면도이고, 도 1b는 도 1a에서 I-I'선의 단면도이다.FIG. 1 schematically illustrates a unit pixel of a general transverse electric field type liquid crystal display device. FIG. 1A is a plan view, and FIG. 1B is a cross-sectional view taken along line II ′ in FIG. 1A.
도면에 도시한 바와 같이, 횡전계방식 액정표시소자는 투명한 제 1기판(10) 상에 게이트라인(1) 및 데이터라인(3)이 종횡으로 배열되어 화소영역을 정의한다. 실제의 액정표시소자에서는 n개의 게이트라인(1)과 m개의 데이터라인(3)이 교차하여 n×m개의 화소가 존재하지만, 도면에는 설명을 간단하게 하기 위해 단지 한 화소(unit pixel)만을 나타내었다.As shown in the figure, in the transverse electric field type liquid crystal display device, the
상기 게이트라인(1)과 데이터라인(3)의 교차점에는 게이트전극(1a), 반도체층(5) 및 소스/드레인전극(2a/2b)으로 구성된 박막트랜지스터(thin film transistor;9)가 배치되어 있으며, 상기 게이트전극(1a) 및 소스/드레인전극(2a/2b)이 게이트라인(1) 및 데이터라인(3)에 각각 접속되어 있다.A
화소영역 내에는 공통전극라인(4)이 상기 게이트라인(1)과 평행하게 배열되어 있으며, 액정분자를 스위칭 시키는 적어도 한쌍의 전극 즉, 공통전극(6a∼6c)과 화소전극(7a,7b)이 데이터라인(103)과 평행하게 배열되어 있다. 상기 공통전극(6a∼6c)은 게이트라인(1)과 동시에 형성되어 공통전극라인(4)에 접속되며, 화소전극(7a∼7b)은 소스/드레인전극(2a/2b)과 동시에 형성되어 박막트랜지스터(9)의 드레인전극(2b)과 접속된다. 그리고, 상기 소스/드레인전극(2a/2b)을 포함하는 기판 전체에 걸쳐서 보호막(11) 및 제1배향막(12a)이 도포되어 있다. 이때, 상기 공통전극(6)은 화소전극(7a,7b)과 데이터라인(3) 사이에 발생하는 횡전계를 차폐시키기 위하여 화소영역의 외곽에 형성하는 것이 바람직하다. 또한, 상기 공통전극라 인(4)과 중첩되어 형성되며, 화소전극(7)과 접속하는 화소전극라인(14)은 그 사이에 개재된 절연막(8;도 1b)을 사이에 두고 축적 용량을 형성한다.The
또한, 제 2기판(20)에는 박막트랜지스터(9), 게이트라인(1) 및 데이터라인(3)으로 빛이 새는 것을 방지하는 블랙매트릭스(21)와 칼라필터(23)가 형성되어 있으며, 그 위에는 제2배향막(12b)이 도포되어 있다. 또한, 상기 제1 및 제2기판(10,20) 사이에는 액정층(13)이 형성되어 있다.In addition, a
상기와 같은 구조를 갖는 횡전계방식 액정표시소자는 공통전극 및 화소전극이 동일평면 상에 배치되어 횡전계를 발생시키기 때문에 시야각을 향상시킬 수 있는 장점을 가진다. 그러나, 화면이 표시되는 화소영역 내에 배치된 공통전극(6a∼6c) 및 화소전극(7a,7b)이 불투명한 금속막으로 형성되기 때문에 사용자가 화면을 관찰할 때 외부광이 상기 두 전극에 반사되어 사용자의 모습이 반사되어 보이는 거울효과를 나타내는 문제점이 있었다.The transverse electric field type liquid crystal display device having the above structure has an advantage of improving the viewing angle because the common electrode and the pixel electrode are disposed on the same plane to generate a transverse electric field. However, since the
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해서 이루어진 것으로, 본 발명의 목적은 화소내에 배치된 공통전극 및 화소전극의 상부에 굴절률이 서로 다른 절연막을 적어도 두층 이상 반복하여 적층함으로써, 외부광의 반사율을 낮춰 거울효과를 억제하는데 있다.Accordingly, an object of the present invention is to solve the above problems, and an object of the present invention is to repeatedly stack at least two layers having different refractive indices on top of a common electrode and a pixel electrode disposed in a pixel, thereby reflecting external light. To reduce the mirror effect.
기타 본 발명의 목적 및 특징은 이하의 발명의 구성 및 특허청구범위에서 상세히 기술될 것이다.Other objects and features of the present invention will be described in detail in the configuration and claims of the following invention.
상기한 목적을 달성하기 위한 본 발명의 횡전계방식 액정표시소자는 제1 및 제2기판과; 상기 제1기판에 종횡으로 배치된 되어 화소영역을 정의하는 게이트라인 및 데이터라인과; 상기 화소영역에 배치되어 화소영역 내에서 횡전계를 발생시키는 공통전극 및 화소전극과; 상기 화소전극 및 공통전극을 포함하는 기판 전면에 형성된 보호막과; 상기 보호막 상에 형성되며, 적어도 두층 이상의 굴절률이 서로 다른 절연층이 교대로 적층된 완충층을 포함하여 구성된다.A transverse electric field type liquid crystal display device of the present invention for achieving the above object comprises a first and a second substrate; Gate lines and data lines arranged vertically and horizontally on the first substrate to define pixel regions; A common electrode and a pixel electrode disposed in the pixel region to generate a transverse electric field in the pixel region; A protective film formed on an entire surface of the substrate including the pixel electrode and the common electrode; The buffer layer is formed on the passivation layer, and includes a buffer layer in which insulating layers having different refractive indices of at least two or more layers are alternately stacked.
상기 게이트라인과 데이터라인의 교차영역에는 박막트랜지스터가 형성되어 있으며, 상기 박막트랜지스터는 게이트라인과 접속된 게이트전극과; 상기 게이트전극 위에 적층된 게이트절연막과; 상기 게이트절연막 위에 형성된 반도체층과; 상기 반도체층 위에 형성된 오믹콘택층과; 상기 오믹콘택층 위에 형성되어 데이터라인과 접속되는 소스/드레인전극으로 구성되어 있다.A thin film transistor is formed at an intersection of the gate line and the data line, the thin film transistor comprising: a gate electrode connected to the gate line; A gate insulating film stacked on the gate electrode; A semiconductor layer formed on the gate insulating film; An ohmic contact layer formed on the semiconductor layer; And a source / drain electrode formed on the ohmic contact layer and connected to the data line.
상기 완충층은 제1 및 제2절연층으로 이루어져 있으며, 상기 제1절연층은 실리콘산화막(SiO2)이고, 제2절연층은 티타늄산화막(TiO2)이다. 상기 제1절연막이 티타늄산화막(TiO2)이고, 제2절연층이 실리콘산화막(SiO2)인 것도 가능하다.The buffer layer includes first and second insulating layers, wherein the first insulating layer is a silicon oxide layer (SiO 2 ), and the second insulating layer is a titanium oxide layer (TiO 2 ). It is also possible that the first insulating film is a titanium oxide film (TiO 2 ) and the second insulating layer is a silicon oxide film (SiO 2 ).
또한, 상기 완충층은 제1실리콘산화막(SiO2)/제1티타늄산화막(TiO2)/제2실리콘산화막(SiO2)/제2티타늄산화막(TiO2)으로 이루어진 4중 절연막으로 구성될 수도 있다. 이와 같이, 4중 절연막으로 구성된 경우, 상기 제1실리콘산화막(SiO2)의 두께는 500Å∼ 900Å이고, 상기 제1티타늄산화막(TiO2)의 두께는 20Å∼ 100Å 이고, 상기 제 2실리콘산화막(SiO2)의 두께는 10Å∼ 70Å이며, 상기 제2티타늄산화막(TiO2)의 두께는 10Å∼ 120Å이다.In addition, the buffer layer may be composed of a quadruple insulating film made of a first silicon oxide (SiO 2 ) / first titanium oxide (TiO 2 ) / second silicon oxide (SiO 2 ) / second titanium oxide (TiO 2 ). . As such, when the quadruple insulating film is formed, the thickness of the first silicon oxide film (SiO 2 ) is 500 kPa to 900 kPa, the thickness of the first titanium oxide film (TiO 2 ) is 20 kPa to 100 kPa, and the second silicon oxide film ( SiO 2 ) has a thickness of 10 kPa to 70 kPa, and the thickness of the second titanium oxide film (TiO 2 ) is 10 kPa to 120 kPa.
또한, 상기 제2기판 상에 형성된 블랙매트릭스와; 상기 블랙매트릭스 상에 형성된 칼라필터와; 상기 제1 및 제2기판 사이에 형성된 액정층을 추가로 포함한다.In addition, the black matrix formed on the second substrate; A color filter formed on the black matrix; Further comprising a liquid crystal layer formed between the first and second substrate.
상기 공통전극은 Cu, Ti, Cr, Al, Mo, Ta, Al 합금으로 이루어진 일군으로부터 선택된 것이고, 상기 화소전극은 Cu, Mo, Ta, Al, Cr, Ti, Al 합금으로 이루어진 일군으로부터 선택된 것이다.The common electrode is selected from the group consisting of Cu, Ti, Cr, Al, Mo, Ta, Al alloy, and the pixel electrode is selected from the group consisting of Cu, Mo, Ta, Al, Cr, Ti, Al alloy.
또한, 본 발명에 의한 횡전계방식 액정표시소자는 제1 및 제2기판과; 상기 제1기판에 종횡으로 배치되어 화소영역을 정의하는 게이트라인 및 데이터라인과; 상기 게이트라인 및 데이터라인의 교차영역에 배치된 스위칭소자와; 상기 화소영역에 배치되며, 화소영역 내에서 횡전계를 발생시키는 공통전극 및 화소전극과; 상기 화소전극 및 공통전극을 포함하는 기판 전면에 형성된 보호막과; 상기 보호막 상에 형성되며, 제1실리콘산화막(SiO2)/제1티타늄산화막(TiO2)/제2실리콘산화막(SiO2)/제1티타늄산화막(TiO2)의 4중 절연층으로 이루어진 완충층과; 상기 제1 및 제2기판 사이에 형성된 액정층을 포함하여 구성된다.In addition, the transverse electric field type liquid crystal display device according to the present invention comprises: a first substrate and a second substrate; Gate lines and data lines disposed vertically and horizontally on the first substrate to define pixel regions; A switching element disposed at an intersection of the gate line and the data line; A common electrode and a pixel electrode disposed in the pixel region and generating a transverse electric field in the pixel region; A protective film formed on an entire surface of the substrate including the pixel electrode and the common electrode; A buffer layer formed on the passivation layer and formed of a quadruple insulating layer of a first silicon oxide layer (SiO 2 ) / first titanium oxide layer (TiO 2 ) / second silicon oxide layer (SiO 2 ) / first titanium oxide layer (TiO 2 ). and; And a liquid crystal layer formed between the first and second substrates.
또한, 본 발명에 의한 횡전계방식 액정표시소자의 제조방법은 투명한 기판을 준비하는 단계와; 상기 게이트전극, 게이트라인 및 공통전극을 형성하는 단계와; 상기 게이트전극, 게이트라인 및 공통전극이 형성된 기판 전면에 절연막을 형성한 후, 그 상부에 소스/드레인전극, 데이터라인 및 화소전극을 형성하는 단계와; 상기 소스/드레인전극, 데이터라인 및 화소전극을 포함하는 기판 상에 적어도 두층 이상의 실리콘산화막(TiO2)/티타늄산화막(TiO2)을 반복하여 적층함으로써, 완충층을 형성하는 단계를 포함하여 이루어진다. 그리고, 상기 소스/드레인전극, 데이터라인 및 화소전극을 포함하는 기판 전면에 보호막을 형성하는 단계를 추가로 포함할 수 있다.In addition, the method of manufacturing a transverse electric field type liquid crystal display device according to the present invention comprises the steps of preparing a transparent substrate; Forming the gate electrode, the gate line and the common electrode; Forming an insulating film over the substrate on which the gate electrode, the gate line and the common electrode are formed, and then forming a source / drain electrode, a data line, and a pixel electrode thereon; Forming a buffer layer by repeatedly stacking at least two layers of silicon oxide film (TiO 2 ) / titanium oxide film (TiO 2 ) on a substrate including the source / drain electrode, the data line, and the pixel electrode. The method may further include forming a passivation layer on an entire surface of the substrate including the source / drain electrode, the data line, and the pixel electrode.
상기한 바와 같이 본 발명은 공통전극 및 화소전극 상에 완충층을 추가하여 외부광의 반사율을 낮춰줌으로써, 거울효과를 억제할 수 있다.As described above, the present invention can suppress the mirror effect by adding a buffer layer on the common electrode and the pixel electrode to lower the reflectance of external light.
이하, 참조한 도면을 통하여 본 발명에 의한 횡전계방식 액정표시소자 및 그 제조방법에 대하여 상세히 설명한다.Hereinafter, a transverse electric field type liquid crystal display device and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명에 의한 횡전계방식 액정표시소자로서, 도 2a는 단위화소를 나타내는 평면도이도, 도 2b는 도 2a의 II-II'의 절단면도이다.2 is a transverse electric field type liquid crystal display device according to the present invention. FIG. 2A is a plan view showing unit pixels, and FIG. 2B is a cross-sectional view taken along line II-II 'of FIG. 2A.
도면에 도시된 바와 같이, 본 발명에 의한 횡전계방식 액정표시소자는 투명한 제 1기판(110) 상에 게이트라인(101) 및 데이터라인(103)이 종횡으로 배열되어 화소영역을 정의하며, 상기 게이트라인(101)과 데이터라인(103)의 교차점에는 게이트전극(101a), 반도체층(105) 및 소스/드레인전극(102a/102b)으로 구성된 박막트랜지스터(thin film transistor;109)가 배치되어 있다. 이때, 상기 게이트전극(101a) 및 소스/드레인전극(102a/102b)이 게이트라인(101) 및 데이터라인(103)에 각각 접 속되어 있다.As shown in the figure, in the transverse electric field type liquid crystal display device according to the present invention, a
화소영역 내에는 공통전극라인(104)이 게이트라인(101)과 평행하게 배열되어 있으며, 액정분자를 스위칭 시키는 적어도 한쌍의 전극 즉, 공통전극(106a∼106c)과 화소전극(107a,107b)이 데이터라인(103)과 평행하게 배열되어 있다. 상기 공통전극(106a∼106c)은 게이트라인(101)과 동시에 형성되어 공통전극라인(104)에 접속되며, 화소전극(107a∼107b)은 소스/드레인전극(102a, 102b)과 동시에 형성되어 박막트랜지스터(109)의 드레인전극(2b)과 접속된다. 그리고, 상기 소스/드레인전극(102a, 102b)을 포함하는 기판 전체에 걸쳐서 보호막(111)이 적층되어 있으며, 상기 보호막(111) 상부에는 적어도 두층 이상의 절연막이 반복적으로 적층된 완충층(130)이 형성되어 있다.The
상기 공통전극(106a∼106c) 및 화소전극(107a,107b)은 Cu, Ti, Cr, Al, Mo, Ta, Al 합금과 같은 불투명한 금속물질로 이루어져 있다. 이에 따라, 외부광이 입사되면, 상기 공통전극(106a∼106c) 및 화소전극(107a,107b)은 반사판(reflecting layer)으로써 역할을 하게 되며, 이는 모니터에 사용자의 얼굴이 관찰되는 거울효과를 발생시키게 된다.The
따라서, 상기 완충층(130)은 공통전극(106a∼106c) 및 화소전극(107a,107b)을 통해 반사되는 반사광에 대하여 상쇄간섭을 일으켜 반사율을 낮춤으로써 거울효과를 억제시킨다. 즉, 상기 완충층(130)은 굴절율이 서로 다른 적어도 두층 이상의 절연층이 반복적으로 적층되어 있는 구조로 외부광이 굴절율이 다른 절연층을 투과하면서 위상차를 발생시켜 공통전극(106a∼106c) 및 화소전극(107a,107b)에 반사되 는 광을 상쇄시킨다.Therefore, the
한편, 도 2b에 도시된 II-II'의 단면을 보면, 상기 공통전극(106b)은 투명한 제 1기판(110) 위에 형성되어 있으며, 그 위에는 절연막(108)이 도포되어 있다. 상기 절연막(108)은 게이트전극(101a)과 반도체층(105)을 절연시키는 동시에 공통전극라인(104) 및 화소전극라인(114) 사이에 개재되어 스토리지커패시터(storage capacitor)를 형성한다. 상기 화소전극(107a)은 절연막(108) 위에 공통전극(106b)과 일정거리 이격하여 형성되어 있으며, 그 위에는 보호막(111)이 도포되어 있다. 상기 보호막(111)은 기판 전면에 도포되어 있으며, 완충층(130)은 보호막(111) 위에 형성되어 있다. 그리고, 상기 완충층(130) 위에는 액정분자의 초기 배향방향을 결정하는 제1배향막(112a)이 도포되어 있다.On the other hand, in the cross-section of II-II 'shown in FIG. 2B, the
상기 완충층(130)은 티타늄산화막(TiO2;130a)과 실리콘산화막(SiO2;130b)의 두 절연막이 적층된 구조로 이루어져 있으며, 상기 두 절연막(130a,130b)은 서로 다른 굴절율을 가진다. 즉, 상기 티타늄산화막(130a)의 굴절율은 2.62∼2.90 이고, 실리콘산화막(130b)의 굴절율은 1.48∼1.51 이다.The
한편, 상기 제 1기판(110)과 대향하는 제2기판은 칼라필터 기판으로써, 상기 제2기판(120)에는 실질적으로 칼라를 구현하는 칼라필터(123)와 상기 제1배향막(112a)과 함께 액정의 배열상태를 결정하는 제 2배향막(112b)이 형성되어있다.On the other hand, the second substrate facing the
화소내 배치된 공통전극과 화소전극 영역으로 입사된 외부광은 완충층(130) 을 구성하고 있는 두 물질의 굴절율이 서로 다르기 때문에 상쇄간섭을 일으키게 된다. 즉, 상기 완충층(130)을 투과해 공통전극 또는 화소전극에 반사되는 빛과 완충층에서 반사되는 광들은 완충을 구성하고 있는 절연막들의 서로 다른 굴절율 때문에 위상차를 발생시키고, 상쇄간섭을 일으켜 반사빛의 세기를 약화시킨다.The external light incident on the common electrode and the pixel electrode region disposed in the pixel causes offset interference because the refractive indexes of the two materials constituting the
따라서, 사용자의 모습이 모니터에 비치는 거울효과를 억제할 수가 있다. 즉, 종래에는 공통전극과 화소전극으로부터 반사되는 빛을 차단할 수 있는 완충층이 없었기 때문에 사용자의 모습이 그대로 모니터에 비춰지는 문제점이 있었다. 반면에, 본 발명에서는 공통전극 및 화소전극 상부에 반사빛을 상쇄시킬 수 있는 완충층이 개재되어 있기 때문에 상기 공통전극 및 화소전극에 반사되어 사용자가 모니터에 비춰지는 것을 줄일수 있으며, 이에 따라, 화면의 콘트라스트비(contrast ratio)도 높일 수가 있다.Therefore, the mirror effect of the user's appearance on the monitor can be suppressed. That is, in the related art, since there is no buffer layer that blocks light reflected from the common electrode and the pixel electrode, the user's appearance is directly reflected on the monitor. On the other hand, in the present invention, since a buffer layer capable of canceling the reflected light is disposed on the common electrode and the pixel electrode, the reflection of the common electrode and the pixel electrode and the user's reflection on the monitor can be reduced. Can also increase the contrast ratio.
상기 완충층(130)은 꼭 이중 절연층일 필요는 없다. 즉, 굴절율이 서로다른 이중절연층이 반복적으로 적층된 구조라면, 이중이상의 다층구조도 가능하다.The
도 3은 4중 절연층으로 형성된 완충층을 가지는 횡전계방식 액정표시소자의 일단면을 나타낸 것이다. 본 실시예는 완충층 구조를 제외한 모든 구성요소가 이전도면(도 2b)과 동일하며, 동일한 구성요소에 대해서는 동일한 부호를 사용하고, 그 설명은 생략하도록 한다.3 shows one end surface of a transverse electric field type liquid crystal display device having a buffer layer formed of a quadruple insulating layer. In this embodiment, all components except for the buffer layer structure are the same as in the previous drawings (FIG. 2B), the same reference numerals are used for the same components, and the description thereof will be omitted.
도면에 도시된 바와 같이, 완충층(130)의 구조는 보호막(111) 위에 순차적으로 적층된 제1티타늄산화막(TiO2;130a)/제1실리콘산화막(SiO2;130b)/제2티타늄산화 막(TiO2;130c)/제2실리콘산화막(SiO2;130d)으로 구성되어 있다. 이때, 상기 완충층(130)은 보호막(111) 상부 또는 하부에 형성될 수 있으며, 외부광의 반사율을 줄이기 위해서는 공통전극(106b) 및 화소전극(107a) 상부에 형성되어야 한다.As shown in the figure, the structure of the
또한, 상기 완충층(130)은 기판 전면에 형성되거나, 도 4에 도시된 바와 같이, 공통전극 및 화소전극영역 상부에만 형성된 구조도 가능하다. 그러나, 도 4에 도시된 구조는 공통전극 및 화소전극영역에만 국부적으로 완충층이 형성되어 있기 때문에 패터닝을 위해 마스크공정이 추가되는 문제점이 있으나, 이전도면(도 4)과 동일한 효과를 얻을 수가 있다. 이때, 상기 제 1실리콘산화막(130a)의 두께는 500Å∼ 900Å이고, 상기 제1티타늄산화막(130b)의 두께는 20Å∼ 100Å이고, 상기 제2실리콘산화막(130c)의 두께는 10Å∼ 70Å이고, 상기 제2티타늄산화막(130d)의 두께는 10Å∼ 120Å인 범위를 가지며, 상기 보호막(111)은 두께는 2000Å∼ 3000Å 범위를 갖는다. 상기 언급한 완충층 및 보호막의 두께는 일예를 들었을 뿐, 본 발명에서 한정하는 것은 아니며, 외부광의 반사율을 최소화 하는 범위내에서 정해져야 할 것이다.In addition, the
도 5는 완충층이 없는 종래 구조와, 4층구조의 완충층이 개재된 본 발명의 화소전극영역(A)에 대하여 빛의 파장에 따른 반사율을 시뮬레이션(simulation)하여 그 결과를 비교한 그래프이다. 여기에서, 점선으로 표기된 것은 종래구조이고, 실선으로 표기된 것을 본 발명의 구조에 대한 반사율을 각각 나타낸다. 시뮬레이션의 간소화를 위하여 제2기판, 칼라필터, 액정, 그리고 배향막은 제외시켰다. 그리고, 화소전극은 몰리부덴(Mo)이고, 보호막은 SiNx 으로 형성하였으며, 시뮬레이션을 위해 준비된 화소전극, 보호막, 완충층의 두께는 다음과 같다. 아울러, 이때 사용된 광원은 약 6504K인 대낮의 햇빛에 가까운 표준광원 D65이다.FIG. 5 is a graph comparing the results of simulating a reflectance according to the wavelength of light with respect to the pixel electrode region A of the present invention having a conventional structure without a buffer layer and a buffer layer having a four-layer structure. Here, what is indicated by the dotted line is the conventional structure, and what is indicated by the solid line represents the reflectance of the structure of the present invention, respectively. In order to simplify the simulation, the second substrate, the color filter, the liquid crystal, and the alignment layer were excluded. The pixel electrode is molybdenum (Mo), and the protective film is formed of SiNx, and the thicknesses of the pixel electrode, the protective film, and the buffer layer prepared for the simulation are as follows. In addition, the light source used at this time is a standard light source D65 close to daylight sunlight of about 6504K.
제2티타늄산화막(TiO2) : 700±70ÅSecond titanium oxide film (TiO 2 ): 700 ± 70Å
제2실리콘산화막(SiO2) : 60±20Å2nd silicon oxide film (SiO 2 ): 60 ± 20Å
제1티타늄산화막(TiO2) : 40±20ÅFirst titanium oxide film (TiO 2 ): 40 ± 20Å
제1실리콘산화막(SiO2) : 80±20Å1st silicon oxide film (SiO 2 ): 80 ± 20Å
보호막(SiNx) : 3000±300ÅProtective film (SiNx): 3000 ± 300Å
화소전극(Mo) : 1500ÅPixel electrode (Mo): 1500Å
도 5의 그래프 상에 나타낸 바와 같이, 완충층이 없는 종래구조의 경우 반사율은 49.13% 이다. 반면에, 상기와 같은 조건을 가지는 4층구조의 완충층을 삽입하여 반사율을 측정한 결과 종래 반사율에 비하여 60%∼63.6% 감소된 16.8∼18.7%의 반사율을 얻을 수가 있었다.As shown on the graph of FIG. 5, the reflectance is 49.13% for the conventional structure without the buffer layer. On the other hand, as a result of measuring the reflectance by inserting a buffer layer having a four-layer structure having the above conditions, it was possible to obtain a reflectance of 16.8 to 18.7%, which is reduced by 60% to 63.6% compared to the conventional reflectance.
상기 시뮬레이션은 칼라필터기판 및 액정층등을 고려하지 않았으나, 실질적으로 이들을 고려해도 완충층 삽입시 공통전극 및 화소전극의 반사율을 줄일 수 있을 것이다.Although the simulation did not consider the color filter substrate and the liquid crystal layer, the reflectance of the common electrode and the pixel electrode may be reduced when the buffer layer is inserted even if the virtual filter is considered.
그리고, 상기 화소전극, 보호막 및 완충층의 두께는 임의의 값으로, 본 발명의 실시예에서 한정하는 것은 아니다. 따라서, 상기 구성요소들(화소전극, 보호막, 완충층)의 두께는 외부 반사광을 최소화하는 범위내에서 결정될 것이다. In addition, the thickness of the pixel electrode, the passivation layer, and the buffer layer is an arbitrary value and is not limited in the embodiment of the present invention. Therefore, the thickness of the components (pixel electrode, protective film, buffer layer) will be determined within a range that minimizes the external reflected light.
도 6은 상기 도 3에 따른 본 발명의 횡전계방식 액정표시소자의 제 1기판에 따른 제조공정을 나타낸 공정순서도로써, 평면도와 단면도를 함께 도시하였다.FIG. 6 is a process flowchart illustrating a manufacturing process according to the first substrate of the transverse electric field type liquid crystal display device of FIG. 3, which is a plan view and a cross-sectional view.
먼저, 6a에 도시된 바와 같이, 유리와 같은 투명한 1절연기판(110)을 준비한 다음, 그 위에 Cu, Ti, Cr, Al, Mo, Ta, Al 합금과 같은 금속을 스퍼터링 방법을 통하여 증착한 후, 패터닝하여 게이트전극(101a), 게이트라인(101), 공통전극라인(104) 및 상기 공통전극라인(104)으로부터 수직으로 분기되는 공통전극(106a∼106c)을 형성된다. 그리고 나서, 상기 게이트라인(101) 및 공통전극(106a∼106c)을 포함하는 기판(110) 전면에 SiNx 또는 SiOx 등을 플라즈마 CVD 방법으로 증착하여 게이트절연막(108)을 형성한다.First, as shown in 6a, after preparing a transparent single
이후에, 도 6b에 도시된 바와 같이, 상기 게이트절연막(108) 상부에 비정질 실리콘, n+ 비정질 실리콘을 적층하고 패터닝하여 게이트전극(101a) 상에 반도체층(105)을 형성한다. 그 다음, 상기 반도체층(105) 및 게이트절연막(108) 상에 Cu, Mo, Ta, Al, Cr, Ti, Al 합금과 같은 금속을 스퍼터링 방법을 통하여 증착한 후, 이를 패터닝하여 게이트라인(101)과 수직으로 배치되며, 상기 게이트라인(301)과 함께 화소영역을 정의하는 데이터라인(103)과 상기 공통전극라인(104)과 중첩하는 화소전극라인(114) 및 상기 반도체층(105) 상에 소정간격 이격하는 소스/드레인전극(102a,102b) 및 상기 화소전극라인(114)으로부터 수직으로 분기되는 화소전극(107a,107b)을 형성한다. 이어서, 상기 공통전극(106a∼106c) 및 화소전극(107a,107b)을 포함하는 기판 전면에 SiNx나 SiOx와 같은 무기물 또는 벤조사이클로부텐(benzocyclobutene)나 아크릴과 같은 유기물을 도포하여 보호막(111)을 형성한다.Subsequently, as shown in FIG. 6B, an amorphous silicon and an n + amorphous silicon are stacked and patterned on the
그리고, 도 6c에 도시된 바와 같이, 상기 보호막(111) 상에 제1티타늄산화막(TiO2;130a)/제1실리콘산화막(SiO2;130b)/제2티타늄산화막(TiO2;130c)/제2실리콘산화막(SiO2;130d)을 순차적으로 적층하여 완충층(130)을 형성한다. 상기 완충층(130)의 적층순서는 서로 바뀔 수도 있으며, 적어도 두층 이상의 굴절율이 서로 다른 절연막을 반복적으로 형성하면 된다. 아울러, 상기 완충층(130)을 패터닝하여 공통전극(106a∼106c) 및 화소전극(107a,107b) 상부 영역에만 남겨둘 수도 있다. 또한, 상기 완충층은 보호막(111) 하부에 형성될 수도 있다. 그러나, 공통전극(106a∼106c) 및 화소전극(107a,107b) 상부에 형성되어야 한다.6C, a first titanium oxide layer (TiO 2 ; 130a) / first silicon oxide layer (SiO 2 ; 130b) / second titanium oxide layer (TiO 2 ; 130c) / is formed on the
이후에, 상기 기판과 칼라필터가 형성된 기판을 합착하고, 액정층을 형성함으로써, 액정표시소자를 제작한다.Thereafter, the substrate and the substrate on which the color filter is formed are bonded together to form a liquid crystal layer, thereby manufacturing a liquid crystal display device.
본 발명은 횡전계방식 액정표시소자를 제공한다. 특히, 불투명 금속물질로 이루어진 횡전계방식 액정표시소자에 있어서, 거울효과를 줄일 수 있는 횡전계방식 액정표시소자 및 그 제조방법을 제공한다. 본 발명의 기본개념은 화소전극 및 공통전극 상에 완충충을 둠으로써, 불투명 금속물질로 이루어진 화소전극 및 공통전극에 외부광이 반사되어 나오는 빛으로 인해 사용자가 느끼는 거울효과를 최대한 억제하는 것이다. 특히, 상기 완충층은 굴절율이 서로 다른 두층 이상의 절연층을 반복적으로 구성하며, 실시예에서는 상기 절연층들의 물질 및 두께를 예를 들어 설명하였으나, 본 발명은 이들의 물질 및 두께를 한정하지 않는다. 즉, 반사율을 줄일 수 있는 것이라면 어떤 물질 및 두께라도 가능하다.The present invention provides a transverse electric field type liquid crystal display device. In particular, in a transverse electric field liquid crystal display device made of an opaque metal material, there is provided a transverse electric field liquid crystal display device capable of reducing a mirror effect and a method of manufacturing the same. The basic concept of the present invention is to put the buffer on the pixel electrode and the common electrode, to minimize the mirror effect that the user feels due to the light reflected from the external light reflected on the pixel electrode and the common electrode made of an opaque metal material. In particular, the buffer layer repeatedly constitutes two or more insulating layers having different refractive indices, and the embodiment has been described with reference to materials and thicknesses of the insulating layers, but the present invention does not limit their materials and thicknesses. That is, any material and thickness can be used as long as the reflectance can be reduced.
상술한 바와 같이, 본 발명에 의하면, 불투명 금속물질로 이루어진 공통전극 및 화소전극 상에 굴절율이 서로 다른 두층 이상의 절연층을 반복적으로 구성하여 공통전극 및 화소전극에 반사되어 나오는 빛을 상쇄시킴으로써, 거울효과를 줄이고 콘트라스트비를 증가시켜 화질을 더욱 향상시킬 수가 있다.As described above, according to the present invention, a mirror is formed by repeatedly forming two or more insulating layers having different refractive indices on the common electrode and the pixel electrode made of an opaque metal material to cancel the light reflected from the common electrode and the pixel electrode. The image quality can be further improved by reducing the effect and increasing the contrast ratio.
Claims (19)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030028263A KR100966443B1 (en) | 2003-05-02 | 2003-05-02 | In plane switching mode liquid crystal display device and fabrication method threrof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030028263A KR100966443B1 (en) | 2003-05-02 | 2003-05-02 | In plane switching mode liquid crystal display device and fabrication method threrof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040094475A KR20040094475A (en) | 2004-11-10 |
KR100966443B1 true KR100966443B1 (en) | 2010-06-28 |
Family
ID=37374049
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030028263A KR100966443B1 (en) | 2003-05-02 | 2003-05-02 | In plane switching mode liquid crystal display device and fabrication method threrof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100966443B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101146490B1 (en) * | 2005-01-31 | 2012-05-21 | 엘지디스플레이 주식회사 | In Plane Switching Mode Display device and the fabrication method thereof |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980080760A (en) * | 1997-03-28 | 1998-11-25 | 야마자끼순페이 | Active Matrix Liquid Crystal Display |
KR20020069168A (en) * | 2001-02-23 | 2002-08-29 | 닛뽄덴끼 가부시끼가이샤 | In-plane switching mode active matrix type liquid crystal display device and method of fabricating the same |
-
2003
- 2003-05-02 KR KR1020030028263A patent/KR100966443B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980080760A (en) * | 1997-03-28 | 1998-11-25 | 야마자끼순페이 | Active Matrix Liquid Crystal Display |
KR20020069168A (en) * | 2001-02-23 | 2002-08-29 | 닛뽄덴끼 가부시끼가이샤 | In-plane switching mode active matrix type liquid crystal display device and method of fabricating the same |
Also Published As
Publication number | Publication date |
---|---|
KR20040094475A (en) | 2004-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5313373B2 (en) | Liquid crystal display | |
KR101201017B1 (en) | Liquid crystal display and fabricating method thereof | |
TWI423444B (en) | Thin film transistor array panel and manufacturing method thereof | |
JP3815784B2 (en) | Transflective liquid crystal display device and manufacturing method thereof | |
KR101921163B1 (en) | In-Plane switching mode liquid crystal display device and method of fabricating the same | |
KR101888032B1 (en) | Array substrate for In-Plane switching mode liquid crystal display device | |
JPH06273800A (en) | Reflection type liquid crystal display device | |
US20100157236A1 (en) | Reflective-transmissive type liquid crystal display device | |
KR20060136287A (en) | Liquid crystal display and fabricating method thereof | |
JP2006293366A (en) | Display panel and liquid crystal display apparatus including same | |
JP4999875B2 (en) | Multi-domain liquid crystal display device | |
TWI411110B (en) | Thin film transistor array panel and liquid crystal display | |
JP4634730B2 (en) | Array substrate and reflection-transmission type liquid crystal display device having the same | |
KR20150028086A (en) | Thin film transistor array panel for a display and manufacturing method thereof | |
TW200523613A (en) | Liquid crystal display, thin film diode panel, and manufacturing method of the same | |
US20200110319A1 (en) | Electro-optical device and electronic apparatus | |
JP2004317685A (en) | Liquid crystal display and its manufacturing method | |
US7245338B2 (en) | Liquid crystal display device | |
KR101789591B1 (en) | Thin film transistor and liquid crystal display having thereof | |
JP4875702B2 (en) | Transflective liquid crystal display device and manufacturing method thereof | |
KR100966443B1 (en) | In plane switching mode liquid crystal display device and fabrication method threrof | |
TWI272424B (en) | Liquid crystal display and fabricating the same | |
JPH11243204A (en) | Active matrix substrate and liquid crystal display device thereof | |
JP2000162590A (en) | Liquid crystal display device | |
JP2005019664A (en) | Liquid crystal display unit and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130329 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20150528 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20160530 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20180515 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20190515 Year of fee payment: 10 |