[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100951284B1 - 웨이퍼 레벨 패키지 제조방법 - Google Patents

웨이퍼 레벨 패키지 제조방법 Download PDF

Info

Publication number
KR100951284B1
KR100951284B1 KR1020070053718A KR20070053718A KR100951284B1 KR 100951284 B1 KR100951284 B1 KR 100951284B1 KR 1020070053718 A KR1020070053718 A KR 1020070053718A KR 20070053718 A KR20070053718 A KR 20070053718A KR 100951284 B1 KR100951284 B1 KR 100951284B1
Authority
KR
South Korea
Prior art keywords
bonding
wafer
pad
substrate wafer
cap substrate
Prior art date
Application number
KR1020070053718A
Other languages
English (en)
Other versions
KR20080105737A (ko
Inventor
양징리
도재천
양시중
강인구
박승욱
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070053718A priority Critical patent/KR100951284B1/ko
Priority to US12/155,317 priority patent/US7696004B2/en
Publication of KR20080105737A publication Critical patent/KR20080105737A/ko
Application granted granted Critical
Publication of KR100951284B1 publication Critical patent/KR100951284B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders or supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/105—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a cover cap mounted on an element forming part of the BAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders or supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1092—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a cover cap mounted on an element forming part of the surface acoustic wave [SAW] device on the side of the IDT's

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

웨이퍼 레벨 패키지 제조방법을 제공한다.
본 발명은 상부면에 하나이상의 디바이스부를 구비하고 상기 디바이스부와 전기적으로 연결되는 본딩패드를 구비하는 디바이스 기판용 웨이퍼를 제공하는 단계 ; 상기 본딩패드를 따라 상기 디바이스부를 에워싸는 접합용 실링라인을 제공하는 단계 ; 상기 접합용 실링라인을 매개로 캡 기판용 웨이퍼와 디바이스 기판용 웨이퍼를 접합하는 단계 ; 상기 본딩패드와 전기적으로 연결되는 외부단자를 상기 캡기판용 웨이퍼에 형성하는 단계 ; 및 상기 캡기판용 웨이퍼와 디바이스 기판용 웨이퍼를 절단라인을 따라 절단하여 복수개의 웨이퍼 레벨 패키지를 개별적으로 분리하는 단계 ; 를 포함하고, 상기 접합용 실링라인은 상기 본딩패드를 비전도성 소재로 완전히 덮도록 상기 본딩패드를 따라 연속적으로 형성됨을 특징으로 한다.
본 발명에 의하면, 제품의 사이즈를 줄여 소형화를 도모하고, 웨이퍼의 변형및 파손없이 접합공정을 수행하고, 웨이퍼의 재료선택에 대한 자유도를 높일 수 있다.
웨이퍼, 레벨, 디바이스, 실링, 캡 기판, 디바이스 기판

Description

웨이퍼 레벨 패키지 제조방법{A Wafer Level Package Fabrication Method}
도 1(a)(b)(c)(d)(e)(f)는 본 발명의 제1실시예에 따른 웨이퍼 레벨 패키지 제조방법을 도시한 순서도이다.
도 2(a)(b)(c)는 본 발명의 제1실시예에 따른 웨이퍼 레벨 패키지 제조방법을 도시한 평면도이다.
도 3(a)(b)(c)(d)(e)(f)(g)는 본 발명의 제2실시예에 따른 웨이퍼 레벨 패키지 제조방법을 도시한 순서도이다.
도 4(a)(b)(c)는 본 발명의 제2실시예에 따른 웨이퍼 레벨 패키지 제조방법을 도시한 평면도이다.
도 5(a)(b)(c)(d)(e)(f)(g)는 본 발명의 제3실시예에 따른 웨이퍼 레벨 패키지 제조방법을 도시한 순서도이다.
도 6(a)(b)(c)(d)(e)(f)(g)는 본 발명의 제4실시예에 따른 웨이퍼 레벨 패키지 제조방법을 도시한 순서도이다.
* 도면의 주요부분에 대한 부호의 설명 *
110,210,310,410 : 캡 기판용 웨이퍼
111,211,311,411 : 비아
112,212,312,412 : 외부단자
120,220,320,420 : 디바이스 기판용 웨이퍼
121,221,321,421 : 본딩패드
123,223,323,423 : 디바이스부
130,230 : 접합용 실링라인
233,333 : 접합용 외부실링라인
본 발명은 웨이퍼 레벨 방식으로 패키지를 제조하는 방법에 관한 것으로, 보다 상세히는 제품의 사이즈를 줄여 소형화를 도모하고, 웨이퍼의 변형및 파손없이 접합공정을 수행하고, 웨이퍼의 재료선택에 대한 자유도를 높일 수 있는 웨이퍼 레벨 패키지 제조방법에 관한 것이다.
일반적으로 박막체적탄성(파)공진기(FBAR: Film Bulk Acoustic Resonator) 및 표면탄성파(SAW: Surface Acoustic Wave) 필터와 같은 전자 소자는 급격히 소형화하고 있으며 높은 신뢰성을 요구받고 있다.
오늘날 전자기기는 그 기능의 향상 및 소비전력의 저감, 소자부피의 감소 등의 요구에 의해 경박 단소화가 급격하게 진행되고 있으며, 휴대폰 등에서 많이 소요되고 있는 FBAR 소자 역시 이 조류에 부응을 하고 있다. 그래서 패키지 역시 칩 사이즈 패키지(CSP: Chip Scale Package)가 점차 부각되고 있으며 생산성의 향상 및 제조 가격의 저하를 위한 웨이퍼 레벨 패키지(WLP: Wafer Level Package)가 여러 각도에서 시도되고 있다. 이와 같은 웨이퍼 레벨 패키지는 시장에서의 경쟁력에 가장 큰 영향을 미치는 요소로 일반적으로 인식되고 있다.
상기 웨이퍼 레벨 패키지는 회로 등의 미소 구동부가 장착된 디바이스 웨이퍼와 상기 디바이스 웨이퍼 상부에 결합되는 캡 웨이퍼 및 이들 디바이스 웨이퍼와 캡 웨이퍼의 외주를 서로 결합시키면서 구동부를 위한 내부 공간을 외부환경으로부터 차단하도록 밀봉시키는 접합 금속라인으로 이루어진 측벽을 구비한다. 상기 캐비티는 유해한 환경이나 이물질로부터의 악영향으로부터 내부의 전극 패턴을 보호하기 위한 것이다.
상기 웨이퍼 레벨 패키지를 제조하는 방법으로는 미국등록특허 제5448014호, 일본공개특허 제2004-366879호 등에 개시되어 있다.
그러나, 이러한 웨이퍼 레벨 패키지를 제조하는 종래의 방법은 캡 웨이퍼의 하부면과 디바이스 웨이퍼의 하부면에 각각 금속 접합재를 각각 구비하고, 상기 캡 웨이퍼와 디바이스 웨이퍼간의 상하적층시 서로 접합되는 금속 접합재에 200 내지 300도 이상의 높은 열을 제공하여 이들을 용융접합해야만 하기 때문에 웨이퍼 접합시 디바이스 웨이퍼와 캡 웨이퍼가 틀어지거나 균열이 발생되며, 상기 디바이스 웨이퍼와 캡웨이퍼가 서로 다른 열팽창계수를 갖는 웨이퍼로 이루어지는 경우 웨이퍼의 틀어점이나 균열이 가중될 수 있기 떼문에, 디바이스 웨이퍼와 캡 웨이퍼를 동일한 재질이나 열팽창 성질이 서로 유사한 재료만을 사용해야 하는 한계가 있었다.
그리고, 이러한 웨이퍼 레벨 패키지를 제조하는 방법은 공정상 매우 복잡하여 작업생산성을 향상시켜 제품의 가격 경쟁력을 향상시키는데 문제점이 있었다.
또한, 상기 디바이스부와 접합 금속라인사이에는 신호를 입출력할 수 있는 외부단자와 전기적으로 연결되는 상호연결패드를 구비하기 위한 공간을 확보해야만 하기 때문에, 패키지의 크기를 줄여 소형화하는데 한계가 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 그 목적은 제품의 사이즈를 줄여 소형화를 도모하고, 웨이퍼의 변형및 파손없이 접합공정을 수행하고, 웨이퍼의 재료선택에 대한 자유도를 높일 수 있는 웨이퍼 레벨 패키지 제조방법을 제공하고자 한다.
상기와 같은 목적을 달성하기 위한 구체적인 수단으로서, 본 발명은 상부면에 하나이상의 디바이스부를 구비하고 상기 디바이스부와 전기적으로 연결되는 본딩패드를 구비하는 디바이스 기판용 웨이퍼를 제공하는 단계 ; 상기 본딩패드를 따라 상기 디바이스부를 에워싸는 접합용 실링라인을 제공하는 단계 ; 상기 접합용 실링라인을 매개로 캡 기판용 웨이퍼와 디바이스 기판용 웨이퍼를 접합하는 단계 ; 상기 본딩패드와 전기적으로 연결되는 외부단자를 상기 캡기판용 웨이퍼에 형성하는 단계 ; 및 상기 캡기판용 웨이퍼와 디바이스 기판용 웨이퍼를 절단라인을 따라 절단하여 복수개의 웨이퍼 레벨 패키지를 개별적으로 분리하는 단계 ; 를 포함하고, 상기 접합용 실링라인은 상기 본딩패드를 비전도성 소재로 완전히 덮도록 상기 본딩패드를 따라 연속적으로 형성됨을 특징으로 하는 웨이퍼 레벨 패키지 제조방법을 제공한다.
바람직하게, 상기 본딩패드는 상기 디바이스부와 전기적으로 연결되도록 상기 디바이스 기판용 웨이퍼의 상부면에 패턴인쇄되는 연결패턴과 접속되는 접속패드와, 상기 접속패드의 상부면에 탑재되는 전도성 범프를 포함하여 구성된다.
바람직하게, 상기 접합용 실링라인은 상기 본딩패드의 외측면을 비전도성 소재로 덮으면서 본딩패드의 상부면만을 외부로 노출시키도록 상기 본딩패드를 따라 연속적으로 형성된다.
삭제
바람직하게, 상기 캡 기판용 웨이퍼와 디바이스 기판용 웨이퍼를 접합한 다음에는 상기 본딩패드와 일대일 대응하는 캡 기판용 웨이퍼에 비아를 형성한다.
바람직하게, 상기 캡 기판용 웨이퍼와 디바이스 기판용 웨이퍼를 접합하기 전에는 상기 본딩패드와 일대일 대응하는 캡 기판용 웨이퍼에 비아를 형성한다.
바람직하게, 상기 접합용 실링라인을 매개로 디바이스 기판용 웨이퍼와 접합된 캡 기판용 웨이퍼는 래핑(lapping), 그라이딩(grinding), 폴리싱(polishing)중 어느 하나의 방식으로 상부면을 제거하여 박형화한다.
바람직하게, 상기 본딩패드와 대응하는 캡 기판용 웨이퍼와 디바이스 기판용 웨이퍼에는 비아가 형성되고, 상기 디바이스 기판용 웨이퍼과 상기 캡 기판용 웨이퍼를 접합하는 단계는 상기 비아를 통해 외부노출되는 접합용 실링라인을 제거하여 상기 본딩패드의 상부면을 외부노출시키는 단계를 추가 포함한다.
바람직하게, 상기 본딩패드와 대응하는 캡 기판용 웨이퍼와 디바이스 기판용 웨이퍼에는 비아가 형성되고, 상기 캡 기판용 웨이퍼에 외부단자를 형성하는 단계는 상기 비아에 전도성 충진재를 채워 충진한 단계와, 상기 전도성 충진재의 상단과 접속되는 단자패드를 상기 캡 기판용 웨이퍼에 형성하는 단계를 포함한다.
바람직하게, 상기 절단라인은 상기 외부단자와 접합용 실링라인의 외측 또는 상기 외부단자와 접합용 실링라인의 중심을 따라 형성된다.
바람직하게, 상기 캡 기판용 웨이퍼와 디바이스 기판용 웨이퍼사이에는 접합용 외부실링라인을 추가 포함하고, 상기 접합용 외부실링라인은 상기 접합용 실링라인의 외측에 일정간격을 두고 형성된다.
더욱 바람직하게, 상기 접합용 외부실링라인은 상기 캡기판용 웨이퍼의 하부면에 형성되는 상부접합재와 상기 디바이스 기판용 상부면에 형성되는 하부접합재를 포함하고, 상기 상,하부 접합재는 상기 캡기판용 웨이퍼와 디바이스 기판용 웨이퍼간의 접합시 일체로 접합된다.
더욱 바람직하게, 상기 상,하부 접합재는 비전도성 소재로 이루어진다.
더욱 바람직하게, 상기 절단라인은 상기 외부단자와 상기 접합용 외부실링라인의 외측 또는 상기 외부단자와 상기 접합용 외부실링라인의 중심을 따라 형성된다.
또한, 본 발명은 하부면에 형성되는 패드접합재를 에워싸는 상부접합재를 구비하는 캡 기판용 웨이퍼를 제공하는 단계 ; 상기 패드접합재와 대응하는 상부면에 본딩패드를 에워싸는 하부접합재를 구비하고, 상기 본딩패드와 전기적으로 연결되는 디바이스부를 구비하는 디바이스 기판용 웨이퍼를 제공하는 단계 ; 상기 패드접합재와 상,하부 접합재를 매개로 상기 본딩패드와 대응하는 영역에 비아를 형성한 캡 기판용 웨이퍼와 디바이스 기판용 웨이퍼를 접합하는 단계 ; 상기 본딩패드와 전기적으로 연결되는 외부단자를 상기 캡기판용 웨이퍼에 형성하는 단계 ; 및 상기 캡기판용 웨이퍼와 디바이스 기판용 웨이퍼를 절단라인을 따라 절단하여 복수개의 웨이퍼 레벨 패키지를 개별적으로 분리하는 단계 ; 를 포함하고, 상기 패드접합재가 본딩패드를 비전도성 소재로 덮도록 상기 본딩패드를 따라 형성되는 것을 특징으로 하는 웨이퍼 레벨 패키지 제조방법을 제공한다.
바람직하게, 상기 본딩패드는 상기 디바이스부와 전기적으로 연결되도록 상기 디바이스용 웨이퍼의 상부면에 패턴인쇄되는 연결패턴과 접속되는 접속패드와, 상기 접속패드의 상부면에 탑재되는 전도성 범프를 포함하여 구성된다.
바람직하게, 상기 본딩패드는 상부단에 상기 패드접합재와 마주하는 보조접합재를 구비한다.
더욱 바람직하게, 상기 패드접합재와 보조접합재는 비전도성 소재로 이루어진다.
바람직하게, 상기 캡 기판용 웨이퍼와 디바이스 기판용 웨이퍼를 접합한 다음에는 상기 본딩패드와 일대일 대응하는 캡 기판용 웨이퍼에 비아를 형성한다.
더욱 바람직하게, 상기 본딩패드와 대응하는 캡 기판용 웨이퍼와 디바이스 기판용 웨이퍼에는 비아가 형성되고, 상기 비아는 상기 패드접합재까지 관통하도록 형성된다.
바람직하게, 상기 캡 기판용 웨이퍼와 디바이스 기판용 웨이퍼를 접합하기 전에는 상기 본딩패드와 일대일 대응하는 캡 기판용 웨이퍼에 비아를 형성한다.
바람직하게, 상기 패드접합재와 상,하부 접합재를 매개로 디바이스 기판용 웨이퍼와 접합된 캡 기판용 웨이퍼는 래핑(lapping), 그라이딩(grinding), 폴리싱(polishing)중 어느 하나의 방식으로 상부면을 제거하여 박형화한다.
바람직하게, 상기 본딩패드와 대응하는 캡 기판용 웨이퍼와 디바이스 기판용 웨이퍼에는 비아가 형성되고, 상기 캡 기판용 웨이퍼에 외부단자를 형성하는 단계는 상기 비아에 전도성 충진재를 채워 충진한 단계와, 상기 전도성 충진재의 상단과 접속되는 단자패드를 상기 캡 기판용 웨이퍼에 형성하는 단계를 포함한다.
바람직하게, 상기 절단라인은 상기 상,하부접합재가 접합된 접합용 외부실링라인의 외측 또는 상기 접합용 외부실링라인의 중심을 따라 형성된다.
이하, 본 발명에 대하여 첨부된 도면에 따라서 보다 상세히 설명한다.
<제1실시예>
본 발명의 제1 실시예에 따라 웨이퍼 레벨 패키지(100)를 제조하기 위해서, 도 1(a)에 도시한 바와 같이, 먼저 실리콘이나 유리로 이루어진 디바이스 기판용 웨이퍼(120)를 제공한다.
이러한 디바이스 기판용 웨이퍼(120)는 1000㎛이내의 두께를 갖는 원판으로 구성되며, 상기 디바이스 기판용 웨이퍼(120)의 상부면에는 하나이상의 디바이스부(123)를 구비하고, 상기 디바이스부(123)는 상기 디바이스 기판용 웨이퍼(120)의 상부면에 구비되는 본딩패드(121)와 연결패턴(122)을 매개로 하여 전기적으로 연결된다.
여기서, 상기 본딩패드(121)는 상기 디바이스 기판용 웨이퍼(120)의 상부면에 패턴인쇄되는 연결패턴(122)과 접속되는 접속패드(121a)와, 상기 접속패드(121a)의 상부면에 탑재되는 전도성 범프(121b)를 포함하여 구성된다.
상기 디바이스부(123)는 상기 본딩패드(121)와 전기적으로 연결되도록 상기 디바이스 기판용 웨이퍼(120)의 상부면에 패턴인쇄되는 구동회로일 수도 있으며, 상기 디바이스 기판용 웨이퍼(120)의 상부면에 탑재되는 베어다이와 같은 반도체칩으로 구비될 수도 있다.
그리고, 도 1(b)와 도 2(a)에 도시한 바와 같이, 상기 디바이스 기판용 웨이퍼(120)는 상부에 접합용 실링라인(130)을 구비하는바, 상기 접합용 실링라인(130)은 상기 디바이스부(123)를 에워싸도록 상기 본딩패드(121)를 따라 연속적으로 형성되는 실링라인이다.
여기서, 상기 접합용 실링라인(130)은 상기 본딩패드(121)를 완전히 덮거나 상기 본딩패드(121)의 외측면을 덮으면서 상기 본딩패드(121)의 상부면만을 외부로 노출시키도록 상기 본딩패드(121)를 따라 연속적으로 형성되는 비전도성 소재로 이루어지는 것이 바람직하다.
이러한 접합용 실링라인(130)은 에폭시와 같은 비전도성 재료를 소재로 하여 이루지는 것이 바람직하다.
연속하여, 상기 본딩패드(121), 디바이스부(123) 및 접합용 실링라인(130)을 갖는 디바이스 기판용 웨이퍼(120)는 도 1(c)와 도 2(b)에 도시한 바와 같이, 상기 접합용 실링라인(130)을 매개로 하여 캡 기판용 웨이퍼(110)와 대응하여 상하접합하기 위해서 상기 접합용 실링라인(130)의 상부단을 캡 기판용 웨이퍼(110)의 하부면에 접촉시킨다.
이러한 상태에서, 상기 접합용 실링라인(130)에 80 내지 100도의 열을 제공하여 상기 접합용 실링라인(130)을 용융함으로서 상기 캡 기판용 웨이퍼(110)와 디바이스 기판용 웨이퍼(120)를 상하 접합한다.
여기서, 상기 캡 기판용 웨이퍼(110)는 상기 디바이스 기판용 웨이퍼(120)와 동일한 소재로 이루어질 수 있지만 이에 한정되는 것은 아니며 열팽창계수가 다른 소재로 이루어질 수도 있다.
연속하여, 상기 캡 기판용 웨이퍼(110)는 상부면을 래핑(lapping), 그라이딩(grinding), 폴리싱(polishing)중 어느 하나의 방식으로 제거함으로서 도 1(c)에 도시한 바와 같이, 웨이퍼의 판두께를 점선으로 도시한 바와 같이 줄여 박형화하게 되면, 패키지의 전체 두께를 감소시켜 패키지의 소형화를 도모할 수 있다.
그리고, 도 1(d)에 도시한 바와 같이, 상기 박형화된 캡 기판용 웨이퍼(110)는 상기 본딩패드(121)와 일대일 대응하는 영역에 비아(111)를 관통형성하며, 상기 비아(111)의 내경크기는 상기 본딩패드(121)의 외경크기보다 작게 구비하는 것이 바람직하다.
여기서, 상기 비아(111)는 상기 캡 기판용 웨이퍼(110)와 디바이스 기판용 웨이퍼(120)를 접합한 다음 상기 본딩패드(121)와 일대일 대응하는 캡 기판용 웨이퍼(110)에 관통형성되는 것으로 도시하고 설명하였지만 이에 한정되는 것은 아니며, 상기 캡 기판용 웨이퍼(110)와 디바이스 기판용 웨이퍼(120)가 서로 접합되기 전에 본딩패드(121)와 일대일 대응하는 캡 기판용 웨이퍼(110)에 상기 비아(111)가 관통형성될 수도 있다.
상기 캡기판용 웨이퍼(110)에 형성되는 비아(111)는 반응성 이온 에칭과 같은 건식식각 또는 에칭액을 이용한 습식식각을 이용하여 형성되는 것이 바람직하 다.
한편, 상기 접합용 실링라인(130)을 매개로 상하접합된 캡 기판용 웨이퍼(110)와 디바이스 기판용 웨이퍼(120)사이에는 상기 디바이스부(123)를 외부환경과 완전히 차단하는 실링공간을 형성하게 된다.
또한, 상기 디바이스 기판용 웨이퍼(120)과 상기 캡 기판용 웨이퍼(110)가 서로 접합한 상태에서, 상기 본딩패드(121)의 상부면은 외부로 노출되어야 하는바, 상기 본딩패드(121)의 상부면은 상기 비아(111)를 통해 외부노출되는 접합용 실링라인(130)을 제거함으로서 상기 비아(111)를 통해 외부노출된다.
여기서, 상기 접합용 실링라인(130)이 상기 본딩패드(121)의 상부면만을 외부노출되도록 상기 디바이스 기판용 웨이퍼(120)에 형성되는 경우에는 상기 비아(111)를 통하여 본딩패드(121)의 상부면이 외부노출되기 때문에 상기 접합용 실링라인을 제거하는 공정이 불필요하지만, 상기 접합용 실링라인(130)이 상기 본딩패드(111)을 전체적으로 덮도록 디바이스 기판용 웨이퍼(120)에 형성되는 경우에는 상기 비아(111)를 통하여 본딩패드(121)의 상부면이 외부노출되도록 상기 접합용 실링라인(130)의 일부를 제거하는 공정이 반드시 수반되어야 한다.
연속하여, 도 1(e)와 도 2(c)에 도시한 바와 같이, 상기 캡 기판용 웨이퍼(110)에는 상기 디바이스부(123)와 접속되는 본딩패드(121)와 전기적으로 연결되는 외부단자(112)를 형성한다.
상기 외부단자(112)는 상기 캡 기판용 웨이퍼(110)의 비아(111)에 전도성 충진재(112a)를 채워 충진한 다음, 상기 전도성 충진재(112a)의 상단과 접속되는 단 자패드(112b)를 상기 캡 기판용 웨이퍼(110)의 상부면에 형성하는 것으로 구비된다.
이에 따라, 상기 디바이스부(123)와 연결패턴(122)를 매개로 연결되는 본딩패드(121)의 전도성 범프(121b)는 상기 전도성 충진재(112a)와 단자패드(112b)로 이루어진 외부단자(112)와 전기적으로 연결되는 것이다.
이어서, 상기 접합용 실링라인(130)을 매개로 상하 접합완료된 캡 기판용 웨이퍼(110)와 디바이스 기판용 웨이퍼(120)는 도 1(e)에 도시한 바와 같이, 가상의 절단라인(D1)을 따라 절단하여 복수개의 웨이퍼 레벨 패키지(100)를 개별적으로 분리한다.
그리고, 상기 절단라인(D1)은 상기 외부단자(112)와 접합용 실링라인(130)의 외측을 따라 형성될 수도 있지만 이에 한정되는 것은 아니며 상기 비아(111)를 포함하는 접합용 실링라인(130)의 중심을 따라 형성될 수도 있다.
여기서, 상기 웨이퍼 레벨 패키지(100)는 상기 비아와 본딩패드가 상기 캡 기판(110')과 디바이스 기판(120')사이를 접합하는 접합용 실링라인(130)과 중첩되기 때문에 패키지의 폭크기를 줄여 제품의 소형화를 도모할 수 있는 것이다.
<제2실시예>
본 발명의 제2 실시예에 따라 웨이퍼 레벨 패키지(200)를 제조하기 위해서, 도 3(a)에 도시한 바와 같이, 먼저 실리콘이나 유리로 이루어진 캡 기판용 웨이퍼(210)를 제공하며, 상기 캡기판용 웨이퍼(210)의 하부면에는 연속되는 상부접합재(231)를 구비한다.
또한, 도 3(b)에 도시한 바와 같이, 디바이스 기판용 웨이퍼(220)를 제공하고, 상기 디바이스 기판용 웨이퍼(220)의 상부면에는 하나이상의 디바이스부(223)를 구비하고, 상기 디바이스부(223)는 본딩패드(221)와 연결패턴(222)을 매개로 하여 전기적으로 연결된다.
여기서, 상기 본딩패드(221)는 제1 실시예와 마찬가지로 상기 디바이스 기판용 웨이퍼(220)의 상부면에 패턴인쇄되는 연결패턴(222)과 접속되는 접속패드(221a)와, 상기 접속패드(221a)의 상부면에 탑재되는 전도성 범프(221b)를 포함하여 구성된다.
그리고, 상기 캡기판용 웨이퍼(210)의 하부면에 형성되는 상부 접합재(231)와 대응하는 디바이스 기판용 웨이퍼(220)의 상부면에는 연속하는 상부 접합재(232)를 구비한다.
여기서, 상기 접합용 실링라인(230)은 에폭시와 같은 비전도성 소재로 이루어짐과 동시에 상기 상,하부 접합재(231,232)는 비전도성 소재로 이루어지는 것이 바람직하다.
그리고, 도 3(c)와 도 4(a)에 도시한 바와 같이, 상기 디바이스 기판용 웨이퍼(220)의 상부에는 제1실시예와 마찬가지로 상기 디바이스부(223)를 에워싸도록 상기 본딩패드(221)를 따라 연속적으로 형성되는 접합용 실링라인(230)을 형성한다.
연속하여, 상기 본딩패드(221), 디바이스부(223) 및 접합용 실링라인(230)을 갖는 디바이스 기판용 웨이퍼(220)는 도 3(d)와 도 2(b)에 도시한 바와 같이, 상부면에 형성된 하부접합재(232)를 상기 캡 기판용 웨이퍼(210)의 상부접합재(231)와 대응시켜 접함과 동시에 상기 접합용 실링라인(230)을 매개로 하여 캡 기판용 웨이퍼(210)와 대응하여 상하 접촉시킨다.
이러한 상태에서, 상기 상,하부 접합재(231,232)가 접하는 접촉부위와 상기 접합용 실링라인(230)에 80 내지 100도의 열을 제공함으로서 상기 상,하부 접합재(231,232)를 일체로 융착하여 접합용 외부실링라인(233)을 형성하고, 상기 접합용 실링라인(230)을 용융하여 상기 캡 기판용 웨이퍼(210)와 디바이스 기판용 웨이퍼(220)를 상하 접합한다.
이어서, 상기 캡 기판용 웨이퍼(210)에는 상기 본딩패드(221)와 일대일 대응하는 영역에 비아(211)를 관통형성한다.
여기서, 상기 캡 기판용 웨이퍼(210)에 형성되는 비아(211)도 제1실시예와 마찬가지로 상기 캡 기판용 웨이퍼(210)와 디바이스 기판용 웨이퍼(220)를 접합한 다음 형성될 수도 있지만 이에 한정되는 것은 아니며 상기 캡 기판용 웨이퍼(210)와 디바이스 기판용 웨이퍼(220)가 서로 접합되기 전에 형성될 수도 있다.
상기와 같이, 상기 접합용 실링라인(230) 및 접합용 외부실링라인(233)을 매개로 상하접합된 캡 기판용 웨이퍼(210)와 디바이스 기판용 웨이퍼(220)사이에는 상기 디바이스부(223)를 외부환경과 완전히 차단하는 실링공간을 형성하게 된다.
이와 동시에, 상기 캡 기판용 웨이퍼(210)는 도 3(e)에 도시한 바와 같이, 상부면을 래핑(lapping), 그라이딩(grinding), 폴리싱(polishing)중 어느 하나의 방식으로 제거함으로서 웨이퍼의 판두께를 줄여 패키지의 소형화를 도모할 수 있 다.
연속하여, 도 3(f)와 도 4(c)에 도시한 바와 같이, 상기 캡 기판용 웨이퍼(210)에는 상기 디바이스부(223)와 접속되는 본딩패드(221)와 전기적으로 연결되는 외부단자(212)를 형성한다.
상기 외부단자(212)는 상기 캡 기판용 웨이퍼(210)의 비아(211)에 전도성 충진재(212a)를 채워 충진한 다음, 상기 전도성 충진재(212a)의 상단과 접속되는 단자패드(212b)를 상기 캡 기판용 웨이퍼(210)의 상부면에 형성하는 것으로 구비된다.
이어서, 상기 접합용 실링라인(230) 및 접합용 외부실링라인(233)을 매개로 상하 접합완료된 캡 기판용 웨이퍼(210)와 디바이스 기판용 웨이퍼(220)는 도 3(f)에 도시한 바와 같이, 가상의 절단라인(D2)을 따라 절단하여 복수개의 웨이퍼 레벨 패키지(200)를 개별적으로 분리한다.
여기서, 상기 절단라인(D2)은 상기 접합용 외부실링라인(230)의 외측을 따라 형성되는 것으로 도시하였지만 이에 한정되는 것은 아니며, 상기 접합용 실링라인(230)의 외측에 일정간격을 두고 형성되는 접합용 외부실링라인(233)의 중심을 따라 형성될 수도 있다.
<제3실시예>
본 발명의 제3 실시예에 따라 웨이퍼 레벨 패키지(300)를 제조하기 위해서, 도 5(a)(b)에 도시한 바와 같이, 먼저 실리콘이나 유리로 이루어진 캡 기판용 웨이퍼(310)를 제공하며, 상기 캡기판용 웨이퍼(310)의 하부면에는 복수개의 패드접합 재(330)를 구비하고, 상기 패드 접합재(330)를 에워싸는 상부접합재(331)를 구비한다.
또한, 도 5(c)에 도시한 바와 같이, 디바이스 기판용 웨이퍼(320)를 제공하고, 상기 디바이스 기판용 웨이퍼(320)의 상부면에는 하나이상의 디바이스부(323)를 구비하고, 상기 디바이스부(323)는 본딩패드(321)와 연결패턴(322)을 매개로 하여 전기적으로 연결된다.
여기서, 상기 본딩패드(321)는 제1,2실시예와 마찬가지로 상기 디바이스 기판용 웨이퍼(320)의 상부면에 패턴인쇄되는 연결패턴(322)과 접속되는 접속패드(321a)와, 상기 접속패드(321a)의 상부면에 탑재되는 전도성 범프(321b)를 포함하여 구성된다.
그리고, 상기 캡기판용 웨이퍼(310)의 하부면에 형성되는 상부 접합재(331)와 대응하는 디바이스 기판용 웨이퍼(320)의 상부면에는 상기 본딩패드(321)를 에워싸도록 연속하는 하부 접합재(332)를 구비한다.
연속하여, 상기 본딩패드(321), 디바이스부(323) 및 하부접합재(332)을 갖는 디바이스 기판용 웨이퍼(320)는 도 5(d)에 도시한 바와 같이, 상부면에 형성된 하부접합재(332)를 상기 캡 기판용 웨이퍼(310)의 상부접합재(331)와 대응시켜 접함과 동시에 상기 패드접합재(330)의 하부단을 본딩패드(321)의 상부단에 대응하여 상하 접촉시킨다.
이러한 상태에서, 상기 상,하부 접합재(331,332)가 접하는 접촉부위와 상기 패드 접합재(330)에 80 내지 100도의 열을 제공함으로서 상기 상,하부 접합 재(331,332)를 일체로 융착하여 접합용 외부실링라인(333)을 형성한다.
이와 동시에, 상기 본딩패드(321)의 전도성 범프(321b)와 접하는 패드접합재(320)를 용융하여 상기 캡 기판용 웨이퍼(310)와 디바이스 기판용 웨이퍼(320)를 상하 접합한다.
이어서, 도 5(e)에 도시한 바와 같이, 상기 캡 기판용 웨이퍼(310)에는 상기 패드접합재(320), 본딩패드(321)와 일대일 대응하는 영역에 비아(311)를 건식식각 또는 습식식각방식에 의해서 관통형성한다.
여기서, 상기 캡 기판용 웨이퍼(310)에 형성되는 비아(311)는 상기 캡 기판용 웨이퍼(310)와 디바이스 기판용 웨이퍼(320)를 접합한 다음 형성되는 것이 바람직하다.
그리고, 상기 비아(311)는 상기 캡기판용 웨이퍼(310)와 패드접합재(330)를 관통하여 상기 본딩패드(321)의 전도성 범프(321b)를 외부노출시킨다.
상기와 같이, 상기 패드접합재(330) 및 접합용 외부실링라인(333)을 매개로 상하접합된 캡 기판용 웨이퍼(310)와 디바이스 기판용 웨이퍼(320)사이에는 상기 디바이스부(323)를 외부환경과 완전히 차단하는 실링공간을 형성하게 된다.
이와 동시에, 상기 캡 기판용 웨이퍼(310)는 도 5(e)에 도시한 바와 같이, 상부면을 래핑(lapping), 그라이딩(grinding), 폴리싱(polishing)중 어느 하나의 방식으로 제거함으로서 웨이퍼의 판두께를 줄여 패키지의 소형화를 도모할 수 있다.
연속하여, 도 5(f)에 도시한 바와 같이, 상기 캡 기판용 웨이퍼(310)에는 상 기 디바이스부(323)와 접속되는 본딩패드(321)와 전기적으로 연결되는 외부단자(312)를 형성한다.
상기 외부단자(312)는 상기 캡 기판용 웨이퍼(310)의 비아(311)에 전도성 충진재(312a)를 채워 충진한 다음, 상기 전도성 충진재(312a)의 상단과 접속되는 단자패드(312b)를 상기 캡 기판용 웨이퍼(310)의 상부면에 형성하는 것으로 구비된다.
이어서, 상기 패드접합재(330) 및 접합용 외부실링라인(333)을 매개로 상하 접합완료된 캡 기판용 웨이퍼(310)와 디바이스 기판용 웨이퍼(320)는 도 5(f)에 도시한 바와 같이, 가상의 절단라인(D3)을 따라 절단하여 복수개의 웨이퍼 레벨 패키지(300)를 개별적으로 분리한다.
여기서, 상기 절단라인(D3)은 상기 접합용 외부실링라인(333)의 외측을 따라 형성될 수도 있지만 이에 한정되는 것은 아니며, 상기 본딩패드(321)의 외측에 일정간격을 두고 형성되는 접합용 외부실링라인(333)의 중심을 따라 형성될 수도 있다.
이에 따라, 도 5(g)에 도시한 바와 같이, 상기 캡 기판(310')과 디바이스 기판(320)이 패드접합재(330)와 접합용 외부실링라인(333)을 매개로 접합되는 웨이퍼 레벨 패키지(300)를 제조완성할 수 있으며, 상기 캡기판(310')에 구비되는 외부단자(312)는 상기 디바이스 기판(320')에 구비되는 본딩패드(321)와 접속되고, 상기 본딩패드(321)는 연결패턴(322)을 매개로 하여 디바이스부(323)와 전기적으로 연결된다.
<제4실시예>
본 발명의 제4 실시예에 따라 웨이퍼 레벨 패키지(400)를 제조하기 위해서, 도 6(a)(b)에 도시한 바와 같이, 먼저 실리콘이나 유리로 이루어진 캡 기판용 웨이퍼(410)를 제공하며, 상기 캡기판용 웨이퍼(410)의 하부면에는 복수개의 패드 접합재(430a)를 구비하고, 상기 패드 접합재(430a)를 에워싸도록 연속되는 상부접합재(431)를 구비한다.
그리고, 상기 패드접합재(430a)와 대응하는 캡기판용 웨이퍼(410)에는 상기 패드접합재(430a)까지 관통하는 비아(411)를 형성한다.
또한, 도 6(c)에 도시한 바와 같이, 디바이스 기판용 웨이퍼(420)를 제공하고, 상기 디바이스 기판용 웨이퍼(420)의 상부면에는 하나이상의 디바이스부(423)를 구비하고, 상기 디바이스부(423)는 본딩패드(421)와 연결패턴(422)을 매개로 하여 전기적으로 연결된다.
여기서, 상기 본딩패드(421)는 제1,2,3실시예와 마찬가지로 상기 디바이스 기판용 웨이퍼(420)의 상부면에 패턴인쇄되는 연결패턴(422)과 접속되는 접속패드(421a)와, 상기 접속패드(421a)의 상부면에 탑재되는 전도성 범프(421b)를 포함하여 구성된다.
또한, 상기 본딩패드(421)의 상단에는 상기 패드 접합재(430a)와의 용융접합시 접합부(430)를 형성하도록 보조접합재(430b)를 구비하는 것이 바람직하다.
그리고, 상기 캡기판용 웨이퍼(410)의 하부면에 형성되는 상부 접합재(431) 와 대응하는 디바이스 기판용 웨이퍼(420)의 상부면에는 상기 본딩패드(421)를 에워싸도록 연속하는 하부 접합재(432)를 구비한다.
연속하여, 상기 본딩패드(421), 디바이스부(423) 및 하부접합재(432)를 갖는 디바이스 기판용 웨이퍼(420)는 도 6(d)에 도시한 바와 같이, 상부면에 형성된 하부접합재(432)를 상기 캡 기판용 웨이퍼(410)의 상부접합재(431)와 대응시켜 접함과 동시에 상기 비아(411)가 관통형성된 패드접합재(430a)의 하부단을 본딩패드(421)의 상부단에 형성된 보조접합재(432)와 대응하여 상하 접촉시킨다.
이러한 상태에서, 상기 상,하부 접합재(431,432)가 접하는 접촉부위와 상기 패드접합재(430a)와 보조접합재(430b)가 접하는 접촉부위에 80 내지 100도의 열을 제공함으로서 상기 상,하부 접합재(431,432)가 일체로 융착되어 접합용 외부실링라인(433)을 형성하고, 상기 패드접합재(430a)와 보조접합재(430b)가 일체로 융착되어 접합부(430)를 형성하게 되고, 이에 따라, 상기 캡 기판용 웨이퍼(410)와 디바이스 기판용 웨이퍼(420)는 상하 접합된다.
이때, 상기 캡기판용 웨이퍼(410)에 형성된 비아(411)는 상기 본딩패드(421)의 전도성 범프(421b)를 외부노출시킨다.
상기와 같이, 상기 접합부(430) 및 접합용 외부실링라인(433)을 매개로 상하접합된 캡 기판용 웨이퍼(410)와 디바이스 기판용 웨이퍼(420)사이에는 상기 디바이스부(423)를 외부환경과 완전히 차단하는 실링공간을 형성하게 된다.
이와 동시에, 상기 캡 기판용 웨이퍼(410)는 도 6(e)에 도시한 바와 같이, 상부면을 래핑(lapping), 그라이딩(grinding), 폴리싱(polishing)중 어느 하나의 방식으로 제거함으로서 웨이퍼의 판두께를 줄여 패키지의 소형화를 도모할 수 있다.
연속하여, 도 6(f)에 도시한 바와 같이, 상기 캡 기판용 웨이퍼(410)에는 상기 디바이스부(423)와 접속되는 본딩패드(421)와 전기적으로 연결되는 외부단자(412)를 형성한다.
상기 외부단자(412)는 상기 캡 기판용 웨이퍼(410)의 비아(411)에 전도성 충진재(412a)를 채워 충진한 다음, 상기 전도성 충진재(412a)의 상단과 접속되는 단자패드(412b)를 상기 캡 기판용 웨이퍼(410)의 상부면에 형성하는 것으로 구비된다.
이어서, 상기 접합부(430) 및 접합용 외부실링라인(433)을 매개로 상하 접합완료된 캡 기판용 웨이퍼(410)와 디바이스 기판용 웨이퍼(420)는 도 6(f)에 도시한 바와 같이, 가상의 절단라인(D4)을 따라 절단하여 복수개의 웨이퍼 레벨 패키지(400)를 개별적으로 분리한다.
여기서, 상기 절단라인(D4)은 상기 접합용 외부실링라인(433)의 외측을 따라 형성되는 것으로 도시하였지만, 이에 한정되는 것은 아니며 상기 본딩패드(421)의 외측에 일정간격을 두고 형성되는 접합용 외부실링라인(433)의 중심을 따라 형성될 수도 있다.
이에 따라, 도 6(g)에 도시한 바와 같이, 상기 캡 기판(410')과 디바이스 기판(420)이 패드접합재(430)와 접합용 실링라인(433)을 매개로 접합되는 웨이퍼 레벨 패키지(400)를 제조완성할 수 있으며, 상기 캡기판(410')에 구비되는 외부단 자(412)는 상기 디바이스 기판(420')에 구비되는 본딩패드(421)와 접속되고, 상기 본딩패드(421)는 연결패턴(422)을 매개로 하여 디바이스부(423)와 전기적으로 연결된다.
본 발명은 특정한 실시예에 관련하여 도시하고 설명하였지만, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 벗어나지 않는 한도 내에서 본 발명이 다양하게 개조 및 변화될 수 있다는 것을 당업계에서 통상의 지식을 가진 자는 용이하게 알 수 있음을 밝혀두고자 한다.
상술한 바와같은 본 발명에 의하면, 캡 기판과 디바이스 기판을 상하 접합하는 접합용 실링라인에 외부단자와 전기적으로 연결되는 본딩패드를 중첩배치하고, 저온에서 용융되는 접합소재를 이용하여 캡 기판과 디바이스 기판을 상하접합함으로서, 패키지의 폭크기를 종래에 비하여 상대적으로 줄일 수 있기 때문에 패키지를 채용하는 세트제품의 부피를 보다 소형화할 수 있으며, 웨이퍼의 변형 및 파손을 방지하여 공정수율을 높이고, 웨이퍼의 재료선택에 대한 자유도를 높일 수 있는 효과가 얻어진다.

Claims (24)

  1. 상부면에 하나이상의 디바이스부를 구비하고 상기 디바이스부와 전기적으로 연결되는 본딩패드를 구비하는 디바이스 기판용 웨이퍼를 제공하는 단계 ;
    상기 본딩패드를 따라 상기 디바이스부를 에워싸는 접합용 실링라인을 제공하는 단계 ;
    상기 접합용 실링라인을 매개로 캡 기판용 웨이퍼와 디바이스 기판용 웨이퍼를 접합하는 단계 ;
    상기 본딩패드와 전기적으로 연결되는 외부단자를 상기 캡기판용 웨이퍼에 형성하는 단계 ; 및
    상기 캡기판용 웨이퍼와 디바이스 기판용 웨이퍼를 절단라인을 따라 절단하여 복수개의 웨이퍼 레벨 패키지를 개별적으로 분리하는 단계 ; 를 포함하고,
    상기 접합용 실링라인은 상기 본딩패드를 비전도성 소재로 완전히 덮도록 상기 본딩패드를 따라 연속적으로 형성됨을 특징으로 하는 웨이퍼 레벨 패키지 제조방법.
  2. 제1항에 있어서, 상기 본딩패드는 상기 디바이스부와 전기적으로 연결되도록 상기 디바이스 기판용 웨이퍼의 상부면에 패턴인쇄되는 연결패턴과 접속되는 접속패드와, 상기 접속패드의 상부면에 탑재되는 전도성 범프를 포함함을 특징으로 하는 웨이퍼 레벨 패키지 제조방법.
  3. 삭제
  4. 제1항에 있어서, 상기 접합용 실링라인은 상기 본딩패드의 외측면을 비전도성 소재로 덮으면서 본딩패드의 상부면만을 외부로 노출시키도록 상기 본딩패드를 따라 연속적으로 형성됨을 특징으로 하는 웨이퍼 레벨 패키지 제조방법.
  5. 제1항에 있어서, 상기 캡 기판용 웨이퍼와 디바이스 기판용 웨이퍼를 접합한 다음에는 상기 본딩패드와 일대일 대응하는 캡 기판용 웨이퍼에 비아를 형성함을 특징으로 하는 웨이퍼 레벨 패키지 제조방법.
  6. 제1항에 있어서, 상기 캡 기판용 웨이퍼와 디바이스 기판용 웨이퍼를 접합하기 전에는 상기 본딩패드와 일대일 대응하는 캡 기판용 웨이퍼에 비아를 형성함을 특징으로 하는 웨이퍼 레벨 패키지 제조방법.
  7. 제1항에 있어서, 상기 접합용 실링라인을 매개로 디바이스 기판용 웨이퍼와 접합된 캡 기판용 웨이퍼는 래핑(lapping), 그라이딩(grinding), 폴리싱(polishing)중 어느 하나의 방식으로 상부면을 제거하여 박형화함을 특징으로 하는 웨이퍼 레벨 패키지 제조방법.
  8. 제1항에 있어서, 상기 본딩패드와 대응하는 캡 기판용 웨이퍼와 디바이스 기판용 웨이퍼에는 비아가 형성되고, 상기 디바이스 기판용 웨이퍼과 상기 캡 기판용 웨이퍼를 접합하는 단계는 상기 비아를 통해 외부노출되는 접합용 실링라인을 제거하여 상기 본딩패드의 상부면을 외부노출시키는 단계를 추가 포함함을 특징으로 하는 웨이퍼 레벨 패키지 제조방법.
  9. 제1항에 있어서, 상기 본딩패드와 대응하는 캡 기판용 웨이퍼와 디바이스 기판용 웨이퍼에는 비아가 형성되고, 상기 캡 기판용 웨이퍼에 외부단자를 형성하는 단계는 상기 비아에 전도성 충진재를 채워 충진한 단계와, 상기 전도성 충진재의 상단과 접속되는 단자패드를 상기 캡 기판용 웨이퍼에 형성하는 단계를 포함함을 특징으로 하는 웨이퍼 레벨 패키지 제조방법.
  10. 제1항에 있어서, 상기 절단라인은 상기 외부단자와 상기 접합용 실링라인의 외측 또는 상기 외부단자와 상기 접합용 실링라인의 중심을 따라 형성됨을 특징으로 하는 웨이퍼 레벨 패키지 제조방법.
  11. 제1항에 있어서, 상기 캡 기판용 웨이퍼와 디바이스 기판용 웨이퍼사이에는 접합용 외부실링라인을 추가 포함하고, 상기 접합용 외부실링라인은 상기 접합용 실링라인의 외측에 일정간격을 두고 형성됨을 특징으로 하는 웨이퍼 레벨 패키지 제조방법.
  12. 제11항에 있어서, 상기 접합용 외부실링라인은 상기 캡기판용 웨이퍼의 하부 면에 형성되는 상부접합재와 상기 디바이스 기판용 상부면에 형성되는 하부접합재를 포함하고, 상기 상,하부 접합재는 상기 캡기판용 웨이퍼와 디바이스 기판용 웨이퍼간의 접합시 일체로 접합됨을 특징으로 하는 웨이퍼 레벨 패키지 제조방법.
  13. 제12항에 있어서, 상기 상,하부 접합재는 비전도성 소재로 이루어짐을 특징으로 하는 웨이퍼 레벨 패키지 제조방법.
  14. 제11항에 있어서, 상기 절단라인은 상기 접합용 외부실링라인의 외측 또는 상기 접합용 외부실링라인의 중심을 따라 형성됨을 특징으로 하는 웨이퍼 레벨 패키지 제조방법.
  15. 하부면에 형성되는 패드접합재를 에워싸는 상부접합재를 구비하는 캡 기판용 웨이퍼를 제공하는 단계 ;
    상기 패드접합재와 대응하는 상부면에 본딩패드를 에워싸는 하부접합재를 구비하고, 상기 본딩패드와 전기적으로 연결되는 디바이스부를 구비하는 디바이스 기판용 웨이퍼를 제공하는 단계 ;
    상기 패드접합재와 상,하부 접합재를 매개로 캡 기판용 웨이퍼와 디바이스 기판용 웨이퍼를 접합하는 단계 ;
    상기 본딩패드와 전기적으로 연결되는 외부단자를 상기 캡기판용 웨이퍼에 형성하는 단계 ; 및
    상기 캡기판용 웨이퍼와 디바이스 기판용 웨이퍼를 절단라인을 따라 절단하여 복수개의 웨이퍼 레벨 패키지를 개별적으로 분리하는 단계 ; 를 포함하고,
    상기 패드접합재가 본딩패드를 비전도성 소재로 덮도록 상기 본딩 패드를 따라 형성되는 것을 특징으로 하는 웨이퍼 레벨 패키지 제조방법.
  16. 제15항에 있어서, 상기 본딩패드는 상기 디바이스부와 전기적으로 연결되도록 상기 디바이스 기판용 웨이퍼의 상부면에 패턴인쇄되는 연결패턴과 접속되는 접속패드와, 상기 접속패드의 상부면에 탑재되는 전도성 범프를 포함하여 구성됨을 특징으로 하는 웨이퍼 레벨 패키지 제조방법.
  17. 제15항에 있어서, 상기 본딩패드는 상부단에 상기 패드접합재와 마주하는 보조접합재를 구비함을 특징으로 하는 웨이퍼 레벨 패키지 제조방법.
  18. 제17항에 있어서, 상기 패드접합재와 보조 접합재는 비전도성 소재로 이루어짐을 특징으로 하는 웨이퍼 레벨 패키지 제조방법.
  19. 제15항에 있어서, 상기 캡 기판용 웨이퍼와 디바이스 기판용 웨이퍼를 접합한 다음에는 상기 본딩패드와 일대일 대응하는 캡 기판용 웨이퍼에 비아를 형성함을 특징으로 하는 웨이퍼 레벨 패키지 제조방법.
  20. 제15항에 있어서, 상기 본딩패드와 대응하는 캡 기판용 웨이퍼와 디바이스 기판용 웨이퍼에는 비아가 형성되고, 상기 비아는 상기 패드접합재까지 관통하도록 형성됨을 특징으로 하는 웨이퍼 레벨 패키지 제조방법.
  21. 제15항에 있어서, 상기 캡 기판용 웨이퍼와 디바이스 기판용 웨이퍼를 접합하기 전에는 상기 본딩패드와 일대일 대응하는 캡 기판용 웨이퍼에 형성함을 특징으로 하는 웨이퍼 레벨 패키지 제조방법.
  22. 제15항에 있어서, 상기 패드접합재와 상, 하부 접합재를 매개로 디바이스 기판용 웨이퍼와 접합된 캡 기판용 웨이퍼는 래핑(lapping), 그라이딩(grinding), 폴리싱(polishing)중 어느 하나의 방식으로 상부면을 제거하여 박형화함을 특징으로 하는 웨이퍼 레벨 패키지 제조방법.
  23. 제15항에 있어서, 상기 본딩패드와 대응하는 캡 기판용 웨이퍼와 디바이스 기판용 웨이퍼에는 비아가 형성되고, 상기 캡 기판용 웨이퍼에 외부단자를 형성하는 단계는 상기 비아에 전도성 충진재를 채워 충진한 단계와, 상기 전도성 충진재의 상단과 접속되는 단자패드를 상기 캡 기판용 웨이퍼에 형성하는 단계를 포함함을 특징으로 하는 웨이퍼 레벨 패키지 제조방법.
  24. 제15항에 있어서,상기 절단라인은 상기 상,하부접합재가 접합된 접합용 외부실링라인의 외측 또는 상기 접합용 외부실링라인의 중심을 따라 형성됨을 특징으로 하는 웨이퍼 레벨 패키지 제조방법.
KR1020070053718A 2007-06-01 2007-06-01 웨이퍼 레벨 패키지 제조방법 KR100951284B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070053718A KR100951284B1 (ko) 2007-06-01 2007-06-01 웨이퍼 레벨 패키지 제조방법
US12/155,317 US7696004B2 (en) 2007-06-01 2008-06-02 Wafer level package fabrication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070053718A KR100951284B1 (ko) 2007-06-01 2007-06-01 웨이퍼 레벨 패키지 제조방법

Publications (2)

Publication Number Publication Date
KR20080105737A KR20080105737A (ko) 2008-12-04
KR100951284B1 true KR100951284B1 (ko) 2010-04-02

Family

ID=40088759

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070053718A KR100951284B1 (ko) 2007-06-01 2007-06-01 웨이퍼 레벨 패키지 제조방법

Country Status (2)

Country Link
US (1) US7696004B2 (ko)
KR (1) KR100951284B1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007060632A1 (de) * 2007-12-17 2009-06-18 Robert Bosch Gmbh Verfahren zum Herstellen eines Kappenwafers für einen Sensor
TWI388038B (zh) * 2009-07-23 2013-03-01 Ind Tech Res Inst 感測元件結構與製造方法
TWI419302B (zh) * 2010-02-11 2013-12-11 Advanced Semiconductor Eng 封裝製程
US8232845B2 (en) * 2010-09-27 2012-07-31 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Packaged device with acoustic resonator and electronic circuitry and method of making the same
US9069005B2 (en) * 2011-06-17 2015-06-30 Avago Technologies General Ip (Singapore) Pte. Ltd. Capacitance detector for accelerometer and gyroscope and accelerometer and gyroscope with capacitance detector
US9065358B2 (en) 2011-07-11 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS structure and method of forming same
US9085456B2 (en) * 2012-01-16 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Support structure for TSV in MEMS structure
CN103762221B (zh) * 2014-01-28 2017-01-11 苏州晶方半导体科技股份有限公司 晶圆级封装结构及其形成方法、以及封装方法
TWI550737B (zh) * 2014-08-11 2016-09-21 精材科技股份有限公司 晶片封裝體及其製造方法
TWI575672B (zh) * 2014-08-11 2017-03-21 精材科技股份有限公司 晶片封裝體及其製造方法
DE112016003737T5 (de) * 2015-08-18 2018-05-03 Mitsubishi Electric Corporation Halbleitervorrichtung
CN105742195A (zh) * 2016-04-01 2016-07-06 江苏长电科技股份有限公司 一种蚀刻埋孔型表面声滤波芯片封装结构的制造方法
CN105870077A (zh) * 2016-04-01 2016-08-17 江苏长电科技股份有限公司 埋孔型表面声滤波芯片封装结构及其制造方法
CN105762085B (zh) * 2016-04-01 2019-01-01 江苏长电科技股份有限公司 金属圆片埋孔型表面声滤波芯片封装结构及制造方法
CN105897210A (zh) * 2016-04-01 2016-08-24 江苏长电科技股份有限公司 凹槽型表面声滤波芯片封装结构及其制造方法
CN105742255B (zh) * 2016-04-01 2018-10-09 江苏长电科技股份有限公司 金属圆片级凹槽埋孔型表面声滤波芯片封装结构及方法
CN105897218B (zh) * 2016-04-01 2018-11-09 江苏长电科技股份有限公司 凹槽埋孔型表面声滤波芯片封装结构及其制造方法
US10855250B2 (en) * 2016-07-11 2020-12-01 Akoustis, Inc. Communication filter for LTE band 41

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060074075A (ko) * 2004-12-27 2006-07-03 삼성전자주식회사 Ｍｅｍｓ 소자 패키지 및 그 제조방법
JP2006303061A (ja) * 2005-04-19 2006-11-02 Sony Corp ウェハレベル半導体装置の製造方法
JP2007013174A (ja) 2005-06-30 2007-01-18 Avago Technologies Wireless Ip (Singapore) Pte Ltd キャップ内でビアコンタクトを通って、ずらされたコンタクタへと延びる、ｆｂａｒチップのウェハレベルパッケージングのためのコンタクトを形成する方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5448014A (en) 1993-01-27 1995-09-05 Trw Inc. Mass simultaneous sealing and electrical connection of electronic devices
SG111972A1 (en) * 2002-10-17 2005-06-29 Agency Science Tech & Res Wafer-level package for micro-electro-mechanical systems
US7368808B2 (en) * 2003-06-30 2008-05-06 Intel Corporation MEMS packaging using a non-silicon substrate for encapsulation and interconnection
US6777263B1 (en) * 2003-08-21 2004-08-17 Agilent Technologies, Inc. Film deposition to enhance sealing yield of microcap wafer-level package with vias
JP2006197554A (ja) 2004-12-17 2006-07-27 Seiko Epson Corp 弾性表面波デバイス及びその製造方法、ｉｃカード、携帯用電子機器
KR100826394B1 (ko) * 2007-05-17 2008-05-02 삼성전기주식회사 반도체 패키지 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060074075A (ko) * 2004-12-27 2006-07-03 삼성전자주식회사 Ｍｅｍｓ 소자 패키지 및 그 제조방법
JP2006303061A (ja) * 2005-04-19 2006-11-02 Sony Corp ウェハレベル半導体装置の製造方法
JP2007013174A (ja) 2005-06-30 2007-01-18 Avago Technologies Wireless Ip (Singapore) Pte Ltd キャップ内でビアコンタクトを通って、ずらされたコンタクタへと延びる、ｆｂａｒチップのウェハレベルパッケージングのためのコンタクトを形成する方法

Also Published As

Publication number Publication date
KR20080105737A (ko) 2008-12-04
US7696004B2 (en) 2010-04-13
US20080299706A1 (en) 2008-12-04

Similar Documents

Publication Publication Date Title
KR100951284B1 (ko) 웨이퍼 레벨 패키지 제조방법
US6710461B2 (en) Wafer level packaging of micro electromechanical device
US7262081B2 (en) Fan out type wafer level package structure and method of the same
US7180149B2 (en) Semiconductor package with through-hole
KR100541087B1 (ko) 마이크로 디바이스를 위한 웨이퍼 레벨 패키지 및 제조방법
US8378502B2 (en) Integrated circuit package system with image sensor system
TWI384590B (zh) 半導體裝置及其製造方法
JP5114017B2 (ja) 半導体装置、該半導体装置の製造方法
WO2001015223A1 (fr) Dispositif semi-conducteur et son procede de fabrication
KR20200048771A (ko) 다이스택 구조물과 이를 구비하는 반도체 패키지 및 이의 제조방법
JP2005051150A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2009094451A (ja) 耐クラック性半導体パッケージ及びその製造方法
JP5685012B2 (ja) 半導体パッケージの製造方法
WO2007069456A1 (ja) 半導体装置の製造方法
CN109216209B (zh) 集成电路封装件及其形成方法
JP2005019966A (ja) 半導体装置及びその製造方法
US7911043B2 (en) Wafer level device package with sealing line having electroconductive pattern and method of packaging the same
US10872845B2 (en) Process for manufacturing a flip chip semiconductor package and a corresponding flip chip package
US20060160273A1 (en) Method for wafer level packaging
KR20080101256A (ko) 웨이퍼 레벨 패키지 및 그 패키징 방법
CN215869349U (zh) 具有传感器的晶片级芯片尺寸封装器件
KR20080076092A (ko) 적층 반도체 패키지 및 이의 제조 방법
CN113195400B (zh) 微声学晶片级封装及制造方法
JP2007042786A (ja) マイクロデバイス及びそのパッケージング方法
KR100920778B1 (ko) 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160111

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 11