KR100956688B1 - Printed Circuit Board and Manufacturing Method Thereof - Google Patents
Printed Circuit Board and Manufacturing Method Thereof Download PDFInfo
- Publication number
- KR100956688B1 KR100956688B1 KR1020080043929A KR20080043929A KR100956688B1 KR 100956688 B1 KR100956688 B1 KR 100956688B1 KR 1020080043929 A KR1020080043929 A KR 1020080043929A KR 20080043929 A KR20080043929 A KR 20080043929A KR 100956688 B1 KR100956688 B1 KR 100956688B1
- Authority
- KR
- South Korea
- Prior art keywords
- solder resist
- metal support
- support layer
- circuit board
- printed circuit
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
- H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0147—Carriers and holders
- H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
인쇄회로기판 및 그 제조방법이 개시된다. 전자소자가 실장되는 인쇄회로기판으로서, 회로 적층체, 회로 적층체에 적층되는 솔더 레지스트, 솔더 레지스트에 형성되는 금속 지지층, 금속 지지층에 형성되는 스티프너를 포함하는 인쇄회로기판 및 그 제조방법은, 강성이 있는 금속지지층과 스티프너를 신뢰성 있게 형성함으로써 제품 자체의 휨 발생을 최소화하고 패키지 공정 시 고온에 의한 휨을 억제할 수 있다.A printed circuit board and a method of manufacturing the same are disclosed. A printed circuit board on which an electronic device is mounted, the printed circuit board including a circuit laminate, a solder resist laminated on the circuit laminate, a metal support layer formed on the solder resist, and a stiffener formed on the metal support layer, and a manufacturing method thereof are rigid. By forming the metal support layer and the stiffener reliably, it is possible to minimize the occurrence of warpage of the product itself and to suppress the warpage caused by the high temperature during the packaging process.
코어리스 기판, 스티프너, 패키지 기판 Coreless Boards, Stiffeners, Package Boards
Description
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.The present invention relates to a printed circuit board and a method of manufacturing the same.
전자기기의 고성능화 소형화됨에 따라 반도체 칩 단자 수는 현저하게 증가되고 있으며 이에 따라, 신호 전달 속도를 향상시키기 위하여 패키지 기판으로 사용되는 FC-BGA 기판의 코어(Core)의 두께가 얇아 지고 있다. 코어의 두께가 얇아짐에 따라 루프 인덕터(Loop inductance)의 값이 작아지기 때문에 신호 전달 속도가 향상될 수 있다. As the performance of electronic devices has been miniaturized, the number of semiconductor chip terminals has increased remarkably, and thus, the thickness of the core of the FC-BGA substrate used as a package substrate has been thinned to improve the signal transmission speed. As the thickness of the core becomes thinner, the value of the loop inductance decreases, thereby improving signal transmission speed.
코어가 없거나 코어의 두께가 얇아질수록 전기적 특성은 향상하지만 기판의 두께가 점점 얇아지면서 제품에 대한 공정 진행 시 휨 문제가 발생한다. 따라서 공정 진행이 어렵고, 공정에 많은 시간이 필요하게 되어 리드 타임(lead time)도 길어지는 문제가 있다. 또한 최종 FC-BGA 기판 제품의 휨 사양(warpage specification)에 맞지 않는 불량품이 많이 양산되는 문제점이 있다. The absence of a core or a thinner core improves the electrical properties, but as the substrate becomes thinner, warpage problems occur during the product process. Therefore, it is difficult to proceed with the process, and a lot of time is required for the process, which leads to a problem that the lead time is long. In addition, there is a problem that a large number of defective products that do not meet the warpage specification of the final FC-BGA substrate products are mass produced.
인쇄회로기판의 전자 부품이 소형화, 박형화 되면서 필연적으로 낮은 두께가 요구되고 있으며 고성능화에 따른 기판의 박형화에 대한 요구도 커지고 있다. 박형 인쇄회로기판은 두께가 얇아져 휨에 대에 취약한 구조를 가지며, 반복되는 열공정에서 발생하는 잔류응력에 의해서도 제품의 휠 수 있는 문제점이 있다.As electronic components of printed circuit boards are miniaturized and thinned, inevitably low thicknesses are required, and the demand for thinning of substrates due to high performance is also increasing. The thin printed circuit board has a structure that is vulnerable to bending due to its thin thickness, and there is a problem in that the product can be bent due to residual stress generated in repeated thermal processes.
본 발명은 박형 인쇄회로기판의 휨 저항성을 높이고, 솔더볼 또는 솔더 범프 접합 시 수행되는 고온의 열공정에서도 휨 발생이 최대한 억제될 수 있는 인쇄회로기판 및 그 제조방법을 제공하는 것이다.The present invention provides a printed circuit board and a method of manufacturing the same, which improves the bending resistance of the thin printed circuit board, and the occurrence of warpage can be suppressed as much as possible even in a high temperature thermal process performed at the time of solder ball or solder bump bonding.
본 발명의 일 측면에 따르면, 제1 솔더 레지스트를 형성하는 단계, 제1 솔더 레지스트에 회로 적층체를 형성하는 단계, 회로 적층체에 제2 솔더 레지스트를 형성하는 단계, 제2 솔더 레지스트에 금속 지지층을 형성하는 단계, 금속 지지층에 스티프너를 형성하는 단계를 포함하는 인쇄회로기판 제조방법이 제공된다.According to one aspect of the invention, forming a first solder resist, forming a circuit laminate on the first solder resist, forming a second solder resist on the circuit laminate, a metal support layer on the second solder resist Forming a step, there is provided a printed circuit board manufacturing method comprising the step of forming a stiffener on the metal support layer.
여기에서 제1 솔더 레지스트를 형성하는 단계 이전에, 캐리어를 제공하는 단계를 더 포함하며, 제1 솔더 레지스트는 캐리어의 일면 또는 양면에 형성될 수 있다.Here, before forming the first solder resist, the method may further include providing a carrier, wherein the first solder resist may be formed on one side or both sides of the carrier.
그리고 제2 솔더 레지스트에 금속 지지층을 형성하는 단계 이후에, 제1 솔더 레지스트, 회로 적층체, 제2 솔더 레지스트 및 상기금속 지지층을 캐리어로부터 분 리하는 단계를 더 수행할 수 있다.After the forming of the metal support layer on the second solder resist, the step of separating the first solder resist, the circuit stack, the second solder resist and the metal support layer from the carrier may be further performed.
또한 제1 솔더 레지스트, 회로 적층체, 제2 솔더 레지스트 및 상기금속 지지층을 캐리어로부터 분리하는 단계는 라우팅 공정을 통하여 제1 솔더 레지스트, 회로 적층체, 제2 솔더 레지스트 및 금속 지지층의 일부를 절단함으로써 수행될 수 있다.In addition, the separating of the first solder resist, the circuit stack, the second solder resist and the metal support layer from the carrier may be performed by cutting a part of the first solder resist, the circuit stack, the second solder resist and the metal support layer through a routing process. Can be performed.
회로 적층체는 회로패턴층 및 절연층을 포함할 수 있다. The circuit laminate may include a circuit pattern layer and an insulating layer.
그리고 스티프너는 금속성 물질로 이루어지며, 금속 지지층에 스티프너를 형성하는 단계는, 초음파 접합 방식을 통하여 스티프너를 금속 지지층에 접합시킴으로써 수행될 수 있다.The stiffener is made of a metallic material, and the forming of the stiffener on the metal support layer may be performed by bonding the stiffener to the metal support layer through an ultrasonic bonding method.
그리고 제2 솔더 레지스트에 금속 지지층을 형성하는 단계는, 제2 솔더 레지스트 표면에 조도를 형성하는 단계, 무전해 도금을 통하여 제2 솔더 레지스트에 시드층을 형성하는 단계, 전해 도금을 통하여 시드층에 도전성 물질을 형성하는 단계를 포함할 수 있다.The forming of the metal support layer on the second solder resist may include forming roughness on the surface of the second solder resist, forming a seed layer on the second solder resist through electroless plating, and forming a seed layer on the seed layer through electroplating. Forming a conductive material.
제2 솔더 레지스트에 금속 지지층을 형성하는 단계 이후에, 금속 지지층의 일부를 선택적으로 제거하는 단계를 더 포함할 수 있다.After forming the metal support layer in the second solder resist, the method may further include selectively removing a portion of the metal support layer.
금속 지지층의 일부를 선택적으로 제거하는 단계는, 금속 지지층에 감광성 물질을 적층하는 단계, 감광성 물질을 선택적으로 노광하고 현상함으로써 금속 지지층에 에칭 레지스트를 형성하는 단계, 금속 지지층을 에칭하는 단계로 수행될 수 있다.Selectively removing a portion of the metal support layer may be performed by laminating a photosensitive material on the metal support layer, forming an etching resist on the metal support layer by selectively exposing and developing the photosensitive material, and etching the metal support layer. Can be.
그리고 캐리어는 기판, 기판의 일부분을 커버하는 분리층을 포함할 수 있으 며, 기판은 금속 적층판인이고, 분리층은 이형성 물질을 포함하는 재질로 이루어질 수 있다.The carrier may include a substrate and a separation layer covering a portion of the substrate. The substrate may be a metal laminate, and the separation layer may be formed of a material including a releasable material.
그리고 제1 솔더 레지스트, 회로 적층체, 제2 솔더 레지스트 및 금속 지지층을 캐리어로부터 분리하는 단계 이후에, 제1 솔더 레지스트와 제2 솔더 레지스트를 선택적으로 개방시키는 단계와 제1 솔더 레지스트 및 제2 솔더 레지스트가 개방됨으로써 노출된 회로 적층체에 솔더볼을 접합하는 단계를 더 수행할 수 있다.And selectively opening the first solder resist and the second solder resist after the step of separating the first solder resist, the circuit stack, the second solder resist and the metal support layer from the carrier and the first solder resist and the second solder. Bonding the solder balls to the circuit laminate exposed by opening the resist may be further performed.
제1 솔더 레지스트와 제2 솔더 레지스트를 선택적으로 개방시키는 단계는, 제1 솔더 레지스트 및 제2 솔더 레지스트의 일부에 레이져를 조사함으로써 수행될 수 있다.The step of selectively opening the first solder resist and the second solder resist may be performed by irradiating the laser to a portion of the first solder resist and the second solder resist.
또한, 본 발명의 다른 측면에 따르면, 전자소자가 실장되는 인쇄회로기판으로서, 회로 적층체, 회로 적층체에 적층되는 솔더 레지스트, 솔더 레지스트에 형성되는 금속 지지층, 금속 지지층에 형성되는 스티프너를 포함하는 인쇄회로기판이 제공된다.In addition, according to another aspect of the present invention, a printed circuit board on which an electronic device is mounted, comprising a circuit laminate, a solder resist laminated on the circuit laminate, a metal support layer formed on the solder resist, and a stiffener formed on the metal support layer A printed circuit board is provided.
적층체는 회로패턴층 및 절연층을을 포함할 수 있다.The laminate may include a circuit pattern layer and an insulating layer.
그리고 솔더 레지스트는 회로 적층체의 일면에 적층되는 제1 솔더 레지스트, 회로 적층체의 타면에 적층되는 제2 솔더 레지스트를 포함할 수 있으며, 금속 지지층은 제2 솔더 레지스트에 형성될 수 있다.The solder resist may include a first solder resist stacked on one surface of the circuit laminate and a second solder resist stacked on the other surface of the circuit laminate, and the metal support layer may be formed on the second solder resist.
스티프너는 금속성 물질을 포함하는 재질로 이루어지고, 초음파 접합 방식을 수행함으로써 금속 지지층에 접합될 수 있다. 그리고 스티프너는 전자소자가 실장되는 위치에 상응하여 일부가 개방될 수 있고, 스티프너 상면의 높이는 전자소자 상면의 높이와 상응할 수 있다.The stiffener is made of a material containing a metallic material, and may be bonded to the metal support layer by performing an ultrasonic bonding method. The stiffener may be partially opened in correspondence with the mounting position of the electronic device, and the height of the upper surface of the stiffener may correspond to the height of the upper surface of the electronic device.
그리고 금속 지지층 및 솔더 레지스트는 전자소자가 실장되는 위치에 상응하여 각각 일부가 개방될 수 있다.In addition, the metal support layer and the solder resist may be partially opened to correspond to the position where the electronic device is mounted.
한편, 스티프너는 금속 지지층의 일부를 커버하도록 형성될 수 있다.Meanwhile, the stiffener may be formed to cover a portion of the metal support layer.
회로 적층체와 전자소자는 회로 적층체에 접합되는 솔더볼을 통하여 전기적으로 연결될 수 있다.The circuit stack and the electronic device may be electrically connected through solder balls joined to the circuit stack.
본 발명의 실시예에 따르면 인쇄회로기판에 강성이 있는 금속지지층과 스티프너를 신뢰성 있게 형성함으로써 제품 자체의 휨 발생을 최소화하고 패키지 공정 시 고온에 의한 휨을 억제할 수 있다.According to an embodiment of the present invention, by forming a rigid metal support layer and a stiffener on a printed circuit board, it is possible to minimize the occurrence of warpage of the product itself and to suppress warpage due to high temperature during the packaging process.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.As the invention allows for various changes and numerous embodiments, particular embodiments will be illustrated in the drawings and described in detail in the written description. However, this is not intended to limit the present invention to specific embodiments, it should be understood to include all transformations, equivalents, and substitutes included in the spirit and scope of the present invention. In the following description of the present invention, if it is determined that the detailed description of the related known technology may obscure the gist of the present invention, the detailed description thereof will be omitted.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 구성요소들은 용어들에 의해 한정되어서는 안 된다. 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. Terms such as first and second may be used to describe various components, but the components should not be limited by the terms. The terms are only used to distinguish one component from another.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular example embodiments only and is not intended to be limiting of the present invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this application, the terms "comprise" or "have" are intended to indicate that there is a feature, number, step, operation, component, part, or combination thereof described in the specification, and one or more other features. It is to be understood that the present invention does not exclude the possibility of the presence or the addition of numbers, steps, operations, components, components, or a combination thereof.
이하, 본 발명에 따른 인쇄회로기판 및 그 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, an embodiment of a printed circuit board and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings, and in the following description with reference to the accompanying drawings, the same or corresponding components are given the same reference numerals. Duplicate description thereof will be omitted.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법를 나타낸 순서도이고, 도 2 내지 도 16은 본 발명의 일 실시예에 따른 인쇄회로기판 제조공정를 나타낸 흐름도이다. 도 2 내지 도 16을 참조하면, 캐리어(10), 기판(12), 분리층(14), 제1 솔더 레지스트(20), 제2 솔더 레지스트(22), 회로 적층체(30), 회로패턴층(32), 회로패턴(32a), 패드(32b), 절연층(34), 절연재(36), 비아(38), 금속 지지층(40), 시드층(42), 에칭 레지스트(46), 스티프너(50), 솔더볼(60)이 도시되어 있다.1 is a flowchart illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention, and FIGS. 2 to 16 are flowcharts illustrating a process of manufacturing a printed circuit board according to an embodiment of the present invention. 2 to 16, the
본 발명의 일 실시예에 따르면 먼저 도 2에 도시된 바와 같이 캐리어(10)를 제공한다(S100). According to an embodiment of the present invention, first, as shown in FIG. 2, a
캐리어(carrier, 10)는 기판이 형성되는 기반이 되며, 각 공정 장비들간의 이송 과정에서 기판을 형성하기 위한 중간 생성물을 지지하는 역할을 수행한다. 코어가 존재하지 않는 박판 코어리스(coreless) 인쇄회로기판의 제조공정에서는 캐리어를 이용하여 이송 및 적층 공정이 이루어진다.The
본 실시예에 따르면 캐리어(10)는 기판(12), 그리고 기판(12)의 일부분을 커버하는 분리층(14)으로 구성될 수 있다.According to the present embodiment, the
기판(12)은 캐리어(10) 위에 적층되는 솔더 레지스트와 회로 적층체(30)가 이송 및 공정 단계에서 휘지 않도록 하는 지지체 역할을 한다. 따라서 기판(12)은 캐리어 위에 적층되는 물질과의 열팽창 계수 차이가 작은 물질일수록 좋다. 본 실시예에 따르면 절연재에 금속박이 적층된 금속 적층판일 수 있다. 기판(12)은 일반적으로 사용되는 동박 적층판(CCL, Copper Clad Laminate)이 가능하며, 그외 다양한 물질이 적층되는 공정의 성질에 적합한 금속 적층판이 될 수 있다.The
분리층(14)은 도 2에 도시된 바와 같이 기판(12)의 전면을 커버하지 않도록 형성되어 있다. 분리층(14)은 후술한 적층 공정 후, 캐리어(10)를 적층된 회로 적층체(30) 및 솔더 레지스트(20)로부터 용이하게 분리할 수 있도록 하는 역할을 한다.The
본 실시예에 따르면 캐리어(10) 위에 솔더 레지스트(20)가 적층된다. 그리고 솔더 레지스트와 그 위에 적층되는 회로 적층체(30)는 후술할 공정에서 캐리어와 분리된다. 따라서 본 발명의 일 실시예에 따르면 분리층(14)은 솔더 레지스트가 캐리어로부터 쉽게 분리 될 수 있는 이형성 물질을 포함하는 재질로 이루어질 수 있다.According to the present embodiment, a solder resist 20 is stacked on the
이형성 물질은 금속 적층판 위에 형성되는 이형 필름일 수 있으며, 그외 이외에도 본 발명의 목적범위 내에서 다양한 형태로 금속 적층판 위에 형성될 수 있다. 또한 이형성 물질은 금속 적층판의 일부를 커버한다. 이것은 후술할 제1 솔더 레지스트(20)가 적층 및 이송 과정에서 캐리어(10)로부터 임의로 분리되지 않도록 하기 위함이다.The release material may be a release film formed on the metal laminate, and in addition to the above, it may be formed on the metal laminate in various forms within the scope of the present invention. The release material also covers a portion of the metal laminate. This is to prevent the first solder resist 20, which will be described later, from being arbitrarily separated from the
그리고 나서 도 3과 같이 캐리어(10)의 일면 또는 양면에 제1 솔더 레지스트(20)를 형성한다(S200). Then, as shown in FIG. 3, the first solder resist 20 is formed on one or both surfaces of the carrier 10 (S200).
제1 솔더 레지스트(20)는 캐리어(10)의 기판(12) 및 분리층(14)을 커버한다. 분리층이 기판(12)의 일부를 커버하므로, 분리층에 의하여 커버되지 않은 영역에서 제1 솔더 레지스트와 기판이 서로 결합될 수 있다. 제1 솔더 레지스트가 캐리어의 기판(12) 표면과 결합됨으로써 기판의 제조공정 동안 캐리어 및 제1 솔더 레지스트의 상대적 위치를 고정시킬 수 있다.The first solder resist 20 covers the
제1 솔더 레지스트(20)는 필름 형태의 DFSR (Dry film type Solder Resist)를 기판(12) 및 분리층(14)을 커버하도록 적층함으로써 형성할 수 있다. 또한 솔더 레지스트 잉크를 도포하는 방법에 의해서도 형성할 수 있다.The first solder resist 20 may be formed by stacking a film type dry film type solder resist (DFSR) to cover the
본 발명의 일 실시예에 따르면 제1 솔더 레지스트(20)와 캐리어(10)의 기 판(12)은 이형성 물질이 중간에 개재된 상태에서 외측부에서 서로 접할 수 있다.According to an embodiment of the present invention, the first solder resist 20 and the
그리고 나서, 제1 솔더 레지스트(20)에 회로 적층체(30)를 형성한다(S300). 회로 적층체를 형성하는 단계는 도 4 내지 도 6을 참조하여 설명한다.Then, the
도 4를 참조하면, 제1 솔더 레지스트(20) 위에 회로패턴(32a)이 형성된다. 도 5와 같이 회로패턴(32a)을 절연시키는 절연재(36)가 적층되고, 상층과 하층 회로패턴을 연결하는 비아(38) 및 회로패턴(32a)이 세미-에디티브 방식(Semi additive process)으로 형성된다. 그리고 도 4와 도 5의 공정이 반복됨으로써 도 6과 같이 하나 이상의 회로패턴층(32) 및 하나 이상의 절연층(34)을 포함하는 회로적층체가 형성될 수 있다.Referring to FIG. 4, a
본 발명의 일 실시예에 따른 회로 적층체(30)를 제1 솔더 레지스트(20) 위에 빌드-업(build-up)하는 공정은 다음과 같이 진행될 수 있다. 무전해 도금으로 제1 솔더 레지스트의 일면에 금속층을 형성하고 금속층을 소정의 형상으로 패터닝하여 도 4와 같이 회로패턴(32a)을 형성한다. 형성된 회로패턴에 절연재(36)를 적층한다. 그리고 절연재(36)에서 회로패턴(32a)에 상응하는 부분을 레이저 드릴링 등으로 제거하여 비아홀을 형성하고, 비아홀에 금속을 충전하여 비아(38) 및 회로패턴(32a)를 형성한다. 이에 의하여 하나의 회로패턴층(32)과 하나의 절연층(34)이 형성될 수 있으며, 여러 층의 회로패턴층과 절연층을 포함하는 회로적층체(230)는 앞서 언급된 공정을 반복하여 형성될 수 있다.The process of building-up the
본 발명에 대한 설명 및 도면에서는 회로 적층체(30)를 제1 솔더 레지스트(20) 위에 형성하는 공정은 캐리어(10)의 일면에만 형성하는 것을 개시하였으나, 캐리어의 양쪽에서 진행할 수도 있다. 결국 후술하는 캐리어 분리 공정에서 캐리어를 제거함으로써 2개의 동일한 코어리스 인쇄회로기판에 제조될 수 있다.In the description and drawings of the present invention, the process of forming the
그리고 나서 도 7와 같이 회로적층체에 제2 솔더 레지스트(22)를 형성한다(S400). Then, the second solder resist 22 is formed in the circuit laminate as shown in FIG. 7 (S400).
제2 솔더 레지스트(22)는 회로 적층체(30) 상면에 노출된 회로패턴(32a) 및 절연재(36)를 커버하도록 필름 형태의 DFSR (Dry film type Solder Resist)를 적층함으로써 형성될 수 있다. 또한 솔더 레지스트 잉크를 도포하는 방법에 의해서도 형성할 수 있다.The second solder resist 22 may be formed by stacking a film type dry film type solder resist (DFSR) to cover the
다음으로 도 8 내지 도 10에 도시된 바와 같이 제2 솔더 레지스트(22)에 금속 지지층(40)을 형성한다(S500).Next, as shown in FIGS. 8 to 10, the
본 발명의 일 실시예에 따르면 제2 솔더 레지스트(22)에 금속 지지층(40)을 형성하기 위한 시드층(42)이 잘 형성되도록 제2 솔더 레지스트 표면에 조도를 형성할 수 있다. 제2 솔더 레지스트 상부에 무전해 도금 시 시드층이 잘 달라붙게 하기 위하여 표면 처리인 디스미어(Desmear) 처리 공정을 수행할 수 있다.According to an embodiment of the present invention, roughness may be formed on the surface of the second solder resist so that the
그리고 나서 도 9와 같이 무전해 도금을 통하여 상기 제2 솔더 레지스트(22)에 시드층(42)을 형성한다. 시드층은 무전해 화학 동도금 과정에서 얇게 형성된다. 시드층은 후술할 전해 도금 공정에서 도전성 물질을 형성될 수 있는 기반층 역할을 한다.Then, as shown in FIG. 9, the
그리고 나서 도 10과 같이 전해 도금을 통하여 상기 시드층(42)에 도전성 물질을 형성한다. 전해 도금 과정에서 시드층(42)에는 도금 물질이 형성된다. 그리고 전해 도금을 일정시간 수행함으로써 원하는 두께의 도전성 물질을 형성할 수 있다.Then, a conductive material is formed on the
시드층(42) 위에 형성된 도전성 물질은 금속 지지층(40)으로 박판 코어리스 기판이 캐리어(10)로부터 분리된 후에 기판이 휘어지는 것을 방지한다. 즉 코어리스 기판은 코어층을 포함하지 않으므로 기판의 자체 강성이 상대적으로 약할 수 있다. 따라서 기판에 추가적인 강성을 제공하기 위해서 기판의 외부에 금속 지지층을 형성한다.The conductive material formed on the
그리고 나서 도 11 및 도 12에 도시된 바와 같이 금속 지지층(40)의 일부를 선택적으로 제거한다(S600). 금속 지지층(40)은 제2 솔더 레지스트(22)를 커버하는데, 인쇄회로기판에 실장되는 전자 소장의 위치와 그것이 인쇄회로기판과 접합되는 위치에 상응하는 부분에서 일부가 제거될 수 있다. 본 발명의 일 실시예에 따르면 금속 지지층(40)의 일부가 선택적으로 제거된 부분에서 솔더볼(60)이 인쇄회로기판에 접합될 수 있고, 솔더볼(60)에 의해 전자소자가 인쇄회로기판과 전기적으로 연결될 수 있다.Then, as shown in FIGS. 11 and 12, a portion of the
금속 지지층(40)의 일부를 선택적으로 제거함으로써 일부를 개방시키기 위해 금속 지지층에 감광성 물질을 적층한다(S610). 그리고 나서 감광성 물질을 선택적으로 노광하고 현상함으로써 도 11과 같이 금속 지지층에 에칭 레지스트(46)를 형성할 수 있다(S620). 본 실시예에 따르면 에칭 레지스트는 금속 지지층이 제거될 부분만을 노출시킨다.By selectively removing a portion of the
그리고 나서 에칭 용액을 공급함으로써 도 12와 같이 에칭 레지스트(46)에 의해 커버되지 않은 금속 지지층(40)을 식각한다(S630). 금속 지지층의 일부가 식 각됨으로써 제2 솔더 레지스트(22)도 일부 노출될 수 있다.Then, by supplying the etching solution, the
다음으로 도 13에 도시된 바와 같이 제1 솔더 레지스트(20), 회로 적층체(30), 제2 솔더 레지스트(22) 및 금속 지지층(40)을 캐리어(10)로부터 분리한다(S700).Next, as shown in FIG. 13, the first solder resist 20, the
캐리어(10)는 기판의 제조공정에서만 활용되고 최종 생성품인 코어리스 인쇄회로기판에는 포함되지 않는다. 따라서 제1 솔더 레지스트(20), 회로 적층체(30), 제2 솔더 레지스트(22) 및 금속 지지층(40)을 캐리어로부터 분리하는 공정이 수행된다.The
위에서 설명한 바와 같이 캐리어(10)의 분리층(14)은 이형성 물질로 형성될 수 있고, 캐리어의 기판(12) 일부를 커버한다. 제1 솔더 레지스트(20)는 이형성 물질이 형성되지 않은 부분에서 캐리어의 기판(12)과 결합되어 있다.As described above, the
도 13과 같이 라우팅 공정을 수행함으로써 상기 제1 솔더 레지스트(20), 상기 회로 적층체(30), 상기 제2 솔더 레지스트(22) 및 상기 금속 지지층(40)의 일부를 절단한다. 여기에서 제1 솔더 레지스트(20)가 캐리어(10)와 접합되어 있는 부분을 절단함으로써 캐리어를 분리할 수 있다. As shown in FIG. 13, a portion of the first solder resist 20, the
본 실시예에 다르면 제1 솔더 레지스트(20)와 캐리어(10) 사이의 결합력을 제공하는 계면을 제1 솔더 레지스트와 캐리어의 분리층(14) 사이의 계면으로 제한함으로써 캐리어를 용이하게 분리할 수 있다. 라우팅 공정에 의하여 제1 솔더 레지스트는 캐리어의 분리층(14)에만 얻혀 있는 상태가 된다. According to this embodiment, the carrier can be easily separated by limiting the interface providing the bonding force between the first solder resist 20 and the
이러한 분리 공정의 특징은 제1 솔더 레지스트(20)를 캐리어(10)의 기판(12) 과 직접 접합되지 않은 부분만을 활용하는 것이다. 도 13과 같이 라우팅 공정을 행함으로써 이형성 물질인 분리층(14)과 접하고 있는 제1 솔더 레지스트(20), 그에 적층된 회로 적층체(30), 제2 솔더 레지스트(22) 및 금속 지지층(40)은 캐리어로부터 쉽게 분리될 수 있다.The separation process is characterized by utilizing only the portion of the first solder resist 20 that is not directly bonded to the
본 실시예에서는 캐리어(10)까지 완전히 절단되어 있으나, 필요에 따라서 라우팅절단 깊이를 캐리어(10)의 기판(12)에 이르지 않도록 함으로써 캐리어의 기판(12)을 재활용 할 수 있다.In this embodiment, the
다음으로 도 14에 도시된 바와 같이 제1 솔더 레지스트(20)와 제2 솔더 레지스트(22)를 선택적으로 개방한다(S800). 금속 지지층(40)을 선택적으로 제거하는 단계(S600)에서 제2 솔더 레지스트는 부분적으로 노출되었다. 즉 금속 지지층은 인쇄회로기판에 실장되는 전자 소장의 위치에 상응하여 일부가 개방된 상태이다.Next, as shown in FIG. 14, the first solder resist 20 and the second solder resist 22 are selectively opened (S800). In the step S600 of selectively removing the
금속 지지층(40)이 선택적으로 제거된 부분에서 노출된 제2 솔더 레지스트(22)를 선택적으로 개방한다. 제2 솔더 레지스트가 개방됨으로서 회로 적층체(30)의 회로패턴(32a) 및 패드(32b)는 외부로 노출될 수 있다. 노출된 회로패턴 및 패드에 접합되는 솔더볼(60)을 통하여 인쇄회로기판과 전자소자는 전기적으로 연결될 수 있다. The exposed second solder resist 22 is selectively opened at the portion where the
또한 제1 솔더 레지스트(20)는 인쇄회로기판이 실장되는 메인보드에 대향하는 면이 될 수 있다. 따라서 제1 솔더 레지스트를 선택적으로 개방하고 개방되어 노출된 회로패턴(32a) 및 패드(32b)에 솔더볼(60)을 접합함으로써 인쇄회로기판은 외부 기판과 연결될 수 있다.In addition, the first solder resist 20 may be a surface facing the main board on which the printed circuit board is mounted. Therefore, the printed circuit board may be connected to the external substrate by selectively opening the first solder resist and bonding the
한편, 도 14와 같이 제1 솔더 레지스트(20)와 제2 솔더 레지스트(22)를 선택적으로 개방하는 공정은 제1 솔더 레지스트(20) 및 제2 솔더 레지스트의 개방하고자 하는 부분에 레이져를 조사함으로써 수행될 수 있다. 본 실시예에 따르면 캐리어(10)가 분리된 후, 제1 솔더 레지스트 및 제2 솔더 레지스트는 경화된 상태이다. 따라서 레이저롤 경화된 제1 솔더 레지스트 및 제2 솔더 레지스트에 부분적으로 조사함으로써 제1 솔더 레지스트 및 제2 솔더 레지스트를 선택적으로 개방시킬 수 있다.Meanwhile, as shown in FIG. 14, the process of selectively opening the first solder resist 20 and the second solder resist 22 may be performed by irradiating a laser to a portion to be opened of the first solder resist 20 and the second solder resist. Can be performed. According to this embodiment, after the
그리고 나서 도 15와 같이 외부로 노출된 패드(32b)에 솔더볼(60)을 접합한다(S900). 솔더볼은 전자소자가 실장되는 면에서는 전자소자와 인쇄회로기판의 도통 수단이며, 인쇄회로기판이 메인보드에 실장되는 면에서는 메인보드와 인쇄회로기판의 도통 수단이 된다.Then, the
제1 솔더 레지스트(20) 및 제2 솔더 레지스트(22)가 개방되고, 솔더볼(60)이 패드(32b)에 접합되기 이전에, 패드는 니켈/금 도금에 의해 표면 처리될 수 있다. 또한 유기물을 이용한 표면 처리 방식(OSP)도 가능하다.Before the first solder resist 20 and the second solder resist 22 are opened and the
다음으로 도 16과 같이 금속 지지층(40)에 스티프너(50)를 형성한다(S1000). 스티프너는 코어리스 인쇄회로기판에 강성을 부여한다. 스티프너는 강성이 있는 금속성 물질 일 수 있다. 스티프너는 금속성 물질이며, 도금 과정에서 도전성 물질로 형성된 금속 지지층을 접합하기 위해 초음파 접합 공정이 수행될 수 있다.Next, as shown in FIG. 16, the
초음파 접합 공정을 수행하여 도 16과 같이 금속 지지층(40)에 강성이 있는 금속 스티프너(50)를 부착할 수 있다. 스티프너는 금속 중간 지지체와 같은 재질일 수 있다. 스티프너는 구리(Copper) 혹은 기타 금속(SUS, Ni)을 포함하는 재질일 수 있다. 초음파 접합의 원리에 따르면 같은 물성끼리 가장 접착이 잘되므로 금속 지지층과 스티프너 모두 구리(copper)로 이루어진 스티프너를 사용하는 것이 바람직하다. As shown in FIG. 16, the
초음파 접합의 원리는 금속과 금속의 조직간의 물리적인 끼어들기를 통하여 이루어지는 것이다. 본 실시예에 따르면 스티프너(50)와 금속 지지층(40)을 짧은 시간 내에 신뢰성 있게 접합할 수 있다. The principle of ultrasonic bonding is through the physical interruption between the metal and its tissue. According to this embodiment, the
초음파 접합을 통한 스티프너(50) 부착의 경우 공정 시간이 수초 이내일 수 있다. 따라서 초음파 접합 방식을 이용하면 고분자 수지를 사용한 스티프너 접합 공정에 비해 상당히 적은 시간에 많은 양의 작업을 진행할 수 있다.In the case of attaching the
그리고 도 16과 같이 스티프너(50)는 전자소자가 실장되는 위치에 상응하여 일부가 개방되어 있다. 스티프너가 개방된 부분에 전자소자가 실장됨으로써 전체 패키지 기판 모듈의 두께를 줄일 수 있다.As shown in FIG. 16, the
도 1 내지 도16을 참조하여 설명한 인쇄회로기판 제조방법을 통해 제조 공정상에서 휨 발생이 제거된 인쇄회로기판이 제공될 수 있다. 또한 제조 후에도 금속 지지층(40) 및 스티프너를 통하여 전자소자 실장 및 솔더볼 접합 공정에서 휨 발생이 저감된 인쇄회로기판을 제공할 수 있다.The printed circuit board may be provided in which the warpage is eliminated in the manufacturing process through the method of manufacturing the printed circuit board described with reference to FIGS. 1 to 16. In addition, a printed circuit board having reduced warpage in the electronic device mounting and solder ball bonding process may be provided through the
이하 도 17을 참조하여 본 발명의 일 실시예에 따른 인쇄회로기판을 설명한다.Hereinafter, a printed circuit board according to an exemplary embodiment of the present invention will be described with reference to FIG. 17.
본 발명의 일 실시예에 따르면 도 17과 같이 전자소자가 실장되는 인쇄회로 기판으로서, 회로 적층체(30), 회로 적층체에 적층되는 솔더 레지스트(20, 22), 솔더 레지스트에 형성되는 금속 지지층(40), 금속 지지층에 형성되는 스티프너(50)를 포함하는 인쇄회로기판이 개시된다.According to an embodiment of the present invention, as shown in FIG. 17, a printed circuit board on which electronic devices are mounted, the
인쇄회로기판의 회로 적층체는 하나 이상의 회로패턴층(32) 및 하나 이상의 절연층(34)을 포함한다. 즉 회로 적층체(30)는 회로패턴층과 절연층이 교대로 적층된 다층 기판일 수 있다.The circuit laminate of the printed circuit board includes one or more circuit pattern layers 32 and one or more
본 발명의 일 실시예에 따르면 회로적층체의 일면에는 제1 솔더 레지스트(20)가 형성된다. 제1 솔더 레지스트는 회로 적층체(30)의 일면에 적층되고, 회로 적층체의 타면에는 제2 솔더 레지스트(22)가 적층될 수 있다.According to an embodiment of the present invention, the first solder resist 20 is formed on one surface of the circuit laminate. The first solder resist may be stacked on one surface of the
제2 솔더 레지스트에는 금속 지지층(40)이 형성될 수 있다. 금속 지지층은 제2 솔더 레지스트에 형성되어 코어리스 인쇄회로기판에 강성을 부여한다. 또한 본 실시예에 따르면 금속 지지층에 스티프너(50)가 형성됨으로써 보다 큰 강성을 인쇄회로기판에 부여할 수 있다.The
금속 지지층(40), 제2 솔더 레지스트(22)는 전자소자가 인쇄회로기판에 실장되는 위치에 상응하여 각각 일부가 개방될 수 있다. 금속 지지층(40)과 제2 솔더 레지스트(22)는 일부가 개방됨으로써 회로 적층체(30)의 회로패턴(32a) 또는 패드(32b)가 외부로 노출될 수 있다. 노출된 회로패턴 또는 패드에 솔더볼(60)이 접합된다. 솔더볼을 통하여 전자소자는 인쇄회로기판과 전기적으로 연결된다.Part of the
그리고 회로 적층체(30)의 타면에는 제2 솔더 레지스트(22)가 적층되는데, 제2 솔더 레지스트 또한 일부가 개방될 수 있다. 제2 솔더 레지스트가 일부 개방됨 에 따라 회로패턴(32a) 또는 패드(32b)가 노출될 수 있다. 노출된 회로패턴 또는 패드에는 솔더볼(60)이 접합되고, 솔더볼을 통해서 인쇄회로기판은 외부 기판과 전기적으로 연결될 수 있다. The second solder resist 22 is stacked on the other surface of the
코어리스 인쇄회로기판의 강성을 보강하는 스티프너(50)는 도 17과 같이 전자소자가 실장되는 위치에 상응하여 일부가 개방되어 있다. 스티프너는 일부가 개방되어 뚫린 형상이다. 스티프너의 개방된 부분을 통하여 전자소자가 인쇄회로기판에 실장되고, 전자소자는 솔더볼(60)을 통하여 회로적층체와 연결될 수 있다.The
본 실시예에서는 전자소자가 스티프너에 둘러싸여 실장될 수 있도록 스티프너의 일부가 개방된 형상을 나타내었으나, 스티프너는 설계자의 의도 및 전자소자의 실장 위치에 따라 다양한 형태로 변형될 수 있다.In the present exemplary embodiment, a part of the stiffener is opened so that the electronic device may be mounted surrounded by the stiffener, but the stiffener may be modified in various forms according to the designer's intention and the mounting position of the electronic device.
그리고 스티프너(50) 상면의 높이는 실장되는 전자소자 상면의 높이와 상응하도록 형성할 수 있다. 다시 말해서 금속 지지층(40) 위에 형성된 스티프너(50)의 윗면을 높이와 코어리스 인쇄회로기판에 실장된 전자소자의 윗면 높이를 동일하게 맞춰주는 것이 좋다. 스티프너의 상면과 전자소자의 상면의 높이가 동일하면 향후 열방출 효과를 위해 설치하게 되는 금속 히트 스프레더(Heat spreader)를 제작하게 될 때 아주 용이한 구조가 될 수 있다. 따라서 스티프너의 두께는 어떤 두께의 전자소자가 실장되는지에 따라서 달라질 수 있다.The height of the upper surface of the
예를 들어 전자소자의 두께가 500um 이면, 금속 지지층(40) 두께를 25~50um, 스티프너(50) 두께를 475~450 um정도로 하여 향후 형성하게 될 히트 스프레더(heat spreader) 공정을 용이하게 할 수 있다. For example, if the thickness of the electronic device is 500um, the
그리고 본 발명의 일 실시예에 따른 인쇄회로기판의 제조공정에서 설명한 바와 같이, 스티프너(50)는 금속성 물질을 포함하는 재질로 이루어질 수 있다. 전해 도금 과정을 통하여 형성되는 금속 지지층(40)과 동일한 금속 물질로 형성될 수 있다. And as described in the manufacturing process of the printed circuit board according to an embodiment of the present invention, the
본 발명의 일 실시예에 따르면 스티프너(50)의 재료로는 금속 지지층(40)과 같은 구리(Copper) 혹은 기타 금속(SUS, Ni)이 될 수 있다. 그리고 전술한 바와 같이 초음파 접합 방식으로 스티프너(50)를 금속 지지층에 형성할 수 있다.According to an embodiment of the present invention, the material of the
박판 코어리스(Coreless) 인쇄회로기판과 같이 휨이 발생하기 쉬운 구조의 경우, 강성이 있는 스티프너(50)를 사용하여 제품의 휨 현상을 방지할 수 있다. 또한 스티프너가 접합된 후, 인쇄회로기판의 사용자 측에서 수행되는 여러 차례의 열공정(IR reflow 공정)에서도 휨이 적은 안정적인 박판 코어리스 기판을 제공할 수 있다.In the case of a structure where warpage is likely to occur, such as a thin coreless printed circuit board, a
그리고 스티프너(50)는 접합 공정에서 발생하는 위치 공차(a)를 고려하여 금속 지지층(40)의 일부를 커버할 수 있다. 스티프너(50)를 금속 지지층에 부착하기 위해 초음파 접합 장비에서 초음파 조건에서 힘을 가하게 된다. 초음파 접합 장치의 혼(Horn)을 이용하여 스티프너와 금속 지지층 사이에 힘을 가하게 된다. 좌우 진동에 의한 금속 조직간의 물리적인 끼어들기 접합 방식을 이용하므로 국부적으로 50 um의 접합 위치 공차가 발생될 수 있다. 따라서 이러한 공차를 고려하여 도 17에 도시된 바와 같이 스티프너(50)와 금속 지지층(40)을 접합 시 위치 공차(a)를 50 um 이상 주어서 작업의 효율성을 도모할 수 있다.In addition, the
요컨대 본 발명의 일 실시예에 따른 인쇄회로기판 및 그 제조방법은 금속 지지층 및 스티프너를 사용함으로써 제품 자체의 휨이 적고, 패키지 공정 시 휨에 강한 인쇄회로기판을 제공할 수 있다. 그리고 금속 지지층과 스티프너의 접착 신뢰성이 우수하다.In other words, the printed circuit board and the method of manufacturing the same according to an embodiment of the present invention can provide a printed circuit board having less warpage and resistant to warpage during the packaging process by using a metal support layer and a stiffener. And the adhesion reliability of a metal support layer and a stiffener is excellent.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention as defined in the appended claims. It will be understood that the invention may be varied and varied without departing from the scope of the invention.
전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.Many embodiments other than the above-described embodiments are within the scope of the claims of the present invention.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법를 나타낸 순서도.1 is a flow chart showing a printed circuit board manufacturing method according to an embodiment of the present invention.
도 2 내지 도 16은 본 발명의 일 실시예에 따른 인쇄회로기판 제조공정를 나타낸 흐름도.2 to 16 are flow charts showing a printed circuit board manufacturing process according to an embodiment of the present invention.
도 17은 본 발명의 일 실시예에 따른 인쇄회로기판을 나타낸 단면도.17 is a cross-sectional view showing a printed circuit board according to an embodiment of the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
10: 캐리어 12: 기판10: carrier 12: substrate
14: 분리층 20: 제1 솔더 레지스트14: separation layer 20: first solder resist
22: 제2 솔더 레지스트 30: 회로 적층체22: second solder resist 30: circuit laminate
32: 회로패턴층 32a: 회로패턴32:
32b: 패드 34: 절연층32b: pad 34: insulating layer
36: 절연재 38: 비아36: insulation material 38: via
40: 금속 지지층 42: 시드층40: metal support layer 42: seed layer
46: 에칭 레지스트 50: 스티프너46: etching resist 50: stiffener
60: 솔더볼60: solder ball
Claims (26)
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080043929A KR100956688B1 (en) | 2008-05-13 | 2008-05-13 | Printed Circuit Board and Manufacturing Method Thereof |
JP2008290303A JP2009278060A (en) | 2008-05-13 | 2008-11-12 | Printed circuit board and manufacturing method thereof |
US12/318,748 US20090283302A1 (en) | 2008-05-13 | 2009-01-07 | Printed circuit board and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080043929A KR100956688B1 (en) | 2008-05-13 | 2008-05-13 | Printed Circuit Board and Manufacturing Method Thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090118251A KR20090118251A (en) | 2009-11-18 |
KR100956688B1 true KR100956688B1 (en) | 2010-05-10 |
Family
ID=41315055
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080043929A KR100956688B1 (en) | 2008-05-13 | 2008-05-13 | Printed Circuit Board and Manufacturing Method Thereof |
Country Status (3)
Country | Link |
---|---|
US (1) | US20090283302A1 (en) |
JP (1) | JP2009278060A (en) |
KR (1) | KR100956688B1 (en) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20100065691A (en) * | 2008-12-08 | 2010-06-17 | 삼성전기주식회사 | A printed circuit board comprising a metal bump and a method of manufacturing the same |
KR101055462B1 (en) | 2010-01-07 | 2011-08-08 | 삼성전기주식회사 | Carrier for manufacturing printed circuit board, manufacturing method thereof and manufacturing method of printed circuit board using same |
KR101109216B1 (en) * | 2010-03-03 | 2012-01-30 | 삼성전기주식회사 | A method of manufacturing a printed circuit board |
KR101222828B1 (en) * | 2011-06-24 | 2013-01-15 | 삼성전기주식회사 | Method of manufacturing coreless substrate |
US8945329B2 (en) * | 2011-06-24 | 2015-02-03 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing printed wiring board |
KR101877307B1 (en) | 2012-07-09 | 2018-07-11 | 삼성전자주식회사 | Substrate for semiconductor package and method for fabricating semiconductor package using the same |
JP2015231003A (en) * | 2014-06-06 | 2015-12-21 | イビデン株式会社 | Circuit board and manufacturing method of the same |
TWI570816B (en) * | 2014-09-26 | 2017-02-11 | 矽品精密工業股份有限公司 | Package structure and method of manufacture |
US10763031B2 (en) * | 2016-08-30 | 2020-09-01 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing an inductor |
US10283445B2 (en) | 2016-10-26 | 2019-05-07 | Invensas Corporation | Bonding of laminates with electrical interconnects |
KR101877957B1 (en) * | 2017-11-03 | 2018-07-12 | 주식회사 에스아이 플렉스 | Method for manufacturing printed circuit board |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100671748B1 (en) | 2005-09-29 | 2007-01-22 | 삼성전기주식회사 | Thin printed circuit board using stiffener and manufacturing method thereof |
US20070057363A1 (en) | 2005-09-07 | 2007-03-15 | Shinko Electric Industries Co., Ltd. | Multilayered wiring substrate and method of manufacturing the same |
US20070119619A1 (en) | 2005-08-29 | 2007-05-31 | Shinko Electric Industries Co., Ltd. | Multilayered wiring board and method for fabricating the same |
KR100769637B1 (en) | 2006-03-27 | 2007-10-23 | 후지쯔 가부시끼가이샤 | Multilayer interconnection substrate, semiconductor device, and solder resist |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63119552A (en) * | 1986-11-07 | 1988-05-24 | Sharp Corp | Lsi chip |
AU5084998A (en) * | 1996-11-08 | 1998-05-29 | W.L. Gore & Associates, Inc. | Method for using photoabsorptive coatings to enhance both blind and through micro-via entrance quality |
US6114763A (en) * | 1997-05-30 | 2000-09-05 | Tessera, Inc. | Semiconductor package with translator for connection to an external substrate |
US6019271A (en) * | 1997-07-11 | 2000-02-01 | Ford Motor Company | Method for ultrasonic bonding flexible circuits |
US5909057A (en) * | 1997-09-23 | 1999-06-01 | Lsi Logic Corporation | Integrated heat spreader/stiffener with apertures for semiconductor package |
US20010052647A1 (en) * | 1998-05-07 | 2001-12-20 | 3M Innovative Properties Company | Laminated integrated circuit package |
US6140707A (en) * | 1998-05-07 | 2000-10-31 | 3M Innovative Properties Co. | Laminated integrated circuit package |
US6840430B2 (en) * | 1998-07-30 | 2005-01-11 | Sony Chemicals, Corp. | Board pieces, flexible wiring boards and processes for manufacturing flexible wiring boards |
JP2000252376A (en) * | 1999-02-25 | 2000-09-14 | Mitsui High Tec Inc | Substrate unit frame for mounting ic chip |
WO2000070677A1 (en) * | 1999-05-14 | 2000-11-23 | Seiko Epson Corporation | Semiconductor device, method of manufacture thereof, circuit board, and electronic device |
JP4427874B2 (en) * | 2000-07-06 | 2010-03-10 | 住友ベークライト株式会社 | Multilayer wiring board manufacturing method and multilayer wiring board |
US20020079572A1 (en) * | 2000-12-22 | 2002-06-27 | Khan Reza-Ur Rahman | Enhanced die-up ball grid array and method for making the same |
US6749691B2 (en) * | 2001-02-14 | 2004-06-15 | Air Liquide America, L.P. | Methods of cleaning discolored metallic arrays using chemical compositions |
US20060255446A1 (en) * | 2001-10-26 | 2006-11-16 | Staktek Group, L.P. | Stacked modules and method |
WO2004064150A1 (en) * | 2003-01-16 | 2004-07-29 | Fujitsu Limited | Method for manufacturing electronic component mount board and electronic mount board manufactured by this method |
US7320173B2 (en) * | 2003-02-06 | 2008-01-22 | Lg Electronics Inc. | Method for interconnecting multi-layer printed circuit board |
JP4057589B2 (en) * | 2003-03-25 | 2008-03-05 | 富士通株式会社 | Manufacturing method of electronic component mounting board |
WO2004086498A1 (en) * | 2003-03-26 | 2004-10-07 | Fujitsu Limited | Semiconductor device |
US6864165B1 (en) * | 2003-09-15 | 2005-03-08 | International Business Machines Corporation | Method of fabricating integrated electronic chip with an interconnect device |
JP4460341B2 (en) * | 2004-04-09 | 2010-05-12 | 日本特殊陶業株式会社 | Wiring board and manufacturing method thereof |
JP3987521B2 (en) * | 2004-11-08 | 2007-10-10 | 新光電気工業株式会社 | Substrate manufacturing method |
JP2007123524A (en) * | 2005-10-27 | 2007-05-17 | Shinko Electric Ind Co Ltd | Substrate with built-in electronic part |
JP4334005B2 (en) * | 2005-12-07 | 2009-09-16 | 新光電気工業株式会社 | Wiring board manufacturing method and electronic component mounting structure manufacturing method |
TWI281737B (en) * | 2005-12-13 | 2007-05-21 | Via Tech Inc | Chip package and coreless package substrate thereof |
KR100748722B1 (en) * | 2006-04-03 | 2007-08-13 | 삼성전자주식회사 | Micro element package module and manufacturing method thereof |
US20080054490A1 (en) * | 2006-08-31 | 2008-03-06 | Ati Technologies Inc. | Flip-Chip Ball Grid Array Strip and Package |
JP4110189B2 (en) * | 2006-12-13 | 2008-07-02 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Semiconductor package |
JP5144222B2 (en) * | 2007-11-14 | 2013-02-13 | 新光電気工業株式会社 | Wiring board and manufacturing method thereof |
-
2008
- 2008-05-13 KR KR1020080043929A patent/KR100956688B1/en not_active IP Right Cessation
- 2008-11-12 JP JP2008290303A patent/JP2009278060A/en active Pending
-
2009
- 2009-01-07 US US12/318,748 patent/US20090283302A1/en not_active Abandoned
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070119619A1 (en) | 2005-08-29 | 2007-05-31 | Shinko Electric Industries Co., Ltd. | Multilayered wiring board and method for fabricating the same |
US20070057363A1 (en) | 2005-09-07 | 2007-03-15 | Shinko Electric Industries Co., Ltd. | Multilayered wiring substrate and method of manufacturing the same |
KR100671748B1 (en) | 2005-09-29 | 2007-01-22 | 삼성전기주식회사 | Thin printed circuit board using stiffener and manufacturing method thereof |
KR100769637B1 (en) | 2006-03-27 | 2007-10-23 | 후지쯔 가부시끼가이샤 | Multilayer interconnection substrate, semiconductor device, and solder resist |
Also Published As
Publication number | Publication date |
---|---|
US20090283302A1 (en) | 2009-11-19 |
JP2009278060A (en) | 2009-11-26 |
KR20090118251A (en) | 2009-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100956688B1 (en) | Printed Circuit Board and Manufacturing Method Thereof | |
KR100965339B1 (en) | Printed circuit board with electronic components embedded therein and method for fabricating the same | |
KR100792352B1 (en) | Bottom substrate of pop and manufacturing method thereof | |
JP5607086B2 (en) | Manufacturing method of semiconductor package | |
US9226382B2 (en) | Printed wiring board | |
KR101077410B1 (en) | Printed circuit board with electronic components embedded therein including cooling member and method for fabricating the same | |
JP4876272B2 (en) | Printed circuit board and manufacturing method thereof | |
KR100782407B1 (en) | Method for manufacturing circuit board | |
JP4914474B2 (en) | Multilayer printed circuit board manufacturing method | |
KR100661297B1 (en) | Rigid-flexible printed circuit board for package on package, and manufacturing method | |
KR101143837B1 (en) | Electronic chip embedded circuit board and method of manufacturing the same | |
JP2008288298A (en) | Method for manufacturing printed-wiring board with built-in electronic part | |
JP2014513438A (en) | Printed circuit board and manufacturing method thereof | |
JP2007123902A (en) | Method of manufacturing rigid flexible printed circuit board | |
JP2008124247A (en) | Substrate with built-in component and its manufacturing method | |
KR20090096809A (en) | Method of manufacturing semiconductor chip embedded printed circuit board | |
JP2010226075A (en) | Wiring board and method for manufacturing the same | |
US10874018B2 (en) | Printed wiring board having embedded pads and method for manufacturing the same | |
JP2004087701A (en) | Method for manufacturing multilayer interconnection structure and method for mounting semiconductor device | |
JP2019212692A (en) | Wiring board and manufacturing method thereof | |
KR101150036B1 (en) | Active ic chip embedded multilayer flexible printed circuit board and method of manufacturing the same | |
KR101204083B1 (en) | Active IC chip embedded multilayer flexible printed circuit board and Method of making the same | |
KR101109287B1 (en) | Printed circuit board with electronic components embedded therein and method for fabricating the same | |
KR100803960B1 (en) | Package on package substrate and the manufacturing method thereof | |
KR100888562B1 (en) | Method of fabricating an active device embedded printer circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130403 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20140325 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |