[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100954451B1 - Insert layer-built method to evenness regulation-body of evenness equipment and evenness equipment to probe-card test for semiconductor wafer - Google Patents

Insert layer-built method to evenness regulation-body of evenness equipment and evenness equipment to probe-card test for semiconductor wafer Download PDF

Info

Publication number
KR100954451B1
KR100954451B1 KR1020090055157A KR20090055157A KR100954451B1 KR 100954451 B1 KR100954451 B1 KR 100954451B1 KR 1020090055157 A KR1020090055157 A KR 1020090055157A KR 20090055157 A KR20090055157 A KR 20090055157A KR 100954451 B1 KR100954451 B1 KR 100954451B1
Authority
KR
South Korea
Prior art keywords
flat
adjuster
semiconductor wafer
layer
measuring unit
Prior art date
Application number
KR1020090055157A
Other languages
Korean (ko)
Inventor
박영주
이승희
Original Assignee
박영주
이승희
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박영주, 이승희 filed Critical 박영주
Priority to KR1020090055157A priority Critical patent/KR100954451B1/en
Application granted granted Critical
Publication of KR100954451B1 publication Critical patent/KR100954451B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

PURPOSE: The planarization apparatus of a probe-card for testing a semiconductor wafer and a method for insert-stacking a planarization adjustment part of the same are provided to prevent the planarization adjustment part from separating from a measurement unit by compressing a first layer and a second layer with a press in order to form the measurement unit. CONSTITUTION: A plurality of measurement pins is formed on the lower side of a measurement unit(10). A plurality of contact pins is formed on the upper side of the measurement unit. Screw threads are formed in a plurality of planarization adjustment parts. The planarization adjustment parts are inserted in the upper side of the measurement unit using an insert-stacking method. The planarization adjustment unit(60) passes through a support unit(50) and is combined to the planarization adjustment parts. A fixing unit(30) is formed on the external lower side of a connector unit(40) and fixes the measurement unit to the connector unit.

Description

반도체 웨이퍼 테스트용 프로브 카드의 평탄화 장치 및 평탄화 장치의 평탄 조절체 인서트 적층방법{Insert layer-built method to evenness regulation-body of evenness equipment and evenness equipment to probe-card test for semiconductor wafer}Insert layer-built method to evenness regulation-body of evenness equipment and evenness equipment to probe-card test for semiconductor wafer}

본 발명은 반도체 웨이퍼 테스트용 프로브 카드의 평탄화 장치와 평탄화 장치의 평탄 조절체 인서트 적층방법에 관한 것으로 상세하게는 반도체 웨이퍼에 접촉되어지는 측정부와, 측정부의 상측에 설치되는 인터포저와, 상기 인터포저의 상측에 설치되어지는 커넥터부와, 상기 커넥터부의 상측에 설치되어지는 지지부로 구성되어지며, 상기 측정부는 패널의 상측면에 다수개의 평탄 조절체가 안착되고, 상기 패널의 상측면에 세라믹이 다수겹 유기용제를 통해 적층되어 프레스로 압착되고, 상기 측정부를 가열로에 넣어 소성가공 하는 방법을 포함하여 이루어지는 것을 특징으로 하는 반도체 웨이퍼 테스트용 프로브 카드의 평탄화 장치와 평탄화 장치의 평탄 조절체 인서트 적층방법에 관한 것이다.The present invention relates to a flattening device for a probe card for semiconductor wafer test and a method for stacking a flat adjuster insert of the flattening device. Specifically, a measuring part in contact with a semiconductor wafer, an interposer provided above the measuring part, and the inter It consists of a connector portion provided on the upper side of the poser, and a support portion provided on the upper side of the connector, the measuring unit is mounted on the upper side of the panel a plurality of flat adjuster, a large number of ceramics on the upper side of the panel A method of stacking flat adjuster inserts of a planarizing device and a planarizing device for a semiconductor wafer test probe, comprising a method of laminating through ply organic solvent and pressing the film, and pressing the measuring part into a heating furnace to perform plastic working. It is about.

일반적으로 반도체 웨이퍼의 테스트에 쓰이는 프로브 카드는 반도체 웨이퍼의 정상 동작 여부를 측정하는 장치로서 반도체 웨이퍼의 회로를 외부의 장치와 연 결하 수 있도록 만드는 단자(PAD)에 프로브 카드의 단자를 접촉시켜 측정하게된다.In general, a probe card used for testing a semiconductor wafer is a device for measuring the normal operation of the semiconductor wafer. The probe card is connected to a terminal (PAD) that connects the circuit of the semiconductor wafer with an external device. do.

이때, 상기 단자(PAD)는 프로브 카드의 단자와 연결해주는 역활 뿐만 아니라 칩을 완성할때 외부의 장치와 연결되는 핀의 시작점(Bonding, Wiring)이 된다.In this case, the terminal PAD is not only a role of connecting the terminal of the probe card but also a starting point (Bonding, Wiring) of a pin connected to an external device when the chip is completed.

이러한 반도체 웨이퍼를 프로브 카드를 이용하여 정상 여부를 측정할 때 각 소자가 절단되어 패키지에 넣기 전인 원판형태의 웨이퍼에서 사용하여 측정하게 된다.When the semiconductor wafer is normally measured using a probe card, each element is cut and used in a disk-shaped wafer before being put into a package.

이러한 반도체 웨이퍼의 단자(PAD)를 프로브 카드의 단자인 프로브 니들(needle)을 통해 상기 반도체 웨이퍼 상의 회로를 측정하게 된다.The terminal PAD of the semiconductor wafer is measured through a probe needle which is a terminal of the probe card.

이때 상기 반도체 웨이퍼의 전극 패턴에 따라 상기 프로브 니들의 패턴을 대응되어지도록 형성하여 테스트용 PCB기판과 상기 프로브 니들을 연결하며, 상기 프로브 니들에 신호를 인가시키는 배선들이 상기 PCB 기판에 형성된다.At this time, the probe needle pattern is formed to correspond to the electrode pattern of the semiconductor wafer to connect the test PCB substrate and the probe needle, and wirings for applying a signal to the probe needle are formed on the PCB substrate.

그리고, 상기 PCB기판의 배선과 테스트장비를 매칭시키는 회로들이 상기 PCB기판의 배선과 상기 테스트장비 간에 구비되어진다.Then, circuits for matching the wiring of the PCB and the test equipment are provided between the wiring of the PCB and the test equipment.

이러한 프로브 카드는 반도체 웨이퍼의 대형화에 따라 그 크기 또한 상기 반도체 웨이퍼와 동일한 크기로 형성되어야 하는데 이러한 프로브 카드는 상기 PCB기판(인터포저)의 면적에 따라 비틀림이나 휘어짐현상이 나타나게 된다.The probe card has to be formed in the same size as that of the semiconductor wafer as the size of the semiconductor wafer increases, and the probe card may be warped or warped according to the area of the PCB substrate (interposer).

이로인해 상기 반도체 웨이퍼의 단자와 상기 프로브 카드의 프로브 니들이 접촉되지 않아 반도체 웨이퍼의 테스트가 제대로 이루어지지 않는 문제점이 있다.As a result, the terminal of the semiconductor wafer and the probe needle of the probe card do not come into contact with each other, so that the semiconductor wafer may not be properly tested.

상기 문제점을 해결하기 위하여 본 발명은 측정부와 인터포저, 커넥터부, 지지부, 평탄 조절부등으로 구성되며, 제1 레이어의 상측에 평탄 조절체를 다수개 안착하고, 상기 제1 레이어의 상측에 세라믹 재질의 제2 레이어 양측면에 유기용제를 도포하여 다수겹 적층하고, 상기 제1 레이어와 제2 레이어를 프레스로 압착하여 측정부를 형성함으로서 상기 평탄 조절체가 상기 측정부에서 분리 되는 현상이 없으며, 상기 평탄 조절체가 측정부에 강하게 결합되어지는 반도체 웨이퍼 테스트용 프로브 카드의 평탄화 장치와 평탄화 장치의 평탄 조절체 인서트 적층방법에 관한 것이다.In order to solve the above problems, the present invention includes a measuring unit, an interposer, a connector unit, a support unit, and a flat adjustment unit. A plurality of flat control bodies are mounted on the upper side of the first layer, and the ceramic on the upper side of the first layer. Applying an organic solvent to both sides of the second layer of the material is laminated a plurality of layers, by pressing the first layer and the second layer by pressing to form a measuring unit there is no phenomenon that the flat adjuster is separated from the measuring unit, the flat A flattening device for a semiconductor wafer test probe card, in which a regulator is strongly coupled to a measurement unit, and a method for stacking a flat adjuster insert of the flattening device.

상기 과제를 해결하기 위한 본 발명은 반도체 웨이퍼 테스트용 프로브 카드의 평탄화 장치와 평탄화 장치의 평탄 조절체 인서트 적층방법에 관한 것으로서 반도체 웨이퍼에 접촉되어지는 측정부와, 측정부의 상측에 설치되는 인터포저와, 상기 인터포저의 상측에 설치되어지는 커넥터부와, 상기 커넥터부의 상측에 설치되어지는 지지부로 구성되어지며, 상기 측정부는 패널의 상측면에 다수개의 평탄 조절체가 안착되고, 상기 패널의 상측면에 세라믹이 다수겹 유기용제를 통해 적층되어 프레스로 압착되고, 상기 측정부를 가열로에 넣어 소성가공 하는 방법을 포함하여 이루어진다.The present invention for solving the above problems relates to a flattening device for a probe card for semiconductor wafer test and a method for stacking the flat adjuster insert of the flattening device, the measuring part being in contact with the semiconductor wafer, an interposer provided above the measuring part, And a connector part installed on the upper side of the interposer, and a support part installed on an upper side of the connector part, wherein the measuring part is provided with a plurality of flat adjusters mounted on an upper side of the panel, and an upper side of the panel. The ceramic is laminated through a multi-ply organic solvent and pressed into a press, and the measuring part is put into a heating furnace, and includes a method of plastic working.

본 발명은 측정부와 인터포저, 커넥터부, 지지부, 평탄 조절부등으로 구성되며, 제1 레이어의 상측에 평탄 조절체를 다수개 안착하고, 상기 제1 레이어의 상측에 세라믹 재질의 제2 레이어 양측면에 유기용제를 도포하여 다수겹 적층하고, 상기 제1 레이어와 제2 레이어를 프레스로 압착하여 측정부를 형성함으로서 상기 평탄 조절체가 상기 측정부에서 분리 되는 현상이 없으며, 상기 평탄 조절체가 측정부에 강하게 결합되어 상기 평탄 조절체가 상기 측정부에서 분리 되는 현상이 없는 효과가 있다.The present invention comprises a measuring unit, an interposer, a connector unit, a support unit, a flat adjustment unit, etc., and a plurality of flat adjustment bodies are mounted on the upper side of the first layer, and both sides of the second layer of ceramic material on the upper side of the first layer. There is no phenomenon that the flat adjuster is separated from the measuring unit by forming a measuring unit by applying the organic solvent to a plurality of layers and pressing the first layer and the second layer by a press, the flat adjuster is strongly Combined, there is no effect that the flat adjuster is separated from the measuring unit.

도 1 내지 도 5에 도시된 바와같이 본 발명은 반도체 웨이퍼를 테스트하는 프로브카드에 있어서, 하측면에 측정핀이 다수 형성되고, 상측면에 다수의 접촉핀이 형성되며, 나사산이 형성되어지는 다수개의 평탄 조절체(11)가 인서트 적층 방법으로 상측면에 삽입되어 형성되는 측정부(10)와; 상기 측정부(10)의 상측에 위치하여 접촉핀으로 접촉되며, 반도체 웨이퍼의 정상 여부를 측정하도록 측정 회로가 구성된 인터포저(20)와; 상기 인터포저(20)의 상측에 위치하며, 접촉핀을 통해 상기 인터포저와 접촉되어지고, 외부의 측정장치장치와 연결되어지는 커넥터부(40)와; 상기 커넥터부(40)의 상측에 설치되고, 상기 측정부(10)의 평탄 조절체(11)와 대응되어지는 위치에 홀이 형성되어지는 지지부(50)와; 상기 지지부(50)를 관통하여 상기 측정부의 평탄 조절체(11)와 결합되어지며, 상기 지지부(50)의 홀에 고정설치 되는 지지판(63)에 삽입되어지는 평탄 조절부(60)와; 상기 케넥터부(40)의 하측 외측에 형성되어 상기 상기 커넥터부(40)에 측정부(10)를 고정시키는 고정부(30);를 포함하여 구성되어진다.As shown in FIGS. 1 to 5, in the probe card for testing a semiconductor wafer, a plurality of measuring pins are formed on a lower side, a plurality of contact pins are formed on an upper side, and a thread is formed. Measuring units 10 formed by inserting two flat adjusters 11 into an upper surface by an insert lamination method; An interposer (20) positioned above the measuring unit (10) and contacted with a contact pin and configured to measure whether the semiconductor wafer is normal; A connector unit 40 positioned above the interposer 20 and contacting the interposer through a contact pin and connected to an external measuring device; A support part 50 installed above the connector part 40 and having a hole formed at a position corresponding to the flat adjuster 11 of the measuring part 10; A flat adjustment part 60 penetrating through the support part 50 and coupled to the flat adjustment member 11 of the measurement part and inserted into a support plate 63 fixed to a hole of the support part 50; It is formed on the lower side of the connector portion 40, the fixing portion 30 for fixing the measurement unit 10 to the connector portion 40; is configured to include.

도 3에 도시된 바와같이 이때, 상기 측정부(10)의 평탄 조절체(11)는 외주연에 다수개의 돌출부 또는 다수개의 홈 중 어느 한가지가 형성되어 상기 측정부(10)와 인서트 적층 방법으로 결합되어진다.As shown in FIG. 3, at least one of a plurality of protrusions or a plurality of grooves is formed on the outer circumference of the flat adjuster 11 of the measuring unit 10 to insert the measuring unit 10 and the insert stacking method. Are combined.

도 4에 도시된 바와같이 그리고, 상기 측정부(10)의 평탄 조절체(11)는 외주연이 구배 구조로 형성되어 상기 측정부(10)와 인서트 적층 방법으로 결합되어진다.As shown in FIG. 4, the flat adjuster 11 of the measuring unit 10 has an outer circumference having a gradient structure and is coupled to the measuring unit 10 by an insert lamination method.

도 9 내지 도10에 도시된 바와같이 또한, 상기 평탄 조절체(11)는 측면상 다각형의 형상으로 형성되어지고, 상기 평탄 조절체(11)의 외주 일부가 절개되어진 형상으로 형성되며, 상기 평탄 조절부(60)가 상기 평탄 조절체(11)의 상측에 힌지로 결합되어진다.9 to 10, the flat adjuster 11 is formed in a polygonal shape on the side, and a portion of the outer circumference of the flat adjuster 11 is formed in a cut shape. The adjusting unit 60 is coupled to the upper side of the flat adjuster 11 by a hinge.

도 1에 도시된 바와같이 그리고, 상기 평탄 조절부(60)의 상측면에는 눈금이 형성되는 눈금부(61)가 형성되고, 상기 지지판(63)의 상측면 외측으로 계측눈금이 형성된 계측눈금판(62)이 결합되어 상기 평탄 조절부(60)를 회전시킬때 각도 및 깊이 조절함으로서 최초의 조립 및 수리시 눈금의 참조로 인하여 용이한 조립이 가능하도록 구성되어진다.As shown in FIG. 1, the scale portion 61 having a scale formed on the upper side of the flat adjustment unit 60 is formed, and the measurement scale plate on which the measurement scale is formed outside the upper side of the support plate 63 ( 62) is coupled to adjust the angle and depth when rotating the flat adjustment unit 60 is configured to allow easy assembly due to the reference of the scale during the initial assembly and repair.

본 발명의 측정부에 평탄 조절체를 인서트 적층 방법으로 형성하는 방법은 다음과 같다.The method of forming the flat control body by the insert lamination method in the measurement unit of the present invention is as follows.

도 6내지 도 8에 도시된 바와같이 반도체 웨이퍼 테스트용 프로브 카드의 평탄화 장치의 평탄 조절체를 측정부와 결합하는 방법에 있어서, 금속재질 또는 비금속 재질로 형성되는 평탄 조절체(11)를 형성하고, 상기 평탄 조절체(11)에 평탄 조절부(60)가 삽입되도록 내부에 나사산을 형성하는 평탄 조절체 형성 단계(S10)와; 상기 평탄 조절체(11)를 평판 형태로 형성되는 세라믹 재질의 제1 레이어(12)에 다수개 안착시키는 평탄 조절체 안착 단계(S20)와; 상기 제1 레이어(12)와 동일한 세라믹 재질로 이루어지며, 상기 평탄 조절체(11)가 삽입되어지는 홀이 형성되는 제2 레이어(13)의 양측면에 유기용제를 도포하는 유기용제 도포단계(S30)와; 상기 제2 레이어(13)의 홀에 상기 평탄 조절체(11)가 삽입되도록 상기 제1 레이어(12)에 다수의 제2 레이어(13)를 적층시키는 제2 레이어 적층단계(S30)와; 상기 제2 레이어 적층단계(S30)를 통해 형성된 측정부(10)를 프레스로 압착하여 형성하는 압착단계(S40)와; 상기 압착단계(S40)를 통해 압착되어진 상기 측정부(10)를 가열하여 접합시키는 소성가공단계(S50);를 포함하여 이루어진다.6 to 8, in the method of combining the flatness adjuster of the planarization apparatus of the probe card for semiconductor wafer test with the measuring unit, the flatness adjuster 11 formed of a metal material or a nonmetal material is formed and A flat adjuster forming step (S10) of forming a screw thread therein such that the flat adjuster (60) is inserted into the flat adjuster (11); A flat adjuster seating step (S20) for seating a plurality of the flat adjuster (11) on a first layer (12) of ceramic material formed in a flat shape; An organic solvent applying step (S30) made of the same ceramic material as the first layer 12 and applying an organic solvent to both side surfaces of the second layer 13 in which a hole into which the flat adjuster 11 is inserted is formed. )Wow; A second layer stacking step (S30) of stacking a plurality of second layers (13) on the first layer (12) so that the flat adjuster (11) is inserted into the hole of the second layer (13); A pressing step (S40) of pressing and forming the measuring unit 10 formed through the second layer stacking step (S30) by pressing; It comprises a plastic processing step (S50) for heating and bonding the measuring unit 10 is pressed through the pressing step (S40).

이때, 상기 측정부(10)는 세라믹이 두겹 또는 다수겹이 적층되어 프레스로 압착되어 형성된다.In this case, the measurement unit 10 is formed by pressing a press of a ceramic or two or multiple layers are stacked.

즉, 본 발명을 좀더 상세하게 설명하면 다음과 같다.That is, the present invention will be described in more detail as follows.

도 1내지 도 5에 도시된 바와같이 본 발명은 하측면에 측정핀이 다수 형성되고, 상측면에 다수의 접촉핀이 형성되며, 나사산이 형성되어지는 다수개의 평탄 조절체(11)가 인서트 적층 방법으로 상측면에 삽입되어 형성되는 측정부(10)의 상측에 반도체 웨이퍼의 정상 여부를 측정하도록 측정 회로가 구성되어진 인터포저(20)가 접촉핀으로 연결되어지며, 상기 인터포저(20)의 상측에 위치하며, 접촉핀을 통해 상기 인터포저(20)와 접촉되어지는 커넥터부(40)가 외부의 측정장치장치와 연결되어지고, 상기 커넥터부(40)의 상측에 지지부(50)가 설치되고, 상기 측정부(10)의 평탄 조절체(11)와 대응되어지는 위치에 홀이 형성되어지며, 상기 지지부(50)를 관통하여 상기 측정부의 평탄 조절체(11)와 결합되어지는 평탄 조절부(60)가 상기 지지부(50)의 홀에 고정설치되는 지지판(63)에 삽입되어 설치되고, 상기 케넥터부(40)의 하측 외측에 형성되어지는 고정부(30)가 상기 상기 커넥터부(40)에 측정부(10)를 고정시키며 구성된다.As shown in FIGS. 1 to 5, the present invention has a plurality of measuring pins formed on a lower side, a plurality of contact pins formed on an upper side, and a plurality of flat adjusters 11 having a thread formed therein. The interposer 20, in which a measuring circuit is configured to measure whether the semiconductor wafer is normal, is connected to the upper side of the measuring unit 10 inserted and formed on the upper side by a contact pin. Located in the upper side, the connector portion 40 which is in contact with the interposer 20 through the contact pin is connected to the external measuring device device, the support portion 50 is installed on the upper side of the connector portion 40 And a hole is formed at a position corresponding to the flat adjuster 11 of the measuring unit 10, and the flat adjuster coupled to the flat adjuster 11 of the measuring unit by penetrating the support 50. The part 60 is fixedly installed in the hole of the support part 50 The fixing part 30 is inserted into the support plate 63 and is formed on the lower side of the connector part 40 so as to fix the measuring part 10 to the connector part 40.

도 6내지 도 8에 도시된 바와같이 이러한 구성에서 상기 측정부(10)는 세라믹 재질로 이루어지며, 평판 형태인 제1 레이어의 상측에 평탄 조절체(11)가 안착되어지고, 상기 평탄 조절체(11)가 위치한 부분에 상기 결합부가 삽입되어지도록 상기 제1 레이어(12)의 상측면에 제2 레이어(13)가 적층되어지며, 상기 제1 레이어(12)에 적층되어지는 상기 제2 레이어(13)의 양측면에 유기용제가 도포되어 상기 제2 레이어(13)가 상기 제1 레이어(12)에 다수겹 적층되어지며, 이렇게 형성된 측정부(10)를 프레스로 압축하여 경화시키게 되며, 압축되어진 상기 측정부(10)를 가열장치에 넣어 가열하는 소성가공을 통해 상기 제1 레이어(12)와 상기 제2 레이어(13) 간의 유기용제가 제거되어 상기 제1 레이어(12)와 상기 제2 레이어(13)가 접합되도록 하여 상기 측정부(10)를 완성하게 된다.6 to 8, in this configuration, the measuring unit 10 is made of a ceramic material, and the flat adjuster 11 is seated on the upper side of the first layer having a flat plate shape. The second layer 13 is stacked on the upper side of the first layer 12 so that the coupling part is inserted in the portion where the 11 is located, and the second layer is stacked on the first layer 12. The organic solvent is applied to both sides of (13) so that the second layer 13 is laminated on the first layer 12 in a plurality of layers, and the measuring unit 10 thus formed is compressed and hardened by a press. The organic solvent between the first layer 12 and the second layer 13 is removed through plastic processing by heating the measuring unit 10 into a heating device to heat the first layer 12 and the second. The layer 13 is bonded to complete the measurement unit 10 .

도 3내지 도 4에 도시된 바와같이 이때, 측정부(10)에 삽입되는 평탄 조절체(11)는 외주연에 다수의 돌출부 또는 홈이 형성되어지거나 상기 평탄 조절체(11)의 형상이 구배의 형상으로 형성되어지며, 홈 내부의 벽면에는 나사산이 형성되어진다.3 to 4, at this time, the flat adjuster 11 inserted into the measuring unit 10 has a plurality of protrusions or grooves formed on the outer circumference, or the shape of the flat adjuster 11 is gradient. It is formed in the shape of, the thread is formed on the wall surface inside the groove.

도 9 내지 도 10에 도시된 바와같이 그리고, 상기 평탄 조절체(11)는 측면상 다각형의 형상으로 형성되어지고, 상기 평탄 조절체(11)의 외주 일부가 절개되어진 형상으로 형성되며, 상기 평탄 조절부(60)가 상기 평탄 조절체(11)의 상측에 힌지로 결합되어 평탄 조절부(60)의 상측에 형성된 눈금판(61)이 회전하여 평탄 조절부(60)를 상측으로 이송시켜 평탄 조절체(11)를 당기도록 한다.9 to 10 and the flat adjuster 11 is formed in the shape of a polygon on the side, the outer peripheral portion of the flat adjuster 11 is formed in a shape that is cut off, the flat The adjuster 60 is coupled to the upper side of the flat adjuster 11 by a hinge, and the scale plate 61 formed on the upper side of the flat adjuster 60 rotates to transfer the flat adjuster 60 upward to adjust the flatness. Pull the sieve (11).

이때, 상기 평탄 조절체(11)는 상기 측정부와 결합력을 극대화 하기 위하여 외주 일부가 절개되어 상기 평탄 조절체(11) 내측으로 상기 제2 레이어(13)가 압착단계에서 확장되어 상기 평탄 조절체(11)를 고정시키도록 구성되어진다.In this case, the flat adjuster 11 has a portion of the outer circumference thereof in order to maximize the coupling force with the measuring unit, so that the second layer 13 is expanded in the pressing step into the flat adjuster 11 so that the flat adjuster (11) is configured to be fixed.

상기의 지지부(50)에는 상기 평탄 조절체(11)와 대응되어지는 위치에 다수개의 홀이 형성되어 상기 평탄 조절체(11)에 일부가 삽입되어 회전을 통해 상기 평탄 조절체(11)를 상하로 이동시켜 상기 측정부(10)의 평탄화를 조절할 수 있는 평탄 조절부(60)가 결합되어진다.A plurality of holes are formed in the support part 50 corresponding to the flat adjuster 11, and a part of the holes is inserted into the flat adjuster 11 to rotate the flat adjuster 11 up and down. Is moved to the flattening control unit 60 is coupled to control the flattening of the measuring unit 10 is coupled.

이러한 평탄 조절부(60)는 상기 측정부에 하측 외주에 지지판이 형성되어 상기 측정부의 홀에 지지되어 상기 평탄 조절부(60)의 회전으로 상기 평탄 조절체(11)를 상하 방향으로 이동 시킬 수 있다.The flat adjustment part 60 is formed in the lower outer periphery of the measuring unit is supported by the hole of the measuring unit can move the flat adjusting body 11 in the vertical direction by the rotation of the flat adjusting unit 60. have.

도 1에 도시된 바와같이 상기 평탄 조절부(60)의 상측면에는 눈금이 형성되어지는 눈금부(61)가 형성되고, 상기 평탄 조절부(60)와 지지부(50) 간에 표면에 측정눈금이 형성된 계측눈금판(62)이 설치되어 상기 평탄 조절부(60)를 회전 시킬때 각도 조절이 가능하도록 한다.As shown in FIG. 1, the upper side of the flat adjustment part 60 is provided with a graduation part 61 in which a graduation is formed, and a measurement scale is formed on the surface between the flat adjustment part 60 and the support part 50. The formed measurement scale plate 62 is installed to enable angle adjustment when the flat adjustment unit 60 is rotated.

그리고, 상기 커넥터부(40)의 외측 상측에는 상기 측정부(10)를 고정시키는 고정부(30)가 형성되어진다.In addition, a fixing part 30 for fixing the measuring part 10 is formed on an outer upper side of the connector part 40.

또한 상기 측정부(10)를 소성가공할 때에는 400℃ ~ 1000℃의 온도로 가열되어지며, 이로인해 상기 유기용제가 배출되어 상기 제1 레이어(12)와 상기 제2 레이어(13)가 접합되어진다.In addition, when the plasticizing process 10 is heated to a temperature of 400 ℃ ~ 1000 ℃, this is because the organic solvent is discharged by the first layer 12 and the second layer 13 is bonded Lose.

도 1은 본 발명에 따른 반도체 웨이퍼 테스트용 프로브 카드의 평탄화 장치의 전체 구성도,1 is an overall configuration diagram of a planarization apparatus of a probe card for testing a semiconductor wafer according to the present invention;

도 2는 본 발명에 따른 반도체 웨이퍼 테스트용 프로브 카드의 평탄화 장치의 평탄 조절체 외측에 돌출부가 형성되어 측정부에 결합된 것을 나타낸 단면도,Figure 2 is a cross-sectional view showing that the protrusion is formed on the outside of the flat control body of the flattening apparatus of the planarization apparatus for testing a semiconductor wafer test probe according to the present invention,

도 3은 본 발명에 따른 반도체 웨이퍼 테스트용 프로브 카드의 평탄화 장치의 평탄 조절체 외측에 홈이 형성되어 측정부에 결합된 것을 나타낸 단면도,3 is a cross-sectional view showing that a groove is formed outside the flatness adjuster of the flattening apparatus of the planarization apparatus for a semiconductor wafer test probe card according to the present invention,

도 4는 본 발명에 따른 반도체 웨이퍼 테스트용 프로브 카드의 평탄화 장치의 평탄 조절체가 구배 구조로 형성되어 측정부에 결합되어진 것을 나타낸 단면도,4 is a cross-sectional view showing that the flat adjusting body of the flattening apparatus of the probe card for semiconductor wafer test according to the present invention has a gradient structure and is coupled to a measuring unit;

도 5는 본 발명에 따른 반도체 웨이퍼 테스트용 프로브 카드의 평탄화 장치의 측정부에 평탄 조절체가 다수개 결합된 것을 나타낸 하측면도,FIG. 5 is a bottom side view illustrating a plurality of flattening bodies coupled to a measuring unit of a flattening apparatus for a semiconductor wafer test probe card according to the present invention; FIG.

도 6은 본 발명에 따른 반도체 웨이퍼 테스트용 프로브 카드의 평탄화 장치의 측정부에 평탄 조절체를 포함하여 구성하는 방법을 나타낸 순서도,6 is a flowchart illustrating a method of including a flatness adjuster in a measurement unit of a flattening apparatus for a semiconductor wafer test probe card according to the present invention;

도 7은 본 발명에 따른 반도체 웨이퍼 테스트용 프로브 카드의 평탄화 장치의 측정부를 제작하는 방법을 나타낸 순서도,7 is a flowchart showing a method of manufacturing a measuring unit of the planarization apparatus of the probe card for semiconductor wafer test according to the present invention;

도 8은 본 발명에 따른 반도체 웨이퍼 테스트용 프로브 카드의 평탄화 장치의 측정부를 제작하는 방법중 압착과 가열 과정을 나타낸 순서도,8 is a flow chart showing a pressing and heating process of a method of manufacturing a measuring unit of the planarizing device for a semiconductor wafer test probe card according to the present invention;

도 9는 본 발명에 따른 반도체 웨이퍼 테스트용 프로브 카드의 평탄화 장치의 평탄 조절체의 형상을 나타낸 사시도.9 is a perspective view showing the shape of the flatness adjusting body of the flattening apparatus of the probe card for semiconductor wafer test according to the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10 : 측정부 20 : 인터포저10: measuring unit 20: interposer

30 : 탄성부 30 : 고정부30: elastic portion 30: fixed portion

40 : 커넥터부 50 : 측정부40 connector 50 measurement unit

60 : 평탄 조절부60: flat adjustment part

Claims (6)

반도체 웨이퍼를 테스트하는 프로브카드에 있어서,A probe card for testing semiconductor wafers, 하측면에 측정핀이 다수 형성되고, 상측면에 다수의 접촉핀이 형성되며, 나사산이 형성되어지는 다수개의 평탄 조절체(11)가 인서트 적층 방법으로 상측면에 삽입되어 형성되는 측정부(10)와;A plurality of measuring pins are formed on the lower side, a plurality of contact pins are formed on the upper side, and a plurality of flat adjusting members 11 having threads formed therein are inserted into the upper side by insert lamination. )Wow; 상기 측정부(10)의 상측에 위치하여 접촉핀으로 접촉되며, 반도체 웨이퍼의 정상 여부를 측정하도록 측정 회로가 구성된 인터포저(20)와;An interposer (20) positioned above the measuring unit (10) and contacted with a contact pin and configured to measure whether the semiconductor wafer is normal; 상기 인터포저(20)의 상측에 위치하며, 접촉핀을 통해 상기 인터포저와 접촉되어지고, 외부의 측정장치장치와 연결되어지는 커넥터부(40)와;A connector unit 40 positioned above the interposer 20 and contacting the interposer through a contact pin and connected to an external measuring device; 상기 커넥터부(40)의 상측에 설치되고, 상기 측정부(10)의 평탄 조절체(11)와 대응되어지는 위치에 홀이 형성되어지는 지지부(50)와;A support part 50 installed above the connector part 40 and having a hole formed at a position corresponding to the flat adjuster 11 of the measuring part 10; 상기 지지부(50)를 관통하여 상기 측정부의 평탄 조절체(11)와 결합되어지며, 상기 지지부(50)의 홀에 고정설치 되는 지지판(63)에 삽입되며, 상측면에 눈금이 형성되는 눈금부(61)가 형성되고, 상기 지지판(63)의 상측면 외측으로 계측눈금이 형성된 계측눈금판(62)이 결합되어 회전시킬때 각도 및 깊이 조절이 가능하도록 구성되어지는 평탄 조절부(60)와;The scale part is coupled to the flat adjuster 11 of the measuring part by penetrating the support part 50 and inserted into the support plate 63 fixed to the hole of the support part 50, and a scale is formed on the upper side. (61) is formed, and the flat adjustment unit 60 is configured to be able to adjust the angle and depth when the measurement scale plate 62, the measurement scale plate 62 is formed to rotate the outer side of the upper side of the support plate 63; 상기 케넥터부(40)의 하측 외측에 형성되어 상기 상기 커넥터부(40)에 측정부(10)를 고정시키는 고정부(30);를 포함하여 구성되어지는 것을 특징으로 하는 반도체 웨이퍼 테스트용 프로브 카드의 평탄화 장치.Probe card for semiconductor wafer test, characterized in that it comprises a; is formed on the lower side of the connector portion 40, the fixing portion 30 for fixing the measurement unit 10 to the connector portion 40 Leveling device. 제 1항에 있어서,The method of claim 1, 상기 측정부(10)의 평탄 조절체(11)는 외주연에 다수개의 돌출부 또는 다수개의 홈 중 어느 한가지가 형성되어 상기 측정부(10)와 인서트 적층 방법으로 결합되어지는 것을 특징으로 하는 반도체 웨이퍼 테스트용 프로브 카드의 평탄화 장치.The planar adjusting body 11 of the measuring unit 10 is any one of a plurality of protrusions or a plurality of grooves formed on the outer periphery of the semiconductor wafer, characterized in that coupled to the measuring unit 10 and the insert stacking method Flattening device for test probe cards. 제 1항에 있어서,The method of claim 1, 상기 측정부(10)의 평탄 조절체(11)는 외주연이 구배 구조로 형성되어 상기 측정부(10)와 인서트 적층 방법으로 결합되는 것을 특징으로 하는 반도체 웨이퍼 테스트용 프로브 카드의 평탄화 장치.The flattening member (11) of the measuring unit (10) is formed in a gradient structure of the outer periphery is flattening apparatus of the probe card for semiconductor wafer test, characterized in that coupled to the measuring unit (10) by the insert lamination method. 제 1항에 있어서,The method of claim 1, 상기 평탄 조절체(11)는 측면상 다각형의 형상으로 형성되어지고, 상기 평탄 조절체(11)의 외주 일부가 절개되어진 형상으로 형성되며, 상기 평탄 조절부(60)가 상기 평탄 조절체(11)의 상측에 힌지로 결합되는 것을 특징으로 하는 반도체 웨이퍼 테스트용 프로브 카드의 평탄화 장치.The flat adjuster 11 is formed in a polygonal shape on the side, the outer peripheral portion of the flat adjuster 11 is formed in a shape that is cut, the flat adjuster 60 is the flat adjuster 11 Flattening apparatus for a probe card for testing a semiconductor wafer, characterized in that coupled to the upper side of the hinge. 삭제delete 반도체 웨이퍼 테스트용 프로브 카드의 평탄화 장치의 평탄 조절체를 측정부와 결합하는 방법에 있어서,In the method of combining the flat adjuster of the flattening device of the probe card for semiconductor wafer test with the measuring unit, 금속재질 또는 비금속 재질로 형성되는 평탄 조절체(11)를 형성하고, 상기 평탄 조절체(11)에 평탄 조절부(60)가 삽입되도록 형성하는 평탄 조절체 형성 단계(S10)와;Forming a flat adjuster (11) formed of a metallic material or a non-metal material, and forming a flat adjuster (60) to be inserted into the flat adjuster (11); 상기 평탄 조절체(11)를 평판 형태로 형성되는 세라믹 재질의 제1 레이어(12)에 다수개 안착시키는 평탄 조절체 안착 단계(S20)와;A flat adjuster seating step (S20) for seating a plurality of the flat adjuster (11) on a first layer (12) of ceramic material formed in a flat shape; 상기 제1 레이어(12)와 동일한 재질로 이루어지며, 상기 평탄 조절체(11)가 삽입되어지는 홀이 형성되는 제2 레이어(13)의 양측면에 유기용제를 도포하는 유기용제 도포단계(S30)와;An organic solvent applying step (S30) made of the same material as the first layer 12 and applying an organic solvent to both side surfaces of the second layer 13 in which a hole into which the flat adjuster 11 is inserted is formed. Wow; 상기 제2 레이어(13)의 홀에 상기 평탄 조절체(11)가 삽입되도록 상기 제1 레이어(12)에 다수의 제2 레이어(13)를 적층시키는 제2 레이어 적층단계(S30)와;A second layer stacking step (S30) of stacking a plurality of second layers (13) on the first layer (12) so that the flat adjuster (11) is inserted into the hole of the second layer (13); 상기 제2 레이어 적층단계(S30)를 통해 형성된 측정부(10)를 프레스로 압착하여 형성하는 압착단계(S40)와;A pressing step (S40) of pressing and forming the measuring unit 10 formed through the second layer stacking step (S30) by pressing; 상기 압착단계(S40)를 통해 압착되어진 상기 측정부(10)를 가열하여 접합시키는 소성가공단계(S50);를 포함하여 이루어지는 것을 특징으로 하는 반도체 웨이퍼 테스트용 프로브 카드의 평탄화 장치의 평탄 조절체 인서트 적층방법.And a plastic processing step (S50) of heating and bonding the measuring unit 10 that is pressed through the pressing step (S40). Lamination method.
KR1020090055157A 2009-06-19 2009-06-19 Insert layer-built method to evenness regulation-body of evenness equipment and evenness equipment to probe-card test for semiconductor wafer KR100954451B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090055157A KR100954451B1 (en) 2009-06-19 2009-06-19 Insert layer-built method to evenness regulation-body of evenness equipment and evenness equipment to probe-card test for semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090055157A KR100954451B1 (en) 2009-06-19 2009-06-19 Insert layer-built method to evenness regulation-body of evenness equipment and evenness equipment to probe-card test for semiconductor wafer

Publications (1)

Publication Number Publication Date
KR100954451B1 true KR100954451B1 (en) 2010-04-27

Family

ID=42220277

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090055157A KR100954451B1 (en) 2009-06-19 2009-06-19 Insert layer-built method to evenness regulation-body of evenness equipment and evenness equipment to probe-card test for semiconductor wafer

Country Status (1)

Country Link
KR (1) KR100954451B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020095151A (en) * 2000-03-17 2002-12-20 폼팩터, 인크. Method and apparatus for planarizing a semiconductor contactor
KR100718203B1 (en) 2005-10-26 2007-05-16 지아이테크놀로지(주) Probe-head assembly for testing semiconductor wafer
KR20080048920A (en) * 2006-11-29 2008-06-03 가부시키가이샤 니혼 마이크로닉스 Electrical connecting apparatus
KR100851392B1 (en) * 2007-03-16 2008-08-11 (주)엠투엔 Probe card having planarization means

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020095151A (en) * 2000-03-17 2002-12-20 폼팩터, 인크. Method and apparatus for planarizing a semiconductor contactor
KR100718203B1 (en) 2005-10-26 2007-05-16 지아이테크놀로지(주) Probe-head assembly for testing semiconductor wafer
KR20080048920A (en) * 2006-11-29 2008-06-03 가부시키가이샤 니혼 마이크로닉스 Electrical connecting apparatus
KR100851392B1 (en) * 2007-03-16 2008-08-11 (주)엠투엔 Probe card having planarization means

Similar Documents

Publication Publication Date Title
KR0140034B1 (en) Semiconductor wafer case, connection method and apparatus, and inspection method for semiconductor integrated circuit, probe card, and its manufacturing method
TW498533B (en) Semiconductor device and its manufacturing method
TWI483327B (en) Probe cards for probing integrated circuits
TWI447414B (en) Test apparatus and test method
TWI381166B (en) Holding member for inspection and method of manufacturing holding member for inspection
JPH0792479B2 (en) Parallelism adjustment method for probe device
US9222961B1 (en) Vertical probe card and method for manufacturing the same
JPH11160356A (en) Probe card for wafer collective measurement and inspection and ceramic multilayer interconnection board as well as their manufacture
KR102163321B1 (en) Probe Card and Manufacturing Method thereof
US20130323864A1 (en) Semiconductor test equipment and method of testing and manufacturing semiconductor devices using the same
CN101316485A (en) Electronic component module and method of manufacturing the same
US7382143B2 (en) Wafer probe interconnect system
US20160313393A1 (en) Multilayer circuit board and tester including the same
TW201437642A (en) Manufacturing method of space converter for probe card
US9607754B2 (en) Pre space transformer, space transformer manufactured using the pre space transformer, and semiconductor device inspecting apparatus including the space transformer
JP3878449B2 (en) Manufacturing method of semiconductor device
US20150351234A1 (en) Support structure for stacked integrated circuit dies
US9151781B2 (en) Yield enhancement for stacked chips through rotationally-connecting-interposer
WO2011030379A1 (en) Conductive member, connecting member, testing apparatus and method for repairing connecting member
TWI680705B (en) Multi-dut testing interposer module and manufacturing method thereof
KR100954451B1 (en) Insert layer-built method to evenness regulation-body of evenness equipment and evenness equipment to probe-card test for semiconductor wafer
US10634717B2 (en) Testing apparatus and testing method
KR20120092915A (en) Manufacturing method for ceramic substrate for probe card
US10288645B2 (en) Organic probe substrate
JPH07221144A (en) Probing device

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130405

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140402

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 7

R401 Registration of restoration
FPAY Annual fee payment

Payment date: 20190411

Year of fee payment: 10